[go: up one dir, main page]

CN100380675C - 包括GaN的高压微电子器件 - Google Patents

包括GaN的高压微电子器件 Download PDF

Info

Publication number
CN100380675C
CN100380675C CNB038097540A CN03809754A CN100380675C CN 100380675 C CN100380675 C CN 100380675C CN B038097540 A CNB038097540 A CN B038097540A CN 03809754 A CN03809754 A CN 03809754A CN 100380675 C CN100380675 C CN 100380675C
Authority
CN
China
Prior art keywords
gan
layer
gan layer
microelectronic device
device structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB038097540A
Other languages
English (en)
Other versions
CN1656616A (zh
Inventor
杰弗里·S·弗林
乔治·R·布兰德斯
罗伯特·P·沃多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of CN1656616A publication Critical patent/CN1656616A/zh
Application granted granted Critical
Publication of CN100380675C publication Critical patent/CN100380675C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/50—PIN diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Thyristors (AREA)

Abstract

本发明涉及多种开关器件结构，包括肖特基二极管(10)、P-N二极管和P-I-N二极管，其特征在于低的缺陷密度、低的裂化密度、低的孔蚀密度和在传导GaN层(14)上生长的具有低掺杂剂浓度(＜1E16cm-3)的足够厚度(＞2.5μm)的GaN层(16)。该器件基本上能够在异质外延衬底上获得较高的击穿电压(＜2kV)，并且能够在同质外延衬底上获得极高的击穿电压(＞2kV)。

Description

包括GaN的高压微电子器件
相关申请的交叉引用
本申请要求关于在2002年4月30日提交的题为“SCHOTTKYDIODE STRUCTURE AND MOVPE PROCESS FOR FORMING SAME”的美国临时申请No.60/376,629的优先权。
发明背景
发明领域
本发明涉及多种具有高击穿电压的开关器件以及形成该器件的工艺。
相关技术描述
作为本发明的背景，下述文件的整体公开内容在此处并入列为参考：
Figure C0380975400101
等人，“High Voltage(450V)GaN Schottky Rectifiers，”Appl.Phys.Lett，Vol.74，No.9，pp.1266-1268(1999年3月1日)。
Trivedi等人，“Performance Evaluation of High-Power WideBand-Gap Semiconductor Rectifiers，”J.Appl.Phys.，vol.85，No.9，pp.6889-6897(1999年5月1日)。
在2000年12月5日以Robert P.Vaudo等人的姓名颁发的关于“GaN-BASED DEVICES USING THICK(Ga，Al，In)N BASE LAYERS”的美国专利No.6,156,581。
在2002年8月27日以Robert P.Vaudo等人的姓名颁发的关于“LOW DEFECT DENSITY(Ga，Al，In)N AND HVPE PROCESS FORMARKING SAME”的美国专利No.6,440,823。
在2000年9月10日以Jeffrey S.Flynn等人的姓名颁发的关于“METHOD FOR ACHIEVING IMPRODED EPITAXY QUALITY(SURFACE TEXTURE AND DEFECT DENSITY)ON FREE-STANDING(ALUMINUM，INDIUM，GALLIUM)NITRIDE((AL，IN，GA)N)SUBTRATES FOR OPTO-ELECTRONIC AND ELECTRONICDEVICE”美国专利No.6,447,604。
除非具体说明，在后面的本发明的描述中通常被称为“GaN”的(Ga、Al、In)N类材料，是用于制造高压、高功率的微电子开关器件的有希望的半导体材料族，其包括，但不限于，肖特基(Schottky)二极管整流器、P-N二极管、P-I-N二极管、具有P-N-P-N结的可控硅整流器、和具有N+-P-I-P+结的碰撞电离雪崩渡越时间器件(IMPATT)等。
如表1所示，GaN具有许多使其适用于高功率开关应用的基本特性。GaN的宽的带隙向其提供了相比于4H-SiC的高的理论击穿电场强度。此外，GaN具有比4H-SiC更高的电子迁移率和最大速度。GaN的热导率低于4H-SiC，与Si相似，而Si是当前用于制造高功率开关器件的最普遍的材料。
表1
  Si   4H-SiC   GaN
  带隙(eV)   1.1   3.3   3.4
  E<sub>c</sub>，击穿电场强度(10<sup>5</sup>V/cm)   2   30   50<sup>*</sup>
  μ，电子迁移率(cm<sup>2</sup>/Vs)   1400   800   900
  V，最大速度(10<sup>7</sup>cm/s)   1   2   3
  热导率(W/cm K)   1.5   4.9   1.7
*理论最大值
这样，半导体层越厚并且该半导体层中的掺杂剂浓度越低，则使用该半导体层制造的开关器件的击穿电压越高。因此，需要厚的、低掺杂的外延半导体层，以便于制造将支持高击穿电压的开关器件。
为了获得足够高的击穿电压，对于GaN层的厚度和掺杂要求低于对Si或者SiC层的要求。具体地，图1是预测的对GaN基的整流器的掺杂和厚度的要求的图示。例如，为了制造具有5kV反向击穿电压的整流器，需要具有n＝1×1016原子/cm3的本底掺杂剂浓度的约20μm厚的GaN层。能够使用AlGaN合金制造具有甚至更高底击穿电压的整流器和其他开关器件，该AlGaN合金甚至具有比单纯的GaN材料更大的带隙(最大6.2eV)和更高的理论击穿电压。
为了制造具有高击穿电压的GaN基开关器件，如上文所述，有必要在用于欧姆(Ohmic)接触所需的易导的基于GaN层顶部上淀积具有所需的厚度和本底掺杂剂浓度的厚的、低掺杂的GaN半导体层。
然而，由于高的热膨胀系数(TCE)失配和穿透位错(threadingdislocation)(TD)的形成以及其他缺陷，在异质外延衬底上淀积多于几个微米厚度的GaN是困难的。因此，需要使用新型的生长方法、结构和/或衬底，用以按照制造电子器件的需要，将GaN层淀积到适当厚的。此外，需要在具有适当尺寸的衬底上淀积外延层，其具有高的一致性和高的质量，并且具有适当的外延结构配置(例如，横向或者纵向)和适当的晶向(例如，c平面、r平面、m平面、离轴、轴上、以及截片方向及角度)，用以满足特定器件应用的成本、生产和性能的需要。
当前，可以获得具有不同尺寸和具有满足不同高压二极管应用的配置的Si、蓝宝石、SiC、HVPE/蓝宝石、和无基式厚块GaN衬底。典型地，低成本的、低功率(＜1kV)的器件使用异质外延衬底，诸如Si和蓝宝石，而高成本的、高功率(＞1kV)的器件使用更优的晶格匹配衬底、诸如SiC、HVPE/蓝宝石、和无基底厚块GaN。由于热膨胀系数之间的差异和异质外延衬底与在其上生长的GaN层之间的晶格失配(其导致了高的位错缺陷密度和严重的GaN外延层裂化)，因此在异质外延衬底上提供适宜的外延质量是困难的。在GaN或者HVPE/蓝宝石衬底上生长外延GaN层较少受到TCE和晶格失配的影响，但是仍然需要克服其他的问题，诸如GaN衬底和外延层之间的界面电荷消除。在所有的情况中，在向GaN外延层掺杂Si用以形成高击穿电压器件中的易导n型GaN层时，加重了与裂化相关的问题。
因此，本发明的目的在于，在适当的异质外延衬底或者同质外延衬底上提供具有大的直径的、高质量的和均匀的MOVPE外延层，该外延层具有低的裂化密度、低的孔蚀密度，以及高的n层传导率，在该外延层上可以形成厚的、低掺杂的GaN层，用于制造GaN基的具有高击穿电压的开关器件。
发明概述
本发明在一个方面涉及一种高压击穿器件，其具有良好电流分布且在异质外延衬底上(诸如蓝宝石衬底或者具有高纵向传导率的SiC或Si衬底)制造。在形成在该异质外延衬底上的外延GaN层中通常能观察到严重的裂化，通过提供高掺杂水平(＞5E18cm-3且＜3E19cm-3)或者在该外延GaN中进行delta掺杂，可以部分地抑制该问题，但是不能完全地消除该问题。
因此，本发明的一个实施例使用两个易导GaN层，其中一个具有相对较高的掺杂剂浓度而另一个具有相对较低的掺杂剂浓度，用于进一步地抑制随后在其上形成的未掺杂外延GaN层中的裂化。
本发明的另一实施例提供了在易导GaN层下面的未掺杂GaN层，该未掺杂GaN层的作用在于改善材料质量并且减少随后在该易导GaN层上形成的未掺杂外延GaN层中的孔蚀和裂化。
本发明的另一实施例利用诸如锗的应力减小掺杂材料来取代传统的用于传导GaN层n型掺杂的Si掺杂剂。由于锗相比于Si更加适于Ga的空位，因此在传导GaN层中掺杂锗显著地减少了其中的裂化。
本发明在另一方面涉及一种高压击穿器件，其在无基式同质外延GaN衬底上或者在HVPE/蓝宝石基础结构上制造。
本发明中的术语“HVPE/蓝宝石基础结构”指，包括通过氢化物气相外延(HVPE)工艺在蓝宝石衬底上制造的约10μm厚度的无裂化GaN基层的器件质量的基础结构，如在2000年12月5日以Robert P.Vaudo等人的姓名颁发的关于“GaN-BASED DEVICES USINGTHICK(Ga，Al，In)N BASE LAYERS”的美国专利No.6,156,581中所描述的，该专利的整体内容在此处并入列为参考以用于所有目的。
在本发明的一个实施例中，无基式GaN衬底或者HVPE/蓝宝石基础结构包括未掺杂的GaN顶层，并且随后通过在外延GaN层和衬底或基础结构的界面上消除掺杂剂或者传导性，在该未掺杂GaN顶层上均匀地执行GaN层的外延生长。可以通过使用可替换的生长晶向、截片角度、以及截片方向，可以进一步的改善该外延GaN层的质量和性能，如在2002年9月10日以Jeffrey S.Flynn等人的姓名颁发的关于“METHOD FOR ACHIEVING IMPRODED EPITAXY QUALITY(SURFACE TEXTURE AND DEFECT DENSITY)ON FREE-STANDING(ALUMINUM，INDIUM，GALLIUM)NITRIDE((AL，IN，GA)N)SUBTRATES FOR OPTO-ELECTRONIC AND ELECTRONICDEVICE”的美国专利No.6,447,604中所描述的，该专利的整体内容在此处并入列为参考以用于所有目的。
本发明在另一方面涉及一种微电子器件，该微电子器件包括：
(a)具有顶表面的第一传导GaN界面层，该顶表面的特征在于位错缺陷密度不大于约5×106/cm2；
(b)具有不大于约1×1016/cm3的掺杂剂浓度的第二GaN层，其形成于所述第一传导GaN基层的顶层上；和
(c)至少一个在所述第一GaN层上的金属接触，其形成与该第一GaN层的金属-半导体结。
应当注意，除非另有说明，本发明所使用的术语“GaN”广泛地涵盖任何基于AlxInyGa(1-x-y)N的材料，其包括但不限于，GaN、AlxGa(1-x)N、AlxInyGa1-x-yN、InyGa1-yN等等。
关于位错缺陷密度的单位指在每平方厘米中测量的位错缺陷的数目。
关于掺杂剂浓度的单位指在每立方厘米中测量的掺杂剂原子的数目。
该微电子器件优选地是肖特基二极管整流器，其具有肖特基接触和欧姆接触。
本发明的另一方面涉及微电子器件，该器件包括：
(a)异质衬底；
(b)覆盖在所述异质衬底上的核化缓冲层；
(c)覆盖在所述核化缓冲层上的第一GaN层，所述第一GaN层具有不大于约1×1016/cm3的掺杂剂浓度；
(d)覆盖在所述第一GaN层上的第二传导GaN层；
(e)覆盖在所述第二传导GaN层上的第三GaN层，所述第三GaN层具有不大于约1×1016/cm3的掺杂剂浓度；和
(f)至少一个在所述第三GaN层上的金属接触，该金属接触形成与该第三GaN层的金属-半导体结。
该微电子器件优选地也是肖特基二极管整流器，其具有肖特基接触和欧姆接触。
本发明的另一方面涉及一种微电子器件结构，该微电子器件结构具有：
(a)具有顶表面的、具有n型传导率的第一GaN层，所述顶表面的特征在于位错缺陷密度不大于约5×106/cm2；
(b)具有不大于约1×1015/cm3的掺杂剂浓度的第二GaN层，其形成于所述第一传导GaN层的顶层上；和
(c)具有p型传导率的第三GaN层，其形成在所述第二GaN层上；和
(d)至少一个覆盖在所述第三GaN层上的金属接触。
该微电子器件结构优选地是具有至少两个欧姆接触的P-I-N二极管，其包括一个p型接触和一个n型接触。
通过随后的公开内容和所附权利要求，本发明的其他方面、特征和实施例将变得更加全面地显而易见。
附图简述
图1是预测的对GaN基的整流器的掺杂浓度和厚度要求的图示。
图2A是根据本发明一个实施例的GaN基的台面肖特基二极管整流器的示意图。
图2B是根据本发明的一个实施例的GaN基的平面肖特基二极管整流器的示意图。
图3是关于图2A的GaN基的台面肖特基二极管整流器的I-V曲线。
图4示出了图2A的GaN基的台面肖特基二极管整流器电击穿后的肖特基接触的扫描电镜图。
图5示出了根据本发明的一个实施例的不具有异质衬底的无基式GaN基的肖特基整流器。
图6A示出了根据本发明的一个实施例的一组GaN基的台面肖特基整流器的示意图。
图6B示出了根据本发明的一个实施例的一组GaN基的平面肖特基整流器的示意图。
图7A示出了根据本发明的一个实施例的用于形成GaN基的肖特基整流器的氮化物材料中心的32.5X诺曼尔斯基视图。
图7B示出了图7A的用于形成GaN基的肖特基整流器的氮化物材料边缘的32.5X诺曼尔斯基视图。
图8A示出了根据本发明的一个实施例的用于形成GaN基的肖特基整流器的氮化物材料中心的32.5X诺曼尔斯基视图。
图8B示出了图8A的用于形成GaN基的肖特基整流器的氮化物材料边缘的32.5X诺曼尔斯基视图。
图9A示出了根据本发明的一个实施例的用于形成GaN基的肖特基整流器的氮化物材料中心的32.5X诺曼尔斯基视图。
图9B示出了图9A的用于形成GaN基的肖特基整流器的氮化物材料边缘的32.5X诺曼尔斯基视图。
图10示出了根据本发明的一个实施例的GaN基的台面肖特基整流器的示意图。
图11示出了根据本发明的一个实施例的GaN基的P-I-N二极管的示意图。
图12示出了关于图11的GaN基的P-I-N二极管的I-V曲线。
图13示出了根据本发明的一个实施例的无基式GaN基的P-I-N二极管的示意图。
发明详述及其优选实施例
为了制造具有相对低的击穿电压的微电子开关器件(即，＜2kV)，薄的GaN层通过MOVPE直接淀积在异质衬底上，诸如蓝宝石、Si和SiC。尽管事实是该直接淀积的GaN层是相对薄的(即，＜10μm)，但是由于异质衬底和GaN层之间的热膨胀差异而引起的GaN层中的应力导致了显著的裂化、孔蚀和缺陷的产生。因此，难于在异质衬底上的薄的、传导GaN层的顶部淀积具有该厚度(即，＜10μm)的低掺杂GaN层，而该GaN层是用于制造具有低于约2kV的击穿电压的肖特基整流器。下文的创新的和优选的实施例致力于解决这些限制；在一个或者多个界面层上通过MOVPE形成的传导GaN基层
本发明提供了形成在异质衬底上的具有n型传导率的传导GaN基层，该传导GaN基层具有在其之间的一个或者多个界面层，用于减小该传导GaN基层的缺陷密度。
由于Si或者其他的用作n型掺杂剂的杂质可能在异质外延生长过程中干扰核化和聚结的过程，因此在形成传导GaN基层之前，首先在异质衬底上提供含Al的核化缓冲层，用以确保该传导GaN基层正确地核化。
在形成传导GaN基层之前，可以将薄的(即，≈0.1μm)、低掺杂的(即掺杂剂浓度不大于1×1016/cm3)GaN层淀积在该核化缓冲层顶部，用以进一步地改善核化结果。
图6A示出了台面型肖特基二极管结构30的一般示图，该台面型肖特基二极管结构30具有在异质衬底32上形成的传导GaN基层34，并且具有核化缓冲层42和在两者之间的作为界面层的薄的、低掺杂的GaN层44。随后在传导GaN基层34上形成厚的、低掺杂的GaN层36，在该GaN层36上具有在其上制造的肖特基接触38，并且在传导GaN基层34上制造欧姆接触39A和39B。
图6B示出了平面型肖特基二极管结构30’的一般示图，该平面型肖特基二极管结构30’具有同图6A所示的台面型肖特基二极管30相似的结构，除了该平面肖特基二极管30’的欧姆接触39A’和39B’直接形成在传导GaN基层36’上。
对于如图6A所示的具有隐藏式接触的肖特基二极管结构，有利的是具有厚的、传导GaN层34(其掺杂有Si)，用于获得高的横向传导率和电流分布、低的接触电阻和良好的欧姆接触，还用于便于从该结构的顶部蚀刻，用以防止蚀刻工艺中的传导GaN层34的下冲和过冲。改善的欧姆接触和传导GaN基层34将改善肖特基二极管的I-V特性。例如，通过降低层34中的电阻率或者接触电阻来增加正向导通电阻(正向I-V曲线的斜率)。通过修正传导基层34的区域使其同低掺杂GaN层36最接近，还获得了该器件中的其他优点。例如，可以设计低掺杂层36附近的掺杂水平，用以产生低掺杂GaN层36中的所需的耗尽。而且，可以修改低掺杂层的质量、掺杂水平和缺陷密度用以改善该肖特基二极管的反向I-V特性，包括击穿电压和漏电流。
下面的肖特基二极管的示例证明了层厚度和掺杂剂浓度对该二极管的质量的影响，其中该肖特基二极管具有如图6A中所示的一般结构，但是改变了层厚度和掺杂剂浓度。
结构A
层(1)-2.5μm未掺杂GaN(或者很少的不大于1×1016/cm3的n型掺杂剂浓度)
层(2)-2.0μm掺杂Si的传导GaN(3×1019/cm3)
层(3)-0.1μm未掺杂GaN(或者很少的不大于1×1016/cm3的n型掺杂剂浓度)
层(4)-核化缓冲
层(5)-蓝宝石衬底
该肖特基二极管结构A呈现了高的孔蚀和裂化密度。
结构B
层(1)-2.5μm未掺杂GaN(或者很少的不大于1×1016/cm3的n型掺杂剂浓度)
层(2)-1.0μm掺杂Si的传导GaN(1×1019/cm3)
层(3)-0.1μm未掺杂GaN(或者很少的不大于1×1016/cm3的n型掺杂剂浓度)
层(4)-核化缓冲
层(5)-蓝宝石衬底
同结构A的结构相比，该肖特基二极管结构B具有的传导GaN层具有减少的厚度和掺杂剂浓度。在该肖特基二极管结构B中仍然观察到了严重的裂化和孔蚀，如图7A和7B所示。
结构C
层(1)-2.5μm未掺杂GaN(或者很少的不大于1×1016/cm3的n型掺杂剂浓度)
层(2)-2.0μm掺杂Si的传导GaN(1.5×1019/cm3)
层(3)-0.6μm未掺杂GaN(或者很少的不大于1×1016/cm3的n型掺杂剂浓度)
层(4)-核化缓冲
层(5)-蓝宝石衬底
同结构A的结构相比，该肖特基二极管结构C具有的未掺杂或者低掺杂的GaN界面层在传导GaN层下具有增加的厚度。在该肖特基二极管结构C中观察到了减少的孔蚀密度，如图8A和8B所示。
结构D
层(1)-2.5μm未掺杂GaN(或者很少的不大于1×1016/cm3的n型掺杂剂浓度)
层(2)-0.5μm掺杂Si的传导GaN(1.5×1019/cm3)
层(3)-0.6μm未掺杂GaN(或者很少的不大于1×1016/cm3的n型掺杂剂浓度)
层(4)-核化缓冲
层(5)-蓝宝石衬底
同结构A的结构相比，该肖特基二极管结构D具有的传导GaN层具有减少的厚度和掺杂剂浓度，以及在传导GaN层下具有增加的厚度的未掺杂或者低掺杂的GaN界面层。在该肖特基二极管结构D中没有观察到明显的裂化或孔蚀，如图9A和9B所示。
可以设计下文所示的复合结构E用以提供减少的裂化和孔蚀质量，同时仍然保持低的器件电阻率。
结构E
层(1)-2.5μm未掺杂GaN(或者很少的不大于1×1016/cm3的n型掺杂剂浓度)
层(2)-0.1μm掺杂Si的传导GaN子层(1.5×1019/cm3)
层(3)-1.9μm掺杂Si的传导GaN子层(2×1018/cm3)
层(4)-0.6μm未掺杂GaN(或者很少的不大于1×1016/cm3的n型掺杂剂浓度)
层(5)-核化缓冲
层(6)-蓝宝石衬底
该结构E示意性地示出在图10中(如其中的结构50)，其包括具有较小厚度和较高掺杂剂浓度的第一传导GaN子层54A，该第一传导GaN子层54A与形成接触的未掺杂或者低掺杂的GaN层56相邻，该结构E还包括具有较大厚度和较低掺杂剂浓度的第二传导GaN子层54B，该第二传导GaN子层54B与界面的未掺杂或者低掺杂的GaN层44相邻。该肖特基二极管结构呈现出36ohm/square的表面电阻，接近于结构A的14ohm/square的表面电阻。在不明显增加裂化或孔蚀密度的前提下，可以对传导GaN子层以及界面的未掺杂或者低掺杂的GaN层进行关于其厚度和掺杂水平的进一步优化，以达到14ohm/square。
通常，在传导GaN基层下放置厚的、未掺杂或者低掺杂的GaN界面层减少了整个结构中的裂化和孔蚀。还可以使用其他的界面层或者合金用于缓解应力或者缓解热膨胀系数(TCE)，用以进一步地减轻在肖特基二极管结构中形成的裂化和孔蚀，并且进一步地用以提高器件质量。
在上文列出的示例性结构中，用Si掺杂具有n型传导率的传导GaN基层。可替换地，可以锗(Ge)或者具有同AlInGaN原子相似的原子尺寸的其他n型掺杂剂进行掺杂，用以赋予经修改的弹性、应力或者TCE效果。
还可以将Delta掺杂结合到掺杂层中，用于提供低平均电阻率材料的层叠，如同图10中的肖特基二极管结构50的传导子层54A和54B中所使用的，在2002年3月25日以Jeffrey S.Flynn和George R.Brandes的姓名关于“DOPED GROUP III-V NITRIDE MATERIALS，ANDMICROELECTRONIC DEVICES AND DEVICE PRECURSORSTRUCTURE COMPRISING SAME”提交的共同未决的美国专利申请No.10/107,001中更加全面地描述该Delta掺杂，其整体公开内容在此处并入列为参考。
通过HVPE形成的传导GaN基层
例如，我们通过氢化物气相外延(HVPE)直接在蓝宝石衬底上生长大约10μm厚的GaN层，该GaN层随后被用于形成GaN基的肖特基二极管，如图2A和2B所示意性地示出的。由于热膨胀系数的差异减小、更厚的并且更加严重的位错缓冲、以及其他导致外延层中整体应力下降的界面缺陷，使得相比于MOVPE，通过HVPE可以获得更大的厚度。
图2A中的GaN基的台面型肖特基二极管10包括蓝宝石衬底12，具有n型传导率的易导GaN层14出现在GaN/蓝宝石界面，在该易导GaN层14上制造了具有低掺杂剂浓度(≈1×1016/cm3)的大约10μm的GaN层16。金被用于形成肖特基接触18，并且Ti/Al/Ni/Au被用于形成欧姆接触19A和19B。在图3中示出了关于该GaN基的台面型肖特基二极管的I-V曲线。该GaN基的台面型肖特基二极管的反向击穿电压被测量约为450V。图4示出了图2A中的GaN基的台面型肖特基二极管的肖特基接触18在电击穿后的扫描电镜视图。在边缘的熔化的Au指出了过早的边缘击穿，在没有钝化或者使用保护环或者相似步骤的情况下，其限制了该肖特基二极管的整体的反向击穿电压。
图2B示出了GaN基的平面型肖特基二极管10’，其具有同图2A所示的台面二极管10相似的结构，除了该平面肖特基二极管10’的欧姆接触19A’和19B’形成在具有低掺杂剂浓度的10μm的GaN层16’上，而不是在易导GaN层14’上。
因此，在图2A和2B中示出的GaN基的肖特基二极管仅适用于相对低的电压(即，＜2kV)下的开关应用。然而，许多工业开关应用需要开关器件工作于较高的电压(≥2kV)。因此本发明的另一目的在于提供具有高于约2kV的击穿电压的GaN基的肖特基二极管。
为了提供高压GaN基的开关器件，有必要提供具有增加的厚度和较低的掺杂剂浓度的GaN层，如图1的预测曲线所示。对于通过MOVPE生长在异质衬底上的GaN层而言，晶格失配和异质衬底同在其上生长的GaN层之间的热膨胀系数差异导致了具有高应力水平的该GaN层中的高的位错缺陷密度。在基本上增加该GaN层的厚度时，应力可能引起该GaN层中的严重的裂化，使其不适用于器件制造。
本发明还提供了新的肖特基二极管结构，其包括传导GaN基层，该传导GaN基层具有非常低的位错缺陷密度(即，5×106/cm2)的顶表面，在该GaN基层上可以生长具有不大于约1×1016/cm3的掺杂剂浓度的低掺杂GaN层。由于传导GaN层的顶表面具有低的位错缺陷密度，因此在其上的应力松弛的、低掺杂的GaN层可以生长到足够的厚度(即，≥10μm)而不会裂化，该GaN层随后可被用于制造具有高击穿电压的开关器件。
无基式传导GaN基层
通过氢化物气相外延(HVPE)，在降低的生长温度下(即，从约985℃到约1010℃)，具有低位错缺陷密度(即，5×106/cm2)的厚的、传导GaN层可以首先生长在异质衬底上(诸如蓝宝石、Si、或者SiC)。在该降低的HVPE生长温度下，GaN层承受了较少的由异质衬底和GaN层之间的热膨胀系数差异而引起的应力，这导致了减小的位错缺陷密度，如在2002年8月27日颁发的关于“LOW DEFECTDENSITY(Ga，Al，In)N AND HVPE PROCESS FOR MAKING SAME”的美国专利No.6,440,823中描述的，该专利的整体内容在此处并入列为参考用于所有目的。该降低的HVPE生长温度还增加了这样形成的GaN层的n型传导率，并且因此可被用于形成具有n型传导率的传导GaN层。具有低位错缺陷密度的厚的、传导GaN层可以从异质衬底上分离，用以形成无基式传导GaN基层。
而且，可以通过在2000年9月10日以Jeffrey S.Flynn等人的姓名颁发的关于“METHOD FOR ACHIEVING IMPRODED EPITAXYQUALITY(SURFACE TEXTURE AND DEFECT DENSITY)ON FREE-STANDING(ALUMINUM，INDIUM，GALLIUM)NITRIDE((AL，IN，GA)N)SUBTRATES FOR OPTO-ELECTRONIC AND ELECTRONICDEVICE”的美国专利No.6,447,604中描述的多种技术来进一步地改善该传导GaN层的外延质量，该专利的整体内容在此处并入列为参考用于所有目的。优选地，使用低温界面层、可替换的晶体晶向(例如，m平面、r平面、c平面)、以及多种截片角度和方向来修改晶体生长质量，消除缺陷，修改点缺陷密度，修改杂质掺入，改变晶体极性，修改晶体迁移率，增加击穿电压，减小漏电流等等，如专利6,447,604中所述，用以进一步地改善该传导GaN层的外延质量和高击穿电压器件的性能。
无基式GaN衬底可以有效地用于提供初始的未掺杂GaN层，然后可以在MOVPE生长工艺中继续生长该初始的GaN层，用于进一步地增加厚度，减小位错密度，并且改善击穿电压。为了通过MOVPE继续生长该未掺杂的GaN层，重要的是，通过适当地控制衬底的清洗、加热条件和衬底上的核化，在生长界面减少电活性的杂质和缺陷，如专利6,447,604中所述。
图5示出了根据本发明的一个实施例的高压肖特基整流器20的示意图。该肖特基整流器20包括无基式的传导GaN基层22，该传导GaN基层22具有大于约50μm的厚度并且具有顶表面，该顶表面的特征在于不大于约5×106/cm2的低的位错缺陷密度。低掺杂的GaN层24生长在该传导GaN基层22上，该低掺杂的GaN层24的特征在于不大于约1×1016/cm3的掺杂剂浓度和大于约10μm的厚度。该肖特基整流器20不具有任何异质衬底，因此可以在低掺杂的GaN层24的一侧形成肖特基接触26，并且可以在无基式的、传导GaN基层22的相对侧上形成欧姆接触28。
GaN基的P-N和P-I-N二极管结构
具有高击穿电压的GaN基的P-N和P-I-N二极管也受到高功率器件应用的关注。制造具有高击穿电压的P-N或P-I-N结的能力是发展诸如可控硅整流器和IMPATT的功率器件的关键步骤。
本发明在一个方面提供了具有约320V和450V击穿电压的GaNP-I-N二极管，通过在HVPE GaN层上使用MOVPE生长GaN基的P和I层制造了该二极管，其中该HVPE GaN层具有在外延层/衬底界面附近的易导n型GaN层。本发明还考虑了可替换的包括AlGaN P-I-N结构的P-N和P-I-N结构，并且考虑了使用GaN作为用于外延和器件的衬底材料。
在图11中示出了示意性的GaN P-I-N二极管结构，其包括通过HVPE生长在蓝宝石衬底72上的具有n型传导率的大约10μm厚的GaN层。该n型GaN层可以被视为进一步包括更易导的2μm GaN子层74和较不易导的具有约1×1016/cm3的传导率的8μm GaN子层76，其起到N结的作用。随后，在GaN子层76上通过MOVPE，在导致本底掺杂剂浓度小于1×1015/cm3的条件下，生长了大约0.5μm的低掺杂的GaN层77，其起到I结的作用。在低掺杂GaN层77上通过MOVPE，在导致空穴浓度约为1×1017/cm3的条件下，生长了大约0.5μm的P型GaN层78，其起到P结的作用。随后形成P型欧姆接触79A和n型欧姆接触79B和79C，用以提供完整的P-I-N二极管。
通过反应离子蚀刻形成该类型的P-I-N二极管结构，用以提供如图11所示的台面结构和用于提供P型和n型欧姆接触标准的金属化程序。在图12示出了关于该P-I-N二极管结构的I-V曲线。在该P-I-N器件中量得了大约320V的击穿电压。在具有相似结构的另一P-I-N二极管中获得了450V的击穿电压。在这两种情况中，器件在拐角和边缘处呈现了过早的击穿，说明了器件不受材料质量的限制，而是受到器件设计的限制。
可以使用改善的边缘末端和较厚的I层制造具有较高击穿电压的P-N或者P-I-N二极管。P-I-N结构中的GaN层的厚度受到应力引入的裂化的限制，当该GaN层的厚度变得大于约10μm时，生长在诸如蓝宝石衬底的异质衬底上的GaN层中已观察到该应力引入的裂化，如上文涉及GaN基的肖特基二极管结构的部分中所描述的。所述用于肖特基二极管结构的无基式的、低位错缺陷密度的GaN层还可以用于制造高压P-N或者P-I-N二极管结构。
具体地，在2002年8月27日颁发的关于“LOW DEFECTDENSITY(Ga，Al，In)N AND HVPE PROCESS FOR MAKING SAME”的美国专利No.6,440,823、在1997年10月21以Michael A.Tischler、Thomas F.Kuech和Robert P.Vaudo的姓名提交的关于“BULK SINGLECRYSTAL GALLIUM NITRIDE AND METHOD OF MAKING THESAME”共同未决的美国专利申请No.08/955,168和在1997年10月21日颁发的美国专利5,679,152；在1997年12月3日提交的美国申请No.08/984,473；在1996年12月3日以Robert P.Vaudo、Joan M.Redwing、Michael A.Tischler和Duncan W.Brown的姓名提交的美国临时专利申请No.60/031,555中，公开了用于产生低位错缺陷密度的、无基式GaN衬底的技术。
在图13中示出了本发明的高压P-I-N结构80的示意图，其包括通过具有n型传导率的无基式的、传导GaN基层86形成的N结，其特征在于不大于5×106/cm2的位错缺陷密度和大于约50μm的优选厚度。通过与上文所述的用于肖特基二极管结构的方法相似的方法，形成了该低位错缺陷密度的、无基式的GaN基层。在该传导GaN基层86上形成了包括厚的低掺杂GaN层87的I结，其中GaN层87具有不大于1×1015/cm3的掺杂剂浓度。在低掺杂GaN层87形成之前或之后可以从异质衬底上去除形成于该异质衬底上的GaN基层86。由于传导GaN基层86具有低的位错缺陷密度，所以于其上形成的低掺杂GaN层87可以生长到足够的厚度，即，大于10μm，用于增加P-I-N结构80的整体击穿电压。随后可以在低掺杂GaN层87上形成包括具有p型传导率和大于0.25μm厚度的GaN层88的P结。
在P型GaN层88上可以形成p型欧姆接触89A，而且在N型传导GaN基层86上可以形成n型欧姆接触89B，并且I层87的厚度可以扩展至厚度＞10μm，用于增加击穿电压。如图13中所示的纵向结构是有利的，这是因为相比于图11中所示的横向器件，其最小化了拥挤于n型层中的电流。N型传导GaN层86减少的位错缺陷密度还导致了器件中的减小的漏电流。
还可以制造包括(Al、Ga)N或者(Al、Ga、In)N合金的P-I-N二极管结构。例如，具有比GaN宽的带隙的(Al、Ga)N的使用可以导致更高的击穿电压和在器件结构中使用较薄的、低掺杂层的能力。
本发明中描述的P-N和P-I-N二极管技术可以用于制造更复杂的双极型GaN基的功率器件，诸如可控硅整流器(p-n-p-n)和IMPATT(n+-p-I-p+)。
尽管通过参考说明性的实施例和特征已经在本文中以不同方式公开了本发明，但是应当理解，本文中所描述的实施例和特征的目的不在于限制本发明，并且对于本领域的普通技术人员，可以提出其他的变化、修改和其他的实施例。因此本发明被广泛地解释。

Claims (53)

1.一种适用于高电压操作的微电子器件结构，包括：
(a)具有顶表面的第一传导GaN基层，所述顶表面的特征在于位错缺陷密度不大于5×106/cm2；
(b)具有不大于1×1016/cm3的掺杂剂浓度和大于10μm的厚度的第二GaN层，其形成于所述第一传导GaN基层的顶表面上；和
(c)至少一个在所述第一传导GaN基层上的金属接触，其形成与该第一传导GaN基层和第二GaN层中任何一个的金属-半导体结；
其中，所述微电子器件结构具有至少320V的击穿电压。
2.权利要求1的微电子器件结构，其中所述第一传导GaN基层包括无基式第一传导GaN基层。
3.权利要求2的微电子器件结构，其中所述无基式第一传导GaN基层通过下列步骤形成，包括：(1)在异质衬底上生长传导GaN结构；和(2)从该异质衬底上移除所述GaN结构，用以形成所述无基式第一传导GaN基层。
4.权利要求3的微电子器件结构，其中通过氢化物气相外延在异质衬底上生长所述第一传导GaN基层，其中在异质衬底上形成第二GaN层之前，通过分离来从该异质衬底上移除所述第一传导GaN基层，以形成所述无基式第一传导GaN基层，并且其中通过氢化物气相外延或者金属-有机气相外延在所述第一传导GaN基层上形成第二GaN层。
5.权利要求3的微电子器件结构，其中通过氢化物气相外延在异质衬底上生长所述第一传导GaN基层，其中在异质衬底上形成第二GaN层之后，通过分离来从该异质衬底上移除所述第一传导GaN基层，以形成所述无基式第一传导GaN基层，并且其中通过氢化物气相外延在所述传导GaN结构上形成第二GaN层。
6.权利要求2的微电子器件结构，其中所述第一传导GaN基层厚度大于50μm。
7.权利要求2的微电子器件结构，其中所述至少一个金属接触中的第一金属接触与所述第二GaN层形成有肖特基接触，并且其中所述至少一个金属接触中的第二金属接触与所述第一传导GaN基层形成有欧姆接触。
8.权利要求1的微电子器件结构，具有大于2000V的击穿电压。
9.权利要求1的微电子器件结构，进一步包括蓝宝石衬底，其中在所述蓝宝石衬底上通过氢化物气相外延(HVPE)形成所述第一传导GaN基层，并且其中所述蓝宝石衬底和所述第一传导GaN基层形成HVPE/蓝宝石基础结构。
10.权利要求1的微电子器件结构，其中第二GaN层掺杂有锗。
11.权利要求1的微电子器件结构，其中所述第一传导GaN基层的顶表面是未掺杂的，并且其中通过在第二GaN层和第一传导GaN基层的未掺杂顶表面的界面处消除掺杂剂或者传导率，随后在所述第一传导GaN基层的顶表面上均匀地生长第二GaN层。
12.权利要求1的微电子器件结构，进一步包括至少一个电传导下侧接触，其位于第一传导GaN基层下面。
13.一种台面型肖特基二极管或平面型肖特基二极管，包括如权利要求1所述的微电子器件结构。
14.一种适用于高电压操作的微电子器件结构，包括：
(a)异质衬底；
(b)覆盖在所述异质衬底上的核化缓冲层；
(c)覆盖在所述核化缓冲层上的第一GaN层，所述第一GaN层具有不大于1×1016/cm3的掺杂剂浓度；
(d)覆盖在所述第一GaN层上的第二传导GaN层；
(e)覆盖在所述第二传导GaN层上的第三GaN层，所述第三GaN层具有不大于1×1016/cm3的掺杂剂浓度和至少2.5μm的厚度；和
(f)至少一个在所述第三GaN层上的金属接触，所述金属接触形成与第一GaN层、第二传导GaN层和第三GaN层中任何一个的金属-半导体结；
其中，所述微电子器件结构具有至少320V的击穿电压。
15.权利要求14的微电子器件结构，其中所述异质衬底包括蓝宝石、Si和SiC中的其中之一。
16.权利要求14的微电子器件结构，其中所述异质衬底包括蓝宝石。
17.权利要求14的微电子器件结构，其中第三GaN层的厚度小于10μm。
18.权利要求14的微电子器件结构，其中第三GaN层的厚度小于20μm。
19.权利要求14的微电子器件结构，其中第三GaN层的厚度小于50μm。
20.权利要求14的微电子器件结构，其中第二传导GaN层掺杂有减小应力的掺杂剂。
21.权利要求14的微电子器件结构，其中第二传导GaN层掺杂有锗。
22.权利要求14的微电子器件结构，其中所述第一GaN层具有0.6μm的厚度，并且其中第二传导GaN层具有2.0μm的厚度和1.5×1019/cm3的掺杂剂浓度。
23.权利要求14的微电子器件结构，其中所述第一GaN层具有0.6μm的厚度，并且其中第二传导GaN层具有0.5μm的厚度和1.5×1019/cm3的掺杂剂浓度。
24.权利要求14的微电子器件结构，其中所述第二传导GaN层包括具有第一掺杂剂浓度的第一传导GaN子层和具有第二掺杂剂浓度的第二传导GaN子层，其中所述第一传导GaN子层与第一GaN层相邻，其中所述第二传导GaN子层与所述第三GaN层相邻，并且其中所述第一掺杂剂浓度低于所述第二掺杂剂浓度。
25.权利要求24的微电子器件结构，其中所述第一GaN层具有0.6μm的厚度，其中所述第一传导GaN子层具有1.9μm的厚度和2.0×1018/cm3的掺杂剂浓度，并且其中所述第二传导GaN子层具有0.1μm的厚度和1.5×1019/cm3的掺杂剂浓度。
26.一种台面型肖特基二极管或平面型肖特基二极管，包括如权利要求12所述的微电子器件结构。
27.一种适用于高电压操作的微电子器件结构，包括：
(a)具有顶表面的具有n型传导率的第一GaN层，所述顶表面的特征在于位错缺陷密度不大于5×106/cm2；
(b)具有不大于1×1015/cm3的掺杂剂浓度和大于10μm的厚度的第二GaN层，其形成于所述第一GaN层上；和
(c)具有p型传导率的第三GaN层，其形成在所述第二GaN层上；和
(d)至少一个覆盖在所述第三GaN层上的金属接触；
其中，所述微电子器件结构具有至少320V的击穿电压。
28.权利要求27的微电子器件结构，其中所述第一GaN层包括无基式GaN结构。
29.权利要求27的微电子器件结构，其中所述第一GaN层通过下列步骤形成，包括：(1)在异质衬底上生长具有n型传导率的GaN结构；和(2)从该异质衬底上移除所述具有n型传导率的GaN结构，用以形成所述第一GaN层。
30.权利要求29的微电子器件结构，其中在异质衬底上通过氢化物气相外延生长所述具有n型传导率的GaN结构，其中在异质衬底上形成第二GaN层之前，通过分离技术从该异质衬底上移除所述具有n型传导率的GaN结构，以形成所述第一GaN层，并且其中在第一GaN层上通过氢化物气相外延或者金属-有机气相外延形成第二GaN层。
31.权利要求29的微电子器件结构，其中在异质衬底上通过氢化物气相外延生长所述具有n型传导率的GaN结构，其中在异质衬底上形成第二GaN层之后，通过分离来从该异质衬底上移除所述具有n型传导率的GaN结构，以形成所述第一GaN层，并且其中在第一GaN层上通过氢化物气相外延形成第二GaN层。
32.权利要求28的微电子器件结构，其中所述具有n型传导率的第一GaN层的厚度大于50μm，并且其中具有p型传导率的第三GaN层的厚度大于0.25μm。
33.权利要求27的微电子器件结构，其中所述至少一个金属接触中的第一金属接触与所述具有n型传导率的第一GaN层形成有第一欧姆接触，并且其中所述至少一个金属接触中的第二金属接触与所述具有p型传导率的第三GaN层形成有第二欧姆接触。
34.权利要求27的微电子器件结构，进一步包括蓝宝石衬底，其中在所述蓝宝石衬底上通过氢化物气相外延(HVPE)形成所述具有n型传导率的第一GaN层，并且其中所述蓝宝石衬底和所述具有n型传导率的第一GaN层形成HVPE/蓝宝石基础结构。
35.权利要求27的微电子器件结构，其中第二GaN层掺杂有锗。
36.权利要求27的微电子器件结构，其中所述具有n型传导率的第一GaN层的顶表面是未掺杂的，并且其中通过在第二GaN层和具有n型传导率的第一GaN层的未掺杂顶表面的界面处消除掺杂剂或者传导率，随后在所述第一GaN层的顶表面上均匀地生长第二GaN层。
37.权利要求27的微电子器件结构，进一步包括至少一个电传导下侧接触，其位于n型传导率的第一GaN层下面。
38.一种适用于高电压操作的微电子器件结构，包括
(a)异质衬底；
(b)覆盖在所述异质衬底上的核化缓冲层；
(c)覆盖在所述核化缓冲层上的第一GaN层，所述第一GaN层具有不大于1×1016/cm3的掺杂剂浓度；
(d)覆盖在所述第一GaN层上的具有n型传导率的第二GaN层；
(e)覆盖在所述具有n型传导率的第二GaN层上的第三GaN层，所述第三GaN层具有不大于1×1016/cm3的掺杂剂浓度和至少2.5μm的厚度；和
(f)在所述第三GaN层上形成的具有p型传导率的第四GaN层；和
(g)至少一个覆盖在所述第四GaN层上的金属接触；
其中，所述微电子器件结构具有至少320V的击穿电压。
39.权利要求38的微电子器件结构，其中所述异质衬底包括蓝宝石、Si和SiC中的其中之一。
40.权利要求38的微电子器件结构，其中所述异质衬底包括蓝宝石。
41.权利要求38的微电子器件结构，其中第三GaN层的厚度小于10μm。
42.权利要求38的微电子器件结构，其中第三GaN层的厚度小于20μm。
43.权利要求38的微电子器件结构，其中第三GaN层的厚度小于50μm 。
44.权利要求38的微电子器件结构，其中具有n型传导率的第二传导GaN层掺杂有减小应力的掺杂剂。
45.权利要求38的微电子器件结构，其中具有n型传导率的第二传导GaN层掺杂有锗。
46.权利要求38的微电子器件结构，其中第一GaN层具有0.6μm的厚度，并且其中具有n型传导率的第二GaN层具有2.0μm的厚度和1.5×1019/cm3的掺杂剂浓度。
47.权利要求38的微电子器件结构，其中第一GaN层具有0.6μm的厚度，并且其中具有n型传导率的第二传导GaN层具有0.5μm的厚度和1.5×1019/cm3的掺杂剂浓度。
48.权利要求38的微电子器件结构，其中所述具有n型传导率的第二GaN层包括具有第一掺杂剂浓度的第一传导GaN子层和具有第二掺杂剂浓度的第二传导GaN子层，其中所述第一传导GaN子层与第一GaN层相邻，其中所述第二传导GaN子层与所述第三GaN层相邻，并且其中所述第一掺杂剂浓度低于所述第二掺杂剂浓度。
49.权利要求48的微电子器件结构，其中所述第一GaN层具有0.6μm的厚度，其中所述第一传导GaN子层具有1.9μm的厚度和2.0×1018/cm3的掺杂剂浓度，并且其中所述第二传导GaN子层具有0.1μm的厚度和1.5×1019/cm3的掺杂剂浓度。
50.权利要求1、14、27或38中任何一项所述的微电子器件，具有至少450V的击穿电压。
51.权利要求1、14、27或38中任何一项所述的微电子器件，具有至少1000V的击穿电压。
52.权利要求1、14、27或38中任何一项所述的微电子器件，具有至少2000V的击穿电压。
53.权利要求1、14、27或38中任何一项所述的微电子器件，适用于提供开关功能。
CNB038097540A 2002-04-30 2003-04-30 包括GaN的高压微电子器件 Expired - Lifetime CN100380675C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US37662902P 2002-04-30 2002-04-30
US60/376,629 2002-04-30

Publications (2)

Publication Number Publication Date
CN1656616A CN1656616A (zh) 2005-08-17
CN100380675C true CN100380675C (zh) 2008-04-09

Family

ID=29401380

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038097540A Expired - Lifetime CN100380675C (zh) 2002-04-30 2003-04-30 包括GaN的高压微电子器件

Country Status (9)

Country Link
US (4) US7795707B2 (zh)
EP (3) EP2261988B1 (zh)
JP (2) JP2005530334A (zh)
KR (1) KR101017657B1 (zh)
CN (1) CN100380675C (zh)
AT (1) ATE538497T1 (zh)
AU (1) AU2003228736A1 (zh)
CA (1) CA2483403A1 (zh)
WO (1) WO2003094240A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005530334A (ja) 2002-04-30 2005-10-06 クリー・インコーポレーテッド 高電圧スイッチング素子およびそれを形成するためのプロセス
TW591217B (en) * 2003-07-17 2004-06-11 South Epitaxy Corp UV detector
US7084475B2 (en) * 2004-02-17 2006-08-01 Velox Semiconductor Corporation Lateral conduction Schottky diode with plural mesas
US7253015B2 (en) * 2004-02-17 2007-08-07 Velox Semiconductor Corporation Low doped layer for nitride-based semiconductor device
TWI375994B (en) * 2004-09-01 2012-11-01 Sumitomo Electric Industries Epitaxial substrate and semiconductor element
PL371753A1 (pl) * 2004-12-15 2006-06-26 Instytut Wysokich Ciśnień Polskiej Akademii Nauk Sposób wytwarzania domieszkowanych warstw epitaksjalnych InxAlyGa1-x-yN, domieszkowana warstwa epitaksjalna InxAlyGa1-x-yN i półprzewodnikowa struktura wielowarstwowa zawierająca warstwę epitaksjalną InxAlyGa1-x-yN, dla której 1 ˛ x > 0.001 a 0.999 ˛ y > 0
US7116567B2 (en) * 2005-01-05 2006-10-03 Velox Semiconductor Corporation GaN semiconductor based voltage conversion device
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
JP5135686B2 (ja) * 2005-03-23 2013-02-06 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子
JP4432827B2 (ja) 2005-04-26 2010-03-17 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
KR100673873B1 (ko) 2005-05-12 2007-01-25 삼성코닝 주식회사 열전도도가 우수한 질화갈륨 단결정 기판
JP2007048783A (ja) * 2005-08-05 2007-02-22 Matsushita Electric Ind Co Ltd ショットキーダイオード及びその製造方法
JP2007234907A (ja) * 2006-03-01 2007-09-13 Sumitomo Electric Ind Ltd 接合ダイオード、および接合ダイオードを作製する方法
JP5362187B2 (ja) * 2006-03-30 2013-12-11 日本碍子株式会社 半導体素子
JP2008108844A (ja) * 2006-10-24 2008-05-08 Toyota Central R&D Labs Inc トレンチ構造またはメサ構造を有するｉｉｉ族窒化物半導体装置およびその製造方法
CN100527444C (zh) * 2006-11-10 2009-08-12 中国科学院合肥物质科学研究院 金属/氮化镓铝/氮化镓横向肖特基二极管及其制备方法
JP4899911B2 (ja) * 2007-02-16 2012-03-21 日立電線株式会社 Ｉｉｉ族窒化物半導体基板
KR20090127035A (ko) 2007-03-26 2009-12-09 스미토모덴키고교가부시키가이샤 쇼트키 배리어 다이오드 및 그 제조 방법
JP5565895B2 (ja) * 2008-03-26 2014-08-06 日産自動車株式会社 半導体装置
JP5678402B2 (ja) * 2008-08-04 2015-03-04 住友電気工業株式会社 ショットキーバリアダイオードおよびその製造方法
JP2012033708A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP5872327B2 (ja) * 2011-03-10 2016-03-01 株式会社東芝 半導体整流素子
US8835930B2 (en) 2011-06-28 2014-09-16 Hitachi Metals, Ltd. Gallium nitride rectifying device
US20130019927A1 (en) * 2011-07-21 2013-01-24 Zimmerman Scott M Use of freestanding nitride veneers in semiconductor devices
US8778788B2 (en) 2011-10-11 2014-07-15 Avogy, Inc. Method of fabricating a gallium nitride merged P-i-N Schottky (MPS) diode
US8822311B2 (en) 2011-12-22 2014-09-02 Avogy, Inc. Method of fabricating a GaN P-i-N diode using implantation
US8933532B2 (en) * 2011-10-11 2015-01-13 Avogy, Inc. Schottky diode with buried layer in GaN materials
US9123533B2 (en) * 2012-08-10 2015-09-01 Avogy, Inc. Method and system for in-situ etch and regrowth in gallium nitride based devices
JP5888214B2 (ja) * 2012-11-30 2016-03-16 富士電機株式会社 窒化物系化合物半導体装置およびその製造方法
US8866148B2 (en) 2012-12-20 2014-10-21 Avogy, Inc. Vertical GaN power device with breakdown voltage control
US10181532B2 (en) * 2013-03-15 2019-01-15 Cree, Inc. Low loss electronic devices having increased doping for reduced resistance and methods of forming the same
US10319830B2 (en) * 2017-01-24 2019-06-11 Qualcomm Incorporated Heterojunction bipolar transistor power amplifier with backside thermal heatsink
JP7092968B2 (ja) * 2018-09-22 2022-06-29 豊田合成株式会社 半導体装置
CN110600548A (zh) * 2019-09-20 2019-12-20 中国电子科技集团公司第十三研究所 增强型异质结场效应晶体管
CN111180527A (zh) * 2019-12-30 2020-05-19 深圳第三代半导体研究院 一种GaN基PN二极管及其制备方法
CN112382669B (zh) * 2020-10-10 2022-05-24 西安电子科技大学 一种赝竖式金刚石雪崩二极管及其制备方法
CN118315442B (zh) * 2024-04-18 2024-11-15 苏州摩尔镓芯半导体科技有限公司 准垂直结构pin二极管及其制备方法
CN118692901A (zh) * 2024-08-26 2024-09-24 深圳市辰中科技有限公司 一种半导体结构及半导体器件的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09134878A (ja) * 1995-11-10 1997-05-20 Matsushita Electron Corp 窒化ガリウム系化合物半導体の製造方法
US6150674A (en) * 1998-11-06 2000-11-21 Matsushita Electronics Corporation Semiconductor device having Alx Ga1-x N (0<x<1) substrate
JP2001060719A (ja) * 1999-08-19 2001-03-06 Nichia Chem Ind Ltd 窒化物半導体発光ダイオード
JP2002033512A (ja) * 2000-07-13 2002-01-31 Nichia Chem Ind Ltd 窒化物半導体発光ダイオード

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3155596A (en) 1957-12-20 1964-11-03 Westinghouse Electric Corp Method of operating a nuclear reactor
US5391893A (en) * 1985-05-07 1995-02-21 Semicoductor Energy Laboratory Co., Ltd. Nonsingle crystal semiconductor and a semiconductor device using such semiconductor
US5578839A (en) * 1992-11-20 1996-11-26 Nichia Chemical Industries, Ltd. Light-emitting gallium nitride-based compound semiconductor device
US5397717A (en) * 1993-07-12 1995-03-14 Motorola, Inc. Method of fabricating a silicon carbide vertical MOSFET
US5399515A (en) * 1993-07-12 1995-03-21 Motorola, Inc. Method of fabricating a silicon carbide vertical MOSFET and device
DE69431333T2 (de) * 1993-10-08 2003-07-31 Mitsubishi Cable Industries, Ltd. GaN-Einkristall
US6440823B1 (en) 1994-01-27 2002-08-27 Advanced Technology Materials, Inc. Low defect density (Ga, Al, In)N and HVPE process for making same
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5656832A (en) * 1994-03-09 1997-08-12 Kabushiki Kaisha Toshiba Semiconductor heterojunction device with ALN buffer layer of 3nm-10nm average film thickness
JP3417072B2 (ja) * 1994-08-15 2003-06-16 ソニー株式会社 半導体装置の製法
JP3409958B2 (ja) * 1995-12-15 2003-05-26 株式会社東芝 半導体発光素子
US5874747A (en) * 1996-02-05 1999-02-23 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
JP3355334B2 (ja) * 1996-02-07 2002-12-09 株式会社アドバンテスト 可変容量ダイオードの製造方法
JP3090057B2 (ja) * 1996-08-07 2000-09-18 昭和電工株式会社 短波長発光素子
WO1998037584A1 (en) 1997-02-20 1998-08-27 The Board Of Trustees Of The University Of Illinois Solid state power-control device using group iii nitrides
US6069394A (en) * 1997-04-09 2000-05-30 Matsushita Electronics Corporation Semiconductor substrate, semiconductor device and method of manufacturing the same
FR2769924B1 (fr) * 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
US6194742B1 (en) * 1998-06-05 2001-02-27 Lumileds Lighting, U.S., Llc Strain engineered and impurity controlled III-V nitride semiconductor films and optoelectronic devices
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP4005701B2 (ja) * 1998-06-24 2007-11-14 シャープ株式会社 窒素化合物半導体膜の形成方法および窒素化合物半導体素子
US6423984B1 (en) * 1998-09-10 2002-07-23 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using gallium nitride compound semiconductor
JP3209270B2 (ja) * 1999-01-29 2001-09-17 日本電気株式会社 ヘテロ接合電界効果トランジスタ
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
US6639255B2 (en) * 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
AU1416601A (en) * 2000-03-03 2001-09-17 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6596079B1 (en) 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US6447604B1 (en) 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
US6580101B2 (en) * 2000-04-25 2003-06-17 The Furukawa Electric Co., Ltd. GaN-based compound semiconductor device
JP2002093920A (ja) * 2000-06-27 2002-03-29 Matsushita Electric Ind Co Ltd 半導体デバイス
JP4022708B2 (ja) * 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
JP4430800B2 (ja) 2000-08-02 2010-03-10 河村電器産業株式会社 機器収納用ラック
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP4126872B2 (ja) * 2000-12-12 2008-07-30 サンケン電気株式会社 定電圧ダイオード
US6936357B2 (en) * 2001-07-06 2005-08-30 Technologies And Devices International, Inc. Bulk GaN and ALGaN single crystals
CA2456662A1 (en) * 2001-08-07 2003-02-20 Jan Kuzmik High electron mobility devices
US7919791B2 (en) * 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
US6791120B2 (en) * 2002-03-26 2004-09-14 Sanyo Electric Co., Ltd. Nitride-based semiconductor device and method of fabricating the same
JP2005530334A (ja) 2002-04-30 2005-10-06 クリー・インコーポレーテッド 高電圧スイッチング素子およびそれを形成するためのプロセス
US8174048B2 (en) * 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
JP2006295126A (ja) * 2005-03-15 2006-10-26 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
JP5457046B2 (ja) * 2009-02-13 2014-04-02 パナソニック株式会社 半導体装置
CN107527927B (zh) 2017-09-18 2019-08-30 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09134878A (ja) * 1995-11-10 1997-05-20 Matsushita Electron Corp 窒化ガリウム系化合物半導体の製造方法
US6150674A (en) * 1998-11-06 2000-11-21 Matsushita Electronics Corporation Semiconductor device having Alx Ga1-x N (0<x<1) substrate
JP2001060719A (ja) * 1999-08-19 2001-03-06 Nichia Chem Ind Ltd 窒化物半導体発光ダイオード
JP2002033512A (ja) * 2000-07-13 2002-01-31 Nichia Chem Ind Ltd 窒化物半導体発光ダイオード

Also Published As

Publication number Publication date
US20100301351A1 (en) 2010-12-02
EP1502303A1 (en) 2005-02-02
KR20040104683A (ko) 2004-12-10
US8698286B2 (en) 2014-04-15
US20050167697A1 (en) 2005-08-04
US8174089B2 (en) 2012-05-08
JP2010141351A (ja) 2010-06-24
EP2261988A2 (en) 2010-12-15
CN1656616A (zh) 2005-08-17
EP1502303A4 (en) 2008-02-27
US7795707B2 (en) 2010-09-14
EP1502303B1 (en) 2011-12-21
EP2261989A2 (en) 2010-12-15
EP2261989B1 (en) 2014-07-16
EP2261988B1 (en) 2016-03-30
EP2261988A3 (en) 2011-02-16
CA2483403A1 (en) 2003-11-13
KR101017657B1 (ko) 2011-02-25
WO2003094240A1 (en) 2003-11-13
JP2005530334A (ja) 2005-10-06
JP5179529B2 (ja) 2013-04-10
US8390101B2 (en) 2013-03-05
AU2003228736A1 (en) 2003-11-17
ATE538497T1 (de) 2012-01-15
US20130193444A1 (en) 2013-08-01
EP2261989A3 (en) 2011-02-16
US20120181547A1 (en) 2012-07-19

Similar Documents

Publication Publication Date Title
CN100380675C (zh) 包括GaN的高压微电子器件
US7199408B2 (en) Semiconductor multilayer structure, semiconductor device and HEMT device
US20070096239A1 (en) Semiconductor devices and methods of manufacture
US9466481B2 (en) Electronic device and epitaxial multilayer wafer of group III nitride semiconductor having specified dislocation density, oxygen/electron concentration, and active layer thickness
US20190341479A1 (en) Nitride semiconductor epitaxial stack structure and power device thereof
US20140001438A1 (en) Semiconductor devices and methods of manufacturing the same
EP2600393A1 (en) Semiconductor element, hemt element, and production method for semiconductor element
CN113539786B (zh) 硅基氮化镓外延结构及其制备方法
CN115775730B (zh) 一种准垂直结构GaN肖特基二极管及其制备方法
JP2016533028A (ja) Ｉｉｉ族窒化物半導体を用いた電子デバイスおよびその製造方法、および該電子デバイスを製作するためのエピタキシャル多層ウエハ
CN118315442B (zh) 准垂直结构pin二极管及其制备方法
JP2025007662A (ja) ＧａＮエピタキシャル膜の製造方法及び半導体デバイスの製造方法
Lu et al. Study of Interface Properties of InN and InN-Based Heterostructures by Molecular Beam Epitaxy
CN118335770A (zh) 提高纵向功率电子器件阻断电压的结构、方法及其应用
Lee et al. Direct bonding of GaN and SiC: A novel technique for electronic device fabrication

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080409

CX01 Expiry of patent term