CN100364110C - 薄膜晶体管阵列基板结构 - Google Patents
薄膜晶体管阵列基板结构 Download PDFInfo
- Publication number
- CN100364110C CN100364110C CNB031430139A CN03143013A CN100364110C CN 100364110 C CN100364110 C CN 100364110C CN B031430139 A CNB031430139 A CN B031430139A CN 03143013 A CN03143013 A CN 03143013A CN 100364110 C CN100364110 C CN 100364110C
- Authority
- CN
- China
- Prior art keywords
- thin film
- layer
- film transistor
- dielectric layer
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 110
- 239000000758 substrate Substances 0.000 title claims abstract description 75
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 50
- 239000001257 hydrogen Substances 0.000 claims abstract description 50
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 50
- 239000004020 conductor Substances 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 6
- 239000011368 organic material Substances 0.000 claims description 5
- 229910008051 Si-OH Inorganic materials 0.000 claims description 4
- 229910006358 Si—OH Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 14
- 239000002184 metal Substances 0.000 abstract description 14
- 125000004435 hydrogen atom Chemical group [H]* 0.000 abstract description 5
- 230000008439 repair process Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 140
- 229920005591 polysilicon Polymers 0.000 description 15
- 239000010408 film Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明是关于一种薄膜晶体管阵列基板结构，其主要是由一透明基板、多个薄膜晶体管、多个扫描配线、多个数据配线、一层或是多层的含氢介电层，以及一图案化导电层所构成。其中，薄膜晶体管是配置于透明基板上，含氢介电层是配置于透明基板上，并覆盖住上述的薄膜晶体管，而图案化导体层则是配置于含氢介电层上。每一个薄膜晶体管皆包含了栅极、源极/漏极三个端子，栅极是与扫描配线电性连接，而源极/漏极是与数据配线以及图案化导体层电性连接。本发明在栅极金属层与其上方的金属层间配置一层或是多层含氢介电层，藉由含氢介电层中的氢原子对栅极绝缘层进行修补，进而可增进组件的效能，从而更加适于实用，且具有产业上的利用价值。
Description
技术领域
本发明涉及一种电的数字数据处理装置领域的液晶显示器结构，特别是涉及一种在栅极金属层与其上方的金属层间配置一层或是多层含氢介电层，藉由含氢介电层中的氢原子对栅极绝缘层进行修补，进而可增进组件的效能，从而更加适于实用的薄膜晶体管阵列基板结构(TFT array，即薄膜电晶体阵列基板结构)。
背景技术
针对多媒体社会的急速进步，多半受惠于半导体组件或人机显示装置的飞跃性进步。就显示器而言，阴极射线管(Cathode Ray Tube，CRT)因为具有优异的显示品质与其经济性，一直独占近年来的显示器市场。然而，对于个人在桌上操作的多数终端机/显示器装置的环境，或是以环保的观点来看，若以节省能源的潮流加以预测，阴极射线管因为空间利用以及能源消耗上仍存在有很多问题，而对于轻、薄、短、小以及低消耗功率的需求无法有效提供解决之道。因此，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(Thin Film TransistorLiquid Crystal Display，TFT LCD)已逐渐成为市场的主流。
薄膜晶体管阵列基板(即薄膜电晶体阵列基板，TFT array)上，成阵列排列的薄膜晶体管主要是藉由扫描配线(scan line)与数据配线(dataline)串接，而薄膜晶体管阵列中的每一个薄膜晶体管是用以控制一对应的像素电极。此处的薄膜晶体管为一具有栅极、源极/漏极三个端子的开关组件，该薄膜晶体管的栅极是与扫描配线电性连接，而薄膜晶体管的源极/漏极则会与数据配线与像素电极电性连接。此外，在薄膜晶体管中，源极、漏极之间对应于栅极的半导体层(非晶硅材质或多晶硅材质)为沟道层(channel)，该沟道层与栅极之间通常是配置有一栅极绝缘层(gateinsulating layer)，而这层栅极绝缘层的薄膜品质将会直接影响到整个薄膜晶体管的效能(performance)。
现有习知的薄膜晶体管阵列基板在制作过程中，在栅极绝缘层制作完毕之后，通常仍须进行其它蚀刻的步骤，这些蚀刻步骤常会损害到栅极绝缘层。以顶电极型态(top gate)的薄膜晶体管为例，形成栅极时所进行的蚀刻制程便很有可能损坏到栅极绝缘层的薄膜品质；而以底电极型态(bottom gate)的薄膜晶体管为例，虽然栅极是在栅极绝缘层之前已制作完毕，但在定义栅极绝缘层上方的沟道层时，所进行的蚀刻制程仍会损坏到栅极绝缘层的薄膜品质。
然而，现有习知技术在薄膜晶体管制作完成之后，接着便进行后续膜层的制作，如介电层(SiOx、SiNx等无机材质)、像素电极的制作，并未对栅极绝缘层进行修复的动作，故现有习知的薄膜晶体管中的栅极绝缘层的薄膜品质并不良好，常会影响到组件的运作。
由此可见，上述现有的薄膜晶体管阵列基板结构仍存在有诸多缺陷，而亟待加以进一步改进。
为了解决薄膜晶体管阵列基板结构存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的薄膜晶体管阵列基板结构存在的缺陷，本发明人基于丰富的实务经验及专业知识，积极加以研究创新，经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服上述现有的薄膜晶体管阵列基板结构存在的缺陷，而提供一种新型的薄膜晶体管阵列基板结构，所要解决的主要技术问题是使其在栅极金属层与其上方的金属层间配置一层或是多层含氢介电层，藉由含氢介电层中的氢原子对栅极绝缘层进行修补，进而可增进组件的效能，从而更加适于实用，且具有产业上的利用价值。
本发明的目的及解决其主要技术问题是采用以下的技术方案来实现的。依据本发明提出的一种薄膜晶体管阵列基板结构，其包括：一透明基板；多个薄膜晶体管，这些薄膜晶体管配置于该透明基板上，其中每一这些薄膜晶体管包括一栅极与一源极/漏极；多个扫描配线，配置于该透明基板上，且这些扫描配线与这些栅极连接；多个数据配线，配置于该透明基板上，且这些数据配线与这些源极/漏极电性连接；至少一介电层，该介电层配置于该透明基板上，并覆盖住这些薄膜晶体管；以及一图案化导体层，该图案化导体层配置于该介电层上，且该图案化导体层是与这些源极/漏极电性连接；该介电层含有用于修复栅极绝缘层的氢元素。
本发明的目的及解决其技术问题还可以采用以下的技术措施来进一步实现。
前述的薄膜晶体管阵列基板结构，其中所述的含氢介电层是选自于由有机材料层、含水的旋涂式玻璃、氧硅化物，以及氮硅化物所组成的族群。
前述的薄膜晶体管阵列基板结构，其中所述的含氢介电层是为一含有Si-H键结或是Si-OH键结的薄膜。
前述的薄膜晶体管阵列基板结构，其中所述的含氢介电层是为一内介电层。
前述的薄膜晶体管阵列基板结构，其中所述的含氢介电层是为一平坦层。
前述的薄膜晶体管阵列基板结构，其中所述的含氢介电层是为一反射凸块层。
前述的薄膜晶体管阵列基板结构，其中所述的含氢介电层是为一广视角凸块层。
前述的薄膜晶体管阵列基板结构，其中所述的这些薄膜晶体管为非晶硅薄膜晶体管以及多晶硅薄膜晶体管其中之一。
前述的薄膜晶体管阵列基板结构，其中所述的这些薄膜晶体管为顶电极型态薄膜晶体管以及底电极型态薄膜晶体管其中之一。
前述的薄膜晶体管阵列基板结构，其中所述的图案化导体层包括多个像素电极，而这些像素电极为穿透式电极以及反射式电极其中之一。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下：
本发明提出一种薄膜晶体管阵列基板结构，主要是由一透明基板、多个薄膜晶体管、多个扫描配线、多个数据配线、一层或是多层的含氢介电层，以及一图案化导电层所构成；其中，薄膜晶体管是配置于透明基板上，含氢介电层是配置于透明基板上，并覆盖住上述的薄膜晶体管，而图案化导体层则是配置于含氢介电层上。每一个薄膜晶体管皆包含了栅极、源极/漏极三个端子，栅极是与扫描配线电性连接，而源极/漏极是与数据配线以及图案化导体层电性连接。
本发明中，含氢介电层的材质例如为有机材料层(organic film)、含水的旋涂式玻璃(Spin On Glass，SOG)、有机材料层与氧硅化物/氮硅化物的混合物，或是含水的旋涂式玻璃与氧硅化物/氮硅化物的混合物。此外，含氢介电层的材质亦可例如为含有Si-H键结或是Si-OH键结的So-gel薄膜。
本发明中，含氢介电层例如可作为内介电层(interlayerdielectric)、平坦层(planarization layer)、反射凸块层(reflectorbump layer)，或是广视角凸块层(wide view angle bump layer)。
本发明中，透明基板上的薄膜晶体管可以是非晶硅薄膜晶体管(a-SiTFT)或是多晶硅薄膜晶体管(p-Si TFT)。此外，上述的薄膜晶体管例如是顶电极型态的薄膜晶体管或是底电极型态的薄膜晶体管。
本发明中，含氢介电层上的图案化导体层例如为多个像素电极，而这些像素电极例如为穿透式电极(transparent pixel electrode)或是反射式电极(reflective pixel electrode)。
借由上述结构，本发明薄膜晶体管阵列基板结构至少具有下列优点：
1、本发明的薄膜晶体管阵列基板特别在介电层中加入氢元素，利用其释放出的氢原子可以有效地对栅极绝缘层进行修补，从而增进组件的效能。
2、本发明的薄膜晶体管阵列基板结构中，含氢介电层可以作为内介电层、平坦层、反射凸块层，或是广视角凸块层，其可适用于各种型态(穿透式、反射式)的面板。
综上所述，本发明特殊结构的薄膜晶体管阵列基板结构，主要是由一透明基板、多个薄膜晶体管、多个扫描配线、多个数据配线、一层或是多层的含氢介电层，以及一图案化导电层所构成。其中，薄膜晶体管是配置于透明基板上，含氢介电层是配置于透明基板上，并覆盖住上述的薄膜晶体管，而图案化导体层则是配置于含氢介电层上。该每一个薄膜晶体管皆包含有栅极、源极/漏极三个端子，栅极是与扫描配线电性连接，而源极/漏极是与数据配线以及图案化导体层电性连接。本发明在栅极金属层与其上方的金属层间配置一层或是多层含氢介电层，藉由含氢介电层中的氢原子对栅极绝缘层进行修补，进而可增进组件的效能，从而更加适于实用，具有产业上的利用价值。其具有上述诸多的优点及实用价值，且在同类产品中均未见有类似的结构设计公开发表或使用，其不论在结构上或功能上皆有较大改进，且在技术上有较大进步，并产生了好用及实用的效果，而确实具有增进的功效，从而更加适于实用，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
图1是依照本发明一较佳实施例的薄膜晶体管阵列基板的布局示意图。
图2是依照本发明一较佳实施例的穿透式薄膜晶体管阵列基板的剖面示意图。
图3是依照本发明一较佳实施例的反射式薄膜晶体管阵列基板的剖面示意图。
100：透明基板 102：薄膜晶体管
104：扫描配线 106：数据配线
108：像素电极 200、300：透明基板
202、302：薄膜晶体管
204、304：岛状多晶硅(polysilicon island)
204a、304a：沟道层 204b、304b：源极/漏极掺杂区域
206、306：栅极绝缘层 208、308：栅极
210、310：含氢介电层
212、312a：源极/漏极金属层(S/D metal)
214：平坦层 215：开口
216、312：图案化导体层 310a：反射凸块
312b：反射式像素电极
具体实施方式
以下结合附图及较佳实施例，对依据本发明提出的薄膜晶体管阵列基板结构其具体实施方式、结构、特征及其功效，详细说明如后。
一般习知在薄膜晶体管上方覆盖一层无机材质的介电层，如SiOx、SiNx等。上述的无机材质虽对薄膜晶体管本身具有保护的作用，但其对于薄膜晶体管中栅极绝缘层的薄膜品质并无助益。因此，本实施例使用含氢介电层作为薄膜晶体管上方的内介电层、平坦层、反射凸块层，或是广视角凸块层等，藉由含氢介电层达到修补栅极绝缘层的目的。
本实施例下述仅以顶电极型态的多晶硅薄膜晶体管为例进行说明，但并非限定本发明仅能使用在顶电极型态的多晶硅薄膜晶体管结构中，本实施例含氢介电层的应用亦可应用在底电极型态的多晶硅薄膜晶体管、顶电极型态的非晶硅薄膜晶体管，以及底电极的非晶硅薄膜晶体管结构中。此外，熟悉该项技术者应知，本实施例亦可应用于反射式、穿透式或是半穿透半反射式(transflective)的液晶显示器中。
请参阅图1所示，是依照本发明一较佳实施例薄膜晶体管阵列基板的布局示意图。在本较佳实施例中，本发明薄膜晶体管阵列基板结构，主要是由一透明基板100、多个薄膜晶体管102、多个扫描配线104、多个数据配线(数据配线)106，以及一像素电极108所构成，其中：
该扫描配线104的延伸方向与数据配线106的延伸方向互相垂直，且相邻两条扫描配线104与相邻两条资料片线106所围成的区域上配置有薄膜晶体管102与像素电极108。
该透明基板100上的每一个薄膜晶体管102，皆包含了栅极、源极/漏极三个端子，栅极是与扫描配线104电性连接，而源极/漏极则与数据配线106以及像素电极108电性连接。
该扫描配线104是用以控制薄膜晶体管102的开/关，而在薄膜晶体管102呈“开”的状态时，数据配线106可以将影像信息写入薄膜晶体管102所控制的像素电极108中。
请参阅图2所示，是依照本发明一较佳实施例穿透式薄膜晶体管阵列基板的剖面示意图。该透明基板200上配置有多个阵列排列的薄膜晶体管202，以顶电极型态的多晶硅薄膜晶体管202为例，其主要是由一岛状多晶硅204、一栅极绝缘层206，以及一栅极208所构成，其中：
该岛状多晶硅204，包含了一沟道层204a以及二源极/漏极掺杂区域204b，栅极绝缘层206配置于透明基板200上，并覆盖住岛状多晶硅204，而对应于沟道层204a的栅极绝缘层206上则配置有栅极208。
此外，该薄膜晶体管202是由一含氢介电层210所覆盖，而源极/漏极金属212则是贯穿该含氢介电层210与源极/漏极掺杂区域204b电性连接，以使得源极/漏极掺杂区域204b得以对外连接。
承上所述，该含氢介电层210的材质例如为有机材料层(organicfilm)、含水的旋涂式玻璃(Spin On Glass，SOG)、有机材料层与氧硅化物/氮硅化物的混合物，或是含水的旋涂式玻璃与氧硅化物/氮硅化物的混合物。此外，含氢介电层210的材质亦可例如是含有Si-H键结或是Si-OH键结的So-gel薄膜。
同样请参阅图2所示，含氢介电层210上例如配置有一平坦层214，该平坦层214的材质例如可与上述含氢介电层210的材质相同，亦可以是氧硅化物、氮硅化物等无机介电材质。在平坦层214上则配置有图案化导体层216，该图案化导体层216例如是藉由一开口215与源极/漏极金属层212电性连接，以使得图案化导体层216可以受薄膜晶体管202的控制。换言之，图案化导体层216即为所谓的穿透式像素电极，在本实施例中，导体层216例如为氧化铟锡(ITO)、氧化铟锌等透明材质。
请参阅图3所示，为依照本发明一较佳实施例反射式薄膜晶体管阵列基板的剖面示意图。该透明基板300上配置有多个阵列排列的薄膜晶体管302，以顶电极型态的多晶硅薄膜晶体管302为例，其主要是由一岛状多晶硅304、一栅极绝缘层306，以及一栅极308所构成，其中：
该岛状多晶硅304，包含了一沟道层304a以及二源极/漏极掺杂区域304b，栅极绝缘层306配置于透明基板300上，并覆盖住岛状多晶硅304，而对应于沟道层304a的栅极绝缘层306上则配置有栅极308。
此外，薄膜晶体管302是由一含氢介电层310所覆盖，而图案化导体层312则是覆盖于含氢介电层310上。
该含氢介电层310是用以作为反射凸块层，其在表面上具有多个反射凸块310a，而配置在含氢介电层310上的图案化导体层312则包含源极/漏极金属312a与反射式像素电极312b两部份，该源极/漏极金属312a贯穿含氢介电层310与源极/漏极掺杂区域304b电性连接，以使得源极/漏极掺杂区域304b得以对外连接。此外，由于含氢介电层310的表面具有反射凸块310a，故反射式像素电极312b将可以更有效且均匀地将外界或是前光源(front light)的光线反射，以达到显示的目的。
上述实施例中，含氢介电层除了可以作为阵列基板上的内介电层、平坦层(含氢介电层210)、反射凸块层(含氢介电层310)之外，亦可作为广视角凸块层。这些膜层不但各自具有其功能，且同时兼具了修补栅极绝缘层的功效，由上述可知，本实施例能够有效地与薄膜晶体管阵列基板的制程整合，并且能够改善组件的效能。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (10)
1.一种薄膜晶体管阵列基板结构，包括：
一透明基板；
多个薄膜晶体管，这些薄膜晶体管配置于该透明基板上，其中每一这些薄膜晶体管包括一栅极与一源极/漏极；
多个扫描配线，配置于该透明基板上，且这些扫描配线与这些栅极连接；
多个数据配线，配置于该透明基板上，且这些数据配线与这些源极/漏极电性连接；
至少一介电层，该介电层配置于该透明基板上，并覆盖住这些薄膜晶体管；以及
一图案化导体层，该图案化导体层配置于该介电层上，且该图案化导体层是与这些源极/漏极电性连接；
其特征在于该介电层含有用于修复栅极绝缘层的氢元素。
2.根据权利要求1所述的薄膜晶体管阵列基板结构，其特征在于其中所述的介电层是选自于由有机材料层、含水的旋涂式玻璃、氧硅化物
及氮硅化物其中之一。
3.根据权利要求1所述的薄膜晶体管阵列基板结构，其特征在于其中所述的介电层是为一含有Si-H键结或是Si-OH键结的薄膜。
4.根据权利要求1所述的薄膜晶体管阵列基板结构，其特征在于其中所述的介电层是为一内介电层。
5.根据权利要求1所述的薄膜晶体管阵列基板结构，其特征在于其中所述的介电层是为一平坦层。
6.根据权利要求1所述的薄膜晶体管阵列基板结构，其特征在于其中所述的介电层是为一反射凸块层。
7.根据权利要求1所述的薄膜晶体管阵列基板结构，其特征在于其中所述的介电层是为一广视角凸块层。
8.根据权利要求1所述的薄膜晶体管阵列基板结构，其特征在于其中所述的这些薄膜晶体管为非晶硅薄膜晶体管以及多晶硅薄膜晶体管其中之一。
9.根据权利要求1所述的薄膜晶体管阵列基板结构，其特征在于其中所述的这些薄膜晶体管为顶电极型态薄膜晶体管以及底电极型态薄膜晶体管其中之一。
10.根据权利要求1所述的薄膜晶体管阵列基板结构，其特征在于其中所述的图案化导体层包括多个像素电极，而这些像素电极为穿透式电极以及反射式电极其中之一。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031430139A CN100364110C (zh) | 2003-06-07 | 2003-06-07 | 薄膜晶体管阵列基板结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031430139A CN100364110C (zh) | 2003-06-07 | 2003-06-07 | 薄膜晶体管阵列基板结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1553518A CN1553518A (zh) | 2004-12-08 |
| CN100364110C true CN100364110C (zh) | 2008-01-23 |
Family
ID=34324052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031430139A Expired - Fee Related CN100364110C (zh) | 2003-06-07 | 2003-06-07 | 薄膜晶体管阵列基板结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100364110C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242895A (ja) | 2006-03-08 | 2007-09-20 | Mitsubishi Electric Corp | 薄膜トランジスタ装置及びその製造方法 |
| CN100426490C (zh) * | 2006-07-25 | 2008-10-15 | 友达光电股份有限公司 | 有源元件基板的形成方法 |
| CN101304018B (zh) * | 2007-05-09 | 2011-11-30 | 奇美电子股份有限公司 | 影像显示系统 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6094250A (en) * | 1997-12-08 | 2000-07-25 | Hyundai Electronics Industries Co., Ltd. | IPS mode TFT-LCD and method for fabricating the same |
| JP2000216403A (ja) * | 1994-07-30 | 2000-08-04 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス回路 |
| US6297867B1 (en) * | 1997-11-12 | 2001-10-02 | Nec Corporation | Wide view angle LCD operable in IPS mode which uses a pixel electrode as a shield to prevent disturbances in the electric field of a display pixel portion of the LCD |
| US20030058388A1 (en) * | 2001-09-21 | 2003-03-27 | Hitachi, Ltd. | Liquid crystal display device |
-
2003
- 2003-06-07 CN CNB031430139A patent/CN100364110C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000216403A (ja) * | 1994-07-30 | 2000-08-04 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス回路 |
| US6297867B1 (en) * | 1997-11-12 | 2001-10-02 | Nec Corporation | Wide view angle LCD operable in IPS mode which uses a pixel electrode as a shield to prevent disturbances in the electric field of a display pixel portion of the LCD |
| US6094250A (en) * | 1997-12-08 | 2000-07-25 | Hyundai Electronics Industries Co., Ltd. | IPS mode TFT-LCD and method for fabricating the same |
| US20030058388A1 (en) * | 2001-09-21 | 2003-03-27 | Hitachi, Ltd. | Liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1553518A (zh) | 2004-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10504946B2 (en) | Array substrate manufacturing method and array substrate | |
| CN103268878A (zh) | Tft阵列基板、tft阵列基板的制作方法及显示装置 | |
| TWI386741B (zh) | 影像顯示系統及其製造方法 | |
| CN112928125B (zh) | 阵列基板及显示面板 | |
| CN105070726B (zh) | 薄膜晶体管以及像素结构 | |
| WO2020164438A1 (zh) | 触控显示面板和显示装置 | |
| CN116224666A (zh) | 阵列基板及其制备方法、显示面板和显示装置 | |
| US7924355B2 (en) | Liquid crystal display device | |
| CN100429765C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN106298809A (zh) | 薄膜晶体管阵列基板及其制作方法、液晶显示装置 | |
| CN107170757B (zh) | 一种阵列基板及其制作方法 | |
| CN101562154A (zh) | 薄膜晶体管的制造方法 | |
| CN100444405C (zh) | 双栅级薄膜电晶体与像素结构及其制造方法 | |
| CN100364110C (zh) | 薄膜晶体管阵列基板结构 | |
| CN101196659A (zh) | 液晶显示器及其制造方法 | |
| CN113433747B (zh) | 阵列基板及制作方法、移动终端 | |
| CN114203726B (zh) | 显示面板及其制备方法 | |
| CN101493613B (zh) | 液晶显示面板及应用该液晶显示面板的影像显示系统 | |
| CN101075623B (zh) | 画素结构及其形成方法 | |
| CN104865761A (zh) | 显示面板及显示装置 | |
| CN110993696B (zh) | 半导体装置 | |
| CN108400140B (zh) | 阵列基板及其制造方法 | |
| CN105390510A (zh) | 低温多晶硅tft基板及其制作方法 | |
| CN222071017U (zh) | Vr显示面板、显示装置 | |
| CN220934081U (zh) | 阵列基板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080123 Termination date: 20180607 |