CH652250A5

CH652250A5 - Speicherkreis fuer eine relaisschutzanordnung.

Info

Publication number: CH652250A5
Application number: CH5205/80A
Authority: CH
Inventors: Lennart Thoernell
Original assignee: Asea Ab
Priority date: 1979-09-07
Filing date: 1980-07-08
Publication date: 1985-10-31
Also published as: SE418555B; BR8005657A; DE3031974A1; YU226980A; GB2061646A; SE7907436L; GB2061646B; US4342063A; FR2465339B1; DE3031974C2; FR2465339A1; CA1150389A

Description

Die Erfindung betrifft einen Speicherkreis nach dem Oberbegriff des Anspruchs 1.

Um beispielsweise in einem dreiphasigen Wechselstromnetz die Richtung eines dreiphasigen naheligenden Fehlers bestimmen zu können, muss für ein aus dem Wechselstromnetz abgeleitetes Signal die Frequenz und Phasenlage bekannt sein, die dieses Signal vor dem Auftreten des Fehlers gehabt hat. Von einem zur Erfassung eines solchen Signals dienenden Speicherkreis wird gefordert, dass er das genannte Eingangssignal lange genug speichern kann. Zu diesem Zweck muss der Speicherkreis in kurzer Zeit vom Eingangssignal getrennt werden, wenn ein Fehler in dem zu überwachenden Wechselstromnetz auftritt.

Die am häufigsten für eine Relaisschutzanordnung verwendeten Speicherkreise sind aktive oder passive Resonanzkreise, die für die Nennfrequenz des Netzes bemessen sind (DE-OS 22 28 328). Diese Art von Speicherkreisen weisen jedoch zwei Nachteile auf, erstens ist es schwierig, mit diesen Speicherkreisen über eine genügend lange Zeit ein Signal zu speichern und zweitens schwingen sie in ihre der Nennfrequenz des Netzes entsprechende Resonanzfrequenz ein, die unmittelbar vor dem Auftreten des Fehlers um einige Prozent von der Betriebsfrequenz (momentane Netzfrequenz) abweichen kann. Dieser Frequenzunterschied hat Veränderungen in der Ansprechcharakteristik, beispielsweise Verdrehungen der Phasenlage, zur Folge und kann zu einem falschen Ansprechen der Relaisschutzanordnung führen. Durch die Anpassung der Resonanzkreise an die Nennfrequenz des Netzes muss bei ihrer Verwendung in Netzen mit abweichender Nennfrequenz eine Umstellung vorgenommen werden. Dies hat erhöhte Herstellungskosten zur Folge.

Um die im Zusammenhang mit der Frequenzabhängigkeit auftretenden Probleme zu vermeiden, können Speicherkreise mit einem die Phasenlage festhaltenden Kreis verwendet werden, wobei sich jedoch ein weiteres Problem ergibt, nämlich bei einer Änderung der Phasenlage der Eingangsgrösse die Rückschaltung schnell genug unterbrechen zu können, damit das Ausgangssignal von dieser Änderung nicht beeinflusst wird.

Der Erfindung liegt die Aufgabe zugrunde, einen Speicherkreis für eine Relaisschutzanordnung der eingangs genannten Art zu schaffen, bei dem das zuletzt genannte weitere Problem gelöst ist.

Die gestellte Aufgabe wird erfindungsgemäss durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.

Durch die Erfindung wird erreicht, dass eine Eingabe in das Speicherglied nur dann stattfindet, wenn das überwachte Netz fehlerfrei ist. Das Ausgangssignal des Speicherkreises ist stets gut definiert und stets von Fehlern in dem genannten Netz unabhängig.

Anhand des in der Figur gezeigten Ausführungsbeispieles wird die Erfindung näher erläutert.

Mit 1 ist das hinsichtlich seiner Frequenz und Phasenlage zu speichernde analoge Eingangssignal bezeichnet. Das Eingangssignal 1 wird in einem Nulldetektor 3 in eine rechtek-kige Wellenform umgewandelt. Das Ausgangssignal 4 des Nulldetektors 3 wird zwei Phasenänderungsdetektoren 5 und 15 zugeführt. Am Ausgang des zweiten Phasenänderungsdetektors 15 tritt eine Impulsfolge 11 auf, wenn an seinen beiden Eingängen anliegende Signale 4 und 19 unterschiedliche Phasenlagen aufweisen. Das Signal 19 ist das Ausgangssignal eines spannungsgesteuerten Oszillators 16.

Das die Impulsfolge 11 aufweisende Signal wird einem Kondenstor 17 zur Integration zugeführt. Dieses integrierte Signal ist das Eingangssignal für den Oszillator 16. Um den Kondensator 17 in kurzer Zeit vom Ausgang des zweiten Phasenänderungsdetektor 15 abschalten zu können, ist ein Kontakt 20 vorhanden, der vom ersten Phasenänderungsdetektor 5 gesteuert wird. Der erste Phasenänderungsdetektor 5 ist ähnlich wie der zweite Phasenänderungsdetektor 15 aufgebaut. Er liefert ein vorübergehendes Ausgangssignal, wenn sich die Phasenlage des Eingangssignals 1 verändert. Das Signal vom Nulldetektor 3 liegt auch am Eingang des ersten Phasenänderungsdetektors 5 an, dessen Ausgang auf einen invertierten Eingang eines UND-Gliedes 8 geschaltet ist. Auf

2

5

10

15

20

25

30

35

40

45

50

55

60

65

3

652 250

einen anderen invertierten Eingang des UND-Gliedes 8 ist der Ausgang eines Amplitudenänderungsdetektors 6 geschaltet, dessen Eingang ebenfalls das Eingangssignal 1 zugeführt wird. Vom Fehlerdetektor 2 wird ein Signal auf einen dritten invertierten Eingang des UND-Gliedes 8 gegeben. Ein Eingabeglied 7 ist an einen vierten Eingang des UND-Gliedes 8 angeschlossen. Es liefert stets dann einen kurzen Ausgangsimpuls, wenn das an seinem Eingang liegende Eingangssignal 1 gerade seinen Spitzenwert überschritten hat.

Solange also von den Gliedern 5, 6 und 2 kein Ausgangssignal geliefert wird, erscheint für die Dauer der Ausgangssignale des Eingabegliedes 7 ein Ausgangsignal am UND-Glied 8, welches für die Dauer dieses Ausgangssignals den Kontakt 10 schliesst. Hierdurch wird ein weiterer Kondensator 12 über einen Trennverstärker 18 auf den am Kondensator 17 liegenden Spannungswert aufgeladen. Diese Aufladung erfolgt also unter der Voraussetzung, das an den Ausgängen der Glieder 2, 5 und 6 kein Signal auftritt, welches einen Fehler in dem überwachten Netz anzeigt. Das Signal des Fehlerdetektors 2 steuert einen Ruhekontakt 13 und einen Arbeitskontakt 14 in der Weise, dass bei einem Fehler im Netz das Eingangssignal für den Oszillator 16 vom weiteren Kondensator 12 geliefert wird.

Die Ansprechgeschwindigkeit der Phasenänderungsdetek-5 toren 5 und 15 ist grösser als diejenige des Fehlerdetektors 2. Sie unterbinden daher die Signalübertragung an den Kondensator 12, bevor der Fehlerdetektor 2 anspricht. Der erste Phasenänderungsdetektor 5 gibt einen kurzen Impuls als Ausgangssignal, wenn die Phasenlage des Eingangssignals sich io ändert. Der Amplitudenänderungsdetektor 6 gibt einen kurzen Impuls als Ausgangssignal, wenn die Amplitude des Eingangssignals unter ein bestimmtes Bezugsniveau sinkt. Dieses Niveau regelt der Detektor in Abhängigkeit von dem normalen Wert des Eingangssignals selbst. Der Fehlerdetektor 2 i5 übernimmt die Sperrung der Eingabe in den Kondenstor 12, wenn die Impulse vom Phasenänderungsdetektor 5 und vom Amplitudenänderungsdetektor 6 verschwinden. Die Länge dieser Impulse ist grösser als die Ansprechzeit des Fehlerdetektors 2.

G

1 Blatt Zeichnungen

Claims

652 250 PATENTANSPRÜCHE

1. Speicherkreis für eine Relaisschutzanordnung, mit einem die Phasenlage eines Eingangssignals (1) festhaltenden Kreis zur Erzeugung eines Ausgangssignals (19), dessen Frequenz und Phasenlage mit der Frequenz und Phasenlage des dem Speicherkreis zugeführten Eingangssignals (1) übereinstimmen, welches Eingangssignal (1) aus einem Wechselstromnetz hergeleitet ist und dessen Grösse mindestens einer Betriebsgrösse des Wechselstromnetzes entspricht, mit mindestens einem Glied (12) zur Speicherung einer der momentanen Frequenz der Betriebsgrösse entsprechenden Grösse und mit mindestens einem Eingabeglied (7, 8,10) zur periodischen Eingabe in das Speicherglied (12), dadurch gekennzeichnet, dass das Eingabeglied (7, 8, 10) die Eingabe nur dann freigibt, wenn ein Fehlerdetektor (2) und ein Phasenänderungsdetektor (5) für das Wechselstromnetz kein einen Fehler bzw. eine Phasenänderung anzeigendes Ausgangssignal liefern.

2. Speicherkreis nach Anspruch 1, dadurch gekennzeichnet, dass Überwachungsglieder zur Steuerung der Eingabe vorhanden sind, welche die Eingabe unterbrechen, wenn der Fehlerdetektor (2) und/oder der Phasenänderungsdetektor (5) ein Ausgangssignal liefern, das einen Fehler im Wechselstromnetz bzw. eine Phasenänderung des Eingangssignals (I) anzeigt.

3. Speicherkreis nach Anspruch 2, dadurch gekennzeichnet, dass die Überwachungsglieder die Eingabe nur dann freigeben, wenn neben dem Fehlerdetektor (2) und dem Phasenänderungsdetektor (5) auch ein Amplitudenänderungsdetektor (6) kein eine Amplitudenänderung des Eingangssignals (1) anzeigendes Ausgangssignal liefert.

4. Speicherkreis nach einem der Ansprüche 1,2 oder 3, dadurch gekennzeichnet, dass der Phasenänderungsdetektor (5) eine Ansprechgeschwindigkeit aufweist, die gleich gross oder grösser als die Ansprechgeschwindigkeit des die Phasenlage festhaltenden Kreises ist.

5. Speicherkreis nach Anspruch 3, dadurch gekennzeichnet, dass der Amplitudenänderungsdetektor (6) seinen Bezugswert in Abhängigkeit von der Grösse des Eingangssignals selbst einstellt und ein Signal liefert, sobald eine Halbwelle eine niedrigere Amplitude als die vorhergehende Halbwelle aufweist.

6. Speicherkreis nach einem der Ansprüche 1,2 oder 3, dadurch gekennzeichnet, dass der Fehlerdetektor (2) während der gesamten Zeitspänne, in der der Fehler besteht, ein Signal liefert.

7. Speicherkreis nach einem der Ansprüche 1,2 oder 3, dadurch gekennzeichnet, dass das Eingabeglied (7, 8, 10) so angeordnet ist, dass eine Eingabe in das Speicherglied (12) nur dann erfolgt, wenn das Eingangssignal (1) seinen Spitzenwert passiert hat und seine Amplitude im Vergleich zur Amplitude der vorhergehenden Halbperiode nicht kleiner geworden ist.

8. Speicherkreis nach einem der Ansprüche 1,2 oder 3, dadurch gekennzeichnet, dass das Eingangssignal für den die Phasenlage festhaltenden Kreis vom Fehlerdetektor (2) steuerbar ist.