CH640964A5

CH640964A5 - Electrical alarm system

Info

Publication number: CH640964A5
Application number: CH454579A
Authority: CH
Inventors: Manfred Neumann; Erich Link
Original assignee: Ristow Alfred Dr Gmbh & Co
Priority date: 1978-08-23
Filing date: 1979-05-16
Publication date: 1984-01-31
Also published as: DE2836760C2; DE2836760A1; SE7905576L; SE439395B

Description

Die Erfindung betrifft eine elektrische Alarmanlage, bestehend aus zumindest einer auswertenden Zentrale, von der mindestens eine mit mehreren Gebern besetzte Zweidraht-Geberlinie abgeht. The invention relates to an electrical alarm system, consisting of at least one evaluating control center, from which at least one two-wire sensor line occupied by several sensors extends.

Von Brandmeldeanlagen ist es bekannt, Informationen von mehreren kettenförmig hintereinanderliegenden Meldern über eine Zweidrahtleitung zu übertragen (OS 2635763, 2641489). Die Identifizierung der einzelnen Melder erfolgt hier durch Abzählen der in der Zentrale einlaufenden Meldungen; die Informationserkennung erfolgt durch Messen der Zeit, die verstreicht, bis jeweils der nächste Melder an die Schleife angeschaltet wird (Analogverfahren). It is known from fire alarm systems to transmit information from a plurality of detectors connected in a chain over a two-wire line (OS 2635763, 2641489). The individual detectors are identified here by counting the number of messages arriving at the control center; The information is recognized by measuring the time that elapses before the next detector is switched on to the loop (analog method).

Sowohl diese analoge Art der Messwertübertragung als auch das Abzählen der einlaufenden Meldungen können Störeinflussen unterworfen sein, die sich bei langen Leitungen nie ganz vermeiden lassen und zu Fehlmeldungen führen. Both this analog type of measured value transmission and the counting of incoming messages can be subject to interference, which can never be completely avoided with long lines and lead to incorrect messages.

Aufgabe der vorliegenden Erfindung ist es, eine Alarmanlage anzugeben, die eine möglichst grosse Störsicherheit sowie eine exakte Identifizierungsmöglichkeit der Geber bietet und die die Verwendung billiger, handelsüblicher Bauteile gestattet. The object of the present invention is to provide an alarm system which offers the greatest possible immunity to interference and an exact identification possibility of the sensors and which allows the use of cheap, commercially available components.

Erreicht wird dies dadurch, dass die Geber in einer Folgeschaltung miteinander verbunden sind derart, dass jeder Geber nach Abgabe eines Signals den nächstfolgenden Geber an die Geberlinie anschaltet, wobei nach der Abgabe des Signals des letzten Gebers über eine entsprechende Schaltung in der Zentrale eine kurzzeitige Unterbrechung der Linienspannung bewirkt und sodann ein neuer Abfragezyklus eingeleitet wird. Hierbei können die Geber jeweils ein zumindest im Alarmfalle nur ihm zugeordnetes spezifisches Signal abgeben, zweckmässigerweise als codierte, ein Bitmuster darstellende Digitalsignale. This is achieved in that the sensors are connected to each other in a sequential circuit in such a way that each sensor connects the next sensor to the sensor line after a signal has been sent, with a brief interruption after the signal from the last sensor has been sent via a corresponding circuit in the control center of the line voltage and then a new polling cycle is initiated. In this case, the transmitters can each emit a specific signal, at least in the event of an alarm, only assigned to it, expediently as coded digital signals representing a bit pattern.

In einer bevorzugten Ausführungsart geben die Geber keine analoge, sondern sie exakt definierende digitale Signale in Form eines Bitmusters ab. Da ausserdem jeder Geber nach Abgabe seiner Meldung den nächstfolgenden Geber zuschaltet, kann unschwer, beispielsweise durch Abzählen der einzelnen Zuschaltimpulse in der Zentrale festgestellt werden, ob alle Geber ordnungsgemäss eine Meldung abgegeben haben. Erst, wenn dies der Fall ist, kann der gesamte Zyklus wieder von vorne beginnen. Es ist also, sowohl durch die Folgeschaltung der einzelnen Geber in der Geberlinie, wie auch durch die Abgabe exakter Bitmuster, äusserste Sicherheit gegen Störungen gegeben, und zwar sowohl gegen Störungen, die durch den Aufbau des Systems auftreten könnten wie auch gegen manipulierte Störungen. Selbstverständlich kann hierbei jeder Geber verschiedene Bitmuster auf die Geberlinie geben, die jeweils einer Information entsprechen. Der gesamte Informationsinhalt setzt sich hierbei zusammen aus der Angabe des Gebers, von dem die Information stammt, sowie der bzw. den Meldungen. Damit ist nicht nur erkennbar, was gegebenenfalls einen Alarm ausgelöst hat, sondern auch, welcher Geber den Alarm gegeben hat, d.h. die Alarmquelle ist unschwer in der Zentrale lokalisierbar. Die erfindungsgemässe Alarmanlage hat damit eine sehr grosse Störsicherheit, erlaubt die exakte Identifizierung eines alarmgebenden Gebers sowie auch die deutliche Erkennung der Alarmauslösung. In a preferred embodiment, the transmitters do not emit analog signals, but digital signals that precisely define them in the form of a bit pattern. Since each encoder also switches on the next encoder after submitting its message, it can be easily determined, for example, by counting the individual activation pulses in the control center, whether all encoders have properly submitted a message. Only when this is the case can the entire cycle start again. So there is extreme security against malfunctions, both through the sequential connection of the individual encoders in the encoder line and through the delivery of exact bit patterns, both against malfunctions that could occur due to the structure of the system and against manipulated malfunctions. Of course, each encoder can put different bit patterns on the encoder line, each of which corresponds to one piece of information. The entire information content is made up of the information from the giver from whom the information comes and the message (s). This not only shows what triggered an alarm, but also which encoder gave the alarm, i.e. the alarm source can be easily located in the control center. The alarm system according to the invention thus has a very high level of interference immunity, allows the exact identification of an alarm transmitter and also the clear detection of the alarm triggering.

Um die Alarmanlage nach der Erfindung auch durch die Verwendung handelsüblicher Bauteile zu verbilligen, wird vorzugsweise vorgeschlagen, dass der Bitmuster-Erzeuger, wie auch die zugehörige Bitmuster-Auswertung, handelsübliche, insbesondere zur Fernbedienung von Geräten der Unterhaltungselektronik bestimmte integrierte Schaltungen sind. Diese integrierten Schaltungen, wie sie beispielsweise Anwendung finden zur Infrarot- oder Ultraschallfernbedienung von Fernsehempfängern, werden in sehr grossen Stückzahlen hergestellt und sind damit äusserst preiswert. Damit ist daher auch der Aufbau der Alarmanlage nach der Erfindung äusserst preiswert realisierbar. In order to make the alarm system according to the invention cheaper by using commercially available components, it is preferably proposed that the bit pattern generator, as well as the associated bit pattern evaluation, be commercially available integrated circuits, in particular those intended for remote control of consumer electronics devices. These integrated circuits, such as those used for infrared or ultrasonic remote control of television receivers, are manufactured in very large quantities and are therefore extremely inexpensive. The construction of the alarm system according to the invention is therefore also extremely inexpensive to implement.

Die Alarmanlage nach der Erfindung soll an einem Ausführungsbeispiel durch einige Schaltschemata näher erläutert werden. Hierbei zeigen: The alarm system according to the invention is to be explained in more detail using an exemplary embodiment by means of some circuit diagrams. Here show:

Fig. 1 schematisch die Zentrale mit einer Geberlinie Fig. 2 schematisch die Ausführung eines Gebers, Fig. 3 detaillierter den Aufbau eines Gebers, 1 schematically shows the control center with an encoder line, FIG. 2 schematically shows the implementation of an encoder, FIG. 3 shows the configuration of an encoder in more detail,

Fig. 4 die schematische Anordnung der Bausteine in der Zentrale und Fig. 4 shows the schematic arrangement of the blocks in the control center and

Fig. 5 detaillierter deren Aufbau. Fig. 5 in more detail the structure.

Nach Fig. 1 ist erkennbar, dass die Geber 19 hintereinander in einer Zweidrahtschleife 1, die von einer Zentrale 2 ausgeht, liegen. Nach Angabe eines Messwertsignals durch die einzelnen Geber 19 werden jeweils Schalter 3 geschlossen, so dass in einer Folgeschaltung immer der in der Zweidraht- According to FIG. 1 it can be seen that the transmitters 19 lie one behind the other in a two-wire loop 1, which starts from a control center 2. After a measured value signal has been specified by the individual transmitters 19, switches 3 are closed, so that in a sequential circuit the one in the two-wire

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

ö5 Ö5

3 3rd

640 964 640 964

Schleife 1 folgende Geber 19 an die Schleife 1 angeschaltet wird. Nachdem sämtliche Geber 19 ihr Signal abgegeben haben, wird in der Zentrale ein Schalter geöffnet und damit die Zweidraht-Schleife 1 spannungslos gemacht. Beim Wiedereinschalten der Schleifenspannung erreicht diese zunächst nur den ersten Geber 19, dieser gibt sein Informationssignal ab und schaltet dann den zweiten Geber 19 an die Schleifenspannung; dieser gibt Meldung, schaltet den dritten Geber 19 an usw. Jeder Geber 19 ist in der Lage, verschiedene Bitmuster auf die Leitung 1 zu geben, die jeweils einer Information entsprechen, die in der Zentrale 2 ausgewertet werden; so wird erkannt, welcher Art die Information ist und von welchem Geber 19 sie kommt. Loop 1 following encoder 19 is switched to loop 1. After all transmitters 19 have given their signal, a switch is opened in the control center and the two-wire loop 1 is thus de-energized. When the loop voltage is switched on again, it first only reaches the first transmitter 19, which emits its information signal and then switches the second transmitter 19 to the loop voltage; this gives a message, switches on the third transmitter 19, etc. Each transmitter 19 is able to put different bit patterns on the line 1, each of which corresponds to information that is evaluated in the control center 2; in this way it is recognized what type of information is and from which transmitter 19 it comes.

In Fig. 2 ist das Prinzip einer möglichen Ausführung eines Gebers 19 dargestellt. Beim Anschalten an die Schleifenspannung läuft ein Zeitglied 5 an und schaltet einen Bitmuster-Erzeuger 6 an die von der Zentrale 2 kommende Leitung 1. Ist die Meldezeit abgelaufen, so wird der Bitmuster-Erzeuger 6 wieder abgeschaltet und über das Schaltglied S1 der nächste Geber 19 angeschaltet. Wenn keine ständige Überwachung des Messobjekts nötig ist und eine periodisch wiederkehrende Abfrage (während der Meldezeit) genügt, so kann auf den eingezeichneten Speicher 7 und die Diode Dl sowie den Kondensator Cl verzichtet werden. 2 shows the principle of a possible embodiment of a transmitter 19. When the loop voltage is switched on, a timing element 5 starts up and connects a bit pattern generator 6 to the line 1 coming from the control center 2. If the reporting time has expired, the bit pattern generator 6 is switched off again and the next transmitter 19 via the switching element S1 switched on. If constant monitoring of the measurement object is not necessary and a periodically recurring query (during the reporting time) is sufficient, the memory 7 shown and the diode D1 and the capacitor C1 can be dispensed with.

Von Alarmanlagen wird jedoch meist eine Dauerüberwachung gefordert; hierfür dient der Kondensator Cl als Energiespeicher, der die Messwert-Erfassung 8 und den Speicher 7 mit Strom versorgt, wenn der Geber 19 nicht an der Schleifenspannung liegt. Die Diode Dl verhindert während dieser Zeit ein Entladen des Kondensators Cl über andere Wege des Systems. However, alarm systems are usually required to be continuously monitored; For this purpose, the capacitor C1 serves as an energy store, which supplies the measured value acquisition 8 and the store 7 with current when the transmitter 19 is not connected to the loop voltage. During this time, the diode D1 prevents the capacitor C1 from being discharged via other paths in the system.

Das Schaltglied S1 kann als mechanischer oder als elektronischer Schalter ausgebildet sein. Das Zeitglied 5 kann als Monoflop oder als Oszillator mit Zähler (9) aufgebaut sein; letztere Ausführung ist zweckmässig, wenn zur Bitmuster-Erzeugung bereits ein Oszillator notwendig ist. Als Bitmuster-Erzeuger 6 dient vorzugsweise eine handelsübliche integrierte Schaltung, wie sie für Fernsteuerzwecke, in Infrarot- oder Ultraschall-Fernsteuersystemen verwendet wird. The switching element S1 can be designed as a mechanical or as an electronic switch. The timing element 5 can be constructed as a monoflop or as an oscillator with a counter (9); the latter version is expedient if an oscillator is already required for generating the bit pattern. A commercially available integrated circuit, such as is used for remote control purposes, in infrared or ultrasonic remote control systems, is preferably used as the bit pattern generator 6.

In Fig. 3 ist eine mögliche Ausführungsform eines Gebers 19 unter Verwendung einer das Bitmuster erzeugenden integrierten Schaltung dargestellt. Beim Anschalten der Schleifenspannung Us liegt der Ausgang eines Zählers 9 zuächst auf O-Potential; der Ausgang des Inverters Gl liefert daher die Speisespannung für die integrierte Schaltung «Bitmuster-Erzeugung» (6) und dessen Oszillator. Gleichzeitig wird T1 gesperrt und der Analogschalter AS 3 durchgeschaltet. Damit gelangt die Information der Messwert-Erfassung 8 vom Speicher 7 an die Steuereingänge der Analogschalter AS 1 und AS 2. Diese ersetzen die sonst bei Infrarot- oder Ultraschall-Fernsteuersystemen üblichen Bedienungstasten. Je nachdem, welche Information die Messwert-Erfassung abgibt, wird also AS 1 oder AS 2 geschlossen und im Bitmuster-IC (6) das entsprechende Bitmuster erzeugt. Im Takt dieses Bitmusters geht der Ausgang des Inverters Gl auf O-Potential; dies hat bei einer Betriebsspannung von etwa 12 V Spannungseinbrüche auf der Schleifenleitung von etwa 2 V zur Folge, da in der Zentrale die Betriebsspannung über einen Widerstand von etwa 50 ü. (R1 in Fig. 5) an die Schleife 1 gelegt wird und der Ausgangswiderstand des Inverters Gl etwa 250 Q. beträgt. Der Ausgang von Gl belastet also die Schleifenleitung im Takt des vom IC (6) erzeugten Bitmusters. FIG. 3 shows a possible embodiment of a transmitter 19 using an integrated circuit that generates the bit pattern. When the loop voltage Us is switched on, the output of a counter 9 is initially at O potential; the output of the inverter Gl therefore supplies the supply voltage for the integrated circuit “bit pattern generation” (6) and its oscillator. At the same time T1 is blocked and the analog switch AS 3 is switched through. The information from the measured value acquisition 8 thus arrives from the memory 7 at the control inputs of the analog switches AS 1 and AS 2. These replace the control buttons which are otherwise customary in infrared or ultrasonic remote control systems. Depending on what information the measured value acquisition provides, AS 1 or AS 2 is closed and the corresponding bit pattern is generated in the bit pattern IC (6). In time with this bit pattern, the output of the inverter Gl goes to O potential; With an operating voltage of approximately 12 V, this results in voltage dips on the loop line of approximately 2 V, since the operating voltage in the control center is about a resistance of approximately 50 g. (R1 in Fig. 5) is placed on loop 1 and the output resistance of the inverter Gl is about 250 Q. The output of Gl thus loads the loop line in time with the bit pattern generated by the IC (6).

Der vom Oszillator des Bitmuster IC (6) getaktete Zähler 9 schaltet nach Ablauf einer zur Abgabe eines Bitmusters ausreichenden Zeit den Ausgang von G2 auf O-Potential, so dass die Speisespannung für Bitmuster-IC (6) und Oszillator entfällt. Es werden also keine weiteren Signale abgegeben; ausserdem bleibt der Zähler 9 stehen. Gleichzeitig wird der Transistor T1 durchgeschaltet, so dass der nächste Geber 19 Spannung erhält. Die Diode D2 ist lediglich eine Entkoppeldiode; Cl und Dl versorgen die Messwert-Erfassung 8 und den Speicher 7 mit Energie, solange der Geber 19 nicht an der Schleifenspannung liegt. In dieser Zeit darf auch kein Strom in die übrige Schaltung abfliessen; dafür sorgt AS3, der nur für die Zeit der Bitmuster-Erzeugung geschlossen wird. The counter 9, clocked by the oscillator of the bit pattern IC (6), switches the output from G2 to zero potential after a time sufficient for the output of a bit pattern, so that the supply voltage for the bit pattern IC (6) and the oscillator is omitted. So no further signals are given; the counter 9 also stops. At the same time, the transistor T1 is turned on, so that the next encoder 19 receives voltage. The diode D2 is only a decoupling diode; Cl and Dl supply the measured value acquisition 8 and the memory 7 with energy as long as the encoder 19 is not connected to the loop voltage. During this time, no current may flow into the rest of the circuit; this is ensured by AS3, which is only closed for the time of bit pattern generation.

Die Beschränkung auf nur zwei die Bedienungstasten ersetzende Analogschalter ist nicht zwingend; es lassen sich auch Geber 19 mit mehr abrufbaren Bitmustern aufbauen - je Bitmuster ist ein Analogschalter erforderlich. The limitation to only two analog switches replacing the control buttons is not mandatory; Encoders 19 with more callable bit patterns can also be set up - one analog switch is required for each bit pattern.

Die Belastung der Schleifenleitung entsprechend dem Bitmuster kann anstelle des Inverters Gl auch durch einen Lastwiderstand erfolgen, der über ein Schaltglied (z.B. Transistor) an das O-Potential gelegt wird. The loop line can be loaded according to the bit pattern instead of the inverter Gl by a load resistor, which is connected to the O potential via a switching element (e.g. transistor).

Fig. 4 zeigt das Prinzip einer möglichen Ausführungsform der Auswerteschaltung in der Zentrale 2. 4 shows the principle of a possible embodiment of the evaluation circuit in the control center 2.

Bei Zyklusbeginn wird über das Schaltglied S2 Spannung an die Schleife 1 gelegt. Die auf der Schleifenleitung von den Gebern 19 ankommenden Bitmuster werden in einer Eingangsschaltung 10 verarbeitet und einem Auswertungsglied 11 zugeführt. Hier wird erkannt, welche Information jeweils einläuft und von welchem Geber 19 sie kommt; die so identifizierten Meldungen können dann einer Speicherung, At the beginning of the cycle, voltage is applied to loop 1 via switching element S2. The bit patterns arriving on the loop line from the transmitters 19 are processed in an input circuit 10 and fed to an evaluation element 11. It is recognized here which information is received and from which donor 19 it comes; the messages identified in this way can then be saved,

Anzeige und Weiterverarbeitung (12) zugeführt werden. Display and further processing (12) are supplied.

Nachdem der letzte Geber 19 sein Signal abgegeben hat, erreicht eine Zählstufe 13 ihre, je nach der Anzahl der Geber 19 programmierbare Endstellung und schaltet die Schleifenspannung ab (Zyklus-Ende). Hierbei wird auch eine Zeitge-ber-Schaltung (Taktteiler 14) zurückgesetzt, desgleichen nach Ablauf einer Zyklenpause die Zählstufe 13. Damit beginnt ein neuer Zyklus: Spannung wird an die Schleife 1 gelegt, der erste Geber 19 gibt sein Signal ab usw. After the last encoder 19 has emitted its signal, a counter stage 13 reaches its end position, which can be programmed depending on the number of encoders 19, and switches off the loop voltage (cycle end). This also resets a timer circuit (clock divider 14), as does counter stage 13 after a cycle pause. This starts a new cycle: voltage is applied to loop 1, the first encoder 19 emits its signal, etc.

Fig. 5 zeigt eine mögliche Form der Auswerteschaltung unter Verwendung einer die Bitmuster erkennenden integrierten Schaltungen, wie sie für Infrarot- oder Ultraschallfernbedienungen von Fernsehempfängern auf dem Markt sind. FIG. 5 shows a possible form of the evaluation circuit using an integrated circuit which recognizes the bit pattern, as is available on the market for infrared or ultrasonic remote controls for television receivers.

Die Funktion ist auf eine Alarmanlage zugeschnitten, bei der alle Geber 19 im Ruhezustand das gleiche Signal (Bitmuster) abgeben. Im Falle der Alarmgabe eines Gebers 19 gibt dieser ein nur ihm eigenes Bitmuster ab, so dass die Zentrale 2 erkennen kann, welcher Geber 19 ausgelöst hat. The function is tailored to an alarm system in which all transmitters 19 emit the same signal (bit pattern) in the idle state. In the event of the alarm being given by a transmitter 19, the transmitter emits a bit pattern that is unique to it, so that the control center 2 can recognize which transmitter 19 has triggered.

Die Schleifenspannung Us wird über den Transistor T1 an die Schleife 1 gelegt. Der Schleifen-Strom liesst hierbei vom + Pol der Betriebsspannung über den Widerstand R1 (etwa 50 £2) und den Transistor T1 zur Schleife 1. Der Widerstand R2 ist hochohmig und kann hinsichtlich der Schleifenspannung ausser Betracht bleiben. Wird nun die Schleife 1 durch die Geber 19 im Bitmuster-Takt belastet, so entsteht an R1 ein Spannungsabfall von etwa 2 Volt, wodurch T2 (ebenfalls im Bitmuster-Takt) durchgesteuert wird. The loop voltage Us is applied to loop 1 via transistor T1. The loop current here ran from the + pole of the operating voltage via the resistor R1 (approximately 50 £ 2) and the transistor T1 to the loop 1. The resistor R2 is high-resistance and can be disregarded with regard to the loop voltage. If loop 1 is now loaded by the encoder 19 in the bit pattern cycle, a voltage drop of approximately 2 volts occurs at R1, as a result of which T2 (also in the bit pattern cycle) is controlled.

Somit kann das Bitmuster über einen Inverter I mit grossem Spannungshub an das IC (11) für die Bitmuster-Auswer-tung gegeben werden. Der Oszillator taktet einen Takt-Teiler 14, der die Zählstufe 13 weiterschaltet. Je nach Anzahl der angeschlossenen Geber 19 gibt die Zählstufe 13 bei Erreichen eines bestimmten Schrittes ein Potential an das Gatter G, wodurch bei Koinzidenz mit dem Takt-Teiler 14 der Transistor T1 gesperrt wird. Dadurch wird die Spannung Us von der Schleife 1 abgeschaltet. Nach Ablauf einer durch ein Zeitglied 15 «Zyklus-Pause» gesteuerten Zwischenzeit wird durch dieses Zeitglied 15 die Zählstufe 13 rückgesetzt; dadurch wird T1 wieder durchgesteuert und der nächste Zyklus beginnt. (Mit Zyklus ist ein ganzer Durchlauf der Geberkette bezeichnet.) The bit pattern can thus be passed to the IC (11) for bit pattern evaluation via an inverter I with a large voltage swing. The oscillator clocks a clock divider 14, which switches the counter stage 13. Depending on the number of connected transmitters 19, the counter stage 13 gives a potential to the gate G when a certain step is reached, as a result of which the transistor T1 is blocked in the event of a coincidence with the clock divider 14. As a result, the voltage Us is switched off from loop 1. After an intermediate time controlled by a timer 15 “cycle pause”, the counter stage 13 is reset by this timer 15; this means that T1 is turned on again and the next cycle begins. (A cycle is a complete run through the encoder chain.)

Die Bitmuster-Auswertung 11 gibt stets nach Empfang eines erkennbaren Bitmusters einen Impuls an ihren Ausgang, wodurch der Takt-Teiler 14 rückgesetzt wird. Geschieht dies The bit pattern evaluation 11 always gives a pulse to its output after receipt of a recognizable bit pattern, as a result of which the clock divider 14 is reset. This happens

5 5

10 10th

15 15

20 20th

25 25th

30 30th

35 35

40 40

45 45

50 50

55 55

60 60

ö5 Ö5

640 964 640 964

4 4th

nicht innerhalb der für einen Geber 19 bzw. ein Bitmuster vorgesehenen Zeit, so wird ein Störungs-Speicher 16 angesteuert. Dies bedeutet ein Vorbereitungs-Potential für einen Störungszähler 17, der während der Zyklus-Pause durch das Zeitglied 15 getaktet wird. In der Zyklus-Pause wird ebenfalls durch das Zeitglied 15 der Störungs-Speicher 16 wieder rückgesetzt. Falls sich dieser Vorgang in z.B. drei aufeinander folgenden Zyklen wiederholt, gibt der Störungszuähler 17 ein Signal ab, das zur Alarmgabe führt und den Alarmspeicher St setzt. not within the time provided for an encoder 19 or a bit pattern, a fault memory 16 is activated. This means a preparation potential for a fault counter 17, which is clocked by the timing element 15 during the cycle break. In the cycle pause, the fault memory 16 is also reset by the timer 15. If this process occurs in e.g. Repeated three consecutive cycles, the fault counter 17 emits a signal which leads to the alarm being given and the alarm memory St being set.

Das Rücksetzen des Takt-Teilers 14 durch jedes erkannte Signal bewirkt eine ständige Neu-Synchronisierung des gesamten Systems. Der Takt-Teiler 14 wird über den Kondensator C bei Ende der Zyklus-Pause ebenfalls rückgesetzt. Resetting the clock divider 14 by each detected signal causes the entire system to be re-synchronized continuously. The clock divider 14 is also reset via the capacitor C at the end of the cycle break.

Über die gesamte Betriebszeit der erfindungsgemässen Alarmanlage werden demnach O-Signale abgegeben; lediglich wenn eine einstellbare Anzahl derartiger O-Signale in der Zentrale 2 nicht erkannt wird, erfolgt über den Störungs-Speicher 16 bzw. den Störungs-Zähler 17 eine Alarmgabe. Eintreffende Alarm-Signale werden jedoch über einen Decoder 18 auf den jeweils zugehörigen Alarmspeicher gegeben, wo die Information festgehalten und zur Anzeige gebracht wird. Gleichzeitig wird über eine Oder-Verknüpfung die weitere, zur Alarmgabe notwendige Logik angesteuert. Dieser 5 Teil der Anlage kann über zur Zentrale 2 führende Steuerleitungen im Bedarfsfalle auch abgeschaltet werden, beispielsweise um zeitweise den gewünschten Zugang zu gesicherten Räumen zu ermöglichen. O signals are therefore emitted over the entire operating time of the alarm system according to the invention; only if an adjustable number of such O signals is not recognized in the control center 2, an alarm is given via the fault memory 16 or the fault counter 17. Incoming alarm signals are, however, sent via a decoder 18 to the associated alarm memory, where the information is recorded and displayed. At the same time, the other logic necessary for the alarm is activated via an OR link. If necessary, this 5 part of the system can also be switched off via control lines leading to the control center 2, for example to temporarily allow the desired access to secure rooms.

Weiter ist es auch möglich, beispielsweise beim Einsatz 10 der erfindungsgemässen Alarmanlage in weitverzweigten Anlagen, als Geber eine Zentrale vorzusehen, die ihrerseits wiederum über eine weitere Geberlinie mit Meldern 19 verbunden ist. Diese «Unterzentralen» geben dann genauso wie die Geber 19 ihre spezifischen Ruhe- bzw. Alarmsignale über ,s eine Zweidrahtleitung an die Zentrale 2, so dass dort erkannt werden kann, welche «Unterzentrale» angesprochen hat. Dort kann wieder, wie bereits beschrieben, festgestellt werden, welcher der an diese «Unterzentrale» angeschlossenen Geber den Alarm ausgelöst hat. • Furthermore, it is also possible, for example when using the alarm system according to the invention in widely branched systems, to provide a control center as the transmitter, which in turn is connected to detectors 19 via a further transmitter line. These "sub-centers" then, just like the transmitters 19, transmit their specific idle or alarm signals, s a two-wire line to the center 2, so that it can be recognized there which "sub-center" has responded. There, as already described, it can be determined which of the sensors connected to this "sub-control center" triggered the alarm. •

G G

3 Blatt Zeichnungen 3 sheets of drawings

Claims

640 964

1. Electrical alarm system consisting of at least one evaluating control center from which at least one two-wire sensor line occupied by a plurality of sensors originates, characterized in that the sensors (19) are connected to one another in a sequential circuit in such a way that each sensor (19)

after emitting a signal, switches the next encoder (19) on to the encoder line (1), whereby after the signal from the last encoder (19) has been given, a corresponding circuit in the control center (2) briefly interrupts the line voltage and then a new one Polling cycle is initiated.

2. Alarm system according to claim 1, characterized in that the transmitters (19) each emit a specific signal assigned only to them, at least in the event of an alarm.

2nd

PATENT CLAIMS

3. Alarm system according to claim 1 or 2, characterized in that the encoder signals are encoded digital signals representing a bit pattern.

4. Alarm system according to claim 3, characterized in that the bit pattern generator (6) is an integrated circuit.

5. Alarm system according to claim 3 or 4, characterized in that each encoder (19) has a timing element which starts when the encoder line (1) is switched on and switches off the bit pattern generator (6) after the time required to set the bit pattern and switches on the next encoder (19) to the encoder line (1).

6. Alarm system according to claim 5, characterized in that the timer is a counter (9) controlled by the oscillator of the bit pattern generator (6).

7. Alarm system according to one of claims 3 to 6, characterized in that the bit pattern evaluation (11) is an integrated circuit.

8. Alarm system according to claim 7, characterized in that the bit pattern evaluation (11) is followed by a resettable clock divider (14) which can be reset by a signal of the bit pattern evaluation (11) after receipt of a recognizable bit pattern.

9. Alarm system according to claim 8, characterized in that the clock divider (14) is connected to a fault memory (16) which responds when there is no reset of the clock divider (14).

10. Alarm system according to claim 9, characterized in that the fault memory (16) switches an alarm-generating fault counter (17) with an adjustable overflow.

11. Alarm system according to one of the preceding claims, characterized in that a sub-control center, which in turn is connected to detectors (19) via a further transmitter line, is inserted into the transmitter line (1) as the transmitter.