[go: up one dir, main page]

AT398014B - Verfahren zur diffundierung von die lebensdauer der minoritätsträger verringernden platinatomen - Google Patents

Verfahren zur diffundierung von die lebensdauer der minoritätsträger verringernden platinatomen Download PDF

Info

Publication number
AT398014B
AT398014B AT0192490A AT192490A AT398014B AT 398014 B AT398014 B AT 398014B AT 0192490 A AT0192490 A AT 0192490A AT 192490 A AT192490 A AT 192490A AT 398014 B AT398014 B AT 398014B
Authority
AT
Austria
Prior art keywords
platinum
silicide
temperature
silicon
palladium
Prior art date
Application number
AT0192490A
Other languages
English (en)
Other versions
ATA192490A (de
Original Assignee
Int Rectifier Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Int Rectifier Corp filed Critical Int Rectifier Corp
Priority to AT99193A priority Critical patent/AT399419B/de
Publication of ATA192490A publication Critical patent/ATA192490A/de
Application granted granted Critical
Publication of AT398014B publication Critical patent/AT398014B/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/904—Charge carrier lifetime control

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Manufacture And Refinement Of Metals (AREA)
  • Inert Electrodes (AREA)

Description

AT 398 014 B
Die Erfindung betrifft ein Verfahren zur Diffundierung von die Lebensdauer der Minoritätsträger verringernden Platinatomen in einen pn-Übergänge enthaltenden Siliziumkörper bei einer Temperatur, die zu niedrig zur Änderung der Lage der pn-Übergänge ist.
Es ist oft wünschenswert, die Minoritätsträger-Lebensdauer in Halbleiterscheiben, -Komponenten oder 5 -Körpern etc. zu verringern. Oft wird Gold zur Verkürzung der Minoritätsträger-Lebensdauer verwendet, doch neigt Gold dazu, bei hohen Temperaturen den Leckstrom von Halbleitereinrichtungen zu erhöhen. Es ist auch bekannt, Halbleiterscheiben zwecks Verringerung der Minoritätsträger-Lebensdauer zu bestrahlen, doch zeigte sich, daß die durch Strahlung bewirkte Steuerung der Lebensdauer der Minoritätsträger nicht beständig ist und im Laufe der Zeit aufhören kann. io Innerhalb einer Halbleiterscheibe verteilte Platinatome würden eine besonders wirksame Beschränkung der Lebensdauer von Minoritätsträgern schaffen, vergehen nicht, wie bei mit Strahlung behandelten Halbleiterscheiben, und verursachen keinen hohen Leckstrom bei Hitze, wie es bei Gold der Fall ist. So werden bei derselben Form, derselben Siliziumspezifizierung und etwa gleicher Lebensdauerverringerung durch Hitze bewirkte Leckströme von 20 Mikroampere bzw. 400 Mikroampere bzw. 3500 Mikroampere bei 15 Platin bzw. Elektronenbestrahlung bzw. Gold erhalten.
Die Verwendung von Platin zur Verkürzung der Lebensdauer der Minoritätsträger ist an sich in der US-A-3 640 783 geoffenbart, wobei hier beschrieben ist, daß eine Siliziumscheibe auf eine Temperatur erhitzt werden kann, die geeignet ist, um ein Diffundieren von Platin durch den gesamten Körper einer Siliziumscheibe zu bewirken, wobei die Temperatur aber nicht ausreicht, um eine wesentliche Änderung der Lage 20 der pn-Übergänge zu verursachen. Die Verwendung von Platin zur Verkürzung der Minoritätsträger-Lebensdauer ist auch in der US-A-3 963 523 geoffenbart. Dabei wird eine Platinschicht auf einer Oberfläche eines Siliziumsubstrats angebracht, wonach eine Nickelschicht angebracht und eine Erhitzungsbehandlung durchgeführt wird, damit das Platin in das Siliziumsubstrat eindiffundiert. Ein Zweck der Platinschicht ist dabei, eine verbesserte Haftung der Nickelschicht herbeizuführen, ein weiterer Zweck die Verbesserung der 25 schaltcharakteristik durch Verringerung der Lebensdauer der Minoritätsträger.
Es ist auch bekannt, daß Platin durch Zerstäubung aufgebracht oder zusammen mit Wolfram-Silicid aufgedampft werden kann, vgl. die US-A-4 322 453, wo jedoch Platin nicht zur Verkürzung der Minoritätsträger-Lebensdauer verwendet wird, sondern nur den Zweck hat, die Leitfähigkeit einer Woifram-Silicid-Schicht zu erhöhen. Weiters geht aus der US-A-4 777 149 und aus der US-A-4 855 799 hervor, wie 30 erwünscht Platin zur Lebensdauerverkürzung ist, wobei Platin direkt auf die Oberfläche eines Siliziumkörpers aufgetragen und bei einer Temperatur nicht höher als 900 *C eindiffundiert wird.
Aus der US-A-4 398 344 ist es ferner bekannt, eine Platin-Palladium-Kombination als Kontakt für eine Schottky-Diode vorzusehen, wobei ein Einsintern in das Silizium bei einer Sintertemperatur von ungefähr 500 “C erfolgt und das Silicid wieder von der Oberfläche weggeätzt wird. 35 Ein ähnliches Verfahren, gemäß welchem Palladium oder Platin ein in Silizium eingesintert wird, ist aus der US-A-4 206 540 bekannt.
Bei der Durchführung von Verfahren, bei weichen Platin in eine Siliziumscheibe diffundiert werden soll, stellte es sich heraus, daß eine sehr dünne Oxidschicht, selbst eine, die einige Atome dick ist, die wirksame Diffundierung in einen Siliziumkörper blockiert. Man glaubt, daß dieses Problem die Verwendung von Platin 40 zur Minoritätsträger-Lebensdauerverkürzung bei handelsüblichen Produkten verhindert hat.
Es ist nun Ziel der Erfindung, ein Verfahren der eingangs angeführten Art vorzusehen, mittels welchem Platinatome in einen Siiiziumkörper diffundiert werden können, wobei die Möglichkeit der Bildung einer Siliziumdioxid-Sperrschicht vermieden wird.
Das erfindungsgemäße Verfahren der eingangs angeführten Art ist gekennzeichnet durch die Aufbrin-45 gung von Palladium als Silicid-bildendes Metall auf eine Oberfläche des Siliziumkörpers, wobei das Palladium bei einer höheren Temperatur in das Silizium diffundiert als jener Temperatur, bei der das Platin in Silizium diffundiert; die Aufbringung einer Platinschicht auf diesem Silicid-biidenden Palladium und die nachfolgende Erhitzung des Siliziumkörpers auf eine erste Temperatur von etwa 500 ° C, die ausreicht, um ein Palladiumsilicid zu bilden, wodurch sich Platinatome im ganzen Paüadiumsilicid verteilen, und die so nachfolgende Erhitzung des Siliziumkörpers für eine kurze Zeitdauer auf eine zweite Temperatur, die höher ist als die erste Temperatur, insbesondere höher ist als ungefähr 850'C, und die ausreicht um zu bewirken, daß die Platinatome in den Siiiziumkörper diffundieren, wobei aber die Zeitdauer bzw. die Temperatur zu gering ist, um eine Änderung der Lage der pn- Übergänge im Siiiziumkörper zu bewirken; und durch die Entfernung des Palladiumsilicids vom Siiiziumkörper nach dem Diffundieren der Platinatome 55 in den Siiiziumkörper.
Dabei ist es zur Erzielung besonders guter Ergebnisse vorteilhaft, wenn die zweite Temperatur etwa 900 · C beträgt. 2
AT 398 014 B
Bei der erfindungsgemäßen Vorgangsweise können Platinatome zur Verringerung der Lebensdauer der Minoritätsträger in den Siliziumkörper eingebracht werden, ohne daß die Ausbildung und Funktion des Siliziumkörpers beeinträchtigt würden. Vor allem ist von Bedeutung, daß das Platin in das Silizium frei von jedweder möglichen Oxidgrenze an der Oberfläche des Siliziumkörpers eindiffundieren kann, und daß bereits gebildete pn-Übergänge nicht beeinträchtigt werden. Beispielsweise kann die Siliziumscheibe 15 Minuten lang auf 900 *C erhitzt werden. Die Temperatur von 900 *C ist ungefähr die Grenze, an welcher eine Wanderung der pn-Übergänge beginnt, doch verhindert die kurze Zeitdauer, daß eine bedeutende Änderung der Lage der pn-Übergänge stattfindet.
Die Erfindung wird nachstehend anhand von in der Zeichnung veranschaulichten Ausführungsbeispielen noch weiter erläutert. Es zeigen: Fig.1 eine stark vergrößerte schematische Querschnittsansicht einiger Zellen einer Halbleiterscheibe mit darin enthaltenen pn-Obergängen zur Bildung eines bipolaren Isolierschicht-Transistors (insulated gate bipolar transistor-IGBT); Fig.2 eine schematische Seitenansicht einer ganzen Halbleiterscheibe, worin das mit dem Kreis "A" markierte Detail die Lage der vergrößerten Querschnittsansicht gemäß Fig.1 veranschaulicht; und Fig.3 eine Seitenansicht der Halbleiterscheibe gemäß Fig.2 nach Beendigung der Bearbeitung, nachdem das Silicid von der hinteren Oberfläche entfernt und ein hinterer Kontakt angebracht worden ist.
In Fig.1 ist ein Muster von pn-Übergängen für einen bipolaren Isolierschicht-Transistor in einer Halbleiterscheibe 9 dargestellt, das dem Muster für den in den US-PSen 4 376 286 und 4 593 302 geoffenbarten Leistungs-MOS-FET ähnlich ist. Das vorliegende Verfahren kann für jede Halbleitereinrichtung verwendet werden, die eine Verringerung der Minoritätsträger-Lebensdauer erfordert, und kann bei MOS-FETs, Transistoren mit isolierter Torelektrode, schnellen Dioden, Thyristoren, bipolaren Transistoren und dergl. verwendet werden.
Bei der in Fig.1 veranschaulichten Halbleitereinrichtung ist ein Substrat 10 vom p-Leitfähigkeitstyp mit einer dünnen, epitaxialen Schicht 11 versehen, die verschiedene Übergänge erhält, die von der Oberfläche in das Innere der Halbleiterscheibe 9 reichen.
Im Querschnitt schematisch veranschaulicht sind hexagonale Basis- oder Kanalzonen 13 bis 16, von welchen eine jede eine entsprechende ringförmige Source-Zone 17 bis 20 enthält, die vom n-Leitfähigkeits-typ sind, wenn eine n-Kanal-Halbleitereinrichtung hergestellt wird. Der Leitfähigkeitstyp der verschiedenen Zonen kann für eine p-Kanal-Halbleitereinrichtung umgekehrt werden. Alle Übergänge sind eben und reichen bis zur vorderen Oberfläche 21 der Halbleiterscheibe 9.
Die Halbleitereinrichtung enthält Polysilizium-Steuerelektrodensegmente 25 bis 29, die beispielsweise auf die in der oben erwähnten US-A-4 593 302 geoffenbarte Weise gebildet worden sind, wobei ein geeignetes Oxid die Steuerelektrodensegmente 25 bis 29 von der vorderen Oberfläche 21 trennt. Eine allgemeine Source- oder Kathodenelektrode 30 wird dann oben auf der ganzen Halbleitereinrichtung gebildet und kontaktiert die Source-Zonen 17 bis 20 bzw. die p +-leitenden Basiszonen 13 bis 16. Die gesamte vordere Oberfläche der Halbleiterscheibe wird durch ein geeignetes Zwischenschicht-Oxid 31 abgedeckt, welches durch chemisches Aufdampfen oder dergl. gebildet werden kann. In Fig.1 sind nur einige Zellen gezeigt, und selbstverständlich sind viele Tausend solcher Zellen in der vorderen Oberfläche 21 der Halbleiterscheibe 9 enthalten.
Die Fig.2 und 3 zeigen schematische Seitenansichten der Halbleiterscheibe 9, wobei wiederum der Deutlichkeit halber die Dimensionen stark übertrieben sind.
Es wird nun beschrieben, wie eine gleichmäßige Verteilung von Platinatomen in der ganzen Halbleiterscheibe 9 der Fig.1 ermöglicht wird, um die Minoritätsträger-Lebensdauer zu verringern, ohne irgendeine Verschiebung der vorgeformten pn-Übergänge innerhalb der Halbleiterscheibe 9 zu bewirken.
Es zeigte sich, daß normalerweise ein extrem dünnes Oxid die Diffusion von Platinatomen in die Halbleiterscheibe 9 blockiert. Mit der vorliegenden Technik kann die Bildung einer dünnen Siliziumdioxid-Sperrschicht vermieden und die Diffusion von Platinatomen in die Halbleiterscheibe 9 bei einer Temperatur ermöglicht werden, die zu niedrig ist, um vorher bestehende pn-Übergänge zu ändern.
Es wird eine Schicht 40 aus Palladium auf einer reinen hinteren Oberfläche der Halbleiterscheibe 9 bis zu einer nichtkritischen Dicke, beispielsweise etwa 50 nm gebildet Vorzugsweise wird die Palladiumschicht 40 in einem Elektronertstrahl-Verdampfungsvorgang gebildet. Palladium haftet an der Halbleiterscheibe 9 selbst dam, wenn ein Oxidfilm auf der Halbleiterscheibe 9 vorhanden ist.
Danach wird auf der Palladiumschicht 40 eine Platinschicht 4t gebildet, und zwar wiederum bis zu einer nicht-kritischen Dicke von etwa 50 nm.
Die Halbleiterscheibe 9 mit den Schichten 40 und 41 wird dann einem Siiicidbiidungszyklus unterzogen und zu diesem Zweck beispielsweise etwa 30 Minuten lang auf eine Temperatur von 500 *C in einer Atmosphäre von Wasserstoff- und Stickstoffgas erhitzt. Am Ende dieses Silicidbildungsschrittes ist ein Palladiumsilicid an der unteren Oberfläche der Halbleiterscheibe 9 mit darin gleichmäßig aufgelösten 3
AT 398 014 B
Platinatomen ausgebildet.
Danach wird die Halbleiterscheibe 9 einem Platindiffundierungsschritt unterzogen, wozu sie etwa 15 Minuten lang auf eine Temperatur von etwa 900*C in einer Stickstoffgas- oder kombinierten Stickstoff- und Sauerstoffgasatmosphäre gebracht wird.
Der Platindiffundierungsschritt wird mit der schnellsten praktisch durchführbaren Abkühlgeschwindigkeit beendet. So fand man, daß die Leistung der erhaltenen Halbleitereinrichtungen hinsichtlich eines kleineren Betriebs-Widerstandes und Schaltverlustes umso besser ist, je schneller die Abkühlung erfolgt. Während des Erhitzungsschrittes diffundiert Platin aus dem Palladiumsilicid in die Halbleiterscheibe 9 und verteilt sich gleichmäßig innerhalb derselben. Daher ist Platin in der ganzen Halbleiterscheibe 9 richtig verteilt, um die Minoritätsträger-Lebensdauer während des Betriebes der Halbleitereinrichtung zu verrin-gem.
Da das Platin bei 900 * C .diffundiert, werden die Lagen der zuvor gebildeten pn-Übergänge in der Halbleiterscheibe 9 während des Platindiffundierungsschrittes nicht geändert. Weiters diffundiert das Palladium im Silicid während des Diffusionsschrittes nicht in die Halbleiterscheibe 9, da Palladium erst bei etwa 1120“C diffundiert. Weiters wäre, würde man Palladium als Schwermetall zur Beschränkung der Lebensdauer der Minoritätsträger wählen, die benötige Diffusionstemperatur so hoch, daß sie eine Änderung der Lage der zuvor gebildeten pn-Übergänge verursachen würde. Daher ist Palladium hier nicht geeignet.
Durch die Anwesenheit der Zwischenschicht 31 wird eine Verunreinigung der oberen Oberfläche der Halbleitereinrichtung durch Palladium oder Platin verhindert.
Das Silicid und Platin an der unteren Oberfläche der Halbleiterscheibe 9 werden beispielsweise durch Sandstrahlen und Ätzen entfernt, und ein herkömmlicher hinterer Kontakt 42, in Fig.3 gezeigt, wird an der Rückseite der Halbleitereinrichtung angebracht. Alternativ kann die untere oder hintere Oberfläche der Halbleiterscheibe 9 zur Entfernung des Siliclds abgeschliffen werden. Die vordere Oberfläche der Halbleiterscheibe 9 wird vor diesem Vorgang zweckmäßig mit einer Schutzschicht beschichtet, und die Beschichtung wird später entfernt. Es ist wünschenswert, das Palladiumsilicid zu entfernen, da sonst nach der Platindiffusion herkömmliche Metallisierungen an der unveränderten hinteren Oberfläche nicht verläßlich anhaften. Der hintere Kontakt 42 entspricht dem in der US-A-4 593 302 gezeigten Drain-Kontakt. Er kann als Anodenkontakt eines IGBT fungieren.
Der genaue Zeitpunkt, wann das Platin aufgebracht wird, ist vorzugsweise gerade vor dem Anbringen der Fenster für die Source- und Gate-Metallisierung, da zu diesem Zeitpunkt die gesamte vordere Oberfläche der Siliziumscheibe 9 mit einem dicken Glasüberzug - der Oxidschicht 31 - überzogen ist. Diese ist vorzugsweise von einem weiteren dicken organischen (nicht dargestellten) Film verstärkt, der aus in einem Lösungsmittel gelöstem Wachs besteht, der als Beschichtung auf die Oxidschicht 31 aufgetragen wird. Das Lösungsmittel wird durch Lufttrocknen entfernt, dem ein Einbrennen folgt. Alternativ könnte ein Photolack ohne Muster auf die Oxidschicht 31 aufgetragen werden.
Um eine sauerstofffreie hintere Oberfläche zu gewährleisten, wird das Oxid zuerst von der Rückseite der Halbleiterscheibe 9 mittels einer geeigneten, gepufferten Oxidätzlösung weggeätzt. Alternativ kann verdünnte Flußsäure als Ätzlösung verwendet werden. Einige um Silizium werden von der hinteren Oberfläche in einem nachfolgenden Ätzschritt entfernt. Beispielsweise können 8 um Silizium mittels einer 60-Sekunden-Ätzung in 9:2:4 (Salpetersäure/Fluorwasserstoffsäure/Essigsäure) entfernt werden. Das Entfernen dieser Oberflächenschicht garantiert die Entfernung von gelöstem Sauerstoff und Spuren von Phosphor und Arsen sowie von strukturellen Fehlern an der Oberfläche. Es wird auch die seichte, borarme Oberfiächenzone, die durch Ausdiffundieren von Bor während des Wachstums thermischer Oxide gebildet werden kann, entfernt. Dieser Ätzschritt gewährleistet die Wirksamkeit des nachfolgenden Silicidbildungs-schrittes.
Nach der Ätzung wird der Wachsfilm abgezogen. In einem ersten Dampf-Behandlungsschritt wird fast das gesamte Wachs entfernt, gefolgt von mehreren geeigneten Lösungsmittelbädern zur Entfernung des gesamten restlichen Wachses.
Es wird dann ein herkömmlicher Vor-Verdampfungs-Reinigungsvorgang durchgeführt Beispielsweise kann die Halbleiterscheibe 9 in einer frischen Mischung aus t:1 konzentrierter Schwefelsäure zu 30%igem Wasserstoffperoxid 15 Minuten lang eingeweicht werden. Diese Mischung erhitzt sich nach dem Mischen selbst auf etwa 120 *C und hat stark oxidierende Eigenschaften. Die Halbleiterscheibe 9 wird dann in entionisiertem Wasser gespült Dünne chemische Oxide wachsen auf der hinteren Oberfläche der Halbleiterscheibe 9 während der Vor-Verdampfungs-Reinigung, und diese werden durch eine kurze Ätzung in hochverdünnter Flußsäure, beispielsweise 1 zu 100 (HF zu Wasser) während 15 Sekunden entfernt. Die Halbleiterscheibe 9 wird dann in entionisiertem Wasser gespült und nach dem Trockenschleudem sofort in einen Verdampfer eingebracht und das Auspumpen für die nachfolgende Platin-Ablagerung wird sofort begonnen. 4

Claims (2)

  1. AT 398 014 B Nach dem Einbringen der Halbleiterscheibe 9 in den Verdampfer und nach der Erreichung des Vakuums wird die Halbleiterscheibe 9 vorzugsweise auf etwa 150”C erhitzt. Dadurch werden Feuchtigkeit und Gase desorbiert und wird ein innigerer Kontakt zwischen dem Silizium und dem abgelagerten Metall ermöglicht. Außerdem wird die kinetische Energie der sich ablagernden Platinatome durch die Wärmeener-5 gie des Siliziumsubstrats verstärkt. Das aufgetragene Metall wird dann auf etwa 500 °C erhitzt, um das Silicid auf der hinteren Oberfläche, die frei von einer Oxidsperre gegen die Halbleiterscheibe 9 ist, zu bilden. Es ist besonders wichtig, daß die Schritte zwischen der endgültigen Reinigung der hinteren Oberfläche bis zur Silicidbildung nicht unterbrochen werden und unmittelbar aufeinanderfolgen. Es folgt dann der io Platindiffusionsschritt. Danach wird die Rückseite der Halbleiterscheibe 9 durch Sandstrahlen und Ätzen zur Entfernung des Silicids und Platins behandelt, wobei die vordere Oberfläche während dieses Vorganges mit einer Schutzschicht überzogen ist. Alternativ kann die Rückseite geschliffen werden. In jedem Fall kann danach eine herkömmliche Chrom-Nickel-Silber-Kontaktschicht 42 auf der hinteren Oberfläche der Halbleiterscheibe 9 15 aufgebracht werden. Patentansprüche 1. Verfahren zur Diffundierung von die Lebensdauer der Minoritätsträger verringernden Platinatomen in 20 einen pn-Übergänge enthaltenden Siliziumkörper bei einer Temperatur, die zu niedrig zur Änderung der Lage der pn-Übergänge ist, gekennzeichnet durch die Aufbringung von Palladium als Silicid-bildendes Metall auf eine Oberfläche des Siliziumkörpers, wobei das Palladium bei einer höheren Temperatur in das Silizium diffundiert als jener Temperatur, bei der das Platin in Silizium diffundiert; die Aufbringung einer Platinschicht auf diesem Silicid-bildenden Palladium und die nachfolgende 25 Erhitzung des Siliziumkörpers auf eine erste Temperatur von etwa 500 "C, die ausreicht, um ein Palladiumsilicid zu bilden, wodurch sich Platinatome im ganzen Palladiumsilicid verteilen, und die nachfolgende Erhitzung des Siliziumkörpers für eine kurze Zeitdauer auf eine zweite Temperatur, die höher ist als die erste Temperatur, insbesondere höher ist als ungefähr 850 *C, und die ausreicht, um zu bewirken, daß die Platinatome in den Siliziumkörper diffundieren, wobei aber die Zeitdauer bzw. die 30 Temperatur zu gering ist, um eine Änderung der Lage der pn- Übergänge im Siliziumkörper zu bewirken; und durch die Entfernung des Palladiumsilicids vom Siliziumkörper nach dem Diffundieren der Platinatome in den Siliziumkörper.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Temperatur etwa 900 “C 35 beträgt. Hiezu 1 Blatt Zeichnungen 40 45 50 5 55
AT0192490A 1989-09-21 1990-09-21 Verfahren zur diffundierung von die lebensdauer der minoritätsträger verringernden platinatomen AT398014B (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AT99193A AT399419B (de) 1989-09-21 1993-05-19 Verfahren zur einführung von platinatomen in eine siliziumscheibe zur verringerung der minoritätsträger-lebensdauer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/410,323 US4925812A (en) 1989-09-21 1989-09-21 Platinum diffusion process

Publications (2)

Publication Number Publication Date
ATA192490A ATA192490A (de) 1993-12-15
AT398014B true AT398014B (de) 1994-08-25

Family

ID=23624227

Family Applications (1)

Application Number Title Priority Date Filing Date
AT0192490A AT398014B (de) 1989-09-21 1990-09-21 Verfahren zur diffundierung von die lebensdauer der minoritätsträger verringernden platinatomen

Country Status (6)

Country Link
US (1) US4925812A (de)
JP (1) JP2728147B2 (de)
AT (1) AT398014B (de)
DE (1) DE4029826A1 (de)
GB (1) GB2236119B (de)
IT (1) IT1246685B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262336A (en) * 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
JP2752184B2 (ja) * 1989-09-11 1998-05-18 株式会社東芝 電力用半導体装置
IT1247293B (it) * 1990-05-09 1994-12-12 Int Rectifier Corp Dispositivo transistore di potenza presentante una regione ultra-profonda, a maggior concentrazione
IT1244119B (it) * 1990-11-29 1994-07-05 Cons Ric Microelettronica Processo di introduzione e diffusione di ioni di platino in una fetta di silicio
US6624477B1 (en) 1992-10-09 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
CN1095204C (zh) * 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
JP3637069B2 (ja) 1993-03-12 2005-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5635426A (en) * 1993-08-26 1997-06-03 Fujitsu Limited Method of making a semiconductor device having a silicide local interconnect
EP0675527B1 (de) * 1994-03-30 1999-11-10 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Verfahren zur Herstellung von bipolaren Transistoren mit kontrollierter Speicherzeit
US6426248B2 (en) * 2000-02-15 2002-07-30 International Rectifier Corporation Process for forming power MOSFET device in float zone, non-epitaxial silicon
US6358825B1 (en) 2000-11-21 2002-03-19 Fairchild Semiconductor Corporation Process for controlling lifetime in a P-I-N diode and for forming diode with improved lifetime control
US20020195613A1 (en) * 2001-04-02 2002-12-26 International Rectifier Corp. Low cost fast recovery diode and process of its manufacture
WO2003088280A1 (en) * 2002-04-08 2003-10-23 Council Of Scientific And Industrial Research Process for the production of neodymium-iron-boron permanent magnet alloy powder
US7749877B2 (en) * 2006-03-07 2010-07-06 Siliconix Technology C. V. Process for forming Schottky rectifier with PtNi silicide Schottky barrier
DE102007020039B4 (de) * 2007-04-27 2011-07-14 Infineon Technologies Austria Ag Verfahren zur Herstellung einer vertikal inhomogenen Platin- oder Goldverteilung in einem Halbleitersubstrat und in einem Halbleiterbauelement, derart hergestelltes Halbleitersubstrat und Halbleiterbauelement
JP6319453B2 (ja) 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
CN109671625A (zh) * 2017-10-13 2019-04-23 华润微电子（重庆）有限公司 快恢复二极管的制备方法
CN112002761A (zh) * 2020-09-07 2020-11-27 深圳市美浦森半导体有限公司 一种集成frd的dmos器件的制造方法及dmos器件

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3640783A (en) * 1969-08-11 1972-02-08 Trw Semiconductors Inc Semiconductor devices with diffused platinum
DE2735769A1 (de) * 1977-08-09 1979-02-22 Licentia Gmbh Verfahren zur einstellung der minoritaetsladungstraegerlebensdauer in halbleitern aus einkristallinem silizium
JPS54106178A (en) * 1978-02-08 1979-08-20 Mitsubishi Electric Corp Thyristor and its manufacture
GB2022318A (en) * 1978-06-02 1979-12-12 Int Rectifier Corp Schottky device and method of manufacture
US4398344A (en) * 1982-03-08 1983-08-16 International Rectifier Corporation Method of manufacture of a schottky using platinum encapsulated between layers of palladium sintered into silicon surface
EP0165547A2 (de) * 1984-06-21 1985-12-27 International Business Machines Corporation Verfahren zum Erzeugen eines flach dotierten Gebietes ein einem Halbleitersubstrat
US4593302A (en) * 1980-08-18 1986-06-03 International Rectifier Corporation Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide
US4777149A (en) * 1983-10-17 1988-10-11 Kabushiki Kaisha Toshiba Method of manufacturing power MOSFET
US4791074A (en) * 1986-08-29 1988-12-13 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor apparatus
US4855799A (en) * 1987-12-22 1989-08-08 Kabushiki Kaisha Toshiba Power MOS FET with carrier lifetime killer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3728592A (en) * 1969-05-09 1973-04-17 Ibm Semiconductor structure having reduced carrier lifetime
US3963523A (en) * 1973-04-26 1976-06-15 Matsushita Electronics Corporation Method of manufacturing semiconductor devices
JPS5939898B2 (ja) * 1978-09-26 1984-09-27 三菱電機株式会社 半導体装置の製造方法
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
US4322453A (en) * 1980-12-08 1982-03-30 International Business Machines Corporation Conductivity WSi2 (tungsten silicide) films by Pt preanneal layering

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3640783A (en) * 1969-08-11 1972-02-08 Trw Semiconductors Inc Semiconductor devices with diffused platinum
DE2735769A1 (de) * 1977-08-09 1979-02-22 Licentia Gmbh Verfahren zur einstellung der minoritaetsladungstraegerlebensdauer in halbleitern aus einkristallinem silizium
JPS54106178A (en) * 1978-02-08 1979-08-20 Mitsubishi Electric Corp Thyristor and its manufacture
GB2022318A (en) * 1978-06-02 1979-12-12 Int Rectifier Corp Schottky device and method of manufacture
US4593302A (en) * 1980-08-18 1986-06-03 International Rectifier Corporation Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide
US4593302B1 (en) * 1980-08-18 1998-02-03 Int Rectifier Corp Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide
US4398344A (en) * 1982-03-08 1983-08-16 International Rectifier Corporation Method of manufacture of a schottky using platinum encapsulated between layers of palladium sintered into silicon surface
US4777149A (en) * 1983-10-17 1988-10-11 Kabushiki Kaisha Toshiba Method of manufacturing power MOSFET
EP0165547A2 (de) * 1984-06-21 1985-12-27 International Business Machines Corporation Verfahren zum Erzeugen eines flach dotierten Gebietes ein einem Halbleitersubstrat
US4791074A (en) * 1986-08-29 1988-12-13 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor apparatus
US4855799A (en) * 1987-12-22 1989-08-08 Kabushiki Kaisha Toshiba Power MOS FET with carrier lifetime killer

Also Published As

Publication number Publication date
GB9018319D0 (en) 1990-10-03
IT9021494A1 (it) 1992-03-17
DE4029826A1 (de) 1991-04-04
IT1246685B (it) 1994-11-25
US4925812A (en) 1990-05-15
ATA192490A (de) 1993-12-15
JP2728147B2 (ja) 1998-03-18
IT9021494A0 (it) 1990-09-17
DE4029826C2 (de) 1993-09-09
GB2236119B (en) 1994-05-25
GB2236119A (en) 1991-03-27
JPH03138926A (ja) 1991-06-13

Similar Documents

Publication Publication Date Title
AT398014B (de) Verfahren zur diffundierung von die lebensdauer der minoritätsträger verringernden platinatomen
EP0000743B1 (de) Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat
DE19704996C2 (de) Verfahren zur Herstellung eines IGBT-Bauelementes
DE3326534C2 (de)
EP0025854B1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2640525A1 (de) Verfahren zur herstellung einer halbleiteranordnung und anordnung, die durch dieses verfahren hergestellt ist
DE19520782A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE2805442A1 (de) Verfahren zum herstellen eines schottky-sperrschicht-halbleiterbauelementes
DE19605633A1 (de) Verfahren zur Herstellung von Dioden mit verbesserter Durchbruchspannungscharakteristik
DE69117889T2 (de) Verfahren zur Einführung und Diffundierung von Platin-Ionen in einem Siliziumplättchen
DE2436449C3 (de) Schottky-Diode sowie Verfahren zu ihrer Herstellung
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2707693B2 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
DE1489240B1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE2124764B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2123595A1 (de) Halbleiteranordnung
DE2133979B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2162445A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Anordnung
DE112018003666B4 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
AT399419B (de) Verfahren zur einführung von platinatomen in eine siliziumscheibe zur verringerung der minoritätsträger-lebensdauer
EP0308940A2 (de) Verfahren zur Herstellung von ohmschen Kontakten mit niedrigen Transferwiderständen
EP0735590B1 (de) Verfahren zum Herstellung eines bipolaren Siliziumtransistors
DE102009051317A1 (de) Verfahren zur Herstellung eines Halbleiterbauelement sowie Halbleiterbauelement

Legal Events

Date Code Title Description
ELJ Ceased due to non-payment of the annual fee
RER Ceased as to paragraph 5 lit. 3 law introducing patent treaties