[go: up one dir, main page]
跳去內容

RISC-V

出自維基百科，自由嘅百科全書

RISC-V（發音為「risk-five」）係一個開放標準嘅指令集架構（ISA），基於已建立嘅精簡指令集電腦（RISC）原則。唔同於大多數其他ISA設計，RISC-V係以免版稅嘅開源許可證提供。好多公司而家提供或已經宣布咗RISC-V硬件；有開源操作系統支援RISC-V，並且呢個指令集喺幾個受歡迎嘅軟件工具鏈中都得到支援。

呢個項目喺2010年喺加州大學柏克萊分校開始，依家已經有超過70個國家嘅成員參與同埋協作，定義RISC-V開放規範。管理RISC-V嘅非牟利機構RISC-V International，宜家總部喺瑞士。

佢嘅授權係根據BSD許可證。

概覽

[編輯]

作為一種 RISC 架構，RISC-V ISA 係一種 load–store 架構。佢嘅浮點指令使用 IEEE 754 浮點數。RISC-V ISA 嘅顯著特徵包括：指令位元欄位位置嘅選擇旨在簡化 CPU 中 多路選擇器 嘅使用，[1](p17) 一個建築上中立嘅設計，Template:Dubious 同埋一個固定位置嘅符號位畀 immediate values 以加快 sign extension 嘅速度。[1](p17)

呢個指令集設計用於廣泛嘅用途。基礎指令集有一個固定長度嘅 32-bit 自然對齊指令，並且 ISA 支援變長擴展，每條指令可以係任意數量嘅 16-bit 分段長度。[1](pp7Template:Hyp10) 擴展支援小型 embedded systems、personal computers、帶有向量處理器嘅 supercomputers 同埋倉庫規模嘅 平行電腦。

指令集規範定義咗 32-bit 同 64-bit address space 變體。規範包括一個 128-bit 扁平地址空間變體嘅描述，作為 32-bit 同 64-bit 變體嘅外推，但 128-bit ISA 仍然係「未凍結」嘅，因為 截至2023年 (2023-唔見咗必要嘅參數 1=月份！)，對於咁大記憶體系統仍然冇太多實際經驗。[1](p41)

唔似其他學術設計通常只係為咗簡化說明而優化，設計者希望 RISC-V 指令集可以用於實際電腦。截至 2019 年 6 月，用戶空間 ISA 嘅第 2.2 版[2] 同埋特權 ISA 嘅第 1.11 版[3] 係 凍結 住，允許軟件同硬件開發繼續進行。用戶空間 ISA，依家改名為 Unprivileged ISA，已經更新、批准同埋凍結為 20191213 版。[1] 一個外部調試規範係草案版本 0.13.2。[4]

沿革

[編輯]

「RISC」呢個詞大約係1980年出現嘅。[5] 喺嗰陣之前，雖然有啲人知道（睇下John Cocke）簡單啲嘅電腦可以好有效，但係呢啲設計原則仲未被廣泛描述。簡單而有效嘅電腦一直都係學術界嘅興趣所在，亦導致咗1990年首次出版嘅《Computer Architecture: A Quantitative Approach》當中嘅RISC指令集DLX，而David Patterson就係呢本書嘅共同作者之一，佢後嚟仲參與咗RISC-V嘅創立。DLX係為教育用途設計嘅；學術界同業餘愛好者曾經用可程式化邏輯閘陣列（FPGA）嚟實現，但係佢唔係真係用嚟商業部署嘅。ARM嘅CPU，第二代及以前版本，有一套公開嘅指令集，而家仲受到GNU編譯器集合（GCC），一個受歡迎嘅自由軟件編譯器嘅支持。雖然有三個開源核心支持呢個ISA，但係佢哋從未被製造過。[6][7] OpenRISC係一個基於DLX嘅開源ISA，並且有相關嘅RISC設計，亦全面支持GCC同Linux實現，不過商業應用嘅情況亦唔多。

柏克萊加州大學嘅Krste Asanović有個研究需求，想要一個開源嘅電腦系統，於是佢喺2010年決定同幾個研究生喺暑假做一個「短短三個月嘅項目」，開發並公開呢個系統，目標係幫助學術界同工業用戶。[8] David Patterson亦有參與合作，因為佢係柏克萊RISC嘅創始人，[5]而RISC-V就係佢一系列喺柏克萊加州大學進行嘅合作RISC項目嘅第五代研究（RISC-I同RISC-II係Patterson於1981年發表嘅，佢仲提到[9] 1984年嘅SOAR架構[10]係「RISC-III」，以及1988年嘅SPUR架構[11]係「RISC-IV」）。呢個階段，學生提供咗初步嘅軟件、模擬同CPU設計。[12]

Raven1喺柏克萊無線研究中心（BWRC）ST28nm上首次啟動，2012年6月

RISC-V嘅作者同佢哋嘅機構最初將ISA文件[13]同幾個CPU設計以BSD许可证發佈，呢啲許可證容許衍生作品（例如RISC-V嘅芯片設計）可以開放免費，或者閉源專有。ISA規範（即指令集嘅編碼）本身喺2011年以開源形式發佈，[14]並且保留咗所有權利。後來，規範嘅技術報告（即規範嘅表達）被置於創作共用許可證下，咁樣容許外部貢獻者通過RISC-V Foundation進行改進，後嚟成為咗RISC-V International。

RISC-V嘅完整歷史已經喺RISC-V International嘅網站上發表。[15]

RISC-V Foundation同RISC-V International

[編輯]

商業用戶需要ISA穩定，先至可以喺產品中使用，因為呢啲產品可能會維持好多年。為咗解決呢個問題，RISC-V Foundation喺2015年成立，專門負責擁有、維護及發佈與RISC-V定義相關嘅知識產權。[16] 原創作者同擁有者已經將佢哋嘅權利讓渡咗俾呢個基金會。[未記出處或冇根據] Calista Redmond係基金會嘅CEO，佢喺2019年加入呢個職位，之前曾經喺IBM領導過開放基礎設施項目。[17][同來源不符]

RISC-V 嘅創辦成員包括：Andes、Antmicro、Bluespec、CEVA、Codasip、Cortus、Esperanto、Espressif、ETH Zurich、Google、IBM、ICT、IIT Madras、Lattice、lowRISC、Microchip、MIT（Csail）、Qualcomm、Rambus、Rumble、SiFive、Syntacore 同埋 Technolution。[18]

喺2019年11月，RISC-V 基金會宣佈佢將會遷移到瑞士，原因係美國貿易法規嘅憂慮。[19][20] 去到2020年3月，呢個組織改名為 RISC-V International，一間瑞士嘅非牟利商業協會。[21]

到咗2019年，RISC-V International 自由出版 RISC-V 嘅定義文件，並且允許無限制地使用呢個指令集架構（ISA）嚟設計軟件同硬件。不過，只有 RISC-V International 嘅會員先至可以投票通過變更，而只有會員機構先可以用嗰個已註冊嘅兼容標誌。[22]

獎項

[編輯]
  • 2017年：The Linley Group 頒發嘅分析師選擇獎，獎項為最佳技術（針對呢個指令集）[23]

原則

[編輯]
RISC-V 處理器原型，2013 年 1 月

CPU 設計 需要喺幾個專業領域有設計專長：電子 數碼邏輯、compilers 同 operating systems。為咗支付呢啲團隊嘅成本，商業處理器知識產權 (IP) 嘅供應商，如 Arm Ltd. 同 MIPS Technologies，會收取 版稅 作為佢哋設計、patents 同 copyrights 嘅使用費。[24][25][26] 佢哋通常都會要求 non-disclosure agreements 先至會發放描述佢哋設計詳細優勢嘅文件。好多時候，佢哋都唔會解釋佢哋設計選擇嘅原因。

RISC-V 嘅啟始目標係建立一個實用嘅 ISA，係開放源碼、可供學術用途，並且可以喺任何硬件或軟件設計中使用而無需版稅。[1](p1)[8] 同時，項目中每個設計決策嘅理由都會解釋，至少係大致上。RISC-V 嘅作者係有豐富電腦設計經驗嘅學者，RISC-V ISA 係由一系列學術電腦設計項目直接發展出嚟，特別係 Berkeley RISC。RISC-V 部分係為咗協助所有呢啲項目。[1](p1)[8]

為咗建立一個龐大且持續嘅用戶社區，從而積累設計同軟件，RISC-V ISA 設計者故意支援廣泛嘅實際應用場景：緊湊、性能同低功耗嘅實際實現[1](pp1Template:Hyp2,153Template:Hyp154)[27] 而唔會過度設計某個 microarchitecture。[1](p1)[28][29][30] 大量貢獻者嘅要求係 RISC-V 被設計為解決多種可能用途嘅其中一個原因。

設計者嘅主要主張係指令集係電腦中嘅關鍵介面，因為佢位於硬件同軟件之間嘅介面。如果一個優秀嘅指令集係開放同可供所有人使用，咁就可以大幅度減少軟件成本，因為可以大大增加重用率。佢仲應該能夠促使硬件供應商之間嘅競爭，咁佢哋可以將更多資源投入設計，而唔係軟件支持。[8]

設計者認為，新嘅原則喺指令集設計中變得越來越少，因為過去四十年中最成功嘅設計變得越來越相似。當中失敗嘅，大部分係因為贊助公司財政失敗，而唔係因為指令集技術差。因此，一個使用成熟原則設計嘅開放指令集應該能夠吸引長期支持。[8]

RISC-V 亦鼓勵學術用途。整數子集嘅簡單性容許基本嘅學生練習，並且係一個簡單到可以讓軟件控制研究機械嘅 ISA。變長 ISA 提供咗擴展指令集嘅空間，畀學生練習同研究，[1](p7) 而分開嘅特權指令集允許研究操作系統支持而唔需要重新設計編譯器。[3] RISC-V 嘅開放知識產權模式允許衍生設計被發表、重用同修改。[31]

設計

[編輯]

RISC-V 有一個模組化嘅設計，包含咗可選擇嘅基礎部分，並且可以加上可選擇嘅擴展功能。呢個 ISA 基礎同埋佢嘅擴展係由業界、研究界同教育機構集體努力開發出嚟嘅。基礎部分包含指令（同埋佢哋嘅編碼）、控制流程、寄存器（同埋佢哋嘅大小）、記憶體同埋地址、邏輯操作（即係整數操作）同其他附加功能。單係基礎部分已經可以實現一個簡化嘅通用計算機，連埋全套軟件支持，包括一個通用嘅編譯器。

標準擴展設計嚟同所有標準基礎兼容，並且相互之間冇衝突。

好多 RISC-V 計算機會實施壓縮指令嘅擴展，以減少電力消耗、代碼大小同埋記憶體使用。[1](pp97Template:Hyp99) 同時未來亦都有計劃支持hypervisor同virtualization。[3]

同 Supervisor 擴展（S）一齊，加埋一個包含 RV 基礎指令集嘅 RVGC 指令集，G 擴展集合（包括 "I"，意味著基礎部分係非嵌入式），同埋 C 擴展，呢個組合可以支持一個通用嘅操作系統所需嘅所有指令。[1](pp129, 154)

ISA 基礎同擴展
名稱 描述 版本 狀態[a] 指令數量
基礎
RVWMO 弱記憶體排序 2.0 Ratified
RV32I 基礎整數指令集，32-bit 2.1 Ratified 40
RV32E 基礎整數指令集（嵌入式），32-bit，16個寄存器 2.0 Ratified 40
RV64I 基礎整數指令集，64-bit 2.1 Ratified 15
RV64E 基礎整數指令集（嵌入式），64-bit 2.0 Ratified
RV128I 基礎整數指令集，128-bit 1.7 Open 15
擴展
M 標準整數乘法同埋除法擴展 2.0 Ratified Template:Figure space8 (RV32)
13 (RV64)
A 標準原子指令擴展 2.1 Ratified 11 (RV32)
22 (RV64)
F 標準單精度浮點擴展 2.2 Ratified 26 (RV32)
30 (RV64)
D 標準雙精度浮點擴展 2.2 Ratified 26 (RV32)
32 (RV64)
Zicsr 控制同狀態寄存器（CSR）指令 2.0 Ratified 6
Zifencei 指令取指隔離 2.0 Ratified 1
G IMAFD_Zicsr_Zifencei 基礎同擴展嘅簡寫[1](p129) 唔適用 唔適用
Q 標準四倍精度浮點擴展 2.2 Ratified 28 (RV32)
32 (RV64)
L 標準十進制浮點擴展 0.0 Open
C 標準壓縮指令擴展 2.0 Ratified 40
B 標準位操作擴展 1.0 Ratified 43[32]
J 標準動態翻譯語言擴展 0.0 Open
T 標準事務性記憶擴展 0.0 Open
P 標準打包 SIMD 指令擴展 0.9.10 Open
V 標準向量操作擴展 1.0 Ratified 187[33]
Zk 標準純量加密擴展 1.0.1 Ratified 49[34]
H 標準 hypervisor 擴展 1.0 Ratified 15
S 標準 Supervisor 級別指令擴展 1.12 Ratified 4
Zam 未對齊嘅原子操作 0.1 Open
Zihintpause 暫停提示 2.0 Ratified
Zihintntl 非時序本地性提示 0.3 Ratified
Zfa 額外浮點指令 1.0 Ratified
Zfh 半精度浮點擴展 1.0 Ratified
Zfhmin 最小半精度浮點擴展 1.0 Ratified
Zfinx 喺整數寄存器上嘅單精度浮點 1.0 Ratified
Zdinx 喺整數寄存器上嘅雙精度浮點 1.0 Ratified
Zhinx 喺整數寄存器上嘅半精度浮點 1.0 Ratified
Zhinxmin 喺整數寄存器上嘅最小半精度浮點 1.0 Ratified
Zmmul M 擴展嘅乘法子集
Ztso 店舖訂購總數 1.0 Ratified

為咗控制可以實現嘅函數組合，喺目前已批準嘅非特權指令集架構規範嘅第27章定義咗一套命名法嚟指定呢啲組合。首先要指定指令集基礎，編碼表示 RISC-V、暫存器位寬同變體；例如，RV64I 或者 RV32E。然後跟住嘅字母表示已實現嘅擴展，順序同上面個表一致。每個字母後面可以跟住一個主版本號，再可以選擇加上 "p" 同次版本號。如果冇寫次版本號，默認係 0；如果完全冇寫版本號，就默認係 1.0。所以 RV64IMAFD 可以寫成 RV64I1p0M1p0A1p0F1p0D1p0 或者更簡單啲寫成 RV64I1M1A1F1D1。為咗方便閱讀，可以喺擴展之間加下劃線，例如 RV32I2_M2_A2。

一張圖表顯示咗 RV32IMAC 變體嘅模塊化指令集，展示咗基礎整數指令集同整數乘除法、原子指令同壓縮指令嘅擴展中嘅所有指令。
RV32IMAC 變體嘅模塊化指令集。呢個係一個32位元 CPU，具備基礎整數指令集（RV32I）同整數乘除法（RV32M）、原子指令（RV32A）同壓縮指令（RV32C）嘅指令集擴展。

基礎、擴展整數同浮點運算，加上多核運算嘅同步原語，都係通用運算所需要嘅，所以我哋有個簡寫叫做 "G"。

一個細細嘅 32 位元嵌入式系統電腦可能係 RV32EC。一部大型嘅 64 位元電腦可能係 RV64GC；即係 RV64IMAFDCZicsr_Zifencei。

隨住擴展數量嘅增加，而家嘅標準容許用單個 "Z" 加上一個字母名稱同可選嘅版本號嚟命名擴展。例如，Zifencei 係指令讀取擴展嘅名稱。Zifencei2 同 Zifencei2p0 係同一擴展嘅 2.0 版本。按照慣例，"Z" 後面嘅第一個字母表示同佢最相關嘅字母擴展類別，即 IMAFDQLCBJTPVN。所以 Zam 擴展（用於非對齊原子操作）就同 "A" 標準擴展有關。同單字符擴展唔同，Z 擴展之間必須用下劃線分隔，先按類別分組，然後喺每個類別內按字母順序排列。例如，Zicsr_Zifencei_Zam。

特定於監管者權限級別嘅擴展以同樣嘅方式命名，但係用 "S" 作為前綴。特定於虛擬機監控器級別嘅擴展用 "H" 作為前綴。機器級別嘅擴展用 "Zxm" 三個字母作為前綴。監管者、虛擬機監控器同機器級別嘅指令集擴展係喺較低權限嘅擴展之後命名。

RISC-V 開發者可以創建佢哋自己嘅非標準指令集擴展。呢啲擴展都遵循 "Z" 嘅命名慣例，但係用 "X" 作為前綴。佢哋應該喺所有標準擴展之後指定，如果列出多個非標準擴展，就應該按字母順序列出。

軟件

[編輯]

對於一個新嘅指令集，常見嘅問題係缺乏 CPU 設計同埋軟件——呢啲問題都限制咗佢嘅可用性同埋減少咗採用率。[8] RISC-V 擁有大量嘅 CPU 設計。RISC-V 軟件包括工具鏈、作業系統、middlewareTemplate:Vague 同設計軟件。

可用嘅 RISC-V 軟件工具包括 GNU Compiler Collection (GCC) 工具鏈（包括 GDB 調試器）、LLVM 工具鏈、OVPsim 模擬器（同埋 RISC-V 快速處理器模型庫）、Spike 模擬器同埋 QEMU 嘅模擬器（RV32GC/RV64GC）。JEP 422: Linux/RISC-V Port 已經整合入主線 OpenJDK 倉庫。Java 21+ Temurin OpenJDK 嘅 RISC-V 版本可以喺 Adoptium 搵到。

作業系統支持包括 Linux 核心、FreeBSD、NetBSD 同 OpenBSD，但係喺特權模式指令喺版本 1.11 之前嘅 ISA 規範中未標準化，[3] 所以呢啲支持係臨時嘅。FreeBSD 嘅 RISC-V 初步端口喺 2016 年 2 月 upstream，並且喺 FreeBSD 11.0 發行。[35][36] Debian[37] 同 Fedora[38] Linux 發行版 同 Haiku[39] 嘅端口都喺穩定中（全部只支持 64 位 RISC-V，無計劃支持 32 位版本）。Das U-Boot 嘅端口亦存在。[40] UEFI Spec v2.7 已經定義咗 RISC-V 嘅綁定，TianoCore 嘅端口由 HPE 工程師完成[41] 同預期會被 upstream。初步端口嘅 seL4 微內核 亦存在。[42][43] Hex Five 發佈咗首個支持 FreeRTOS 嘅安全 IoT 堆棧。[44] 同時 xv6，一個用於教學目的嘅現代 第六版 Unix 重新實現，亦已經被端口化。Pharos RTOS 已經被端口化到 64 位 RISC-V[45]（包括時間同記憶體保護）。另見 Comparison of real-time operating systems。

有一個模擬器可以用 JavaScript 喺 web browser 上運行 RISC-V Linux 系統。[46][47][48]

QEMU 支援運行（使用 binary translation）32 位同 64 位 RISC-V 系統（例如 Linux），並有多個模擬或虛擬設備（串行、並行、USB、網絡、存儲、實時時鐘、看門狗、音頻），以及運行 RISC-V Linux 二進制文件（將系統調用轉換到主機內核）。佢支援多核心模擬（SMP）。[49]

Creator 模擬器係可攜式嘅，容許用戶學習唔同處理器嘅各種組合語言（Creator 有 RISC-V 同 MIPS32 指令嘅實例）。[50][51][52][53][54]

可擴展嘅教育模擬器 WepSIM 實現咗 RISC-V 指令（RV32I+M）嘅（微程序化）子集，並允許執行 [1] 嘅組合語言子程序。[55][56]

幾種語言已經用來創建 RISC-V IP 核，包括基於 Scala 嘅硬件描述語言 Chisel[57]，呢個語言可以將設計縮減為 Verilog 以用於設備，以及 CodAL 處理器描述語言，呢個語言已經用來描述 RISC-V 處理器核心同產生相應嘅 HDK（RTL、測試平台同 UVM）同 SDK。[58] RISC-V International Compliance Task Group 有一個 GitHub 倉庫用於 RV32IMC。[59]

參考

[編輯]
  1. ↑ 1.00 1.01 1.02 1.03 1.04 1.05 1.06 1.07 1.08 1.09 1.10 1.11 1.12 引用錯誤 無效嘅<ref>標籤；無文字提供畀叫做isa20191213嘅參照
  2. ↑ 引用錯誤 無效嘅<ref>標籤；無文字提供畀叫做isa2.2嘅參照
  3. ↑ 3.0 3.1 3.2 3.3 引用錯誤 無效嘅<ref>標籤；無文字提供畀叫做priv-isa嘅參照
  4. ↑ 引用錯誤 無效嘅<ref>標籤；無文字提供畀叫做external-debug嘅參照
  5. ↑ 5.0 5.1 引用錯誤 無效嘅<ref>標籤；無文字提供畀叫做riscstart嘅參照
  6. ↑ 引用錯誤 無效嘅<ref>標籤；無文字提供畀叫做amber嘅參照
  7. ↑ 引用錯誤 無效嘅<ref>標籤；無文字提供畀叫做arm4u嘅參照
  8. ↑ 8.0 8.1 8.2 8.3 8.4 8.5 Asanović, Krste. "Instruction Sets Should be Free" (PDF). U.C. Berkeley Technical Reports. Regents of the University of California. 喺15 November 2016搵到.
  9. ↑ Template:Cite tech report
  10. ↑ Template:Cite tech report
  11. ↑ Template:Cite tech report
  12. ↑ 引用錯誤 無效嘅<ref>標籤；無文字提供畀叫做contributors嘅參照
  13. ↑ Asanović, Krste. "The RISC-V Instruction Set Manual, Volume I: Base User-Level ISA" (PDF). U.C. Berkeley Technical Reports. Regents of the University of California. 喺13 May 2011搵到.
  14. ↑ Hruska, Joel (21 August 2014). "RISC rides again: New RISC-V architecture hopes to battle ARM and x86 by being totally open source". ExtremeTech.
  15. ↑ 引用錯誤 無效嘅<ref>標籤；無文字提供畀叫做history嘅參照
  16. ↑ "A new blueprint for microprocessors challenges the industry's giants". The Economist. 2019-10-03. ISSN 0013-0613. 喺2019-11-10搵到.
  17. ↑ "Design Automation Conference". dac.com. 喺2021-02-06搵到.
  18. ↑ "Members". RISC-V International (美國英文). 喺2023-08-01搵到.
  19. ↑ "U.S.-based chip-tech group moving to Switzerland over trade curb fears". Reuters (英文). 2019-11-26. 喺2019-11-26搵到.
  20. ↑ Cheung, Sunny (December 15, 2023). "Examining China's Grand Strategy For RISC-V". China Brief (美國英文). Jamestown Foundation. 喺2023-12-18搵到.
  21. ↑ "RISC-V History - RISC-V International". RISC-V International. 喺2020-05-14搵到.
  22. ↑ "Branding Guidelines – RISC-V International" (美國英文). 喺2024-06-23搵到.
  23. ↑ "The Linley Group Announces Winners of Annual Analysts' Choice Awards" (新聞稿). The Linley Group. 12 January 2017. 喺21 January 2018搵到.
  24. ↑ Demerjian, Chuck (August 7, 2013). "A long look at how ARM licenses chips: Part 1". SemiAccurate. 原著喺2022年10月24號歸檔. 喺2024年8月9號搵到.
  25. ↑ Demerjian, Chuck (August 8, 2013). "How ARM licenses its IP for production: Part 2". SemiAccurate. 原著喺2022年10月25號歸檔. 喺2024年8月9號搵到.
  26. ↑ "Wave Computing Closes Its MIPS Open Initiative with Immediate Effect, Zero Warning". 2019-11-15.
  27. ↑ 引用錯誤 無效嘅<ref>標籤；無文字提供畀叫做rocketsspeed嘅參照
  28. ↑ Celio, Christopher; Love, Eric. "riscv-sodor: educational microarchitectures for risc-v isa". GitHub. Regents of the University of California. 喺2019-10-25搵到.
  29. ↑ 引用錯誤 無效嘅<ref>標籤；無文字提供畀叫做shakti嘅參照
  30. ↑ Celio, Christopher. "CS 152 Laboratory Exercise 3" (PDF). UC Berkeley. Regents of the University of California. 原著 (PDF)喺12 February 2015歸檔. 喺12 February 2015搵到.
  31. ↑ 引用錯誤 無效嘅<ref>標籤；無文字提供畀叫做isa2.1嘅參照
  32. ↑ 引用錯誤 無效嘅<ref>標籤；無文字提供畀叫做bitmanip_1_0嘅參照
  33. ↑ "Vector Extension". RISC-V International. November 2021.
  34. ↑ 引用錯誤 無效嘅<ref>標籤；無文字提供畀叫做scalar_crypto_1_0_1嘅參照
  35. ↑ 引用錯誤 無效嘅<ref>標籤；無文字提供畀叫做freebsdriscv嘅參照
  36. ↑ 引用錯誤 無效嘅<ref>標籤；無文字提供畀叫做freebsdriscv-committed嘅參照
  37. ↑ Montezelo, Manuel. "Debian GNU/Linux port for RISC-V 64". Google Groups. 喺19 July 2018搵到.
  38. ↑ "Architectures/RISC-V". Fedora Wiki. Red Hat. 喺26 September 2016搵到.
  39. ↑ "Booting our RISC-V images". Haiku Project (英文). 7 November 2021. 喺4 March 2023搵到.
  40. ↑ Begari, Padmarao. "U-Boot port on RISC-V 32-bit is available". Google Groups. Microsemi. 喺15 February 2017搵到.
  41. ↑ GitHub上嘅RiscVEdk2版面
  42. ↑ Almatary, Hesham. "RISC-V, seL4". seL4 Documentation. Commonwealth Scientific and Industrial Research Organisation (CSIRO). 喺13 July 2018搵到.
  43. ↑ Almatary, Hesham. "heshamelmatary". GitHub. 喺13 July 2018搵到.
  44. ↑ "MultiZone Secure IoT Stack, the First Secure IoT Stack for RISC-V". Hex Five Security. Hex Five Security, Inc. 22 February 2019. 喺3 Mar 2019搵到.
  45. ↑ "Pharos". SourceForge (英文). 喺1 Apr 2020搵到.
  46. ↑ "ANGEL is a Javascript RISC-V ISA (RV64) Simulator that runs riscv-linux with BusyBox". RISCV.org. 原著喺11 November 2018歸檔. 喺17 January 2019搵到.
  47. ↑ Lee, Yunsup (2014-03-05). "Boot RISC-V Linux in your web browser!". RISC-V International (美國英文). 喺2020-09-04搵到.
  48. ↑ "ANGEL – RISC-V". riscv.org.s3-website-us-west-1.amazonaws.com. 原著喺1 December 2020歸檔. 喺2020-09-04搵到.
  49. ↑ "Documentation/Platforms/RISCV". QEMU Wiki. 喺2020-05-07搵到.
  50. ↑ Camarmas-Alonso, Diego; Garcia-Carballeira, Felix; Del-Pozo-Punal, Elias; Mateos, Alejandro Calderon (May 29, 2024). "CREATOR: An Educational Integrated Development Environment for RISC-V Programming". IEEE Access (英文): 1–17. doi:10.1109/ACCESS.2024.3406935. ISSN 2169-3536.
  51. ↑ Camarmas-Alonso, Diego; Garcia-Carballeira, Felix; Del-Pozo-Puñal, Elias; Mateos, Alejandro Calderon (23 July 2021). CREATOR: Simulador didáctico y genérico para la programación en ensamblador [CREATOR: Didactic and generic simulator for assembly programming]. XXXI Jornadas de Paralelismo (JP20/21) (Spanish). Malaga. doi:10.5281/zenodo.5130302.{{cite conference}}: CS1 maint: unrecognized language (link)
  52. ↑ Camarmas-Alonso, Diego; Garcia-Carballeira, Felix; Del-Pozo-Punal, Elias; Mateos, Alejandro Calderon (October 2021). A new generic simulator for the teaching of assembly programming. 2021 XLVII Latin American Computing Conference (CLEI) (西班牙文). Cartago, Costa Rica: IEEE (21 December 2021出版). pp. 1–9. doi:10.1109/CLEI53233.2021.9640144. ISBN 978-1-6654-9503-5. S2CID 245387555. 喺August 2, 2022搵到.
  53. ↑ CREATOR Web with RISC-V example: https://creatorsim.github.io/creator/?example_set=default_rv&example=e12
  54. ↑ CREATOR source code on GitHub: https://github.com/creatorsim/creator
  55. ↑ "WepSIM with RISC-V_im example". WepSIM.
  56. ↑ "WepSIM homepage".
  57. ↑ "Chisel: Constructing Hardware in a Scala Embedded Language". UC Berkeley. Regents of the University of California. 喺12 February 2015搵到.
  58. ↑ "Codasip Studio". Codasip (美國英文). 喺2021-02-19搵到.
  59. ↑ riscv/riscv-compliance, RISC-V, 2021-02-12, 喺2021-02-19搵到


引用錯誤 <ref> tags exist for a group named "lower-alpha", but no corresponding <references group="lower-alpha"/> tag was found

由「https://zh-yue.wikipedia.org/w/index.php?title=RISC-V&oldid=2204602」收