[go: up one dir, main page]

Przejdź do zawartości

Ingenic Semiconductor

Z Wikipedii, wolnej encyklopedii
Ingenic Semiconductor
君正集成电路股份有限公司
Państwo

 Chińska Republika Ludowa

Siedziba

Pekin

Data założenia

2005

Prezes

Liu Qiang

Zatrudnienie

2000

brak współrzędnych
Strona internetowa

Ingenic Semiconductor (chiń. 君正集成电路股份有限公司) – chińskie przedsiębiorstwo z branży półprzewodnikowej, założone w 2005 roku w Pekinie.

Procesor Ingenic JZ4725 wykorzystywany w Game Boy Advance SP

Firma zakupiła licencje na zestawy instrukcji architektury MIPS i na ich podstawie zaprojektowali własną mikroarchitekturę procesorów[1]. Przedsiębiorstwo opracowało własną technologię procesora o bardzo niskim poborze mocy o nazwie XBurst. XBurst wykorzystuje innowacyjny silnik potoku, który może emitować instrukcje przy bardzo małym zużyciu energii[2].

XBurst

[edytuj | edytuj kod]

Mikroarchitektura procesora XBurst jest oparta na zestawie instrukcji MIPS32 w wersji 1 lub MIPS32 w wersji 2 i implementuje 8-stopniowy potok.

Układy System-On-Chip oparte na mikroarchitekturze XBurst

[edytuj | edytuj kod]

[3]

Ingenic JZ4730
Ingenic JZ4740
model premiera litografia (nm) mikroarchitektura wersja MIPS zegar (MHz) L1 Dcache
[kB]
L1 Icache
[kB]
L2 cache
[kB]
FPU GPU VPU nota katalogowa obudowa uwagi
Jz4730 2006[4] 180 XBurst1 MIPS32 rev1 336 16 16 N/A N/A N/A N/A Jz4730 BGA256
Jz4740 2007[5][6] 180 XBurst1 MIPS32 rev1 + SIMD 360 Jz4740 BGA193 dekoduje RMVB, MPEG-1/2/4 z maksymalną rozdzielczością D-1 dzięki instrukcją SIMD
Jz4720 2007[7][8] 180 XBurst1 240 Jz4720 COB186
Jz4725B 2009[9][10] 160 XBurst1 360 Jz4725 QFP128
Jz4750 2009[11][12] 180 XBurst1 MIPS32 rev1 + SIMD2 360 480p Jz4750 BGA256 koder TV
Jz4755 2009 160 XBurst1 400 576P Jz4755 QFP176 drugi rdzeń tylko do dekodowania video
Jz4760 2010 130 XBurst1 528[13] yes Vivante GC200 720p JZ4760 BGA345 drugi rdzeń tylko do dekodowajnia wideo, FPU zgodne ze standardem IEEE754
600 JZ4760B
Jz4770 2011 65 XBurst1 MIPS32 rev2 + SIMD2 1000 256 tak Vivante GC860[14] 1080p JZ4770 BGA379 dekodowanie wideo 1080p h.264, VC-1 i VP8 (drugi rdzeń 500 MHz MIPS z instrukcjami SIMD
Jz4775[15] 65 XBurst1 MIPS32 rev2 + SIMD2 1000 32 32 256 tak X2D Core 720p JZ4775 BGA314 dekodowanie wideo 720p h.264, VC-1 i VP8 (drugi rdzeń 500 MHz MIPS z instrukcjami SIMD
Jz4780 2012 40 XBurst1 podwójny MIPS32 rev2 + SIMD2 1200[16] 32 każdy 32 każdy 512 tak PowerVR SGX 540 1080p JZ4780 BGA390 dwa rdzenie (SMP) XBurst CPU, dekodowanie wideo 1080p h.264, VC-1 i VP8 (drugi rdzeń 500 MHz MIPS z instrukcjami SIMD
x1000[17] 2015[18] 65 XBurst1 MIPS32 + SIMD 1000 16 16 128 tak x1000 BGA190 LPDDR 32/64MB, interfejs SLCD, interfejs kamery, układ audio 192 kHz
x2000 2020

[19]

28 XBurst2 podwójny MIPS32 + SIMD 1500 32 każdy 32 każdy 512 tak 1080p x2000 BGA270 LPDDR2/3 128/256MB

Przypisy

[edytuj | edytuj kod]
  1. Ingenic Semiconductor Licenses MIPS32(R) Architecture for Mobile Devices [online], NBC News [dostęp 2022-02-08] (ang.).
  2. MIPS, Ingenic Semiconductor [online].
  3. https://web.archive.org/web/20110904195702/http://en.ingenic.cn/product.aspx?CID=11
  4. https://pdf.dfcfw.com/pdf/H2_AN201203020004834002_1.pdf}
  5. https://web.archive.org/web/20080209120905/http://www.ingenic.cn/eng/productServ/App/pfContents.aspx
  6. https://pdf.dfcfw.com/pdf/H2_AN201203020004834002_1.pdf
  7. https://web.archive.org/web/20080209120905/http://www.ingenic.cn/eng/productServ/App/pfContents.aspx
  8. https://pdf.dfcfw.com/pdf/H2_AN201203020004834002_1.pdf
  9. https://web.archive.org/web/20081226222045/http://www.ingenic.cn/eng/productServ/App/pfContents.aspx
  10. https://web.archive.org/web/20090323080059/http://www.ingenic.cn/pfwebplus/productServ/App/pfContents.aspx
  11. https://web.archive.org/web/20081226222045/http://www.ingenic.cn/eng/productServ/App/pfContents.aspx
  12. https://web.archive.org/web/20090323080059/http://www.ingenic.cn/pfwebplus/productServ/App/pfContents.aspx
  13. https://www.rockbox.org/wiki/pub/Main/IngenicJz47xx/JZ4760B_an01_vs4760.pdf
  14. https://web.archive.org/web/20120603105014/http://www.vivantecorp.com/ingenic.html
  15. Miał nosić nazwę JZ4774
  16. [ftp://ftp.ingenic.cn/SOC/JZ4780/JZ4780_DS.PDF
  17. http://www.ingenic.com.cn/en/?product/id/9.html
  18. https://www.electronicsweekly.com/news/products/microprocessors/1ghz-mips-chip-aimed-at-human-interfacing-2015-10/
  19. https://www.cnx-software.com/2020/07/12/ingenic-x2000-iot-application-processor-combines-32-bit-mips-xburst-2-cores-with-xburst-0-real-time-core/

Linki zewnętrzne

[edytuj | edytuj kod]