RISC-V
RISC-V – otwarta architektura zestawu instrukcji procesora (ISA) oparta na zasadach RISC.
W odróżnieniu od większości ISA, RISC-V może być swobodnie używany w dowolnym celu, umożliwiając każdemu projektowanie, produkcję i sprzedaż czipów i oprogramowania RISC-V. Chociaż nie jest pierwszą otwartą architekturą ISA[1] ma duże znaczenie, ponieważ został zaprojektowany z myślą o nowoczesnych skomputeryzowanych urządzeniach, takich jak ogromne chmury obliczeniowe, wysokiej klasy telefony komórkowe i najmniejsze systemy wbudowane. Takie zastosowania wymagają zarówno wydajności, jak i efektywności energetycznej. Architektura ta ma także obszerne wsparcie programistyczne, co pozwala uniknąć typowego problemu nowych architektur procesorowych.
Projekt rozpoczął się w 2010 r. na Uniwersytecie Kalifornijskim w Berkeley, ale wielu współtwórców to wolontariusze i pracownicy z branży pracujący poza uniwersytetem[2].
RISC-V ISA został zaprojektowany z myślą o małych, szybkich i energooszczędnych implementacjach w świecie rzeczywistym[3][4], ale bez nadmiernego projektowania dla konkretnego stylu mikroarchitektury[4].
7 maja 2017 zostały opublikowane wersja 2.2 ISA przestrzeni użytkownika oraz wersja robocza 1.10 uprzywilejowanego ISA[4][5][6][7].
Zobacz też
edytuj
Przypisy
edytuj- ↑ Patterson David, Waterman Andrew: The RISC-V Reader: An Open Architecture Atlas. Strawberry Canyon. ISBN 978-0999249109. (ang.).
- ↑ RISC-V Contributors. [dostęp 2018-07-07]. [zarchiwizowane z tego adresu (2018-06-13)]. (ang.).
- ↑ RISC-V Foundation: Software tools - RISC-V. [dostęp 2018-07-08]. [zarchiwizowane z tego adresu (2016-05-29)]. (ang.).
- ↑ a b c Waterman Andrew, Asanović Krste: The RISC-V Instruction Set Manual Volume I: User-Level ISA. [dostęp 2018-07-08]. (ang.).
- ↑ Celio Christopher, Love Eric: ucb-bar/riscv-sodor. GitHub. [dostęp 2018-07-08]. (ang.).
- ↑ SHAKTI Processor Project. Indyjski Instytut Technologii w Madrasie. [dostęp 2018-07-08]. [zarchiwizowane z tego adresu (2017-08-21)]. (ang.).
- ↑ Celio Christopher: C152 Laboratory Exercise 3. [dostęp 2018-07-08]. (ang.).