[go: up one dir, main page]

WO2024189289A1 - Method for listening to a multipoint-type bus (mdb) - Google Patents

Method for listening to a multipoint-type bus (mdb) Download PDF

Info

Publication number
WO2024189289A1
WO2024189289A1 PCT/FR2024/050296 FR2024050296W WO2024189289A1 WO 2024189289 A1 WO2024189289 A1 WO 2024189289A1 FR 2024050296 W FR2024050296 W FR 2024050296W WO 2024189289 A1 WO2024189289 A1 WO 2024189289A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
data signal
master device
slave
bus
Prior art date
Application number
PCT/FR2024/050296
Other languages
French (fr)
Inventor
Yanis MORENO
Olivier FABREGOULE
Original Assignee
Banks And Acquirers International Holding
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR2302453A external-priority patent/FR3146737B1/en
Priority claimed from FR2313690A external-priority patent/FR3156623A3/en
Application filed by Banks And Acquirers International Holding filed Critical Banks And Acquirers International Holding
Publication of WO2024189289A1 publication Critical patent/WO2024189289A1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3013—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system is an embedded system, i.e. a combination of hardware and software dedicated to perform a certain function in mobile devices, printers, automotive or aircraft systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/349—Performance evaluation by tracing or monitoring for interfaces, buses

Definitions

  • TITLE Method for listening to a multipoint MDB type bus
  • the present invention relates to the field of electronic payment systems, and in particular to systems comprising a master device and several slave or peripheral devices interconnected by a multi-drop bus ("Multi Drop Bus" - MDB).
  • a multi-drop bus (“Multi Drop Bus" - MDB).
  • the slave devices may include in particular a coin mechanism, a bill reader, a bank card payment terminal, etc.
  • An MDB type bus is configured to operate in a master-slave mode.
  • a unique address is assigned to each slave.
  • the master successively interrogates each slave using the latter's address and each slave responds when it is interrogated. If a slave does not respond within a predefined time, the master considers that it is no longer present on the bus.
  • the MDB bus architecture only supports a single master device, and only the master device can receive data transmitted by a slave device.
  • USB interface Universal Serial Bus
  • Such a device has a certain complexity and therefore a relatively high cost. Furthermore, it is not always possible, particularly for reasons of space and security, to place a computer in an electronic payment system. This solution is therefore generally not suitable for monitoring the operation of such a system over a long period.
  • Embodiments provide a method for listening to data transmitted by a multi-drop bus (MDB), the method comprising steps of: connecting a terminal to a first link to be observed of the MDB bus, transmitting a data signal transmitted by a slave device to a master device; interposing an adaptation circuit on the first link to be observed, between a connection point of the slave device and a connection point of the master device and the terminal; receiving a data signal transmitted by the slave device at the connection point of the slave device; transforming the data signal, by the adaptation circuit, by increasing a voltage difference between a high state and a low state of the data signal, and by reducing a transition time between the high state and the low state; transmitting, by the adaptation circuit, the transformed data signal to the connection point of the master device and the terminal; and acquiring, by the terminal and the master device, data transmitted by the transformed data signal, at the connection point of the master device and the terminal.
  • MDB multi-drop bus
  • the method comprises: a step of raising, by the adaptation circuit, a current intensity of the data signal emitted towards the master device and the terminal in order to reach a nominal value to power two optocouplers without the current intensity being excessive to power a single optocoupler, and/or a step of blocking, by the adaptation circuit, an optocoupler of the slave device emitting the data signal, following a transition of the state low to high state, in a switching time equivalent to that achieved when only one master device is connected to the bus.
  • connection of the terminal to the first link is carried out using a master type connector of the terminal.
  • the method comprises steps of: connecting the terminal to a second link to be observed of the MDB bus, the second link transmitting a data signal transmitted by the master device to the slave device; and acquiring, by the terminal, data transmitted by the data signal transmitted by the master device, on the second link to be observed.
  • the terminal can be configured as a slave device and used to observe the data transmitted by the master device to one of the slave devices via the MDB bus.
  • connection of the terminal to the second link is carried out using a slave type connector of the terminal.
  • the method comprises a step of transmission, by the terminal, of the acquired data to a processing unit, directly or via a data transmission network such as the Internet.
  • Embodiments may also provide a signal adaptation device comprising an adaptation circuit configured to: connect between a first connection point of a link to be observed of a multi-drop bus (MDB) and a second connection point of the link to be observed, the link to be observed transmitting a data signal transmitted at the first connection point by a slave device to a master device connected to the second connection point and configured to receive the data signal; receive the data signal at the first connection point; transform the data signal by increasing a voltage difference between a high state and a low state of the data signal, and by reducing a transition time between the high state and the low state; and transmit the transformed data signal to the second connection point, the second connection point being connected to a terminal configured to observe the data signal.
  • MDB multi-drop bus
  • the adaptation device By means of the adaptation device, it is possible to connect a terminal configured to observe the data transmitted by a slave device to a master device interconnected by an MDB type bus. In fact, the adaptation device prevents the connection of a terminal in parallel with the master device from affecting the shape of the signal transmitted by the slave device in a significant manner that may prevent the master device from receiving the data transmitted by this signal.
  • the device comprises: a first connector for connecting to a master device, a second connector for connecting to at least one slave device, in particular the slave connector of the terminal, and a third connector for connecting to a master connector of a terminal for observing data signals transmitted from the at least one slave device to the master device.
  • the adaptation device can be easily implemented when one wishes to use a terminal to collect the data exchanged between the master device and the slave devices.
  • the adaptation circuit comprises: a power supply circuit connected to transmission links of a power supply voltage and a ground voltage of the MDB bus, the power supply circuit being configured to form a voltage source, from the power supply and ground voltages, a bipolar transistor comprising an emitter terminal connected to the second connection point, a first resistor connecting a collector terminal of the transistor to ground, a second resistor connecting a base terminal of the transistor to the first connection point, and a third resistor connecting the voltage source to the base terminal of the bipolar transistor or to the first connection point.
  • the adaptation device can be realized simply with a few passive components and a single active component.
  • the first resistor has a value set so that the data signal transmitted by the at least one slave device to the master device has a current intensity reaching a nominal value to power two optocouplers without the current intensity being excessive to power a single optocoupler, and/or the first and second resistors have values chosen to block the bipolar transistor, following a transition from the low state to the high state of the data signal, in a switching time equivalent to that reached when a single master device is connected to the bus.
  • the first resistor has a value between 40 and 60 Q
  • the second resistor has a value between 220 and 1.1 kQ
  • the third resistor has a value between 2.5 and 5.5 kQ when connected to the base terminal of the bipolar transistor and between 200 Q and 1 kQ when connected to the first connection point.
  • the data signal from a slave device can be put into a correct shape when a second master device such as the terminal is connected to the MDB bus.
  • the power source is between 3 and 6 V.
  • Embodiments may also relate to a payment system comprising: a master device, at least one slave device, a terminal for observing data exchanges between the master device and the slave device playing the role of both master device and slave device, an adaptation device as previously defined, and a multipoint type bus (MDB) connecting a master type connector of the master device and a master type connector of the terminal to the adaptation device and a slave type connector of each slave device to the adaptation device.
  • MDB multipoint type bus
  • the terminal is a payment terminal having a function of observing the data transmitted by the bus between the master device and the at least one slave device.
  • Figure 1 schematically represents a bus to which a master device and slave devices are interconnected
  • Figure 2 schematically represents an MDB type bus to which are connected a master device, slave devices and a terminal configured to acquire the data transmitted between the master device and the slave devices, according to one embodiment
  • Figure 3 is an electrical diagram of an adaptation device for connecting the terminal to the bus
  • Figures 4A, 4B, 4C represent timing diagrams of signals present in the MDB bus, respectively in the absence of a second master device and of the adaptation device, in the presence of a second master device and in the absence of the adaptation device, and in the presence of a second master device and of the adaptation device,
  • Figure 5 is an electrical diagram of an adaptation device for connecting the terminal to the bus, according to another embodiment.
  • Figure 6 shows a timing diagram of signals present in the MDB bus, in the presence of a second master device and the adaptation device.
  • Figure 1 shows a system 1 comprising a multidrop bus B1 type MDB ("Multi Drop Bus"), a master device MS1 and slave devices SL1, SL2, SL3, the devices MS1, S1-SL3 being connected to the bus B1.
  • the system 1 is for example a vending machine in which the master device MS1 is a central control unit and the slave devices SL1-SL3 are payment terminals comprising for example a coin mechanism, a bill reader, a bank card payment terminal.
  • a second master device MS2 It is desirable to connect a second master device MS2 to be able to acquire the data transmitted by the slave devices SL1-SL3.
  • the current emitted by the optocoupler of each of the slave devices on its signal transmission port is distributed in the two branches connected to the respective ports of the two master devices. The intensity of this current is divided by two.
  • the signal inputs of the ports of the master devices are equipped with optocouplers. It turns out that the current thus received by the optocouplers on the reception terminal of the master devices MS1, MS2 is insufficient to power the light-emitting diodes of the optocouplers of the master devices. As a result, the signals emitted by the slave devices cannot be received by any of the master devices.
  • Figure 2 schematically represents a system 10 comprising a bus B2 of type MDB, to which are connected the master device MS1, slave devices SL1, SL2 and a terminal MT configured to acquire the data transmitted between the master device and the slave devices, according to one embodiment.
  • the terminal MT can be a payment terminal further having a function of acquiring data transmitted by the bus B2.
  • the master device MS1 comprises a master type connector MC connected to the bus B2 and gathering terminals MVO, MG, MRX, MTX and MCC.
  • the slave devices SL1, SL2 each comprise a slave type connector SC connected to the bus B2 and gathering terminals SVI, SG, STX, SRV and SCC.
  • the MT terminal also comprises a master type connector MC for connecting to the bus B2 as a master device, to be able to acquire data transmitted by the slave devices SL1, SL2.
  • the MT terminal also comprises a slave type connector SC for connecting to the bus B2 as a slave device, in order to be able to acquire data transmitted by the master device MS1. Thanks to the SC connector, the MT terminal can also be configured to behave as a slave device with respect to the master device MS1, in the same way as the slave devices SL1, SL2.
  • the bus B2 comprises a transmission link L1 of a supply voltage provided by the master device MS1.
  • the link L1 is connected to the voltage output terminal MVO of the connector MC of the master device MS1, and to the voltage input terminal SVI of the connector SC of each of the slave devices SL1, SL2.
  • the supply voltage provided by the master device MS1 is a direct voltage of between 12 and 45 V.
  • the bus B2 also includes a transmission link L2 of a ground voltage provided by the master device MS1.
  • the link L2 is connected to the ground voltage output terminal MG of the connector MC of the master device MS1, and to the ground voltage input terminal SG of the connector SC of the slave devices SL1, SL2.
  • the connector SC terminal MT is also connected to the link L2.
  • the B2 bus also includes a data transmission link L3 transmitted by the slave devices SL1, SL2 to the master device MS1.
  • the link L3 is connected to the data input terminal MRX of the MC connector of the master device MS1, and to the data output terminal STX of the SC connector of the slave devices SL1, SL2.
  • the SC connector terminal MT is also connected to the link L3.
  • the B2 bus also includes a data transmission link L4 emitted by the master device MS1 to the slave devices SL1, SL2.
  • the link L4 is connected to the data output terminal MTX of the MC connector of the master device MS1, and to the data input terminal SRX of the SC connector of the slave devices SL1, SL2.
  • the SC connector terminal MT is also connected to the link L4.
  • Bus B2 also includes a common data transmission link L5.
  • Link L5 is connected to the common transmission terminal MCC of the MC connector of the master device MS1, and to the common transmission terminal SCC of the SC connector of the slave devices SL1, SL2.
  • the SC connector terminal MT is also connected to link L5.
  • the bus B2 comprises an AD adaptation device with three connectors AC1, AC2, AC3.
  • the AC1 connector is connected to the MC connector of the master device MS1 by a TB1 bus section.
  • the AC2 connector is connected to the SC slave type connectors of the SL1, SL2 slave devices and of the MT terminal by a TB2 bus section.
  • the AC3 connector is connected to the MC master type connector of the MT terminal by a TB3 bus section.
  • the adaptation device AD comprises an adaptation circuit ACT interposed on the data transmission link L3 between the MRX terminal of the MC connector and the STX terminal of the SC connector.
  • the adaptation circuit comprises a data input terminal ARX connected to an STX terminal and a data output terminal ATX connected to the data input terminals MRX of the master device MS1 and of the terminal.
  • the ACT circuit is powered via terminals AVI and AG connected respectively to the terminals MVO and MG of the master device MS1 by the bus section TB1.
  • the ACT circuit is configured to conform the data signal transmitted on the link L3 by the slave devices SL1, SL2 or the terminal MT as slave, so that it can be processed by the master device MS1 and the terminal MT as master, to extract the transmitted data therefrom.
  • the ACT circuit is configured to increase the voltage difference between the high state and the low state of the signal data output from the STX data output terminal of the SC connector of the slave devices SL1, SL2, and to decrease the duration of the transitions between the high state and the low state of this signal.
  • the voltage difference between the high state and the low state of the data signal can be increased by decreasing only the voltage of the low state.
  • the master device MS1 and the terminal MT can simultaneously receive the data transmitted by each of the slave devices SL1, SL2.
  • the terminal MT also receives all the data transmitted by the master device MS1.
  • the terminal MT can, for example, be configured to store the data thus received in a memory in order to exploit them, for example to analyze them, and/or to transmit them to a local or remote processing unit connected to the terminal, directly or via a data transmission network, such as the Internet.
  • FIG. 3 shows the ACT circuit, according to an exemplary embodiment.
  • the ACT circuit comprises a PNP bipolar transistor T1, and three resistors R1, R2, R3.
  • the transistor T1 comprises an emitter terminal connected to the ATX terminal, a collector terminal connected to ground (defined by the voltage at the AG terminal) via the resistor R1, and a base terminal connected to the ARX terminal via the resistor R2 and to a voltage source ALM via the resistor R3.
  • the voltage source ALM is connected to the AVI and AG terminals and configured to generate a DC voltage SV from the voltage supplied by the master device MS1 between the MVO and MG terminals.
  • the transistor of the optocoupler OP2 on the link L3 of the slave device is supplied to the low state of the data signal emitted by the slave device. This transistor is therefore on in the low state.
  • the transistor T1 is then also on, which allows the data signal at the ATX terminal to also reach the low state.
  • the value of the resistor R1 is chosen so as to obtain a current on the ATX terminal that is sufficient to supply the light-emitting diodes of the optocouplers OP1 of the master device MS1 and of the terminal MT, connected to the link L3 of the bus B2.
  • the light-emitting diode of the optocoupler OP2 of the slave device SL1 or SL2 is no longer supplied.
  • the transistor of the optocoupler OP2 and the transistor T1 take too long to turn off. The rise time of the data signal is then excessive.
  • the resistor R1 defines the current supplied to the ATX terminal which can be connected to the optocoupler OP1 of the MRX input of the master device and possibly to the optocoupler OP1 of the MRX input of the MT terminal.
  • the value of the resistor R1 can therefore be set to provide a nominal current to two optocouplers, without this current being excessive when only one optocoupler is connected to the ATX terminal.
  • Resistor R3 connecting the base of transistor T1 to the voltage source allows transistor T1 to be blocked more quickly by raising the data signal more quickly to the voltage supplied by the voltage source. Thus, in the high state of the data signal transmitted by link L3, transistor T1 is blocked. Transistor T1 is thus biased by resistors R2 and R3. However, if the values of resistors R2 and R3 are too high, the transistor of optocoupler OP2 of the slave device takes too long to switch from the on state to the off state. If the values of resistors R2 and R3 are reduced, the switching of this transistor is faster and can reach the switching time obtained when a single slave device is connected to a single master device. If the values of resistors R2 and R3 are too low, the switching times obtained are too different from those encountered when a single slave device is connected to a single master device.
  • the supply voltage SV is between 3 and 6 V, for a DC voltage at the terminal AVI between 12 and 45 V.
  • the resistor R1 is between 40 and 60 Q
  • the resistor R2 is between 220 Q and 1.1 kQ
  • the resistor R3 is between 2.5 and 5.5 kQ.
  • the resistor R2 is set at 510 Q and the resistor R3 is set at 3.9 kQ.
  • Figures 4A, 4B, 4C show timing diagrams of signals present in the MDB bus, respectively, in the absence of the terminal MT, with the terminal and in the absence of the adaptation device AD, and with the terminal and the adaptation device.
  • Figure 4A shows timing diagrams C1, C2, C3.
  • Timing diagram C1 represents a data signal emitted by a slave device SL1, SL2, upstream of the optocoupler OP2.
  • Timing diagram C2 represents the corresponding data signal at the input of the optocoupler OP1 of the master device MS1.
  • Timing diagram C3 represents the corresponding data signal received by the master device MS1 downstream of the optocoupler OP1.
  • the low state voltage of the data signal is located approximately 2.2 V from the high state voltage.
  • FIG. 4B shows timing diagrams C11, C12, C13.
  • Timing diagram C11 represents a data signal emitted by a slave device SL1, SL2, upstream of optocoupler OP2.
  • Timing diagram C12 represents the corresponding data signal at the input of optocoupler OP1 of master device MS1 and terminal MT.
  • Timing diagram C13 represents the corresponding data signal received by master device MS1 or terminal MT downstream of optocoupler OP1.
  • the low state voltage of the data signal is at a level too high (about 3 V) to block the transistor of the optocoupler OP1.
  • the signal at the output of the optocoupler OP1 remains high (timing diagram C13).
  • FIG. 4C shows timing diagrams C21, C22, C23, C24.
  • Timing diagram C21 represents a data signal emitted by a slave device SL1, SL2, upstream of the optocoupler OP2.
  • Timing diagram C22 represents the corresponding data signal, at the output of the optocoupler OP2 (at the input of the ACT circuit).
  • Timing diagram C23 represents the corresponding data signal received by the master device MS1 or the terminal MT upstream of the optocoupler OP1 (at the output of the ACT circuit).
  • Timing diagram C24 represents the corresponding data signal received by the master device MS1 or the terminal MT downstream of the optocoupler OP1.
  • the voltage of the low state of the data signal is located approximately at that of the low state of timing diagram C2.
  • the switching time of transistor T1 affects the time interval TC1 between the rising edges of signals C21 and C24 and the time interval TC2 between the rising edges of signals C21 and C22.
  • the time interval TC1 is about 52 ps, when resistors R1, R2 and R3 are respectively equal to 51 Q, 510 Q and 3.9 kQ. Under these conditions, the time interval TC2 is about 25 ps.
  • FIG. 5 shows an adaptation circuit ACT1, according to another exemplary embodiment.
  • the circuit ACT1 differs from the adaptation circuit ACT in that the resistor R3 is removed, and replaced by a resistor R4 connected between the ATX terminal and the voltage source ALM.
  • the resistor R2 is between 220 and 1.1 k ⁇ and the resistor R4 is between 200 ⁇ and 1 k ⁇ .
  • Timing diagram C31 represents the data signal emitted by a slave device SL1, SL2, upstream of optocoupler OP2.
  • Timing diagram C32 represents the corresponding data signal, at the output of optocoupler OP2 (at the input of circuit ACT1).
  • Timing diagram C33 represents the corresponding data signal received by the master device MS1 or the terminal MT upstream of optocoupler OP1 (at the output of circuit ACT1).
  • Timing diagram C34 represents the corresponding data signal received by the master device MS1 or the terminal MT downstream of optocoupler OP1.
  • the switching time of transistor T1 influences the time interval TC1 between the rising edges of signals C31 and C34 and the time interval TC2 between the rising edges of signals C31 and C32.
  • the time interval TC1 is reduced to about 24 ps, when the resistors R1, R2 and R4 are respectively equal to 51 Q, 510 Q and 300 Q. Under these conditions, the time interval TC2 is of about 4 ps.
  • the current supplied to the base of the transistor T1 in the circuit ACT1 is about four times higher than in the circuit ACT, which makes it possible to divide the opening time of the transistor T1 by at least four, with however a slight degradation of the closing time of the transistor T1 resulting in small deviations of the falling edges of the signals C31, C32, C33 with the falling edge of the signal C34.
  • the present invention is susceptible to various variant embodiments.
  • the invention is not limited to the example circuit presented in FIG. 3. Indeed, other circuits can easily be imagined by those skilled in the art to increase the voltage difference of the data signal between the high state and the low state of this signal, and reduce the duration of the transitions between the high state and the low state of this signal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Small-Scale Networks (AREA)

Abstract

The invention relates to a method for listening to data transmitted by a multipoint-type bus (MDB), the method comprising the steps of: connecting a terminal (MT) to a first link (L3) to be observed of the MDB bus (B2); transmitting a data signal emitted by a slave device (SL1, SL2) to a master device (MS1); interposing a matching circuit (ACT) on the first link to be observed; receiving a data signal transmitted by the slave device; transforming the received data signal by increasing a voltage gap between a high state and a low state of the data signal, and reducing a transition time between the high state and the low state; transmitting the transformed data signal to the master device and to the terminal; and acquiring, by the terminal and the master device, data transmitted by the transformed data signal, to the connection point of the master device and the terminal.

Description

DESCRIPTION DESCRIPTION

TITRE : Procédé d’écoute d’un bus de type multipoint MDB TITLE: Method for listening to a multipoint MDB type bus

Domaine technique Technical field

La présente invention concerne le domaine des systèmes de monétique, et en particulier les systèmes comprenant un dispositif maitre et plusieurs dispositifs esclaves ou périphériques interconnectés par un bus de type multipoint ("Multi Drop Bus" - MDB). Ce type de bus est couramment utilisé dans les distributeurs automatiques pour connecter une unité centrale de commande à des dispositifs périphériques. Les dispositifs esclaves peuvent comprendre notamment un monnayeur, un lecteur de billets, un terminal de paiement par carte bancaire, etc. The present invention relates to the field of electronic payment systems, and in particular to systems comprising a master device and several slave or peripheral devices interconnected by a multi-drop bus ("Multi Drop Bus" - MDB). This type of bus is commonly used in vending machines to connect a central control unit to peripheral devices. The slave devices may include in particular a coin mechanism, a bill reader, a bank card payment terminal, etc.

Etat de la technique State of the art

Un bus de type MDB est configuré pour fonctionner dans un mode maitre- esclave. Une adresse unique est attribuée à chaque esclave. Le maître interroge successivement chaque esclave à l’aide de l’adresse de ce dernier et chaque esclave répond lorsqu’il est interrogé. Si un esclave ne répond pas dans un temps prédéfini, le maitre considère qu’il n’est plus présent sur le bus. An MDB type bus is configured to operate in a master-slave mode. A unique address is assigned to each slave. The master successively interrogates each slave using the latter's address and each slave responds when it is interrogated. If a slave does not respond within a predefined time, the master considers that it is no longer present on the bus.

Dans plusieurs situations, il est utile de pouvoir acquérir les données transmises par le bus multipoint à la fois du dispositif maitre à un dispositif esclave et d’un dispositif esclave vers le dispositif maitre. Cependant, l’architecture du bus MDB n’accepte qu’un seul dispositif maitre, et seul le dispositif maitre peut recevoir des données émises par un dispositif esclave. In many situations, it is useful to be able to acquire data transmitted by the multidrop bus both from the master device to a slave device and from a slave device to the master device. However, the MDB bus architecture only supports a single master device, and only the master device can receive data transmitted by a slave device.

En effet, lorsque deux dispositifs maitres sont connectés à un même bus MDB relié à un ou plusieurs dispositif esclaves, le courant fourni par un optocoupleur du dispositif esclave se trouve divisé par deux. Or les entrées de signal des dispositifs maitre et esclave sont équipées d’optocoupleurs. Il s’avère que ce niveau électrique est insuffisant pour alimenter les diodes des optocoupleurs des deux dispositifs maitres. Les communications deviennent alors impossibles. Indeed, when two master devices are connected to the same MDB bus linked to one or more slave devices, the current supplied by an optocoupler of the slave device is divided by two. However, the signal inputs of the master and slave devices are equipped with optocouplers. It turns out that this electrical level is insufficient to power the diodes of the optocouplers of the two master devices. Communications then become impossible.

Il existe un dispositif dédié comportant un connecteur configuré pour recevoir uniquement les données émises par le dispositif maitre et les dispositifs esclaves, pour observer les transmissions transitant par le bus. Ce dispositif peut être raccordé à un ordinateur par exemple par l’intermédiaire d’une interface USB ("Universal Serial Bus"). Un tel dispositif présente une certaine complexité et donc un coût relativement élevé. En outre, il n’est pas toujours possible notamment pour des raisons d’encombrement et de sécurité de placer un ordinateur dans une installation monétique. Cette solution n’est donc généralement pas adaptée à la surveillance du fonctionnement d’une telle installation pendant une longue période. There is a dedicated device with a connector configured to receive only the data transmitted by the master device and the slave devices, to observe the transmissions transiting through the bus. This device can be connected to a computer for example via a USB interface ("Universal Serial Bus"). Such a device has a certain complexity and therefore a relatively high cost. Furthermore, it is not always possible, particularly for reasons of space and security, to place a computer in an electronic payment system. This solution is therefore generally not suitable for monitoring the operation of such a system over a long period.

Il est souhaitable de pouvoir observer les échanges de données entre un dispositif maitre et des dispositifs esclaves interconnectés par un bus multipoint MDB, en accédant directement au bus à l’aide d’un terminal. It is desirable to be able to observe the data exchanges between a master device and slave devices interconnected by a multipoint MDB bus, by directly accessing the bus using a terminal.

Résumé Summary

Des modes de réalisation concernent un procédé d’écoute de données transmises par un bus de type multipoint (MDB), le procédé comprenant des étapes consistant à : connecter un terminal à une première liaison à observer du bus MDB, transmettant un signal de données émis par un dispositif esclave à un dispositif maitre ; interposer un circuit d’adaptation sur la première liaison à observer, entre un point de connexion du dispositif esclave et un point de connexion du dispositif maitre et du terminal ; recevoir un signal de données transmis par le dispositif esclave au point de connexion du dispositif esclave ; transformer le signal de données, par le circuit d’adaptation, en augmentant un écart de tension entre un état haut et un état bas du signal de données, et en réduisant une durée de transition entre l’état haut et l’état bas ; transmettre, par le circuit d’adaptation, le signal de données transformé au point de connexion du dispositif maitre et du terminal ; et acquérir, par le terminal et le dispositif maitre, des données transmises par le signal de données transformé, au point de connexion du dispositif maitre et du terminal. Embodiments provide a method for listening to data transmitted by a multi-drop bus (MDB), the method comprising steps of: connecting a terminal to a first link to be observed of the MDB bus, transmitting a data signal transmitted by a slave device to a master device; interposing an adaptation circuit on the first link to be observed, between a connection point of the slave device and a connection point of the master device and the terminal; receiving a data signal transmitted by the slave device at the connection point of the slave device; transforming the data signal, by the adaptation circuit, by increasing a voltage difference between a high state and a low state of the data signal, and by reducing a transition time between the high state and the low state; transmitting, by the adaptation circuit, the transformed data signal to the connection point of the master device and the terminal; and acquiring, by the terminal and the master device, data transmitted by the transformed data signal, at the connection point of the master device and the terminal.

De cette manière, il est possible de connecter un terminal configuré pour observer les données transmises par un dispositif esclave à un dispositif maitre interconnectés par un bus de type MDB. En effet, grâce au circuit d’adaptation, la connexion du terminal en parallèle avec le dispositif maitre, n’affecte pas la forme du signal transmis par le dispositif esclave d’une manière conséquente pouvant empêcher la réception par le dispositif maitre des données transmises par ce signal. In this way, it is possible to connect a terminal configured to observe the data transmitted by a slave device to a master device interconnected by an MDB type bus. In fact, thanks to the adaptation circuit, the connection of the terminal in parallel with the master device does not affect the shape of the signal transmitted by the slave device in a significant way that could prevent the reception by the master device of the data transmitted by this signal.

Selon un mode de réalisation, le procédé comprend : une étape d’élévation, par le circuit d’adaptation, d’une intensité de courant du signal de données émis vers le dispositif maitre et le terminal afin d’atteindre une valeur nominale pour alimenter deux optocoupleurs sans que l’intensité de courant soit excessive pour alimenter un seul optocoupleur, et/ou une étape de blocage, par le circuit d’adaptation, d’un optocoupleur du dispositif esclave émettant le signal de données, à la suite d’une transition de l’état bas vers l’état haut, en un temps de commutation équivalent à celui atteint lorsqu’un seul dispositif maitre est connecté au bus. According to one embodiment, the method comprises: a step of raising, by the adaptation circuit, a current intensity of the data signal emitted towards the master device and the terminal in order to reach a nominal value to power two optocouplers without the current intensity being excessive to power a single optocoupler, and/or a step of blocking, by the adaptation circuit, an optocoupler of the slave device emitting the data signal, following a transition of the state low to high state, in a switching time equivalent to that achieved when only one master device is connected to the bus.

Selon un mode de réalisation, la connexion du terminal à la première liaison est effectuée à l’aide d’un connecteur de type maitre du terminal. According to one embodiment, the connection of the terminal to the first link is carried out using a master type connector of the terminal.

Ainsi, il n’est pas nécessaire de prévoir un terminal équipé d’un connecteur spécifiquement conçu pour se connecter à la liaison de transmission de données émises par les dispositifs esclaves sur le bus MDB. Therefore, it is not necessary to provide a terminal equipped with a connector specifically designed to connect to the data transmission link emitted by the slave devices on the MDB bus.

Selon un mode de réalisation, le procédé comprend des étapes consistant à : connecter le terminal à une seconde liaison à observer du bus MDB, la seconde liaison transmettant un signal de données émis par le dispositif maitre vers le dispositif esclave ; et acquérir, par le terminal, des données transmises par le signal de données transmis par le dispositif maitre, sur la seconde liaison à observer. According to one embodiment, the method comprises steps of: connecting the terminal to a second link to be observed of the MDB bus, the second link transmitting a data signal transmitted by the master device to the slave device; and acquiring, by the terminal, data transmitted by the data signal transmitted by the master device, on the second link to be observed.

Ainsi, le terminal peut être configuré comme un dispositif esclave et être utilisé pour observer les données transmises par le dispositif maitre à l’un des dispositifs esclaves via le bus MDB. Thus, the terminal can be configured as a slave device and used to observe the data transmitted by the master device to one of the slave devices via the MDB bus.

Selon un mode de réalisation, la connexion du terminal à la seconde liaison est effectuée à l’aide d’un connecteur de type esclave du terminal. According to one embodiment, the connection of the terminal to the second link is carried out using a slave type connector of the terminal.

Ainsi, il n’est pas nécessaire de prévoir un terminal équipé d’un connecteur spécifiquement conçu pour se connecter à la liaison de transmission de données émises par le dispositif maitre sur le bus MDB. Therefore, it is not necessary to provide a terminal equipped with a connector specifically designed to connect to the data transmission link emitted by the master device on the MDB bus.

Selon un mode de réalisation, le procédé comprend une étape de transmission, par le terminal des données acquises à une unité de traitement, directement ou par l’intermédiaire d’un réseau de transmission de données tel qu’internet.. According to one embodiment, the method comprises a step of transmission, by the terminal, of the acquired data to a processing unit, directly or via a data transmission network such as the Internet.

Des modes de réalisation peuvent également concerner un dispositif d’adaptation de signal comprenant un circuit d’adaptation configuré pour : se connecter entre un premier point de connexion d’une liaison à observer d’un bus de type multipoint (MDB) et un second point de connexion de la liaison à observer, la liaison à observer transmettant un signal de données émis au premier point de connexion par un dispositif esclave à un dispositif maitre connecté au second point de connexion et configuré pour recevoir le signal de données ; recevoir le signal de données au premier point de connexion ; transformer le signal de données en augmentant un écart de tension entre un état haut et un état bas du signal de données, et en réduisant une durée de transition entre l’état haut et l’état bas ; et transmettre le signal de données transformé au second point de connexion, le second point de connexion étant connecté à un terminal configuré pour observer le signal de données. Grâce au dispositif d’adaptation, il est possible de connecter un terminal configuré pour observer les données transmises par un dispositif esclave à un dispositif maitre interconnectés par un bus de type MDB. En effet, le dispositif d’adaptation empêche que la connexion d’un terminal en parallèle avec le dispositif maitre, affecte la forme du signal transmis par le dispositif esclave d’une manière conséquente pouvant empêcher la réception par le dispositif maitre des données transmises par ce signal. Embodiments may also provide a signal adaptation device comprising an adaptation circuit configured to: connect between a first connection point of a link to be observed of a multi-drop bus (MDB) and a second connection point of the link to be observed, the link to be observed transmitting a data signal transmitted at the first connection point by a slave device to a master device connected to the second connection point and configured to receive the data signal; receive the data signal at the first connection point; transform the data signal by increasing a voltage difference between a high state and a low state of the data signal, and by reducing a transition time between the high state and the low state; and transmit the transformed data signal to the second connection point, the second connection point being connected to a terminal configured to observe the data signal. By means of the adaptation device, it is possible to connect a terminal configured to observe the data transmitted by a slave device to a master device interconnected by an MDB type bus. In fact, the adaptation device prevents the connection of a terminal in parallel with the master device from affecting the shape of the signal transmitted by the slave device in a significant manner that may prevent the master device from receiving the data transmitted by this signal.

Selon un mode de réalisation, le dispositif comprend : un premier connecteur pour se connecter à un dispositif maitre, un second connecteur pour se connecter à au moins un dispositif esclave, en particulier le connecteur esclave du terminal, et un troisième connecteur pour se connecter à un connecteur maitre d’un terminal pour observer les signaux de données transmis le au moins un dispositif esclave au dispositif maitre. According to one embodiment, the device comprises: a first connector for connecting to a master device, a second connector for connecting to at least one slave device, in particular the slave connector of the terminal, and a third connector for connecting to a master connector of a terminal for observing data signals transmitted from the at least one slave device to the master device.

Grâce aux connecteurs, le dispositif d’adaptation peut être facilement mis en oeuvre lorsqu’on souhaite utiliser un terminal pour recueillir les données échangées entre le dispositif maitre et les dispositifs esclaves. Thanks to the connectors, the adaptation device can be easily implemented when one wishes to use a terminal to collect the data exchanged between the master device and the slave devices.

Selon un mode de réalisation, le circuit d’adaptation comprend : un circuit d’alimentation relié à des liaisons de transmission d’une tension d’alimentation et d’une tension de masse du bus MDB, le circuit d’alimentation étant configuré pour former une source de tension, à partir des tensions d’alimentation et de masse, un transistor bipolaire comprenant une borne d’émetteur connectée au second point de connexion, une première résistance reliant une borne de collecteur du transistor à la masse, une deuxième résistance reliant une borne de base du transistor au premier point de connexion, et une troisième résistance reliant la source de tension à la borne de base du transistor bipolaire ou au premier point de connexion. According to one embodiment, the adaptation circuit comprises: a power supply circuit connected to transmission links of a power supply voltage and a ground voltage of the MDB bus, the power supply circuit being configured to form a voltage source, from the power supply and ground voltages, a bipolar transistor comprising an emitter terminal connected to the second connection point, a first resistor connecting a collector terminal of the transistor to ground, a second resistor connecting a base terminal of the transistor to the first connection point, and a third resistor connecting the voltage source to the base terminal of the bipolar transistor or to the first connection point.

Ainsi, le dispositif d’adaptation peut être réalisé simplement avec quelques composants passifs et un seul composant actif. Thus, the adaptation device can be realized simply with a few passive components and a single active component.

Selon un mode de réalisation : la première résistance présente une valeur fixée de manière à ce que le signal de données transmis par le au moins un dispositif esclave au dispositif maitre présente une intensité de courant atteignant une valeur nominale pour alimenter deux optocoupleurs sans que l’intensité de courant soit excessive pour alimenter un seul optocoupleur, et/ou les première et deuxième résistances présentent des valeurs choisies pour bloquer le transistor bipolaire, à la suite d’une transition de l’état bas vers l’état haut du signal de données, en un temps de commutation équivalent à celui atteint lorsqu’un seul dispositif maitre est connecté au bus. According to one embodiment: the first resistor has a value set so that the data signal transmitted by the at least one slave device to the master device has a current intensity reaching a nominal value to power two optocouplers without the current intensity being excessive to power a single optocoupler, and/or the first and second resistors have values chosen to block the bipolar transistor, following a transition from the low state to the high state of the data signal, in a switching time equivalent to that reached when a single master device is connected to the bus.

Selon un mode de réalisation : la première résistance présente une valeur comprise entre 40 et 60 Q, la deuxième résistance présente une valeur comprise entre 220 et 1 ,1 kQ, la troisième résistance présente une valeur comprise entre 2.5 et 5,5 kQ lorsqu’elle est connectée à la borne de base du transistor bipolaire et entre 200 Q et 1 kQ lorsqu’elle est connectée au premier point de connexion. According to one embodiment: the first resistor has a value between 40 and 60 Q, the second resistor has a value between 220 and 1.1 kQ, the third resistor has a value between 2.5 and 5.5 kQ when connected to the base terminal of the bipolar transistor and between 200 Q and 1 kQ when connected to the first connection point.

Par un simple choix de valeurs des résistances du dispositif d’adaptation, le signal de données issu d’un dispositif esclave peut être mis à une forme correcte lorsqu’un second dispositif maitre tel que le terminal est connecté au bus MDB. By a simple choice of resistor values of the matching device, the data signal from a slave device can be put into a correct shape when a second master device such as the terminal is connected to the MDB bus.

Selon un mode de réalisation, la source d’alimentation est comprise entre 3 et 6 V. According to one embodiment, the power source is between 3 and 6 V.

Des modes de réalisation peuvent également concerner un système monétique comprenant : un dispositif maitre, au moins un dispositif esclave, un terminal d’observation des échanges de données entre le dispositif maitre et le dispositif esclave jouant à la fois le rôle de dispositif maitre et de dispositif esclave, un dispositif d’adaptation tel que précédemment défini, et un bus de type multipoint (MDB) reliant un connecteur de type maitre du dispositif maitre et un connecteur de type maitre du terminal au dispositif d’adaptation et un connecteur de type esclave de chaque dispositif esclave au dispositif d’adaptation. Embodiments may also relate to a payment system comprising: a master device, at least one slave device, a terminal for observing data exchanges between the master device and the slave device playing the role of both master device and slave device, an adaptation device as previously defined, and a multipoint type bus (MDB) connecting a master type connector of the master device and a master type connector of the terminal to the adaptation device and a slave type connector of each slave device to the adaptation device.

Selon un mode de réalisation, le terminal comprend un connecteur de type esclave relié par le bus au dispositif d’adaptation. According to one embodiment, the terminal comprises a slave type connector connected by the bus to the adaptation device.

Selon un mode de réalisation, le terminal est un terminal de paiement ayant une fonction d’observation des données transmises par le bus entre le dispositif maitre et le au moins un dispositif esclave. According to one embodiment, the terminal is a payment terminal having a function of observing the data transmitted by the bus between the master device and the at least one slave device.

Brève description des figures Brief description of the figures

La présente invention sera bien comprise à l’aide de la description qui suit d’exemples de réalisation en référence aux figures annexées, dans lesquelles des signes de références identiques correspondent à des éléments structurellement et/ou fonctionnellement identiques ou similaires. The present invention will be better understood with the aid of the following description of exemplary embodiments with reference to the appended figures, in which identical reference signs correspond to structurally and/or functionally identical or similar elements.

La figure 1 représente schématiquement un bus auquel sont interconnectés un dispositif maitre et des dispositifs esclaves, Figure 1 schematically represents a bus to which a master device and slave devices are interconnected,

La figure 2 représente schématiquement un bus de type MDB auquel sont connectés un dispositif maitre, des dispositifs esclaves et un terminal configuré pour acquérir les données transmises entre le dispositif maitre et les dispositifs esclaves, selon un mode de réalisation, Figure 2 schematically represents an MDB type bus to which are connected a master device, slave devices and a terminal configured to acquire the data transmitted between the master device and the slave devices, according to one embodiment,

La figure 3 est un schéma électrique d’un dispositif d’adaptation permettant de connecter le terminal au bus, selon un mode de réalisation, Les figures 4A, 4B, 4C représentent des chronogrammes de signaux présents dans le bus MDB, respectivement en l’absence d’un second dispositif maitre et du dispositif d’adaptation, en présence d’un second dispositif maitre et en l’absence du dispositif d’adaptation, et en présence d’un second dispositif maitre et du dispositif d’adaptation, Figure 3 is an electrical diagram of an adaptation device for connecting the terminal to the bus, according to one embodiment, Figures 4A, 4B, 4C represent timing diagrams of signals present in the MDB bus, respectively in the absence of a second master device and of the adaptation device, in the presence of a second master device and in the absence of the adaptation device, and in the presence of a second master device and of the adaptation device,

La figure 5 est un schéma électrique d’un dispositif d’adaptation permettant de connecter le terminal au bus, selon un autre mode de réalisation, Figure 5 is an electrical diagram of an adaptation device for connecting the terminal to the bus, according to another embodiment,

La figure 6 représente un chronogramme de signaux présents dans le bus MDB, en présence d’un second dispositif maitre et du dispositif d’adaptation. Figure 6 shows a timing diagram of signals present in the MDB bus, in the presence of a second master device and the adaptation device.

Description détaillée Detailed description

La figure 1 représente un système 1 comprenant un bus B1 de type multipoint MDB ("Multi Drop Bus"), un dispositif maitre MS1 et des dispositifs esclaves SL1 , SL2, SL3, les dispositifs MS1 , S1-SL3 étant connectés au bus B1. Le système 1 est par exemple un distributeur automatique dans lequel le dispositif maitre MS1 est une unité centrale de commande et les dispositifs esclaves SL1-SL3 sont des terminaux de paiement comprenant par exemple un monnayeur, un lecteur de billets, un terminal de paiement par carte bancaire. Figure 1 shows a system 1 comprising a multidrop bus B1 type MDB ("Multi Drop Bus"), a master device MS1 and slave devices SL1, SL2, SL3, the devices MS1, S1-SL3 being connected to the bus B1. The system 1 is for example a vending machine in which the master device MS1 is a central control unit and the slave devices SL1-SL3 are payment terminals comprising for example a coin mechanism, a bill reader, a bank card payment terminal.

Il est souhaitable de connecter un second dispositif maitre MS2 pour pouvoir acquérir les données transmises par les dispositifs esclaves SL1-SL3. Cependant si l’on relie simplement la liaison du bus B1 dédiée à la transmission de données émises par les dispositifs esclaves au second dispositif maitre, le courant émis par l’optocoupleur de chacun des dispositifs esclaves sur son port d’émission de signal se répartit dans les deux branches connectées aux ports respectifs des deux dispositifs maitres. L’intensité de ce courant se trouve divisée par deux. Or les entrées de signal des ports des dispositifs maitres sont équipées d’optocoupleurs. Il s’avère que le courant ainsi reçu par les optocoupleurs sur la borne de réception des dispositifs maitres MS1 , MS2 est insuffisant pour alimenter les diodes électroluminescentes des optocoupleurs des dispositifs maitres. Il en résulte que le signaux émis par les dispositifs esclaves ne peuvent être reçus par aucun des dispositifs maitres. It is desirable to connect a second master device MS2 to be able to acquire the data transmitted by the slave devices SL1-SL3. However, if we simply connect the link of the bus B1 dedicated to the transmission of data emitted by the slave devices to the second master device, the current emitted by the optocoupler of each of the slave devices on its signal transmission port is distributed in the two branches connected to the respective ports of the two master devices. The intensity of this current is divided by two. However, the signal inputs of the ports of the master devices are equipped with optocouplers. It turns out that the current thus received by the optocouplers on the reception terminal of the master devices MS1, MS2 is insufficient to power the light-emitting diodes of the optocouplers of the master devices. As a result, the signals emitted by the slave devices cannot be received by any of the master devices.

En reliant à la masse par une résistance la liaison de transmission de données des dispositifs esclaves, il est possible d’envoyer plus de courant dans les diodes électroluminescentes des optocoupleurs des dispositifs maitres. Cependant, cette solution empêche le signal de remonter à son état haut et donc la borne de réception des données émises par les dispositifs maitres. Il peut également être observé que les durées de transition entre les états haut et bas des signaux émis par les dispositifs esclaves sont trop élevés, ce qui empêche la détection par les dispositifs maitres des données transmises à partir des signaux transmis. L’ajout d’une alimentation pour réduire ces durées s’avère insuffisante. By grounding the data transmission link of the slave devices with a resistor, it is possible to send more current to the LEDs of the optocouplers of the master devices. However, this solution prevents the signal from returning to its high state and therefore the terminal for receiving data emitted by the master devices. It can also be observed that the transition times between the high and low states of the signals emitted by the slave devices are too high, which prevents the master devices from detecting the data transmitted from the transmitted signals. Adding a power supply to reduce these times proves to be insufficient.

La figure 2 représente schématiquement un système 10 comprenant un bus B2 de type MDB, auquel sont connectés le dispositif maitre MS1 , des dispositifs esclaves SL1 , SL2 et un terminal MT configuré pour acquérir les données transmises entre le dispositif maitre et les dispositifs esclaves, selon un mode de réalisation. Le terminal MT peut être un terminal de paiement présentant en outre une fonction d’acquisition de données transmises par le bus B2. Figure 2 schematically represents a system 10 comprising a bus B2 of type MDB, to which are connected the master device MS1, slave devices SL1, SL2 and a terminal MT configured to acquire the data transmitted between the master device and the slave devices, according to one embodiment. The terminal MT can be a payment terminal further having a function of acquiring data transmitted by the bus B2.

Le dispositif maitre MS1 comprend un connecteur de type maitre MC connecté au bus B2 et rassemblant des bornes MVO, MG, MRX, MTX et MCC. Les dispositifs esclaves SL1 , SL2 comprennent chacun un connecteur SC de type esclave connecté au bus B2 et rassemblant des bornes SVI, SG, STX, SRV et SCC. The master device MS1 comprises a master type connector MC connected to the bus B2 and gathering terminals MVO, MG, MRX, MTX and MCC. The slave devices SL1, SL2 each comprise a slave type connector SC connected to the bus B2 and gathering terminals SVI, SG, STX, SRV and SCC.

Selon un mode de réalisation, le terminal MT comprend également un connecteur de type maitre MC pour se connecter au bus B2 en tant que dispositif maitre, pour pouvoir acquérir des données émises par les dispositifs esclaves SL1 , SL2. According to one embodiment, the MT terminal also comprises a master type connector MC for connecting to the bus B2 as a master device, to be able to acquire data transmitted by the slave devices SL1, SL2.

Selon un mode de réalisation, le terminal MT comprend également un connecteur de type esclave SC pour se connecter au bus B2 en tant que dispositif esclave, pour pouvoir acquérir des données émises par le dispositif maitre MS1. Grâce au connecteur SC, le terminal MT peut également être configuré pour se comporter comme un dispositif esclave vis-à-vis du dispositif maitre MS1 , de la même manière que les dispositifs esclaves SL1 , SL2. According to one embodiment, the MT terminal also comprises a slave type connector SC for connecting to the bus B2 as a slave device, in order to be able to acquire data transmitted by the master device MS1. Thanks to the SC connector, the MT terminal can also be configured to behave as a slave device with respect to the master device MS1, in the same way as the slave devices SL1, SL2.

Le bus B2 comprend une liaison de transmission L1 d’une tension d’alimentation fournie par le dispositif maitre MS1. La liaison L1 est connectée à la borne de sortie de tension MVO du connecteur MC du dispositif maitre MS1 , et à la borne d’entrée de tension SVI du connecteur SC de chacun des dispositifs esclaves SL1 , SL2. Selon un mode de réalisation, la tension d’alimentation fournie par le dispositif maitre MS1 est une tension continue comprise entre 12 et 45 V. The bus B2 comprises a transmission link L1 of a supply voltage provided by the master device MS1. The link L1 is connected to the voltage output terminal MVO of the connector MC of the master device MS1, and to the voltage input terminal SVI of the connector SC of each of the slave devices SL1, SL2. According to one embodiment, the supply voltage provided by the master device MS1 is a direct voltage of between 12 and 45 V.

Le bus B2 comprend également une liaison de transmission L2 d’une tension de masse fournie par le dispositif maitre MS1. La liaison L2 est connectée à la borne de sortie de tension de masse MG du connecteur MC du dispositif maitre MS1 , et à la borne d’entrée de tension de masse SG du connecteur SC des dispositifs esclaves SL1 , SL2. Dans l’exemple de la figure 2, le connecteur SC terminal MT est également connecté à la liaison L2. Le bus B2 comprend également une liaison de transmission de données L3 émises par les dispositifs esclaves SL1 , SL2 au dispositif maitre MS1 . La liaison L3 est connectée à la borne d’entrée de données MRX du connecteur MC du dispositif maitre MS1 , et à la borne de sortie de données STX du connecteur SC des dispositifs esclaves SL1 , SL2. Dans l’exemple de la figure 2, le connecteur SC terminal MT est également connecté à la liaison L3. The bus B2 also includes a transmission link L2 of a ground voltage provided by the master device MS1. The link L2 is connected to the ground voltage output terminal MG of the connector MC of the master device MS1, and to the ground voltage input terminal SG of the connector SC of the slave devices SL1, SL2. In the example of Figure 2, the connector SC terminal MT is also connected to the link L2. The B2 bus also includes a data transmission link L3 transmitted by the slave devices SL1, SL2 to the master device MS1. The link L3 is connected to the data input terminal MRX of the MC connector of the master device MS1, and to the data output terminal STX of the SC connector of the slave devices SL1, SL2. In the example of Figure 2, the SC connector terminal MT is also connected to the link L3.

Le bus B2 comprend également une liaison de transmission de données L4 émises par le dispositif maitre MS1 vers les dispositifs esclaves SL1 , SL2. La liaison L4 est connectée à la borne de sortie de données MTX du connecteur MC du dispositif maitre MS1 , et à la borne d’entrée de données SRX du connecteur SC des dispositifs esclaves SL1 , SL2. Dans l’exemple de la figure 2, le connecteur SC terminal MT est également connecté à la liaison L4. The B2 bus also includes a data transmission link L4 emitted by the master device MS1 to the slave devices SL1, SL2. The link L4 is connected to the data output terminal MTX of the MC connector of the master device MS1, and to the data input terminal SRX of the SC connector of the slave devices SL1, SL2. In the example of Figure 2, the SC connector terminal MT is also connected to the link L4.

Le bus B2 comprend également une liaison de transmission de données L5 commune. La liaison L5 est connectée à la borne de transmission commune MCC du connecteur MC du dispositif maitre MS1 , et à la borne de transmission commune SCC du connecteur SC des dispositifs esclaves SL1 , SL2. Dans l’exemple de la figure 2, le connecteur SC terminal MT est également connecté à la liaison L5. Bus B2 also includes a common data transmission link L5. Link L5 is connected to the common transmission terminal MCC of the MC connector of the master device MS1, and to the common transmission terminal SCC of the SC connector of the slave devices SL1, SL2. In the example of Figure 2, the SC connector terminal MT is also connected to link L5.

Selon un mode de réalisation, le bus B2 comprend un dispositif d’adaptation AD à trois connecteurs AC1 , AC2, AC3. Le connecteur AC1 est connecté au connecteur MC du dispositif maitre MS1 par un tronçon de bus TB1. Le connecteur AC2 est connecté aux connecteurs de type esclave SC des dispositifs esclaves SL1 , SL2 et du terminal MT par un tronçon de bus TB2. Le connecteur AC3 est connecté au connecteur de type maitre MC du terminal MT par un tronçon de bus TB3. According to one embodiment, the bus B2 comprises an AD adaptation device with three connectors AC1, AC2, AC3. The AC1 connector is connected to the MC connector of the master device MS1 by a TB1 bus section. The AC2 connector is connected to the SC slave type connectors of the SL1, SL2 slave devices and of the MT terminal by a TB2 bus section. The AC3 connector is connected to the MC master type connector of the MT terminal by a TB3 bus section.

Selon un mode de réalisation, le dispositif d’adaptation AD comprend un circuit d’adaptation ACT interposé sur la liaison de transmission de données L3 entre la borne MRX du connecteur MC et la borne STX du connecteur SC. Ainsi, le circuit d’adaptation comprend une borne ARX d’entrée de donnée connectée à une borne STX et une borne ATX de sortie de donnée connectée aux bornes MRX d’entrée de donnée du dispositif maitre MS1 et du terminal. According to one embodiment, the adaptation device AD comprises an adaptation circuit ACT interposed on the data transmission link L3 between the MRX terminal of the MC connector and the STX terminal of the SC connector. Thus, the adaptation circuit comprises a data input terminal ARX connected to an STX terminal and a data output terminal ATX connected to the data input terminals MRX of the master device MS1 and of the terminal.

Par ailleurs, le circuit ACT est alimenté par l’intermédiaire de bornes AVI et AG reliées respectivement aux bornes MVO et MG du dispositif maitre MS1 par le tronçon de bus TB1 . Le circuit ACT est configuré pour conformer le signal de données émis sur la liaison L3 par les dispositifs esclaves SL1 , SL2 ou le terminal MT en tant qu’esclave, afin qu’il puisse être traité par le dispositif maitre MS1 et le terminal MT en tant que maitre, pour en extraire les données transmises. A cet effet, le circuit ACT est configuré pour augmenter la différence de tension entre l’état haut et l’état bas du signal de données émis par la borne de sortie de données STX du connecteur SC des dispositifs esclaves SL1 , SL2, et pour diminuer la durée des transitions entre l’état haut et l’état bas de ce signal. La différence de tension entre l’état haut et l’état bas du signal de données peut être augmentée en diminuant seulement la tension de l’état bas. Furthermore, the ACT circuit is powered via terminals AVI and AG connected respectively to the terminals MVO and MG of the master device MS1 by the bus section TB1. The ACT circuit is configured to conform the data signal transmitted on the link L3 by the slave devices SL1, SL2 or the terminal MT as slave, so that it can be processed by the master device MS1 and the terminal MT as master, to extract the transmitted data therefrom. For this purpose, the ACT circuit is configured to increase the voltage difference between the high state and the low state of the signal data output from the STX data output terminal of the SC connector of the slave devices SL1, SL2, and to decrease the duration of the transitions between the high state and the low state of this signal. The voltage difference between the high state and the low state of the data signal can be increased by decreasing only the voltage of the low state.

Grâce à ces dispositions, le dispositif maitre MS1 et le terminal MT peuvent recevoir simultanément les données transmises par chacun des dispositifs esclaves SL1 , SL2. Grâce à son connecteur SC de type esclave, le terminal MT reçoit en plus toutes les données transmises par le dispositif maître MS1. Le terminal MT peut par exemple être configuré pour stocker les données ainsi reçues dans une mémoire en vue de les exploiter, par exemple de les analyser, et/ou de les transmettre à une unité de traitement locale ou distante reliée au terminal, directement ou par l’intermédiaire d’un réseau de transmission de données, tel que le réseau Internet. By virtue of these provisions, the master device MS1 and the terminal MT can simultaneously receive the data transmitted by each of the slave devices SL1, SL2. By virtue of its slave-type SC connector, the terminal MT also receives all the data transmitted by the master device MS1. The terminal MT can, for example, be configured to store the data thus received in a memory in order to exploit them, for example to analyze them, and/or to transmit them to a local or remote processing unit connected to the terminal, directly or via a data transmission network, such as the Internet.

La figure 3 représente le circuit ACT, selon un exemple de réalisation. Dans l’exemple de réalisation de la figure 3, le circuit ACT comprend un transistor T 1 de type bipolaire PNP, et trois résistances R1 , R2, R3. Le transistor T1 comprend une borne d’émetteur connectée à la borne ATX, une borne de collecteur reliée à la masse (définie par la tension à la borne AG) par l’intermédiaire de la résistance R1 , et une borne de base reliée à la borne ARX par l’intermédiaire de la résistance R2 et à une source de tension ALM par l’intermédiaire de la résistance R3. La source de tension ALM est connectée aux bornes AVI et AG et configurée pour générer une tension continue SV à partir de la tension fournie par le dispositif maitre MS1 entre les bornes MVO et MG. Figure 3 shows the ACT circuit, according to an exemplary embodiment. In the exemplary embodiment of Figure 3, the ACT circuit comprises a PNP bipolar transistor T1, and three resistors R1, R2, R3. The transistor T1 comprises an emitter terminal connected to the ATX terminal, a collector terminal connected to ground (defined by the voltage at the AG terminal) via the resistor R1, and a base terminal connected to the ARX terminal via the resistor R2 and to a voltage source ALM via the resistor R3. The voltage source ALM is connected to the AVI and AG terminals and configured to generate a DC voltage SV from the voltage supplied by the master device MS1 between the MVO and MG terminals.

Le transistor de l’optocoupleur OP2 sur la liaison L3 du dispositif esclave est alimenté à l’état bas du signal de données émis par le dispositif esclave. Ce transistor est donc passant à l’état bas. Le transistor T1 est alors également passant, ce qui permet au signal de données à la borne ATX d’atteindre également l’état bas. La valeur de la résistance R1 est choisie de manière à obtenir un courant sur la borne ATX qui soit suffisant pour alimenter les diodes électroluminescentes des optocoupleurs OP1 du dispositif maitre MS1 et du terminal MT, connectés à la liaison L3 du bus B2. Lorsque le signal émis par le dispositif esclave SL1 ou SL2 atteint l’état haut. La diode électroluminescente de l’optocoupleur OP2 du dispositif esclave SL1 ou SL2 n’est plus alimentée. Cependant, le transistor de l’optocoupleur OP2 et le transistor T1 mettent trop de temps à se bloquer. Le temps de montée du signal de données est alors excessif. The transistor of the optocoupler OP2 on the link L3 of the slave device is supplied to the low state of the data signal emitted by the slave device. This transistor is therefore on in the low state. The transistor T1 is then also on, which allows the data signal at the ATX terminal to also reach the low state. The value of the resistor R1 is chosen so as to obtain a current on the ATX terminal that is sufficient to supply the light-emitting diodes of the optocouplers OP1 of the master device MS1 and of the terminal MT, connected to the link L3 of the bus B2. When the signal emitted by the slave device SL1 or SL2 reaches the high state. The light-emitting diode of the optocoupler OP2 of the slave device SL1 or SL2 is no longer supplied. However, the transistor of the optocoupler OP2 and the transistor T1 take too long to turn off. The rise time of the data signal is then excessive.

La résistance R1 définit le courant fourni à la borne ATX susceptible d’être reliée à l’optocoupleur OP1 de l’entrée MRX du dispositif maitre et éventuellement à l’optocoupleur OP1 de l’entrée MRX du terminal MT. La valeur de la résistance R1 peut donc être fixée pour fournir un courant nominal à deux optocoupleurs, sans que ce courant soit excessif lorsqu’un seul optocoupleur est relié à la borne ATX. The resistor R1 defines the current supplied to the ATX terminal which can be connected to the optocoupler OP1 of the MRX input of the master device and possibly to the optocoupler OP1 of the MRX input of the MT terminal. The value of the resistor R1 can therefore be set to provide a nominal current to two optocouplers, without this current being excessive when only one optocoupler is connected to the ATX terminal.

La résistance R3 reliant la base du transistor T1 à la source de tension permet de bloquer plus rapidement le transistor T1 en faisant remonter le signal de données plus rapidement à la tension fournie par la source de tension. Ainsi, à l’état haut du signal de données transmis par la liaison L3, le transistor T1 est bloqué. Le transistor T1 se trouve ainsi polarisé par les résistances R2 et R3. Cependant si les valeurs des résistances R2 et R3 sont trop élevées, le transistor de l’optocoupleur OP2 du dispositif esclave met trop de temps pour passer de l’état passant à l’état bloqué. Si on diminue les valeurs des résistances R2 et R3, la commutation de ce transistor est plus rapide et peut atteindre le temps de commutation obtenu lorsqu’un seul dispositif esclave est connecté à un seul dispositif maitre. Si les valeurs des résistances R2 et R3 sont trop faibles, les temps de commutation obtenus sont trop différents de ceux rencontrés lorsqu’un seul dispositif esclave est connecté à un seul dispositif maitre. Resistor R3 connecting the base of transistor T1 to the voltage source allows transistor T1 to be blocked more quickly by raising the data signal more quickly to the voltage supplied by the voltage source. Thus, in the high state of the data signal transmitted by link L3, transistor T1 is blocked. Transistor T1 is thus biased by resistors R2 and R3. However, if the values of resistors R2 and R3 are too high, the transistor of optocoupler OP2 of the slave device takes too long to switch from the on state to the off state. If the values of resistors R2 and R3 are reduced, the switching of this transistor is faster and can reach the switching time obtained when a single slave device is connected to a single master device. If the values of resistors R2 and R3 are too low, the switching times obtained are too different from those encountered when a single slave device is connected to a single master device.

A titre d’exemple, la tension d’alimentation SV est comprise entre 3 et 6 V, pour une tension continue à la borne AVI comprise entre 12 et 45 V. La résistance R1 est comprise entre 40 et 60 Q, la résistance R2 est comprise entre 220 Q et 1 ,1 kQ, et la résistance R3 est comprise entre 2,5 et 5,5 kQ. Selon un autre exemple, la résistance R2 est fixée à 510 Q et la résistance R3 est fixée à 3,9 kQ. For example, the supply voltage SV is between 3 and 6 V, for a DC voltage at the terminal AVI between 12 and 45 V. The resistor R1 is between 40 and 60 Q, the resistor R2 is between 220 Q and 1.1 kQ, and the resistor R3 is between 2.5 and 5.5 kQ. According to another example, the resistor R2 is set at 510 Q and the resistor R3 is set at 3.9 kQ.

Les figures 4A, 4B, 4C représentent des chronogrammes de signaux présents dans le bus MDB, respectivement, en l’absence du terminal MT, avec le terminal et en l’absence du dispositif d’adaptation AD, et avec le terminal et le dispositif d’adaptation. La figure 4A montre des chronogrammes C1 , C2, C3. Le chronogramme C1 représente un signal de données émis par un dispositif esclave SL1 , SL2, en amont de l’optocoupleur OP2. Le chronogramme C2 représente le signal de données correspondant en entrée de l’optocoupleur OP1 du dispositif maitre MS1. Le chronogramme C3 représente le signal de données correspondant reçu par le dispositif maitre MS1 en aval de l’optocoupleur OP1. D’après le chronogramme C2, la tension de l’état bas du signal de données est située à environ 2,2 V de la tension de l’état haut. Figures 4A, 4B, 4C show timing diagrams of signals present in the MDB bus, respectively, in the absence of the terminal MT, with the terminal and in the absence of the adaptation device AD, and with the terminal and the adaptation device. Figure 4A shows timing diagrams C1, C2, C3. Timing diagram C1 represents a data signal emitted by a slave device SL1, SL2, upstream of the optocoupler OP2. Timing diagram C2 represents the corresponding data signal at the input of the optocoupler OP1 of the master device MS1. Timing diagram C3 represents the corresponding data signal received by the master device MS1 downstream of the optocoupler OP1. According to timing diagram C2, the low state voltage of the data signal is located approximately 2.2 V from the high state voltage.

La figure 4B montre des chronogrammes C11 , C12, C13. Le chronogramme C11 représente un signal de données émis par un dispositif esclave SL1 , SL2, en amont de l’optocoupleur OP2. Le chronogramme C12 représente le signal de données correspondant en entrée de l’optocoupleur OP1 du dispositif maitre MS1 et du terminal MT. Le chronogramme C13 représente le signal de données correspondant reçu par le dispositif maitre MS1 ou le terminal MT en aval de l’optocoupleur OP1. D’après le chronogramme C12, la tension de l’état bas du signal de données se situe à un niveau trop élevé (environ 3 V) pour bloquer le transistor de l’optocoupleur OP1. Il en résulte que le signal en sortie de l’optocoupleur OP1 reste à l’état haut (chronogramme C13). Figure 4B shows timing diagrams C11, C12, C13. Timing diagram C11 represents a data signal emitted by a slave device SL1, SL2, upstream of optocoupler OP2. Timing diagram C12 represents the corresponding data signal at the input of optocoupler OP1 of master device MS1 and terminal MT. Timing diagram C13 represents the corresponding data signal received by master device MS1 or terminal MT downstream of optocoupler OP1. According to timing diagram C12, the low state voltage of the data signal is at a level too high (about 3 V) to block the transistor of the optocoupler OP1. As a result, the signal at the output of the optocoupler OP1 remains high (timing diagram C13).

La figure 4C montre des chronogrammes C21 , C22, C23, C24. Le chronogramme C21 représente un signal de données émis par un dispositif esclave SL1 , SL2, en amont de l’optocoupleur OP2. Le chronogramme C22 représente le signal de données correspondant, en sortie de l’optocoupleur OP2 (en entrée du circuit ACT). Le chronogramme C23 représente le signal de données correspondant reçu par le dispositif maitre MS1 ou le terminal MT en amont de l’optocoupleur OP1 (en sortie du circuit ACT). Le chronogramme C24 représente le signal de données correspondant reçu par le dispositif maitre MS1 ou le terminal MT en aval de l’optocoupleur OP1. D’après le chronogramme C23, la tension de l’état bas du signal de données est située à peu près à celle de l’état bas du chronogramme C2. Le temps de commutation du transistor T1 influe sur l’intervalle de temps TC1 entre les fronts montants des signaux C21 et C24 et sur l’intervalle de temps TC2 entre les fronts montants des signaux C21 et C22. Sur la figure 4C, l’intervalle de temps TC1 est d’environ 52 ps, lorsque les résistances R1 , R2 et R3 sont respectivement égales à 51 Q, 510 Q et 3,9 kQ. Dans ces conditions, l’intervalle de temps TC2 est d’environ 25 ps. Figure 4C shows timing diagrams C21, C22, C23, C24. Timing diagram C21 represents a data signal emitted by a slave device SL1, SL2, upstream of the optocoupler OP2. Timing diagram C22 represents the corresponding data signal, at the output of the optocoupler OP2 (at the input of the ACT circuit). Timing diagram C23 represents the corresponding data signal received by the master device MS1 or the terminal MT upstream of the optocoupler OP1 (at the output of the ACT circuit). Timing diagram C24 represents the corresponding data signal received by the master device MS1 or the terminal MT downstream of the optocoupler OP1. According to timing diagram C23, the voltage of the low state of the data signal is located approximately at that of the low state of timing diagram C2. The switching time of transistor T1 affects the time interval TC1 between the rising edges of signals C21 and C24 and the time interval TC2 between the rising edges of signals C21 and C22. In Figure 4C, the time interval TC1 is about 52 ps, when resistors R1, R2 and R3 are respectively equal to 51 Q, 510 Q and 3.9 kQ. Under these conditions, the time interval TC2 is about 25 ps.

La figure 5 représente un circuit d’adaptation ACT1 , selon un autre exemple de réalisation. Le circuit ACT1 diffère du circuit d’adaptation ACT en ce que la résistance R3 est supprimée, et remplacée par une résistance R4 connectée entre la borne ATX et la source de tension ALM. Figure 5 shows an adaptation circuit ACT1, according to another exemplary embodiment. The circuit ACT1 differs from the adaptation circuit ACT in that the resistor R3 is removed, and replaced by a resistor R4 connected between the ATX terminal and the voltage source ALM.

Selon un mode de réalisation, la résistance R2 est comprise entre 220 et 1 ,1 kQ et la résistance R4 est comprise entre 200 Q et 1 kQ. According to one embodiment, the resistor R2 is between 220 and 1.1 kΩ and the resistor R4 is between 200 Ω and 1 kΩ.

La figure 6 montre des chronogrammes C31 , C32, C33, C34. Le chronogramme C31 représente le signal de données émis par un dispositif esclave SL1 , SL2, en amont de l’optocoupleur OP2. Le chronogramme C32 représente le signal de données correspondant, en sortie de l’optocoupleur OP2 (en entrée du circuit ACT1 ). Le chronogramme C33 représente le signal de données correspondant reçu par le dispositif maitre MS1 ou le terminal MT en amont de l’optocoupleur OP1 (en sortie du circuit ACT1 ). Le chronogramme C34 représente le signal de données correspondant reçu par le dispositif maitre MS1 ou le terminal MT en aval de l’optocoupleur OP1 . Figure 6 shows timing diagrams C31, C32, C33, C34. Timing diagram C31 represents the data signal emitted by a slave device SL1, SL2, upstream of optocoupler OP2. Timing diagram C32 represents the corresponding data signal, at the output of optocoupler OP2 (at the input of circuit ACT1). Timing diagram C33 represents the corresponding data signal received by the master device MS1 or the terminal MT upstream of optocoupler OP1 (at the output of circuit ACT1). Timing diagram C34 represents the corresponding data signal received by the master device MS1 or the terminal MT downstream of optocoupler OP1.

Le temps de commutation du transistor T1 influe sur l’intervalle de temps TC1 entre les fronts montants des signaux C31 et C34 et sur l’intervalle de temps TC2 entre les fronts montants des signaux C31 et C32. Sur la figure 6, l’intervalle de temps TC1 est ramené à environ 24 ps, lorsque les résistances R1 , R2 et R4 sont respectivement égales à 51 Q, 510 Q et 300 Q. Dans ces conditions, l’intervalle de temps TC2 est d’environ 4 ps. En modifiant ainsi les résistances (R3 remplacé par R4) du circuit d’adaptation ACT, le courant fourni à la base du transistor T1 dans le circuit ACT1 est environ quatre fois plus élevé que dans le circuit ACT, ce qui permet de diviser le temps d’ouverture du transistor T1 par au moins quatre, avec cependant une légère dégradation du temps de fermeture du transistor T1 résultant en de faibles écarts des fronts descendants des signaux C31 , C32, C33 avec le front descendant du signal C34. The switching time of transistor T1 influences the time interval TC1 between the rising edges of signals C31 and C34 and the time interval TC2 between the rising edges of signals C31 and C32. In Figure 6, the time interval TC1 is reduced to about 24 ps, when the resistors R1, R2 and R4 are respectively equal to 51 Q, 510 Q and 300 Q. Under these conditions, the time interval TC2 is of about 4 ps. By thus modifying the resistors (R3 replaced by R4) of the adaptation circuit ACT, the current supplied to the base of the transistor T1 in the circuit ACT1 is about four times higher than in the circuit ACT, which makes it possible to divide the opening time of the transistor T1 by at least four, with however a slight degradation of the closing time of the transistor T1 resulting in small deviations of the falling edges of the signals C31, C32, C33 with the falling edge of the signal C34.

Il apparaîtra clairement à l’homme de l’art que la présente invention est susceptible de diverses variantes de réalisation. En particulier, l’invention n’est pas limitée à l’exemple de circuit présenté en figure 3. En effet, d’autres circuits peuvent aisément être imaginés par l’homme du métier pour augmenter la différence de tension du signal de données entre l’état haut et l’état bas de ce signal, et réduire la durée des transitions entre l’état haut et l’état bas de ce signal. It will be clear to those skilled in the art that the present invention is susceptible to various variant embodiments. In particular, the invention is not limited to the example circuit presented in FIG. 3. Indeed, other circuits can easily be imagined by those skilled in the art to increase the voltage difference of the data signal between the high state and the low state of this signal, and reduce the duration of the transitions between the high state and the low state of this signal.

Claims

REVENDICATIONS 1 .Procédé d’écoute de données transmises par un bus de type multipoint (MDB), le procédé comprenant des étapes consistant à : connecter un terminal (MT) à une première liaison (L3) à observer du bus MDB (B2), transmettant un signal de données émis par un dispositif esclave (SL1 , SL2) à un dispositif maitre (MS1 ) ; interposer un circuit d’adaptation (ACT) sur la première liaison à observer, entre un point de connexion (STX) du dispositif esclave et un point de connexion (MRX) du dispositif maitre et du terminal ; recevoir un signal de données transmis par le dispositif esclave au point de connexion du dispositif esclave ; transformer le signal de données, par le circuit d’adaptation, en augmentant un écart de tension entre un état haut et un état bas du signal de données, et en réduisant une durée de transition entre l’état haut et l’état bas ; transmettre, par le circuit d’adaptation, le signal de données transformé au point de connexion du dispositif maitre et du terminal ; et acquérir, par le terminal et le dispositif maitre, des données transmises par le signal de données transformé, au point de connexion du dispositif maitre et du terminal. 1. A method for listening to data transmitted by a multipoint bus (MDB), the method comprising steps consisting in: connecting a terminal (MT) to a first link (L3) to be observed of the MDB bus (B2), transmitting a data signal emitted by a slave device (SL1, SL2) to a master device (MS1); interposing an adaptation circuit (ACT) on the first link to be observed, between a connection point (STX) of the slave device and a connection point (MRX) of the master device and the terminal; receiving a data signal transmitted by the slave device at the connection point of the slave device; transforming the data signal, by the adaptation circuit, by increasing a voltage difference between a high state and a low state of the data signal, and by reducing a transition time between the high state and the low state; transmitting, by the adaptation circuit, the transformed data signal to the connection point of the master device and the terminal; and acquiring, by the terminal and the master device, data transmitted by the transformed data signal, at the connection point of the master device and the terminal. 2. Procédé selon la revendication 1 , comprenant : une étape d’élévation, par le circuit d’adaptation (ACT), d’une intensité de courant du signal de données émis vers le dispositif maitre (MS1 ) et le terminal (MT) afin d’atteindre une valeur nominale pour alimenter deux optocoupleurs (OP1 ) sans que l’intensité de courant soit excessive pour alimenter un seul optocoupleur, et/ou une étape de blocage, par le circuit d’adaptation (ACT), d’un optocoupleur (OP2) du dispositif esclave (SL1 , SL2) émettant le signal de données, à la suite d’une transition de l’état bas vers l’état haut, en un temps de commutation équivalent à celui atteint lorsqu’un seul dispositif maitre est connecté au bus (B2). 2. Method according to claim 1, comprising: a step of raising, by the adaptation circuit (ACT), a current intensity of the data signal emitted to the master device (MS1) and the terminal (MT) in order to reach a nominal value to supply two optocouplers (OP1) without the current intensity being excessive to supply a single optocoupler, and/or a step of blocking, by the adaptation circuit (ACT), an optocoupler (OP2) of the slave device (SL1, SL2) emitting the data signal, following a transition from the low state to the high state, in a switching time equivalent to that reached when a single master device is connected to the bus (B2). 3. Procédé selon la revendication 1 ou 2, dans lequel la connexion du terminal (MT) à la première liaison (L3) est effectuée à l’aide d’un connecteur de type maitre (MC) du terminal. 3. Method according to claim 1 or 2, in which the connection of the terminal (MT) to the first link (L3) is carried out using a master type connector (MC) of the terminal. 4. Procédé selon l’une des revendications 1 à 3, comprenant des étapes consistant à : connecter le terminal (MT) à une seconde liaison à observer (L4) du bus MDB (B2), la seconde liaison transmettant un signal de données émis par le dispositif maitre (MS1 ) vers le dispositif esclave (SL1 , SL2) ; et acquérir, par le terminal, des données transmises par le signal de données transmis par le dispositif maitre, sur la seconde liaison à observer. 4. Method according to one of claims 1 to 3, comprising steps consisting of: connecting the terminal (MT) to a second link to be observed (L4) of the MDB bus (B2), the second link transmitting a data signal emitted by the master device (MS1) to the slave device (SL1, SL2); and acquiring, by the terminal, data transmitted by the data signal transmitted by the master device, on the second link to be observed. 5. Procédé selon la revendication 4, dans lequel la connexion du terminal (MT) à la seconde liaison (L4) est effectuée à l’aide d’un connecteur de type esclave (MC) du terminal. 5. Method according to claim 4, in which the connection of the terminal (MT) to the second link (L4) is carried out using a slave type connector (MC) of the terminal. 6. Procédé selon l’une des revendications 1 à 5, comprenant une étape de transmission, par le terminal (MT) des données acquises à une unité de traitement, directement ou par l’intermédiaire d’un réseau de transmission de données tel qu’internet. 6. Method according to one of claims 1 to 5, comprising a step of transmission, by the terminal (MT) of the acquired data to a processing unit, directly or via a data transmission network such as the Internet. 7. Dispositif (AD) d’adaptation de signal comprenant un circuit d’adaptation (ACT) configuré pour : se connecter entre un premier point de connexion (STX) d’une liaison à observer (L3) d’un bus de type multipoint (MDB) (B2) et un second point de connexion (MRX) de la liaison à observer, la liaison à observer transmettant un signal de données émis au premier point de connexion par un dispositif esclave (SL1 , SL2) à un dispositif maitre (MS1 ) connecté au second point de connexion et configuré pour recevoir le signal de données ; recevoir le signal de données au premier point de connexion ; transformer le signal de données en augmentant un écart de tension entre un état haut et un état bas du signal de données, et en réduisant une durée de transition entre l’état haut et l’état bas ; et transmettre le signal de données transformé au second point de connexion, le second point de connexion étant connecté à un terminal (MT) configuré pour observer le signal de données. 7. Signal adaptation device (AD) comprising an adaptation circuit (ACT) configured to: connect between a first connection point (STX) of a link to be observed (L3) of a multipoint type bus (MDB) (B2) and a second connection point (MRX) of the link to be observed, the link to be observed transmitting a data signal emitted at the first connection point by a slave device (SL1, SL2) to a master device (MS1) connected to the second connection point and configured to receive the data signal; receive the data signal at the first connection point; transform the data signal by increasing a voltage difference between a high state and a low state of the data signal, and by reducing a transition time between the high state and the low state; and transmit the transformed data signal to the second connection point, the second connection point being connected to a terminal (MT) configured to observe the data signal. 8. Dispositif selon la revendication 7, comprenant : un premier connecteur (AC1 ) pour se connecter à un dispositif maitre (MS1 ), un second connecteur (AC2) pour se connecter à au moins un dispositif esclave (SL1 , SL2, MT), et un troisième connecteur (AC3) pour se connecter à un connecteur maitre (MC) d’un terminal (MT) pour observer les signaux de données transmis par le au moins un dispositif esclave au dispositif maitre. 8. Device according to claim 7, comprising: a first connector (AC1) for connecting to a master device (MS1), a second connector (AC2) for connecting to at least one slave device (SL1, SL2, MT), and a third connector (AC3) for connecting to a master connector (MC) of a terminal (MT) for observing the data signals transmitted by the at least one slave device to the master device. 9. Dispositif selon la revendication 7 ou 8, dans lequel le circuit d’adaptation (ACT) comprend : un circuit d’alimentation (ALM) relié à des liaisons de transmission (L1 , L2) d’une tension d’alimentation et d’une tension de masse du bus MDB (B2), le circuit d’alimentation étant configuré pour former une source de tension (SV), à partir des tensions d’alimentation et de masse, un transistor bipolaire (T1 ) comprenant une borne d’émetteur connectée au second point de connexion (MRX), une première résistance (R1 ) reliant une borne de collecteur du transistor à la masse, une deuxième résistance (R2) reliant une borne de base du transistor au premier point de connexion (STX), et une troisième résistance (R3, R4) reliant la source de tension (SV) à la borne de base du transistor bipolaire ou au premier point de connexion. 9. Device according to claim 7 or 8, in which the adaptation circuit (ACT) comprises: a power supply circuit (ALM) connected to transmission links (L1, L2) of a supply voltage and a ground voltage of the MDB bus (B2), the power supply circuit being configured to form a voltage source (SV), from the supply and ground voltages, a bipolar transistor (T1) comprising an emitter terminal connected to the second connection point (MRX), a first resistor (R1) connecting a collector terminal of the transistor to ground, a second resistor (R2) connecting a base terminal of the transistor to the first connection point (STX), and a third resistor (R3, R4) connecting the voltage source (SV) to the base terminal of the bipolar transistor or to the first connection point. 10. Dispositif selon la revendication 9, dans lequel : la première résistance (R1 ) présente une valeur fixée de manière à ce que le signal de données transmis par le au moins un dispositif esclave (SL1 , SL2) au dispositif maitre (MS1 ) présente une intensité de courant atteignant une valeur nominale pour alimenter deux optocoupleurs (OP1 ) sans que l’intensité de courant soit excessive pour alimenter un seul optocoupleur, et/ou les première et deuxième résistances (R2, R3) présentent des valeurs choisies pour bloquer le transistor bipolaire (T1 ), à la suite d’une transition de l’état bas vers l’état haut du signal de données, en un temps de commutation équivalent à celui atteint lorsqu’un seul dispositif maitre est connecté au bus (B2). 10. Device according to claim 9, in which: the first resistor (R1) has a value set so that the data signal transmitted by the at least one slave device (SL1, SL2) to the master device (MS1) has a current intensity reaching a nominal value to power two optocouplers (OP1) without the current intensity being excessive to power a single optocoupler, and/or the first and second resistors (R2, R3) have values chosen to block the bipolar transistor (T1), following a transition from the low state to the high state of the data signal, in a switching time equivalent to that reached when a single master device is connected to the bus (B2). 11. Dispositif selon la revendication 9 ou 10, dans lequel : la première résistance (R1 ) présente une valeur comprise entre 40 et 60 Q, la deuxième résistance (R2) présente une valeur comprise entre 220 et 1 ,1 kQ, la troisième résistance (R3, R4) présente une valeur comprise entre 2.5 et 5,5 kQ lorsqu’elle est connectée à la borne de base du transistor bipolaire (T1 ), et entre 200 Q et 1 kQ lorsqu’elle est connectée au premier point de connexion (STX). 11. Device according to claim 9 or 10, in which: the first resistor (R1) has a value between 40 and 60 Q, the second resistor (R2) has a value between 220 and 1.1 kQ, the third resistor (R3, R4) has a value between 2.5 and 5.5 kQ when it is connected to the base terminal of the bipolar transistor (T1), and between 200 Q and 1 kQ when it is connected to the first connection point (STX). 12. Dispositif selon l’une des revendications 9 à 11 , dans lequel la source d’alimentation (SV) est comprise entre 3 et 6 V. 12. Device according to one of claims 9 to 11, in which the power source (SV) is between 3 and 6 V. 13. Système monétique comprenant : un dispositif maitre (MS1 ), au moins un dispositif esclave (SL1 , SL2), un terminal (MT) d’observation des échanges de données entre le dispositif maitre et le dispositif esclave jouant à la fois le rôle de dispositif maitre et de dispositif esclave, un dispositif d’adaptation (AD) selon l’une des revendications 7 à 12, et un bus de type multipoint (MDB) (B2) reliant un connecteur de type maitre (MC) du dispositif maitre et un connecteur de type maitre (MC) du terminal au dispositif d’adaptation et un connecteur de type esclave (SC) de l’au moins un dispositif esclave (SL1 , SL2, MT) au dispositif d’adaptation. 13. Electronic payment system comprising: a master device (MS1), at least one slave device (SL1, SL2), a terminal (MT) for observing data exchanges between the master device and the slave device playing the role of both master device and slave device, an adaptation device (AD) according to one of claims 7 to 12, and a multipoint type bus (MDB) (B2) connecting a master type connector (MC) of the master device and a master type connector (MC) of the terminal to the adaptation device and a slave type connector (SC) of the at least one slave device (SL1, SL2, MT) to the adaptation device. 14. Système selon la revendication 13, dans lequel le terminal (MT) comprend un connecteur de type esclave (SC) relié par le bus (B2) au dispositif d’adaptation (AD). 14. System according to claim 13, in which the terminal (MT) comprises a slave type connector (SC) connected by the bus (B2) to the adaptation device (AD). 15. Système selon la revendication 14, dans lequel le terminal (MT) est un terminal de paiement ayant une fonction d’observation des données transmises par le bus (B2) entre le dispositif maitre (MS1 ) et le au moins un dispositif esclave (SL1 , SL2). 15. System according to claim 14, in which the terminal (MT) is a payment terminal having a function of observing the data transmitted by the bus (B2) between the master device (MS1) and the at least one slave device (SL1, SL2).
PCT/FR2024/050296 2023-03-16 2024-03-12 Method for listening to a multipoint-type bus (mdb) WO2024189289A1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FRFR2302453 2023-03-16
FR2302453A FR3146737B1 (en) 2023-03-16 2023-03-16 Method for listening to a multipoint MDB type bus
FR2313690A FR3156623A3 (en) 2023-12-06 2023-12-06 Method for listening to a multipoint MDB type bus
FRFR2313690 2023-12-06

Publications (1)

Publication Number Publication Date
WO2024189289A1 true WO2024189289A1 (en) 2024-09-19

Family

ID=90675313

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2024/050296 WO2024189289A1 (en) 2023-03-16 2024-03-12 Method for listening to a multipoint-type bus (mdb)

Country Status (1)

Country Link
WO (1) WO2024189289A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150254154A1 (en) * 2014-03-10 2015-09-10 Qualcomm Incorporated Systems and methods for detecting errors and recording actions on a bus
US9626270B2 (en) * 2014-09-26 2017-04-18 Intel Corporation Link retraining based on runtime performance characteristics

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150254154A1 (en) * 2014-03-10 2015-09-10 Qualcomm Incorporated Systems and methods for detecting errors and recording actions on a bus
US9626270B2 (en) * 2014-09-26 2017-04-18 Intel Corporation Link retraining based on runtime performance characteristics

Similar Documents

Publication Publication Date Title
FR2752126A1 (en) SYSTEM FOR REMOTE POWERING OF ELEMENTS CONNECTED TO A NETWORK
FR2512612A1 (en) DISTRIBUTION SYSTEM FOR LOCAL FIBER NETWORK
FR2760163A1 (en) TELECOMMUNICATION APPARATUS PROVIDED WITH DEVICE FOR RECOGNIZING PERIPHERALS
FR2748359A1 (en) BIDIRECTIONAL VOLTAGE CONVERTER
CH629632A5 (en) DEVICE FOR AUTOMATICALLY CONTROLLING THE GAIN OF A RECEPTION CHANNEL OF A TRANSMISSION INSTALLATION COMPRISING OPTICAL LINKS.
EP0027413A1 (en) System for the simultaneous integral multiple-access transmission over optical fibre transmission lines
WO2024189289A1 (en) Method for listening to a multipoint-type bus (mdb)
EP0504060B1 (en) Method and circuit for transmission detection in bidirectional differential links
FR3156623A3 (en) Method for listening to a multipoint MDB type bus
FR2830156A1 (en) Television video signal domestic distribution system having antenna/cable passing low voltage twisted pair transformer/processor and signals low voltage system distributed/TV output cable transformed.
FR3146737A1 (en) Method of listening to a multipoint MDB type bus
WO2017125378A1 (en) Device for connecting an electronic unit to a vehicle harness, associated system and method
FR3019946A1 (en) COMMUNICATION SYSTEM IN AN ELECTRICAL INSTALLATION COMPRISING BATTERIES
FR2992486A1 (en) ELECTRICAL CUTTING CIRCUIT OF AN ELECTRIC POWER SUPPLY WITH TRANSISTORS AND FUSES WITH REDUNDATED LOGIC
FR3035290A1 (en) ELECTRONIC CARD AND CORRESPONDING SIGNAL ACQUISITION AND GENERATION SYSTEM COMPRISING ONE OR MORE PROGRAMMABLE DIGITAL MATRIX SWITCHES
EP2290632B1 (en) Multiplexing device, monitoring installation comprising such a device and monitoring method
EP0261043A1 (en) Electronic circuit tester
FR2537368A1 (en) SYSTEM FOR IDENTIFYING LOCAL STATIONS BY A CENTRAL INTERROGATION STATION
EP2913685B1 (en) Universal interface for detector
EP1533947B1 (en) Apparatus for unidirectinal connection in an Ethernet network
WO1995014333A1 (en) Electrical switching assembly
FR2776443A1 (en) ELECTRICAL ISOLATION CIRCUIT BETWEEN A BIDIRECTIONAL BUS AND A PERIPHERAL CIRCUIT
FR2803141A1 (en) RECONFIGURABLE SWITCHING MATRIX ESPECIALLY FOR SPATIAL APPLICATIONS
CA2328395A1 (en) Single inlet and multiple outlet electronic switching machine and its application to a switching matrix
EP0440545A1 (en) Hardware device identifiable by a program using standard or non-standard communication means

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24715675

Country of ref document: EP

Kind code of ref document: A1