[go: up one dir, main page]

WO2024052617A1 - Procede de fabrication d'une structure pour le transfert de puces - Google Patents

Procede de fabrication d'une structure pour le transfert de puces Download PDF

Info

Publication number
WO2024052617A1
WO2024052617A1 PCT/FR2023/051336 FR2023051336W WO2024052617A1 WO 2024052617 A1 WO2024052617 A1 WO 2024052617A1 FR 2023051336 W FR2023051336 W FR 2023051336W WO 2024052617 A1 WO2024052617 A1 WO 2024052617A1
Authority
WO
WIPO (PCT)
Prior art keywords
chips
intermediate substrate
substrate
tiling
crystallographic plane
Prior art date
Application number
PCT/FR2023/051336
Other languages
English (en)
Inventor
Clément CASTAN
Jérôme DECHAMP
Laurent Bally
Loic Sanchez
Frank Fournel
Original Assignee
Commissariat A L'energie Atomique Et Aux Energies Alternatives
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat A L'energie Atomique Et Aux Energies Alternatives filed Critical Commissariat A L'energie Atomique Et Aux Energies Alternatives
Priority to KR1020257007205A priority Critical patent/KR20250060878A/ko
Priority to CN202380062782.9A priority patent/CN119836675A/zh
Priority to EP23777324.7A priority patent/EP4584811A1/fr
Publication of WO2024052617A1 publication Critical patent/WO2024052617A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Definitions

  • the present invention relates to the general field of methods for transferring material from a donor substrate to a receiver substrate, and more particularly to methods for transferring a pseudo-substrate formed from a tiling of chips onto a receiver substrate.
  • the invention relates to a method of manufacturing a structure allowing the transfer of a pseudo-substrate formed from a tiling of chips to a receiving substrate.
  • the invention also relates to such a transfer structure.
  • the invention also relates to a transfer method implementing such a structure.
  • the invention finds applications in numerous industrial fields, and in particular for the manufacture of substrates made of a material of interest existing only at smaller sizes.
  • the invention is particularly advantageous for manufacturing substrates made of semiconductor material, for example of the III-V type, and in particular substrates of indium phosphide (InP).
  • the invention is particularly interesting since it makes it possible to manufacture a transfer structure, comprising a pseudo-substrate formed from a tiling of chips, mechanically stable and less fragile than that of the prior art.
  • GaAs and InP semiconductor materials are promising materials for many applications such as photonics and optoelectronics.
  • these materials are very fragile, rare and expensive. They are therefore generally manufactured in the form of small diameter ingots (typically 100 mm in diameter or even up to 150 mm in diameter), which limits the scope of their applications.
  • an intermediate substrate typically a slice of semiconductor material ('wafer'), for example silicon
  • a transfer structure comprising an intermediate substrate covered by a paving of chips, the paving chip forming a pseudo-donor substrate made of material of interest (InP)
  • the chips have a square shape and the substrate a circular shape. No chip can therefore be stuck to the edge of the substrate (figure 1).
  • the flea-free zone called the exclusion zone, has a crenellated shape.
  • the substrates can be transported in standard microelectronics boxes.
  • An aim of the present invention is to remedy the disadvantages of the prior art and to propose a method of manufacturing a structure for the transfer of chips remedying the disadvantages of the prior art and, in particular, having better mechanical strength. .
  • the present invention proposes a method of manufacturing a chip transfer structure comprising the following steps: i) providing an intermediate substrate, having a first surface, ii) sticking chips onto the first surface of the intermediate substrate, whereby a tiling of chips is formed, the chips covering both the central area and the peripheral area of the first surface of the intermediate substrate, the chips covering the peripheral area protruding of the first surface of the intermediate substrate, the method further comprising a step iii) of trimming, after step ii), during which the ends of the chips protruding from the first surface of the intermediate substrate are removed, whereby the chips of the peripheral part are truncated, and a chip transfer structure is obtained comprising an intermediate substrate covered by a pseudo-donor substrate formed from a tiling of chips.
  • the invention fundamentally differs from the prior art in that the intermediate substrate is covered by a tiling of chips both at the central zone of the first surface and at the peripheral zone of the first surface. We thus obtain a paved wafer forming a pseudo-substrate that can be transferred to a receiving substrate.
  • the chip mapping (i.e. the chip tiling) formed by all the chips is circular, like the first surface of the intermediate substrate. This makes it possible to have a pseudo-substrate of standard shape in microelectronics.
  • the chips do not protrude from the intermediate substrate and the structure can be easily transported in conventional boxes, handled and used in microelectronics equipment.
  • the round shape also makes it possible to better dry the plates by Marangoni effect or centrifugation and thus facilitate all the wet stages taking place with the rotating substrates.
  • step iii) of trimming is carried out by cutting (trimming') and/or mechanical rectification ('grinding').
  • the process comprises a step iv) during which the chips are thinned.
  • Step iii) is advantageously carried out after step iv). It could also be carried out between step ii) and step iii).
  • the chips are glued to the intermediate substrate by direct bonding.
  • the tiling of the chips is offset relative to the crystallographic plane of the substrate.
  • the cutting lines, formed by the inter-chip spaces are rotated relative to the crystallographic plane of the substrate on which they are stuck, which limits cleavage and therefore breakage of the structure.
  • the structures obtained are less fragile, which facilitates their handling and their use in automated equipment.
  • the chips are for example made of a semiconductor material, in particular an III-V semiconductor material, such as indium phosphide.
  • the chips covering the peripheral zone are different from the chips covering the central zone, for example of different qualities, different materials and/or different dimensions.
  • the invention also relates to a chip transfer structure comprising an intermediate substrate covered by a donor pseudo-substrate formed from a tiling of chips, the chips being glued to a first surface of the intermediate substrate, the chips covering both the area central and the peripheral zone of the first surface of the intermediate substrate.
  • the chips positioned on the peripheral part are truncated so as not to protrude from the first surface of the intermediate substrate.
  • the “central” fleas and the edge fleas can be of different quality (for example the doping level or the crystal defect rate). They can also be of different types to minimize manufacturing costs.
  • the tiling of the chips is offset relative to the crystallographic plane of the substrate.
  • the intermediate substrate is made of silicon and/or the chips are made of InP.
  • the invention also relates to a chip transfer method comprising the following steps: a) providing a transfer structure as defined above, comprising an intermediate substrate covered by a donor pseudo-substrate formed of a tiling of chips, the chips being glued to a first surface of the intermediate substrate, the chips covering both the central zone and the peripheral zone of the first surface of the intermediate substrate, the chips positioned on the peripheral part being truncated so as not to protrude from the first surface of the intermediate substrate. b) transfer a layer of the pseudo-substrate to a recipient substrate, for example with a Smart CutTM process.
  • Figure 1 previously described in the prior art, represents schematically and in top view, an intermediate substrate covered by chips to be transferred.
  • Figures 2A and 2B represent, schematically, different stages of a process for manufacturing a chip transfer structure, comprising an intermediate substrate covered by chips to be transferred, according to a first embodiment of the invention, the transfer structure is shown in top view.
  • Figures 3A and 3B represent, schematically, different stages of a process for manufacturing a chip transfer structure, comprising an intermediate substrate covered by chips to be transferred, according to a second embodiment of the invention, the transfer structure is shown in top view.
  • Figures 4A, 4B, 4C, 4D and 4E represent, schematically, different stages of a process for manufacturing a chip transfer structure, comprising an intermediate substrate covered by chips to be transferred, according to a third mode of embodiment of the invention, the transfer structure is shown in top view.
  • Figure 5 represents, schematically and in section, the transfer structure shown in Figure 4E.
  • Figure 6A is a photographic photograph of a chip transfer structure whose chip tiling is aligned with respect to the notch according to a particular embodiment of the invention, the structure is made of silicon.
  • Figure 6B is a photographic image of a chip transfer structure whose chip tiling is misaligned with respect to the notch by an angle of 7°, according to another particular embodiment of the invention, the structure is made of silicon.
  • the invention is particularly interesting for the manufacture of substrates of large diameters (typically 200 mm or even 300 mm in diameter), and in particular for the manufacture of InPOSi substrates of large diameters.
  • the application is not limited to InP and is applicable to many other materials.
  • the method of manufacturing the transfer structure 100 comprises the following successive steps: i) providing an intermediate substrate 110, ii) sticking chips 121, 122 on a first surface of the intermediate substrate, a first group of chips 121 covering the central zone of the first surface of the intermediate substrate 110 and a second group of chips 122 covering the peripheral zone of the first surface of the intermediate substrate 110 and protruding from the first surface of the intermediate substrate 110 ( Figures 2A, 3A, 4D), iii) carry out a trimming step so as to remove the end of the chips 122 protruding from the first surface of the intermediate substrate 110, whereby the chips 122 of the peripheral zone are truncated and we thus obtain a transfer structure 100 comprising an intermediate substrate (110) covered by a pseudo-donor substrate formed from a tiling of chips (121, 122), the tiling having the same shape as the intermediate substrate 110 ( Figures 2B , 3B, 4E).
  • the method may further comprise a step iv) during which the chips 121, 122 are thinned.
  • Step iv) can be carried out either between step ii) and step iii) or after step iii) . Preferably, it is carried out after step iii).
  • the intermediate substrate 110 provided in step i) is preferably made of a semiconductor material. It is, for example, made of silicon. We will choose, for example, an intermediate substrate 110 made of silicon having a crystalline orientation 100 or 111. It could also be made of germanium. According to another alternative embodiment, the substrate is made of fused silica (or glass).
  • the intermediate substrate 110 is a circular plate or wafer ('wafer' in English terms). It can be, for example, a plate of 200 mm or 300 mm in diameter.
  • the intermediate substrate 110 comprises a first surface (or first main surface) on which the chips 121, 122 will be fixed and a second surface (or second main surface).
  • the first surface and the second surface are parallel to each other. They are separated by a thickness, for example between 100 and 2000 pm and more specifically between 500 pm and 800 pm.
  • the intermediate substrate 110 has on its periphery a marking notch 130 (also called marking notch or 'notch' according to Anglo-Saxon terminology). It makes it possible to identify the orientation of the plate during the different stages of the process.
  • This notch 130 is generally semi-circular. It can penetrate, for example, a few millimeters into the intermediate substrate 110 (for example 1 mm). Notch size is defined in SEMI standards.
  • step ii) the chips 121, 122 are fixed to the intermediate substrate 110 ( Figure 2A or Figure 3A).
  • a first group of chips 121 is positioned on the central zone of the first surface of the intermediate substrate 110.
  • the chips 121 of the first group of chips do not protrude from the first surface of the intermediate substrate 110.
  • a second group of chips 122 is positioned on the peripheral zone of the first surface of the intermediate substrate 110.
  • the chips 122 of the second group of chips protrude from the first surface of the intermediate substrate 110.
  • the glued chips 121, 122 may be identical or different. They can be made of different materials from each other.
  • the chips 121 in the central zone may be made of a first material and the chips 122 in the peripheral zone may be made of a second material.
  • the material(s) chosen from the following materials: InP, AsGa, silicon, germanium, LaNiOs (LNO), lithium titanate (LTO), SiC, diamond, sapphire, silica and glass.
  • the chips 121, 122 may feature integration such as epitaxial layers, metal interconnect levels and/or CMOS.
  • the chips 121, 122 may have the same or different surfaces and/or the same or different shapes.
  • the chips 121 in the central zone may have a larger surface area than the surface area of the chips 122 in the peripheral zone to best optimize the filling of the surface. We will advantageously avoid losing too much material during step iii).
  • the chips 121, 122 can be of any shape. They can, for example, be square or rectangular. Preferably, they are square. For example, the chips have areas between 0.lmm*0.lmm and 20*20mm and, preferably, between lmm*lmm to 10*10mm. Here and subsequently, by between X and Y, we mean that the terminals are included.
  • the chips 121, 122 are, for example, chips with a surface area of 1 cm 2 .
  • the thickness of the chips 121, 122 is preferably from a few tens to a few hundred micrometers, for example between 50 pm and 2000 pm and more specifically between 350 pm and 775 pm.
  • the chips 121, 122 are advantageously regularly spaced from each other. Very advantageously, their positioning makes it possible to form cutting lines. Even more advantageously, the chips 121, 122 are arranged so as to form a cutting grid.
  • inter-chip space The space between the chips 121, 122, called inter-chip space, is comprised, for example, between 0.01 and 10 mm and more specifically between 0.2 and 1 mm.
  • the bonding map of the chips 121, 122 can be aligned with respect to the crystal planes of the intermediate substrate 110 on which they are bonded. They are then aligned with respect to the notch 130 ( Figure 2B, Figure 4E). If we consider a line L passing through the notch and through the center of the first circular surface of the substrate, the cutting lines are parallel or perpendicular to this line L.
  • the mapping of the chips 121, 122 is not aligned with respect to the crystalline planes of the intermediate substrate 110 on which they are glued. ( Figure 3B). They are then misaligned with respect to the notch 130.
  • the cutting lines are neither parallel nor perpendicular to the line L defined previously. This misalignment limits cleavages and reduces the fragility of the final structure.
  • the crystallographic planes of the chips are also misaligned with respect to the crystallographic planes of the intermediate substrate.
  • the chips 121, 122 can be bonded by different bonding techniques (direct bonding, polymer bonding, eutectic bonding, thermocompression bonding, anodic bonding).
  • the bonding is direct bonding.
  • step ii) may comprise the following sub-steps:
  • the substrates 120 being able to be the same material or made of different materials and/or the substrates 120 being able to be of identical sizes or of different sizes (a single substrate to be cut is shown in Figure 4A) ,
  • the substrates to be cut can be circular InP substrates of 50, 75 or 100mm in diameter.
  • an intermediate substrate 110 of 200 mm or 300 mm ten plates of 100 mm in diameter can be cut.
  • a heat treatment can advantageously be carried out after bonding the chips 121, 122 to increase the adhesion energy between the chips 121, 122 and the intermediate substrate 110.
  • the intermediate substrate 110 is trimmed in order to remove at least the end of the chips 122 which protrudes from the intermediate substrate 110. According to one embodiment, only the protruding piece is removed, which leads to the formation of truncated chips 122.
  • the chips 122 on the periphery of the intermediate substrate 110 thus match, in part, the shape of the substrate 110.
  • the tiling of chips then has the same shape and the same surface as the first surface of the intermediate substrate 110 (FIGS. 2B and 3B).
  • the tiling of chips then has the same shape as the first surface of the intermediate substrate 100 but a surface smaller than the first surface of the intermediate substrate 110 (FIG. 4E).
  • At least the entire non-bonded area of the chips is removed.
  • This area can be visible, for example, under an acoustic microscope.
  • the clipping step is advantageously carried out by mechanical means.
  • this step can be carried out by mechanical grinding (also called lapping or 'grinding' in Anglo-Saxon terms) and/or by cutting ('trimming' in Anglo-Saxon terms).
  • mechanical grinding also called lapping or 'grinding' in Anglo-Saxon terms
  • cutting 'trimming' in Anglo-Saxon terms
  • step iv) the chips 121, 122 are thinned.
  • the chips 121, 122 can be thinned by mechanical grinding and/or polished by chemical mechanical polishing (or CMP for “Chemical Mechanical Polishing” in Anglo-Saxon terms).
  • CMP chemical mechanical polishing
  • the CMP step makes it possible to give a mirror polished appearance to the chips 121, 122.
  • the chips 121, 122 have the same thickness. For example, the chips are thinned to thicknesses of around 550 pm. It is also possible to go down to thicknesses of a few microns to a few tens of microns.
  • the remaining thickness is chosen so as to be able to make successive layer transfers with a single intermediate plate.
  • Step iv) may include the following sub-steps:
  • the thickness between the chips is preferably greater than the final thickness of the chips after thinning, the filling material can also cover locally the chips or completely the chips 121, 122 (i.e. the chips are encapsulated 121, 122 by the filling material),
  • chips 121, 122 - filling material for example, by mechanical chemical polishing, to obtain a flat surface, or a surface with the filling material in slight withdrawal, for example, from a few nanometers to a few tens of nanometers
  • a structure 100 comprising an intermediate substrate 110 covered with a tiling of chips 121, 122 forming a pseudo-substrate.
  • Both the central zone and the peripheral zone of the intermediate substrate 110 are covered by chips 121, 122.
  • the chips 121 of the central zone are entire.
  • the chips 122 of the peripheral zone are truncated so as not to protrude from the surface of the intermediate substrate 110.
  • the chip tile 121, 122 has the same shape as the intermediate substrate 110 ( Figures 2B, 3B, 4E, 5).
  • Figures 6A and 6B are photographic images, respectively, of a transfer structure 100 called aligned (i.e. paving of chips aligned with respect to the notch) and of a transfer structure 100 called misaligned (i.e. paving of chips misaligned relative to the notch; angle of 7°).
  • aligned i.e. paving of chips aligned with respect to the notch
  • misaligned i.e. paving of chips misaligned relative to the notch; angle of 7°
  • the receiving substrate is a wafer.
  • the receiving substrate is made of semiconductor material.
  • it may be an oxidized silicon substrate or an SOI substrate (for 'Silicon On Insulator' in Anglo-Saxon terminology), that is to say a substrate comprising a layer of silicon on an insulating layer, typically a layer of SiÜ2.
  • SOI substrate is generally also oxidized and therefore has an oxide layer on the surface.
  • the transfer of the donor pseudo-substrate to the recipient substrate is preferably carried out by a Smart CutTM process.
  • the Smart CutTM process may include:
  • the transfer structure i.e. the intermediate substrate and the paving of chips
  • the weakening zone is formed by implanting atomic species, for example hydrogen or helium.
  • atomic species for example hydrogen or helium.
  • the implantation conditions (dose, energy) will be determined by those skilled in the art depending on the nature of the substrate and the desired implantation depth.
  • the initiation of detachment can be carried out for example by means of a mechanical force applied to the weakened zone or by heat treatment (annealing).
  • the transfer structure 100 After transferring the layer of interest to the recipient substrate, the transfer structure 100 is reusable to carry out a new transfer of material of interest.
  • the InP plate 120 to be cut is mounted on a first adhesive film sensitive to ultraviolet radiation (“UV release”), itself stretched over a cutting ring. Chips 121, 122 are cut from the plate with a diamond blade saw. After cutting, the surfaces of the chips are cleaned. To reconstruct the surface of a 110 wafer or slice of 300 mm, it is necessary to cut around ten 120 InP wafers of 100 mm in diameter.
  • UV release ultraviolet radiation
  • the adhesive film is exposed with UV to make it easier to grip the chips.
  • the chips 121, 122 are caught and then positioned on a second virgin adhesive film 40 sensitive to ultraviolet radiation (“UV release”) stretched over a cutting ring.
  • This step can be carried out automatically, with a “pick and place” machine.
  • the goal is to reconstruct on this adhesive film 40 a plate of larger size than the donor plate (i.e. the intermediate substrate).
  • the diameter of the reconstructed surface is, advantageously, greater than the diameter of the intermediate substrate 110 which will receive the chips 121, 122 in order to maximize the reconstructed surface after trimming the chips 121, 122.
  • the chips 121, 122 are collectively cleaned to remove hydrocarbons and particles.
  • a first cleaning under UV/ozone can be carried out to remove the hydrocarbons.
  • the chips 121, 122 can be collectively cleaned with megasounds.
  • the chips 121, 122 are placed face-to-face on the intermediate substrate 110. A slight pressure is applied to the rear face of the adhesive film 40 to facilitate contact between the chips 121, 122 and the intermediate substrate 110. Once the chips 121 , 122 glued, the adhesive film 40 is exposed and peeled.
  • This structure with “overflowing” chips 122 is advantageously subjected to a heat treatment, for example annealing between 250 and 400°C, in order to reinforce the bonding interface.
  • the intermediate substrate 110 on which the chips 121, 122 are stuck is sucked onto a suction plate.
  • the assembly is transferred under a mechanical grinding wheel so that the outer periphery of the teeth of the wheel is positioned vertically at the width of the necessary trimming.
  • this width is reduced to a width greater than 1.5 mm relative to the edge of the substrate 110. This frees the natural edge of the plate 110 and its notch 130.
  • the wheel and/or the suction plate, on which the intermediate substrate 110 is positioned, are then rotated and the wheel descends in parallel so as to remove the thickness of the chips glued to the intermediate substrate 110.
  • the rotation speeds (between 100 and 3000 rpm) and descent speeds of the wheel (between 0.01 and 50pm/s) are adapted depending on the materials and thicknesses to be removed. Several descent speeds can be chained during the stage.
  • the rotation speed of the suction plate is also adapted (the speed being between 100 to 300 rpm).
  • the intermediate substrate 110 covered with chips 121, 122, part of which extends beyond its surface, can be trimmed using the abrasive circular blade cutting technique.
  • the intermediate substrate 110 on which the chips are glued is held on a vacuum table.
  • the cutting blade is circular. It includes an abrasive pad at its periphery with a height at least equal to the working depth.
  • This abrasive filling includes a binder, abrasive grains such as diamond or corundum whose size is adapted to the material to be cut as well as controlled porosity.
  • the intermediate substrate 110 is centered using an optical alignment module or mechanical wedging defined on the edges of the intermediate substrate.
  • the blade is rotated and descends to a defined height relative to the suction plate and the point tangent to the trimming diameter.
  • the intermediate substrate 110 performs a complete rotational movement, which constitutes a trimming pass.
  • the entry of the blade into the intermediate substrate 110 can also be achieved through the edge of the plate and not vertically.
  • the intermediate substrate 110 first carries out a translation movement until reaching the point tangent to the clipping then the intermediate substrate carries out a complete rotation.
  • this width is reduced to at least 1.5mm, which corresponds to the trimming value of notch 130 ('notch').
  • the chips 121, 122 can be thinned by mechanical grinding.
  • the intermediate substrate 110 is positioned on a suction plate (also called a suction table or 'chuck' in English terminology).
  • the surface of the intermediate substrate 110 opposite the chips 121, 122 is in contact with the suction plate.
  • the assembly is positioned under a mechanical grinding wheel.
  • the wheel is vertical to the intermediate substrate 110.
  • the wheel comprises a set of teeth arranged around the periphery of a metal base containing synthetic diamond grains of sizes adapted to the material, a resin or other binder, and controlled porosity.
  • the wheel and/or the suction plate are then rotated and the wheel descends so as to thin the chips stuck to the support substrate to bring them to the same thickness.
  • the rotation speeds (between 100 and 3000 rpm) and descent of the wheel (between 0.01 and 50pm/s) are adapted depending on the materials and thicknesses to remove. Several descent speeds can be chained during this step.
  • the rotation speed of the suction plate can be between 100 and 300 rpm.
  • CMP Chemical mechanical polishing
  • This CMP step makes it possible to compensate for the roughness after mechanical grinding.
  • the intermediate substrate 110 is subjected to a polishing ('buffing') and then cleaning step.
  • the surface of the chips 121, 122 is thus compatible with direct bonding. Transfer of the chips to a recipient substrate:
  • the structure 100 thus obtained can be used to transfer the chips 121, 122 to a recipient substrate or final substrate.
  • the chips 121, 122 are transferred to the recipient substrate, for example, by implementing implantation, bonding and fracture steps.
  • a misaligned transfer structure i.e. that whose tiling is offset with respect to the crystallographic plane of the intermediate substrate 110
  • an aligned structure i.e. that whose tiling is aligned with respect to the crystallographic plane of the intermediate substrate 110

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

Procédé de fabrication d'une structure de transfert (100) comprenant les étapes suivantes : i) fournir un substrat intermédiaire (110), ii) coller des puces (121, 122) sur une première surface d'un substrat intermédiaire (110), moyennant quoi on forme un pavage de puces (121, 122), les puces (121, 122) recouvrant à la fois la zone centrale et la zone périphérique du substrat intermédiaire (110), les puces (122) positionnées sur la zone périphérique dépassant de la surface du substrat intermédiaire (110), le procédé comprenant en outre une étape iii) de détourage, après l'étape ii), au cours de laquelle on retire le bout des puces (122) dépassant de la surface du substrat intermédiaire (110), moyennant quoi les puces (122) de la partie périphérique sont tronquées, et on obtient une structure de transfert (100) comprenant un substrat intermédiaire (110) recouvert par un pseudo-substrat donneur formé d'un pavage de puces (121, 122), le pavage des puces (121, 122, étant décalé par rapport au plan cristallographique du substrat intermédiaire (110).

Description

PROCÉDÉ DE FABRICATION D'UNE STRUCTURE POUR LE TRANSFERT DE PUCES
Description
DOMAINE TECHNIQUE
La présente invention se rapporte au domaine général des procédés de transfert de matériau d'un substrat donneur à un substrat récepteur, et plus particulièrement aux procédés de transfert d'un pseudo-substrat formé d'un pavage de puces sur un substrat récepteur.
L'invention concerne un procédé de fabrication d'une structure permettant le transfert d'un pseudo-substrat formé d'un pavage de puces vers un substrat récepteur.
L'invention concerne également une telle structure de transfert.
L'invention concerne également un procédé de transfert mettant en œuvre une telle structure.
L'invention trouve des applications dans de nombreux domaines industriels, et notamment pour la fabrication de substrats en un matériau d'intérêt n'existant qu'à des tailles inférieures. L'invention est particulièrement avantageuse pour fabriquer des substrats en matériau semi-conducteur, par exemple de type lll-V, et en particulier des substrats en phosphure d'indium (InP).
L'invention est particulièrement intéressante puisqu'elle permet de fabriquer une structure de transfert, comprenant un pseudo-substrat formé d'un pavage de puces, stable mécaniquement et moins fragile que celle de l'art antérieur.
ÉTAT DE LA TECHNIQUE ANTÉRIEURE
Les matériaux semi-conducteurs GaAs et InP sont des matériaux prometteurs pour de nombreuses applications telles que la photonique et l'optoélectronique. Cependant, ces matériaux sont très fragiles, rares et coûteux. Ils sont donc généralement fabriqués sous forme de lingots de petits diamètres (typiquement de 100 mm de diamètre voire jusqu'à 150 mm de diamètre), ce qui limite le champ de leurs applications.
Afin de remédier à cet inconvénient, comme décrit dans l'article de Ghyselen et al. (Phys. Status Solidi A 2022, 219, 2100543), il est possible de fabriquer des substrats InPOSi de 200 mm de diamètre en fabriquant un pavage de puces de InP formant un pseudo-substrat, puis en transférant une couche mince de ce pseudo-substrat sur un substrat SOI. Le procédé comprend les étapes suivantes :
- coller les puces sur un substrat intermédiaire (typiquement une tranche de matériau semi- conducteur ('wafer'), par exemple en silicium), moyennant quoi on obtient une structure de transfert comprenant un substrat intermédiaire recouvert par un pavage de puces, le pavage de puce formant un pseudo-substrat donneur en matériau d'intérêt (InP),
- réaliser un procédé Smart Cut™ pour transférer une fine couche du pseudo-substrat donneur sur un substrat receveur.
A l'issue de ce procédé, il est possible de réutiliser le pseudo-substrat donneur pour transférer de nouveau une fine couche de matériau d'intérêt sur un autre substrat receveur.
Généralement, comme représenté sur la figure 1, les puces ont une forme carrée et le substrat une forme circulaire. Aucune puce ne peut donc être collée en bord de substrat (figure 1). La zone dépourvue de puces, dite zone d'exclusion, présente une forme en créneau. Ainsi, les substrats peuvent être transportés dans des boîtes standards de microélectronique.
Cependant, la présence des puces collées sur le substrat conduit à une fragilité du substrat, cette fragilité est d'autant plus importante par l'amorce de clivage le long de l'espace entre les puces (espace inter-puces) et perturbe de nombreux procédé de traitement de surface, comme le polissage mécano-chimique (CMP) par exemple.
Il existe donc un besoin de fabriquer des structures de transfert moins fragiles.
EXPOSÉ DE L'INVENTION
Un but de la présente invention est de remédier aux inconvénients de l'art antérieur et de proposer un procédé de fabrication d'une structure pour le transfert de puces remédiant aux inconvénients de l'art antérieur et, en particulier, présentant une meilleure tenue mécanique.
Pour cela, la présente invention propose un procédé de fabrication d'une structure de transfert de puces comprenant les étapes suivantes : i) fournir un substrat intermédiaire, ayant une première surface, ii) coller des puces sur la première surface du substrat intermédiaire, moyennant quoi on forme un pavage de puces, les puces recouvrant à la fois la zone centrale et la zone périphérique de la première surface du substrat intermédiaire, les puces recouvrant la zone périphérique dépassant de la première surface du substrat intermédiaire, le procédé comprenant en outre une étape iii) de détourage, après l'étape ii), au cours de laquelle on retire le bout des puces dépassant de la première surface du substrat intermédiaire, moyennant quoi les puces de la partie périphérique sont tronquées, et on obtient une structure de transfert de puces comprenant un substrat intermédiaire recouvert par un pseudo-substrat donneur formé d'un pavage de puces.
L'invention se distingue fondamentalement de l'art antérieur par le fait que le substrat intermédiaire est recouvert par un pavage de puces à la fois au niveau de la zone centrale de la première surface et au niveau de la zone périphérique de la première surface. On obtient ainsi une tranche pavée ('wafer' pavé) formant un pseudo-substrat pouvant être transféré sur un substrat receveur.
La cartographie de puces (i.e. le pavage de puces) formée par l'ensemble des puces est circulaire, comme la première surface du substrat intermédiaire. Ceci permet d'avoir un pseudo-substrat de forme standard en microélectronique.
Les puces ne dépassent pas du substrat intermédiaire et la structure peut être facilement transportée dans des boites classiques, manipulé et utilisé dans des équipements de microélectronique.
La forme ronde permet également de mieux sécher les plaques par effet Marangoni ou centrifugation et ainsi de faciliter toutes les étapes par voie humide ayant lieu avec les substrats en rotation.
De plus, le fait de coller des puces sur tout le substrat intermédiaire et de le détourer par la suite va permettre de maximiser la surface de couche transférée et donc gagner en rendement sur le procédé. Par exemple, les étapes de CMP ont tendance à arrondir le bord des puces d'extrême bord. Les bords arrondis seront donc, ici, les bords des puces tronquées. Les puces entières de la zone centrale seront ainsi préservées. L'absence des arrêtes en créneaux du pavage de puces en bord de cartographie va permettre de limiter l'usure des consommables, notamment sur des procédés de type polissage mécano-chimique (CMP).
Finalement, la tenue mécanique de la structure obtenue est améliorée par rapport aux substrats de l'art antérieur.
Avantageusement, l'étape iii) de détourage est réalisée par découpe (trimming') et/ou rectification mécanique ('grinding').
Avantageusement, après l'étape ii), le procédé comporte une étape iv) au cours de laquelle on amincit les puces. L'étape iii) est, avantageusement, réalisée après l'étape iv). Elle pourrait également être réalisée entre l'étape ii) et l'étape iii).
Avantageusement, les puces sont collées sur le substrat intermédiaire par collage direct.
Selon un mode de réalisation particulièrement avantageux, le pavage des puces est décalé par rapport au plan cristallographique du substrat. Autrement dit les lignes de découpe, formées par les espaces inter-puces, sont tournées par rapport au plan cristallographique du substrat sur lequel elles sont collées, ce qui limite les clivages et donc la casse de la structure. Ainsi, les structures obtenues sont moins fragiles, ce qui facilite leur manipulation et leur utilisation dans des équipements automatisés.
Ce désalignement n'est en rien problématique pour l'application finale car, lorsque les puces seront transférées, il sera possible de réaligner les plans cristallins du matériau d'intérêt sur le support final.
Les puces, sont par exemple en un matériau semi-conducteur, en particulier un matériau semi-conducteur lll-V, tel que le phosphure d'indium.
Avantageusement, les puces recouvrant la zone périphérique sont différentes des puces recouvrant la zone centrale, par exemple de qualités différentes, de matériaux différents et/ou de dimension différentes.
L'invention concerne également une structure de transfert de puces comprenant un substrat intermédiaire recouvert par un pseudo-substrat donneur formé d'un pavage de puces, les puces étant collées sur une première surface du substrat intermédiaire, les puces recouvrant à la fois la zone centrale et la zone périphérique de la première surface du substrat intermédiaire. Les puces positionnées sur la partie périphérique sont tronquées de manière à ne pas dépasser de la première surface du substrat intermédiaire.
Avantageusement, il peut y avoir deux populations de puces : les puces « centrale » et les puces de bords. Ces deux populations peuvent être de qualité différentes (par exemple le niveau de dopage ou le taux de défaut cristallins). Elles peuvent être aussi de natures différentes pour minimiser les coûts de fabrication.
Avantageusement, le pavage des puces est décalé par rapport au plan cristallographique du substrat.
Avantageusement, le substrat intermédiaire est en silicium et/ou les puces en InP.
L'invention concerne également un procédé de transfert de puces comprenant les étapes suivantes : a) fournir une structure de transfert telle que définie précédemment, comprenant un substrat intermédiaire recouvert par un pseudo-substrat donneur formé d'un pavage de puces, les puces étant collées sur une première surface du substrat intermédiaire, les puces recouvrant à la fois la zone centrale et la zone périphérique de la première surface du substrat intermédiaire, les puces positionnées sur la partie périphérique étant tronquées de manière à ne pas dépasser de la première surface du substrat intermédiaire. b) transférer une couche du pseudo-substrat sur un substrat receveur, par exemple avec un procédé Smart Cut™.
D'autres caractéristiques et avantages de l'invention ressortiront du complément de description qui suit.
Il va de soi que ce complément de description n'est donné qu'à titre d'illustration de l'objet de l'invention et ne doit en aucun cas être interprété comme une limitation de cet objet.
BRÈVE DESCRIPTION DES DESSINS
La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés à titre purement indicatif et nullement limitatif en faisant référence aux dessins annexés sur lesquels :
La figure 1 précédemment décrite dans l'art antérieur, représente de manière schématique et en vue de dessus, un substrat intermédiaire recouvert par des puces à transférer. Les figures 2A et 2B représentent, de manière schématique, différentes étapes d'un procédé de fabrication d'une structure de transfert de puces, comprenant un substrat intermédiaire recouvert par des puces à transférer, selon un premier mode de réalisation de l'invention, la structure de transfert est représentée en vue de dessus.
Les figures 3A et 3B représentent, de manière schématique, différentes étapes d'un procédé de fabrication d'une structure de transfert de puces, comprenant un substrat intermédiaire recouvert par des puces à transférer, selon un deuxième mode de réalisation de l'invention, la structure de transfert est représentée en vue de dessus.
Les figures 4A, 4B, 4C, 4D et 4E représentent, de manière schématique, différentes étapes d'un procédé de fabrication d'une structure de transfert de puces, comprenant un substrat intermédiaire recouvert par des puces à transférer, selon un troisième mode de réalisation de l'invention, la structure de transfert est représentée en vue de dessus.
La figure 5 représente, de manière schématique et en coupe, la structure de transfert représentée à la figure 4E.
La figure 6A est un cliché photographique d'une structure de transfert de puces dont le pavage de puces est aligné par rapport à l'encoche selon un mode de réalisation particulier de l'invention, la structure est en silicium.
La figure 6B est un cliché photographique d'une structure de transfert de puces dont le pavage de puces est désaligné par rapport à l'encoche d'un angle de 7°, selon un autre mode de réalisation particulier de l'invention, la structure est en silicium.
Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles.
Les différentes possibilités (variantes et modes de réalisation) doivent être comprises comme n'étant pas exclusives les unes des autres et peuvent se combiner entre elles.
En outre, dans la description ci-après, des termes qui dépendent de l’orientation, tels que « dessus », « dessous », etc. d'une structure s'appliquent en considérant que la structure est orientée de la façon illustrée sur les figures. EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
Nous allons maintenant décrire plus en détail le procédé de fabrication d'une structure 100 utilisée pour le transfert d'un pseudo-substrat formé d'un pavage de puces 121, 122 en matériau d'intérêt.
L'invention est particulièrement intéressante pour la fabrication de substrats de grands diamètres (typiquement 200 mm voire 300 mm de diamètre), et notamment pour la fabrication de substrat InPOSi de grands diamètres. Cependant, l'application n'est pas limitée à InP et est applicable à de nombreux autres matériaux.
Comme représenté sur les figures 2A-2B, 3A-3B ou 4D-4E, le procédé de fabrication de la structure de transfert 100 comporte les étapes successives suivantes : i) fournir un substrat intermédiaire 110, ii) coller des puces 121, 122 sur une première surface du substrat intermédiaire, un premier groupe de puces 121 recouvrant la zone centrale de la première surface du substrat intermédiaire 110 et un deuxième groupe de puces 122 recouvrant la zone périphérique de la première surface du substrat intermédiaire 110 et dépassant de la première surface du substrat intermédiaire 110 (figures 2A, 3A, 4D), iii) réaliser une étape de détourage de manière à retirer le bout des puces 122 dépassant de la première surface du substrat intermédiaire 110, moyennant quoi les puces 122 de la zone périphérique sont tronquées et on obtient ainsi une structure de transfert 100 comprenant un substrat intermédiaire (110) recouvert par un pseudo-substrat donneur formé d'un pavage de puces (121, 122), le pavage ayant la même forme que le substrat intermédiaire 110 (figures 2B, 3B, 4E).
Le procédé peut en outre comprendre une étape iv) au cours de laquelle on amincit les puces 121, 122. L'étape iv) peut être réalisée soit entre l'étape ii) et l'étape iii) soit après l'étape iii). De préférence, elle est réalisée après l'étape iii).
Le substrat intermédiaire 110 fourni à l'étape i) est, de préférence, en un matériau semi- conducteur. Il est, par exemple, en silicium. On choisira, par exemple, un substrat intermédiaire 110 en silicium ayant une orientation cristalline 100 ou 111. Il pourrait également être en germanium. Selon une autre variante de réalisation, le substrat est en silice fondue (ou verre). Le substrat intermédiaire 110 est une plaque circulaire ou tranche ('wafer' en terme anglo- saxon). Il peut s'agir, par exemple, d'une plaque de 200 mm ou de 300 mm de diamètre.
Le substrat intermédiaire 110 comprend une première surface (ou première surface principale) sur laquelle les puces 121, 122 vont être fixées et une deuxième surface (ou deuxième surface principale). La première surface et la deuxième surface sont parallèles entre elles. Elles sont séparées par une épaisseur, par exemple comprise entre 100 et 2000 pm et plus spécifiquement entre 500 pm et 800 pm.
Le substrat intermédiaire 110 présente sur sa périphérie une encoche 130 de repérage (aussi appelée entaille de repérage ou encore 'notch' selon la terminologie anglo-saxonne). Elle permet de repérer l’orientation de la plaque lors des différentes étapes du procédé. Cette encoche 130 est généralement en demi-cercle. Elle peut pénétrer, par exemple, de quelques millimètres dans le substrat intermédiaire 110 (par exemple 1 mm). La taille des encoches est définie dans les normes SEMI.
Lors de l'étape ii), les puces 121, 122 sont fixées au substrat intermédiaire 110 (figure 2A ou figure 3A).
Un premier groupe de puces 121 est positionné sur la zone centrale de la première surface du substrat intermédiaire 110. Les puces 121 du premier groupe de puces ne dépassent pas de la première surface du substrat intermédiaire 110.
Un deuxième groupe de puces 122 est positionné sur la zone périphérique de la première surface du substrat intermédiaire 110. Les puces 122 du deuxième groupe de puces dépassent de la première surface du substrat intermédiaire 110.
Les puces 121, 122 collées peuvent être identiques ou différentes. Elles peuvent être en matériaux différents les unes par rapport aux autres. Par exemple, les puces 121 de la zone centrale peuvent être en un premier matériau et les puces 122 de la zone périphérique peuvent être en un deuxième matériau. En particulier, il sera avantageux de choisir des puces 122 bon marché pour la zone périphérique puisque ces puces 122 seront tronquées lors de l'étape iii).
Le ou les matériaux choisis parmi les matériaux suivants : InP, AsGa, silicium, germanium, LaNiOs (LNO), titanate de lithium (LTO), SiC, diamant, saphir, silice et verre. Les puces 121, 122 peuvent présenter une intégration comme des couches épitaxiées, des niveaux d'interconnexion métallique et/ou des CMOS.
Il est possible d’intégrer des puces 121, 122 aux fonctions diverses réalisées dans des matériaux différents sur un même substrat intermédiaire 110.
Les puces 121, 122 peuvent avoir des surfaces identiques ou différentes et/ou des formes identiques ou différentes. Par exemple, les puces 121 de la zone centrale peuvent avoir une surface plus grande que la surface des puces 122 de la zone périphérique pour optimiser au mieux le remplissage de la surface. On évitera, avantageusement, de perdre trop de matière lors de l'étape iii).
Les puces 121, 122 peuvent être de toute forme. Elles peuvent, par exemple, être carrées ou rectangulaires. De préférence, elles sont carrées. Par exemple, les puces ont des surfaces comprises entre 0,lmm*0,lmm et 20*20mm et, de préférence, entre lmm*lmm à 10*10mm. Ici et par la suite, par entre X et Y, on entend que les bornes sont incluses. Les puces 121, 122 sont, par exemple, des puces de 1 cm2 de surface.
L'épaisseur des puces 121, 122 est, de préférence, de quelques dizaines à quelques centaines de micromètres, par exemple entre 50 pm et 2000 pm et plus spécifiquement entre 350 pm et 775 pm.
Les puces 121, 122 sont, avantageusement, régulièrement espacées les unes des autres. De manière très avantageuse, leur positionnement permet de former des lignes de découpe. De manière encore plus avantageuse, les puces 121, 122 sont agencées de manière à former un quadrillage de découpe.
L'espace entre les puces 121, 122, appelés espace inter-puces est compris, par exemple, entre 0,01 et 10 mm et plus spécifiquement entre 0,2 et 1 mm.
La cartographie de collage des puces 121, 122 peut être alignée par rapport aux plans cristallins du substrat intermédiaire 110 sur lequel elles sont collées. Elles sont alors alignées par rapport à l'encoche 130 (figure 2B, figure 4E). Si l'on considère une ligne L passant par l'encoche ('notch') et par le centre de la première surface circulaire du substrat, les lignes de découpe sont parallèles ou perpendiculaires à cette ligne L.
Selon une variante avantageuse, la cartographie des puces 121, 122 n'est pas alignée par rapport aux plans cristallins du substrat intermédiaire 110 sur lequel elles sont collées (figure 3B). Elles sont alors désalignées par rapport à l'encoche 130. Autrement dit, les lignes de découpe ne sont ni parallèles ni perpendiculaires par rapport à la ligne L définie précédemment. Ce désalignement limite les clivages et diminue la fragilité de la structure finale. Avantageusement pour renforcer cet effet, les plans cristallographiques des puces sont également désalignés par rapport aux plans cristallographiques du substrat intermédiaire.
Les puces 121, 122 peuvent être collées par différentes techniques de collage (collage direct, collage polymère, collage eutectique, collage par thermocompression, collage anodique).
De préférence, le collage est un collage direct.
Comme représenté sur les figures 4A, 4B, 4C et 4D, l'étape ii) peut comprendre les sous- étapes suivantes :
- fournir un ou plusieurs substrats 120 à découper, les substrats 120 pouvant être un même matériau ou en différents matériaux et/ou les substrats 120 pouvant être de tailles identiques ou de différentes tailles (un seul substrat à découper est représenté sur la figure 4A),
- découper le ou les substrats 120 selon des lignes de découpe (représentées par les lignes sur la figure 4B), de manière à former des puces,
- positionner les puces 121, 122 sur un support adhésif 40 (figure 4C), manuellement ou, de préférence, automatiquement (avec une machine de 'pick and place'),
- coller les puces 121, 122 sur le substrat intermédiaire 110 (figure 4D).
A titre illustratif et non limitatif, les substrats à découper peuvent être des substrats circulaires en InP de 50, 75 ou 100mm de diamètre. Par exemple, pour un substrat intermédiaire 110 de 200 mm ou 300 mm, dix plaques de 100 mm de diamètre peuvent être découpées.
Un traitement thermique peut être avantageusement réalisé après le collage des puces 121, 122 pour augmenter l'énergie d'adhérence entre les puces 121, 122 et le substrat intermédiaire 110.
Lors de l'étape iii), le substrat intermédiaire 110 est détouré afin de retirer au moins le bout des puces 122 qui dépasse du substrat intermédiaire 110. Selon un mode de réalisation, seul, le morceau qui dépasse est retiré, ce qui conduit à la formation de puces 122 tronquées. Les puces 122 en périphérie du substrat intermédiaire 110 épousent ainsi, en partie, la forme du substrat 110. Le pavage de puces a alors la même forme et la même surface que la première surface du substrat intermédiaire 110 (figures 2B et 3B).
Selon un autre mode de réalisation, il est possible de retirer un peu plus de matériau pour dégager le bord naturel ('bevel') du substrat 110 et ainsi faciliter l'utilisation de la structure dans des machines automatique réglée sur les bords naturels des substrats 110. Le pavage de puces a alors la même forme que la première surface du substrat intermédiaire 100 mais une surface inférieure à la première surface du substrat intermédiaire 110 (figure 4E).
De manière avantageuse, on retire au moins toute la zone non collée des puces. Cette zone peut être visible, par exemple, en microscope acoustique.
L’étape de détourage est, avantageusement, réalisée par un moyen mécanique.
De préférence, cette étape peut être réalisée par rectification mécanique (aussi appelé rodage ou 'grinding' en terme anglo-saxon) et/ou par découpe ('trimming' en terme anglo- saxon). De préférence, on réalisera dans un premier temps un détourage par découpe puis un détourage par rectification mécanique.
La mise en œuvre d'un collage débordant et d'une étape de détourage permettent d'obtenir une structure de transfert 100 dont la périphérie est circulaire et, en particulier, dont la périphérie du pseudo-substrat est circulaire, comme le substrat intermédiaire 110. Lors l'étape iv), les puces 121, 122 sont amincies. Les puces 121, 122 peuvent être amincies par rectification mécanique et/ou polies par polissage mécano-chimique (ou CMP pour « Chemical Mechanical Polishing » en terme anglo-saxon). L'étape de CMP permet de rendre un aspect poli miroir aux puces 121, 122. A l'issue de l'étape iv), les puces 121, 122 ont une même épaisseur. Par exemple, les puces sont amincies jusqu'à avoir des épaisseurs de l'ordre de 550 pm. Il est aussi possible de descendre à des épaisseurs de quelques microns à quelques dizaines de microns.
Avantageusement, l'épaisseur restante est choisie de manière à pouvoir faire des transferts de couches successifs avec une seule plaque intermédiaire.
Avantageusement, on amincit les puces d'au moins une quinzaine de microns. L'étape iv) peut comprendre les sous-étapes suivantes :
- déposer un matériau de remplissage entre les puces 121, 122 (i.e. dans l'espace interpuces), l'épaisseur entre les puces est, de préférence, supérieur à l'épaisseur finale des puces après amincissement, le matériau de remplissage peut aussi recouvrir localement les puces ou totalement les puces 121, 122 (i.e. les puces sont encapsulées 121, 122 par le matériau de remplissage),
- amincir les puces 121, 122,
- réaliser une étape planarisation de la surface mixte obtenue (puces 121, 122 - matériau de remplissage), par exemple, par polissage mécanochimique, pour obtenir une surface plane, ou une surface avec le matériau de remplissage en léger retrait, par exemple, de quelques nanomètres à quelques dizaines de nanomètre
A l'issue du procédé de fabrication de la structure de transfert 100, on obtient une structure 100 comprenant un substrat intermédiaire 110 recouvert d'un pavage de puces 121, 122 formant un pseudo-substrat. Il n'y a pas de zone d'exclusion ou une zone d'exclusion limitée de forme circulaire. La présence d'une zone d'exclusion limitée permet de garder l'extrême bord de plaque ('bevel') libre pour la préhension des substrats par les robots.
A la fois la zone centrale et la zone périphérique du substrat intermédiaire 110 sont recouvertes par des puces 121, 122. Les puces 121 de la zone centrale sont entières. Les puces 122 de la zone périphérique sont tronquées pour ne pas dépasser de la surface du substrat intermédiaire 110.
Le pavage de puces 121, 122 a la même forme que le substrat intermédiaire 110 (figures 2B, 3B, 4E, 5).
Les figures 6A et 6B sont des clichés photographiques, respectivement, d'une structure de transfert 100 dite alignée (i.e. pavage de puces aligné par rapport à l'encoche) et d'une structure de transfert 100 dite désalignée (i.e. pavage de puces désaligné par rapport à l'encoche ; angle de 7°).
La structure 100 ainsi obtenue peut être utilisée pour transférer le pseudo-substrat donneur sur un substrat receveur. De préférence, le substrat receveur est une tranche ('wafer'). De préférence, le substrat receveur est en matériau semi-conducteur. Par exemple il peut s'agir d'un substrat de silicium oxydé ou d'un substrat SOI (pour ' Silicon On Insulator' en terminologie anglo-saxonne), c'est-à-dire un substrat comprenant une couche de silicium sur une couche d'isolant, typiquement une couche de SiÜ2. Le substrat SOI est en général aussi oxydé et donc a une couche d'oxyde en surface.
Le transfert du pseudo-substrat donneur sur le substrat receveur est, de préférence, réalisé par un procédé Smart Cut™.
Le procédé Smart Cut™ peut comprendre :
- la formation dans le pseudo-substrat donneur d’une zone de fragilisation par implantation délimitant une couche mince destinée à être transférée sur le substrat receveur,
- le collage de la structure de transfert (i.e. du substrat intermédiaire et du pavage de puces) sur le substrat receveur, par collage direct, les puces étant en contact avec le substrat receveur,
- le détachement ('ou splitting' selon la terminologie anglo-saxonne) de la structure intermédiaire selon la zone de fragilisation de manière à transférer la couche mince du pseudo-substrat donneur sur le substrat receveur.
La zone de fragilisation est formée en implantant des espèces atomiques, par exemple hydrogène ou hélium. Les conditions d’implantation (dose, énergie) seront déterminées par l'homme du métier en fonction de la nature du substrat et de la profondeur d’implantation souhaitée.
Des traitements de surface peuvent être effectués sur le pseudo-substrat et sur le substrat receveur avant collage pour renforcer l’énergie de collage.
L’amorçage du détachement peut être effectué par exemple au moyen d'une force mécanique appliquée au niveau de la zone de fragilisation ou d’un traitement thermique (recuit).
Après le transfert de la couche d'intérêt sur le substrat receveur, la structure de transfert 100 est réutilisable pour réaliser un nouveau transfert de matériau d'intérêt.
Exemples illustratifs et non limitatifs d'un mode de réalisation :
Découpe des plaques destinées à former les puces :
La plaque 120 en InP à découper est montée sur un premier film adhésif sensible aux rayonnements ultra-violets (« UV release »), lui-même tendu sur un anneau de découpe. Les puces 121, 122 sont découpées dans la plaque avec une scie à lame diamantée. Après découpe, les surfaces des puces sont nettoyées. Pour reconstruire la surface d'une plaquette ou tranche 110 de 300 mm, il est nécessaire de découper une dizaine de plaques 120 InP de 100 mm de diamètre.
Positionnement des puces sur le film adhésif :
Le film adhésif est insolé avec des UV pour faciliter la préhension des puces.
Les puces 121, 122 sont attrapées puis positionnées sur un deuxième film adhésif 40 sensible aux rayonnements ultra-violets (« UV release ») vierge tendu sur un anneau de découpe. Cette étape peut être réalisée automatiquement, avec une machine de « pickand place ». Le but est de reconstruire sur ce film adhésif 40 une plaque de taille supérieure à la plaque donneuse (i.e. au substrat intermédiaire). Le diamètre de la surface reconstruite est, avantageusement, supérieur au diamètre du substrat intermédiaire 110 qui va recevoir les puces 121, 122 afin de maximiser la surface reconstruite après détourage des puces 121, 122.
Nettoyage et collage des puces sur le substrat intermédiaire :
Une fois que la surface est reconstruite sur le film adhésif 40, les puces 121, 122 sont collectivement nettoyées pour retirer les hydrocarbures et les particules. A titre illustratif, un premier nettoyage sous UV/ozone peut être réalisé pour retirer les hydrocarbures. Puis, les puces 121, 122 peuvent être collectivement nettoyées avec des mégasons.
Les puces 121, 122 sont posées face à coller sur le substrat intermédiaire 110. Une légère pression est appliquée sur la face arrière du film adhésif 40 pour faciliter le contact entre les puces 121, 122 et le substrat intermédiaire 110. Une fois les puces 121, 122 collées, le film adhésif 40 est insolé et pelé. Cette structure avec puces 122 « débordantes » est, avantageusement, soumis à un traitement thermique, par exemple un recuit entre 250 et 400°C, afin de renforcer l'interface de collage.
Détourage par rectification mécanique : Le substrat intermédiaire 110 recouvert de puces 121, 122 dont une partie déborde de sa surface peut être détouré par rectification mécanique.
Pour cela, le substrat intermédiaire 110 sur lequel sont collées les puces 121, 122 est aspiré sur un plateau aspirant.
L'ensemble est transféré sous une roue de rodage mécanique ('grinding') de manière à ce que la périphérie extérieure des dents de la roue soit positionnée verticalement à la largeur du détourage nécessaire. Typiquement, pour rendre les plaques compatibles avec les autres équipements de micro-électronique cette largeur est ramenée à une largeur supérieure à 1,5mm par rapport au bord du substrat 110. Cela libère le bord naturel de la plaque 110 et son encoche 130.
La roue et/ou le plateau aspirant, sur lequel est positionné le substrat intermédiaire 110, sont alors mis en rotation et la roue descend parallèlement de manière à retirer l'épaisseur des puces collées sur le substrat intermédiaire 110.
Les vitesses de rotation (comprise entre 100 et 3000 tours/min) et de descente de la roue (comprise entre 0.01 et 50pm/s) sont adaptées en fonction des matériaux et des épaisseurs à retirer. Plusieurs vitesses de descente peuvent être enchaînées lors de l'étape. La vitesse de rotation du plateau aspirant est également adaptée (la vitesse étant comprise entre 100 à 300 tours/min).
Détourage par découpe :
Le substrat intermédiaire 110 recouvert de puces 121, 122 dont une partie déborde de sa surface peut être détouré avec la technique de découpe par lame circulaire abrasive.
Pour cela, le substrat intermédiaire 110 sur lequel sont collées les puces est maintenu sur une table aspirante.
La lame de découpe est circulaire. Elle comprend une garniture abrasive à sa périphérie d'une hauteur au moins égale à la profondeur de travail. Cette garniture abrasive comprend un liant, des grains abrasifs comme du diamant ou corindon dont la taille est adaptée au matériau à découper ainsi qu'une porosité contrôlée.
Le substrat intermédiaire 110 est centré grâce à un module d'alignement optique ou un calage mécanique défini sur les bords du substrat intermédiaire. La lame est mise en rotation et descend à une hauteur définie par rapport au plateau aspirant et au point tangent avec le diamètre de détourage.
Le substrat intermédiaire 110 réalise un mouvement de rotation complet, ce qui constitue une passe de détourage.
Selon la largeur de la lame et la largeur du détourage, plusieurs passes peuvent être nécessaires pour réaliser le détourage de plaque.
L'entrée de la lame dans le substrat intermédiaire 110 peut aussi être réalisée par le bord de plaque et non verticalement. Dans ce cas, le substrat intermédiaire 110 réalise d'abord un mouvement de translation jusqu'à atteindre le point tangent au détourage puis le substrat intermédiaire réalise une rotation complète.
Typiquement, pour rendre les substrats compatibles avec les autres équipements de microélectronique, cette largeur est ramenée au moins à 1,5mm, ce qui correspond à la valeur de rognage de l'encoche 130 ('notch').
Amincissement des puces positionnées sur le substrat intermédiaire détouré :
Les puces 121, 122 peuvent être amincies par rectification mécanique. Le substrat intermédiaire 110 est positionné sur un plateau aspirant (aussi appelée table aspirante ou 'chuck' en terminologie anglo-saxonne). La surface du substrat intermédiaire 110 opposée aux puces 121, 122 est en contact le plateau aspirant.
L'ensemble est positionné sous une roue de rectification mécanique ('grinding'). La roue est à la verticale du substrat intermédiaire 110. La roue comprend un ensemble de dents disposées sur le pourtour d'une embase métallique contenant des grains de diamant synthétiques de tailles adaptées au matériau, d'un liant résine ou autre, et d'une porosité contrôlée.
La roue et/ou le plateau aspirant sont alors mis en rotation et la roue de descend de manière à amincir les puces collées sur le substrat support pour les mettre à la même épaisseur.
Les vitesses de rotation (comprise entre 100 et 3000 tours/min) et de descente de la roue (comprise entre 0.01 et 50pm/s) sont adaptées en fonction des matériaux et des épaisseurs à retirer. Plusieurs vitesses de descente peuvent être enchaînées lors de cette étape. La vitesse de rotation du plateau aspirant peut être comprise entre 100 et 300 tours/min.
Polissage mécano-chimique (CMP) sur le substrat intermédiaire détouré : Le substrat intermédiaire 110 recouvert du pavage de puces 121, 122 peut être soumis à une étape de polissage mécano-chimique (CMP).
Cette étape de CMP permet de rattraper la rugosité après rectification mécanique.
Ensuite, le substrat intermédiaire 110 est soumis à une étape de polissage ('buffing')puis de nettoyage. La surface des puces 121, 122 est ainsi compatible avec du collage direct. Transfert des puces sur un substrat receveur :
La structure 100 ainsi obtenue pourra être utilisée pour transférer les puces 121, 122 sur un substrat receveur ou substrat final.
Les puces 121, 122 sont transférées sur le substrat receveur, par exemple, en mettant en œuvre des étapes d'implantation, de collage et de fracture. Une structure de transfert désalignée (i.e. celle dont le pavage est décalé par rapport au plan cristallographique du substrat intermédiaire 110) et une structure alignée (i.e. celle dont le pavage est aligné par rapport au plan cristallographique du substrat intermédiaire 110) ont été fabriquées.

Claims

REVENDICATIONS
1. Procédé de fabrication d'une structure de transfert (100) de puces comprenant les étapes suivantes : i) fournir un substrat intermédiaire (110), ayant une première surface, ii) coller des puces (121, 122) sur la première surface du substrat intermédiaire (110), les puces (121, 122) recouvrent à la fois la zone centrale et la zone périphérique de la première surface du substrat intermédiaire (110), les puces (122) recouvrant la zone périphérique dépassant de la surface du substrat intermédiaire (110), le procédé comprenant en outre une étape iii) de détourage, après l'étape ii), au cours de laquelle on retire le bout des puces (122) dépassant de la première surface du substrat intermédiaire (110), moyennant quoi les puces (122) de la zone périphérique sont tronquées, et on obtient une structure de transfert (100) comprenant un substrat intermédiaire (110) recouvert par un pseudo-substrat donneur formé d'un pavage de puces (121, 122), procédé caractérisé en ce que le pavage des puces (121, 122) est décalé par rapport au plan cristallographique du substrat intermédiaire (110).
2. Procédé selon la revendication 1, caractérisé en ce que le plan cristallographique des puces (121, 122) est désaligné par rapport au plan cristallographique du substrat intermédiaire (110).
3. Procédé selon la revendication 1 ou la revendication 2, caractérisé en ce que l'étape iii) est réalisée par découpe et/ou rectification mécanique.
4. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que, après l'étape ii), le procédé comporte une étape iv) au cours de laquelle on amincit les puces (121, 122).
5. Procédé selon la revendication 4, caractérisé en ce que l'étape iii) est réalisée après l'étape iv).
6. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que les puces (121, 122) sont collées sur le substrat intermédiaire (110) par collage direct.
7. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce que les puces (122) recouvrant la zone périphérique sont différentes des puces (121) recouvrant la zone centrale, par exemple de qualités différentes, de matériaux différents et/ou de dimension différentes.
8. Structure de transfert de puces (100) comprenant un substrat intermédiaire (110) recouvert par un pseudo-substrat donneur formé d'un pavage de puces (121, 122), les puces (121, 122) étant collées sur une première surface du substrat intermédiaire (110), Caractérisé en ce que les puces (121, 122) recouvrent à la fois la zone centrale et la zone périphérique d'une première surface du substrat intermédiaire (110), les puces (122) positionnées sur la partie périphérique étant tronquées de manière à ne pas dépasser de la première surface du substrat intermédiaire (110) et en ce que le pavage des puces (121, 122) est décalé par rapport au plan cristallographique du substrat intermédiaire (110).
9. Structure selon la revendication 8, caractérisé en ce que le plan cristallographique des puces (121, 122) est désaligné par rapport au plan cristallographique du substrat intermédiaire (110).
10. Structure selon l'une des revendications 8 et 9, caractérisé en ce que le substrat intermédiaire (110) est en silicium et les puces (121, 122) en InP.
11. Procédé de transfert de puces comprenant les étapes suivantes : a) fournir une structure de transfert (100) telle que définie dans l'une quelconque des revendications 8 à 10, comprenant un substrat intermédiaire (110) recouvert par un pseudo-substrat donneurformé d'un pavage de puces (121, 122), les puces (121, 122) étant collées sur une première surface du substrat intermédiaire (110), les puces (121, 122) recouvrant à la fois la zone centrale et la zone périphérique de la première surface du substrat intermédiaire (110), les puces (122) positionnées sur la partie périphérique étant tronquées de manière à ne pas dépasser de la première surface du substrat intermédiaire (110) et le pavage des puces (121, 122) étant décalé par rapport au plan cristallographique du substrat intermédiaire (110). b) transférer une couche du pseudo-substrat donneur sur un substrat receveur.
12. Procédé de transfert de puces selon la revendication 11, dans lequel le plan cristallographique des puces (121, 122) est désaligné par rapport au plan cristallographique du substrat intermédiaire (110).
PCT/FR2023/051336 2022-09-06 2023-09-05 Procede de fabrication d'une structure pour le transfert de puces WO2024052617A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020257007205A KR20250060878A (ko) 2022-09-06 2023-09-05 칩 이송 구조물의 제조 방법
CN202380062782.9A CN119836675A (zh) 2022-09-06 2023-09-05 晶片转移结构的制造方法
EP23777324.7A EP4584811A1 (fr) 2022-09-06 2023-09-05 Procede de fabrication d'une structure pour le transfert de puces

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2208892 2022-09-06
FRFR2208892 2022-09-06

Publications (1)

Publication Number Publication Date
WO2024052617A1 true WO2024052617A1 (fr) 2024-03-14

Family

ID=84370730

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2023/051336 WO2024052617A1 (fr) 2022-09-06 2023-09-05 Procede de fabrication d'une structure pour le transfert de puces

Country Status (5)

Country Link
EP (1) EP4584811A1 (fr)
KR (1) KR20250060878A (fr)
CN (1) CN119836675A (fr)
TW (1) TW202422848A (fr)
WO (1) WO2024052617A1 (fr)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160247703A1 (en) * 2015-02-25 2016-08-25 Infineon Technologies Ag Semiconductor Substrate Arrangements and a Method for Forming a Semiconductor Substrate Arrangement

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160247703A1 (en) * 2015-02-25 2016-08-25 Infineon Technologies Ag Semiconductor Substrate Arrangements and a Method for Forming a Semiconductor Substrate Arrangement

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
GHYSELEN BRUNO ET AL: "Large-Diameter III-V on Si Substrates by the Smart Cut Process: The 200 mm InP Film on Si Substrate Example", PHYSICA STATUS SOLIDI. A: APPLICATIONS AND MATERIALS SCIENCE, vol. 219, no. 4, 21 December 2021 (2021-12-21), DE, pages 2100543, XP093036766, ISSN: 1862-6300, DOI: 10.1002/pssa.202100543 *
GHYSELEN ET AL., PHYS. STATUS SOLIDI A, vol. 219, 2022, pages 2100543

Also Published As

Publication number Publication date
EP4584811A1 (fr) 2025-07-16
TW202422848A (zh) 2024-06-01
CN119836675A (zh) 2025-04-15
KR20250060878A (ko) 2025-05-07

Similar Documents

Publication Publication Date Title
EP0911431B1 (fr) Amélioration de la résistance mécanique d'une tranche de silicium monocristallin
EP1378003B1 (fr) Procede de realisation d'un substrat ou structure demontable
EP1378004B1 (fr) Procede de realisation d'un substrat demontable a tenue mecanique controlee
EP1386346B1 (fr) Procede de transfert selectif de puces semiconductrices d'un support initial sur un support final
EP1497857A1 (fr) Procede de manipulation de couches semiconductrices pour leur amincissement
FR2850487A1 (fr) Procede de realisation de substrats mixtes et structure ainsi obtenue
FR3061802B1 (fr) Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
WO2015092254A1 (fr) Procédé de fabrication d'un substrat-poignée destiné au collage temporaire d'un substrat
WO2024052617A1 (fr) Procede de fabrication d'une structure pour le transfert de puces
FR3037189A1 (fr) Procede de separation mecanique pour un double transfert de couche
WO2024074797A1 (fr) Procede de fabrication d'une structure composite comprenant des paves
FR3061803A1 (fr) Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
EP3497711B1 (fr) Procédé de fabrication d'une couche épitaxiée sur une plaque de croissance
FR3064398B1 (fr) Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
FR2842646A1 (fr) Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
EP3159916B1 (fr) Procédé d amincissement d échantillons
FR3105569A1 (fr) Procédé de collage de puces à un substrat par collage direct
EP2777070B1 (fr) Procédé d'obtention d'un substrat hétérogène pour la fabrication de semi-conducteur et substrat correspondant.
WO2025022069A1 (fr) Procede de realisation d'un substrat multi-materiaux
FR2842649A1 (fr) Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
WO2025073392A1 (fr) Procede de fabrication d'une structure composite pour la microelectronique, l'optique ou l'optoelectronique
WO2024134078A1 (fr) Procédé de fabrication de deux substrats dits pseudo-substrats donneurs comprenant chacun au moins deux pavés sur un substrat support
FR3139410A1 (fr) Procédé d’amincissement d’une structure composite portée par un substrat support SiC polycristallin, à gondolement réduit
WO2025125420A1 (fr) Procede de fabrication d'un substrat comprenant une pluralite de paves

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23777324

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2025513700

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2023777324

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2023777324

Country of ref document: EP

Effective date: 20250407

WWE Wipo information: entry into national phase

Ref document number: 11202501398Y

Country of ref document: SG

WWP Wipo information: published in national office

Ref document number: 11202501398Y

Country of ref document: SG

WWP Wipo information: published in national office

Ref document number: 2023777324

Country of ref document: EP