[go: up one dir, main page]

WO2023144960A1 - 光半導体装置 - Google Patents

光半導体装置 Download PDF

Info

Publication number
WO2023144960A1
WO2023144960A1 PCT/JP2022/003098 JP2022003098W WO2023144960A1 WO 2023144960 A1 WO2023144960 A1 WO 2023144960A1 JP 2022003098 W JP2022003098 W JP 2022003098W WO 2023144960 A1 WO2023144960 A1 WO 2023144960A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
conductivity type
active
type
contact layer
Prior art date
Application number
PCT/JP2022/003098
Other languages
English (en)
French (fr)
Inventor
歩 淵田
剛 境野
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2022/003098 priority Critical patent/WO2023144960A1/ja
Priority to DE112022006526.5T priority patent/DE112022006526T5/de
Priority to US18/692,698 priority patent/US20250141189A1/en
Priority to JP2022523704A priority patent/JP7103552B1/ja
Priority to CN202280059560.7A priority patent/CN118541886A/zh
Publication of WO2023144960A1 publication Critical patent/WO2023144960A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/3013—AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2202—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure by making a groove in the upper laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2036—Broad area lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H01S5/2277—Buried mesa structure ; Striped active layer mesa created by etching double channel planar buried heterostructure [DCPBH] laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H01S5/3213—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities asymmetric clading layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34306—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength longer than 1000nm, e.g. InP based 1300 and 1500nm lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/814—Bodies having reflecting means, e.g. semiconductor Bragg reflectors
    • H10H20/8142—Bodies having reflecting means, e.g. semiconductor Bragg reflectors forming resonant cavity structures

Definitions

  • the present disclosure relates to an optical semiconductor device.
  • An optical semiconductor device has been developed in which a laser array chip in which a plurality of edge-emitting lasers are arranged in an array in the lateral direction is junction-down mounted.
  • the passive part other than the contact opening for current injection was covered with an insulating film in order to cut off the current path passing through other than the light emitting point.
  • a semiconductor laser has been proposed in which an n-type InP layer is provided on a p-type InGaAsP contact layer in the vicinity of the facet to prevent current injection in the vicinity of the facet (see, for example, Patent Document 1).
  • this semiconductor laser has a current injection region and a non-current injection region arranged between the front facet and the rear facet, and is not a laser array chip in which a plurality of edge emitting lasers are arranged laterally in an array.
  • the specified number of non-defective single lasers must be consecutive. Therefore, when a defective single laser is generated, the yield can be improved by cutting out a good laser array chip at an arbitrary position so as to remove the defect.
  • the entire passive portion is covered with a hard insulating film as in the conventional structure, it is difficult to perform cleavage from above.
  • the passive portion is not provided with an insulating film, solder will flow into the portion without the insulating film when junction-down mounting is performed. Therefore, an unexpected current path is generated, which poses a problem that the mounting method is restricted.
  • the present disclosure has been made to solve the above-described problems, and its purpose is to be able to prevent current from flowing to the passive section even when junction-down mounting is performed, and to prevent the flow of current in any passive section due to cleavage.
  • An optical semiconductor device capable of cutting out chips is obtained.
  • An optical semiconductor device includes a semiconductor substrate of a first conductivity type, an active section and a passive section alternately arranged along a first direction on the semiconductor substrate, and an active section provided on the active section.
  • the active section has an active layer, a second conductivity type cladding layer, and a second conductivity type contact layer which are sequentially stacked on the semiconductor substrate, and the active section includes the first electrode.
  • the passive section It has a two-conductivity-type contact layer and a first-conductivity-type layer provided on the second-conductivity-type contact layer.
  • a first conductivity type layer is provided between the second conductivity type contact layer and the electrode in the passive section.
  • FIG. 1 is a cross-sectional view showing an optical semiconductor device according to Embodiment 1;
  • FIG. 2 is a cross-sectional view along I-II of FIG. 1;
  • FIG. 1 is a cross-sectional view showing a state in which the optical semiconductor device according to Embodiment 1 is junction-down mounted;
  • FIG. 8 is a cross-sectional view showing an optical semiconductor device according to Embodiment 2;
  • FIG. 11 is a cross-sectional view showing a state in which the optical semiconductor device according to the second embodiment is junction-down mounted;
  • FIG. 12 is a cross-sectional view showing an optical semiconductor device according to Embodiment 3;
  • FIG. 14 is a cross-sectional view showing a state in which the optical semiconductor device according to the third embodiment is junction-down mounted;
  • FIG. 11 is a perspective view showing an optical semiconductor device according to a fourth embodiment;
  • FIG. 9 is a cross-sectional view along I-II of FIG. 8;
  • FIG. 11 is a perspective view showing an optical semiconductor device according to a fifth embodiment;
  • FIG. 11 is a cross-sectional view along I-II of FIG. 10;
  • FIG. 1 is a cross-sectional view showing an optical semiconductor device according to Embodiment 1.
  • FIG. Let X be the horizontal direction perpendicular to the laser cavity, Y be the stacking direction of the semiconductor layers, and Z be the direction of the laser cavity in which light propagates. 1 shows the XY plane and FIG. 2 shows the YZ plane.
  • the optical semiconductor device is an edge-emitting type stripe structure laser array
  • a waveguide type optical semiconductor device such as an LED, an optical amplifier, or an optical modulator may be used. A similar effect can be obtained.
  • the optical semiconductor device has two or more active portions A.
  • a p-type electrode 2 is provided on the active section A and the passive section B.
  • An n-type electrode 3 is provided on the bottom surface of the n-type InP substrate 1 .
  • the active section A has an active layer 4, a p-type InP cladding layer 5, and a p-type InGaAs contact layer 6 which are laminated on the n-type InP substrate 1 in this order.
  • the p-type InGaAs contact layer 6 of the active portion A exposed on the outermost surface is in contact with the p-type electrode 2 .
  • the passive section B has an active layer 4, a p-type InP cladding layer 5, a p-type InGaAs contact layer 6, and an n-type InP layer 7 which are stacked in order on the n-type InP substrate 1. It differs from the active section A in that an n-type InP layer 7 is provided between the p-type InGaAs contact layer 6 and the p-type electrode 2 .
  • the passive section B is adjacent to the active section A.
  • the p-type electrode 2 and the n-type electrode 3 of the active section A may be within the range of the active section A, or may protrude to the passive section B.
  • the n-type InP substrate 1 has a (001) plane as a main surface, is doped with Si, and has a carrier concentration of 4E+18 cm ⁇ 3 .
  • the active layer 4 is made of AlGaInAs-based or InGaAsP-based material and has a thickness of 0.2 ⁇ m.
  • the p-type InP cladding layer 5 is doped with Zn and has a carrier concentration of 1E+18 cm ⁇ 3 and a thickness of 2 ⁇ m.
  • the p-type InGaAs contact layer 6 has a carrier concentration of 1E+19 cm ⁇ 3 and a thickness of 0.3 ⁇ m.
  • the n-type InP layer 7 has a carrier concentration of 1E+18 cm ⁇ 3 and a thickness of 0.1 ⁇ m.
  • An n-type InP clad layer having a carrier concentration of 4E+18 cm ⁇ 3 and a thickness of 0.5 ⁇ m may be interposed between the n-type InP substrate 1 and the active layer 4 .
  • Active layer 4 may include a multiple quantum well structure or a quantum dot structure.
  • the p-type InGaAs contact layer 6 may have a structure in which p-type InGaAs and p-type InGaAsP are combined.
  • a p-type InP layer having a carrier concentration of 1E+18 cm ⁇ 3 and a thickness of 0.1 ⁇ m may be sandwiched between the p-type InGaAs contact layer 6 and the n-type InP layer 7 .
  • FIG. 2 is a cross-sectional view along I-II in FIG.
  • the active portion A has a resonator structure sandwiched between a front facet 8 and a rear facet 9 parallel to the XY plane in the Z direction.
  • an active layer 4 on an n-type InP substrate 1, an active layer 4, a p-type InP cladding layer 5, a p-type InGaAs contact layer 6, and an n-type InP layer 7 are sequentially crystallized using a semiconductor film growth apparatus such as MOCVD or MBE. grow up. After growing this laminated structure, a photoresist is applied on the n-type InP layer 7 on the outermost surface. Next, a striped opening extending in the [110] direction is formed in the photoresist in the region corresponding to the active portion A. Next, as shown in FIG. The opening width is between 0.5 ⁇ m and 20 ⁇ m, and the X-direction spacing between the openings is between 100 ⁇ m and 300 ⁇ m, but is not limited to this range.
  • hydrochloric acid is used to remove the n-type InP layer 7 exposed from the opening of the photoresist, exposing the p-type InGaAs contact layer 6 thereunder. Since InGaAs has a lower etching rate to hydrochloric acid than InP, only the InP layer can be selectively etched.
  • a single metal containing Au, Pt, Zn, Ge, Ni, Ti or a combination of these metals is deposited on the p-type InGaAs contact layer 6 and under the n-type InP substrate 1. , a p-type electrode 2 and an n-type electrode 3 are formed. A vapor deposition or sputtering apparatus is used for metal film formation.
  • a front end surface 8 and a rear end surface 9 each having a (110) plane are formed by cleavage.
  • the passive portion B where the n-type InP layer 7 is exposed on the outermost surface is cleaved in the [110] direction to manufacture a laser array in which an arbitrary number of stripe lasers are arranged. Since this laser array can be manufactured by crystal growth only once, it can be manufactured efficiently at low cost.
  • FIG. 3 is a cross-sectional view showing a state in which the optical semiconductor device according to Embodiment 1 is junction-down mounted.
  • the optical semiconductor device is junction-down mounted on a submount 11 using solder 10 with the p-type electrode 2 of the optical semiconductor device facing downward.
  • Junction-down mounting improves heat dissipation by bringing the distance between the active layer 4 and the submount 11 closer. It has the advantage of good controllability.
  • the active layer 4 of the active section A gains by current injection, but the passive section B does not. Therefore, light generated by recombination of electrons and holes propagates only through the active portion A.
  • FIG. The light gains gain while reciprocating in the Z direction in the cavity sandwiched between the front facet 8 and the rear facet 9 , and is emitted from the front facet 8 after laser oscillation.
  • the length of the resonator sandwiched between the front facet 8 and the rear facet 9 varies depending on the application, and can generally range from 0.15 mm to 4 mm, but is not limited to this range.
  • the n-type InP layer 7 is provided between the p-type InGaAs contact layer 6 and the p-type electrode 2 in the passive portion B. As shown in FIG. As a result, it is possible to prevent current from flowing through the passive section B even when junction-down mounting is performed. In addition, since the surface of the passive portion B does not need to be covered with a hard insulating film such as SiO 2 , any passive portion B can be cut out by cleaving. Therefore, a laser array can be manufactured by selecting a region where non-defective lasers are arranged.
  • FIG. 4 is a cross-sectional view showing an optical semiconductor device according to Embodiment 2.
  • the optical semiconductor device is an edge-emitting type embedded structure laser array
  • the present invention is not limited to this, and waveguide-type optical semiconductor devices such as LEDs, optical amplifiers, and optical modulators can also be used. A similar effect can be obtained.
  • a ridge structure D extending in the Z direction is formed by etching from the p-type InP cladding layer 5 to below the active layer 4 .
  • a buried layer 12 is formed to cover the side surface of the ridge structure D up to a position higher than the active layer 4 .
  • Buried layer 12 is a semi-insulating material such as InP doped with Ru or Fe, but may be a combination of semiconductor layers with different carrier concentrations or polarities.
  • buried layer 12 is InP doped with 5E+16 cm 3 Fe.
  • the width of the ridge structure D is 0.5-2.0 um, but is not limited to this range.
  • a p-type InGaAs contact layer 6 is formed on the ridge structure D and the buried layer 12 .
  • the passive part B has a buried layer 12, a p-type InGaAs contact layer 6, and an n-type InP layer 7 which are stacked in this order on the n-type InP substrate 1.
  • a p-type InP layer may be provided between the p-type InP cladding layer 5 and the buried layer 12 on the outermost surface of the ridge structure D and the p-type InGaAs contact layer 6 .
  • Other configurations are the same as those of the first embodiment.
  • an active layer 4 and a p-type InP clad layer 5 are crystal-grown on an n-type InP substrate 1 in this order.
  • a striped mask pattern extending in the [110] direction is formed. Stripe mask widths are often between 0.5 um and 2 um, but are not limited to this range.
  • etching is performed down to the bottom of the active layer 4 to form a ridge structure D.
  • a buried layer 12 is grown to cover the sides of the ridge structure D up to the active layer 4 .
  • a p-type InGaAs contact layer 6 and an n-type InP layer 7 are grown on the buried layer 12 and the p-type InP cladding layer 5 on the outermost surface of the ridge structure D to complete the crystal growth process. do. Subsequent steps are the same as in the first embodiment.
  • FIG. 5 is a cross-sectional view showing the junction-down mounted state of the optical semiconductor device according to the second embodiment.
  • the optical semiconductor device is junction-down mounted on a submount 11 using solder 10 with the p-type electrode 2 of the optical semiconductor device facing downward.
  • a forward voltage is applied to the p-type electrode 2 and the n-type electrode 3
  • holes are supplied from the p-type InGaAs contact layer 6 through the p-type InP cladding layer 5 to the active layer 4 in the active portion A.
  • Electrons are supplied from the InP substrate 1 to the active layer 4 .
  • a semi-insulating material is used for the buried layer 12, current does not easily flow through the buried layer 12 having a high resistivity, so current can be efficiently injected into the active layer 4.
  • the semi-insulating material used for the buried layer 12 does not necessarily have high resistivity.
  • Zn which is a dopant material, diffuses into the buried layer 12 from the adjacent p-type InGaAs contact layer 6 or p-type InP clad layer 5 during wafer processing, the resistivity decreases and a current path is generated in the buried layer 12. In some cases.
  • the passive portion B since a reverse voltage is applied between the n-type InP layer 7 and the p-type InGaAs contact layer 6, the current is blocked and no current path to the buried layer 12 is generated.
  • any passive portion B can be cut out by cleaving a chip.
  • FIG. 6 is a cross-sectional view showing an optical semiconductor device according to a third embodiment.
  • a groove portion E is formed by etching from the p-type InGaAs contact layer 6 to the n-type InP substrate 1 under the buried layer 12 between the active portions A and the passive portions B that are alternately arranged in the X direction.
  • the active portion A and the trench portions E on both sides thereof form a mesa structure.
  • the inner surface of the trench E is covered with an insulating film 13 .
  • the insulating film 13 may protrude up to the active part A or the passive part B.
  • the width of the groove E is about 5 to 20 ⁇ m, but it may be wider.
  • the side surface of the groove E may be vertical or may have a gentle slope.
  • the width of the active portion A is often within 20 ⁇ m, but it may be wider.
  • semiconductor crystal growth is performed in the same manner as in the second embodiment, and then the n-type InP layer 7 is removed using hydrochloric acid in the region corresponding to the active portion A to expose the p-type InGaAs contact layer 6 thereunder.
  • a mask having striped openings extending in the [110] direction is formed on the outermost p-type InGaAs contact layer 6 and the n-type InP layer 7 .
  • the p-type InGaAs contact layer 6 or the n-type InP layer 7 is exposed through the opening.
  • the exposed semiconductor layer is etched down to the bottom of the buried layer 12 to form a groove portion E. Then, as shown in FIG.
  • an insulating film 13 such as SiO 2 or SiN having a thickness of 0.4 ⁇ m is formed so as to cover the entire surface of the semiconductor layer.
  • a mask having stripe-shaped openings extending in the [110] direction is formed using a photoresist.
  • the insulating film 13 is etched to form an electrode contact insulating film opening over the active portion A and a cleavage insulating film opening over the passive portion B.
  • the optical semiconductor device according to the present embodiment is manufactured by forming the n-type electrode 3, the p-type electrode 2, and the like in the same manner as in the first embodiment.
  • FIG. 7 is a cross-sectional view showing a state in which the optical semiconductor device according to Embodiment 3 is junction-down mounted.
  • the optical semiconductor device according to the third embodiment is junction-down mounted on a submount 11 using solder 10 with the p-type electrode 2 facing downward. Since the parasitic capacitance of the element can be reduced by providing the groove E, the modulation operation can be performed at a higher speed than in the second embodiment. Moreover, even if the solder 10 flows into the groove E, the insulating film 13 covering the groove E can prevent an ineffective current path not passing through the active layer 4 from being generated. In addition, the same effects as those of the second embodiment can be obtained.
  • FIG. 8 is a perspective view showing an optical semiconductor device according to Embodiment 4.
  • FIG. A plane parallel to the substrate surface is defined as the XZ plane, and the stacking direction of the semiconductor layers is defined as the Y direction.
  • a plurality of active portions A are formed in a matrix on the n-type InP substrate 1 in plan view. That is, a plurality of active portions A are arranged in the XZ plane to form a two-dimensional array structure.
  • a passive section B is formed on the n-type InP substrate 1 so as to surround the active section A in plan view. That is, the side surfaces of the active portion A in the X direction and the Z direction are surrounded by the passive portion B. As shown in FIG.
  • a p-type electrode 2 is provided on the active section A and the passive section B. As shown in FIG. An n-type electrode 3 is provided on the bottom surface of the n-type InP substrate 1 .
  • a surface emitting LED is used as an example of a two-dimensional array structure, but the same effect can be obtained with surface emitting lasers, optical amplifiers, optical modulators, and the like as long as they are surface-type optical semiconductor devices.
  • FIG. 9 is a cross-sectional view along I-II in FIG.
  • the active portion A has an active layer 4, a p-type InP cladding layer 5, and a p-type InGaAs contact layer 6 which are laminated on the n-type InP substrate 1 in this order.
  • a p-type InGaAs contact layer 6 on the outermost surface of the active portion A is in contact with the p-type electrode 2 .
  • the p-type InGaAs contact layer 6 exposed on the outermost surface is not limited to a circular shape, and may have an arbitrary shape such as a rectangular shape.
  • the p-type electrode 2 and the n-type electrode 3 do not need to cover the entire surface of the semiconductor layer, and a hole for passing light may be formed in a part of the semiconductor layer.
  • the passive section B has an active layer 4, a p-type InP cladding layer 5, a p-type InGaAs contact layer 6, and an n-type InP layer 7 which are stacked in order on the n-type InP substrate 1. It differs from the active section A in that an n-type InP layer 7 is provided between the p-type InGaAs contact layer 6 and the p-type electrode 2 .
  • the p-type electrode 2 and the n-type electrode 3 of the active section A may be within the range of the active section A, or may protrude to the passive section B.
  • an active layer 4 on an n-type InP substrate 1, an active layer 4, a p-type InP clad layer 5, a p-type InGaAs contact layer 6, and an n-type InP layer 7 are crystal-grown in this order.
  • a photoresist is formed on the n-type InP layer 7 on the outermost surface.
  • an opening of arbitrary shape such as circular or rectangular is formed in the photoresist.
  • the opening width is 1.0 ⁇ m or more in diameter, but it is not limited to this range.
  • hydrochloric acid is used to remove the n-type InP layer 7 exposed from the opening of the photoresist, exposing the p-type InGaAs contact layer 6 thereunder.
  • a single metal containing Au, Pt, Zn, Ge, Ni, Ti, etc., a transparent conductive film, or a combination of these metals is deposited on the p-type InGaAs contact layer 6 and under the n-type InP substrate 1 . is deposited to form a p-type electrode 2 and an n-type electrode 3 .
  • the passive portion B where the n-type InP layer 7 is exposed on the outermost surface, is cleaved by scribing in the [110] direction and the [1-10] direction with a diamond cutter to form a two-dimensional array of an arbitrary number of LEDs. Fabricate an LED array.
  • the optical semiconductor device according to the present embodiment When the optical semiconductor device according to the present embodiment is junction-down mounted, the same effect as in the first embodiment can be obtained. Further, light generated in the active layer 4 of the active portion A by current injection can be transmitted through the n-type electrode 3 in the Y direction and extracted. At this time, if a hole is partially opened in the n-type electrode 3 to expose the n-type InP substrate 1, or if a transparent conductive film is used as an electrode material, light can be extracted efficiently.
  • FIG. 10 is a perspective view showing an optical semiconductor device according to Embodiment 5.
  • FIG. FIG. 11 is a cross-sectional view along I-II of FIG.
  • a micropillar structure H is formed by etching from the p-type InP cladding layer 5 to below the active layer 4 .
  • a buried layer 12 is formed to cover the side surface of the micro-pillar structure H up to a position higher than the active layer 4 .
  • Buried layer 12 is a semi-insulating material such as InP doped with Ru or Fe, but may be a combination of semiconductor layers with different carrier concentrations or polarities.
  • a p-type InGaAs contact layer 6 is formed on the micro-pillar structure H and the buried layer 12 .
  • the passive part B has a buried layer 12, a p-type InGaAs contact layer 6, and an n-type InP layer 7 which are stacked in this order on the n-type InP substrate 1.
  • a p-type InP layer may be provided between the p-type InP cladding layer 5 and the buried layer 12 on the outermost surface of the ridge structure D and the p-type InGaAs contact layer 6 .
  • Other configurations are the same as those of the fourth embodiment.
  • an active layer 4 and a p-type InP clad layer 5 are crystal-grown on an n-type InP substrate 1 in this order.
  • a circular or polygonal mask pattern is formed on the p-type InP clad layer 5 .
  • etching is performed down to the bottom of the active layer 4 to form a micro-pillar structure H.
  • the buried layer 12 is grown to cover the side surface of the micro-pillar structure H up to the active layer 4 .
  • a p-type InGaAs contact layer 6 and an n-type InP layer 7 are grown on the buried layer 12 and the p-type InP cladding layer 5 on the outermost surface of the ridge structure to complete the crystal growth process. Subsequent steps are the same as those of the fourth embodiment.
  • This embodiment can obtain the effect of the two-dimensional array structure of the fourth embodiment and the effect of the buried layer 12 of the second embodiment.
  • the polarities of the substrate and the semiconductor layer may be reversed in Embodiment 1-5. That is, the n-type InP substrate 1 and n-type InP layer 7 may be changed to p-type, and the p-type InP cladding layer 5 and p-type InGaAs contact layer 6 may be changed to n-type.
  • a similar laser array can be fabricated and operated in this case as well.

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

第１導電型の半導体基板（１）の上においてアクティブ部（Ａ）及びパッシブ部（Ｂ）が第１の方向に沿って交互に並んでいる。電極（２）がアクティブ部（Ａ）の上に設けられている。アクティブ部（Ａ）は、半導体基板（１）の上に順に積層された活性層（４）、第２導電型クラッド層（５）、第２導電型コンタクト層（６）を有する。アクティブ部（Ａ）は、第１の方向に直交する第２の方向において前端面（８）と後端面（９）に挟まれた共振器構造となっている。アクティブ部（Ａ）の第２導電型コンタクト層（６）は電極（２）に接している。パッシブ部（Ｂ）は、第２導電型コンタクト層（６）と、第２導電型コンタクト層（６）の上に設けられた第１導電型層（７）とを有する。

Description

光半導体装置
　本開示は、光半導体装置に関する。
　横方向に複数の端面出射レーザがアレイ状に並んだレーザアレイチップをジャンクションダウン実装する光半導体装置が開発されている。従来構造では、発光点以外を通る電流パスを遮断するため、電流注入を行うコンタクト開口部以外のパッシブ部を絶縁膜で覆っていた。
　なお、端面近傍のｐ型ＩｎＧａＡｓＰコンタクト層の上にｎ型ＩｎＰ層を設けて端面近傍への電流注入を防ぐ半導体レーザが提案されている（例えば、特許文献１参照）。しかし、この半導体レーザは、前端面と後端面の間に電流注入領域と非電流注入領域が並んでおり、横方向に複数の端面出射レーザがアレイ状に並んだレーザアレイチップではない。
日本特開２００３－１５２２７４号公報
　レーザアレイチップ全体が良品となるには、単体レーザの良品が規定数連続しなければならない。従って、単体レーザの不良品が発生した場合に不良を取り除くように任意の場所でレーザアレイチップの良品を切出せば歩留を向上させることができる。しかし、従来構造のようにパッシブ部すべてが硬い絶縁膜で覆われていると、その上から劈開を行うことは難しい。また、パッシブ部に絶縁膜を設けないと、ジャンクションダウン実装を行った場合には絶縁膜が無い部分にはんだが流れ込む。従って、想定しない電流パスが生じるため、実装方法が制限されてしまうという問題がある。
　本開示は、上述のような課題を解決するためになされたもので、その目的はジャンクションダウン実装を行った場合でもパッシブ部に電流が流れるのを防ぐことができ、任意のパッシブ部で劈開によるチップ切出しが可能な光半導体装置を得るものである。
　本開示に係る光半導体装置は、第１導電型の半導体基板と、前記半導体基板の上において第１の方向に沿って交互に並んだアクティブ部及びパッシブ部と、前記アクティブ部の上に設けられた電極とを備え、前記アクティブ部は、前記半導体基板の上に順に積層された活性層、第２導電型クラッド層、第２導電型コンタクト層を有し、前記アクティブ部は、前記第１の方向に直交する第２の方向において前端面と後端面に挟まれた共振器構造となっており、前記アクティブ部の前記第２導電型コンタクト層は前記電極に接し、前記パッシブ部は、前記第２導電型コンタクト層と、前記第２導電型コンタクト層の上に設けられた第１導電型層とを有することを特徴とする。
　本開示では、パッシブ部において第２導電型コンタクト層と電極との間に第１導電型層が設けられている。これにより、ジャンクションダウン実装を行った場合でもパッシブ部に電流が流れるのを防ぐことができる。また、パッシブ部の表面をＳｉＯ２などの硬い絶縁膜で覆わなくてもよいため、任意のパッシブ部で劈開によるチップ切出しが可能である。
実施の形態１に係る光半導体装置を示す断面図である。 図１のＩ－ＩＩに沿った断面図である。 実施の形態１に係る光半導体装置をジャンクションダウン実装した状態を示す断面図である。 実施の形態２に係る光半導体装置を示す断面図である。 実施の形態２に係る光半導体装置をジャンクションダウン実装した状態を示す断面図である。 実施の形態３に係る光半導体装置を示す断面図である。 実施の形態３に係る光半導体装置をジャンクションダウン実装した状態を示す断面図である。 実施の形態４に係る光半導体装置を示す斜視図である。 図８のＩ－ＩＩに沿った断面図である。 実施の形態５に係る光半導体装置を示す斜視図である。 図１０のＩ－ＩＩに沿った断面図である。
　実施の形態に係る光半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１
　図１は、実施の形態１に係る光半導体装置を示す断面図である。レーザ共振器に対して垂直に交わる水平方向をＸ、半導体層の積層方向をＹ、光が伝搬するレーザ共振器方向をＺとする。図１はＸＹ平面を示し、図２はＹＺ平面を示す。本実施の形態では光半導体装置が端面出射型ストライプ構造レーザアレイの場合について説明するが、これに限らず、導波路型の光半導体装置であればＬＥＤ、光増幅器、光変調器等の場合でも同様の効果を得ることができる。
　ｎ型ＩｎＰ基板１の上において、Ｚ方向に奥行きを持つアクティブ部Ａとパッシブ部Ｂのストライプ構造がＸ方向に沿って交互にアレイ状に並んでいる。光半導体装置は２個以上のアクティブ部Ａを有する。ｐ型電極２がアクティブ部Ａとパッシブ部Ｂの上に設けられている。ｎ型ＩｎＰ基板１の下面にｎ型電極３が設けられている。
　アクティブ部Ａは、ｎ型ＩｎＰ基板１の上に順に積層された活性層４、ｐ型ＩｎＰクラッド層５、ｐ型ＩｎＧａＡｓコンタクト層６を有する。最表面に露出したアクティブ部Ａのｐ型ＩｎＧａＡｓコンタクト層６はｐ型電極２に接している。
　パッシブ部Ｂは、ｎ型ＩｎＰ基板１の上に順に積層された活性層４、ｐ型ＩｎＰクラッド層５、ｐ型ＩｎＧａＡｓコンタクト層６、ｎ型ＩｎＰ層７を有する。ｐ型ＩｎＧａＡｓコンタクト層６とｐ型電極２との間にｎ型ＩｎＰ層７が設けられている点がアクティブ部Ａとは異なる。パッシブ部Ｂはアクティブ部Ａと隣接している。アクティブ部Ａのｐ型電極２とｎ型電極３はアクティブ部Ａの範囲内に収まっていてもよく、パッシブ部Ｂまではみ出していてもよい。
　ｎ型ＩｎＰ基板１は、（００１）面を主面とし、Ｓｉがドーピングされ、キャリア濃度４Ｅ＋１８ｃｍ－３である。活性層４は、ＡｌＧａＩｎＡｓ系又はＩｎＧａＡｓＰ系材料からなり、厚さ０．２ｕｍである。ｐ型ＩｎＰクラッド層５は、Ｚｎがドーピングされ、キャリア濃度１Ｅ＋１８ｃｍ－３、厚さ２ｕｍである。ｐ型ＩｎＧａＡｓコンタクト層６は、キャリア濃度１Ｅ＋１９ｃｍ－３、厚さ０．３ｕｍである。ｎ型ＩｎＰ層７は、キャリア濃度１Ｅ＋１８ｃｍ－３、厚さ０．１ｕｍである。ｎ型ＩｎＰ基板１と活性層４の間に、キャリア濃度４Ｅ＋１８ｃｍ－３、厚さ０．５ｕｍのｎ型ＩｎＰクラッド層が挟まっていてもよい。活性層４は、多重量子井戸構造又は量子ドット構造を含んでいてもよい。ｐ型ＩｎＧａＡｓコンタクト層６は、ｐ型ＩｎＧａＡｓとｐ型ＩｎＧａＡｓＰを組み合わせた構造でもよい。ｐ型ＩｎＧａＡｓコンタクト層６とｎ型ＩｎＰ層７の間にキャリア濃度１Ｅ＋１８ｃｍ－３、厚さ０．１ｕｍのｐ型ＩｎＰ層が挟まっていてもよい。
　図２は図１のＩ－ＩＩに沿った断面図である。アクティブ部Ａは、Ｚ方向において、ＸＹ平面に平行な前端面８と後端面９に挟まれた共振器構造となっている。
　続いて、本実施の形態に係る光半導体装置の製造方法を説明する。まずｎ型ＩｎＰ基板１の上に、活性層４、ｐ型ＩｎＰクラッド層５、ｐ型ＩｎＧａＡｓコンタクト層６、ｎ型ＩｎＰ層７を、ＭＯＣＶＤ又はＭＢＥのような半導体膜成長装置を用いて順に結晶成長する。この積層構造を成長した後に、最表面のｎ型ＩｎＰ層７の上にフォトレジストを塗布する。次に、アクティブ部Ａに対応する領域においてフォトレジストに［１１０］方向に延びるストライプ状の開口を形成する。開口幅は０．５ｕｍから２０ｕｍの間、開口のＸ方向間隔は１００ｕｍから３００ｕｍの間であるが、この範囲に限定するものではない。
　次に、塩酸を用いてフォトレジストの開口から露出しているｎ型ＩｎＰ層７を除去し、その下のｐ型ＩｎＧａＡｓコンタクト層６を露出させる。ＩｎＧａＡｓはＩｎＰよりも塩酸に対するエッチングレートが低いので、ＩｎＰ層のみを選択的にエッチングすることができる。フォトレジストを除去した後、ｐ型ＩｎＧａＡｓコンタクト層６の上とｎ型ＩｎＰ基板１の下にＡｕ，Ｐｔ，Ｚｎ，Ｇｅ，Ｎｉ，Ｔｉ等を含む金属単体又はこれらの金属の組み合わせを成膜し、ｐ型電極２とｎ型電極３を形成する。金属成膜には蒸着又はスパッタ装置を用いる。次に、劈開により（１１０）面からなる前端面８と後端面９を形成する。最後に最表面にｎ型ＩｎＰ層７が露出しているパッシブ部Ｂを［１１０］方向に劈開し、任意数のストライプレーザが並んだレーザアレイを製造する。このレーザアレイは結晶成長１回のみで製造可能なため、低コストで効率よく製造することができる。
　図３は、実施の形態１に係る光半導体装置をジャンクションダウン実装した状態を示す断面図である。光半導体装置のｐ型電極２を下にしてはんだ１０を用いてサブマウント１１にジャンクションダウン実装している。ジャンクションダウン実装は、活性層４とサブマウント１１の距離を近づけることで放熱性が良く、サブマウント１１から活性層４までの距離を結晶成長膜厚で決定できるために活性層４のＹ方向位置制御性が良いという利点がある。
　実施の形態１の光半導体装置を動作させるには、ｐ型電極２とｎ型電極３に順方向の電圧印加を行う。すると、アクティブ部Ａではｐ型ＩｎＧａＡｓコンタクト層６からｐ型ＩｎＰクラッド層５を通って活性層４にホールが供給され、ｎ型ＩｎＰ基板１から活性層４に電子が供給される。活性層４内で電子とホールが再結合すると、光学利得と発光を得ることができる。一方、パッシブ部Ｂの最表面のｎ型ＩｎＰ層７にはんだ１０が付着して電圧印加されたとしても、ｎ型ＩｎＰ層７とｐ型ＩｎＧａＡｓコンタクト層６の間に逆方向電圧が印加されるため、パッシブ部Ｂに電流は流れない。このとき、ｎ型ＩｎＰ層７が薄いと逆方向電圧印加に耐えられず電流が流れてしまう場合があるため、ｎ型ＩｎＰ層７の膜厚は５０ｎｍ以上あることが望ましい。
　このように、アクティブ部Ａの活性層４には電流注入により利得が生じるが、パッシブ部Ｂには利得は生じない。このため、電子とホールの再結合により生じた光はアクティブ部Ａのみを伝搬する。光は前端面８と後端面９に挟まれた共振器内をＺ方向に往復する間に利得を得て、レーザ発振に至り、前端面８から出射する。前端面８と後端面９に挟まれた共振器の長さは用途により異なり、一般に０．１５ｍｍから４ｍｍまで広い値を取り得るが、この範囲に限定されるものではない。
　以上説明したように、本実施の形態では、パッシブ部Ｂにおいてｐ型ＩｎＧａＡｓコンタクト層６とｐ型電極２との間にｎ型ＩｎＰ層７が設けられている。これにより、ジャンクションダウン実装を行った場合でもパッシブ部Ｂに電流が流れるのを防ぐことができる。また、パッシブ部Ｂの表面をＳｉＯ２などの硬い絶縁膜で覆わなくてもよいため、任意のパッシブ部Ｂで劈開によるチップ切出しが可能である。従って、良品レーザが並んでいる領域を選んでレーザアレイを作製できる。
実施の形態２
　図４は、実施の形態２に係る光半導体装置を示す断面図である。本実施の形態では光半導体装置が端面出射型埋め込み構造レーザアレイの場合について説明するが、これに限らず、導波路型の光半導体装置であればＬＥＤ、光増幅器、光変調器等の場合でも同様の効果を得ることができる。
　ｐ型ＩｎＰクラッド層５から活性層４の下までエッチングされて、Ｚ方向に延びるリッジ構造Ｄが形成されている。埋め込み層１２がリッジ構造Ｄの側面を活性層４より高い位置まで覆うように形成されている。埋め込み層１２は、Ｒｕ又はＦｅをドーピングしたＩｎＰなどの半絶縁性材料であるが、キャリア濃度又は極性が異なる複数の半導体層を組み合わせたものでもよい。例えば、埋め込み層１２は５Ｅ＋１６ｃｍ３のＦｅをドーピングしたＩｎＰである。リッジ構造Ｄの幅は０．５～２．０ｕｍであるが、この範囲に限定されるものではない。ｐ型ＩｎＧａＡｓコンタクト層６はリッジ構造Ｄ及び埋め込み層１２の上に形成されている。パッシブ部Ｂは、ｎ型ＩｎＰ基板１の上に順に積層された埋め込み層１２、ｐ型ＩｎＧａＡｓコンタクト層６、ｎ型ＩｎＰ層７を有する。リッジ構造Ｄの最表面のｐ型ＩｎＰクラッド層５及び埋め込み層１２とｐ型ＩｎＧａＡｓコンタクト層６との間にｐ型ＩｎＰ層を設けてもよい。その他の構成は実施の形態１と同様である。
　続いて、本実施の形態に係る光半導体装置の製造方法を説明する。まずｎ型ＩｎＰ基板１の上に、活性層４、ｐ型ＩｎＰクラッド層５を順に結晶成長する。次に、［１１０］方向に延びるストライプ状マスクパターンを形成する。ストライプ状マスク幅は０．５ｕｍから２ｕｍの間であることが多いが、この範囲に限定するものではない。その後、活性層４の下までエッチングを行い、リッジ構造Ｄを形成する。次に、埋め込み層１２を成長し、リッジ構造Ｄの側面を活性層４の上まで覆う。次に、マスクを除去した後、埋め込み層１２およびリッジ構造Ｄの最表面のｐ型ＩｎＰクラッド層５の上にｐ型ＩｎＧａＡｓコンタクト層６、ｎ型ＩｎＰ層７を成長し、結晶成長工程を完了する。その後の工程は実施の形態１と同様である。
　図５は、実施の形態２に係る光半導体装置をジャンクションダウン実装した状態を示す断面図である。光半導体装置のｐ型電極２を下にしてはんだ１０を用いてサブマウント１１にジャンクションダウン実装している。ｐ型電極２とｎ型電極３に順方向の電圧印加を行うと、アクティブ部Ａではｐ型ＩｎＧａＡｓコンタクト層６からｐ型ＩｎＰクラッド層５を通って活性層４にホールが供給され、ｎ型ＩｎＰ基板１から活性層４に電子が供給される。埋め込み層１２に半絶縁性材料を用いた場合は、抵抗率の高い埋め込み層１２には電流が流れにくくなるため、活性層４に効率よく電流注入を行うことができる。しかし、埋め込み層１２に用いられる半絶縁性材料は抵抗率が高いとは限らない。ウェハプロセス中に隣接するｐ型ＩｎＧａＡｓコンタクト層６又はｐ型ＩｎＰクラッド層５からドーパント材料であるＺｎが埋め込み層１２に拡散した場合には抵抗率は低下し、埋め込み層１２内に電流パスが生じる場合もある。一方、パッシブ部Ｂではｎ型ＩｎＰ層７とｐ型ＩｎＧａＡｓコンタクト層６の間に逆方向電圧が印加されるため、電流がブロックされ、埋め込み層１２への電流パスは生じない。
　本実施の形態は複数回の結晶成長が必要であるが、実施の形態１よりも効率よく活性層４への電流注入を行うことができる。また、実施の形態１と同様に任意のパッシブ部Ｂで劈開によるチップ切出しが可能である。
実施の形態３
　図６は、実施の形態３に係る光半導体装置を示す断面図である。Ｘ方向に交互に並んでいるアクティブ部Ａとパッシブ部Ｂの間においてｐ型ＩｎＧａＡｓコンタクト層６から埋め込み層１２の下のｎ型ＩｎＰ基板１までエッチングされて溝部Ｅが形成されている。アクティブ部Ａ及びその両隣の溝部Ｅがメサ構造を構成している。溝部Ｅの内面は絶縁膜１３で覆われている。
　絶縁膜１３はアクティブ部Ａ又はパッシブ部Ｂまではみ出していてもよい。溝部Ｅの幅は５～２０ｕｍ程度であるが、これより広くてもよい。また、溝部Ｅの側面は垂直でもよく、なだらかな傾斜を持っていてもよい。アクティブ部Ａの幅は２０ｕｍ以内であることが多いが、これより広くてもよい。
　その他の構成は実施の形態２と同様である。なお、端面出射型埋め込み構造レーザアレイに限らず、導波路型の光半導体装置であれば光増幅器、光変調器等の場合でも同様の効果を得ることができる。
　続いて、本実施の形態に係る光半導体装置の製造方法を説明する。まず実施の形態２と同様に半導体結晶成長を行った後、アクティブ部Ａに対応する領域において塩酸を用いてｎ型ＩｎＰ層７を除去し、その下のｐ型ＩｎＧａＡｓコンタクト層６を露出させる。次に、最表面のｐ型ＩｎＧａＡｓコンタクト層６及びｎ型ＩｎＰ層７の上に［１１０］方向に延びるストライプ状の開口部を有するマスクを形成する。開口部にはｐ型ＩｎＧａＡｓコンタクト層６又はｎ型ＩｎＰ層７が露出している。その後、露出した半導体層を埋め込み層１２の下までエッチングし、溝部Ｅを形成する。
　次に、マスクを除去した後、半導体層全面を覆うように厚さ０．４ｕｍのＳｉＯ２又はＳｉＮのような絶縁膜１３を成膜する。その後、フォトレジストを用いて［１１０］方向に延びるストライプ状の開口部を有するマスクを形成する。次に、絶縁膜１３をエッチングし、アクティブ部Ａの上にある電極コンタクト用絶縁膜開口と、パッシブ部Ｂの上にある劈開用絶縁膜開口を形成する。その後、実施の形態１と同様にｎ型電極３及びｐ型電極２等を形成することで本実施の形態に係る光半導体装置が製造される。
　図７は、実施の形態３に係る光半導体装置をジャンクションダウン実装した状態を示す断面図である。実施の形態３に係る光半導体装置のｐ型電極２を下にしてはんだ１０を用いてサブマウント１１にジャンクションダウン実装している。溝部Ｅを設けることで素子の寄生容量を低減できるため、実施の形態２よりも高速変調動作を行うことができる。また、はんだ１０が溝部Ｅに流れ込んだ場合でも、溝部Ｅを覆う絶縁膜１３により活性層４を通らない無効な電流パスが生じるのを防ぐことができる。その他、実施の形態２と同様の効果が得られる。
実施の形態４
　図８は、実施の形態４に係る光半導体装置を示す斜視図である。基板面に平行な面をＸＺ平面とし、半導体層の積層方向をＹ方向とする。ｎ型ＩｎＰ基板１の上において複数のアクティブ部Ａが平面視で行列状に形成されている。即ち、複数のアクティブ部ＡがＸＺ平面に並んで二次元アレイ構造を構成している。パッシブ部Ｂが平面視でアクティブ部Ａの四方を囲むようにｎ型ＩｎＰ基板１の上に形成されている。即ち、アクティブ部ＡのＸ方向及びＺ方向の側面がパッシブ部Ｂで囲まれている。ｐ型電極２がアクティブ部Ａとパッシブ部Ｂの上に設けられている。ｎ型ＩｎＰ基板１の下面にｎ型電極３が設けられている。本実施の形態では二次元アレイ構造の例として面発光ＬＥＤを取り上げるが、面型光半導体装置であれば面発光レーザ、光増幅器、光変調器等の場合も同様の効果を得ることができる。
　図９は図８のＩ－ＩＩに沿った断面図である。アクティブ部Ａは、ｎ型ＩｎＰ基板１の上に順に積層された活性層４、ｐ型ＩｎＰクラッド層５、ｐ型ＩｎＧａＡｓコンタクト層６を有する。アクティブ部Ａの最表面のｐ型ＩｎＧａＡｓコンタクト層６はｐ型電極２に接している。最表面に露出したｐ型ＩｎＧａＡｓコンタクト層６は円形に限らず、矩形等の任意の形状でもよい。また、ｐ型電極２及びｎ型電極３は半導体層の全面を覆う必要はなく、一部に光を通すための穴が空いていてもよい。
　パッシブ部Ｂは、ｎ型ＩｎＰ基板１の上に順に積層された活性層４、ｐ型ＩｎＰクラッド層５、ｐ型ＩｎＧａＡｓコンタクト層６、ｎ型ＩｎＰ層７を有する。ｐ型ＩｎＧａＡｓコンタクト層６とｐ型電極２との間にｎ型ＩｎＰ層７が設けられている点がアクティブ部Ａとは異なる。アクティブ部Ａのｐ型電極２とｎ型電極３はアクティブ部Ａの範囲内に収まっていてもよく、パッシブ部Ｂまではみ出していてもよい。
　続いて、本実施の形態に係る光半導体装置の製造方法を説明する。まずｎ型ＩｎＰ基板１の上に、活性層４、ｐ型ＩｎＰクラッド層５、ｐ型ＩｎＧａＡｓコンタクト層６、ｎ型ＩｎＰ層７を順に結晶成長する。次に、最表面のｎ型ＩｎＰ層７の上にフォトレジストを形成する。次に、アクティブ部Ａに対応する領域においてフォトレジストに円形又は矩形等の任意の形状の開口を形成する。開口幅は円形の場合は直径φ１．０ｕｍ以上であるが、この範囲に限定するものではない。
　次に、塩酸を用いてフォトレジストの開口から露出しているｎ型ＩｎＰ層７を除去し、その下のｐ型ＩｎＧａＡｓコンタクト層６を露出させる。フォトレジストを除去した後、ｐ型ＩｎＧａＡｓコンタクト層６の上とｎ型ＩｎＰ基板１の下にＡｕ，Ｐｔ，Ｚｎ，Ｇｅ，Ｎｉ，Ｔｉ等を含む金属単体、透明電導膜又はこれらの金属の組み合わせを成膜し、ｐ型電極２とｎ型電極３を形成する。最後に最表面にｎ型ＩｎＰ層７が露出しているパッシブ部Ｂにダイヤモンドカッターで［１１０］方向および［１－１０］方向にスクライブを入れて劈開し、任意数のＬＥＤが並んだ２次元ＬＥＤアレイを製造する。
　本実施の形態に係る光半導体装置をジャンクションダウン実装した場合に実施の形態１と同様の効果が得られる。また、電流注入によりアクティブ部Ａの活性層４で生じた光をＹ方向にｎ型電極３を透過させて取り出すことができる。このとき、ｎ型電極３に部分的に穴をあけてｎ型ＩｎＰ基板１を露出させるか、又は電極材料として透明導電膜を組み合わせると効率よく光を取り出すことができる。
実施の形態５
　図１０は、実施の形態５に係る光半導体装置を示す斜視図である。図１１は図１０のＩ－ＩＩに沿った断面図である。ｐ型ＩｎＰクラッド層５から活性層４の下までエッチングされてマイクロピラー構造Ｈが形成されている。埋め込み層１２がマイクロピラー構造Ｈの側面を活性層４より高い位置まで覆うように形成されている。埋め込み層１２は、Ｒｕ又はＦｅをドーピングしたＩｎＰなどの半絶縁性材料であるが、キャリア濃度又は極性が異なる複数の半導体層を組み合わせたものでもよい。ｐ型ＩｎＧａＡｓコンタクト層６はマイクロピラー構造Ｈ及び埋め込み層１２の上に形成されている。パッシブ部Ｂは、ｎ型ＩｎＰ基板１の上に順に積層された埋め込み層１２、ｐ型ＩｎＧａＡｓコンタクト層６、ｎ型ＩｎＰ層７を有する。リッジ構造Ｄの最表面のｐ型ＩｎＰクラッド層５及び埋め込み層１２とｐ型ＩｎＧａＡｓコンタクト層６との間にｐ型ＩｎＰ層を設けてもよい。その他の構成は実施の形態４と同様である。
　続いて、本実施の形態に係る光半導体装置の製造方法を説明する。まずｎ型ＩｎＰ基板１の上に、活性層４、ｐ型ＩｎＰクラッド層５を順に結晶成長する。次に、ｐ型ＩｎＰクラッド層５の上に円形又は多角形のマスクパターンを形成する。その後、活性層４の下までエッチングを行い、マイクロピラー構造Ｈを形成する。次に、埋め込み層１２を成長し、マイクロピラー構造Ｈ側面を活性層４の上まで覆う。次に、マスクを除去した後、埋め込み層１２およびリッジ構造最表面のｐ型ＩｎＰクラッド層５の上にｐ型ＩｎＧａＡｓコンタクト層６、ｎ型ＩｎＰ層７を成長し、結晶成長工程を完了する。その後の工程は実施の形態４と同様である。
　本実施の形態は、実施の形態４の二次元アレイ構造の効果と実施の形態２の埋め込み層１２による効果を得ることができる。
　なお、実施の形態１－５において基板と半導体層の極性を反転させてもよい。即ち、ｎ型ＩｎＰ基板１及びｎ型ＩｎＰ層７をｐ型に変更し、ｐ型ＩｎＰクラッド層５及びｐ型ＩｎＧａＡｓコンタクト層６をｎ型に変更してもよい。この場合にも同様のレーザアレイを作製し、動作させることができる。
１　ｎ型ＩｎＰ基板、２　ｐ型電極、４　活性層、５　ｐ型ＩｎＰクラッド層、６　ｐ型ＩｎＧａＡｓコンタクト層、７　ｎ型ＩｎＰ層、８　前端面、９　後端面、１２　埋め込み層、１３　絶縁膜、Ａ　アクティブ部、Ｂ　パッシブ部、Ｄ　リッジ構造、Ｅ　溝部、Ｈ　マイクロピラー構造

Claims (7)

  1. 　第１導電型の半導体基板と、
    　前記半導体基板の上において第１の方向に沿って交互に並んだアクティブ部及びパッシブ部と、
    　前記アクティブ部の上に設けられた電極とを備え、
    　前記アクティブ部は、前記半導体基板の上に順に積層された活性層、第２導電型クラッド層、第２導電型コンタクト層を有し、
    　前記アクティブ部は、前記第１の方向に直交する第２の方向において前端面と後端面に挟まれた共振器構造となっており、
    　前記アクティブ部の前記第２導電型コンタクト層は前記電極に接し、
    　前記パッシブ部は、前記第２導電型コンタクト層と、前記第２導電型コンタクト層の上に設けられた第１導電型層とを有することを特徴とする光半導体装置。
  2. 　前記第２導電型クラッド層から前記活性層の下までエッチングされて前記第２の方向に延びるリッジ構造が形成され、
    　埋め込み層が前記リッジ構造の側面を前記活性層より高い位置まで覆うように形成され、
    　前記第２導電型コンタクト層は前記リッジ構造及び前記埋め込み層の上に形成され、
    　前記パッシブ部は、前記半導体基板の上に順に積層された前記埋め込み層、前記第２導電型コンタクト層、前記第１導電型層を有することを特徴とする請求項１に記載の光半導体装置。
  3. 　前記アクティブ部と前記パッシブ部の間において前記第２導電型コンタクト層から前記埋め込み層の下までエッチングされて溝部が形成され、
    　前記溝部は絶縁膜で覆われていることを特徴とする請求項２に記載の光半導体装置。
  4. 　第１導電型の半導体基板と、
    　前記半導体基板の上において平面視で行列状に形成された複数のアクティブ部と、
    　前記半導体基板の上に形成され、平面視で前記アクティブ部の四方を囲むパッシブ部と、
    　前記アクティブ部の上に設けられた電極とを備え、
    　前記アクティブ部は、前記半導体基板の上に順に積層された活性層、第２導電型クラッド層、第２導電型コンタクト層を有し、
    　前記アクティブ部の前記第２導電型コンタクト層は前記電極に接し、
    　前記パッシブ部は、前記第２導電型コンタクト層と、前記第２導電型コンタクト層の上に設けられた第１導電型層とを有することを特徴とする光半導体装置。
  5. 　前記第２導電型クラッド層から前記活性層の下までエッチングされてマイクロピラー構造が形成され、
    　埋め込み層が前記マイクロピラー構造の側面を前記活性層より高い位置まで覆うように形成され、
    　前記第２導電型コンタクト層は前記マイクロピラー構造及び前記埋め込み層の上に形成され、
    　前記パッシブ部は、前記半導体基板の上に順に積層された前記埋め込み層、前記第２導電型コンタクト層、前記第１導電型層を有することを特徴とする請求項４に記載の光半導体装置。
  6. 　前記半導体基板、前記第２導電型クラッド層、及び前記第１導電型層はＩｎＰからなり、
    　前記第２導電型コンタクト層はＩｎＧａＡｓからなることを特徴とする請求項１～５の何れか１項に記載の光半導体装置。
  7. 　前記第１導電型層の膜厚は５０ｎｍ以上であることを特徴とする請求項１～６の何れか１項に記載の光半導体装置。
PCT/JP2022/003098 2022-01-27 2022-01-27 光半導体装置 WO2023144960A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2022/003098 WO2023144960A1 (ja) 2022-01-27 2022-01-27 光半導体装置
DE112022006526.5T DE112022006526T5 (de) 2022-01-27 2022-01-27 Optische Halbleitervorrichtung
US18/692,698 US20250141189A1 (en) 2022-01-27 2022-01-27 Optical semiconductor device
JP2022523704A JP7103552B1 (ja) 2022-01-27 2022-01-27 光半導体装置
CN202280059560.7A CN118541886A (zh) 2022-01-27 2022-01-27 光半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/003098 WO2023144960A1 (ja) 2022-01-27 2022-01-27 光半導体装置

Publications (1)

Publication Number Publication Date
WO2023144960A1 true WO2023144960A1 (ja) 2023-08-03

Family

ID=82482487

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/003098 WO2023144960A1 (ja) 2022-01-27 2022-01-27 光半導体装置

Country Status (5)

Country Link
US (1) US20250141189A1 (ja)
JP (1) JP7103552B1 (ja)
CN (1) CN118541886A (ja)
DE (1) DE112022006526T5 (ja)
WO (1) WO2023144960A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53138689A (en) * 1977-05-06 1978-12-04 Western Electric Co Method of producing light emitting diode
JP2000277852A (ja) * 1999-03-24 2000-10-06 Fuji Xerox Co Ltd 表面発光型半導体レーザ、及びその製造方法
KR20050069340A (ko) * 2003-12-31 2005-07-05 엘지전자 주식회사 반도체 레이저 다이오드 및 그의 제조방법
JP2019134058A (ja) * 2018-01-31 2019-08-08 浜松ホトニクス株式会社 光半導体素子及び光モジュール

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069152A (ja) * 2001-06-15 2003-03-07 Sony Corp マルチビーム半導体レーザ素子
JP2003152274A (ja) 2001-11-13 2003-05-23 Furukawa Electric Co Ltd:The 半導体レーザ装置、半導体レーザモジュールおよびこれを用いたラマン増幅器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53138689A (en) * 1977-05-06 1978-12-04 Western Electric Co Method of producing light emitting diode
JP2000277852A (ja) * 1999-03-24 2000-10-06 Fuji Xerox Co Ltd 表面発光型半導体レーザ、及びその製造方法
KR20050069340A (ko) * 2003-12-31 2005-07-05 엘지전자 주식회사 반도체 레이저 다이오드 및 그의 제조방법
JP2019134058A (ja) * 2018-01-31 2019-08-08 浜松ホトニクス株式会社 光半導体素子及び光モジュール

Also Published As

Publication number Publication date
US20250141189A1 (en) 2025-05-01
CN118541886A (zh) 2024-08-23
DE112022006526T5 (de) 2024-12-12
JP7103552B1 (ja) 2022-07-20
JPWO2023144960A1 (ja) 2023-08-03

Similar Documents

Publication Publication Date Title
JP3822976B2 (ja) 半導体装置およびその製造方法
US5872022A (en) Method for etching a semiconductor method for fabricating semiconductor device method for fabricating semiconductor laser and semiconductor laser
JP4305554B2 (ja) 半導体レーザの製造方法
JP2009200478A (ja) 半導体レーザ素子およびその製造方法
JPH04337689A (ja) オプトエレクトロニクス半導体装置及びその製造方法
JP3095545B2 (ja) 面発光型半導体発光装置およびその製造方法
EP0486128A2 (en) A semiconductor optical device and a fabricating method therefor
JP4947778B2 (ja) 光半導体素子及びその製造方法
JPH07183618A (ja) 半導体レーザ装置、半導体レーザ装置製造方法並びに集積型半導体レーザ装置
WO2019151044A1 (ja) 光半導体素子及び光モジュール
JPH11506273A (ja) 最高３０％のアルミニウムを含む半導体材料又はアルミニウムを含まない半導体材料から成る個別の閉じ込め層を有する放射放出半導体ダイオード
US4514896A (en) Method of forming current confinement channels in semiconductor devices
JP7103552B1 (ja) 光半導体装置
US4447905A (en) Current confinement in semiconductor light emitting devices
JP2010129763A (ja) 半導体レーザおよびその製造方法
JP4799847B2 (ja) 半導体レーザ素子及びその製造方法
JP3078004B2 (ja) 半導体レーザの製造方法
JP3918259B2 (ja) 半導体発光装置とその製造方法
US6793388B2 (en) Semiconductor laser and fabricating method of the same
JP2004087564A (ja) 半導体レーザ素子及びその製造方法
JPH11150320A (ja) 半導体発光装置とその製造方法
JP2500615B2 (ja) 埋め込み構造半導体光デバイスの製造方法
JP3505913B2 (ja) 半導体発光装置の製造方法
JPH07193322A (ja) 半導体レーザアレイの製造方法
JP2008311547A (ja) 半導体レーザ素子及び製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2022523704

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22923825

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280059560.7

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 18692698

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112022006526

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22923825

Country of ref document: EP

Kind code of ref document: A1

WWP Wipo information: published in national office

Ref document number: 18692698

Country of ref document: US