WO2022113732A1

WO2022113732A1 - モータ制御装置

Info

Publication number: WO2022113732A1
Application number: PCT/JP2021/041247
Authority: WO
Inventors: 明彦寳田
Original assignee: オリエンタルモーター株式会社
Priority date: 2020-11-27
Filing date: 2021-11-09
Publication date: 2022-06-02
Also published as: JP2022085226A; JP7492445B2; US12249933B2; EP4250555A1; EP4250555A4; TW202241042A; KR20230109749A; CN116491061A; US20230421082A1

Abstract

モータ制御装置は、ロータ位置検出器を用いないセンサレス制御によって交流モータを制御する。モータ制御装置は、パルス幅変調信号に基づいて直流を交流に変換するインバータと、前記インバータと前記交流モータの巻線とを接続する電流ラインに介装された配線パターンを内層に有する多層プリント基板と、前記配線パターンと交差する所定方向に巻線方向を向けて前記配線パターンと対向するように前記多層プリント基板の主面上に実装され、直列に接続されて、基準電位に接続される中点を有する直列回路を形成する複数のチップインダクタと、前記直列回路の前記中点と当該直列回路の両端との間にそれぞれ接続された負荷抵抗と、前記直列回路の前記両端に一対の入力端が接続された差動増幅回路と、前記差動増幅回路の出力を用いて前記交流モータのロータの位置を推定し、当該推定されたロータの位置に応じて、前記インバータに供給するパルス幅変調信号を生成する制御ユニットと、を含む。

Description

モータ制御装置

関連出願の相互参照

　この出願は、２０２０年１１月２７日に日本特許庁に提出された特願２０２０－１９６８０２号に基づく優先権を主張しており、この出願の全内容は引用によりここに組み込まれるものとする。

　この発明は、ロータ位置検出器を用いないセンサレス制御によって交流モータを制御するモータ制御装置に関する。

　交流モータとは、交流電流の供給を受けて作動するように構成された電動モータをいい、ブラシレスＤＣモータ、誘導モータ、ステッピングモータなどを含む。端的には、直流電流の供給を受け、整流子を用いて巻線電流の方向を変化させる構成以外の電動モータは、交流モータの範疇に含まれる。

　交流モータのための典型的なモータ制御装置は、直流を交流に変換するインバータを備え、そのインバータによって電動モータに交流電流を供給する。インバータを適切に制御するためには、ロータ位置の情報が必要である。そこで、ロータの回転位置を検出するロータ位置検出器の出力を用いてインバータが制御される。

　ロータ位置検出器を用いる代わりに、ロータ位置を推定し、推定したロータ位置に基づいてインバータを制御することによって交流モータを駆動する方式が知られている。このような制御方式は、「位置センサレス制御」、あるいは単に「センサレス制御」と呼ばれている。ロータ位置検出器を省くことにより、ロータ位置検出器の実装位置精度およびロータ位置検出器に関連する配線を考慮する必要がなくなる。加えて、センサレス制御は、物理的にロータ位置検出器の配置が不可能なモータや、ロータ位置検出器が使用環境に耐えられない用途のモータにも適用できる利点がある。

　典型的なセンサレス制御におけるロータ位置の推定は、誘起電圧法による。誘起電圧法とは、電圧指令および電流検出値を用い、モータモデルに基づく演算によって誘起電圧を求め、その誘起電圧を用いてロータ位置を推定する方法である。

　しかしながら、誘起電圧が小さい低速領域では、電圧指令に対する実際の印加電圧の誤差、電流検出の誤差、電流検出の分解能の制限などのために、ロータ位置検出が難しい。

　特許文献１は、低速回転時の微小な誘起電圧を検出する方法を提案している。この方法は、巻線間に電圧が印加されない零電圧ベクトル期間中の巻線電流の電流微分値を利用している。

　しかし、零速度を含む極低速領域では、誘起電圧を用いる位置推定は不可能である。このような極低速領域では、特許文献２，３および非特許文献１，２に開示されている方法を用いることができる。すなわち、突極性に起因して、ロータ位置に応じて巻線インダクタンスが変化する現象を利用して、ロータ位置を推定することができる。巻線インダクタンスは、既知の電圧を印加したときの電流微分値に基づいて求めることができる。

国際公開第２０１２／１５３７９４号国際公開第２０１４／１２８９４７号特開２０１１－１７６９７５号公報

J. B. Bartolo, C. S. Staines and C. Caruana, "An Investigation on the Performance of Current Derivative Sensors for the Sensorless Control of A.C. drives," 2008 4th IET Conference on Power Electronics, Machines and Drives, York, 2008, pp. 532-536, DOI: 10.1049/cp:20080578. S. Bolognani, S. Calligaro, R. Petrella and M. Sterpellone, "Sensorless control for IPMSM using PWM excitation: Analytical developments and implementation issues," 2011 Symposium on Sensorless Control for Electrical Drives, Birmingham, 2011, pp. 64-73, DOI: 10.1109/SLED.2011.6051546.

　センサレス制御においては、ロータ位置推定の精度および速さが、制御特性に大きな影響を与える。ロータ位置推定に用いられる電流微分検出の精度および速度は、制御特性に直接的に影響を与える重要な要素である。

　電流微分を検出する方法には、大きく分けて、特許文献１，２に記載されているように電流検出値から算出する方法と、特許文献３および非特許文献１，２に記載されているように専用の電流微分検出器を用いる方法とがある。

　特許文献１では、ＰＷＭシーケンスの零電圧期間中に、電流値を少なくとも２回サンプリングし、電流値の変化量をサンプリング時間間隔で除することにより、電流微分値を演算している。この手法は、短時間に複数回のサンプリングを行うために高速なＡ／Ｄ変換が必要であり、このことがコストアップの要因となる。

　一般的に、電流値をサンプリングし、電流値に対する演算によって電流微分値を求める方法においては、サンプリングの時間間隔が短いと、電流変化量が小さいので、電流検出誤差の影響を受けて、電流微分値の誤差が大きくなる。一方、サンプリングの時間間隔が長いと、電流値の検出から電流微分値が得られるまでの時間が長くなるので、制御性に悪影響がでる。

　２回のサンプリングではノイズの影響を受けやすいため、サンプリング回数を増やしてフィルタを掛ける手法が採られることもある。しかし、Ａ／Ｄ変換の高速化が必要であり、かつ検出時間の増加を招きやすい欠点がある。

　特許文献１では、電流微分値が求められてはいるものの、求められた電流微分値は、ロータ位置の推定ではなく、振動抑制のための制御に用いられている。そのため、電流微分値にはさほどの精度は要求されない。特許文献１に記載されている手法で求められる電流微分値は、ロータ位置の推定の用途には適さない。

　特許文献２では、電流検出信号をアナログ回路によって電流微分値に変換している。具体的には、電流検出信号が入力される差動増幅回路と、差動増幅回路の出力を積分する積分回路とを備え、積分回路の出力を差動増幅回路に帰還して、積分値と電流検出信号との差分増幅値を積分回路に入力するように構成されている。その差動増幅値、すなわち、積分回路の入力値は、電流微分値に相当する。そして、積分回路の出力は、インバータを制御するＰＷＭ信号による高周波成分がフィルタされた電流検出信号となる。特許文献２では、突極比が高く、インダクタンス変化が大きなスイッチドリラクタンスモータ（ＳＲＭ）に対して、電流微分値と閾値との比較により、転流タイミングを決定している。

　この方法では、一度のサンプリングで電流微分値の取得が可能である。しかし、ＰＷＭ周波数に応じた積分回路の設計が必要であり、そのために、電流微分値検出の応答性に制約がある。加えて、電流検出値をもとに電流微分値を得る方法であるため、ノイズおよび回路の精度の影響を直接的に受けるので、精度のよい電流微分値を得難いという根本的な問題がある。

　一般的に、電流検出器はアナログセンサで電流を検出する構成であるため、フルスケールの１％以上の誤差を持つ。そして、モータ巻線に流す最大電流に対して余裕を見込んだフルスケールを有する電流検出器が選定される。ところが、電流微分値に相当する電流変化は小さく、電流検出器のフルスケール電流の数％のレベルに過ぎない。巻線インダクタンスの変化を検出するためには、さらに、電流微分値の数％レベルの変化を読み取る必要がある。したがって、そもそもフルスケールの１％以上の誤差をもつアナログセンサを備える電流検出器の出力をもとに高精度の電流微分値を検出することは難しい。ノイズの影響を考慮すれば、高精度の電流微分値の検出が一層困難であることが分かる。

　電流検出値から電流微分値を求める方法は、専用の検出器を用いないため、コストおよびスペースの観点では有利であるが、検出の精度および速さの観点では、専用の電流微分検出器を用いる方が有利である。

　特許文献３、非特許文献１，２には、専用の電流微分検出器を用いたセンサレス制御に関する記述がある。形態は異なるが、いずれもカレントトランスの原理で動作し、一次側コイルの電流による磁束変化に応じた電圧が二次側コイル端において検出される。すなわち、一次側の電流微分値を直接的に二次側コイルで検出できる。電流微分値を直接的に検出することから、電流検出値から間接的に電流微分値を検出するよりも、良好な信号を得やすい。

　特許文献３の図２には、ホール素子を使った電流検出器のコアに二次側コイルを追加して、電流検出および電流微分検出のためにコアを共用する構成が示されている。

　しかし、この構成では、二次側コイルの電流磁束の影響によってコア磁束が変化し、それにより電流検出を正しく行えなくなる恐れがある。カレントトランスは、一次側コイル磁束を打ち消す方向に二次側コイルに電流が流れ、二次側コイルのコイル端に接続した負荷抵抗の電圧降下によって二次側電流を検出することを検出原理とするものである。負荷抵抗およびコイルの設計によって適切な出力を得ることは不可能ではないとしても、二種類の検出器の特性を一つのコアで満足させることは難しい。

　また、高電圧でモータを駆動する場合には、一次側コイルの電位が高くなるので、安全規格上、一次側コイルと二次側コイルとの間には、電圧に応じた絶縁距離が要求される。巻線に使用されるマグネットワイヤの被覆は、安全規格上、絶縁物とはみなされないので、別の手段で絶縁を確保する必要がある。そのため、検出器の小型化が難しくなる。

　非特許文献１では、センサレス制御用の電流微分センサとしては最も一般的に用いられているトロイダルコイル構造の電流微分センサと、同軸ケーブルを巻線として用いた構造の電流微分センサの特性とが紹介されている。トロイダルコイルは、リング内を流れる電流磁束のみを検出し、外部磁束の影響を受けないという特徴がある。同文献のFig.6に示された構造では、二次側コイルのみが巻線となっており、電流を流すリードをリングに貫通させることにより、一次側の１ターンコイルとして扱っている。

　カレントトランスの原理による電流微分器は、コアに磁性材を用いる方が大きな出力電圧を得やすいが、磁性体の磁気飽和や高周波特性の影響を受けやすい。加えて、応答性も空芯コイルに劣る。非特許文献１では、同文献のFig.5に示されている空芯の同軸ケーブルコイルの方が良好な応答性が得られると結論づけられている。

　同軸ケーブルコイルは、同軸ケーブルをコイル状に巻いたものであり、同軸ケーブルの導体の一方を動力用とし、他方を検出用として用いる。動力用の導体は大きな電流を流すため太くなければならない。高い電圧がかかる場合には、導体間に大きな絶縁距離が必要になる。したがって、同軸ケーブル自体が太くなるから、多数回の巻回は不可能である。よって、大きな出力を得ることは難しく、かつ小型化も難しい。

　非特許文献２には、ロゴスキーコイルと呼ばれる空芯のトロイダル構造の電流微分センサが紹介されている。コアに磁性体を用いていないため磁気飽和せずに応答性のよい出力が得られる。空芯のため、二次側コイルの巻数を多くしても、得られる出力電圧は微弱である。リング状コアに多くの巻線を施す労力を軽減するために、チューブ状の物体に巻線を施した後に、そのチューブ状の物体の両端を繋いでリング形状としている（同文献のFig.5参照）。非特許文献２では、３つのロゴスキーコイルを用いているが、個々の出力にばらつきがあるため、信号調整回路を用いて特性を揃えている。

　このように、電流微分検出器は研究用に手作りされているのが現状であり、産業用途のための市販の電流微分検出器は存在しない。磁性体コアを用いる電流微分検出器は、磁気飽和および応答性に問題がある。空芯構造であれば磁気飽和および応答性の問題はないが、二次側巻線を多数回巻く必要がある。とくにトロイダル構造の巻線の製作は、機械化に適さず、作業者による手作業を要し、しかも多大な労力を要する。それに応じて、コストが高くなる問題がある。加えて、ばらつきなく製作することが困難であり、特性を揃えるための調整が必要である。さらには、構造的に小型化が困難であり、とくに高電圧で用いられる場合には、一次側および二次側の絶縁が必要になるから、サイズが大きくなる。

　電流微分検出器におけるこのような現状のために、極低速領域からセンサレス制御によって交流モータを満足に制御できる実用レベルのモータ駆動装置は、事実上提供されていない。

　この発明の一実施形態は、このような課題の克服に寄与するモータ制御装置を提供する。

　この発明の一実施形態は、ロータ位置検出器を用いないセンサレス制御によって交流モータを制御するモータ制御装置を提供する。このモータ制御装置は、パルス幅変調信号に基づいて直流を交流に変換するインバータと、前記インバータと前記交流モータの巻線とを接続する電流ラインに介装された配線パターンを内層に有する多層プリント基板と、前記配線パターンと交差する所定方向に巻線方向を向けて前記配線パターンと対向するように前記多層プリント基板の主面上に実装され、直列に接続されて、基準電位に接続される中点を有する直列回路を形成する複数（好ましくは偶数）のチップインダクタと、前記直列回路の前記中点と当該直列回路の両端との間にそれぞれ接続された負荷抵抗と、前記直列回路の前記両端に一対の入力端が接続された差動増幅回路と、前記差動増幅回路の出力を用いて前記交流モータのロータの位置を推定し、当該推定されたロータの位置に応じて、前記インバータに供給するパルス幅変調信号を生成する制御ユニットと、を含む。

　この構成によれば、インバータと交流モータの巻線とを接続する電流ラインに、多層プリント基板の配線パターンが介装されている。この配線パターンは、多層プリント基板の内層に形成されているので、多層プリント基板の主面との良好な絶縁が確保されている。多層プリント基板の主面には、チップインダクタが実装され、前記配線パターンに対向している。チップインダクタは、配線パターンと交差する所定方向に巻線方向を向けて配置されている。すなわち、多層プリント基板の内層に形成された配線パターンと、多層プリント基板の主面に実装されたチップインダクタとは、多層プリント基板の絶縁材によって電気的に絶縁された状態で互いに対向し、かつ配線パターンとチップインダクタの巻線方向とが交差している。したがって、配線パターンに流れる電流が形成する磁束とチップインダクタの巻線とが鎖交する。配線パターンに流れる電流が変化し、それに応じて磁束が変化すると、チップインダクタは、その磁束の変化を妨げるような起電力を発生し、それに応じた電圧がチップインダクタの両電極間に表れる。この電圧は、配線パターンに流れる電流の時間変化、換言すれば、電流微分を表す信号として取り扱うことができる。したがって、チップインダクタは、電流微分を直接的に検出するセンサとして機能するから、複雑で時間のかかる演算処理を要することなく電流微分値を検出できる。

　このようなチップインダクタが多層プリント基板の主面に複数個実装されており、それらが直列に接続されている。そして、その直列回路の中点が基準電位に接続され、その直列回路の両端が差動増幅回路の一対の入力端にそれぞれ接続されている。直列回路の両端と中点との間には、負荷抵抗がそれぞれ接続されている。チップインダクタが発生する起電力によって負荷抵抗に電流が流れて電圧降下が生じ、それに応じた信号が差動増幅回路に入力される。直列回路の中点が基準電位に接続されていることにより、インバータにおけるスイッチングに起因して配線パターンの電位が大きく変位しても、中点の電位は変動しない。それにより、スイッチングの影響を抑制して、安定した信号を差動増幅回路に入力することができる。

　差動増幅回路は、一対の入力端に入力される信号を差動増幅するので、一対の入力端に入力される同相成分を除去し、位相の異なる成分を増幅する。ノイズ成分は同相成分となるので、差動増幅回路は、ノイズ成分を除去した信号成分を増幅して出力することができる。したがって、チップインダクタから出力される電流微分信号が微少であっても、良好な信号対雑音比で電流微分を検出することができる。

　このようにして、インバータから交流モータに供給される電流をチップインダクタによって直接的に（したがって高速に）検出でき、かつ電流微分を表す良好な信号を得ることができる。それにより、制御ユニットは、交流モータのロータ位置を速やかにかつ正確に推定できるので、応答性の優れた正確なモータ制御を実現できる。

　しかも、工業的に生産されるチップインダクタは、性能ばらつきが少ないので、複数個のチップインダクタを用いても個別の調整を要しない。また、チップインダクタのサイズは微小であるので、電流微分の検出のための構成を非常に小型に構成できる利点がある。

　たとえば、多層プリント基板には、チップインダクタだけでなく、負荷抵抗、差動増幅回路、インバータおよび制御ユニットのうちの一部または全部を併せて実装することができる。それにより、モータ制御装置を全体的に小型化できる。換言すれば、モータ制御装置の大型化を抑制または防止しながら、電流微分値を直接的にかつ正確に検出できる構成を備え、それにより、応答性に優れた正確なモータ制御を実現することができる。

　この発明の一実施形態では、前記複数のチップインダクタは、前記配線パターンに流れる電流が形成する磁束の変化によって各チップインダクタに誘起される起電力の方向を揃えて直列に接続されている。この構成により、複数のチップインダクタが発生する起電力の総和を差動増幅回路で増幅できるので、電流微分を表す大きな信号を得ることができる。また、個々のチップインダクタの持つ特性のばらつきを平均化して、より正確に電流微分値を検出できる。

　この発明の一実施形態では、前記複数のチップインダクタの総数が偶数である。この構成により、複数のチップインダクタの直列回路を、中点を挟んで対称に構成しやすくなるので、差動増幅回路の一対の入力端への入力のバランスをとりやすくなる。

　この発明の一実施形態では、前記制御ユニットが、前記差動増幅回路の出力を前記交流モータの巻線電流の時間微分値（電流微分値）に相当する値として取り扱って前記ロータの位置を推定するように構成されている。巻線電流の時間微分値（電流微分値）が得られると、たとえば、これに基づいて、巻線のインダクタンスを求めることができる。巻線のインダクタンスは、ロータ位置に応じて周期的に変化するので、巻線のインダクタンスに基づいてロータ位置を推定できる。

　この発明の一実施形態では、前記複数のチップインダクタは、前記多層プリント基板の対向する２つの主面に同数ずつ実装されている。

　多層プリント基板の一方の主面と他方の主面とに同数ずつのチップインダクタを実装することによって、直列回路を、中点を挟んで対称に構成しやすくなるので、差動増幅回路の一対の入力端への入力のバランスをとりやすくなる。

　また、多層プリント基板の一方の主面と他方の主面とに振り分けて複数のチップインダクタを実装することによって、チップインダクタを三次元的に配置できるので、モータ制御装置の一層の小型化を図ることができる。

　また、配線パターンに流れる電流が形成する磁束の方向は、多層プリント基板の一方の主面側と他方の主面側とで反対方向となる。これに対して、外部で発生した磁束、すなわち、配線パターンに流れる電流に起因しない磁束は、多層プリント基板の一方の主面と他方の主面とで同じ方向であり、かつ同じ大きさとなる。前述のとおり、複数のチップインダクタは、配線パターンに流れる電流が形成する磁束の変化によって各チップインダクタに誘起される起電力の方向を揃えて直列に接続されることが好ましい。この場合、複数のチップインダクタの直列回路の両端に表れる電圧は、配線パターンに流れる電流変化に応じて各チップインダクタで生じる起電力を重ね合わせ、かつ外部発生の磁束に起因する起電力を相殺した値となる。このようにして、外部発生磁束の影響を抑制または防止して、電流微分を検出することができる。

　この発明の一実施形態では、前記複数のチップインダクタは、前記多層プリント基板の一つの主面における配置数が１であり、前記一つの主面に対向する他の主面における配置数が１である。

　この場合、巻線電流が流れる配線パターンに対して、一方の主面側の一つのチップインダクタと他方の主面側の一つのチップインダクタとが、幾何学的に対称であることが好ましい。換言すれば、巻線電流が流れる配線パターンから一方の主面側の一つのチップインダクタまでの距離（複数の配線パターンが設けられている場合には、距離の総和をいう。以下同じ。）と他方の主面側の一つのチップインダクタまでの距離とが、互いに等しくなるように設計されていることが好ましい。それにより、差動増幅回路の一対の入力端への入力のバランスをとりやすくなる。

　この発明の一実施形態では、前記複数のチップインダクタは、前記多層プリント基板の一つの主面における配置数が２であり、前記一つの主面に対向する他の主面における配置数が２である。

　この場合、多層プリント基板の一方の主面の一つのチップインダクタと他方の主面のチップインダクタとを直列に接続して前記中点の一方側に配置（接続）し、残る二つのチップインダクタを直列に接続して前記中点の他方側に配置（接続）するようにして４つのチップインダクタを直列に接続することが好ましい。これにより、巻線電流が流れる配線パターンに対するチップインダクタの幾何学的配置（より具体的には配線パターンからチップインダクタまでの距離）が、直列回路の中点の両側で同等（対称）になる。このような接続（配置）は、とくに、配線パターンに対する一方の主面に実装されたチップインダクタおよび他方の主面に実装されたチップインダクタの幾何学的配置（より具体的には配線パターンからチップインダクタまでの距離）が同等（対称）でない場合に有効である。

　この発明の一実施形態では、前記チップインダクタは、空芯コイルであり、シールドされていない。空芯コイル型のチップインダクタを用いることにより、磁気飽和の影響を受けることなく電流微分を検出できる。また、シールドされていない構造のチップインダクタを用いることによって、配線パターンに流れる電流が形成する磁束を高感度で検出できる。

　この発明の一実施形態では、前記複数のチップインダクタは、同一仕様である。同一仕様のチップインダクタを用いることにより、前記中点を挟んで対称な構造の直列回路を形成しやすくなる。工業的に生産される同一仕様のチップインダクタは、一様な性能を有するので、実質的に調整を要することなく用いることができる。

　この発明により、巻線電流の電流微分を高速かつ正確に検出でき、しかも小型の構成で電流微分を検出でき、それにより、応答性の優れたモータ制御を実現可能な小型のモータ制御装置を提供できる。

図１Ａは、この発明の一実施形態に係るモータ制御装置の構成を説明するためのブロック図である。図１Ｂは、前記モータ制御装置に備えられるコントローラの機能的な構成を説明するためのブロック図である。図２は、電流制御器に関連する詳しい構成の具体例を示すブロック図である。図３は、インバータの構成例を説明するための電気回路図である。図４Ａおよび図４Ｂは、インバータの８つ状態に対応する電圧ベクトルを示す。図５は、電流微分値に基づく位置検出の原理を説明するための図である。図６は、第１の具体例に係る電流微分検出器の構造を説明するための図解的な斜視図である。図７Ａは、前記電流微分検出器の平面図であり、図７Ｂは、前記電流微分検出器の断面図である。図８は、前記電流微分検出器の構成例を示す電気回路図である。図９は、第２の具体例に係る電流微分検出器の構造を説明するための図解的な斜視図である。図１０Ａは、前記電流微分検出器の平面図であり、図１０Ｂは、前記電流微分検出器の断面図である。図１１は、前記電流微分検出器の構成例を示す電気回路図である。図１１Ａは、前記電流微分検出器の他の構成例を示す電気回路図である。図１２は、交流モータＭの低速回転時におけるＰＷＭ制御信号等の波形図の一例を示す。図１３Ａ、図１３Ｂおよび図１３Ｃは、ロータ電気角をエンコーダで検出しながら、様々なロータ電気角でテストパルスを印加して得られた電流微分検出電圧を示す。

　以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。

　図１Ａは、この発明の一実施形態に係るモータ制御装置の構成を説明するためのブロック図である。モータ制御装置１００は、交流モータＭを駆動するための装置である。より具体的には、モータ制御装置１００は、交流モータＭのロータの位置を検出するロータ位置検出器を用いることなく、交流モータＭを制御する、いわゆるセンサレス制御によって、交流モータＭを駆動する。交流モータＭは、表面磁石型同期モータ（ＳＰＭＳＭ）であってもよい。交流モータＭは、たとえば３相交流モータであり、Ｕ相巻線５u、Ｖ相巻線５vおよびＷ相巻線５wを有している。以下、これらの巻線を総称するときには、「巻線５uvw」という。

　モータ制御装置１００は、この例では、位置制御ループ、速度制御ループおよび電流制御ループを備えたフィーバック系を有しており、位置指令に応じて交流モータＭのロータ位置を制御する位置サーボ制御を行うように構成されている。電流制御に関しては、ベクトル制御を採用している。

　ロータ位置は、ロータ位置検出器を用いず、電流微分検出器によって得た信号を用いて、位置推定器により推定される。より具体的には、電流微分値に基づいて、交流モータＭの各相巻線のインダクタンスを推定し、そのインダクタンスに基づいてロータ位置が推定される。表面磁石型同期モータは、原理上、突極性がないので、インダクタンス変化を用いた磁極検出はできないとされているが、ネオジウム磁石などの磁力の強い磁石を用いる場合には、鉄心の磁気飽和によってインダクタンスは若干変化する。

　具体的な構成について説明すると、モータ制御装置１００は、制御ユニットとしてのコントローラ１と、インバータ２と、電流検出器３u，３v，３w，と、電流微分検出器４u，４v，４wとを含む。インバータ２は、直流電源７から供給される直流電流を交流電流に変換して、交流モータＭの巻線５uvwに供給する。インバータ２と交流モータＭとは、Ｕ相、Ｖ相およびＷ相に対応した３本の電流ライン９u，９v，９w（以下、総称するときには「電流ライン９uvw」という。）で接続されている。これらの電流ライン９uvwのそれぞれに、電流検出器３u，３v，３wおよび電流微分検出器４u，４v，４wが配置されている。電流検出器３u，３v，３w（以下、総称するときには「電流検出器３uvw」という。）は、対応する相の電流ライン９uvwを流れる相電流、すなわち、Ｕ相電流Ｉu、Ｖ相電流ＩvおよびＷ相電流Ｉw（以下、総称するときには「相電流Ｉuvw」という。）をそれぞれ検出する。電流微分検出器４u，４v，４w（以下、総称するときには「電流微分検出器４uvw」という。）は、対応する相の電流ライン９uvwを流れる相電流の時間変化、すなわち、Ｕ相、Ｖ相およびＷ相の電流微分値ｄＩu，ｄＩv，ｄＩw（以下、総称するときには「電流微分値ｄＩuvw」という。）を検出する。

　コントローラ１は、位置指令θcmdに基づいて、インバータ２を制御する。コントローラ１は、コンピュータとしての形態を有しており、プロセッサ（ＣＰＵ）１ａと、プロセッサ１ａが実行するプログラムを記録した記録媒体としてのメモリ１ｂとを含む。

　図１Ｂは、コントローラ１の機能的な構成を説明するためのブロック図である。コントローラ１は、プロセッサ１ａがプログラムを実行することによって、複数の機能処理部の機能を実現するように構成されている。複数の機能処理部は、位置制御器１１、速度制御器１２、電流制御器１３、ＰＷＭ生成器１４、位置推定器１５および速度推定器１６を含む。

　位置推定器１５は、電流微分検出器４uvwが出力する信号、すなわち電流微分値ｄＩuvwを用いて、交流モータＭのロータの位置を推定する演算を行い、推定位置θfbを位置制御器１１にフィードバックする。位置制御器１１は、推定位置θfbに基づき、ロータ位置を位置指令θcmdに一致させるための速度指令ωcmdを生成して、速度制御器１２に供給する。このようにして、位置制御ループが構成されている。

　ロータの推定位置θfbは、速度推定器１６にも供給される。速度推定器１６は、推定位置θfbの時間変化求めてロータ速度を推定する演算を行い、推定速度ωfbを速度制御器１２に供給する。速度制御器１２は、推定速度ωfbに基づき、ロータ速度を速度指令ωcmdに一致させるための電流指令Ｉｄcmd，Ｉｑcmdを生成して、電流制御器１３に供給する。このようにして、速度制御ループが構成されている。

　電流制御器１３には、電流検出器３uvwで検出される相電流Ｉuvw（正確には相電流Ｉuvwの検出値）が供給される。電流制御器１３は、相電流Ｉuvwを電流指令Ｉｄcmd，Ｉｑcmdに整合させるためのＵ相電圧指令Ｖu、Ｖ相電圧指令ＶvおよびＷ相電圧指令Ｖw（以下、総称するときには「電圧指令Ｖuvw」という。）を生成して、ＰＷＭ生成器１４に供給する。このようにして、電流制御ループが構成されている。

　ＰＷＭ生成器１４は、電圧指令Ｖuvwに応じたＰＷＭ制御信号（パルス幅変調信号）を生成してインバータ２に供給する。それにより、電圧指令Ｖuvwに応じた電圧が電流ライン９uvwを介して交流モータＭの巻線５uvw間に印加される。

　図２は、電流制御器１３に関連する詳しい構成の具体例を示すブロック図である。速度制御器１２は、ｄｑ回転座標系に従うｄ軸電流指令Ｉｄcmdおよびｑ軸電流指令Ｉｑcmdを生成して、電流制御器１３に供給する。ｄｑ回転座標系は、交流モータＭのロータの磁束方向をｄ軸とし、それに直交する方向をｑ軸として定義され、ロータの回転角（電気角）に応じて回転する回転座標系である。電流制御器１３は、ｄｑ電流制御器１３１と、逆ｄｑ変換器１３２と、２相３相変換器１３３と、３相２相変換器１３４と、ｄｑ変換器１３５とを含む。２相３相変換器１３３は、電流検出器３uvwが検出する３相の相電流Ｉuvwを、２相固定座標系であるαβ座標系の２相電流値Ｉ_α，Ｉ_βに変換する。ｄｑ変換器１３５は、αβ座標系の２相電流値Ｉ_α，Ｉ_βを座標変換してｄｑ回転座標系のｄ軸電流値Ｉｄおよびｑ軸電流値Ｉｑに変換する。このｄｑ回転座標系の電流値Ｉｄ，Ｉｑがｄｑ電流制御器１３１に供給される。ｄｑ電流制御器１３１は、ｄ軸電流値Ｉｄおよびｑ軸電流値Ｉｑをｄ軸電流指令Ｉｄcmdおよびｑ軸電流指令Ｉｑcmdにそれぞれ一致させるようにｄｑ回転座標系の電圧指令であるｄ軸電圧指令Ｖｄcmdおよびｑ軸電圧指令Ｖｑcmdを生成する。この電圧指令Ｖｄcmd，Ｖｑcmdが、逆ｄｑ変換器１３２において、αβ座標系の電圧指令Ｖαcmd，Ｖβcmdに座標変換される。さらに、このαβ座標系の電圧指令Ｖαcmd，Ｖβcmdが、２相３相座標変換器１３３によって、３相の電圧指令Ｖuvwに座標変換される。この３相の電圧指令ＶuvwがＰＷＭ生成器１４に供給される。

　位置推定器１５は、αβ座標系のロータ角度を演算し、推定位置θfbとして、逆ｄｑ変換器１３２およびｄｑ変換器１３５に供給する。推定位置θfbは、ｄｑ回転座標系とαβ座標系との間の座標変換演算のために用いられ、かつ速度推定器１６での速度推定演算に用いられる。

　図３は、インバータ２の構成例を説明するための電気回路図である。直流電源７に接続された一対の給電ライン８Ａ，８Ｂの間に３相分のブリッジ回路２０u，２０v，２０wが並列に接続されている。一対の給電ライン８Ａ，８Ｂの間には、さらに、平滑化のためのコンデンサ２６が接続されている。

　各ブリッジ回路２０u，２０v，２０w（以下、総称するときには「ブリッジ回路２０uvw」という。）は、上アームスイッチング素子２１u，２１v，２１w（以下、総称するときには「上アームスイッチング素子２１uvw」という。）と、下アームスイッチング素子２２u，２２v，２２w（以下、総称するときには「下アームスイッチング素子２２uvw」という。）との直列回路で構成されている。各ブリッジ回路２０uvwにおいて、上アームスイッチング素子２１uvwと下アームスイッチング素子２２uvwとの間の中点２３u，２３v，２３wに、交流モータＭの対応する巻線５uvwとの接続のための電流ライン９uvwが接続されている。

　スイッチング素子２１uvw，２２uvwは、典型的には、パワーＭＯＳトランジスタであり、直流電源７に対して逆方向に接続される寄生ダイオード２４u，２４v，２４w；２５u，２５v，２５wを内蔵している。

　電流微分検出器４uvwは、各相の電流ライン９uvwに流れる相電流Ｉuvwの時間微分値である電流微分値ｄＩuvwを検出するように構成されている。

　コントローラ１から供給されるＰＷＭ制御信号は、スイッチング素子２１uvw，２２uvwのゲートに入力され、それにより、スイッチング素子２１uvw，２２uvwがオン／オフする。各ブリッジ回路２０uvwの上アームスイッチング素子２１uvwおよび下アームスイッチング素子２２uvwの対は、一方がオンのときに他方がオフになるように制御される。上アームスイッチング素子２１uvwがオンで下アームスイッチング素子２２uvwがオフの状態に制御するＰＷＭ制御信号値を「１」と定義し、上アームスイッチング素子２１uvwがオフで下アームスイッチング素子２２uvwがオンの状態に制御するＰＷＭ制御信号値を「０」と定義する。すると、ＰＷＭ制御信号は、３次元のベクトルによって表現できる８つのパターン（状態）を取り得る。この８つのパターン（状態）は、(1,0,0),(1,1,0),(0,1,0),(0,1,1),(0,0,1),(1,0,1),(0,0,0),(1,1,1)のように成分表記することができる。これらのうちの、はじめの６つのパターン(1,0,0),(1,1,0),(0,1,0),(0,1,1),(0,0,1),(1,0,1)は、交流モータＭの巻線５uvw間に電圧が印加される状態に相当する。残りの２つのパターン(0,0,0),(1,1,1)は、巻線５uvw間に電圧が印加されない状態に相当する。

　図４Ａは、上記の８つのパターン（状態）に対応する電圧ベクトルＶ０～Ｖ７を示す。巻線間に電圧が印加される６つのパターンに対応する電圧ベクトルＶ１(1,0,0)，Ｖ２(1,1,0)，Ｖ３(0,1,0)，Ｖ４(0,1,1)，Ｖ５(0,0,1)，Ｖ６(1,0,1)は、図４Ｂに示すように、電気角３６０度の区間を６等分する６つの電圧ベクトルによって表現することができる。電圧ベクトルＶ０(0,0,0)およびＶ７(1,1,1)は、巻線５uvw間に電圧が印加されない零電圧ベクトルである。

　図５は、電流微分値ｄＩuvwに基づく位置検出の原理を説明するための図である。電流微分値ｄuvwと各相の巻線５uvwのインダクタンスＬu，Ｌv，Ｌwとの関係は、次式に示す通りである。

　　　　Ｖu＝Ｌu・ｄＩu　　　　（１）
　　　　Ｖv＝Ｌv・ｄＩv　　　　（２）
　　　　Ｖw＝Ｌw・ｄＩw　　　　（３）
　したがって、各相の電圧指令Ｖuvwと各相の電流微分値ｄＩuvwとに基づいて、各相巻線５uvwのインダクタンスＬu，Ｌv，Ｌwを算出することができる。

　一方、各相のインダクタンスＬu，Ｌv，Ｌwは、図５に示すように、ロータの電気角周期の２分の１の周期で周期変動することが知られており、各相のインダクタンスＬu，Ｌv，Ｌwは、次式によって表される。

　　　　Ｌu＝Ｌ_０－Ｌ_１ｃｏｓ（２θ）　　　　　　　　　（４）
　　　　Ｌv＝Ｌ_０－Ｌ_１ｃｏｓ（２（θ－２π／３））　　（５）
　　　　Ｌw＝Ｌ_０－Ｌ_１ｃｏｓ（２（θ＋２π／３））　　（６）
　　ただし、Ｌ_０は、インダクタンスの一定成分であり、Ｌ_１はインダクタンスの変化成分の振幅を表し、θは、ロータの電気角位置を表す。

　したがって、各相のインダクタンスＬu，Ｌv，Ｌwを求めることにより、ロータの電気角θを推定することができる。

　図６は、第１の具体例に係る電流微分検出器４uvwの構造を説明するための図解的な斜視図である。また、図７Ａは、電流微分検出器４uvwの平面図であり、図７Ｂは、電流微分検出器４uvwの断面図である。各相の電流微分検出器４uvwの構成は同じであり、図６、図７Ａおよび図７Ｂならびに後述する図８には、一相分の電流微分検出器４uvwの構成を示す。つまり、各相に対して、図６、図７Ａおよび図７Ｂならびに後述の図８に示す構成が設けられている。ただし、プリント基板４０は、Ｕ相、Ｖ相およびＷ相で共有されることが好ましい。

　電流微分検出器４uvwは、プリント基板４０と、複数のチップインダクタＬ１，Ｌ２とを含む。プリント基板４０は、多層プリント配線基板である。より具体的には、プリント基板４０は、複数層のプリント配線層の間を絶縁基板で絶縁した多層配線構造を有している。さらに具体的には、この具体例では、４層のプリント配線層４３～４６を有する多層プリント配線基板が用いられている。４層のプリント配線層は、プリント基板４０の一対の主面４１，４２にそれぞれ形成された一対の外プリント配線層４３，４４と、一対の外プリント配線層４３，４４に対して絶縁層４７，４８（絶縁基板）をそれぞれ挟んで内方に形成された一対の内プリント配線層４５，４６とを含む。一対の内プリント配線層４５，４６の間には、さらに別の絶縁層４９（絶縁基板）が配置されている。

　一対の内プリント配線層４５，４６には、一つのモータ巻線５uvwに接続される一つの電流ライン９uvwの一部を構成する電流パターン５１，５２がそれぞれ形成されている。これらの電流パターン５１，５２は、両端でそれぞれ短絡されており、電流ライン９uvwの途中位置で２つに枝分かれし、別の位置で合流する電流経路を形成している。２つの電流パターン５１，５２は、プリント基板４０の主面４１，４２に垂直な方向に対向しており、絶縁層４９（絶縁基板）を挟んで互いに対向する平行な帯状（たとえば直線帯状）に形成されている。

　プリント基板４０は、たとえば、全体の厚みが１．６ｍｍの４層基板である。プリント基板４０の内プリント配線層４５，４６の電流パターン５１，５２は、配線層は異なるが、幅、厚みおよび平面視における位置は、同じである。また、両端で短絡されており、実質的に等しい電流が流れる。内プリント配線層４５，４６は、プリント基板４０の主面４１，４２（基板表面）から、それぞれ、たとえば０．２ｍｍ内方の位置にある。

　プリント基板４０の一対の主面４１，４２には、一対のチップインダクタＬ１，Ｌ２が、電流パターン５１，５２に対向する位置にそれぞれ実装されている。これらは、同一仕様のチップインダクタである。一対のチップインダクタＬ１，Ｌ２は、巻線方向を電流パターン５１，５２と交差する方向、より具体的には、直交する（平面視で直交）する所定方向５３に向けて、それぞれの主面に実装されている。チップインダクタＬ１，Ｌ２は、典型的には、微小な直方体形状であり、たとえば２．５ｍｍ×１．８ｍｍの平面視サイズを有している。巻線方向（たとえば長辺方向）の両端に一対の電極５４がそれぞれ設けられている。これらの電極５４は、チップインダクタＬ１，Ｌ２に内蔵されたコイルの両端に接続されている。チップインダクタＬ１，Ｌ２は、空芯の巻線型で磁気シールドは施されていない。巻線方向は、電極間方向である。巻線方向とは、コイルが巻回される巻回中心軸の方向であり、コイルに電流が流されたときに磁束が発生する方向をいう。チップインダクタＬ１，Ｌ２の一対の電極５４は、プリント基板４０の主面４１，４２に形成された外プリント配線層４３，４４に半田等の接合材（図示省略）によって接合されている。プリント基板４０の一対の主面４１，４２にそれぞれ実装された一対のチップインダクタＬ１，Ｌ２は、この実施形態では、プリント基板４０の主面４１，４２に垂直な方向から見たときに重なり合うように配置されている。換言すれば、一対のチップインダクタＬ１，Ｌ２は、電流パターン５１，５２を挟んで正対するように平行に配置されている。

　電流パターン５１，５２に電流が流れると、この電流は、電流パターン５１，５２を取り囲む磁束を発生する。この磁束の方向は、プリント基板４０の一方の主面４１側と他方の主面４２側とでは、互いに反対の方向であり、チップインダクタＬ１，Ｌ２の巻線方向（所定方向５３）と平行である。したがって、電流パターン５１，５２に流れる電流によって生じる磁束は、チップインダクタＬ１，Ｌ２とそれぞれ鎖交する。この磁束が増加する過程では、その磁束の増加を妨げる電流を流すようにチップインダクタＬ１，Ｌ２に起電力が生じる。たとえば、電流パターン５１，５２に流れる電流が矢印５０（図７Ａ参照）の方向に増加すると、これによる磁束の変化を妨げるために、チップインダクタＬ１，Ｌ２は、それぞれ、矢印５５，５６（図７Ｂ参照）の方向の起電力を発生する。同様に、磁束が減少する過程では、その磁束の減少を妨げる電流を流すようにチップインダクタＬ１，Ｌ２に起電力が生じる。したがって、チップインダクタＬ１，Ｌ２に生じる起電力は、電流パターン５１，５２に流れる電流の時間微分値に相当する。電流パターン５１，５２に対するチップインダクタＬ１，Ｌ２の幾何学的配置は対称であるので、チップインダクタＬ１，Ｌ２が発生する起電力は実質的に等しい。幾何学的配置が対称である、とは、電流パターン５１，５２に対するチップインダクタＬ１，Ｌ２までの距離が実質的に互いに等しいことをいう。すなわち、２つの電流パターン５１，５２からチップインダクタＬ１までの距離の総和と、２つの電流パターン５１，５２からチップインダクタＬ２までの距離の総和とが実質的に等しい。

　図６に示すように、一対の負荷抵抗Ｒ１，Ｒ２が、プリント基板４０の一対の主面４１，４２にそれぞれ実装されており、同じ主面４１，４２に実装されたチップインダクタＬ１，Ｌ２にそれぞれ接続されている。負荷抵抗Ｒ１，Ｒ２は、たとえば、チップ抵抗器からなり、等しい抵抗値を有している。負荷抵抗Ｒ１，Ｒ２の電極は、外プリント配線層４３、４４を介してチップインダクタＬ１，Ｌ２の電極５４に接続されている。

　図８は、電流微分検出器４uvwの構成例を示す電気回路図である。プリント基板４０の一方の主面に実装されたチップインダクタＬ１と、プリント基板４０の他方の主面に実装されたチップインダクタＬ２とが、直列に接続されて、直列回路６０を形成している。そして、各チップインダクタＬ１，Ｌ２に負荷抵抗Ｒ１，Ｒ２が並列に接続されている。換言すれば、プリント基板４０の一方の主面４１に実装されたチップインダクタＬ１および負荷抵抗Ｒ１の並列回路５７と、プリント基板４０の他方の主面４２に実装されたチップインダクタＬ２および負荷抵抗Ｒ２の並列回路５８とが、直列に接続されている。

　２つのチップインダクタＬ１，Ｌ２は、電流パターン５１，５２に流れる電流変化に起因する起電力が重ね合わせられるように、すなわち、互いに相殺しないように、接続されて、直列回路６０を形成している。換言すれば、２つのチップインダクタＬ１，Ｌ２の起電力方向が直列回路６０の一端から他端に向かう同方向（この方向は電流パターン５１，５２に流れる電流が増加する場合と減少する場合とで反対になる。）となるように、２つのチップインダクタＬ１，Ｌ２が直列に接続されている。

　２つのチップインダクタＬ１，Ｌ２を互いに接続する接続点である中点５９は、安定な基準電位であるグランド電位（０Ｖ）に接続されている。２つのチップインダクタＬ１，Ｌ２の直列回路６０の両端は、差動増幅回路７０に接続されている。差動増幅回路７０は、オペアンプ７１と、４つの抵抗７４～７７とを含む。４つの抵抗７４～７７は、オペアンプ７１の出力端子と反転入力端子７２との間に接続された抵抗７４と、オペアンプ７１の非反転入力端子７３とグランド電位（０Ｖ）との間に接続された抵抗７５と、オペアンプ７１の反転入力端子７２および非反転入力端子７３にそれぞれ接続された抵抗７６，７７とを含む。２つのチップインダクタＬ１，Ｌ２の直列回路６０の一端は、差動増幅回路７０の一つの入力端７０ｂに接続され、抵抗７６を介してオペアンプ７１の反転入力端子７２に接続されている。当該直列回路６０の他端は、差動増幅回路７０の他の入力端７０ａに接続され、抵抗７７を介してオペアンプ７１の非反転入力端子７３に接続されている。

　差動増幅回路７０を構成する電気／電子部品は、プリント基板４０上に実装されていることが好ましい。また、図示はされていないが、プリント基板４０上には、図１に示すモータ制御装置１００を構成する電気／電子部品の一部または全部も併せて実装されていることが好ましい。

　電流パターン５１，５２に流れる電流が変化すると、各チップインダクタＬ１，Ｌ２の端子間には、電磁誘導作用により磁束Φの時間変化ｄΦ／ｄｔに比例する電圧Ｖ_L1，Ｖ_L2（Ｖ_L1＝Ｖ_L2＝Ｖ_L）が生成する。この電圧は、比例定数Ｋを用いて、次式で表される。

　　　　Ｖ_Ｌ＝Ｖ_Ｌ1＝Ｖ_Ｌ２＝Ｋ・ｄΦ/ｄｔ　　　　　（７）
　磁束Φの大きさは電流Ｉ（相電流Ｉuvw）に比例するので、次式のように書き換えることができ、電流微分値ｄＩ／ｄｔに比例する電圧出力が得られることが分かる。Ｋ′は比例定数である。

　　　　Ｖ_Ｌ＝Ｋ′・ｄＩ／ｄｔ　　　　　　　　　（８）
　前述の回路構成では、チップインダクタＬ１，Ｌ２が直列に接続されているので、差動増幅回路７０の出力Ｖ_Oは、そのゲインＧを用いて、次式で表される。出力Ｖ_Oは、電流微分値ｄＩuvwを表す信号である。

　　　　Ｖ_O＝２・Ｇ・Ｖ_Ｌ　　　　　　　　　　　　（９）
　プリント基板４０の内プリント配線層４５，４６を通る電流パターン５１，５２が１ターンの一次側巻線の役割を果たし、プリント基板４０の主面４１，４２に実装されたチップインダクタＬ１，Ｌ２が二次側巻線の役割を果たし、それによって、トランスが構成されている。原理上は、１個のチップインダクタの電極間電圧を差動増幅するだけでも電流微分を検出できる。しかし、１個の小さな空芯のチップインダクタから得られる信号電圧は数ｍＶ程度の微弱な信号である。その一方で、モータ電流を制御するインバータ２は、スイッチングにより大きなノイズを発生する。したがって、ノイズの影響を受けにくくする必要がある。そのために、この実施形態では、複数個（具体的には２個）のチップインダクタＬ１，Ｌ２を用いている。

　仮に、１個のチップインダクタ（チップインダクタＬ１またはＬ２の一方のみ）の両端の電圧を差動増幅するとすれば、次のような問題がある。

　チップインダクタの両端は、グランド電位（０Ｖ）に対するインピーダンスが高いので、電位が変動する。チップインダクタは電流パターン５１，５２上に配置され、電流パターン５１，５２との間にはたとえば０．２ｍｍの絶縁層があるので、浮遊容量が存在する。電流パターン５１，５２の電位は、インバータ２におけるスイッチングに伴って、グランド電位（０Ｖ）から電源電圧Ｖdcの間で変動する。この影響を浮遊容量を介して受けるチップインダクタの電位も同様に変化するので、チップインダクタの端子間電圧が同相で変動する。

　差動増幅回路７０は、２つの入力信号が同相で変動する場合、その同相の変動を除去することができる。しかし、オペアンプ７１の入力電圧範囲には限りがあるので、それを超える電圧の入力は、破損や不正な出力の原因となる。抵抗分圧によって入力電圧を下げることが考えられるが、信号成分も分圧されるので、信号成分が小さくなり、信号対雑音比が低下する問題が生じる。

　チップインダクタの両端子のインピーダンスを下げれば変動を抑制できるが、信号源のインピーダンスが高いので、信号の低下などの問題が発生する。

　同相電圧変動を抑えるために、チップインダクタの端子の一方をグランド電位（０Ｖ）などの安定した電位に接続することが考えられる。しかし、差動増幅回路７０において信号のインピーダンスのアンバランスはノイズの原因になる。具体的には、グランド電位に接続された端子のインピーダンスは低く、スイッチングによる電位変動があまりないのに対して、もう一方はインピーダンスが高く電位が変動するので、キャンセルできずに、ノイズが出力される。

　そこで、この具体例では、２つのチップインダクタＬ１，Ｌ２を直列に接続して直列回路６０を形成し、その中点５９をグランド電位（０Ｖ）に接続し、中点５９と直列回路６０の両端との間にそれぞれ負荷抵抗Ｒ１，Ｒ２を接続して、直列回路６０の両端を差動増幅回路７０の２つの入力端７０ａ，７０ｂにそれぞれ接続している。これにより、コモンモードの電圧変動を抑制しつつ、インピーダンスの不整合を解消できるので、同相ノイズを除去できる。

　しかも、この具体例では、２つのチップインダクタＬ１，Ｌ２をプリント基板４０の両主面４１，４２にそれぞれ振り分けて実装している。そして、２つのチップインダクタＬ１，Ｌ２は、電流パターン５１，５２に流れる電流によってプリント基板４０の両主面４１，４２側で正反対方向となる磁束と鎖交し、その磁束の変化に応じて生じる起電力が重ね合わされるように直列に接続されている。そのため、プリント基板４０の両主面４１，４２側で同方向となる外部からの磁束が存在する環境であっても、その磁束の変化に起因して２つのチップインダクタＬ１，Ｌ２がそれぞれ発生する起電力をキャンセルできる。

　図９は、第２の具体例に係る電流微分検出器４uvwの構造を説明するための図解的な斜視図である。また、図１０Ａは、電流微分検出器４uvwの平面図であり、図１０Ｂは、電流微分検出器４uvwの断面図である。図１１は、電流微分検出器４uvwの構成例を示す電気回路図である。図９、図１０Ａおよび図１０Ｂならびに図１１には、一相分の電流微分検出器４uvwの構成を示す。つまり、各相に対して、図９、図１０Ａおよび図１０Ｂならびに図１１に示す構成が設けられている。ただし、プリント基板４０は、Ｕ相、Ｖ相およびＷ相で共有されることが好ましい。

　第１の具体例と同様に、電流微分検出器４uvwは、プリント基板４０（図９では二点鎖線で示す。）と、複数のチップインダクタＬ１～Ｌ４とを含む。プリント基板４０は、第１の具体例と同様の多層プリント配線基板である。ただし、この具体例では、一対の内プリント配線層４５，４６のうちの一つだけに、一つのモータ巻線５uvwに接続される一つの電流ライン９uvwの一部を構成する電流パターン５２が形成されている。電流パターン５２は、帯状（たとえば直線帯状）に形成されている。電流パターン５２（内プリント配線層４６）は、プリント基板４０の一つの主面４２（基板表面）から、たとえば０．２ｍｍ内方の位置にあり、もう一つの主面４１から、たとえば１．４ｍｍ内方の位置にある。

　プリント基板４０の一方の主面４１には、２つのチップインダクタＬ１，Ｌ４が、電流パターン５２に対向するように、実装されている。他方の主面４２にも同様に、２つのチップインダクタＬ２，Ｌ３が、電流パターン５２に対向するように、実装されている。これらの４つのチップインダクタＬ１～Ｌ４は、この具体例では、同一仕様のチップインダクタである。４つのチップインダクタＬ１～Ｌ４は、巻線方向を電流パターン５２と交差する所定方向５３、より具体的には、直交する（平面視で直交）する方向に向けて、プリント基板４０の主面４１，４２に実装されている。

　チップインダクタＬ１～Ｌ４は、第１の具体例の場合と同様に、典型的には、微小な直方体形状であり、たとえば２．５ｍｍ×１．８ｍｍの平面視サイズを有している。巻線方向（たとえば長辺方向）の両端に一対の電極５４がそれぞれ設けられている。これらの電極５４は、チップインダクタＬ１～Ｌ４に内蔵されたコイルの両端に接続されている。チップインダクタＬ１～Ｌ４は、空芯の巻線型で磁気シールドは施されていない。巻線方向は、電極間方向である。

　詳細な図示は省略するが、チップインダクタＬ１～Ｌ４の一対の電極５４は、プリント基板４０の主面４１，４２に形成された外プリント配線層４３，４４に半田等の接合材によって接合されている。この実施形態では、プリント基板４０の一対の主面４１，４２にそれぞれ実装された一対のチップインダクタＬ１，Ｌ２は、プリント基板４０の主面に垂直な方向から見たときに重なり合うように配置されている。プリント基板４０の一対の主面４１，４２にそれぞれ実装された別の一対のチップインダクタＬ３，Ｌ４も同様に、プリント基板４０の主面に垂直な方向から見たときに重なり合うように配置されている。換言すれば、一対のチップインダクタＬ１，Ｌ２は、プリント基板４０（より具体的には電流パターン５２）を挟んで正対するように平行に配置されており、別の一対のチップインダクタＬ３，Ｌ４は、プリント基板４０（より具体的には電流パターン５２）を挟んで正対するように平行に配置されている。チップインダクタＬ１～Ｌ４は、異なる仕様であってもよいが、プリント基板４０の一方の主面４１に配置された一対のチップインダクタＬ１，Ｌ４が同一仕様であり、別の主面４２に配置された一対のＬ２，Ｌ３が同一仕様であることが好ましい。

　プリント基板４０を挟んで互いに対向する一対のチップインダクタＬ１，Ｌ２は、プリント基板４０に備えられた配線層を介して直列に接続されて直列回路６１を形成している。この直列回路６１の両端の間に、プリント基板４０に備えられた配線層を介して負荷抵抗Ｒ１（図１１参照）が接続されている。プリント基板４０を挟んで互いに対向する別の一対のチップインダクタＬ３，Ｌ４は、プリント基板４０に備えられた配線層を介して直列に接続されて直列回路６２を形成している。この直列回路６２の両端の間に、プリント基板４０に備えられた配線層を介して負荷抵抗Ｒ２（図１１参照）が接続されている。負荷抵抗Ｒ１，Ｒ２は、たとえば、チップ抵抗器からなる。なお、図９、図１０Ａおよび図１０Ｂでは、負荷抵抗Ｒ１，Ｒ２の図示を省略した。

　プリント基板４０を挟んで対向する一対のチップインダクタＬ１，Ｌ２の直列回路６１と、プリント基板４０を挟んで対向する別の一対のチップインダクタＬ３，Ｌ４の直列回路６２とが、さらに直列に接続されて、直列回路６０を形成している。４つのチップインダクタＬ１～Ｌ４は、電流パターン５２に流れる電流変化に起因する起電力が重ね合わせられるように、すなわち、互いに相殺しないように、接続されて、直列回路６０を形成している。換言すれば、各チップインダクタＬ１～Ｌ４の起電力方向が直列回路６０の一端から他端に向かう同方向（この方向は電流パターン５２に流れる電流が増加する場合と減少する場合とで反対になる。）となるように、４つのチップインダクタＬ１～Ｌ４が直列に接続されている。

　各一対のチップインダクタＬ１，Ｌ２；Ｌ３，Ｌ４を含む２つの直列回路６１，６２を互いに接続する接続点である中点５９は、安定な基準電位であるグランド電位（０Ｖ）に接続されている。４つのチップインダクタＬ１～Ｌ４の直列回路６０の両端は、差動増幅回路７０の２つの入力端７０ａ，７０ｂにそれぞれ接続されている。差動増幅回路７０の構成は、第１の具体例と同様であるので、説明を省略する。

　電流パターン５２に電流が流れると、この電流は、電流パターン５２を取り囲む磁束を発生する。この磁束の方向は、プリント基板４０の一方の主面４１側と他方の主面４２側では、互いに反対の方向であり、チップインダクタＬ１～Ｌ４の巻線方向（所定方向５３）と平行である。したがって、電流パターン５２に流れる電流によって生じる磁束は、チップインダクタＬ１～Ｌ４とそれぞれ鎖交する。この磁束が増加する過程では、その磁束の増加を妨げる電流を流すようにチップインダクタＬ１～Ｌ４に起電力が生じる。たとえば、電流パターン５２に流れる電流が矢印５０（図１０Ａ参照）の方向に増加すると、これによる磁束の変化を妨げるために、チップインダクタＬ１，Ｌ４；Ｌ２，Ｌ３は、それぞれ、矢印５５，５６（図１０Ｂ参照）の方向の起電力を発生する。磁束が減少する過程においても同様であり、その磁束の減少を妨げる電流を流すようにチップインダクタＬ１～Ｌ４に起電力が生じる。このように、チップインダクタＬ１～Ｌ４に生じる起電力は、電流パターン５２に流れる電流の時間微分値に相当する。

　この具体例では、プリント基板４０内の電流パターン５２は、一つの主面４２の近くに配置された一つの内プリント配線層４６のみに形成されている。そのため、電流パターン５２から一方の主面４１に実装されたチップインダクタＬ１，Ｌ４までの距離と、電流パターン５２から他方の主面４２に実装されたチップインダクタＬ２，Ｌ３までの距離とが異なる。すなわち、一方の主面４１のチップインダクタＬ１，Ｌ４までの距離が、他方の主面４２のチップインダクタＬ２，Ｌ３までの距離よりも長い。それに応じて、チップインダクタＬ１～Ｌ４に誘導される電圧が異なる。具体的には、チップインダクタＬ２，Ｌ３は、チップインダクタＬ１，Ｌ４よりも大きな起電力を生じる。

　電流パターン５２からチップインダクタＬ１～Ｌ４までの距離が異なるので、一方主面４１および他方主面４２に１つずつのチップインダクタＬ１，Ｌ２だけを配置する第１の具体例のような構成では、チップインダクタＬ１，Ｌ２の直列回路６０の中点５９からその両端までの電圧がアンバランスになる。

　そこで、この第２の具体例では、プリント基板４０の一方主面４１および他方主面４２に２個ずつのチップインダクタＬ１，Ｌ４；Ｌ２，Ｌ３が配置されている。そして、一方主面４１の一つのチップインダクタＬ１，Ｌ４と他方主面４２の一つのチップインダクタＬ２，Ｌ３とを直列接続して２つの直列回路６１，６２を形成し、その直列回路６１，６２の両端間に負荷抵抗Ｒ１，Ｒ２が並列接続されている。このような２つの直列回路６１，６２が直列に接続されて直列回路６０が形成されている。すると、その直列回路６０の中点５９の両側でバランスをとることができる。すなわち、チップインダクタＬ１～Ｌ４の直列回路６０は、中点５９に対して、両端の出力電圧が対称になる。その結果、４つのチップインダクタＬ１～Ｌ４の直列回路６０の両端を差動増幅回路７０の入力端７０ａ，７０ｂに接続することによって、第１の具体例と同様な出力を差動増幅回路７０から得ることができる。

　差動増幅回路７０への入力の大きさは、４つのチップインダクタＬ１～Ｌ４の出力電圧の総和であり、直列接続される順番に依存しない。接続の順序を変えて、一方主面の２個のチップインダクタＬ１，Ｌ４を直列接続した直列回路と、他方主面の２個のチップインダクタＬ２，Ｌ３を直列接続した直列回路とを接続すると、チップインダクタＬ１～Ｌ４の直列回路の中点に対して両端の出力電圧の対称性が崩れる。このような構成でも電流微分の検出は可能である。ただし、高速で動作する微小な電圧の差動増幅回路７０においては、チップインダクタＬ１～Ｌ４の直列回路の中点５９に対する両端電圧の対称性が保たれている方が、信号の品質を保ちやすいので好ましい。

　なお、図１１Ａに示すように、負荷抵抗Ｒ１は、２つのチップインダクタＬ１，Ｌ２のそれぞれの両端子間に接続された負荷抵抗Ｒ１１，Ｒ１２に分割されていてもよい。同様に、負荷抵抗Ｒ２は、２つのチップインダクタＬ３，Ｌ４のそれぞれの両端子間に接続された負荷抵抗Ｒ２１，Ｒ２２に分割されていてもよい。この場合、２つの負荷抵抗Ｒ１１，Ｒ１２が直列に接続されて負荷抵抗Ｒ１を構成しており、２つの負荷抵抗Ｒ２１，Ｒ２２が直列に接続されて負荷抵抗Ｒ２を構成している。

　図１２は、交流モータＭの低速回転時（停止状態を含む）におけるＰＷＭ制御信号等の波形図の一例を示す。図１２(a)は、インバータ２のＵ相ブリッジ回路２０uの上アームスイッチング素子２１uのゲートに与えられるＵ相上アームゲート信号の波形を示す。Ｕ相下アームゲート信号（下アームスイッチング素子２２uのゲートに与えられる信号）は、この信号を反転した波形となる。図１２(b)は、インバータ２のＶ相ブリッジ回路２０vの上アームスイッチング素子２１vのゲートに与えられるＶ相上アームゲート信号の波形を示す。Ｖ相下アームゲート信号（下アームスイッチング素子２２vのゲートに与えられる信号）は、この信号を反転した波形となる。図１２(c)は、インバータ２のＷ相ブリッジ回路２０wの上アームスイッチング素子２１wのゲートに与えられるＷ相上アームゲート信号の波形を示す。Ｗ相下アームゲート信号（下アームスイッチング素子２２wのゲートに与えられる信号）は、この信号を反転した波形となる。さらに、図１２(d)は、Ｕ相電流検出器３uが出力するＵ相電流Ｉuの変化を示している。図１２(e)は、Ｕ相電流の時間微分値、すなわちＵ相電流微分値ｄＩuの変化を示しており、Ｕ相電流微分検出器４uの出力に相当する。

　図３に示したとおり、インバータ２は、６個のスイッチング素子２１uvw，２２uvwで構成された３相インバータであり、交流モータＭのＵ相、Ｖ相およびＷ相の３つの巻線５uvwの端子を電源電圧Ｖdcまたはグランド電位（０Ｖ）のいずれかに接続する。前述のように、電源電圧Ｖdcに接続された状態（上アームスイッチング素子２１uvwがオンの状態）を「１」、０Ｖに接続された状態（上アームスイッチング素子２１uvwがオフの状態）を「０」と表現する。すると、生成される電圧ベクトルは、図４Ａに示したとおり、Ｖ０(0,0,0)～Ｖ７(1,1,1)の８種類である。これらのうち、Ｖ０(0,0,0)およびＶ７(1,1,1)は、全ての巻線端子が同電位となり、巻線５uvw間にかかる電圧が零となる零電圧ベクトルである。残りの６つの電圧ベクトルＶ１～Ｖ６は、巻線５uvw間に電圧が印加される非零電圧ベクトルである。

　ＰＷＭ生成器１４は、電流制御器１３から出力される各相電圧指令Ｖuvwと三角波キャリア信号との比較により、インバータ２のスイッチング素子２１uvw，２２uvwをオン／オフするＰＷＭ制御信号を生成する。たとえば、ＰＷＭ周波数（三角波キャリア信号の周波数）は、１４ｋＨｚであり、これは約７０μ秒周期に相当する。低速回転時は、相電圧指令Ｖuvwが低いので、巻線５uvw間に電圧がかからない零電圧ベクトルＶ０，Ｖ７の期間が長くなる。図１２には、零電圧ベクトルＶ０の期間Ｔ０および零電圧ベクトルＶ７の期間Ｔ７をＰＷＭ周期のほぼ半分ずつとして、交流モータＭを停止させている状態の波形が示されている。

　ＰＷＭ生成器１４は、ＰＷＭ制御信号を生成する機能に加えて、零電圧ベクトルＶ０またはＶ７の期間に、ロータ位置検出のためのテストパルス１２１を印加する機能を有している。テストパルス１２１とは、ここでは、位置検出のための電圧ベクトルをいう。テストパルス１２１を印加する時間は、ＰＷＭ周期（たとえば約７０μ秒）比較して十分に短く、さらにＰＷＭ周期の半分に比較して十分に短い。より具体的には、テストパルス１２１を印加する時間は、ＰＷＭ周期の１０％以下、より好ましくは５％以下が好ましい。たとえば、テストパルス１２１を印加する時間を３μ秒とすれば、ＰＷＭ周期が７０μ秒である場合、ＰＷＭ周期の４．２％程度となる。

　テストパルス１２１による影響を最小化するために、テストパルス１２１の印加直後に、テストパルス１２１の逆方向の電圧ベクトルによって定義される相殺パルス１２２をテストパルス１２１と同じ時間だけ印加し、テストパルス１２１による電流を相殺することが好ましい。この場合、位置検出のために電圧が印加される時間は、テストパルス１２１の印加時間の２倍となる。たとえば、テストパルス１２１を印加する時間を３μ秒、相殺パルス１２２を印加する時間を３μ秒とすると、７０μ秒のＰＷＭ周期のうちの６μ秒、すなわち８．５％の時間を位置検出のために電圧印加に用い、残りの６４μ秒、すなわち９１．５％を通常のモータ制御に用いることになる。

　また、ＰＷＭ周期ごとにＵ相、Ｖ相、Ｗ相に順にテストパルス１２１およびそれを相殺する相殺パルス１２２を印加するように、テストパルス１２１のための３種類の電圧ベクトルと、それらにそれぞれ対応する相殺パルス１２２のための３種類の電圧ベクトルとが用いられる。それにより、位置検出のためのテストパルス１２１印加の影響が３相で均等になるようにしている。

　図１２の例では、Ｕ相に印加されるテストパルス１２１は電圧ベクトルＶ１(1,0,0)で表され、Ｕ相に印加される相殺パルス１２２は電圧ベクトルＶ４(0,1,1)で表される。また、Ｖ相に印加されるテストパルス１２１は電圧ベクトルＶ３(0,1,0)で表され、Ｖ相に印加される相殺パルス１２２は電圧ベクトルＶ６(1,0,1)で表される。さらに、Ｗ相に印加されるテストパルス１２１は電圧ベクトルＶ５(0,0,1)で表され、Ｗ相に印加される相殺パルス１２２は電圧ベクトルＶ２(1,1,0)で表される。

　図１２(d)および図１２(e)に表れているように、テストパルス１２１および相殺パルス１２２の印加に応じて、Ｕ相電流が変化し、かつＵ相電流微分検出電圧が変化している。電流だけでなく電流微分値も直接的に検知しているので、テストパルス１２１が印加されると、Ｕ相電流微分検出電圧が瞬時に立ち上がっていることが分かる。したがって、実質的に、テストパルス１２１の印加時間（たとえば３μ秒）で電流微分値を検出できる。テストパルス１２１の印加に対応したタイミングが電流微分値をサンプリングすべき微分検出ポイント１２３となる。

　図１３Ａは、ロータ電気角をエンコーダで検出しながら、様々なロータ電気角で電圧ベクトルＶ１のテストパルスを印加して得られた電流微分検出電圧を示す。図１３Ｂは、同様にして電圧ベクトルＶ３のテストパルスを印加して得られる電流微分検出電圧を示し、図１３Ｃは同様にして電圧ベクトルＶ５のテストパルスを印加して得られる電流微分検出電圧を示す。テストパルス印加後、相殺パルスを印加する直前、すなわち、テストパルスの末期にＡ／Ｄ変換を行って、電流微分検出電圧を取り込んでいる。各図には、Ｕ相電流微分ｄｉＵの検出電圧、Ｖ相電流微分ｄｉＶの検出電圧、およびＷ相電流微分ｄｉＷの検出電圧が示されている。実際の測定電圧範囲は、０～５Ｖであり、２．５Ｖが中心であって、電流微分値＝０に対応している。

　電圧ベクトルＶ１のテストパルスに対しては、図１３Ａに表れているように、Ｕ相電流微分ｄｉＵの検出電圧は、中心値の２．５Ｖに対して－１Ｖの付近（測定電圧で１．５Ｖの付近）で周期的に変動しており、Ｖ相電流微分ｄｉＶの検出電圧およびＷ相電流微分ｄｉＷの検出電圧は、中心値の２．５Ｖに対して＋０．５Ｖの付近（測定電圧で３．０Ｖの付近）で周期的に変動している。

　電圧ベクトルＶ３のテストパルスに対しては、図１３Ｂに表れているように、Ｖ相電流微分ｄｉＶの検出電圧は、中心値の２．５Ｖに対して－１Ｖの付近（測定電圧で１．５Ｖの付近）で周期的に変動しており、Ｕ相電流微分ｄｉＵの検出電圧およびＷ相電流微分ｄｉＷの検出電圧は、中心値の２．５Ｖに対して＋０．５Ｖの付近（測定電圧で３．０Ｖの付近）で周期的に変動している。

　電圧ベクトルＶ５のテストパルスに対しては、図１３Ｃに表れているように、Ｗ相電流微分ｄｉＷの検出電圧は、中心値の２．５Ｖに対して－１Ｖの付近（測定電圧で１．５Ｖの付近）で周期的に変動しており、Ｕ相電流微分ｄｉＵの検出電圧およびＶ相電流微分ｄｉＶの検出電圧は、中心値の２．５Ｖに対して＋０．５Ｖの付近（測定電圧で３．０Ｖの付近）で周期的に変動している。

　電圧ベクトルＶ１，Ｖ３，Ｖ５の印加時には、一つの相が電源電圧Ｖdcに接続され、残りの２相が０Ｖ（グランド電位）に接続される。電圧が印加される無機は、一つの相と、残りの２相とで逆になる。また、３相であるので、電流の合計は零であり、電流微分の合計も零である。

　図１３Ａ、図１３Ｂおよび図１３Ｃに表れているように、振幅が小さいものの、ロータ電気角の１周期に対して、２周期の１２０度位相差の３相正弦波信号が得られるので、ロータ位置を求めることができる。この具体例では、ＰＷＭ周期（７０μ秒）ごとに、ロータ位置の更新が行われ、検出精度は機械角で約±１度であった。したがって、この実施形態により、突極性が少なく、低速域のセンサレス制御が難しいＳＰＭＳＭにおいても、正確で応答性の速い位置フィードバック制御が必要な位置サーボ制御を実現できることがわかる。

　この実施形態では、テストパルスとして、３つの電圧ベクトルＶ１，Ｖ３，Ｖ５を用いて３相分の電流微分値を検出しているが、テストパルスとして一つの電圧ベクトルのみを用いて、３相分の電流微分値を検出しても、ロータ位置の推定は可能である。

　以上のように、この実施形態によれば、ロータ位置検出器を用いないセンサレス制御によって交流モータＭを制御するモータ制御装置１００が提供される。このモータ制御装置１００は、交流モータＭの巻線電流の電流微分を高速かつ正確に検出でき、しかも小型の構成で電流微分を検出できる。したがって、小型の構成でありながら、応答性の優れた正確なモータ制御を実現可能なモータ制御装置１００を提供できる。

　具体的には、この実施形態では、インバータ２と交流モータＭの巻線５uvwとを接続する電流ライン９uvwに、プリント基板４０（多層プリント基板）の配線パターンからなる電流パターン５１，５２が介装されている。この電流パターン５１，５２は、プリント基板４０の内プリント配線層４５，４６に形成されているので、プリント基板４０の主面４１，４２との絶縁が確保されている。そして、プリント基板４０の主面４１，４２には、チップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４が電流パターン５１，５２に対向するように実装されている。チップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４は、電流パターン５１，５２と交差する所定方向５３に巻線方向を向けて配置されている。すなわち、プリント基板４０の内プリント配線層４５，４６に形成された電流パターン５１，５２と、プリント基板４０の主面４１，４２に実装されたチップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４とは、プリント基板４０の絶縁材（絶縁基板）によって電気的に絶縁された状態で対向しており、かつ電流パターン５１，５２とチップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４との巻線方向とが交差している。したがって、電流パターン５１，５２に流れる電流が形成する磁束とチップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４の巻線とが鎖交する。

　電流パターン５１，５２に流れる電流が変化し、それに応じて磁束が変化すると、チップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４は、磁束の変化を妨げるような起電力を発生し、それに応じた電圧がチップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４の両電極間に表れる。この電圧は、電流パターン５１，５２に流れる電流の変化、換言すれば、電流微分値を表す信号として取り扱うことができる。したがって、チップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４は、電流微分を直接的に検出するセンサとして機能するから、複雑で時間のかかる演算処理を要することなく、高速に電流微分値を検出できる。

　このようなチップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４がプリント基板４０の主面４１，４２に複数個実装されており、それらが直列に接続されて直列回路６０を形成している。そして、その直列回路６０の中点５９が基準電位であるグランド電位に接続され、その直列回路６０の両端が差動増幅回路７０の一対の入力端７０ａ，７０ｂに接続されている。当該直列回路６０の両端と中点５９との間には、一対の負荷抵抗Ｒ１，Ｒ２がそれぞれ接続されている。

　チップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４が発生する起電力によって負荷抵抗Ｒ１，Ｒ２に電流が流れて電圧降下が生じ、それに応じた信号が差動増幅回路７０に入力される。直列回路６０の中点５９がグランド電位（基準電位）に接続されていることにより、インバータ２におけるスイッチングに起因して電流パターン５１，５２の電位が大きく変位しても、中点５９の電位は変動しない。それにより、スイッチングの影響を抑制して、安定した信号を差動増幅回路７０に入力することができる。

　差動増幅回路７０は、一対の入力端７０ａ，７０ｂに入力される信号を差動増幅するので、一対の入力端７０ａ，７０ｂに入力される同相成分を除去し、位相の異なる成分を増幅する。ノイズ成分は同相成分となるので、差動増幅回路７０は、ノイズ成分を除去した信号成分を増幅して出力することができる。したがって、チップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４から出力される電流微分信号が微少であっても、良好な信号対雑音比で電流微分を検出することができる。

　このようにして、インバータ２から交流モータＭに供給される電流をチップインダクタによって直接的に（したがって高速に）検出でき、かつ電流微分を表す良好な信号を得ることができる。それにより、コントローラ１は、交流モータＭのロータ位置を速やかにかつ正確に推定できるので、応答性の優れた正確なモータ制御を実現できる。

　プリント基板４０には、チップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４だけでなく、負荷抵抗Ｒ１，Ｒ２、差動増幅回路７０、インバータ２およびコントローラ１のうちの一部または全部を併せて実装することができる。それにより、モータ制御装置１００を全体的に小型化できる。換言すれば、モータ制御装置１００の大型化を抑制または防止しながら、電流微分値を直接的にかつ正確に検出できる構成を備えることができる。

　複数のチップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４は、電流パターン５１，５２に流れる電流が形成する磁束の変化によって各チップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４に誘起される起電力の方向を揃えて直列に接続されている。それにより、複数のチップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４が発生する起電力の総和を差動増幅回路７０で増幅できるので、電流微分を表す大きな信号を得ることができる。加えて、個々のチップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４の持つ特性のばらつきを平均化できるので、より正確に電流微分値を検出できる。

　また、この実施形態では、チップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４の数は偶数（第１の具体例では２、第２の具体例では４）である。それにより、チップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４の直列回路６０を、中点５９を挟んで対称に構成しやすくなるので、差動増幅回路７０の一対の入力端７０ａ，７０ｂへの入力のバランスをとりやすくなる。

　コントローラ１は、差動増幅回路７０の出力を交流モータＭの巻線電流の時間微分値（電流微分値）に相当する値として取り扱ってロータの位置を推定する。具体的には、コントローラ１は、巻線電流の時間微分値（電流微分値）に基づいて、各相の巻線のインダクタンスを求める。各相巻線のインダクタンスは、ロータ位置に応じて周期的に変化するので、コントローラ１は、各相巻線のインダクタンスに基づいてロータ位置を推定できる。

　前述の実施形態では、複数のチップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４は、プリント基板４０の対向する２つの主面４１，４２に同数ずつ実装されている。プリント基板４０の一方の主面４１と他方の主面４２とに同数ずつのチップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４を実装することによって、それらの直列回路６０を、中点５９を挟んで対称に構成しやすくなるので、差動増幅回路７０の一対の入力端７０ａ，７０ｂへの入力のバランスをとりやすくなる。

　また、プリント基板４０の一方の主面４１と他方の主面４２とに振り分けて複数のチップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４を実装することによって、チップインダクタを三次元的に配置できるので、モータ制御装置１００の一層の小型化を図ることができる。

　また、電流パターン５１，５２に流れる電流が形成する磁束の方向は、プリント基板４０の一方の主面４１側と他方の主面４２側とで反対方向となる。これに対して、外部で発生した磁束、すなわち、電流パターン５１，５２に流れる電流に起因しない磁束は、プリント基板４０の一方の主面４１側と他方の主面４２側とで同じ方向であり、かつ同じ大きさとなる。前述のとおり、複数のチップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４は、電流パターン５１，５２に流れる電流が形成する磁束の変化によって各チップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４に誘起される起電力の方向を揃えて直列に接続されている。この場合、複数のチップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４の直列回路６０の両端に表れる電圧は、電流パターン５１，５２に流れる電流変化に応じて各チップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４で生じる起電力を重ね合わせ、かつ外部発生の磁束に起因する起電力を相殺した値となる。このようにして、外部発生磁束の影響を抑制または防止して、電流微分を検出することができる。

　前述の第１の具体例では、複数のチップインダクタＬ１，Ｌ２は、プリント基板４０の一つの主面４１における配置数が１であり、他の主面４２における配置数が１である。そして、巻線電流が流れる電流パターン５１，５２に対して、一方の主面４１側の１つのチップインダクタＬ１と他方の主面４２側の一つのチップインダクタＬ２とが、幾何学的に対称に配置されている。換言すれば、巻線電流が流れる電流パターン５１，５２から一方の主面４１側の１つのチップインダクタＬ１までの距離と他方の主面４２側の一つのチップインダクタＬ２までの距離とが、互いに等しくなるように設計されている。これにより、差動増幅回路７０の一対の入力端７０ａ，７０ｂへの入力のバランスをとりやすくなる。

　前述の第２の具体例では、複数のチップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４は、プリント基板４０の一方の主面４１における配置数が２であり、他方の主面４２における配置数が２である。そして、プリント基板４０の一方の主面４１の一つのチップインダクタＬ１と他方の主面４２のチップインダクタＬ２とを直列に接続して前記中点５９の一方側に配置（接続）し、残る２つのチップインダクタＬ３，Ｌ４を直列に接続して前記中点５９の他方側に配置（接続）するようにして、４つのチップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４が直列に接続されている。これにより、巻線電流が流れる電流パターン５２に対するチップインダクタの幾何学的配置（より具体的には電流パターン５２からチップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４までの距離）が、直列回路の中点５９の両側で同等（対称）になる。このような接続（配置）は、とくに、電流パターン５２に対する一方の主面４１に実装されたチップインダクタＬ１，Ｌ４および他方の主面４２に実装されたチップインダクタＬ２，Ｌ３の幾何学的配置（より具体的には電流パターン５２から各主面のチップインダクタＬ１，Ｌ４；Ｌ２，Ｌ３までの距離）が同等（対称）でない場合に有効である。

　また、前述の実施形態では、チップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４は、空芯コイルであり、シールドされていない。空芯コイル型のチップインダクタを用いることにより、磁気飽和の影響を受けることなく電流微分を検出できる。また、シールドされていない構造のチップインダクタを用いることによって、配線パターンに流れる電流が形成する磁束を高感度で検出できる。

　また、前述の実施形態では、複数のチップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４は、同一仕様である。同一仕様のチップインダクタを用いることにより、中点５９を挟んで対称な構造の直列回路６０を形成しやすくなる。工業的に生産される同一仕様のチップインダクタは、一様な性能を有するので、実質的に調整を要することなく用いることができる。

　以上、この発明の一実施形態について説明したが、この発明は、さらに他の形態で実施することができ、特許請求の範囲に記載した事項の範囲で種々の設計変更を施すことが可能である。

　たとえば、前述の実施形態では、電流微分検出器４uvwの構成として、２個のチップインダクタＬ１，Ｌ２を用いた第１の具体例、４個のチップインダクタＬ１，Ｌ２，Ｌ３，Ｌ４を用いた第２の具体例について説明した。しかし、電流微分を検出するために用いるチップインダクタの個数は、これらに限られない。前述のとおり、チップインダクタの個数は偶数であることが好ましい。また、偶数個のチップインダクタは、同数個ずつをプリント基板４０の両主面４１，４２に振り分けて配置することが好ましい。

　また、前述の実施形態では、プリント基板４０の両主面に配置されるチップインダクタが一対ずつ互いに対向して配置されている例を示した。しかし、チップインダクタは電流パターン５１，５２に対向していればよく、プリント基板４０の両主面４１，４２に配置したチップインダクタが、主面４１，４２に垂直に見たときにずれていてもよい。

　また、前述の実施形態では、電流パターン５１，５２が、プリント基板４０の２つの内プリント配線層４５，４６に形成された第１の具体例、およびプリント基板４０の一つの内プリント配線層４６に形成された第２の具体例について説明した。しかし、より多くのプリント配線層を有する多層プリント基板を用いて、３層以上の内プリント配線層に電流パターンを配置してもよい。また、電流パターンは、直線的な帯形状である必要はなく、曲線部や屈曲部を含む形状であってもよい。

１　　　　　：コントローラ
２　　　　　：インバータ
３u，３v，３w　：電流検出器
４u，４v，４w　：電流微分検出器
５u，５v，５w　：巻線
９u，９v，９w　：電流ライン
１１　　　　：位置制御器
１２　　　　：速度制御器
１３　　　　：電流制御器
１４　　　　：ＰＷＭ生成器
１５　　　　：位置推定器
１６　　　　：速度推定器
４０　　　　：プリント基板
４１，４２　：主面
４３，４４　：外プリント配線層
４５，４６　：内プリント配線層
４７，４８，４９　：絶縁層
５１，５２　：電流パターン
５３　　　　：所定方向
６０　　　　：直列回路
７０　　　　：差動増幅回路
７０ａ，７０ｂ　：入力端
１００　　　：モータ制御装置
１２１　　　：テストパルス
１２２　　　：相殺パルス
Ｌ１～Ｌ４　：チップインダクタ
Ｍ　　　　　：交流モータ
Ｒ１，Ｒ１１，Ｒ１２　　　　：負荷抵抗
Ｒ２，Ｒ２１，Ｒ２２　　　　：負荷抵抗

Claims

　ロータ位置検出器を用いないセンサレス制御によって交流モータを制御するモータ制御装置であって、
　パルス幅変調信号に基づいて直流を交流に変換するインバータと、
　前記インバータと前記交流モータの巻線とを接続する電流ラインに介装された配線パターンを内層に有する多層プリント基板と、
　前記配線パターンと交差する所定方向に巻線方向を向けて前記配線パターンと対向するように前記多層プリント基板の主面上に実装され、直列に接続されて、基準電位に接続される中点を有する直列回路を形成する複数のチップインダクタと、
　前記直列回路の前記中点と当該直列回路の両端との間にそれぞれ接続された負荷抵抗と、
　前記直列回路の前記両端に一対の入力端が接続された差動増幅回路と、
　前記差動増幅回路の出力を用いて前記交流モータのロータの位置を推定し、当該推定されたロータの位置に応じて、前記インバータに供給するパルス幅変調信号を生成する制御ユニットと、を含む、モータ制御装置。
　前記複数のチップインダクタは、前記配線パターンに流れる電流が形成する磁束の変化によって各チップインダクタに誘起される起電力の方向を揃えて直列に接続されている、請求項１に記載のモータ制御装置。
　前記複数のチップインダクタの総数が偶数である、請求項１または２に記載のモータ制御装置。
　前記制御ユニットが、前記差動増幅回路の出力を前記交流モータの巻線電流の時間微分値に相当する値として取り扱って前記ロータの位置を推定するように構成されている、請求項１～３のいずれか一項に記載のモータ制御装置。
　前記複数のチップインダクタは、前記多層プリント基板の対向する２つの主面に同数ずつ実装されている、請求項１～４のいずれか一項に記載のモータ制御装置。
　前記複数のチップインダクタは、前記多層プリント基板の一つの主面における配置数が１であり、前記一つの主面に対向する他の主面における配置数が１である、請求項１～５のいずれか一項に記載のモータ制御装置。
　前記配線パターンから前記多層プリント基板の一方の主面側の一つの前記チップインダクタまでの距離と他方の主面側の一つの前記チップインダクタまでの距離とが、互いに等しくなるように設計されている、請求項６に記載のモータ制御装置。
　前記複数のチップインダクタは、前記多層プリント基板の一つの主面における配置数が２であり、前記一つの主面に対向する他の主面における配置数が２である、請求項１～５のいずれか一項に記載のモータ制御装置。
　前記多層プリント基板の一方の主面の一つの前記チップインダクタと他方主面の一つの前記チップインダクタとを直列に接続して前記中点の一方側に配置し、残る二つの前記チップインダクタを直列に接続して前記中点の他方側に配置して、４つの前記チップインダクタの前記直列回路が形成されている、請求項８に記載のモータ制御装置。
　前記チップインダクタは、空芯コイルであり、シールドされていない、請求項１～９のいずれか一項に記載のモータ制御装置。
　前記複数のチップインダクタは、同一仕様である、請求項１～１０のいずれか一項に記載のモータ制御装置。