WO2021192377A1 - マルチコンバータ電源システム - Google Patents

Abstract

マルチコンバータ電源システムは、複数のセルコンバータと、複数のセルコンバータの個別出力端子が接続される共通ノードと、個別インダクタに流れる電流波形に相当する電流波形信号を生成する電流波形信号生成回路と、スイッチング制御回路のスイッチング周期において電流波形信号が有する時間的な変化を平均化して電流平均信号を生成する電流平均信号生成回路と、共通ノードから得られる電流共有信号と電流平均信号とが入力され、スイッチング制御回路にフィードバックする個別電流帰還信号を生成するための計装アンプと、を備える。

Description

マルチコンバータ電源システム

　本発明は、それぞれがスイッチング回路を含む複数の電力変換部を並列接続した構成を備えるマルチコンバータ電源システムに関する。

　特許文献１および特許文献２には、マルチフェーズコンバータと呼ばれるスイッチング電源回路が記載される。マルチフェーズコンバータは、複数の電力変換部を有する。複数の電力変換部は、例えば、並列に接続される。

　マルチフェーズコンバータは、複数の電力変換部に備えられたインダクタの電流を均一に分散してバランスさせることで、複数の電力変換部の動作を安定させる。

特開２０１１－１４７２６９号公報 特開２０１３－９４０５８号公報

　しかしながら、電力変換部の出力電流は、時間的な変化が小さい直流電流であるが、インダクタに流れるインダクタ電流は、直流電流にリプル電流が重畳された時間的な変化が大きいスイッチング電流となる。

　このため、リプル電流がノイズとなって、インダクタ電流の直流成分を高精度に検出することが難しい。そして、インダクタ電流の直流成分を高精度に検出できないと、複数の電力変換部のインダクタ電流を均一に分散させてバランスさせることも難しくなる。

　したがって、本発明の目的は、インダクタ電流の直流成分を高精度に反映させた電流波形信号を用いて個別帰還信号を生成することにある。

　この発明のマルチコンバータ電源システムは、スイッチング素子と、スイッチング制御回路と、スイッチング素子の出力に第１端が接続された個別インダクタと、個別インダクタの第２端に接続された個別出力端子と、をそれぞれに備えた複数のセルコンバータと、複数のセルコンバータの個別出力端子が接続される共通ノードと、個別インダクタに流れる電流波形に相当する電流波形信号を生成する電流波形信号生成回路と、スイッチング制御回路のスイッチング周期において電流波形信号が有する時間的な変化を平均化して電流平均信号を生成する電流平均信号生成回路と、共通ノードから得られる電流共有信号と電流平均信号とが入力され、スイッチング制御回路にフィードバックする個別電流帰還信号を生成するための計装アンプと、を備える。

　この構成では、電流平均信号生成回路によって、インダクタ電流が平均化された電流平均信号が生成される。そして、この電流平均信号を用いて、個別電流帰還信号が生成される。これにより、個別電流帰還信号は、インダクタ電流に重畳するリプル電流の影響を受けない。すなわち、インダクタ電流の直流成分を高精度に反映させた個別電流帰還信号がスイッチング制御回路にフィードバックされる。

　この発明によれば、インダクタ電流の直流成分を高精度に反映させた電流波形信号を用いて個別帰還信号を生成できる。

図１は、本発明の実施形態にマルチコンバータ電源システムの回路ブロック図である。 図２は、本発明の実施形態に係る帰還信号生成部の回路図である。 図３は、計装アンプと電流波形信号生成回路との接続部を示す回路図である。 図４Ａは、本発明の実施形態を採用したときのインダクタ電流と帰還信号生成回路の出力電圧との関係を示すグラフであり、図４Ｂは、比較例を採用したときのインダクタ電流と帰還信号生成回路の出力電圧との関係を示すグラフである。 図５は、本発明の実施形態に係る帰還信号生成部の別の一例を示す回路図である。

　本発明の実施形態に係るマルチコンバータ電源システムについて、図を参照して説明する。図１は、本発明の実施形態にマルチコンバータ電源システム１０の回路ブロック図である。

　（マルチコンバータ電源システム１０の全体構成）
　図１に示すように、マルチコンバータ電源システム１０は、ＭＰＵ２０、電力変換部３１、電力変換部３２、電力変換部３３、電力変換部３４、および、分圧回路６０を備える。本実施形態では、電力変換部の個数は、４個であるが、複数個であれば、本実施形態の構成を適用できる。マルチコンバータ電源システム１０は、例えば、回路基板と、回路基板に実装された各種のＩＣや電子部品によって実現可能である。電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４によって、本発明の「セルコンバータ」が実現される。

　マルチコンバータ電源システム１０は、入力端子Ｐｉｎ、および、出力端子Ｐｏｕｔを備える。出力端子Ｐｏｕｔの電圧が、マルチコンバータ電源システム１０の出力電圧Ｖｏｕｔである。

　入力端子Ｐｉｎは、外部の直流電圧源に接続される。マルチコンバータ電源システム１０は、入力端子Ｐｉｎから直流の入力電圧Ｖｉｎの供給を受けている。出力端子Ｐｏｕｔは、図示しない負荷に接続される。

　概略的には、マルチコンバータ電源システム１０は、出力端子Ｐｏｕｔに接続される負荷の状態に応じて、複数の電力変換部３１－３４の運転数を含む運転状態を適宜制御する
。これにより、マルチコンバータ電源システム１０は、負荷の状態に応じた出力電圧Ｖｏｕｔおよび出力電流Ｉｏｕｔを、安定的に出力する。

　ＭＰＵ２０は、入力端子Ｐｉｎに接続しており、入力端子Ｐｉｎを介して電源を供給される。この電源供給ラインは、入力コンデンサＣｉ１を通して基準電位に接続される。ＭＰＵ２０は、例えば、デジタル電子回路からなり、プログラマブルなＭｉｃｒｏ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔである。ＭＰＵ２０は、プログラマブルな演算処理を実行可能なデバイスである。ＭＰＵ２０は、プログラマブルな演算処理によって、制御信号（発振制御信号）を生成する。

　ＭＰＵ２０は、電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４に接続する。ＭＰＵ２０は、電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４のそれぞれに対して、制御信号を出力する。

　例えば、ＭＰＵ２０は、複数の電力変換部の内、運転する電力変換部（動作を有効にする電力変換部）に、その電力変換部に応じた制御信号を出力し、運転しない電力変換部（動作を無効にする電力変換部）には制御信号を出力しない。

　制御信号は、各電力変換部のスイッチング周波数からなる発振信号を含んでいる。各制御信号の発振信号は位相差を有し、この位相差は、運転する電力変換部の個数によって設定される。これにより、ＭＰＵ２０は、マルチコンバータ電源システム１０をマルチフェーズコンバータとして動作させる。

　ここで、電力変換部３１の端子５０４、電力変換部３２の端子５０４、電力変換部３３の端子５０４、および、電力変換部３４の端子５０４は、電流共有ライン５４０に接続する。電流共有ライン５４０には、複数の電力変換部３１－３４で共有される電流共有信号Ｓｏｐを出力する。

　電流共有ライン５４０は、分圧回路６０を介して、ＭＰＵ２０に接続する。分圧回路６０で分圧された電流共有信号Ｓｏｐは、ＭＰＵ２０に入力される。ＭＰＵ２０は、この電流共有信号Ｓｏｐのレベルに応じて、運転する電力変換部の個数を決定し、個数に応じて位相差を決定し、運転する電力変換部への制御信号を設定する。

　電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４は、入力端子Ｐｉｎに接続しており、入力端子Ｐｉｎを介して電源を供給される。電力変換部３１の電源供給ラインは、入力コンデンサＣｉ１を通して基準電位に接続される。電力変換部３２の電源供給ラインは、入力コンデンサＣｉ２を通して基準電位に接続される。電力変換部３３の電源供給ラインは、入力コンデンサＣｉ３を通して基準電位に接続される。電力変換部３４の電源供給ラインは、入力コンデンサＣｉ４を通して基準電位に接続される。

　電力変換部３１の個別出力端子３１１、電力変換部３２の個別出力端子３２１、電力変換部３３の個別出力端子３３１、および、電力変換部３４の個別出力端子３４１は、共通ノード１００によって並列に接続され、出力端子Ｐｏｕｔに接続される。出力端子Ｐｏｕｔは、出力コンデンサＣｏを通して基準電位に接続される。

　（電力変換部３１－３４の構成）
　電力変換部３１、電力変換部３２、電力変換部３３、および、電力変換部３４は、同じ回路構成を有する。したがって、以下では、電力変換部３１のみについて、回路構成を具体的に説明する。

　図１に示すように、電力変換部３１は、インダクタＬ、抵抗ＲＬ、コンデンサＣＬ、抵抗Ｒｄ１、抵抗Ｒｄ２、ＰＷＭ制御ＩＣ４００、および、帰還信号生成回路５０を備える。インダクタＬが、本発明の「個別インダクタ」に対応する。帰還信号生成回路５０が、本発明の「個別電流帰還信号生成回路」に対応する。

　ＰＷＭ制御ＩＣ４００は、制御部４０、スイッチング素子Ｑ１、および、スイッチング素子Ｑ２を備える。ＰＷＭ制御ＩＣ４００は、一体化して集積されたＦＥＴによって構成される。制御部４０が、本発明の「スイッチング制御回路」に対応する。ＰＷＭ制御ＩＣ４００は、１つのアナログＩＣによって実現される。これにより、制御部４０、スイッチング素子Ｑ１、および、スイッチング素子Ｑ２は、１のパッケージＩＣに搭載されて一体化された構成である。

　ＰＷＭ制御ＩＣ４００は、入力端子Ｐｉｎに接続しており、入力端子Ｐｉｎを介して電源を供給される。

　制御部４０には、ＭＰＵ２０から制御信号が入力される。また、制御部４０には、個別合成帰還信号が入力される。個別合成帰還信号は、個別電圧帰還信号と個別電流帰還信号との合成信号である。制御部４０は、制御信号と個別合成帰還信号とから、スイッチング素子Ｑ１およびスイッチング素子Ｑ２に対して、ＰＷＭ（パルス幅変調）制御を用いたスイッチング制御信号を生成する。

　スイッチング素子Ｑ２のゲートは、制御部４０に接続しており、ドレインは、入力端子Ｐｉｎに接続しており、ソースは、スイッチング素子Ｑ１のドレインに接続する。スイッチング素子Ｑ１のゲートは、制御部４０に接続しており、ソースは、グランド基準電位に接続される。

　スイッチング素子Ｑ２のゲートには、制御部４０から、スイッチング素子Ｑ２用のスイッチング制御信号が入力される。スイッチング素子Ｑ１のゲートには、制御部４０から、スイッチング素子Ｑ１用のスイッチング制御信号が入力される。

　（電流波形信号生成回路）
　インダクタＬの第１端は、スイッチング素子Ｑ２のソースとスイッチング素子Ｑ２のドレインとの接続点に接続する。インダクタＬの第２端は、個別出力端子３１１に接続する。

　抵抗ＲＬとコンデンサＣＬとの直列回路は、インダクタＬに並列接続される。インダクタＬ、抵抗ＲＬ、および、コンデンサＣＬからなる回路によって、電流波形信号生成回路７０が構成される。抵抗ＲＬとコンデンサＣＬとの直列回路が、本発明の「ＲＣ時定数回路」に対応する。ＲＣ時定数回路の時定数は、インダクタＬが有するインダクタンスＬｓと、等価直列抵抗とによって決まる時定数に基づいて設定されている。具体的には、インダクタＬのインダクタンスＬｓ、等価直列抵抗の抵抗値Ｒｓ、コンデンサＣＬのキャパシタンスＣＬｓ、抵抗ＲＬの抵抗値ＲＬｓとして、Ｒｓ／Ｌｓ＝１／（ＣＬｓ・ＲＬｓ）の関係になるように設定する。これにより、電流波形信号生成回路７０は、インダクタＬに流れる電流を、無損失で検出できる。すなわち、電流波形信号生成回路７０から出力される電流波形信号は、インダクタＬに流れる電流を損失無く反映した信号となる。

　（個別帰還信号生成回路）
　帰還信号生成回路５０は、端子５０１、端子５０２、端子５０３、および、端子５０４を備える。端子５０１は、共通ノード１００に接続する。端子５０２は、抵抗ＲＬとコンデンサＣＬとの接続点に接続する。端子５０３は、ＰＷＭ制御ＩＣ４００の制御部４０に接続する。端子５０４は、電流共有ライン５４０に接続する。帰還信号生成回路５０が、本発明の「個別電流帰還信号生成回路」と「個別電圧帰還信号生成回路」とを実現している。

　帰還信号生成回路５０は、機能的には、次の構成を備える。図２は、本発明の実施形態に係る帰還信号生成部の回路図である。図２に示すように、帰還信号生成回路５０は、計装アンプ５２、共有信号生成回路５３、計装アンプ５４、および、調整アンプ５５を備える。計装アンプ５２が、本発明の「計装アンプ」に対応する。

　（第１計装アンプ）
　計装アンプ５２は、増幅器Ｕ５１、抵抗Ｒ５１、抵抗Ｒ５２、抵抗Ｒ５３、抵抗Ｒ５４、および、コンデンサＣ５３を備える。計装アンプ５２の具体的な構成および動作の説明は、後述する。なお、計装アンプ５２は、図示を省略しているが、初段の増幅器を含む複数の増幅器によって構成されていることが好ましい。これにより、インダクタ電流が微小な場合でも、帰還信号生成回路５０は、個別電流帰還信号を、より安定して確実に生成できる。

　（共有信号生成回路）
　共有信号生成回路５３は、増幅器Ｕ５２、および、ダイオードＤ５２を備える。増幅器Ｕ５２の非反転入力端子は、増幅器Ｕ５１の出力端子に接続する。増幅器Ｕ５２の出力端子は、ダイオードＤ５２を通して、増幅器Ｕ５２の反転入力端子に接続する。この際、ダイオードＤ５２のアノードは、増幅器Ｕ５２の出力端子に接続し、ダイオードＤ５２のカソードは、反転入力端子に接続する。反転入力端子は、端子５０４、すなわち、電流共有ライン５４０に接続する。

　この回路構成によって、共有信号生成回路５３は、複数の電力変換部３１－３４に対する、個別電流信号の最大値保持回路を実現する。この個別電流信号の最大値からなる信号が、本発明の「電流共有信号」に対応する。

　（第２計装アンプ）
　計装アンプ５４は、増幅器Ｕ５３、抵抗Ｒ５５、抵抗Ｒ５６、抵抗Ｒ５７、および、抵抗Ｒ５８を備える。

　増幅器Ｕ５３の反転入力端子は、抵抗Ｒ５５を通して、増幅器Ｕ５１の出力端子に接続する。増幅器Ｕ５３の非反転入力端子は、抵抗Ｒ５６を通して、ダイオードＤ５２のカソード、および、端子５０４、すなわち、電流共有ライン５４０に接続する。増幅器Ｕ５３の非反転入力端子は、抵抗Ｒ５７を通して、基準電位に接続する。増幅器Ｕ５３の出力端子は、抵抗Ｒ５８を通して、増幅器Ｕ５３の反転入力端子に接続する。

　（調整アンプ）
　調整アンプ５５は、増幅器Ｕ５５、トランジスタＴｒ５５、抵抗Ｒ５９１、抵抗Ｒ５９２、抵抗Ｒｄ１、および、抵抗Ｒｄ２を備える。

　増幅器Ｕ５５の非反転入力端子は、増幅器Ｕ５３の出力端子に接続する。増幅器Ｕ５５の出力端子は、ＮＰＮ型のトランジスタＴｒ５５のベースに接続する。トランジスタＴｒ５５のコレクタは、抵抗Ｒ５９１を通して、端子５０１、すなわち、共通ノード１００に接続する。トランジスタＴｒ５５のエミッタは、抵抗Ｒ５９２を通して、基準電位に接続する。また、トランジスタＴｒ５５のエミッタは、増幅器Ｕ５５の反転入力端子に接続する。さらに、トランジスタＴｒ５５のコレクタと抵抗Ｒ５９１との接続点は、抵抗Ｒｄ１と抵抗Ｒｄ２の直列回路を通して、基準電位に接続する。抵抗Ｒｄ１と抵抗Ｒｄ２との接続点は、端子５０３に接続する。

　（第１計装アンプの動作）
　図３は、計装アンプと電流波形信号生成回路との接続部を示す回路図である。

　増幅器Ｕ５１の反転入力端子は、抵抗Ｒ５１を通して、端子５０１に接続する。すなわち、増幅器Ｕ５１の反転入力端子は、抵抗Ｒ５１を通して、個別出力端子３１１に接続する。抵抗Ｒ５１が、本発明の「第１抵抗器」に対応する。

　増幅器Ｕ５１の非反転入力端子は、抵抗Ｒ５２を通して、端子５０２に接続する。すなわち、増幅器Ｕ５１の非反転入力端子は、抵抗Ｒ５２を通して、電流波形信号生成回路７０に接続する。抵抗Ｒ５２が、本発明の「第２抵抗器」に対応する。より具体的には、増幅器Ｕ５１の非反転入力端子は、抵抗Ｒ５２を通して、電流波形信号生成回路７０における抵抗ＲＬとコンデンサＣＬとの接続点に接続する。

　増幅器Ｕ５１の非反転入力端子は、抵抗Ｒ５３を通して、端子５０１に接続する。すなわち、増幅器Ｕ５１の非反転入力端子は、抵抗Ｒ５３を通して、共通ノード１００に接続する。抵抗Ｒ５３が、本発明の「第３抵抗器」に対応する。

　増幅器Ｕ５１の出力端子は、抵抗Ｒ５４を介して、増幅器Ｕ５１の反転入力端子に接続する。

　増幅器Ｕ５１の非反転入力端子は、コンデンサＣ５３を通して、基準電位に接続する。

　この回路構成により、計装アンプ５２では、増幅器Ｕ５１の非反転入力端子に、個別出力端子３１１の個別出力電圧信号が入力され、増幅器Ｕ５１の反転入力端子に、電流波形信号が入力される。そして、増幅器Ｕ５１は、個別出力電圧信号と電流波形信号との差分信号を所定増幅率で増幅して出力する。

　この計装アンプ５２の増幅器Ｕ５１の出力信号は、共有信号生成回路５３に出力される。共有信号生成回路５３は、共通ノード１００に接続される複数の電力変換部３１－３４の各増幅器Ｕ５１からの出力信号の最大信号を、電流共有ライン５４０で共有することによって、電流共有信号を生成し、出力する。

　計装アンプ５４には、計装アンプ５２の増幅器Ｕ５１からの出力信号と、電流共有信号とが入力される。計装アンプ５４は、計装アンプ５２の増幅器Ｕ５１からの出力信号と、電流共有信号との差分信号である個別電流帰還信号を生成し、所定増幅率で増幅して出力する。この個別電流帰還信号は、調整アンプ５５を通して、出力される。

　調整アンプ５５は、個別電圧帰還信号生成回路の構成を含んでいる。具体的には、調整アンプ５５における抵抗Ｒ５９１、抵抗Ｒｄ１、および、抵抗Ｒｄ２の直列回路は、端子５０１と基準電位との間、すなわち、個別出力端子３１１と基準電位との間に接続されている。そして、抵抗Ｒｄ１と抵抗Ｒｄ２との接続点が端子５０３に接続する。これにより、抵抗Ｒ５９１および抵抗Ｒｄ１の合成抵抗と抵抗Ｒｄ２との分圧が、個別電圧帰還信号として出力される。

　したがって、端子５０３からは、個別電流帰還信号と個別電圧帰還信号との合成信号である個別合成帰還信号が出力され、制御部４０にフィードバックされる。そして、制御部４０は、この個別合成帰還信号に基づいて、スイッチング制御を行う。

　このように、計装アンプ５２に入力される電流波形信号は、個別電流帰還信号および個別合成帰還信号に影響を与え、ひいては、スイッチング制御の精度、安定化にも重要である。

　ここで、計装アンプ５２が上述の構成であることにより、電流波形信号と個別出力電圧信号は、共通ノード１００の電位を基準に構成される。これにより、次のような作用効果を奏することができる。

　図４Ａは、本発明の実施形態を採用したときのインダクタ電流と帰還信号生成回路の出力電圧との関係を示すグラフであり、図４Ｂは、比較例を採用したときのインダクタ電流と帰還信号生成回路の出力電圧との関係を示すグラフである。比較例の構成は、一般的な計装アンプの回路構成を採用したものであり、初段の増幅器の非反転入力端子は、電力変換部の個別出力端子に接続せず、抵抗を介して基準電位に接続する。

　理想的には、図４Ａ、図４Ｂに示すように、帰還信号生成回路の出力電圧は、インダクタ電流が増加するにしたがって、インダクタ電流に比例して大きくなる。したがって、帰還信号生成回路の出力電圧を参照して行うことで、インダクタ電流を高精度に安定して調整できる。

　しかしながら、図４Ｂに示すように、比較例の回路構成では、インダクタ電流が小さい所定範囲において、出力電圧が０になってしまう。これは、インダクタ電流が小さいとき、非反転入力端子の電位が反転入力端子の電位よりも低くなることがあるためである。この場合、計装アンプ５２の出力信号のレベルは、インダクタ電流のレベルに比例しない。このため、個別電流帰還信号を安定して高精度に生成することができなくなってしまう。

　一方、図４Ａに示すように、本発明の回路構成では、インダクタ電流が小さくても、出力電圧は０にならず、出力電圧のレベルは、インダクタ電流のレベルに比例する。

　したがって、本発明の回路構成を用いることによって、インダクタ電流が小さくても、出力電圧を、高い精度で安定して制御できる。すなわち、マルチコンバータ電源システム１０は、負荷電流が小さくても、負荷への共有電圧を、高い精度で安定させることができる。

　なお、図４Ａに示すように、本発明の回路構成では、理想的な特性と比較してオフセットを有する。しかしながら、このオフセット値は、出力電圧Ｖｏｕｔと同じであり、既知の値である。したがって、マルチコンバータ電源システム１０は、オフセットの影響を受けること無く、負荷への共有電圧を、高い精度で安定させることができる。

　また、本実施形態のマルチコンバータ電源システム１０では、より具体的に、図２、図３に示すように、抵抗Ｒ５３、抵抗Ｒ５２、および、コンデンサＣ５３によって、電流平均信号生成回路５２０が実現されている。この電流平均信号生成回路５２０の時定数は、制御部４０のスイッチング周期に基づいて低く設定されており、スイッチング周波数において電流波形信号が有する時間的な変化を平均化できる値に設定されている。

　これにより、電流波形信号は、平均化される。すなわち、増幅器Ｕ５１の非反転入力端子には、電流波形信号を平均化した電流平均信号が入力される。そして、増幅器Ｕ５１は、個別出力電圧信号と電流平均信号との差分信号を所定増幅率で増幅して出力する。

　この構成により、インダクタ電流に含まれるスイッチングリプルおよびスイッチングリプルノイズを除去でき、電力変換部３１－３４の動作を安定に制御できる。また、インダクタ電流の検出精度を高めることができる。

　また、この構成により、電流波形信号生成回路７０のＲＣ時定数回路を構成する抵抗ＲＬの抵抗値を小さくしなくてもよい。これにより、抵抗ＲＬでの発熱を抑制でき、電力変換部３１－３４の電力効率を高くできる。

　また、マルチコンバータ電源システム１０は、上述の構成を備えることによって、次の作用効果を奏することができる。

　マルチコンバータ電源システム１０は、インダクタ電流を、複数の電力変換部３１－３４で均一にできる。すなわち、マルチコンバータ電源システム１０は、複数の電力変換部３１－３４のインダクタＬの電流を均一に分散してバランスさせることができ、複数の電力変換部３１－３４の動作を安定させることができる。そして、マルチコンバータ電源システム１０は、特定の電力変換部のインダクタが局所的に発熱することを抑制できる。

　マルチコンバータ電源システム１０は、計装アンプ５２の増幅器Ｕ５１の非反転端子の電位、すなわち、電流波形信号および電流平均信号の基準電位を、電力変換部３１－３４のそれぞれのインダクタＬの第２端にしている。これにより、マルチコンバータ電源システム１０の回路レイアウトによって発生する電力変換部３１－３４の間での配線インピーダンスが相違していても、配線インピーダンスによる影響を受けず、インダクタ電流を、安定して高精度に均一化できる。

　また、上述の説明では、帰還信号生成回路を最大電流追従回路で構成する態様を示した。しかしながら、図５に示すように、帰還信号生成回路を平均電流追従回路で構成することもできる。図５は、本発明の実施形態に係る帰還信号生成部の別の一例を示す回路図である。

　図５に示すように、平均電流追従回路を採用した帰還信号生成回路５０Ｒは、図２に示す最大電流追従回路を採用した帰還信号生成回路５０に対して、共有信号生成回路５３Ｒの構成において異なり、帰還信号生成回路５０Ｒの他の構成は、帰還信号生成回路５０と同様であり、同様の箇所の説明は省略する。

　共有信号生成回路５３Ｒは、増幅器Ｕ５２、および、抵抗Ｒ６０を備える。増幅器Ｕ５２の非反転入力端子は、増幅器Ｕ５１の出力端子に接続する。増幅器Ｕ５２の出力端子は、抵抗Ｒ６０を通して、増幅器Ｕ５２の反転入力端子に接続する。反転入力端子は、端子５０４、すなわち、電流共有ライン５４０に接続する。

　このような平均電流追従回路を用いても、上述の最大電流追従回路を用いた場合と同様に、マルチコンバータ電源システムは、負荷電流が小さくても、負荷への共有電圧を、高い精度で安定させることができる。また、電流波形信号の平均化を行うことで、マルチコンバータ電源システムは、インダクタ電流の検出精度を高め、複数の電力変換部３１－３４のインダクタＬの電流を均一に分散してバランスさせることができ、複数の電力変換部３１－３４の動作を安定させることができる。

１０：マルチコンバータ電源システム
２０：ＭＰＵ
３１、３２、３３、３４：電力変換部
４０：駆動部
５０、５０Ｒ：帰還信号生成回路
５２：計装アンプ
５３、５３Ｒ：共有信号生成回路
５４：計装アンプ
５５：調整アンプ
６０：分圧回路
７０：電流波形信号生成回路
１００：共通ノード
３１１、３２１、３３１、３４１：個別出力端子
４００：ＰＷＭ制御ＩＣ
５０１、５０２、５０３、５０４：端子
５２０：電流平均信号生成回路
５４０：電流共有ライン

Claims (10)

1. 　スイッチング素子と、スイッチング制御回路と、前記スイッチング素子の出力に第１端が接続された個別インダクタと、前記個別インダクタの第２端に接続された個別出力端子と、をそれぞれに備えた複数のセルコンバータと、
   　前記複数のセルコンバータの前記個別出力端子が接続される共通ノードと、
   　前記個別インダクタに流れる電流波形に相当する電流波形信号を生成する電流波形信号生成回路と、
   　前記スイッチング制御回路のスイッチング周期において前記電流波形信号が有する時間的な変化を平均化して電流平均信号を生成する電流平均信号生成回路と、
   　前記共通ノードから得られる電流共有信号と前記電流平均信号とが入力され、前記スイッチング制御回路にフィードバックする個別電流帰還信号を生成するための計装アンプと、を備える、
   　マルチコンバータ電源システム。
2. 　前記計装アンプは、前記電流共有信号と前記電流平均信号とが入力される第１オペアンプを備え、
   　前記第１オペアンプの反転入力端子は、第１抵抗器を通して、前記共通ノードに接続し、
   　前記第１オペアンプの非反転入力端子は、第２抵抗器を通して、前記電流波形信号生成回路に接続し、
   　前記非反転入力端子と基準電位との間には、前記電流平均信号生成回路を構成するキャパシタが接続されている、
   　請求項１に記載のマルチコンバータ電源システム。
3. 　前記計装アンプは、前記第１オペアンプを含む複数のオペアンプで構成されている、
   　請求項２に記載のマルチコンバータ電源システム。
4. 　前記電流平均信号生成回路の時定数は、前記スイッチング周期に基づいて低く設定され、前記スイッチング周期における時間的な変化を平均化する、
   　請求項１乃至請求項３のいずれかに記載のマルチコンバータ電源システム。
5. 　前記電流波形信号生成回路は、ＲＣ時定数回路を備え、
   　前記ＲＣ時定数回路の時定数は、前記インダクタが有するインダクタンスと等価直列抵抗によって決まる時定数に基づいて設定されている、
   　請求項１乃至請求項４のいずれかに記載のマルチコンバータ電源システム。
6. 　前記計装アンプの出力信号と、共通ノード信号とを用いて、電流共有信号を生成する電流共有信号生成回路と、
   　前記計装アンプの出力信号と前記電流共有信号とを用いて、前記個別電流帰還信号を生成する個別電流帰還信号生成回路と、
   　を備える、
   　請求項１乃至請求項５のいずれかに記載のマルチコンバータ電源システム。
7. 　前記個別電流帰還信号生成回路は、
   　最大電流追従回路によって構成されている、
   　請求項６に記載のマルチコンバータ電源システム。
8. 　前記個別電流帰還信号生成回路は、
   　平均電流追従回路によって構成されている、
   　請求項６に記載のマルチコンバータ電源システム。
9. 　前記個別出力端子の電圧に相当する個別電圧帰還信号を生成する個別電圧帰還信号生成回路を備え、
   　前記スイッチング制御回路には、前記個別電流帰還信号と前記個別電圧帰還信号とを合成した個別合成帰還信号がフィードバックされる、
   　請求項７または請求項８に記載のマルチコンバータ電源システム。
10. 　前記スイッチング素子と前記スイッチング制御回路は、１つのパッケージＩＣに搭載されて一体化される、
    　請求項１乃至請求項９のいずれかに記載のマルチコンバータ電源システム。

Images