[go: up one dir, main page]

WO2021090450A1 - 発光素子及び表示装置並びに発光素子の製造方法 - Google Patents

発光素子及び表示装置並びに発光素子の製造方法 Download PDF

Info

Publication number
WO2021090450A1
WO2021090450A1 PCT/JP2019/043748 JP2019043748W WO2021090450A1 WO 2021090450 A1 WO2021090450 A1 WO 2021090450A1 JP 2019043748 W JP2019043748 W JP 2019043748W WO 2021090450 A1 WO2021090450 A1 WO 2021090450A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
electrode
carrier transport
transport layer
layer
Prior art date
Application number
PCT/JP2019/043748
Other languages
English (en)
French (fr)
Inventor
上田　吉裕
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN201980101919.0A priority Critical patent/CN114616923B/zh
Priority to US17/772,425 priority patent/US20220376008A1/en
Priority to PCT/JP2019/043748 priority patent/WO2021090450A1/ja
Publication of WO2021090450A1 publication Critical patent/WO2021090450A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H10K50/165—Electron transporting layers comprising dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80518—Reflective anodes, e.g. ITO combined with thick metallic layers

Definitions

  • the present disclosure relates to a light emitting element, a display device, and a method for manufacturing the light emitting element.
  • Such a light emitting element is generally manufactured by sequentially laminating each layer constituting the light emitting element on a substrate in a direction perpendicular to the substrate surface.
  • the light emitting element described in Patent Document 1 has a structure in which a first electrode, a functional layer including a light emitting layer, and a second electrode covering the functional layer are laminated in this order on a substrate. ing.
  • the conventional light emitting element generally has a structure in which an electrode or a functional layer such as a carrier transport layer is laminated on the light emitting layer in contact with the light emitting layer.
  • the light emitting element includes a pair of electrodes and a pair of carrier transport layers, and on the light emitting layer, one of the pair of carrier transport layers and one of the pair of electrodes. It has a structure in which electrodes are laminated.
  • the conventional light emitting element both the injection of the carrier and the extraction of the light are performed from the direction perpendicular to the substrate surface (the same direction and the opposite direction).
  • an electrode and a carrier transport layer are provided on a light extraction path for extracting light from the light emitting layer. Therefore, the conventional light emitting element is affected by the light absorption by the electrodes and the carrier transport layer provided on the light extraction path or the difference in the refractive index.
  • the electrodes and the carrier transport layer provided on the light extraction path require translucency. Therefore, these electrodes and carrier transport layers are restricted by the use of transparent materials. However, it is very difficult to develop a material that simultaneously satisfies the conductive property and the optical property suitable for carrier injection. Moreover, even if such a material can be developed, there are problems such as a film forming process or cost.
  • An object of the present disclosure is to provide a method for manufacturing a display device and a light emitting element.
  • the light emitting element is separated from the first electrode, the first carrier transport layer that is in electrical contact with the first electrode, and the first electrode.
  • a second electrode, a second carrier transport layer that electrically contacts the second electrode, and a light emitting layer are provided, and at least of the light emitting layer is provided on a part of the first carrier transport layer.
  • a part of the light emitting layer is superposed on the part of the second carrier transport layer, and the first carrier transport layer and the second carrier transport layer are overlapped with each other in a plan view. It is provided so as to face each other with the light emitting layer in between.
  • the display device includes the above-mentioned light emitting element according to one aspect of the present disclosure.
  • a method for manufacturing a light emitting element includes a first electrode, a first carrier transport layer that electrically contacts the first electrode, and the first electrode. Is provided with a second electrode provided apart from each other, a second carrier transport layer that is in electrical contact with the second electrode, and a light emitting layer, and emits light on a part of the first carrier transport layer. At least a part of the layer is superposed, and a part of the light emitting layer is superposed on a part of the second carrier transport layer. In a plan view, the first carrier transport layer and the second carrier transport layer are superposed.
  • the step of forming the transport layer and the step of forming the light emitting layer in the space between the first carrier transport layer and the second carrier transport layer in a plan view are included.
  • a light emitting element, a display device, and a method for manufacturing the light emitting element which have a higher degree of freedom in selecting materials for the electrode and the carrier transport layer and can improve the light extraction efficiency, as compared with the conventional case. Can be provided.
  • FIG. 5 is a cross-sectional view showing a schematic configuration of a main part of the display device when the display device shown in FIG. 1 is cut along the line II shown in FIG.
  • FIG. 5 is sectional drawing which shows the schematic structure of the display device which concerns on Embodiment 1.
  • FIG. It is sectional drawing which shows a part of the manufacturing process of the light emitting element in the display device which concerns on Embodiment 1 in the order of process.
  • It is another cross-sectional view which shows a part of the manufacturing process of the light emitting element in the display device which concerns on Embodiment 1 in the order of process.
  • FIG. 5 is a plan view showing the relationship between the pixels of the display device according to the first embodiment and the light emitting region. It is sectional drawing which shows the schematic structure of the main part of the display device described in Patent Document 1. 9 is a plan view showing the relationship between the pixels of the display device shown in FIG. 9 and the light emitting region.
  • FIG. 5 is a perspective view showing a schematic configuration of a main part when the display device according to the first modification of the first embodiment is viewed from above.
  • FIG. 5 is a perspective view showing a schematic configuration of a main part when the display device according to the second modification of the first embodiment is viewed from above.
  • FIG. 5 is a perspective view showing a schematic configuration of a main part when the display device according to the third embodiment is viewed from above.
  • FIG. 5 is a cross-sectional view showing a schematic configuration of a main part of the display device when the display device shown in FIG. 17 is cut along the line II-II shown in FIG.
  • It is sectional drawing which shows a part of the manufacturing process of the light emitting element in the display device which concerns on Embodiment 3 in the order of process.
  • the layer formed in the process before the layer to be compared is referred to as the “lower layer”, and the layer formed in the process after the layer to be compared is referred to as the “upper layer”.
  • FIG. 1 is a perspective view showing a schematic configuration of a main part when the display device 100 according to the present embodiment is viewed from above.
  • FIG. 2 is a cross-sectional view showing a schematic configuration of a main part of the display device 100 when the display device 100 shown in FIG. 1 is cut along the line II shown in FIG.
  • FIG. 3 is a cross-sectional view showing a schematic configuration of the display device 100 according to the present embodiment.
  • the upper surface of the display device 100 is shown through the sealing substrate 22.
  • the display device 100 has, for example, a red pixel RP, a green pixel GP, and a blue pixel BP.
  • the red pixel RP is provided with a light emitting element 10R that emits red light.
  • the green pixel GP is provided with a light emitting element 10G that emits green light.
  • the blue pixel BP is provided with a light emitting element 10B that emits blue light.
  • red light refers to light having an emission peak wavelength in a wavelength band of 600 nm or more and 780 nm or less.
  • green light refers to light having an emission peak wavelength in a wavelength band of 500 nm or more and 600 nm or less.
  • Blue light refers to light having an emission peak wavelength in a wavelength band of 400 nm or more and 500 nm or less.
  • the light emitting element 10R preferably has an emission peak wavelength in a wavelength band of 620 nm or more and 650 nm or less.
  • the light emitting element 10G preferably has an emission peak wavelength in a wavelength band of 520 nm or more and 540 nm or less.
  • the light emitting element 10B preferably has an emission peak wavelength in a wavelength band of 440 nm or more and 460 nm or less.
  • the present embodiment is not limited to the above configuration, and may include a light emitting element that emits light having a light emission peak wavelength in a wavelength band other than the above wavelength band.
  • the display device 100 includes a plurality of pixels P, and a light emitting element 10 is provided for each pixel P corresponding to the pixels P.
  • the anode will be referred to as "AN”, the hole transport layer will be referred to as “HTL”, and the insulating layer will be referred to as "IL”. Further, the electron transport layer is described as “ETL”, the light emitting layer is described as “EML”, and the cathode is described as "CA”.
  • the light emitting element 10 includes AN2, HTL3, IL4, ETL5, EML6, CA7, and bank BK.
  • the display device 100 includes a substrate 1 as a support, a light emitting element layer 11 including a plurality of light emitting elements 10, and a sealing resin 21 and a sealing substrate 22 as a sealing layer. I have.
  • the display device 100 has a configuration in which each of the above layers of the light emitting element 10 is laminated as a light emitting element layer 11 including a plurality of light emitting elements 10 on a substrate 1 as a support. ..
  • the direction from the substrate 1 side toward the sealing substrate 22 side is described as "upward”
  • the direction from the sealing substrate 22 side toward the substrate 1 side is described as "downward”.
  • the sealing resin 21 is provided in a frame shape at the four side ends of the display area in the display device 100.
  • the sealing substrate 22 is attached to the substrate 1 via the sealing resin 21.
  • the sealing substrate 22 covers a plurality of light emitting elements 10 provided in the light emitting element layer 11.
  • the light emitting element 10 is sealed with the sealing resin 21 and the sealing substrate 22 so that the light emitting element 10 is not deteriorated by moisture or oxygen in the atmosphere.
  • a glass substrate for example, aling glass can be used as the sealing substrate 22.
  • the lower electrode (first electrode) is AN2 and the upper electrode (second electrode) is CA7 will be described as an example.
  • the present embodiment is not limited to this, and the lower electrode (first electrode) may be CA7 and the upper electrode (second electrode) may be AN2.
  • Board 1 is an array board. As a pixel circuit, the substrate 1 is provided with a drive circuit including a plurality of drive elements (not shown) such as a TFT (thin film transistor) that drives each light emitting element 10.
  • a TFT thin film transistor
  • AN2 (first electrode) is made of a conductive material and injects holes into EML6 via HTL3.
  • AN2 is a common layer common to each pixel P, and is formed on the substrate 1 in a solid shape so as to cover the surface of the substrate 1.
  • the AN2 is electrically connected to the TFT of the substrate 1 (specifically, for example, the drain electrode of the TFT).
  • the display device 100 is a top-emission type display device that emits the light generated by the EML 6 from the side opposite to the substrate 1, and a light-reflecting electrode is used as the lower electrode. Therefore, as the conductive material used for AN2, for example, metals generally used for anodes such as Al (aluminum), Ag (silver), Mg (magnesium); alloys of these metals and the like are used. Can be mentioned. However, when AN2 is the upper electrode, the conductive material includes inorganic oxides such as ITO (indium tin oxide) and InGaZnOx (indium gallium oxide zinc); conductive compounds obtained by doping these inorganic oxides with impurities, and the like. May be used. These conductive materials may be used alone or in combination of two or more as appropriate.
  • ITO indium tin oxide
  • InGaZnOx indium gallium oxide zinc
  • HTL3 (first carrier transport layer) is a layer that transports holes from AN2 to EML6, and is in electrical contact with AN2.
  • HTL3 is a common layer common to each pixel P, and is formed on AN2 in a solid shape so as to cover the surface of AN2.
  • the HTL 3 has a plurality of convex portions 3a protruding upward.
  • the convex portion 3a is provided so as to project in a direction perpendicular to the surface of the substrate 1, for example.
  • These convex portions 3a are formed, for example, in a striped shape in a plan view.
  • a plurality of pixels P are arranged in a horizontal direction (row direction, first direction) and in a vertical direction (column direction, second direction) perpendicular to the horizontal direction in a plan view. They are arranged in a matrix. Each pixel P is formed, for example, in a rectangular shape.
  • the convex portions 3a are provided in a plan view, for example, on a boundary along the vertical direction between pixels P adjacent to each other in the horizontal direction, apart from each other along the boundary (in other words, in the vertical direction). There is.
  • HTL3 may be opaque. HTL3 does not need to be transparent because it does not cover above EML6. Therefore, HTL3 may be transparent or opaque.
  • HTL3 a material having suitable electronic characteristics can be selected as the material used for AN2 and EML6. When HTL3 is opaque, the convex portion 3a can be used as a shadow mask to prevent light interference.
  • HTL3 is preferably transparent, but it does not necessarily have to be transparent.
  • the material of HTL3 may be any hole-transporting material capable of stabilizing the transport of holes into EML6, but among them, a material having high hole mobility is preferable.
  • a known hole transporting material can be used as the material of HTL3.
  • a semiconductor material is used as the material of HTL3, the method for manufacturing the TFT backplane on the substrate 1 can be applied as it is, and the processing of HTL3 can be easily performed. Therefore, it is advantageous in the process.
  • HTL3 does not need to be transparent because it does not cover the upper part of EML6. Therefore, a general semiconductor material can be used as the material of HTL3 without any problem.
  • the hole density can be easily increased as the carrier density, and the resistance of HTL3 can be lowered. As a result, low resistance ohmic contact is obtained.
  • Examples of the semiconductor material used for HTL3 include Si (silicon), oxide semiconductor (metal oxide), group IV semiconductor, group II-VI compound semiconductor, group III-V compound semiconductor, and the like.
  • Examples of the oxide semiconductor (metal oxide) include MoO 3 (molybdenum trioxide), Cr 2 O 3 (chromium oxide), NiO (nickel oxide), WO 3 (tungsten trioxide), and ITO (tin indium oxide). ), InGaZnOx (indium gallium oxide zinc), Ga 2 O 3 (gallium oxide), In 2 O 3 (indium oxide), and the like.
  • the classification of oxide semiconductors and metal oxides is not always clear, and metal oxides are also referred to as oxide semiconductors.
  • HTL3 Even if the material of HTL3 is a metal oxide, there is no problem in obtaining the function as HTL3.
  • Examples of the group IV semiconductor include Si (silicon) and Ge (germanium).
  • Examples of the II-VI group compound semiconductor include IZO (indium-doped zinc oxide), ZAO (aluminum-doped zinc oxide), ZnO (zinc oxide), MgO (magnesium oxide), ZnMgO (magnesium oxide), and ZnS (sulfide sulfide).
  • Zinc oxide Zinc oxide
  • ZnSe zinc selenide
  • ZnSSe zinc selenide sulfide
  • MgS magnesium sulfide
  • MgSe magnesium selenium
  • MgSSe magnesium selenium sulfide
  • the Group III-V compound semiconductors include AlAs (aluminum arsenide), GaAs (gallium arsenide), InAs (indium arsenide), and AlGaInAs (aluminum gallium arsenide indium) which is a mixed crystal thereof; AlN (aluminum nitride).
  • the hole transporting material is merely an example, and is not limited to the above-exemplified material. Further, only one kind of these hole transporting materials may be used, or two or more kinds may be mixed and used as appropriate.
  • HTL3 may have a function of inhibiting the transport of electrons.
  • the hole transporting material is preferably an electron blocking material that prevents the penetration of electrons that have moved from the ETL5. This makes it possible to increase the recombination efficiency of holes and electrons in EML6.
  • HTL3 may also have a function as a hole injection layer that promotes hole injection from AN2 to EML6.
  • a plurality of IL4s are formed in an island shape on HTL3.
  • ETL5 second carrier transport layer
  • ETL5 is formed in an island shape so as to project upward so as to face the convex portion 3a in a plan view.
  • ETL5 is formed on HTL3 via IL4.
  • IL4 insulates HTL3 and ETL5.
  • the ETL5 (second carrier transport layer) is a layer that transports electrons from CA7 to EML6, and is in electrical contact with CA7.
  • ETL5 has a similar shape to IL4.
  • IL4 and ETL5 are formed in a plan view, for example, in an I shape.
  • the ETL5 is located at both ends of the vertical line portion 5a as the main line portion and the vertical line portion 5a of each pixel P extending in the vertical direction, which is the extension direction of the convex portion 3a, in a plan view. It has a horizontal line portion 5b as a branch line portion extending in a horizontal direction (in-plane direction) perpendicular to the vertical line portion 5a.
  • the vertical line portions 5a are provided alternately with the convex portions 3a so as to divide the pixel P into two, for example, between the adjacent convex portions 3a.
  • the horizontal line portions 5b and 5b are provided in a plan view, for example, on a boundary along the horizontal direction between pixels P adjacent to each other in the vertical direction, and separated from each other along the boundary (in other words, in the horizontal direction). Has been done.
  • the IL4 is located at both ends of the vertical line portion 4a as the main line portion extending in the vertical direction, which is the extension direction of the convex portion 3a, and both ends of the vertical line portion 4a in each pixel P in the plan view.
  • it has a horizontal line portion 4b as a branch line portion extending in the horizontal direction perpendicular to the vertical line portion 4a.
  • the vertical line portions 4a are provided alternately with the convex portions 3a so as to divide the pixel P into two, for example, between the adjacent convex portions 3a.
  • the horizontal line portions 4b are provided in a plan view, for example, on a boundary along the horizontal direction between pixels P adjacent to each other in the vertical direction, apart from each other along the boundary (in other words, in the horizontal direction). There is.
  • a bank BK having a height equal to or higher than the upper surface of the HTL 3 and the upper surface of the ETL 5 is provided.
  • the bank BK insulates HTL3 and ETL5 at the four corners of pixel P.
  • the bank BK is opaque, and together with the convex portions 3a and the horizontal line portions 4b and 5b, functions as a separation wall that separates each pixel P (in other words, separates each light emitting element 10).
  • Pixel P is surrounded by horizontal line portions 4b and 5b, convex portions 3a, and bank BK, respectively, in a plan view.
  • IL4 is a translucent insulating layer. It is desirable that IL4 is a transparent insulating layer.
  • a known transparent insulating material can be used as the material of IL4. Examples of the transparent insulating material include inorganic insulating materials such as SiO2 (silicon oxide), SiN (silicon nitride), and SION (silicon oxynitride); organic materials such as silicone resin, epoxy resin, acrylic resin, and fluorine resin. Insulation material;
  • ETL5 is preferably transparent, but it does not necessarily have to be transparent.
  • a material having suitable electronic characteristics can be selected as the material used for CA7 and EML6.
  • an opaque material is selected as the material for ETL5.
  • ETL5 is opaque, ETL5 can be used as a shadow mask to prevent light interference.
  • a known electron transporting material can be used for ETL5.
  • the manufacturing method of the TFT backplane on the substrate 1 can be applied as it is like the HTL3, and the processing of the ETL5 can be easily performed. Therefore, it is advantageous in the process.
  • the ETL5 does not need to be transparent because it does not cover the upper part of the EML6. Therefore, a general semiconductor material can be used as the material of ETL5 without any problem.
  • the electron density as the carrier density can be easily increased, and the resistance of ETL5 can be lowered. As a result, low resistance ohmic contact is obtained. As a result, a sufficient current can be obtained only by electrically contacting the CA7 with at least a part of the ETL5.
  • Examples of the semiconductor material used for ETL5 include Si, oxide semiconductors (metal oxides), II-VI group compound semiconductors, III-V group compound semiconductors, IV-IV group compound semiconductors, and the like. May include.
  • Examples of the oxide semiconductor (metal oxide) include the above-mentioned MoO 3 , Cr 2 O 3 , NiO, WO 3 , ITO, InGaZnOx, Ga 2 O 3 , In 2 O 3, and the like.
  • Examples of the II-VI group compound semiconductor include the above-mentioned IZO, ZAO, ZnO, MgO, ZnMgO, ZnS, ZnSe, ZnSSe, MgS, MgSe, MgSSe and the like.
  • III-V compound semiconductor examples include AlAs, GaAs, InAs, and their mixed crystals AlGaInAs; AlN, GaN, InN, and their mixed crystals, AlGaInN, GaP, as described above. AlInGaP; and the like.
  • IV-IV compound semiconductor examples include semiconductors made of different elements such as SiGe (silicon germanium) and SiC (silicon carbide). Only one kind of these electron transporting materials may be used, or two or more kinds may be mixed and used as appropriate.
  • ETL5 may have a function of inhibiting the transport of holes.
  • the electron transporting material is preferably a hole blocking material that prevents the penetration of holes that have moved from AN2. This makes it possible to increase the recombination efficiency of holes and electrons in EML6.
  • the ETL5 may also have a function as an electron injection layer that promotes the injection of electrons from the CA7 to the EML6.
  • the bank BK can be made of an organic insulating material such as a polyimide resin or an acrylic resin.
  • EML6 is a layer containing a light emitting material and emitting light by recombination of electrons transported from CA7 and holes transported from AN2.
  • EML6 is formed in a recess CP surrounded by HTL3, IL4, ETL5, and bank BK.
  • the EML 6 is formed in the concave CP including the convex portion 3a, the IL4, the ETL5, and the bank BK as a part of the side wall.
  • the convex portion 3a and the IL4 and the ETL5 are provided so as to face each other with the EML6 in between in a plan view.
  • the light emitting element 10 emits light from the side surface and the bottom surface of the recess CP.
  • the convex portions 3a, IL4, and ETL5 each have a forward taper shape in cross-sectional view. More specifically, the convex portions 3a, IL4, and ETL5 each have a trapezoidal cross-sectional shape in which the upper end is smaller than the lower end. The side surface of IL4 and the side surface of ETL5 are formed flush with each other.
  • EML6 is formed so as to be superimposed on a part of HTL3.
  • a part of EML6 is formed so as to be superimposed on a part of the convex portion 3a.
  • a part of EML6 is formed so as to be superimposed on a part of ETL5.
  • EML6 may contain, for example, a nano-sized quantum dot phosphor (hereinafter referred to as “QD”) as a light emitting material.
  • QD nano-sized quantum dot phosphor
  • a known QD can be used for the QD.
  • the QD includes, for example, Cd (cadmium), S (sulfur), Te (tellurium), Se (selenium), Zn (zinc), In (indium), N (nitrogen), P (phosphorus), As (arsenic). , Sb (antimony), aluminum (Al), Ga (gallium), Pb (lead), Si (silicon), Ge (germanium), Mg (magnesium), composed of at least one element selected from the group. It may contain at least one kind of semiconductor material.
  • the QD may be a two-component core type, a three-component core type, a four-component core type, a core-shell type or a core multi-shell type. Further, the QD may contain nanoparticles doped with at least one of the above elements, and may have a structure with an inclined composition.
  • the EML 6 may include, for example, an organic light emitting material that emits light in each color instead of the QD.
  • the light emitting element 10 is a QLED (quantum dot light emitting diode) using QD as a light emitting material as described above, holes and electrons are recombined in EML 6 by a driving current between AN2 and CA7. Then, light (fluorescence) is emitted in the process of transitioning the excitons generated by this from the conduction band level of the QD to the valence band level.
  • QLED quantum dot light emitting diode
  • the light emitting element 10 is an OLED (organic light emitting diode) using an organic light emitting material as a light emitting material
  • OLED organic light emitting diode
  • holes and electrons are recombined in EML 6 by a driving current between AN2 and CA7. Then, light is emitted in the process of transitioning the excitons generated by this to the ground state.
  • the light emitting element 10 may be a light emitting element other than OLED and QLED (for example, an inorganic light emitting diode).
  • the CA7 (second electrode) is made of a conductive material and injects electrons into the EML6 via the ETL5. As shown in FIG. 1, the CA7 is provided so as to be separated from the AN2, and is formed so as to be in contact with at least a part of the upper surface of the ETL5 and not in contact with the EML6, for example. The CA7 may not be located above the EML6 and may be in electrical contact with a portion of the ETL5. A sealing substrate 22 that covers the light emitting element 10 is provided on the EML 6 adjacent to the EML 6.
  • ETL5 is made of, for example, a low resistance and opaque semiconductor material. According to this embodiment, by using a semiconductor material as the material of ETL5, low resistance ohmic contact can be obtained. Therefore, there is no problem even if the contact area between CA7 and ETL5 is small.
  • the CA7 can be routed between adjacent pixels P and also functions as a shadow mask.
  • Examples of the conductive material used for CA7 include metals commonly used for cathodes, such as Al, Ag, and Mg; alloys of these metals; ZnO (zinc oxide), ITO (indium tin oxide), and the like. Examples thereof include inorganic oxides such as InGaZnOx (indium tin oxide zinc oxide); conductive compounds obtained by doping these inorganic oxides with impurities; and the like. These conductive materials may be used alone or in combination of two or more as appropriate. Further, the alloy may further contain Li (lithium).
  • the layer thickness of the layers other than IL4 and EML6 can be set in the same manner as the conventional light emitting element.
  • the layer thickness of EML6 is set to a thickness capable of exhibiting a function of emitting light by providing a field for recombination of electrons and holes.
  • the layer thickness of EML6 is preferably about several times the outermost particle size of QD.
  • the particle size of QD can be set in the same way as before.
  • the particle size of the core of the QD is, for example, 1 to 30 nm, and the outermost particle size of the QD including the shell is, for example, 1 to 50 nm.
  • the number of overlapping layers of QD in the light emitting element 10 is, for example, 1 to 20 layers.
  • the layer thickness of EML6 exceeds 100 nm, it becomes difficult to fill the recess CP with the light emitting material.
  • HTL3, IL4, and ETL5 have a tapered cross section, and when the layer thickness of EML6 exceeds 100 nm, the heights of HTL3 and ETL5 also increase accordingly. Therefore, when the layer thickness of EML6 exceeds 100 nm, the cross-sectional area of EML6 in the direction parallel to the surface of EML6 (that is, the lateral direction in cross-sectional view) also increases. As a result, the carrier injection density in the lateral direction decreases in cross-sectional view, and the luminous efficiency decreases. Therefore, in order for EML6 to emit light well, it is desirable that the layer thickness of EML6 is 100 nm or less.
  • the light emitting element 10 has a narrower cross-sectional area through which an electric current passes than the conventional light emitting element.
  • the current density has an advantage when the cross-sectional area is narrow.
  • the resistances of HTL and ETL of the conventional light emitting element are equivalent to those of EML and cannot be ignored, but the resistances of HTL and ETL according to the present embodiment are very small as compared with EML and can be ignored.
  • the IL4 is provided only directly under the ETL5, and the EML6 is formed in the concave CP including the convex portion 3a, the IL4, and the ETL5 in a part of the side wall. Therefore, in the present embodiment, the layer thickness of EML6 is set to be larger than the layer thickness of IL4.
  • the IL4 layer thickness should be such that the carrier tunnel probability is sufficiently low.
  • the layer thickness of IL4 is preferably set to 5 nm or more. Further, in order for EML6 to emit light well, it is desirable that the layer thickness of EML6 is 5 nm or more. Therefore, the layer thickness of EML6 is preferably in the range of 5 nm or more and 100 nm or less, and more preferably in the range of more than 5 nm and 100 nm or less.
  • the EML 6 is set so that the height of the upper surface of the EML 6 is lower than the height of the upper surface of the convex portion 3a and the upper surface of the ETL 5. Further, the height of the convex portion 3a is equal to the sum of the layer thickness of IL4 and the layer thickness of ETL5. Therefore, the height of the convex portion 3a of HTL3 and the sum of the layer thickness of IL4 and the layer thickness of ETL5 are set to be larger than the layer thickness of EML6.
  • the distance between the adjacent convex portions 3b and ETL5 and IL4 is preferably twice or more the particle size of QD when QD is used as the light emitting material of EML6, for example. If the distance between the adjacent convex portions 3b and the ETL5 and IL4 is smaller than the particle size of the QD, the concave CP cannot be filled with the QD. In order to fill the concave CP with QD without gaps, it is desirable that the distance is at least twice the diameter of the QD.
  • the length of the convex portion 3a in the extending direction and the width between the convex portion 3a and the ETL5 may be appropriately set according to the pixel size, and are not particularly limited.
  • the length of the convex portion 3a in the extending direction is set to, for example, 50 ⁇ m
  • the width between the convex portion 3a and the ETL5 is set to 0.5 ⁇ m.
  • the line width of the convex portion 3a when viewed from the upper surface side of the light emitting element 10 is limited to 0.25 ⁇ m due to the limitation in consideration of the patterning selection ratio, and the upper limit is from the pixel pitch of 8K resolution in the diagonal 17-inch size. , 50 ⁇ m is desirable. That is, it is desirable that the line width of the convex portion 3a when viewed from the upper surface side of the light emitting element 10 is in the range of 0.25 ⁇ m to 50 ⁇ m. Further, the line width of the ETL5 when viewed from the upper surface side of the light emitting element 10 is also preferably in the range of 0.25 ⁇ m to 50 ⁇ m for the same reason.
  • the line width of the convex portion 3a when viewed from the upper surface side of the light emitting element 10 means “the line width of the length of the convex portion 3a in the direction perpendicular to the extending direction of the convex portion 3a".
  • Minimum width is shown.
  • the “line width of the ETL5 when viewed from the upper surface side of the light emitting element 10” indicates “the minimum width of the line width of the length of the ETL5 in the direction perpendicular to the extending direction of the ETL5".
  • line spacing of about submicron can be easily processed. Therefore, the above-mentioned line width and the distance between the electrodes can be easily processed. Although the process cost increases, it is possible in the current process to further narrow the line spacing and process the line spacing of about 0.1 ⁇ m.
  • the aspect ratio of EML6 is in the range of 1 to 5. Since the aspect ratio is in the range of 1 to 5 and the layer thickness of EML6 is 100 nm or less, the desirable width of the sub-pixel (in other words, the width between the convex portion 3a and ETL5) is determined. The maximum is 0.5 ⁇ m.
  • FIGS. 4 to 7 are cross-sectional views showing a part of the manufacturing process of the light emitting element 10 in the display device 100 according to the present embodiment in the order of the processes.
  • 4 to 7 show a cross section of the display device 100 corresponding to the cross section of the light emitting element 10 shown in FIG.
  • FIG. 5 shows a manufacturing process after the manufacturing process shown in FIG.
  • FIG. 6 shows a manufacturing process after the manufacturing process shown in FIG.
  • FIG. 7 shows a manufacturing process after the manufacturing process shown in FIG.
  • the substrate 1 as a support is prepared.
  • AN2 in contact with the drain of the TFT (not shown) in the substrate 1 is formed on the substrate 1 in a solid shape over the entire display region of the substrate 1 (step S1, first electrode forming step).
  • the substrate 1 may be manufactured in advance by a known TFT step, or a commercially available array substrate may be used.
  • the substrate 1 can be manufactured, for example, by the following method. First, a TFT layer including a TFT and a plurality of wirings is formed on an insulating substrate by a known method. Next, a flattening layer made of a photosensitive resin is formed on the TFT layer by a known method. Then, a contact hole for connecting the AN2 to the drain electrode of the TFT is formed in the flattening layer. As a result, the substrate 1 provided with a plurality of TFTs is formed.
  • AN2 For the formation of AN2, various conventionally known methods such as a vapor deposition method, a sputtering method, and a method of heating after coating nanoparticles can be used.
  • AN2 is connected to the drain electrode of the TFT via the contact hole formed in the flattening layer.
  • a sputtering method, a coating firing method, a nanoparticle coating method, or the like can be used for forming the hole transporting material layer 13.
  • the hole transporting material layer 13 is formed so as to have a layer thickness equal to or greater than the layer thickness of EML6.
  • a mask 111 for processing the surface of the hole transporting material layer 13 into an uneven shape is formed as an etching mask on the hole transporting material layer 13 (as an etching mask). Step S3).
  • a resist pattern by general photolithography may be formed, or instead of the resist pattern, the formation region of the convex portion 3a in the hole transporting material layer 13 may be covered with a metal mask. ..
  • the surface of the hole transporting material layer 13 is etched by wet etching or dry etching to make the surface of the hole transporting material layer 13 uneven. To process. After that, the mask 111 is removed. As a result, HTL3 having a plurality of convex portions 3a on the surface is formed (step S4).
  • the region of the surface of the hole transporting material layer 13 that is not covered with the mask 111 is etched.
  • a recess having a remaining film thickness T1 is formed in the region not covered by the mask 111.
  • the convex portion 3a is formed in the region covered with the mask 111.
  • the remaining film thickness T1 indicates the layer thickness of the portion of HTL3 other than the convex portion 3a. It is desirable that the remaining film thickness T1 is as thin as 5 nm or more and 20 nm or less. It is desirable that the light absorption is small between the EML 6 and the AN2 which is the lower light reflecting electrode.
  • the lower limit of the remaining film thickness T1 that can leave HTL3 as a continuous film is 5 nm, and the upper limit of the remaining film thickness T1 that is not affected by light absorption is 20 nm.
  • the layer thickness of HTL3 is indicated by the sum of the remaining film thickness T1 and the height of the convex portion 3a.
  • the HTL3 is formed so as to have a convex portion 3a projecting upward on the surface by the first carrier transport layer forming step including the steps S2 to S4.
  • an insulating film 14 to be IL4 is formed on the HTL3 in a solid shape so as to cover the convex portion 3a (step S5).
  • the insulating film 14 is made of an inorganic insulating material, a sputtering method, a CVD (chemical vapor deposition) method, or the like can be used to form the insulating film 14.
  • a sputtering method, a CVD (chemical vapor deposition) method, or the like can be used to form the insulating film 14.
  • a coating method or the like can be used.
  • an electron transporting material layer 15 serving as an ETL 5 is provided between the convex portions 3a covered with the insulating film 14, and the upper surface of the electron transporting material layer 15 is a convex portion 3a. It is formed so as to have the same height as the upper surface of the above (step S6).
  • the same method as the film formation of the hole transportable material layer 13 can be used, such as a sputtering method, a coating firing method, or a nanoparticle coating method.
  • a mask 112 for pattern-forming the ETL5 having the shapes shown in FIGS. 1 and 2 is formed as an etching mask on the electron-transporting material layer 15 (step S7). ..
  • a resist pattern by general photolithography may be formed, or the pattern forming region of ETL5 may be covered with a metal mask instead of the resist pattern.
  • step S8 the portion of the electron transporting material layer 15 that is not covered with the mask 112 is removed by wet etching or dry etching. After that, the mask 112 is removed. As a result, an island-shaped ETL5 having a desired pattern is formed (step S8).
  • the island-shaped ETL5 is formed apart from the HTL3 by the second carrier transport layer forming step including the steps S6 to S8. Further, according to the present embodiment, by performing the steps S6 to S8 after the step S5, the ETL5 is finally formed on the HTL3 via the IL4.
  • a mask 113 for patterning the insulating film 14 according to the shape of the ETL5 is formed on the ETL5 as an etching mask (step S9).
  • a resist pattern by general photolithography may be formed, or the upper surface of the ETL5 may be covered with a metal mask instead of the resist pattern.
  • the portion of the insulating film 14 that is not covered with the mask 113 and ETL5 is removed by etching or ashing. After that, the mask 113 is removed. As a result, an island-shaped IL4 having a similar shape to the ETL5 is formed in a pattern.
  • a bank BK having a height equal to or higher than the upper surface of the convex portion 3a and the upper surface of the ETL5 is formed. As a result, a recess CP surrounded by HTL3, IL4, ETL5, and bank BK is formed in each pixel P, respectively.
  • CA7 is formed on ETL5 (step S10).
  • step S5 IL4 is formed as described above by etching or ashing the insulating film 14 and removing the mask 113 in steps S9 and S10. (Insulation layer forming step).
  • Bank BK can be formed, for example, by coating a bank material and photolithography.
  • CA7 can be formed by the same method as HTL3, IL4, ETL5 and the like. Specifically, after forming the conductive layer to be CA7, an etching mask may be formed on the conductive layer, the conductive layer may be etched by wet etching or dry etching, and then the mask may be removed.
  • CA7 may be formed by a printing method, a vapor deposition method, a CVD method, or the like.
  • various conventionally known methods such as a vapor deposition method or a sputtering method can be used as a method for forming a cathode. As a result, the light emitting element 10 according to the present embodiment is manufactured.
  • the case where the mask 113 is formed after the mask 112 is removed is shown as an example.
  • the mask 112 may be used as it is for patterning IL4 without being removed.
  • EML6 is formed in the recess CP, which is a space between HTL3 and ETL5 in a plan view (step S11, light emitting layer forming step).
  • EML6 can be formed by filling the recess CP with a light emitting material, for example, by inkjet coating.
  • EML6 is a QD layer containing QD
  • EML6 can be formed by inkjet coating a colloidal solution in which QD is dispersed into the recess CP.
  • the formation conditions such as the layer thickness of the EML 6 are adjusted so that the height of the upper surface of the EML 6 is lower than the height of the upper surface of the convex portion 3a and the upper surface of the ETL 5.
  • the EML6 may be formed at the end in this way, and the light emitting element 10 can be manufactured without process damage to the EML6.
  • the display device 100 is manufactured by sealing the light emitting element 10 with the sealing resin 21 and the sealing substrate 22 after the step S12.
  • the light emitting element 10 includes AN2, HTL3, CA7, ETL5, and EML6, and at least a part of EML6 is superimposed on a part of HTL3 to form ETL5. A part of EML6 is superimposed on a part of. HTL3 and ETL5 are provided so as to face each other with EML6 in between in a plan view.
  • the injection of the carrier and the extraction of light are performed from different directions.
  • HTL3 and ETL5 face each other with EML6 in between in a plan view. Therefore, the carrier can be injected into the EML 6 from the lateral direction in the cross-sectional view, which is the in-plane direction, while the carrier can be injected into the EML 6 in the vertical direction (specifically, above) in the cross-sectional view, which is the direction intersecting the horizontal direction. Light can be taken out in the direction). Therefore, optimal design can be performed independently for carrier injection and light extraction. Further, the optimum manufacturing process can be adopted for the production of HTL3 and ETL5 and the production of AN2 and CA7, respectively.
  • EML6 is provided on a part of HTL3 and a part of ETL5. Therefore, EML6 is formed in a process after HTL3 and ETL5.
  • the EML6 is located above the HTL3 and ETL5, and there is no electrode and carrier transport layer on the upper surface of the EML6 (that is, on the light extraction path), which is the light extraction surface of the EML6. Therefore, unlike the conventional light emitting element, the light emitting element 10 does not need to use a transparent material for one of the pair of electrodes and the carrier transport layer of the pair of carrier transport layers, and is more than the conventional one. There is a high degree of freedom in selecting the materials for the electrodes and carrier transport layer.
  • the light emitting element 10 is not affected by the light absorption or the difference in the refractive index by the electrodes and the carrier transport layer provided on the light extraction path of the EML 6 unlike the conventional light emitting element.
  • the light emitting element 10, the display device 100, and the light emitting element 10 have a higher degree of freedom in selecting materials for the electrodes and the carrier transport layer and can improve the light extraction efficiency as compared with the conventional case. Manufacturing method can be provided.
  • the light emitting element 10 does not have other layers such as an electrode and a carrier transport layer on the light extraction path of the EML6. Therefore, according to the present embodiment, the process damage of EML6 can be reduced as compared with the conventional light emitting element.
  • FIG. 8 is a plan view showing the relationship between the pixel P of the display device 100 according to the present embodiment and the light emitting region.
  • FIG. 9 is a cross-sectional view showing a schematic configuration of a main part of the display device described in Patent Document 1.
  • FIG. 10 is a plan view showing the relationship between the pixel P of the display device shown in FIG. 9 and the light emitting region.
  • the display device 100 requires a small amount of bank BK only at the four corners of the pixel P.
  • the line width of the convex portion 3a and the line width of the ETL5 vary depending on the line width of the photolithography and the etching selection ratio, and can be controlled to some extent.
  • the line width of the convex portion 3a and the line width of the ETL5 obtained after etching the HTL3 and the ETL5 are double the selection ratio of the exposure line width.
  • EA1 (1 ⁇ 50) ⁇ 2 / (50.25 ⁇ 2.5) ⁇ 0. It becomes .80.
  • the effective pixel area is indicated by the area of the light emitting region with respect to the area of the pixel P.
  • the effective pixel area ratio can be improved as compared with the conventional display device, and a higher aperture ratio than the conventional one can be realized.
  • the effective pixel area ratio is determined by the long side size of the pixel P (the vertical size of the pixel P shown in FIG. 8).
  • FIG. 11 shows the relationship between the ratio of the long side size of the pixel P to the short side size of the pixel P (the horizontal size of the pixel P shown in FIG. 8) and the effective pixel area ratio of the pixel P in the display device 100 according to the present embodiment. It is a graph which shows.
  • FIG. 11 shows the pixel effective area ratio when the ratio of the long side size of the pixel P to the short side size of the pixel P is changed from 0.5 to 50. As shown in FIG. 11, by setting the ratio of the long side size of the pixel P to the short side size of the pixel P to 10 or more, a pixel effective area ratio close to 0.9 (that is, 90%) can be obtained. ..
  • the effective pixel area ratio equivalent to that of the conventional display device is satisfied even in a state close to a square in which the ratio of the long side size of the pixel P to the short side size of the pixel P is 1 or less.
  • the conventional display device has one carrier transport layer and an electrode on the surface side above the EML from which light is taken out, and it is necessary to consider the transmittance of the carrier transport layer and the electrode on the surface side from which light is taken out. ..
  • a good conductive material that is not subject to optical restrictions can be used for any of the carrier transport layers and electrodes, and the light extraction efficiency is improved and the electrical characteristics are improved. It is possible to achieve both improvement and improvement.
  • Al, Mg, ZnO, ITO, InGaZnOx, etc. are assumed as the carrier transport layer and the electrode, the transmittance is 80% to 90%.
  • the light emitting element 10 of the present embodiment does not have another layer above the EML6, and it is not necessary to consider the absorption of light by the carrier transport layer and the electrodes above the EML6 as in the conventional display device.
  • FIG. 12 is a perspective view showing a schematic configuration of a main part when the display device 100 according to the present modification is viewed from above.
  • the ETL5 according to this modified example has a fishbone shape in a plan view. More specifically, the ETL5 is located between the vertical line portion 5a, the horizontal line portion 5b, and the horizontal line portion 5b in a plan view, and has a comb-teeth shape in each recess CP so as to intersect the vertical line portion 5a. It has a plurality of branch line portions 5c and protrusions. Therefore, the IL4 according to this modification is also located between the vertical line portion 4a, the horizontal line portion 4b, and the horizontal line portion 4b in a plan view, and has comb teeth in each concave portion CP so as to intersect the vertical line portion 4a. It has a fishbone shape having a plurality of branch line portions 4c protruding in a shape.
  • the convex portion 3a is a concave portion extending in the vertical direction in parallel with the vertical line portion 5a in a plan view so as to intersect the vertical line portion 3a1 as the main line portion and the vertical line portion 3a1. It has a fishbone shape having a plurality of branch line portions 3a2 protruding in a comb-teeth shape in the CP.
  • the branch line portion 5c and the branch line portion 3a2 are extended in parallel with the horizontal line portion 5b.
  • the ETL5 and the convex portion 3a are formed in a comb shape with respect to each concave CP in a plan view, so that the branch line portion 5c and the branch line portion 3a2, which are the respective comb tooth portions, mesh with each other. They are arranged alternately.
  • the carrier injection area can be expanded and the carrier injection property of HTL3 and ETL5 can be improved.
  • the aspect ratio of EML6 can be substantially reduced.
  • branch line portions 5c and the branch line portions 3a2 that are adjacent to each other may be arranged so as to face each other in the extending direction of the branch line portions 5c and 3a2, and are not necessarily arranged side by side. .. Further, it is not always necessary that the branch line portion 5c and the branch line portion 3a2 are parallel to the horizontal line portion 5b.
  • FIG. 13 is a perspective view showing a schematic configuration of a main part when the display device 100 according to the present modification is viewed from above.
  • the convex portions 3a, IL4, and ETL5 have curved corner portions in a plan view, for example, as shown in FIG.
  • the convex portions 3a, IL4, and ETL5 have a shape in which straight lines intersect with each other in a plan view. This makes it possible to avoid local electric field concentration at the corners of the protrusions 3a, IL4, and ETL5.
  • FIG. 13 as an example, the case where the convex portions 3a, IL4, and ETL5 shown in FIG. 12 have curved corner portions in a plan view is illustrated as an example, but the present embodiment shows the present embodiment. , Not limited to this.
  • ETL5 and IL4 shown in FIG. 1 may have curved corners in a plan view.
  • the HTL3 may have a curved corner portion in a plan view.
  • FIG. 14 is another cross-sectional view showing a schematic configuration of a main part of the display device 100 when the display device 100 shown in FIG. 1 is cut along the line II shown in FIG.
  • the convex portions 3a, IL4, and ETL5 have a curved cross-sectional shape.
  • the convex portions 3a, IL4, and ETL5 have curved wavy corner portions without corners where straight lines intersect in a cross-sectional view. This makes it possible to avoid local electric field concentration at the corners of the protrusions 3a, IL4, and ETL5.
  • the method of forming the corners of the convex portions 3a, IL4, and ETL5 in a wavy shape is not particularly limited.
  • the convex portions 3a, IL4, and ETL5 having a convex structure in which the end face has a gentle inclination angle can be formed.
  • a glass substrate (sealing glass) is used as the sealing substrate 22. Then, by bonding the substrate 1 and the sealing substrate 22 via the sealing resin 21, the light emitting element 10 is glass-sealed (so-called can sealing without an organic sealing film and an inorganic sealing film). ing.
  • the sealing method of the light emitting element 10 is not limited to the above method.
  • a sealing substrate (sealing glass) made of frame-shaped glass in which frit glass (powder glass) is formed in a frame shape is used to can the light emitting element 10. Sealing may be performed.
  • an organic sealing layer may be formed on the upper surface of the light emitting element 10 as a sealing layer by, for example, an inkjet method, or an inorganic sealing film made of a nitride film is formed by using a CVD method. May be good.
  • the EML6 may be damaged, which may adversely affect the light emission characteristics.
  • the can sealing of the light emitting element 10 using the sealing substrate 22 or the frame-shaped glass is particularly desirable.
  • the light emitting element 10 can be protected without causing process damage to the EML 6.
  • CA7 may be a lower electrode and AN2 may be an upper electrode.
  • CA7 may be used as a reflecting electrode.
  • the display device 100 has been described as an example as a light emitting device (electronic device) provided with the light emitting element 10.
  • the light emitting element 10 can be suitably used for a light emitting device other than the display device 100, such as a lighting device.
  • FIG. 15 is another cross-sectional view showing a schematic configuration of a main part of the display device 100 according to the present embodiment.
  • the perspective view showing the schematic configuration of the main part when the display device 100 according to the present embodiment is viewed from above is the same as that in FIG. Therefore, FIG. 15 corresponds to another cross-sectional view showing a schematic configuration of a main part of the display device 100 when the display device 100 shown in FIG. 1 is cut along the line II shown in FIG.
  • the light emitting element 10 and the display device 100 according to the present embodiment have the same configuration as the light emitting element 10 and the display device 100 according to the first embodiment, except for the following points.
  • the IL4 is formed on the HTL3 in an island shape so as to cover the entire bottom surface of the recess CP. Therefore, in the light emitting element 10 and the display device 100 according to the present embodiment, the bottom surface of the recess CP is formed of IL4.
  • the EML 6 is formed so that the height of the upper surface of the EML 6 is lower than the height of the upper surface of the HTL 3 and the upper surface of the ETL 5.
  • the depth of the recess CP surrounded by HTL3, IL4, ETL5, and bank BK is the layer of IL4 as compared with the light emitting element 10 and the display device 100 according to the first embodiment. Thick and small.
  • the depth of the recess CP is equal to the layer thickness of ETL5. Therefore, in the present embodiment, ETL5 and EML6 are formed so that the layer thickness of ETL5 is larger than the layer thickness of EML6.
  • FIG. 16 is a cross-sectional view showing a part of the manufacturing process of the light emitting element 10 in the display device 100 according to the present embodiment in the order of the processes. Note that FIG. 16 shows a cross section of the display device 100 corresponding to the cross section of the light emitting element 10 shown in FIG. Further, FIG. 16 shows a manufacturing process after the manufacturing process shown in S8 of FIG.
  • the mask 113 is covered with the ETL5 and the insulating film 14 as the step S9. It is formed between the convex portion 3a and the ETL5.
  • step S10 etching or ashing is performed to remove the portion of the insulating film 14 that is not covered with the mask 113 and ETL5. After that, the mask 113 is removed. As a result, IL4 is patterned in an island shape so as to cover the entire bottom surface of the recess CP.
  • a bank BK having a height equal to or higher than the upper surface of the convex portion 3a and the upper surface of the ETL5 is formed. As a result, a recess CP surrounded by HTL3, IL4, ETL5, and bank BK is formed in each pixel P, respectively.
  • CA7 is formed on the ETL5 in the same manner as in the first embodiment (step S10).
  • EML6 is formed in the concave CP in the same manner as in the first embodiment (step S11, light emitting layer forming step).
  • the formation conditions such as the layer thickness of the EML 6 are adjusted so that the height of the upper surface of the EML 6 is lower than the height of the upper surface of the convex portion 3a and the upper surface of the ETL 5.
  • the display device 100 is manufactured by sealing the light emitting element 10 in the same manner as in the first embodiment.
  • IL4 which is an insulating layer, exists only directly under ETL5
  • an electric field may be concentrated around IL4 where ETL5 and HTL3 are close to each other, and light may be emitted locally.
  • the light emitting element 10 can emit light uniformly in the plane direction.
  • FIG. 17 is a perspective view showing a schematic configuration of a main part when the display device 100 according to the present embodiment is viewed from above.
  • FIG. 18 is a cross-sectional view showing a schematic configuration of a main part of the display device 100 when the display device 100 shown in FIG. 17 is cut along the line II-II shown in FIG. In FIG. 17, the upper surface of the display device 100 is shown through the sealing substrate 22.
  • the light emitting element 10 and the display device 100 according to the present embodiment have the same configuration as the light emitting element 10 and the display device 100 according to the first embodiment, except for the following points.
  • the light emitting element 10 and the display device 100 according to the present embodiment are formed so as to superimpose the lower surface of the CA 7 on the ETL 5 so as to have the same shape as the upper surface of the ETL 5. Therefore, CA7 has a similar shape to ETL5 and IL4.
  • FIG. 17 shows a case where CA7, ETL5, and IL4 are formed in, for example, an I shape in a plan view as an example.
  • the planar shapes of CA7, ETL5, and IL4 are not limited to the above shapes. Needless to say, these CA7, ETL5, and IL4 may have a planar shape similar to the planar shape of ETL5 and IL4 shown in FIG. 12 or 13.
  • FIGS. 19 and 20 are cross-sectional views showing a part of the manufacturing process of the light emitting element 10 in the display device 100 according to the present embodiment in the order of the processes.
  • FIGS. 19 and 20 show a cross section of the display device 100 corresponding to the cross section of the light emitting element 10 shown in FIG.
  • FIG. 19 shows a manufacturing process after the manufacturing process shown in S6 of FIG.
  • FIG. 20 shows a manufacturing process after the manufacturing process shown in FIG.
  • the conductive layer 17 made of the above is formed into a solid film (step S21).
  • various conventionally known methods such as a vapor deposition method or a sputtering method can be used as a method for forming a cathode.
  • a mask 114 for pattern-forming CA7 and ETL5 having the shapes shown in FIGS. 17 and 18 is formed as an etching mask on the conductive layer 17 (step S22).
  • a resist pattern by general photolithography may be formed, and instead of the resist pattern, the pattern forming regions of CA7 and ETL5 may be covered with a metal mask.
  • step S23 the portion of the conductive layer 17 and the electron transporting material layer 15 that is not covered with the mask 114 is removed by wet etching or dry etching. After that, the mask 114 is removed. As a result, island-shaped CA7 and ETL5 having a desired pattern are formed (step S23).
  • steps S9 to S11 similar to those of the first embodiment are performed except that CA7 having a similar shape to the ETL5 is formed on the ETL5.
  • the display device 100 shown in FIGS. 17 and 18 is manufactured by sealing the light emitting element 10 with the sealing resin 21 and the sealing substrate 22.
  • the display device 100 is manufactured by performing steps S21 to S23 instead of steps S7, S8, and S12.
  • the EML6 has a layer of the EML6 so that the height of the upper surface of the EML6 is lower than the height of the upper surface of the convex portion 3a and the upper surface of the ETL5.
  • the formation conditions such as thickness are adjusted. Therefore, although the CA7 is in contact with the entire upper surface of the ETL5 in the present embodiment, the CA7 is also formed so as not to be in contact with the EML6 in the present embodiment. Therefore, even in this embodiment, the EML 6 is not subject to process damage due to the lamination of CA7 on the EML 6. Further, the light is not absorbed by the CA7 in the light extraction direction, and the light extraction efficiency can be improved.
  • the CA7 and the ETL5 can be patterned collectively, and the CA7 and the ETL5 can be easily formed.
  • AN2 is the upper electrode
  • AN2 and HTL3 can be patterned together, and AN2 and HTL3 can be easily formed.
  • FIG. 21 is a plan view showing a schematic configuration of a main part when the light emitting element 30 according to the present embodiment is viewed from above.
  • FIG. 22 is a cross-sectional view showing a schematic configuration of a main part of the light emitting element 30 when the light emitting element 30 shown in FIG. 17 is cut along the line III-III shown in FIG.
  • the light emitting element 30 according to the present embodiment has the same configuration as the light emitting element 10 according to the first embodiment, except for the following points.
  • the display device 100 according to the present embodiment includes the light emitting element 30 shown below in place of the light emitting element 10.
  • the HTL3 has a concentric shape centered on the ETL5 in a plan view. More specifically, the light emitting element 30 surrounds the outer periphery of the ETL5 in a frame shape so that the ETL5 is located at the center of the pixel P and the convex portion 3a surrounds the ETL5.
  • HTL3 has a similar shape to ETL5 in a plan view.
  • ETL5 is circular and the HTL3 is formed in a circular shape having an annular (in other words, a circular frame shape) convex portion 3a in a plan view. Is shown as an example.
  • EML6 is formed in a recess CP surrounded by HTL3, IL4, and ETL5.
  • the EML 6 is formed in the concave CP including the convex portion 3a, the IL4, and the ETL5 in a part of the side wall. Since the convex portion 3a surrounds the outer periphery of the ETL5 in a frame shape as described above, the light emitting element 30 does not require a bank BK for forming the concave portion CP and separating each pixel P.
  • a part of EML6 is formed so as to be superimposed on a part of HTL3. Further, as shown by being surrounded by the frame F4 shown by the alternate long and short dash line in FIG. 22, a part of EML6 is formed so as to be superimposed on a part of ETL5.
  • CA7 may be formed in an island shape for each pixel P
  • AN2 may be formed in common for each pixel P
  • AN2 may be formed in an island shape for each pixel P
  • each CA7 may be formed in an island shape. It may be formed in common with the pixel P.
  • the CA7 only needs to be in electrical contact with a part of the ETL5, and can be routed between adjacent pixels P.
  • the HTL3 is formed into a circular shape having an annular convex portion 3a as shown in FIG. 21.
  • the ETL5 is formed in a circular shape having an annular convex portion 3a at the center of the pixel P in a plan view.
  • IL4 is patterned in the same manner as in S9 and S10 shown in FIG. 16 without forming a bank BK. Except for these points, the light emitting element 30 shown in FIGS. 21 and 22 and the display device 100 provided with the light emitting element 30 can be manufactured by performing the same steps as those shown in the second embodiment.
  • the light emitting element 30 includes AN2, HTL3, CA7, ETL5, and EML6, like the light emitting element 10. Further, at least a part of EML6 is superposed on a part of HTL3, and a part of EML6 is superposed on a part of ETL5. HTL3 and ETL5 are provided so as to face each other with EML6 in between in a plan view. Therefore, according to the present embodiment, the same effect as that of the first embodiment can be obtained.
  • the electric field in the lateral direction (that is, the electric field in the in-plane direction of EML6) is evenly distributed in the surroundings, so that the light can be emitted uniformly in the plane direction. it can.
  • ⁇ Modification example> 23 to 26 are plan views showing a schematic configuration of a main part when the light emitting element 30 according to the present modification is viewed from above.
  • the HTL3 has a concentric shape centered on the ETL5 in a plan view, and the convex portion 3a surrounds the outer periphery of the ETL5 in a frame shape. Further, in each example, HTL3 has a similar shape to ETL5 in a plan view. In a plan view, the outer shape of the pixel P is the same as the outer shape of the HTL3.
  • n (an integer multiple of 5).
  • FIG. 26 shows, as an example, a case where the convex portions 3a and ETL5 shown in FIG. 23 are provided with comb-shaped irregularities in a plan view.
  • the ETL5 shown in FIG. 26 has a convex portion 5d protruding in a comb-teeth shape in the concave CP on a surface facing the convex portion 3a in a plan view.
  • the convex portion 3a shown in FIG. 26 has a convex portion 3a3 protruding in a comb-teeth shape in the concave CP on the surface facing the ETL5 in a plan view.
  • HTL3 and ETL5 (in other words, convex portions 3a and ETL5) facing each other in a plan view have a comb-like structure in a plan view, thereby further improving carrier injection by HTL3 and ETL5. Can be done. Moreover, the aspect ratio of EML6 can be substantially reduced.
  • FIGS. 21 to 26 a case where HTL3 has a concentric shape centered on ETL5 in a plan view is shown as an example. However, it goes without saying that ETL5 may have a concentric shape centered on HTL3.
  • FIG. 27 is a cross-sectional view showing a schematic configuration of a main part of the display device 100 according to the present embodiment.
  • the display device 100 according to the present embodiment has the same configuration as the display device 100 according to the first embodiment, except that the light emitting element 40 is provided instead of the light emitting element 10.
  • the red pixel RP is provided with a light emitting element 40R that emits red light.
  • the green pixel GP is provided with a light emitting element 40G that emits green light.
  • the blue pixel BP is provided with a light emitting element 40B that emits blue light.
  • these light emitting elements 40R, 40G, and 40B are collectively referred to simply as "light emitting element 40".
  • the light reflecting electrode will be referred to as "RE” and the resin layer will be referred to as "RL”.
  • the light emitting element 40 includes RE41, RL42, AN43, CA44, IL45, HTL46, ETL47, EML48, and bank BK (not shown).
  • CA44 is a common electrode (second electrode) common to each pixel P
  • CA44 may be a pixel electrode (first electrode) and AN43 may be a common electrode.
  • the display device 100 according to the present embodiment is a top emission type display device that emits the light generated by the EML 6 from the side opposite to the substrate 1.
  • RE41 is formed on the substrate 1 in a solid shape so as to cover the surface of the substrate 1.
  • Examples of the conductive material used for RE41 include metals having light reflectivity such as Al, Ag, and Mg; alloys of these metals, and the like.
  • the RE41 since the RE41 is provided, light can be easily taken out from the upper surface direction of the EML48.
  • the RL42 is a common layer common to each pixel P, and is formed on the RE41 in a solid shape so as to cover the surface of the RE41. Further, the RL 42 has a plurality of convex portions 42a protruding upward. The convex portion 42a is provided so as to project in a direction perpendicular to the surface of the substrate 1, for example.
  • a plurality of pixels P are arranged in a matrix along the horizontal and vertical directions in the display area of the display device 100.
  • Each pixel P is formed, for example, in a rectangular shape.
  • the convex portions 42a are provided in a plan view, for example, on a boundary along the vertical direction between pixels P adjacent to each other in the horizontal direction, apart from each other along the boundary (in other words, in the vertical direction). There is.
  • the material of RL42 examples include organic insulating materials such as polyimide and acrylic resin.
  • the height of the convex portion 42a is, for example, in the range of several hundred nm to several ⁇ m.
  • the height of the convex portion 42a is set so that the layer thickness of the EML6 is within the above-mentioned range, and the sum of the layer thickness of the IL45 and the layer thickness of the EML48 is the height of the convex portion 42a, the layer thickness of the AN43, and the HTL46. It may be formed so as to be lower than the sum with the layer thickness.
  • the height of the upper surface of the EML 48 becomes lower than the height of the upper surface of the HTL 46 and the upper surface of the ETL 47.
  • the layer thickness of RL42 between the convex portions 42a may be any thickness as long as it can secure the insulating property between RE41 and AN43 and CA44 and can be processed.
  • the layer thickness of the RL 42 between the convex portions 42a is preferably in the range of, for example, 20 nm to 100 nm. When the layer thickness of the RL 42 between the convex portions 42a is 20 nm or more, the tunnel effect does not affect the layer thickness, and the insulating property can be ensured.
  • the layer thickness of the RL 42 between the convex portions 42a is 100 nm or less. It is desirable to have. Further, by setting the layer thickness of the RL 42 between the convex portions 42a to 100 nm or less, the layer thickness of the RL 42 between the convex portions 42a can be made uniform.
  • AN43 and CA44 are provided apart from each other and cover at least a part of the side surface of the convex portion 42a adjacent to each other.
  • the AN43 is a pixel electrode formed in an island shape for each pixel P, and is shown as an example in the case where the AN43 is separated from the AN43 of the adjacent pixels P on the upper surface of the convex portion 42a. .. Therefore, in the example shown in FIG. 27, one side surface and the other side surface of the convex portion 42a are covered by AN43 in the pixels P adjacent to each other.
  • the AN43 in each pixel P covers from a part of the upper surface to a part of the side surface of the convex portion 42a in each pixel P.
  • the CA44 is a common electrode common to each pixel P, and is provided from one side surface to the other side surface of the convex portion 42a adjacent to the convex portion 42a provided with the AN43.
  • AN43 is made of a conductive material and injects holes into EML48 via HTL46.
  • the CA44 is made of a conductive material and injects electrons into the EML48 via the ETL47.
  • AN43 and CA44 the same conductive materials as those of AN2 and CA7 can be used.
  • AN43 and CA44 may be made of the same conductive material, or may be made of materials having different work functions from each other.
  • the HTL46 (first carrier transport layer) is a layer that transports holes from AN43 to EML48, and is in electrical contact with AN43.
  • the ETL47 (second carrier transport layer) is a layer that transports electrons from the CA44 to the EML48, and is in electrical contact with the CA44.
  • the HTL46 covers at least a part of the side surface of the convex portion 42a on which the AN43 is formed via the AN43.
  • the ETL47 covers at least a part of the side surface of the convex portion 42a on which the CA44 is formed via the CA44.
  • the HTL46 and the ETL47 are provided from one side surface to the other side surface of the convex portions 42a adjacent to each other, respectively.
  • the HTL 46 has the same shape as the convex portion 3a of the HTL 3 shown in FIG. 1, for example, in a plan view.
  • the ETL47 has the same shape as the ETL5 shown in FIG. 1, for example, in a plan view.
  • a bank BK similar to the bank BK shown in FIG. 1 is provided at the four corners of the pixel P.
  • the bank BK insulates the HTL46 and the ETL47 at the four corners of the pixel P.
  • the bank BK is opaque and functions as a separation wall that separates each pixel P (in other words, separates each light emitting element 40) together with HTL46 and ETL47 that cover each convex portion 42a.
  • the bank BK is formed so as to have a height equal to or higher than the upper surface of the HTL 46 and the upper surface of the ETL 47.
  • HTL3 can be used for HTL46.
  • ETL5 can be used for ETL47.
  • bank BK the same material as the bank BK according to the first embodiment can be used.
  • An IL45 is provided on the RL42 between the convex portions 42a so as to cover the respective edge portions of the AN43 and the CA44 that cover the convex portions 42a.
  • IL45 insulates AN43 and CA44 adjacent to each other.
  • the IL45 also functions as an edge cover for the AN43 and CA44. This makes it possible to prevent electric field concentration on the edges of AN43 and CA44.
  • HTL46 is formed on AN43 via IL45 between the convex portions 42a.
  • the edge portion of the HTL 46 is provided so as to be superimposed on the edge portion of the AN43 via the IL45.
  • the ETL47 is formed on the CA44 via the IL45.
  • the edge portion of the ETL47 is provided so as to be superimposed on the edge portion of the CA44 via the IL45.
  • an IL45 is formed so as to cover the entire upper surface of the RL42 between the convex portions 42a.
  • the IL45 covers the entire upper surface of the RL42 between the convex portions 42a in this way, so that a current is forced to flow in a direction parallel to the surface of the substrate 1. Therefore, according to the present embodiment, the light emitting element 40 can emit light uniformly in the plane direction.
  • IL45 may have a layer thickness of 2 nm or more that can be formed as a continuous film. Further, considering the height of the convex portion 42a, it is desirable that the layer thickness of the IL45 is 100 nm or less in order to form the convex portion 42a protruding above the IL45. Further, by setting the layer thickness of IL45 to 100 nm or less, the layer thickness of IL45 can be made uniform.
  • EML48 is formed in a recess CP surrounded by IL45, HTL46, ETL47, and bank BK.
  • the EML48 is formed in the recess CP including the HTL46, the ETL47, and the bank BK in a part of the side wall.
  • the HTL46 and ETL47 are not located above the EML48, but are provided so as to face each other with the EML48 in between in a plan view.
  • the AN43 and CA44 are not located above the EML48, but are provided so as to face each other with the EML48 in the plan view.
  • the convex portion 42a has a forward taper shape in a cross-sectional view. More specifically, the convex portion 42a has a trapezoidal cross-sectional shape in which the upper end is smaller than the lower end. Therefore, the AN43, CA44, HTL46, and ETL47 that cover the convex portion 42a each have a forward tapered outer shape in cross-sectional view, and have an inclined surface along the side wall of the convex portion 42a.
  • a part of EML48 is formed so as to be superimposed on a part of ETL47. Further, as shown by being surrounded by the frame F6 shown by the alternate long and short dash line in FIG. 27, a part of EML48 is formed so as to be superimposed on a part of HTL46.
  • EML48 contains a light emitting material and emits light by recombination of electrons transported from CA44 and holes transported from AN43.
  • the light emitting material the same light emitting material as the light emitting material used for EML6 can be used.
  • FIG. 28 is a cross-sectional view showing a part of the manufacturing process of the light emitting element 40 and the display device 100 according to the present embodiment in the order of the processes.
  • the substrate 1 as a support is prepared in the same manner as in the first embodiment. After that, RE41 is formed on the substrate 1 in a solid shape over the entire display area of the substrate 1 (step S31, reflective electrode forming step).
  • RE41 can be formed in the same manner as AN2 in the first embodiment.
  • step S32 resin layer forming step
  • RL42 can be formed in the same manner as HTL3 in the first embodiment.
  • a resin film to be RL42 is formed on RE41 in a solid shape.
  • a mask for processing the surface of the resin film into an uneven shape is formed as an etching mask on the resin film.
  • the surface of the resin film is etched by wet etching or dry etching to process the surface of the resin film into an uneven shape. After that, the mask is removed. As a result, the above RL42 is formed.
  • AN43 and CA44 are formed so as to cover at least a part of the side surface of the convex portions 42a adjacent to each other (step S33, first electrode and second electrode forming step).
  • AN43 and CA44 can be formed simultaneously using the same material.
  • AN43 and CA44 can be formed in the same manner as CA7 in the first embodiment. Specifically, first, the conductive layers to be AN43 and CA44 are solidly formed on the RL42 so as to cover the convex portion 42a. Next, an etching mask may be formed on the conductive layer, the conductive layer may be etched by wet etching or dry etching, and then the mask may be removed.
  • AN43 and CA44 may be formed by a printing method, a vapor deposition method, a CVD method, or the like.
  • AN43 and CA44 can be formed at the same time. Therefore, the light emitting element 40 can be formed more easily in a shorter time.
  • the present embodiment is not limited to this, and by further forming and patterning a conductive layer for adjusting the work function on the conductive layer, AN43 having different work functions from each other and CA44 may be formed.
  • IL45 is formed on the RL42 between the convex portions 42a so as to cover the respective edges of the AN43 and CA44 that cover the convex portions 42a (step S34, insulating layer forming step).
  • IL45 Similar to IL4, various conventionally known methods such as a sputtering method, a CVD method, and a coating method can be used for forming the IL45 as a method for forming the insulating layer.
  • the HTL46 is formed via the AN43 so as to cover at least a part of the side surface of the convex portion 42a on which the AN43 is formed (step S35, first carrier transport layer forming step). Specifically, HTL46 is formed on the IL45 so as to straddle the convex portion 42a on which the AN43 is formed.
  • the ETL47 is formed via the CA44 so as to cover at least a part of the side surface of the convex portion 42a on which the CA44 is formed (step S36, second carrier transport layer forming step). Specifically, ETL47 is formed on the IL45 so as to straddle the convex portion 42a on which the CA44 is formed.
  • HTL46 and ETL47 can be formed by the same method as HTL3 and ETL5 in the first embodiment by using an etching mask.
  • the order of step S35 and step S36 may be reversed.
  • a bank BK having a height equal to or higher than the upper surface of the HTL 46 and the upper surface of the ETL 47 is formed by the same method as the formation of the bank BK in the first embodiment.
  • a recess CP surrounded by IL45, HTL46, ETL47, and bank BK is formed in each pixel P, respectively.
  • EML48 is formed in the recess CP (step S37, light emitting layer forming step).
  • the EML 48 can be formed in the same manner as the EML 6 in the first embodiment.
  • step S38 sealing layer forming step
  • the light emitting element 40 includes AN43, HTL46, CA44, ETL47, and EML48, and at least a part of EML48 is superimposed on a part of HTL46, and ETL47. A part of EML48 is superimposed on a part of.
  • the HTL46 and the ETL47 are provided so as to face each other with the EML48 in between in a plan view.
  • the same effect as that of the light emitting element 10 can be obtained. Therefore, the same effect as that of the first embodiment can be obtained in the present embodiment as well.
  • the HTL46 and the ETL47 have the same shape as the convex portions 3a and the ETL5 of the HTL3 shown in FIG. 1 in a plan view has been described as an example.
  • the HTL46 and the ETL47 may have the same shape as the convex portions 3a and the ETL5 of the HTL3 shown in FIG. 11 or 12 in a plan view.
  • FIG. 29 is a cross-sectional view showing a schematic configuration of a main part of the display device 100 according to the present modification.
  • step S34 (insulating layer forming step) includes steps S35 (first carrier transport layer forming step), step S36 (second carrier transport layer forming step), and step S37 (light emitting layer forming step). It may be done in between.
  • the light emitting element 40 and the display device 100 shown in FIG. 29 can be manufactured.
  • the light emitting element 40 and the display device 100 shown in FIG. 29 are the same as the light emitting element 40 and the display device 100 shown in FIG. 27, except for the following points.
  • the edge portion of the HTL 46 is provided on the edge portion of the AN 43 in contact with the edge portion of the AN 43.
  • the edge portion of the ETL47 is provided on the edge portion of the CA44 in contact with the edge portion of the CA44.
  • IL45 is provided above HTL46 and ETL47, and covers the edge portion of AN43, the edge portion of CA44, the edge portion of HTL46, and the edge portion of ETL47, respectively.
  • FIG. 30 is a cross-sectional view showing a schematic configuration of a main part of the display device 100 according to the present modification.
  • step S34 (insulation layer forming step) may be performed between step S32 (resin layer forming step) and step S33 (first electrode and second electrode forming step).
  • the light emitting element 40 and the display device 100 shown in FIG. 30 can be manufactured by forming the IL45 between the convex portions 42a adjacent to each other before forming the AN43 and the CA44.
  • the light emitting element 40 and the display device 100 shown in FIG. 30 are the same as the light emitting element 40 and the display device 100 shown in FIG. 27, except for the following points.
  • IL45 is provided below AN43 and CA44 and covers the edge portion of the convex portion 42a.
  • the edge portion of AN43 and the edge portion of CA44 are provided on IL45.
  • the edge portion of the HTL 46 is provided on the edge portion of the AN 43 in contact with the edge portion of the AN 43.
  • the edge portion of the ETL47 is provided on the edge portion of the CA44 in contact with the edge portion of the CA44.
  • FIG. 31 is a cross-sectional view showing a schematic configuration of a main part of the display device 100 according to the present modification.
  • the light emitting element 40 and the display device 100 shown in FIG. 31 are the same as the light emitting element 40 and the display device 100 shown in FIG. 27, except for the following points.
  • AN43 and CA44 are light reflecting electrodes, respectively.
  • the CA44 instead of providing the RE41, the CA44, which is a common electrode, extends between the convex portions 42a toward the edge portion of the AN43, which is a pixel electrode, to the vicinity of the edge portion of the AN43. Therefore, in this modification, the CA44 is extended on the bottom surface of the recess CP.
  • the IL45 is formed over the entire space between the convex portions 42a so as to cover the upper surface and the edge portion of the CA44 between the convex portions 42a and the edge portion of the AN43.
  • the edge portion of the CA44 and the edge portion of the AN43 are provided as close as possible as long as the insulation between the CA44 and the AN43 is ensured, and the minimum that the insulation between the CA44 and the AN43 is ensured. It is most desirable to face each other at a distance of a limit. Therefore, the distance between the edge portion of CA44 and the edge portion of AN43 should be at least 20 nm, which is a typical thickness of IL45, in order to provide equivalent insulation in the vertical direction and the horizontal direction. desirable.
  • a dent is likely to occur directly above the edge portion of the CA44 and the edge portion of the AN43 when forming the IL45. Is preferably 100 nm or less from the viewpoint of maintaining the uniformity of IL45.
  • step S32 in layer forming step
  • CA44 is formed by extending between the convex portions 42a adjacent to each other. After that, steps S34 to S38 shown in FIG. 27 are performed. As a result, the display device 100 according to this modification can be manufactured.
  • CA44 may be a pixel electrode and AN43 may be a common electrode.
  • the AN43 may extend between the convex portions 42a toward the edge portion of the CA44 to the vicinity of the edge portion of the CA44.
  • FIG. 32 is a cross-sectional view showing a schematic configuration of a main part of the light emitting element 50 according to the present modification.
  • the light emitting element 50 may have a concentric shape in which HTL46 and ETL47 are centered on one side and surround the outer circumference of the other side in a plan view.
  • the case where the ETL47 has a concentric shape centered on the HTL46 is shown as an example.
  • the light emitting element 50 shown in FIG. 32 surrounds the outer periphery of the HTL 46 in a frame shape so that the HTL 46 is located at the center of the pixel P and the ETL 47 surrounds the HTL 46.
  • the ETL47 extends toward the adjacent pixel P.
  • the outer shape of the convex portion 42a covered with HTL46 and the outer shape of the convex portion 42a covered with ETL47 may have similar shapes in a plan view. Further, in a plan view, the outer shape of the pixel P has a shape similar to the outer shape of the convex portion 42a.
  • the outer shape of the convex portion 42a and the outer shape of the pixel P may be any of a circular shape, a vertical elliptical shape, a horizontal elliptical shape, and a regular polygonal shape (regular n-sided shape, n is an integer of 3 or more).
  • HTL46 and ETL47 in each pixel P may have convex portions protruding in a comb-teeth shape in the concave CP on opposite surfaces in a plan view.
  • the electric field in the lateral direction is evenly distributed in the surroundings, so that the light can be uniformly emitted in the plane direction.
  • AN43 is a pixel electrode
  • CA44 is a common electrode
  • ETL47 has a concentric shape centered on HTL46.
  • CA44 may be a pixel electrode
  • AN43 may be a common electrode
  • HTL46 may have a concentric shape centered on ETL47.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

発光素子（１０）は、ＡＮ（２）と、ＨＴＬ（３）と、ＣＡ（７）と、ＥＴＬ（５）と、ＥＭＬ（６）とを備え、ＨＴＬ及びＥＴＬのうち一方の一部の上に、ＥＭＬの少なくとも一部が重畳するとともに、ＨＴＬ及びＥＴＬのうち他方の一部の上に、ＥＭＬの一部が重畳し、平面視で、ＨＴＬとＥＴＬとがＥＭＬを挟んで対向して設けられている。

Description

発光素子及び表示装置並びに発光素子の製造方法
　本開示は、発光素子及び表示装置並びに発光素子の製造方法に関する。
　近年、発光層に量子ドットあるいは有機発光材料を用いた、自発光型の発光素子の開発が盛んに行われている。このような発光素子は、一般的に、基板上に、該発光素子を構成する各層を、基板面に垂直な方向に順次積層することにより製造される。例えば、特許文献１に記載の発光素子は、基板上に、第１電極と、発光層を含む機能層と、上記機能層を被覆する第２電極とが、この順に積層された構造を有している。
日本国公開特許公報「特開２００７－１８８７７９号公報」
　このため、従来の発光素子は、一般的に、電極、あるいは、キャリア輸送層等の機能層が、発光層上に、該発光層に接して積層された構造を有している。多くの場合、発光素子は、一対の電極と、一対のキャリア輸送層とを備え、発光層上に、上記一対のキャリア輸送層のうち一方のキャリア輸送層と、上記一対の電極のうち一方の電極とが積層された構造を有している。
　このため、従来の発光素子は、キャリアの注入と光の取り出しとが、ともに、基板面に垂直な方位（同じ方位で向きは逆）から行われる。従来の発光素子は、発光層から光を取り出す光取り出し経路上に、電極及びキャリア輸送層が設けられる。このため、従来の発光素子は、上記光取り出し経路上に設けられた電極及びキャリア輸送層による光吸収の影響あるいは屈折率差の影響を受ける。
　また、上記光取り出し経路上に設けられる、電極及びキャリア輸送層は、透光性を必要とする。このため、これら電極及びキャリア輸送層は、透明材料の使用の制約を受ける。しかしながら、キャリア注入に適した導電特性と光学特性とを同時に満足する材料の開発は非常に難しい。また、そのような材料が開発できたとしても、製膜プロセスあるいはコスト等の問題がある。
　本開示の一態様は、上記問題点に鑑みてなされたものであり、従来よりも、電極並びにキャリア輸送層の材料選択の自由度が高く、かつ、光取り出し効率を改善することができる発光素子及び表示装置並びに発光素子の製造方法を提供することを目的とする。
　上記の課題を解決するために、本開示の一態様に係る発光素子は、第１電極と、上記第１電極に電気的に接触する第１キャリア輸送層と、上記第１電極とは離間して設けられた第２電極と、上記第２電極に電気的に接触する第２キャリア輸送層と、発光層とを備え、上記第１キャリア輸送層の一部の上に、上記発光層の少なくとも一部が重畳するとともに、上記第２キャリア輸送層の一部の上に、上記発光層の一部が重畳し、平面視で、上記第１キャリア輸送層と上記第２キャリア輸送層とが上記発光層を挟んで対向して設けられている。
　上記の課題を解決するために、本開示の一態様に係る表示装置は、本開示の一態様に係る上記発光素子を備えている。
　上記の課題を解決するために、本開示の一態様に係る発光素子の製造方法は、第１電極と、上記第１電極に電気的に接触する第１キャリア輸送層と、上記第１電極とは離間して設けられた第２電極と、上記第２電極に電気的に接触する第２キャリア輸送層と、発光層とを備え、上記第１キャリア輸送層の一部の上に、上記発光層の少なくとも一部が重畳するとともに、上記第２キャリア輸送層の一部の上に、上記発光層の一部が重畳し、平面視で、上記第１キャリア輸送層と上記第２キャリア輸送層とが上記発光層を挟んで対向して設けられている発光素子の製造方法であって、上記第１キャリア輸送層を形成する工程と、上記第１キャリア輸送層から離間して上記第２キャリア輸送層を形成する工程と、平面視で、上記第１キャリア輸送層と上記第２キャリア輸送層との間の空間部に上記発光層を形成する工程と、を含む。
　本開示の一態様によれば、従来よりも、電極並びにキャリア輸送層の材料選択の自由度が高く、かつ、光取り出し効率を改善することができる発光素子及び表示装置並びに発光素子の製造方法を提供することができる。
実施形態１に係る表示装置をその上方から見たときの要部の概略構成を示す透視図である。 図１に示すＩ－Ｉ線で図１に示す表示装置を切断したときの該表示装置の要部の概略構成を示す断面図である。 実施形態１に係る表示装置の概略構成を示す断面図である。 実施形態１に係る表示装置における発光素子の製造工程の一部を、工程順に示す断面図である。 実施形態１に係る表示装置における発光素子の製造工程の一部を、工程順に示す他の断面図である。 実施形態１に係る表示装置における発光素子の製造工程の一部を、工程順に示すさらに他の断面図である。 実施形態１に係る表示装置における発光素子の製造工程の一部を、工程順に示すさらに他の断面図である。 実施形態１に係る表示装置の画素と発光領域との関係を示す平面図である。 特許文献１に記載の表示装置の要部の概略構成を示す断面図である。 図９に示す表示装置の画素と発光領域との関係を示す平面図である。 実施形態１に係る表示装置における画素の短辺サイズに対する画素の長辺サイズの比と画素有効面積率との関係を示すグラフである。 実施形態１の変形例１に係る表示装置をその上方から見たときの要部の概略構成を示す透視図である。 実施形態１の変形例２に係る表示装置をその上方から見たときの要部の概略構成を示す透視図である。 図１に示すＩ－Ｉ線で図１に示す表示装置を切断したときの該表示装置要部の概略構成を示す他の断面図である。 実施形態２に係る表示装置の要部の概略構成を示す他の断面図である。 実施形態２に係る表示装置における発光素子の製造工程の一部を、工程順に示す断面図である。 実施形態３に係る表示装置をその上方から見たときの要部の概略構成を示す透視図である。 図１７に示すII－II線で図１７に示す表示装置を切断したときの該表示装置の要部の概略構成を示す断面図である。 実施形態３に係る表示装置における発光素子の製造工程の一部を、工程順に示す断面図である。 実施形態３に係る表示装置における発光素子の製造工程の一部を、工程順に示す他の断面図である。 実施形態４に係る発光素子をその上方から見たときの要部の概略構成を示す平面図である。 図２１に示すIII－III線で図１７に示す発光素子を切断したときの該発光素子の要部の概略構成を示す断面図である。 実施形態４の変形例に係る発光素子をその上方から見たときの要部の概略構成を示す平面図である。 実施形態４の変形例に係る発光素子をその上方から見たときの要部の概略構成を示す他の平面図である。 実施形態４の変形例に係る発光素子をその上方から見たときの要部の概略構成を示すさらに他の平面図である。 実施形態４の変形例に係る発光素子をその上方から見たときの要部の概略構成を示すさらに他の平面図である。 実施形態５に係る表示装置の要部の概略構成を示す断面図である。 実施形態５に係る発光素子及び表示装置の製造工程の一部を、工程順に示す断面図である。 実施形態５の変形例１に係る表示装置の要部の概略構成を示す断面図である。 実施形態５の変形例２に係る表示装置の要部の概略構成を示す断面図である。 実施形態５の変形例３に係る表示装置の要部の概略構成を示す断面図である。 実施形態５の変形例４に係る発光素子の要部の概略構成を示す断面図である。
　〔実施形態１〕
　以下に、本開示の実施の一形態について説明する。以下では、比較対象の層よりも先のプロセスで形成されている層を「下層」とし、比較対象の層よりも後のプロセスで形成されている層を「上層」とする。
　＜表示装置１００及び発光素子１０の概略構成＞
　図１は、本実施形態に係る表示装置１００をその上方から見たときの要部の概略構成を示す透視図である。図２は、図１に示すＩ－Ｉ線で図１に示す表示装置１００を切断したときの該表示装置１００の要部の概略構成を示す断面図である。図３は、本実施形態に係る表示装置１００の概略構成を示す断面図である。なお、図１では、封止基板２２を透過して、表示装置１００の上面を図示している。
　図１に示すように、表示装置１００は、例えば、赤色の画素ＲＰ、緑色の画素ＧＰ、青色の画素ＢＰを有している。赤色の画素ＲＰには、赤色光を発光する発光素子１０Ｒが設けられている。緑色の画素ＧＰには、緑色光を発光する発光素子１０Ｇが設けられている。青色の画素ＢＰには、青色光を発光する発光素子１０Ｂが設けられている。
　ここで、赤色光とは、６００ｎｍ以上、７８０ｎｍ以下の波長帯域に発光ピーク波長を有する光を示す。また、緑色光とは、５００ｎｍ以上、６００ｎｍ以下の波長帯域に発光ピーク波長を有する光を示す。青色光とは、４００ｎｍ以上、５００ｎｍ以下の波長帯域に発光ピーク波長を有する光を示す。
　なお、発光素子１０Ｒは、６２０ｎｍ以上、６５０ｎｍ以下の波長帯域に発光ピーク波長を有することが好ましい。発光素子１０Ｇは、５２０ｎｍ以上、５４０ｎｍ以下の波長帯域に発光ピーク波長を有することが好ましい。発光素子１０Ｂは、４４０ｎｍ以上、４６０ｎｍ以下の波長帯域に発光ピーク波長を有することが好ましい。
　但し、本実施形態は、上記構成に限定されるものではなく、上記波長帯域以外の波長帯域に発光ピーク波長を有する光を発光する発光素子を備えていてもよい。
　以下、これら発光素子１０Ｒ・１０Ｇ・１０Ｂをそれぞれ区別する必要がない場合、これら発光素子１０Ｒ・１０Ｇ・１０Ｂを総称して単に「発光素子１０」と称する。また、画素ＲＰ・ＧＰ・ＢＰをそれぞれ区別する必要がない場合、これら画素ＲＰ・ＧＰ・ＢＰを総称して単に「画素Ｐ」と称する。上述したように、表示装置１００は、複数の画素Ｐを備え、画素Ｐに対応して、画素Ｐ毎に、発光素子１０を備えている。
　なお、以下、説明の便宜上、陽極を「ＡＮ」と記し、正孔輸送層を「ＨＴＬ」と記し、絶縁層を「ＩＬ」と記す。また、電子輸送層を「ＥＴＬ」と記し、発光層を「ＥＭＬ」と記し、陰極を「ＣＡ」と記す。
　図１及び図２に示すように、発光素子１０は、ＡＮ２と、ＨＴＬ３と、ＩＬ４と、ＥＴＬ５と、ＥＭＬ６と、ＣＡ７と、バンクＢＫと、を備えている。
　図３に示すように、表示装置１００は、支持体としての基板１と、複数の発光素子１０を含む発光素子層１１と、封止層としての封止樹脂２１及び封止基板２２と、を備えている。
　図２に示すように、表示装置１００は、支持体としての基板１上に、複数の発光素子１０を含む発光素子層１１として、発光素子１０の上記各層が積層された構成を有している。なお、本開示では、基板１側から封止基板２２側に向かう方向を「上方」とし、封止基板２２側から基板１側に向かう方向を「下方」として記載する。
　図３に示すように、封止樹脂２１は、表示装置１００における表示領域の４辺端部に枠状に設けられている。封止基板２２は、封止樹脂２１を介して基板１と貼り合わせられている。封止基板２２は、発光素子層１１に設けられた複数の発光素子１０を覆っている。これにより、発光素子１０は、該発光素子１０が大気中の水分や酸素にて劣化しないように、封止樹脂２１及び封止基板２２で封止されている。上記封止基板２２としては、例えば、ガラス基板（封止ガラス）を用いることができる。
　以下では、下部電極（第１電極）がＡＮ２であり、上部電極（第２電極）がＣＡ７である場合を例に挙げて説明する。但し、本実施形態は、これに限定されるものではなく、下部電極（第１電極）がＣＡ７であり、上部電極（第２電極）がＡＮ２であってもよい。
　基板１はアレイ基板である。基板１には、画素回路として、各発光素子１０を駆動する、図示しない、ＴＦＴ（薄膜トランジスタ）等の複数の駆動素子を含む駆動回路が設けられている。
　ＡＮ２（第１電極）は、導電性材料からなり、ＨＴＬ３を介してＥＭＬ６に正孔を注入する。ＡＮ２は、各画素Ｐに共通な共通層であり、基板１上に、基板１の表面を覆うようにベタ状に形成されている。ＡＮ２は、基板１のＴＦＴ（具体的には、例えば、ＴＦＴのドレイン電極）と電気的に接続されている。
　本実施形態に係る表示装置１００は、ＥＭＬ６で生じた光を、基板１とは反対側から出射させるトップエミッション型の表示装置であり、下部電極には光反射電極が用いられる。このため、ＡＮ２に用いられる上記導電性材料としては、例えば、Ａｌ（アルミニウム）、Ａｇ（銀）、Ｍｇ（マグネシウム）等の、従来、陽極に一般的に用いられる金属；これら金属の合金等が挙げられる。但し、ＡＮ２が上部電極である場合、上記導電性材料としては、ＩＴＯ（酸化インジウム錫）、ＩｎＧａＺｎＯｘ（酸化インジウムガリウム亜鉛）等の無機酸化物；これら無機酸化物に不純物をドープした導電性化合物等を用いてもよい。これら導電性材料は、単独で用いてもよく、適宜、二種類以上を組み合わせて用いてもよい。
　ＨＴＬ３（第１キャリア輸送層）は、ＡＮ２からＥＭＬ６に正孔を輸送する層であり、ＡＮ２に電気的に接触している。ＨＴＬ３は、各画素Ｐに共通な共通層であり、ＡＮ２上に、ＡＮ２の表面を覆うようにベタ状に形成されている。
　また、ＨＴＬ３は、上方に突出する複数の凸部３ａを有している。凸部３ａは、例えば基板１の表面に垂直な方向に突出して設けられている。これら凸部３ａは、平面視で、例えばストライプ状に形成されている。
　表示装置１００の表示領域には、複数の画素Ｐが、平面視で、横方向（行方向、第１方向）及び該横方向に垂直な縦方向（列方向、第２方向）に沿って、マトリクス状に配置されている。各画素Ｐは、例えば矩形状に形成されている。凸部３ａは、それぞれ、平面視で、例えば横方向に隣り合う画素Ｐ間の縦方向に沿った境界上に、該境界（言い替えれば、縦方向）に沿って、互いに離間して設けられている。
　ＨＴＬ３は、不透明でよい。ＨＴＬ３は、ＥＭＬ６の上方を覆わないため、透明である必要がない。したがって、ＨＴＬ３は、透明であってもよく、不透明であってもよい。ＨＴＬ３には、ＡＮ２及びＥＭＬ６に使用される材料に電子物性が適する材料を選択できる。ＨＴＬ３が不透明である場合、凸部３ａを、光の干渉を防止するシャドウマスクとして用いることができる。なお、下部電極がＣＡ７であり、上部電極がＡＮ２である場合、ＨＴＬ３は、透明であることが望ましいが、必ずしも透明でなくてもよい。
　ＨＴＬ３の材料としては、ＥＭＬ６内への正孔の輸送を安定化させることができる正孔輸送性材料であればよいが、そのなかでも、正孔移動度が高いものが好ましい。
　ＨＴＬ３の材料には公知の正孔輸送性材料を用いることができる。そのなかでも、ＨＴＬ３の材料として半導体材料を用いれば、基板１におけるＴＦＴバックプレーンの製造方法をそのまま適用することができ、ＨＴＬ３の加工を容易に行うことができる。したがって、プロセス上、有利となる。本実施形態によれば、上述したように、ＨＴＬ３は、ＥＭＬ６の上方を覆わないため、透明である必要がない。したがって、ＨＴＬ３の材料には、一般的な半導体材料を問題無く用いることができる。また、ＨＴＬ３の材料に半導体材料を使用することで、キャリア密度として正孔密度を容易に上げることができ、ＨＴＬ３を低抵抗化することができる。この結果、低抵抗のオーミックコンタクトが得られる。本実施形態では、キャリア輸送層の光学的特性を考慮する必要が無く、ＨＴＬ３に、低抵抗のｐ型半導体を使用することができる。
　ＨＴＬ３に用いられる上記半導体材料としては、例えば、Ｓｉ（シリコン）、酸化物半導体（金属酸化物）、ＩＶ族半導体、ＩＩ－ＶＩ族化合物半導体、ＩＩＩ―Ｖ族化合物半導体、等が挙げられる。上記酸化物半導体（金属酸化物）としては、例えば、ＭｏＯ３（三酸化モリブデン）、Ｃｒ２Ｏ３（酸化クロム）、ＮｉＯ（酸化ニッケル）、ＷＯ３（三酸化タングステン）、ＩＴＯ（酸化インジウム錫）、ＩｎＧａＺｎＯｘ（酸化インジウムガリウム亜鉛）、Ｇａ２Ｏ３（酸化ガリウム）、Ｉｎ２Ｏ３（酸化インジウム）、等が挙げられる。なお、酸化物半導体と金属酸化物との分類は必ずしも明確ではなく、金属酸化物を含めて酸化物半導体と称する。なお、ＨＴＬ３の材料が金属酸化物であっても、ＨＴＬ３としての機能を得る上で、差し支えない。上記ＩＶ族半導体としては、例えば、Ｓｉ（ケイ素）、Ｇｅ（ゲルマニウム）等が挙げられる。上記ＩＩ－ＶＩ族化合物半導体としては、例えば、ＩＺＯ（インジウムドープ酸化亜鉛）、ＺＡＯ（アルミニウムドープ酸化亜鉛）、ＺｎＯ（酸化亜鉛）、ＭｇＯ（酸化マグネシウム）、ＺｎＭｇＯ（酸化亜鉛マグネシウム）、ＺｎＳ（硫化亜鉛）、ＺｎＳｅ（セレン化亜鉛）、ＺｎＳＳｅ（セレン化硫化亜鉛）、ＭｇＳ（硫化マグネシウム）、ＭｇＳｅ（セレン化マグネシウム）、ＭｇＳＳｅ（セレン化硫化マグネシウム）、等が挙げられる。上記ＩＩＩ―Ｖ族化合物半導体等としては、例えば、ＡｌＡｓ（砒化アルミニウム）、ＧａＡｓ（砒化ガリウム）、ＩｎＡｓ（砒化インジウム）、及び、それらの混晶であるＡｌＧａＩｎＡｓ（砒化アルミニウムガリウムインジウム）；ＡｌＮ（窒化アルミニウム）、ＧａＮ（窒化ガリウム）、ＩｎＮ（窒化インジウム）、及び、それらの混晶である、ＡｌＧａＩｎＮ（窒化アルミニウムガリウムインジウム）、ＧａＰ（燐化ガリウム）、ＡｌＧａＩｎＰ（燐化アルミニウムガリウムインジウム）；等が挙げられる。但し、上記正孔輸送性材料は、単に一例であり、上記例示の材料にのみ限定されるものではない。また、これら正孔輸送性材料は、一種類のみを用いてもよく、適宜、二種類以上を混合して用いてもよい。
　また、ＨＴＬ３は、電子の輸送を阻害する機能を有していてもよい。この場合、正孔輸送性材料は、ＥＴＬ５から移動してきた電子の突き抜けを防止する電子ブロック性材料であることが好ましい。これにより、ＥＭＬ６内での正孔及び電子の再結合効率を高めることができる。また、ＨＴＬ３は、ＡＮ２からＥＭＬ６への正孔の注入を促進する正孔注入層としての機能を併有していてもよい。
　ＨＴＬ３上には、複数のＩＬ４が島状に形成されている。これらＩＬ４上には、それぞれ、ＥＴＬ５（第２キャリア輸送層）が、平面視で凸部３ａに対向するように、上方に突出して島状に形成されている。ＥＴＬ５は、ＩＬ４を介して、ＨＴＬ３上に形成されている。
　本実施形態において、ＩＬ４は、ＨＴＬ３とＥＴＬ５とを絶縁する。ＥＴＬ５（第２キャリア輸送層）は、ＣＡ７からＥＭＬ６に電子を輸送する層であり、ＣＡ７に電気的に接触している。
　ＥＴＬ５は、ＩＬ４と相似形状を有している。ＩＬ４及びＥＴＬ５は、平面視で例えばＩ字状に形成されている。
　ＥＴＬ５は、平面視で、凸部３ａの延設方向である縦方向に伸びる、主線部としての縦線部５ａと、各画素Ｐにおける縦線部５ａの延設方向両端部に位置し、該縦線部５ａに垂直な横方向（面内方向）に伸びる、支線部としての横線部５ｂとを有している。縦線部５ａは、隣り合う凸部３ａ間に、例えば画素Ｐを２分割するように凸部３ａと交互に設けられている。横線部５ｂ・５ｂは、それぞれ、平面視で、例えば縦方向に隣り合う画素Ｐ間の横方向に沿った境界上に、該境界（言い替えれば、横方向）に沿って、互いに離間して設けられている。
　同様に、ＩＬ４は、平面視で、凸部３ａの延設方向である縦方向に伸びる、主線部としての縦線部４ａと、各画素Ｐにおける縦線部４ａの延設方向両端部に位置し、該縦線部４ａに垂直な横方向に伸びる、支線部としての横線部４ｂとを有している。縦線部４ａは、隣り合う凸部３ａ間に、例えば画素Ｐを２分割するように凸部３ａと交互に設けられている。横線部４ｂは、それぞれ、平面視で、例えば縦方向に隣り合う画素Ｐ間の横方向に沿った境界上に、該境界（言い替えれば、横方向）に沿って、互いに離間して設けられている。
　また、画素Ｐの四方の角には、ＨＴＬ３の上面及びＥＴＬ５の上面以上の高さを有するバンクＢＫが設けられている。バンクＢＫは、画素Ｐの四方の角において、ＨＴＬ３とＥＴＬ５とを絶縁する。バンクＢＫは不透明であり、凸部３ａ及び横線部４ｂ・５ｂとともに、各画素Ｐを分離する（言い替えれば、各発光素子１０を分離する）分離壁として機能する。
　画素Ｐは、平面視で、横線部４ｂ・５ｂと、凸部３ａと、バンクＢＫとで、それぞれ囲まれている。
　ＩＬ４は透光性を有する絶縁層である。なお、ＩＬ４は、透明な絶縁層であることが望ましい。ＩＬ４の材料には、公知な透明な絶縁材料を用いることができる。上記透明な絶縁材料としては、例えば、ＳｉＯ２（酸化シリコン）、ＳｉＮ（窒化シリコン）、ＳＩＯＮ（酸窒化シリコン）等の無機絶縁材料；シリコーン樹脂、エポキシ樹脂、アクリル系樹脂、フッ素系樹脂等の有機絶縁材料；が挙げられる。
　ＥＴＬ５は、透明であることが望ましいが、必ずしも透明でなくてもよい。ＥＴＬ５には、ＣＡ７及びＥＭＬ６に使用される材料に電子物性が適する材料を選択できる。なお、下部電極がＣＡ７であり、上部電極がＡＮ２である場合には、ＥＴＬ５の材料として、不透明な材料が選択される。ＥＴＬ５が不透明である場合、ＥＴＬ５を、光の干渉を防止するシャドウマスクとして用いることができる。
　ＥＴＬ５には公知の電子輸送性材料を用いることができる。そのなかでも、ＥＴＬ５の材料として半導体材料を用いれば、ＨＴＬ３同様、基板１におけるＴＦＴバックプレーンの製造方法をそのまま適用することができ、ＥＴＬ５の加工を容易に行うことができる。したがって、プロセス上、有利となる。本実施形態によれば、ＥＴＬ５は、ＥＭＬ６の上方を覆わないため、透明である必要がない。したがって、ＥＴＬ５の材料には、一般的な半導体材料を問題無く用いることができる。また、ＥＴＬ５の材料に半導体材料を使用することで、キャリア密度として電子密度を容易に上げることができ、ＥＴＬ５を低抵抗化することができる。この結果、低抵抗のオーミックコンタクトが得られる。この結果、ＣＡ７を、ＥＴＬ５の少なくとも一部に電気的に接触させるだけで、十分な電流を得ることができる。
　本実施形態では、キャリア輸送層の光学的特性を考慮する必要が無く、ＥＴＬ５に、低抵抗のｎ型半導体を使用することができる。
　ＥＴＬ５に用いられる上記半導体材料としては、例えば、Ｓｉ、酸化物半導体（金属酸化物）、ＩＩ－ＶＩ族化合物半導体、ＩＩＩ－Ｖ族化合物半導体、ＩＶ－ＩＶ族化合物半導体、等が挙げられる。を含んでいてもよい。上記酸化物半導体（金属酸化物）としては、例えば、前述した、ＭｏＯ３、Ｃｒ２Ｏ３、ＮｉＯ、ＷＯ３、ＩＴＯ、ＩｎＧａＺｎＯｘ、Ｇａ２Ｏ３、Ｉｎ２Ｏ３等が挙げられる。上記ＩＩ－ＶＩ族化合物半導体としては、例えば、前述した、ＩＺＯ、ＺＡＯ、ＺｎＯ、ＭｇＯ、ＺｎＭｇＯ、ＺｎＳ、ＺｎＳｅ、ＺｎＳＳｅ、ＭｇＳ、ＭｇＳｅ、ＭｇＳＳｅ等が挙げられる。上記ＩＩＩ－Ｖ族化合物半導体としては、例えば、前述した、ＡｌＡｓ、ＧａＡｓ、ＩｎＡｓ、及び、それらの混晶であるＡｌＧａＩｎＡｓ；ＡｌＮ、ＧａＮ、ＩｎＮ、及び、それらの混晶である、ＡｌＧａＩｎＮ、ＧａＰ、ＡｌＩｎＧａＰ；等が挙げられる。上記ＩＶ－ＩＶ族化合物半導体としては、例えば、ＳｉＧｅ（シリコンゲルマニウム）、ＳｉＣ（シリコンカーバイド）等、互いに異なる元素からなる半導体が挙げられる。これら電子輸送性材料は、一種類のみを用いてもよく、適宜、二種類以上を混合して用いてもよい。
　また、ＥＴＬ５は、正孔の輸送を阻害する機能を有していてもよい。この場合、電子輸送性材料は、ＡＮ２から移動してきた正孔の突き抜けを防止する正孔ブロック性材料であることが好ましい。これにより、ＥＭＬ６内での正孔及び電子の再結合効率を高めることができる。また、ＥＴＬ５は、ＣＡ７からＥＭＬ６への電子の注入を促進する電子注入層としての機能を併有していてもよい。
　バンクＢＫは、例えば、ポリイミド系樹脂、アクリル系樹脂等の有機絶縁材料によって構成することができる。
　ＥＭＬ６は、発光材料を含み、ＣＡ７から輸送された電子と、ＡＮ２から輸送された正孔との再結合により光を発する層である。
　ＥＭＬ６は、ＨＴＬ３と、ＩＬ４と、ＥＴＬ５と、バンクＢＫとで囲まれた凹部ＣＰ内に形成されている。言い替えれば、ＥＭＬ６は、凸部３ａと、ＩＬ４と、ＥＴＬ５と、バンクＢＫとを側壁の一部に含む凹部ＣＰ内に形成されている。凸部３ａと、ＩＬ４及びＥＴＬ５とは、平面視で、ＥＭＬ６を挟んで対向して設けられている。上記発光素子１０は、上記凹部ＣＰの側面並びに底面から発光する。
　凸部３ａ、ＩＬ４、及びＥＴＬ５は、それぞれ、断面視で、順テーパ形状を有している。より具体的には、凸部３ａ、ＩＬ４、及びＥＴＬ５は、それぞれ、上端が下端よりも小さい台形状の断面形状を有している。ＩＬ４の側面とＥＴＬ５の側面とは、面一に形成されている。
　図２に二点鎖線で示す枠Ｆ１で囲んで示すように、ＥＭＬ６は、ＨＴＬ３の一部の上に重畳して形成されている。ＥＭＬ６の一部は、凸部３ａの一部の上に重畳して形成されている。また、図２に二点鎖線で示す枠Ｆ２で囲んで示すように、ＥＭＬ６の一部は、ＥＴＬ５の一部の上に重畳して形成されている。
　ＥＭＬ６は、発光材料として、例えば、ナノサイズの量子ドット蛍光体（以下、「ＱＤ」と記す）を含んでいてもよい。上記ＱＤには、公知のＱＤを用いることができる。上記ＱＤは、例えば、Ｃｄ（カドミウム）、Ｓ（硫黄）、Ｔｅ（テルル）、Ｓｅ（セレン）、Ｚｎ（亜鉛）、Ｉｎ（インジウム）、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、アルミニウム（Ａｌ）、Ｇａ（ガリウム）、Ｐｂ（鉛）、Ｓｉ（ケイ素）、Ｇｅ（ゲルマニウム）、Ｍｇ（マグネシウム）、からなる群より選択される少なくとも一種の元素で構成されている少なくとも一種の半導体材料を含んでもよい。また、上記ＱＤは、二成分コア型、三成分コア型、四成分コア型、コアシェル型またはコアマルチシェル型であってもよい。また、上記ＱＤは、上記元素の少なくとも一種がドープされたナノ粒子を含んでいてもよく、組成傾斜した構造を備えていてもよい。
　但し、本実施形態は、上記例示に限定されるものではない。ＥＭＬ６は、発光材料として、ＱＤに代えて、例えば、各色に発光する有機発光材料を備えていてもよい。
　発光素子１０が、上述したようにＱＤを発光材料とするＱＬＥＤ（量子ドット発光ダイオード）である場合、ＡＮ２及びＣＡ７間の駆動電流によって正孔と電子とがＥＭＬ６内で再結合する。そして、これによって生じたエキシトンが、ＱＤの伝導帯準位から価電子帯準位に遷移する過程で光（蛍光）が放出される。
　一方、発光素子１０が、発光材料として有機発光材料を用いたＯＬＥＤ（有機発光ダイオード）である場合、ＡＮ２及びＣＡ７間の駆動電流によって正孔と電子とがＥＭＬ６内で再結合する。そして、これによって生じたエキシトンが基底状態に遷移する過程で光が放出される。
　なお、発光素子１０は、ＯＬＥＤ、ＱＬＥＤ以外の発光素子（例えば無機発光ダイオード等）であってもよい。
　ＣＡ７（第２電極）は、導電性材料からなり、ＥＴＬ５を介してＥＭＬ６に電子を注入する。図１に示すように、ＣＡ７は、ＡＮ２と離間して設けられ、例えば、ＥＴＬ５の上面の少なくとも一部に接するとともに、ＥＭＬ６には接しないように形成されている。
ＣＡ７は、ＥＭＬ６の上方に位置せず、ＥＴＬ５の一部に電気的に接触すればよい。ＥＭＬ６上には、該ＥＭＬ６に隣接して、発光素子１０を覆う封止基板２２が設けられている。
　ＥＴＬ５は、前述したように、例えば、低抵抗で不透明な半導体材料からなる。本実施形態によれば、ＥＴＬ５の材料に半導体材料を使用することで、低抵抗のオーミックコンタクトが得られる。そのため、ＣＡ７とＥＴＬ５との接触面積は狭くても問題が無い。ＣＡ７は、隣接する画素Ｐ間を引き回すことができ、シャドウマスクとしても機能する。
　ＣＡ７に用いられる上記導電性材料としては、例えば、Ａｌ、Ａｇ、Ｍｇ等の、従来、陰極に一般的に用いられる金属；これら金属の合金；ＺｎＯ（酸化亜鉛）、ＩＴＯ（酸化インジウム錫）、ＩｎＧａＺｎＯｘ（酸化インジウムガリウム亜鉛）等の無機酸化物；これら無機酸化物に不純物をドープした導電性化合物；等が挙げられる。これら導電性材料は、単独で用いてもよく、適宜、二種類以上を組み合わせて用いてもよい。また、上記合金は、さらにＬｉ（リチウム）を含んでいてもよい。
　上記発光素子１０において、ＩＬ４及びＥＭＬ６以外の層の層厚は、従来の発光素子と同様に設定することができる。
　ＥＭＬ６の層厚は、電子と正孔との再結合の場を提供して発光する機能を発現することができる厚みに設定される。なお、ＥＭＬ６の層厚は、ＥＭＬ６に例えばＱＤを使用する場合、ＱＤの最外粒径の数倍程度であることが好ましい。
　ＱＤの粒径は、従来と同様に設定することができる。ＱＤのコアの粒径は、例えば１～３０ｎｍであり、シェルを含めたＱＤの最外粒径は、例えば、１～５０ｎｍである。また、発光素子１０におけるＱＤの重なり層数は、例えば、１～２０層である。
　但し、ＥＭＬ６の層厚が１００ｎｍを超えると、凹部ＣＰ内への発光材料の充填が困難となる。また、ＨＴＬ３、ＩＬ４、及びＥＴＬ５は、テーパ状の断面を有し、ＥＭＬ６の層厚が１００ｎｍを超えると、その分、ＨＴＬ３及びＥＴＬ５の高さも高くなる。このため、ＥＭＬ６の層厚が１００ｎｍを超えると、ＥＭＬ６の表面に平行な方向（つまり、断面視で横方向）の該ＥＭＬ６の断面積も拡大する。この結果、断面視で横方向へのキャリア注入密度が低下し、発光効率が低下する。このため、ＥＭＬ６が良好に発光するためには、ＥＭＬ６の層厚は、１００ｎｍ以下であることが望ましい。
　なお、発光素子１０は、従来の発光素子よりも、電流が通過する断面積が狭い。しかしながら、電流密度は、断面積が狭い方が有利に作用する。従来の発光素子のＨＴＬ及びＥＴＬの抵抗は、ＥＭＬと同等であり、無視できなかったが、本実施形態に係るＨＴＬ及びＥＴＬの抵抗は、ＥＭＬと比較して非常に小さく、無視できる。
　また、本実施形態では、ＥＴＬ５の真下にのみＩＬ４が設けられており、ＥＭＬ６は、凸部３ａと、ＩＬ４と、ＥＴＬ５とを側壁の一部に含む凹部ＣＰ内に形成されている。したがって、本実施形態では、ＥＭＬ６の層厚は、ＩＬ４の層厚よりも大きくなるように設定される。
　ＩＬ４の層厚は、キャリアのトンネル確率が十分低くなればよい。ＩＬ４の層厚は、好適には、５ｎｍ以上に設定される。また、ＥＭＬ６が良好に発光するためには、ＥＭＬ６の層厚は、５ｎｍ以上であることが望ましい。したがって、ＥＭＬ６の層厚は、５ｎｍ以上、１００ｎｍ以下の範囲内であることが望ましく、５ｎｍを超えて、１００ｎｍ以下の範囲内であることがより望ましい。
　また、ＥＭＬ６は、該ＥＭＬ６の上面の高さが、凸部３ａの上面及びＥＴＬ５の上面の高さよりも低くなるように設定される。また、凸部３ａの高さは、ＩＬ４の層厚とＥＴＬ５の層厚との和に等しい。したがって、ＨＴＬ３の凸部３ａの高さ、及び、ＩＬ４の層厚とＥＴＬ５の層厚との和は、ＥＭＬ６の層厚よりも大きくなるように設定される。
　また、隣り合う凸部３ｂとＥＴＬ５及びＩＬ４との間の距離は、例えばＥＭＬ６の発光材料にＱＤを用いる場合、ＱＤの粒径の２倍以上が望ましい。隣り合う凸部３ｂとＥＴＬ５及びＩＬ４との間の距離がＱＤの粒径よりも狭い場合、凹部ＣＰにＱＤを充填することができない。凹部ＣＰに隙間なくＱＤを充填するには、上記距離が、ＱＤの粒径の２倍以上の幅であることが望ましい。
　本実施形態において、発光素子１０の上面側から見たときの、各凹部ＣＰにおけるＥＭＬ６の外形サイズは、〔凸部３ａの延設方向の長さ（＝縦線部５ａの延設方向の長さ）〕×〔凸部３ａとＥＴＬ５との間の幅〕に等しい。
　なお、凸部３ａの延設方向の長さ、並びに、凸部３ａとＥＴＬ５との間の幅は、画素サイズに応じて適宜設定すればよく、特に限定されない。一例として、凸部３ａの延設方向の長さは例えば５０μｍであり、凸部３ａとＥＴＬ５との間の幅は、０．５μｍに設定される。
　発光素子１０の上面側から見たときの凸部３ａの線幅は、パターニングの選択比を考慮した制限により、０．２５μｍを下限とし、上限は対角１７インチサイズにおける８Ｋ解像度の画素ピッチから、５０μｍであることが望ましい。つまり、発光素子１０の上面側から見たときの凸部３ａの線幅は、０．２５μｍ～５０μｍの範囲内であることが望ましい。また、発光素子１０の上面側から見たときのＥＴＬ５の線幅も、同様の理由から、０．２５μｍ～５０μｍの範囲内であることが望ましい。なお、ここで、「発光素子１０の上面側から見たときの凸部３ａの線幅」とは、「凸部３ａの延設方向に垂直な方向の凸部３ａの長さの線幅の最小幅」を示す。また、「発光素子１０の上面側から見たときのＥＴＬ５の線幅」とは、「ＥＴＬ５の延設方向に垂直な方向のＥＴＬ５の長さの線幅の最小幅」を示す。
　一般的なフォトリソプロセスでは、サブミクロン程度の線間隔を容易に加工することができる。したがって、上述した線幅並びに電極間距離も容易に加工が可能である。なお、プロセスコストが上昇するが、さらに線間隔を狭くし、０．１μｍ程度の線間隔の加工を行うことも、現在のプロセスでは可能である。
　また、ＥＭＬ６のアスペクト比は、１～５の範囲内である。なお、このようにアスペクト比が１～５の範囲内であり、ＥＭＬ６の層厚が１００ｎｍ以下であるため、望ましい副画素の幅（言い替えれば、凸部３ａとＥＴＬ５との間の幅）は、最大０．５μｍとなる。
　本実施形態によれば、従来の発光素子のような順／逆構造の概念がなく、ＴＦＴとの接続、キャリア注入、光の取り出しを、独立して最適化することができる。
　＜発光素子１０及び表示装置１００の製造方法＞
　次に、本実施形態に係る発光素子１０及び表示装置１００の製造方法について、図４～図７を参照して、以下に説明する。図４～図７は、本実施形態に係る表示装置１００における発光素子１０の製造工程の一部を、工程順に示す断面図である。なお、図４～図７は、図２に示す発光素子１０の断面に対応する表示装置１００の断面を示している。図５は、図４に示す製造工程の後の製造工程を示している。図６は、図５に示す製造工程の後の製造工程を示している。図７は、図６に示す製造工程の後の製造工程を示している。
　まず、図４にＳ１で示すように、支持体としての基板１を準備する。次いで、基板１上に、基板１におけるＴＦＴ（不図示）のドレインに接触するＡＮ２を、基板１の表示領域全面に、ベタ状に形成する（ステップＳ１、第１電極形成工程）。
　基板１は、予め、公知のＴＦＴ工程によって作製してもよく、市販のアレイ基板を用いてもよい。基板１は、例えば、以下の方法で作製することができる。まず、絶縁性基板上に、公知の方法により、ＴＦＴおよび複数の配線を含むＴＦＴ層を形成する。次いで、上記ＴＦＴ層上に、公知の方法により、感光性樹脂からなる平坦化層を形成する。その後、上記平坦化層に、ＡＮ２をＴＦＴのドレイン電極に接続するためのコンタクトホールを形成する。これにより、複数のＴＦＴが設けられた基板１が形成される。
　ＡＮ２の形成には、蒸着法、スパッタ法、ナノ粒子塗布後に加熱を行う方法等、陽極の形成方法として従来公知の各種方法を用いることができる。ＡＮ２は、上記平坦化層に形成されたコンタクトホールを介して、ＴＦＴのドレイン電極と接続される。
　次に、図４にＳ２で示すように、ＡＮ２上に、ＨＴＬ３となる、正孔輸送性材料からなる正孔輸送性材料層１３をベタ状に成膜する（ステップＳ２）。
　正孔輸送性材料層１３の成膜には、スパッタ法、塗布焼成法、あるいはナノ粒子塗布法等を用いることができる。正孔輸送性材料層１３は、ＥＭＬ６の層厚以上の層厚を有するように成膜される。
　次に、図４にＳ３で示すように、正孔輸送性材料層１３上に、エッチングマスクとして、該正孔輸送性材料層１３の表面を凹凸状に加工するためのマスク１１１を形成する（ステップＳ３）。
　マスク１１１としては、一般的なフォトリソグラフィによるレジストパターンを形成してもよく、レジストパターンに代えて、正孔輸送性材料層１３における、凸部３ａの形成領域を、メタルマスクで覆ってもよい。
　マスク１１１の形成後、図５にＳ４で示すように、正孔輸送性材料層１３の表面を、ウエットエッチングまたはドライエッチングによりエッチングすることで、該正孔輸送性材料層１３の表面を凹凸状に加工する。その後、マスク１１１を除去する。これにより、表面に複数の凸部３ａを有するＨＴＬ３が形成される（ステップＳ４）。
　具体的には、平面視で、正孔輸送性材料層１３の表面におけるマスク１１１で覆われていない領域をエッチングする。これにより、マスク１１１で覆われていない領域に、残し膜厚Ｔ１を有する凹部を形成する。また。これにより、マスク１１１で覆われた領域に、凸部３ａが形成される。
　なお、ここで、残し膜厚Ｔ１とは、ＨＴＬ３における、凸部３ａ以外の部分の層厚を示す。残し膜厚Ｔ１は、５ｎｍ以上、２０ｎｍ以下程度に薄いことが望ましい。ＥＭＬ６と、下層光反射電極であるＡＮ２との間は、光吸収が小さい状態が望ましい。ＨＴＬ３を連続膜として残すことができる残し膜厚Ｔ１の下限は５ｎｍであり、光吸収が影響しない、残し膜厚Ｔ１の上限は２０ｎｍである。なお、ＨＴＬ３の層厚は、残し膜厚Ｔ１と凸部３ａの高さとの和で示される。
　本実施形態によれば、上記ステップＳ２～ステップＳ４を含む第１キャリア輸送層形成工程により、上方に突出する凸部３ａを表面に有するようにＨＴＬ３が形成される。
　次に、図５にＳ５で示すように、ＨＴＬ３上に、ＩＬ４となる絶縁膜１４を、凸部３ａを覆うようにベタ状に成膜する（ステップＳ５）。
　絶縁膜１４の成膜には、絶縁膜１４が無機絶縁材料からなる場合、スパッタ法、ＣＶＤ（化学蒸着）法等を用いることができる。また、絶縁膜１４が、樹脂等の有機絶縁材料からなる場合、塗布法等を用いることができる。
　次に、図５にＳ６で示すように、絶縁膜１４で覆われた凸部３ａ間に、ＥＴＬ５となる電子輸送性材料層１５を、該電子輸送性材料層１５の上面が、凸部３ａの上面と同じ高さとなるように形成する（ステップＳ６）。
　電子輸送性材料層１５の成膜には、スパッタ法、塗布焼成法、あるいはナノ粒子塗布法等、正孔輸送性材料層１３の成膜と同様の方法を用いることができる。
　次に、図６にＳ７で示すように、電子輸送性材料層１５上に、エッチングマスクとして、図１及び図２に示す形状のＥＴＬ５をパターン形成するためのマスク１１２を形成する（ステップＳ７）。
　マスク１１２としては、一般的なフォトリソグラフィによるレジストパターンを形成してもよく、レジストパターンに代えて、ＥＴＬ５のパターン形成領域を、メタルマスクで覆ってもよい。
　次いで、図６にＳ８で示すように、ウエットエッチングまたはドライエッチングにより、電子輸送性材料層１５における、マスク１１２で覆われていない部分を除去する。その後、マスク１１２を除去する。これにより、所望のパターンを有する島状のＥＴＬ５が形成される（ステップＳ８）。
　本実施形態によれば、上記ステップＳ６～ステップＳ８を含む第２キャリア輸送層形成工程により、ＨＴＬ３から離間して、島状のＥＴＬ５が形成される。また、本実施形態によれば、上記ステップＳ５の後に上記ステップＳ６～ステップＳ８を行うことで、最終的に、ＨＴＬ３上に、ＩＬ４を介してＥＴＬ５が形成される。
　次に、図６にＳ９で示すように、ＥＴＬ５上に、エッチングマスクとして、絶縁膜１４をＥＴＬ５の形状に合わせてパターニングするためのマスク１１３を形成する（ステップＳ９）。
　マスク１１３としては、一般的なフォトリソグラフィによるレジストパターンを形成してもよく、レジストパターンに代えて、ＥＴＬ５の上面を、メタルマスクで覆ってもよい。
　次いで、図７にＳ１０で示すように、エッチングまたはアッシングにより、絶縁膜１４における、マスク１１３及びＥＴＬ５で覆われていない部分を除去する。その後、マスク１１３を除去する。これにより、ＥＴＬ５と相似形状を有する島状のＩＬ４がパターン形成される。次いで、図１に示すように、凸部３ａの上面及びＥＴＬ５の上面以上の高さを有するバンクＢＫを形成する。これにより、各画素Ｐに、ＨＴＬ３と、ＩＬ４と、ＥＴＬ５と、バンクＢＫとで囲まれた凹部ＣＰをそれぞれ形成する。その後、図１に示すように、ＥＴＬ５上に、ＣＡ７を形成する（ステップＳ１０）。
　本実施形態によれば、ステップＳ５の後で、ステップＳ９、及び、ステップＳ１０における、絶縁膜１４のエッチングまたはアッシング、並びに、マスク１１３の除去を行うことで、上述したように、ＩＬ４が形成される（絶縁層形成工程）。
　なお、本実施形態では、上述したように、バンクＢＫの形成（バンク形成工程）後に、ＣＡ７の形成（第２電極形成工程）を行う場合を例に挙げて説明した。しかしながら、ＣＡ７の形成（第２電極形成工程）とバンクＢＫの形成（バンク形成工程）とは、順番が逆であってもよい。
　バンクＢＫは、例えば、バンク材料の塗布及びフォトリソグラフィにより形成が可能である。
　また、ＣＡ７は、ＨＴＬ３、ＩＬ４、及びＥＴＬ５等と同様の手法で形成が可能である。具体的には、ＣＡ７となる導電層を成膜後、上記導電層上にエッチングマスクを形成し、ウエットエッチングまたはドライエッチングにより導電層をエッチングした後、マスクを除去すればよい。なお、勿論、印刷法、蒸着法、ＣＶＤ法等によりＣＡ７を形成してもよい。導電層の成膜には、蒸着法またはスパッタ法等、陰極の成膜方法として従来公知の各種方法を用いることができる。これにより、本実施形態に係る発光素子１０が製造される。
　また、図６のＳ８及びＳ９では、マスク１１２の除去後にマスク１１３を形成する場合を例に挙げて図示した。しかしながら、マスク１１２の種類並びにエッチング方法によっては、マスク１１２を、除去せずに、そのまま、ＩＬ４のパターニングに用いてもよい。
　次に、図７にＳ１１で示すように、平面視でＨＴＬ３とＥＴＬ５との間の空間部である上記凹部ＣＰに、ＥＭＬ６を形成する（ステップＳ１１、発光層形成工程）。
　ＥＭＬ６は、上記凹部ＣＰに発光材料を例えばインクジェット塗布により充填することにより形成することができる。ＥＭＬ６がＱＤを含むＱＤ層である場合、ＥＭＬ６は、ＱＤを分散させたコロイド溶液を上記凹部ＣＰにインクジェット塗布する等して成膜することができる。このとき、ＥＭＬ６は、該ＥＭＬ６の上面の高さが、凸部３ａの上面及びＥＴＬ５の上面の高さよりも低くなるように、該ＥＭＬ６の層厚等の形成条件が調整される。
　本実施形態によれば、このようにＥＭＬ６の形成は最後でよく、ＥＭＬ６へのプロセスダメージ無く、発光素子１０を製造することができる。
　表示装置１００は、上記ステップＳ１２後に、封止樹脂２１及び封止基板２２による発光素子１０の封止を行うことで製造される。
　＜効果＞
　以上のように、本実施形態に係る発光素子１０は、ＡＮ２と、ＨＴＬ３と、ＣＡ７と、ＥＴＬ５と、ＥＭＬ６とを備え、ＨＴＬ３の一部の上に、ＥＭＬ６の少なくとも一部が重畳し、ＥＴＬ５の一部の上に、ＥＭＬ６の一部が重畳している。ＨＴＬ３とＥＴＬ５とは、平面視で、ＥＭＬ６を挟んで対向して設けられている。
　上記発光素子１０は、キャリアの注入と光の取り出しとが異なる方位から行われる。上述したように、上記発光素子１０は、平面視で、ＨＴＬ３とＥＴＬ５とが、ＥＭＬ６を挟んで対向している。このため、ＥＭＬ６に、その面内方向である、断面視で横方向からキャリアを注入することができる一方、上記横方向に交差する方向である、断面視で縦方向（具体的には、上方向）に光を取り出すことができる。したがって、キャリア注入と光の取り出しとを独立してそれぞれ最適な設計を行うことができる。また、ＨＴＬ３及びＥＴＬ５の製造と、ＡＮ２及びＣＡ７の製造とに、それぞれ最適な製造プロセスを採用することができる。
　また、上述したように、ＥＭＬ６は、ＨＴＬ３の一部及びＥＴＬ５の一部の上に設けられている。したがって、ＥＭＬ６は、ＨＴＬ３及びＥＴＬ５よりも後のプロセスで形成される。ＥＭＬ６は、ＨＴＬ３及びＥＴＬ５よりも上層に位置し、ＥＭＬ６の光取り出し面となる、ＥＭＬ６の上面の上（つまり、光取り出し経路上）に、電極及びキャリア輸送層は存在しない。このため、上記発光素子１０は、従来の発光素子のように一対の電極のうち一方の電極並びに一対のキャリア輸送層のうち一方のキャリア輸送層に透明材料を使用する必要はなく、従来よりも電極並びにキャリア輸送層の材料の選択の自由度が高い。
　ＡＮ２、ＣＡ７、ＨＴＬ３、及びＥＴＬ５には、光取り出し効率の改善と電気特性の向上とを目的とした、光学的な制約を受けない、良好な導電材料を用いることができる。このため、本実施形態によれば、光取り出し効率の改善と電気特性の向上とを両立することができる。
　また、上記発光素子１０は、従来の発光素子のようにＥＭＬ６の光取り出し経路上に設けられた電極及びキャリア輸送層による光吸収の影響あるいは屈折率差の影響を受けない。
　したがって、本実施形態によれば、従来よりも、電極並びにキャリア輸送層の材料選択の自由度が高く、かつ、光取り出し効率を改善することができる、発光素子１０及び表示装置１００並びに発光素子１０の製造方法を提供することができる。
　また、上記発光素子１０は、上述したように、ＥＭＬ６の光取り出し経路上に、電極及びキャリア輸送層等の他の層が存在しない。このため、本実施形態によれば、従来の発光素子と比較して、ＥＭＬ６のプロセスダメージを低減することができる。
　また、図８は、本実施形態に係る表示装置１００の画素Ｐと発光領域との関係を示す平面図である。図９は、特許文献１に記載の表示装置の要部の概略構成を示す断面図である。図１０は、図９に示す表示装置の画素Ｐと発光領域との関係を示す平面図である。
　図２及び図８に示すように、本実施形態に係る表示装置１００は、画素Ｐの四方の角にのみ、僅かなバンクＢＫを必要とする。凸部３ａの線幅及びＥＴＬ５の線幅は、フォトリソグラフィの線幅及びエッチングの選択比により変化し、ある程度制御が可能である。ＨＴＬ３及びＥＴＬ５のエッチング後に得られる凸部３ａの線幅及びＥＴＬ５の線幅は、露光線幅の選択比倍となる。
　上記選択比を０．５と仮定した場合、図８に示す表示装置１００の画素有効面積率をＥＡ１とすると、ＥＡ１＝（１×５０）×２／（５０．２５×２．５）≒０．８０となる。なお、画素有効面積は、画素Ｐの面積に対する発光領域の面積で示される。
　一方、図９及び図１０に示すように、従来（特許文献１）の表示装置の画素有効面積率をＥＡ２とすると、ＥＡ２＝１×１／（１．７×１．７）≒０．３５となる。
　したがって、本実施形態によれば、従来の表示装置と比較して、画素有効面積率を向上させることができ、従来よりも高い開口率を実現することができる。
　画素有効面積率は、画素Ｐの長辺サイズ（図８に示す画素Ｐの縦方向のサイズ）で決まる。図１１は、本実施形態に係る表示装置１００における画素Ｐの短辺サイズ（図８に示す画素Ｐの横方向のサイズ）に対する画素Ｐの長辺サイズの比と画素有効面積率との関係を示すグラフである。図１１では、画素Ｐの短辺サイズに対する画素Ｐの長辺サイズの比を、０．５～５０まで変更したときの画素有効面積率を示している。図１１に示すように、画素Ｐの短辺サイズに対する画素Ｐの長辺サイズの比を１０以上とすることで、０．９（つまり、９０％）に近い画素有効面積率を得ることができる。
　なお、従来の表示装置と同等の画素有効面積率は、画素Ｐの短辺サイズに対する画素Ｐの長辺サイズの比が１以下の、正方形に近い状態でも満足している。また、従来の表示装置は、ＥＭＬ上方の、光を取り出す面側に、一方のキャリア輸送層と電極とがあり、光を取り出す面側のキャリア輸送層及び電極の透過率を考慮する必要がある。
　しかしながら、本実施形態によれば、前述したように、何れのキャリア輸送層及び電極にも、光学的な制約を受けない良好な導電材料を用いることができ、光取り出し効率の改善と電気特性の向上とを両立することができる。なお、キャリア輸送層及び電極として、Ａｌ、Ｍｇ、ＺｎＯ、ＩＴＯ、ＩｎＧａＺｎＯｘ等を想定した場合の透過率は８０％～９０％である。しかしながら、本実施形態の発光素子１０は、ＥＭＬ６の上方に他の層が存在せず、従来の表示装置のようにＥＭＬ６の上方のキャリア輸送層及び電極による光の吸収を考える必要は無い。
　＜変形例１＞
　図１２は、本変形例に係る表示装置１００をその上方から見たときの要部の概略構成を示す透視図である。
　図１２に示すように、本変形例に係るＥＴＬ５は、平面視で、フィッシュボーン形状を有している。より具体的には、ＥＴＬ５は、平面視で、縦線部５ａと、横線部５ｂと、横線部５ｂ間に位置し、縦線部５ａに交差するように、各凹部ＣＰ内に櫛歯状に突出する複数の枝線部５ｃと、を有している。したがって、本変形例に係るＩＬ４も、平面視で、縦線部４ａと、横線部４ｂと、横線部４ｂ間に位置し、縦線部４ａに交差するように、各凹部ＣＰ内に櫛歯状に突出する複数の枝線部４ｃと、を有するフィッシュボーン形状を有している。
　また、本変形例に係る凸部３ａは、平面視で、縦線部５ａと平行に縦方向に伸びる、主線部としての縦線部３ａ１と、縦線部３ａ１に交差するように、各凹部ＣＰ内に櫛歯状に突出する複数の枝線部３ａ２と、を有するフィッシュボーン形状を有している。
　本変形例では、枝線部５ｃ及び枝線部３ａ２が、横線部５ｂに平行に延設されている。また、ＥＴＬ５及び凸部３ａが、各凹部ＣＰに対して、平面視で、櫛状に形成されており、それぞれの櫛歯部分である枝線部５ｃ及び枝線部３ａ２が、互いに噛み合うように交互に配置されている。このように、凹部ＣＰの側壁であるＨＴＬ３及びＥＴＬ５に平面視で凹凸を設けることで、キャリア注入面積を拡大し、ＨＴＬ３及びＥＴＬ５によるキャリア注入性を向上させることができる。また、ＥＭＬ６のアスペクト比を実質的に縮小することができる。
　但し、互いに隣り合う枝線部５ｃと枝線部３ａ２とは、各枝線部５ｃ・３ａ２の延設方向に互いに対向配置されていてもよく、交互に並んで配置されている必要は必ずしもない。また、枝線部５ｃ及び枝線部３ａ２が横線部５ｂと平行である必要も、必ずしもない。
　＜変形例２＞
　図１３は、本変形例に係る表示装置１００をその上方から見たときの要部の概略構成を示す透視図である。
　凸部３ａ、ＩＬ４、及びＥＴＬ５は、例えば図１３に示すように、平面視で、湾曲したコーナー部を有していることが望ましい。言い替えれば、凸部３ａ、ＩＬ４、及びＥＴＬ５は、平面視で、直線同士が交わる角を無くした形状を有していることが望ましい。これにより、凸部３ａ、ＩＬ４、及びＥＴＬ５のコーナー部での局所的な電界集中を回避することができる。
　なお、図１３では、一例として、図１２に示す凸部３ａ、ＩＬ４、及びＥＴＬ５が、平面視で、湾曲したコーナー部を有している場合を例に挙げて図示したが、本実施形態は、これに限定されるものではない。例えば図１に示すＥＴＬ５及びＩＬ４が、平面視で、湾曲したコーナー部を有していてもよい。勿論、図１及び図２に示す例において下部電極がＣＡ７である場合には、ＨＴＬ３が、平面視で、湾曲したコーナー部を有していてもよい。
　＜変形例３＞
　図１４は、図１に示すＩ－Ｉ線で図１に示す表示装置１００を切断したときの該表示装置１００の要部の概略構成を示す他の断面図である。
　図１４に示すように、凸部３ａ、ＩＬ４、及びＥＴＬ５は、湾曲した断面形状を有していることが望ましい。言い替えれば、凸部３ａ、ＩＬ４、及びＥＴＬ５は、断面視で、直線同士が交わる角が無く、湾曲した波状のコーナー部を有していることが望ましい。これにより、凸部３ａ、ＩＬ４、及びＥＴＬ５のコーナー部での局所的な電界集中を回避することができる。
　なお、凸部３ａ、ＩＬ４、及びＥＴＬ５のコーナー部を波状に形成する方法は、特に限定されるものではない。例えば、ハーフ露光による光の干渉並びに露光機の解像度により、端面がなだらかな傾斜角度を有する凸構造を有する、凸部３ａ、ＩＬ４、及びＥＴＬ５を形成することができる。
　＜その他の変形例＞
　前述したように、図３では、封止基板２２として、例えばガラス基板（封止ガラス）を用いている。そして、封止樹脂２１を介して基板１と封止基板２２とを貼り合わせることによって、発光素子１０のガラス封止（有機封止膜及び無機封止膜無しの、いわゆる缶封止）を行っている。しかしながら、発光素子１０の封止方法は、上記方法に限定されるものではない。例えば、封止樹脂２１及び封止基板２２に代えて、フリットガラス（粉末ガラス）を枠状に形成した、枠状ガラスからなる封止基板（封止ガラス）を用いて、発光素子１０の缶封止を行ってもよい。また、発光素子１０の上面に、封止層として、例えば、インクジェット法を用いて有機封止層を形成してもよく、ＣＶＤ法を用いて、窒化膜からなる無機封止膜を形成してもよい。
　但し、ＥＭＬ６上に膜形成を行うと、ＥＭＬ６がダメージを受けてしまい、発光特性に悪影響を及ぼすおそれがある。
　したがって、上記封止方法のなかでも、上記封止基板２２、あるいは、枠状ガラスを用いた、発光素子１０の缶封止が特に望ましい。これにより、ＥＭＬ６にプロセスダメージを与えることなく、発光素子１０を保護することができる。
　また、図２では、ＡＮ２が下部電極であり、ＣＡ７が上部電極である場合を例に挙げて説明した。しかしながら、本開示は、これに限定されるものではなく、ＣＡ７が下部電極であり、ＡＮ２が上部電極であってもよい。この場合、ＣＡ７を反射電極とすればよい。
　ＨＴＬ３及びＥＴＬ５のうち、キャリアの注入が困難な方が下側となるように、ＡＮ２、ＨＴＬ３、ＩＬ４、ＥＴＬ５、及びＣＡ７を配置することで、ＥＭＬ６に印加される電界分布を拡大することができ、キャリアの注入をより改善することができる。
　また、本実施形態では、発光素子１０を備えた発光装置（電子機器）として表示装置１００を例に挙げて説明した。しかしながら、発光素子１０は、照明装置等、表示装置１００以外の発光装置にも好適に用いることができる。
　〔実施形態２〕
　本実施形態では、実施形態１との相異点について説明する。なお、説明の便宜上、実施形態１で説明した構成要素と同じ機能を有する構成要素については、同じ符号を付記し、その詳細な説明を省略する。
　図１５は、本実施形態に係る表示装置１００の要部の概略構成を示す他の断面図である。なお、本実施形態に係る表示装置１００をその上方から見たときの要部の概略構成を示す透視図は、図１と同じである。したがって、図１５は、図１に示すＩ－Ｉ線で図１に示す表示装置１００を切断したときの該表示装置１００の要部の概略構成を示す他の断面図に相当する。
　本実施形態に係る発光素子１０及び表示装置１００は、以下の点を除けば、実施形態１に係る発光素子１０及び表示装置１００と同じ構成を有している。本実施形態に係る発光素子１０及び表示装置１００は、図１５に示すように、ＩＬ４が、ＨＴＬ３上に、凹部ＣＰの底面全体を覆うように島状に形成されている。このため、本実施形態に係る発光素子１０及び表示装置１００は、凹部ＣＰの底面がＩＬ４で形成されている。
　実施形態１同様、本実施形態でも、ＥＭＬ６は、該ＥＭＬ６の上面の高さが、ＨＴＬ３の上面及びＥＴＬ５の上面の高さよりも低くなるように形成される。但し、本実施形態において、ＨＴＬ３と、ＩＬ４と、ＥＴＬ５と、バンクＢＫとで囲まれた凹部ＣＰの深さは、実施形態１に係る発光素子１０及び表示装置１００と比較して、ＩＬ４の層厚分、小さい。本実施形態において、凹部ＣＰの深さは、ＥＴＬ５の層厚に等しい。このため、本実施形態では、ＥＴＬ５の層厚がＥＭＬ６の層厚よりも大きくなるように、ＥＴＬ５及びＥＭＬ６が形成される。
　次に、本実施形態に係る発光素子１０及び表示装置１００の製造方法について説明する。図１６は、本実施形態に係る表示装置１００における発光素子１０の製造工程の一部を、工程順に示す断面図である。なお、図１６は、図１５に示す発光素子１０の断面に対応する表示装置１００の断面を示している。また、図１６は、図６のＳ８に示す製造工程の後の製造工程を示している。
　本実施形態では、実施形態１と同様にステップＳ１～ステップＳ８を行った後、図１６にＳ９で示すように、ステップＳ９として、マスク１１３を、ＥＴＬ５上、及び、絶縁膜１４で覆われた凸部３ａとＥＴＬ５との間に形成する。
　次いで、図１６にＳ１０で示すように、ステップＳ１０として、エッチングまたはアッシングを行うことにより、絶縁膜１４における、マスク１１３及びＥＴＬ５で覆われていない部分を除去する。その後、マスク１１３を除去する。これにより、凹部ＣＰの底面全体を覆うように、ＩＬ４が島状にパターニングされる。次いで、実施形態１と同様にして、図１に示すように、凸部３ａの上面及びＥＴＬ５の上面以上の高さを有するバンクＢＫを形成する。これにより、各画素Ｐに、ＨＴＬ３と、ＩＬ４と、ＥＴＬ５と、バンクＢＫとで囲まれた凹部ＣＰをそれぞれ形成する。その後、図１に示すように、ＥＴＬ５上に、実施形態１と同様にして、ＣＡ７を形成する（ステップＳ１０）。
　次いで、図１６にＳ１１で示すように、凹部ＣＰに、実施形態１と同様にして、ＥＭＬ６を形成する（ステップＳ１１、発光層形成工程）。このとき、本実施形態でも、ＥＭＬ６は、該ＥＭＬ６の上面の高さが、凸部３ａの上面及びＥＴＬ５の上面の高さよりも低くなるように、該ＥＭＬ６の層厚等の形成条件が調整される。
　その後、実施形態１と同様にして発光素子１０の封止を行うことで、表示装置１００が製造される。
　実施形態１に係る発光素子１０は、絶縁層であるＩＬ４がＥＴＬ５直下にのみ存在するため、ＥＴＬ５とＨＴＬ３とが接近するＩＬ４周辺に電界が集中し、局所的に発光する可能性もある。
　これに対し、本実施形態では、凹部ＣＰの底面がＩＬ４で形成されていることから、ＩＬ４の周辺の一部分のみに電界が集中することがなく、また、基板１の表面に平行な方向に電流が流れる。このため、本実施形態によれば、発光素子１０を、平面方向に均一に発光させることができる。
　〔実施形態３〕
　本実施形態では、実施形態１、２との相異点について説明する。なお、説明の便宜上、実施形態１、２で説明した構成要素と同じ機能を有する構成要素については、同じ符号を付記し、その詳細な説明を省略する。
　図１７は、本実施形態に係る表示装置１００をその上方から見たときの要部の概略構成を示す透視図である。図１８は、図１７に示すII－II線で図１７に示す表示装置１００を切断したときの該表示装置１００の要部の概略構成を示す断面図である。なお、図１７では、封止基板２２を透過して、表示装置１００の上面を図示している。
　本実施形態に係る発光素子１０及び表示装置１００は、以下の点を除けば、実施形態１に係る発光素子１０及び表示装置１００と同じ構成を有している。本実施形態に係る発光素子１０及び表示装置１００は、図１７及び図１８図に示すように、ＣＡ７の下面がＥＴＬ５の上面と同一形状を有するようにＥＴＬ５に重畳して形成されている。このため、ＣＡ７は、ＥＴＬ５及びＩＬ４と相似形状を有している。
　なお、図１７では、ＣＡ７、ＥＴＬ５、及びＩＬ４が、平面視で例えばＩ字状に形成されている場合を例に挙げて図示している。しかしながら、これらＣＡ７、ＥＴＬ５、及びＩＬ４の平面形状は、上記形状に限定されるものではない。これらＣＡ７、ＥＴＬ５、及びＩＬ４が、図１２あるいは図１３に示すＥＴＬ５及びＩＬ４の平面形状と同様の平面形状を有していてもよいことは、言うまでもない。
　次に、本実施形態に係る発光素子１０及び表示装置１００の製造方法について説明する。図１９及び図２０は、本実施形態に係る表示装置１００における発光素子１０の製造工程の一部を、工程順に示す断面図である。なお、図１９及び図２０は、図１８に示す発光素子１０の断面に対応する表示装置１００の断面を示している。図１９は、図５のＳ６に示す製造工程の後の製造工程を示している。図２０は、図１９に示す製造工程の後の製造工程を示している。
　本実施形態では、実施形態１と同様にステップＳ１～ステップＳ６を行った後、図１９にＳ２１で示すように、電子輸送性材料層１５及び絶縁膜１４上に、ＣＡ７となる、導電性材料からなる導電層１７を、ベタ状に成膜する（ステップＳ２１）。
　導電層１７の成膜には、蒸着法またはスパッタ法等、陰極の成膜方法として従来公知の各種方法を用いることができる。
　次いで、図１９にＳ２２で示すように、導電層１７上に、エッチングマスクとして、図１７及び図１８に示す形状のＣＡ７及びＥＴＬ５をパターン形成するためのマスク１１４を形成する（ステップＳ２２）。
　マスク１１４としては、一般的なフォトリソグラフィによるレジストパターンを形成してもよく、レジストパターンに代えて、ＣＡ７及びＥＴＬ５のパターン形成領域を、メタルマスクで覆ってもよい。
　次いで、図１９にＳ２３で示すように、ウエットエッチングまたはドライエッチングにより、導電層１７及び電子輸送性材料層１５における、マスク１１４で覆われていない部分を除去する。その後、マスク１１４を除去する。これにより、所望のパターンを有する島状のＣＡ７及びＥＴＬ５が形成される（ステップＳ２３）。
　次いで、図２０のＳ９～Ｓ１１に示すように、ＥＴＬ５上に、該ＥＴＬ５と相似形状を有するＣＡ７が形成されていることを除けば、実施形態１と同様のステップＳ９～ステップＳ１１を行う。その後、封止樹脂２１及び封止基板２２による発光素子１０の封止を行うことで、図１７及び図１８に示す表示装置１００が製造される。
　つまり、本実施形態では、ステップＳ７、ステップＳ８、ステップＳ１２に代えて、ステップＳ２１～ステップＳ２３を行うことで、表示装置１００が製造される。なお、本実施形態でも、図２０にＳ１１で示すように、ＥＭＬ６は、該ＥＭＬ６の上面の高さが、凸部３ａの上面及びＥＴＬ５の上面の高さよりも低くなるように、該ＥＭＬ６の層厚等の形成条件が調整される。このため、本実施形態ではＣＡ７がＥＴＬ５の上面全体に接するものの、本実施形態でも、ＣＡ７は、ＥＭＬ６に接しないように形成される。したがって、本実施形態でも、ＥＭＬ６が、該ＥＭＬ６へのＣＡ７の積層によってプロセスダメージを受けることがない。また、光取り出し方向においてＣＡ７による光吸収を受けず、光取り出し効率を向上させることができる。
　したがって、本実施形態によれば、実施形態１の効果に加えて、上述したように、ＣＡ７とＥＴＬ５とを一括してパターニングすることができ、ＣＡ７及びＥＴＬ５を容易に形成することができる。なお、ＡＮ２が上部電極である場合、ＡＮ２とＨＴＬ３とを一括してパターニングすることができ、ＡＮ２及びＨＴＬ３を容易に形成することができる。
　〔実施形態４〕
　本実施形態では、実施形態１～３との相異点について説明する。なお、説明の便宜上、実施形態１～３で説明した構成要素と同じ機能を有する構成要素については、同じ符号を付記し、その詳細な説明を省略する。
　図２１は、本実施形態に係る発光素子３０をその上方から見たときの要部の概略構成を示す平面図である。図２２は、図２１に示すIII－III線で図１７に示す発光素子３０を切断したときの該発光素子３０の要部の概略構成を示す断面図である。
　本実施形態に係る発光素子３０は、以下の点を除けば、実施形態１に係る発光素子１０と同じ構成を有している。図示はしないが、本実施形態に係る表示装置１００は、発光素子１０に代えて、以下に示す発光素子３０を備えている。図２１及び図２２に示すように、本実施形態に係る発光素子３０は、平面視で、ＨＴＬ３が、ＥＴＬ５を中心とする同心形状を有している。より具体的には、発光素子３０は、ＥＴＬ５が画素Ｐの中心に位置し、凸部３ａがＥＴＬ５を取り囲むように、ＥＴＬ５の外周を枠状に囲んでいる。
　ＨＴＬ３は、平面視で、ＥＴＬ５と相似形状を有している。なお、図２１及び図２２に示す例では、平面視で、ＥＴＬ５が円形であり、ＨＴＬ３が、円環状（言い替えれば、円形の枠状）の凸部３ａを有する円形状に形成されている場合を例に挙げて図示している。
　本実施形態において、ＥＭＬ６は、ＨＴＬ３と、ＩＬ４と、ＥＴＬ５とで囲まれた凹部ＣＰ内に形成されている。言い替えれば、ＥＭＬ６は、凸部３ａと、ＩＬ４と、ＥＴＬ５とを側壁の一部に含む凹部ＣＰ内に形成されている。なお、発光素子３０は、上述したように凸部３ａがＥＴＬ５の外周を枠状に囲んでいるため、凹部ＣＰの形成並びに各画素Ｐの分離に、バンクＢＫを必要としない。
　図２２に二点鎖線で示す枠Ｆ３で囲んで示すように、ＥＭＬ６の一部は、ＨＴＬ３の一部の上に重畳して形成されている。また、図２２に二点鎖線で示す枠Ｆ４で囲んで示すように、ＥＭＬ６の一部は、ＥＴＬ５の一部の上に重畳して形成されている。
　なお、発光素子３０は、ＣＡ７が画素Ｐ毎に島状に形成され、ＡＮ２が各画素Ｐに共通して形成されていてもよく、ＡＮ２が画素Ｐ毎に島状に形成され、ＣＡ７が各画素Ｐに共通して形成されていてもよい。ＣＡ７は、ＥＴＬ５の一部に電気的に接触していればよく、隣接する画素Ｐ間を引き回すことができる。
　本実施形態では、例えば、図４に示すＳ３及び図５に示すＳ４において、図２１に示すようにＨＴＬ３を、円環状の凸部３ａを有する円形状に形成する。また、図６に示すＳ７及びＳ８において、平面視で、ＥＴＬ５を、画素Ｐの中心に、円環状の凸部３ａを有する円形状に形成する。その後、図１６に示すＳ９及びＳ１０において、バンクＢＫを形成することなく、図１６に示すＳ９及びＳ１０と同様にしてＩＬ４をパターン形成する。これらの点を除けば、実施形態２に示すステップと同様のステップを行うことにより、図２１及び図２２に示す発光素子３０及び該発光素子３０を備えた表示装置１００を製造することができる。
　以上のように、本実施形態に係る発光素子３０は、発光素子１０と同じく、ＡＮ２と、ＨＴＬ３と、ＣＡ７と、ＥＴＬ５と、ＥＭＬ６と、を備えている。また、ＨＴＬ３の一部の上に、ＥＭＬ６の少なくとも一部が重畳し、ＥＴＬ５の一部の上に、ＥＭＬ６の一部が重畳している。ＨＴＬ３とＥＴＬ５とは、平面視で、ＥＭＬ６を挟んで対向して設けられている。このため、本実施形態によれば、実施形態１と同様の効果を得ることができる。
　また、本実施形態によれば、図２１および図２２中、横方向の電界（つまり、ＥＭＬ６の面内方向の電界）が、周囲に均等に分布するので、平面方向に均一に発光させることができる。
　＜変形例＞
　図２３～図２６は、それぞれ、本変形例に係る発光素子３０をその上方から見たときの要部の概略構成を示す平面図である。
　図２３～図２５に示す発光素子３０は、何れも、平面視で、ＨＴＬ３が、ＥＴＬ５を中心とする同心形状を有し、凸部３ａが、ＥＴＬ５の外周を枠状に囲んでいる。また、何れの例でも、ＨＴＬ３は、平面視で、ＥＴＬ５と相似形状を有している。なお、平面視で、画素Ｐの外形は、ＨＴＬ３の外形と同じである。
　ＨＴＬ３及びＥＴＬ５は、図２３に示すように、平面視で、縦方向の軸が横方向の軸よりも長い縦楕円形状に形成されていてもよい。また、ＨＴＬ３及びＥＴＬ５は、図２４に示すように、平面視で、横方向の軸が縦方向の軸よりも長い横楕円形状に形成されていてもよい。また、ＨＴＬ３及びＥＴＬ５は、図２５に示すように、平面視で、正多角形状（正ｎ角形状、ｎは３以上の整数）に形成されていてもよい。図２５は、ＨＴＬ３及びＥＴＬ５が、ｎ＝６の正六角形状に形成されている場合を例に挙げて図示している。但し、ｎ＝５の正五角形及びｎが５の整数倍の多角形は、画素Ｐ間に隙間がないように複数の画素Ｐを並べて形成することができない。このため、ｎ≠（５の整数倍）であることが望ましい。
　また、図２３～図２５に示す凸部３ａ及びＥＴＬ５は、それぞれ、平面視で櫛状の凹凸を有していてもよい。図２６は、一例として、図２３に示す凸部３ａ及びＥＴＬ５に、平面視で櫛状の凹凸が設けられている場合を例に挙げて示している。図２６に示すＥＴＬ５は、平面視で、凸部３ａとの対向面に、凹部ＣＰ内に櫛歯状に突出する凸部５ｄを有している。また、図２６に示す凸部３ａは、平面視で、ＥＴＬ５との対向面に、凹部ＣＰ内に櫛歯状に突出する凸部３ａ３を有している。
　このように、平面視で互いに対向する、ＨＴＬ３及びＥＴＬ５（言い替えれば、凸部３ａ及びＥＴＬ５）が、平面視で櫛状の構造を有することで、ＨＴＬ３及びＥＴＬ５によるキャリア注入性をさらに向上させることができる。また、ＥＭＬ６のアスペクト比を実質的に縮小することができる。
　なお、図２１～図２６では、平面視で、ＨＴＬ３が、ＥＴＬ５を中心とする同心形状を有している場合を例に挙げて図示した。しかしながら、ＥＴＬ５が、ＨＴＬ３を中心とする同心形状を有していてもよいことは、言うまでもない。
　〔実施形態５〕
　本実施形態では、実施形態１～４との相異点について説明する。なお、説明の便宜上、実施形態１～４で説明した構成要素と同じ機能を有する構成要素については、同じ符号を付記し、その詳細な説明を省略する。
　＜表示装置１００及び発光素子４０の概略構成＞
　図２７は、本実施形態に係る表示装置１００の要部の概略構成を示す断面図である。
　図２７に示すように、本実施形態に係る表示装置１００は、発光素子１０に代えて発光素子４０を備えている点を除けば、実施形態１に係る表示装置１００と同じ構成を有している。このため、本実施形態では、赤色の画素ＲＰには、赤色光を発光する発光素子４０Ｒが設けられている。緑色の画素ＧＰには、緑色光を発光する発光素子４０Ｇが設けられている。青色の画素ＢＰには、青色光を発光する発光素子４０Ｂが設けられている。本実施形態では、これら発光素子４０Ｒ・４０Ｇ・４０Ｂをそれぞれ区別する必要がない場合、これら発光素子４０Ｒ・４０Ｇ・４０Ｂを総称して単に「発光素子４０」と称する。
　なお、以下、説明の便宜上、光反射電極を「ＲＥ」と記し、樹脂層を「ＲＬ」と記す。
　図２７に示すように、発光素子４０は、ＲＥ４１と、ＲＬ４２と、ＡＮ４３と、ＣＡ４４と、ＩＬ４５と、ＨＴＬ４６と、ＥＴＬ４７と、ＥＭＬ４８と、バンクＢＫ（図示せず）と、を備えている。
　以下では、ＡＮ４３が、画素Ｐ毎に島状に形成された画素電極（第１電極）であり、ＣＡ４４が、各画素Ｐに共通な共通電極（第２電極）である場合を例に挙げて説明する。但し、本実施形態は、これに限定されるものではなく、ＣＡ４４が画素電極（第１電極）であり、ＡＮ４３が共通電極であってもよい。
　本実施形態に係る表示装置１００は、実施形態１に係る表示装置１００同様、ＥＭＬ６で生じた光を、基板１とは反対側から出射させるトップエミッション型の表示装置である。
　ＲＥ４１は、基板１上に、基板１の表面を覆うようにベタ状に形成されている。ＲＥ４１に用いられる導電性材料としては、例えば、Ａｌ、Ａｇ、Ｍｇ等の、光反射性を有する金属；これら金属の合金等が挙げられる。
　本実施形態によれば、ＲＥ４１が設けられていることで、ＥＭＬ４８の上面方向から容易に光を取り出すことができる。
　ＲＬ４２は、各画素Ｐに共通な共通層であり、ＲＥ４１上に、該ＲＥ４１の表面を覆うようにベタ状に形成されている。また、ＲＬ４２は、上方に突出する複数の凸部４２ａを有している。凸部４２ａは、例えば基板１の表面に垂直な方向に突出して設けられている。
　図示は省略するが、本実施形態でも、表示装置１００の表示領域には、複数の画素Ｐが、横方向及び縦方向に沿って、マトリクス状に配置されている。各画素Ｐは、例えば矩形状に形成されている。凸部４２ａは、それぞれ、平面視で、例えば横方向に隣り合う画素Ｐ間の縦方向に沿った境界上に、該境界（言い替えれば、縦方向）に沿って、互いに離間して設けられている。
　ＲＬ４２の材料としては、例えば、ポリイミド、アクリル系樹脂等の有機絶縁材料が挙げられる。凸部４２ａの高さは、例えば、数百ｎｍ～数μｍの範囲内である。凸部４２ａの高さは、ＥＭＬ６の層厚が前述した範囲内に設定されるとともに、ＩＬ４５の層厚とＥＭＬ４８の層厚との和が、凸部４２ａの高さとＡＮ４３の層厚とＨＴＬ４６の層厚との和よりも低くなるように形成されればよい。これにより、ＥＭＬ４８の上面の高さが、ＨＴＬ４６の上面及びＥＴＬ４７の上面の高さよりも低くなる。
　凸部４２ａ間のＲＬ４２の層厚は、ＲＥ４１とＡＮ４３及びＣＡ４４との間の絶縁性を確保できるとともに、加工が可能な厚みであればよい。凸部４２ａ間のＲＬ４２の層厚は、例えば、２０ｎｍ～１００ｎｍの範囲内であることが望ましい。凸部４２ａ間のＲＬ４２の層厚が２０ｎｍ以上であれば、トンネル効果の影響が無く、絶縁性を確保することができる。また、凸部４２ａの高さを考えれば、ＲＬ４２に、凸部４２ａ間のＲＬ４２よりも上方に突出する凸部４２ａを形成するには、凸部４２ａ間のＲＬ４２の層厚は、１００ｎｍ以下であることが望ましい。また、凸部４２ａ間のＲＬ４２の層厚を１００ｎｍ以下とすることで、凸部４２ａ間のＲＬ４２の層厚をそれぞれ均一にすることができる。
　ＡＮ４３及びＣＡ４４は、互いに離間して設けられ、互いに隣り合う凸部４２ａの少なくとも側面の一部を覆っている。
　図２７では、ＡＮ４３が、画素Ｐ毎に島状に形成された画素電極であり、凸部４２ａの上面において、隣り合う画素ＰのＡＮ４３と互いに分離されている場合を例に挙げて示している。このため、図２７に示す例では、凸部４２ａの一方の側面と他方の側面とを、互いに隣り合う画素ＰにおけるＡＮ４３がそれぞれ覆っている。各画素ＰにおけるＡＮ４３は、各画素Ｐにおける凸部４２ａの上面の一部から側面の一部にかけて覆っている。
　一方、ＣＡ４４は、各画素Ｐに共通な共通電極であり、ＡＮ４３が設けられた凸部４２ａに隣り合う凸部４２ａの一方の側面から他方の側面にかけて設けられている。
　ＡＮ４３は、導電性材料からなり、ＨＴＬ４６を介してＥＭＬ４８に正孔を注入する。ＣＡ４４は、導電性材料からなり、ＥＴＬ４７を介してＥＭＬ４８に電子を注入する。
　ＡＮ４３及びＣＡ４４には、前記ＡＮ２及びＣＡ７と同様の導電性材料を用いることができる。ＡＮ４３及びＣＡ４４は、同じ導電性材料で形成されていてもよく、互いに仕事関数が異なる材料で形成されていてもよい。
　ＨＴＬ４６（第１キャリア輸送層）は、ＡＮ４３からＥＭＬ４８に正孔を輸送する層であり、ＡＮ４３に電気的に接触している。ＥＴＬ４７（第２キャリア輸送層）は、ＣＡ４４からＥＭＬ４８に電子を輸送する層であり、ＣＡ４４に電気的に接触している。
　ＨＴＬ４６は、ＡＮ４３を介して、ＡＮ４３が形成された凸部４２ａの少なくとも側面の一部を覆っている。ＥＴＬ４７は、ＣＡ４４を介して、ＣＡ４４が形成された凸部４２ａの少なくとも側面の一部を覆っている。ＨＴＬ４６及びＥＴＬ４７は、それぞれ、互いに隣り合う凸部４２ａの一方の側面から他方の側面にかけて設けられている。
　ＨＴＬ４６は、平面視で、例えば、図１に示すＨＴＬ３の凸部３ａと同じ形状を有している。ＥＴＬ４７は、平面視で、例えば、図１に示すＥＴＬ５と同じ形状を有している。
　本実施形態でも、画素Ｐの四方の角には、図１に示すバンクＢＫと同様のバンクＢＫが設けられている。バンクＢＫは、画素Ｐの四方の角において、ＨＴＬ４６とＥＴＬ４７とを絶縁する。バンクＢＫは不透明であり、各凸部４２ａを覆う、ＨＴＬ４６及びＥＴＬ４７とともに、各画素Ｐを分離する（言い替えれば、各発光素子４０を分離する）分離壁として機能する。バンクＢＫは、ＨＴＬ４６の上面及びＥＴＬ４７の上面以上の高さを有するように形成される。
　ＨＴＬ４６には、ＨＴＬ３と同様の材料を用いることができる。ＥＴＬ４７には、ＥＴＬ５と同様の材料を用いることができる。バンクＢＫには、実施形態１に係るバンクＢＫと同様の材料を用いることができる。
　凸部４２ａ間のＲＬ４２上には、ＩＬ４５が、凸部４２ａを覆うＡＮ４３及びＣＡ４４のそれぞれのエッジ部を覆うように設けられている。ＩＬ４５は、互いに隣り合うＡＮ４３とＣＡ４４とを絶縁する。また、ＩＬ４５は、ＡＮ４３及びＣＡ４４のエッジカバーとしても機能する。これにより、ＡＮ４３及びＣＡ４４のエッジ部への電界集中を防止することができる。
　凸部４２ａ間において、ＨＴＬ４６は、ＩＬ４５を介して、ＡＮ４３上に形成されている。ＨＴＬ４６のエッジ部は、ＩＬ４５を介して、ＡＮ４３のエッジ部に重畳して設けられている。また、凸部４２ａ間において、ＥＴＬ４７は、ＩＬ４５を介して、ＣＡ４４上に形成されている。ＥＴＬ４７のエッジ部は、ＩＬ４５を介して、ＣＡ４４のエッジ部に重畳して設けられている。凸部４２ａ間において、ＨＴＬ４６及びＥＴＬ４７の下には、ＩＬ４５が、凸部４２ａ間のＲＬ４２の上面全体を覆うように形成されている。
　本実施形態によれば、このようにＩＬ４５が、凸部４２ａ間のＲＬ４２の上面全体を覆っていることで、基板１の表面に平行な方向に強制的に電流が流れる。このため、本実施形態によれば、発光素子４０を、平面方向に均一に発光させることができる。
　ＩＬ４５には、ＩＬ４と同様の絶縁材料を用いることができる。ＡＮ４３及びＣＡ４４とＲＥ４１との絶縁性はＲＬ４２により確保される。このため、ＩＬ４５は、連続膜として製膜可能な２ｎｍ以上の層厚を有していればよい。また、凸部４２ａの高さを考えれば、ＩＬ４５よりも上方に突出する凸部４２ａを形成するには、ＩＬ４５の層厚は、１００ｎｍ以下であることが望ましい。また、ＩＬ４５の層厚を１００ｎｍ以下とすることで、ＩＬ４５の層厚をそれぞれ均一にすることができる。
　ＥＭＬ４８は、ＩＬ４５と、ＨＴＬ４６と、ＥＴＬ４７と、バンクＢＫとで囲まれた凹部ＣＰ内に形成されている。言い替えれば、ＥＭＬ４８は、ＨＴＬ４６と、ＥＴＬ４７と、バンクＢＫとを側壁の一部に含む凹部ＣＰ内に形成されている。
　ＨＴＬ４６及びＥＴＬ４７とは、それぞれＥＭＬ４８の上方に位置せず、平面視で、ＥＭＬ４８を挟んで対向して設けられている。同様に、ＡＮ４３及びＣＡ４４は、それぞれＥＭＬ４８の上方に位置せず、平面視で、ＥＭＬ４８を挟んで対向して設けられている。
　凸部４２ａは、断面視で、順テーパ形状を有している。より具体的には、凸部４２ａは、上端が下端よりも小さい台形状の断面形状を有している。したがって、凸部４２ａを覆うＡＮ４３、ＣＡ４４、ＨＴＬ４６、ＥＴＬ４７は、それぞれ、断面視で、順テーパ状の外形を有し、凸部４２ａの側壁に沿った傾斜面を有している。
　このため、図２７に二点鎖線で示す枠Ｆ５で囲んで示すように、ＥＭＬ４８の一部は、ＥＴＬ４７の一部の上に重畳して形成されている。また、図２７に二点鎖線で示す枠Ｆ６で囲んで示すように、ＥＭＬ４８の一部は、ＨＴＬ４６の一部の上に重畳して形成されている。
　ＥＭＬ４８は、発光材料を含み、ＣＡ４４から輸送された電子と、ＡＮ４３から輸送された正孔との再結合により光を発する。上記発光材料には、ＥＭＬ６に用いられる発光材料と同様の発光材料を用いることができる。
　＜発光素子４０及び表示装置１００の製造方法＞
　次に、本実施形態に係る発光素子４０及び表示装置１００の製造方法について説明する。図２８は、本実施形態に係る発光素子４０及び表示装置１００の製造工程の一部を、工程順に示す断面図である。
　本実施形態では、まず、実施形態１と同様にして支持体としての基板１を準備する。その後、基板１上に、ＲＥ４１を、基板１の表示領域全面に、ベタ状に形成する（ステップＳ３１、反射電極形成工程）。
　ＲＥ４１は、実施形態１におけるＡＮ２と同様にして形成することができる。
　次に、ＲＥ４１上に、表面に複数の凸部４２ａを有するＲＬ４２を形成する（ステップＳ３２、樹脂層形成工程）。
　ＲＬ４２は、実施形態１におけるＨＴＬ３と同様にして形成することができる。本実施形態では、実施形態１におけるステップＳ２の代わりに、ＲＥ４１上に、ＲＬ４２となる樹脂膜をベタ状に成膜する。次いで、実施形態１におけるステップＳ３と同様にして、上記樹脂膜上に、エッチングマスクとして、該樹脂膜の表面を凹凸状に加工するためのマスクを形成する。次いで、実施形態１におけるステップＳ４と同様に、上記樹脂膜の表面を、ウエットエッチングまたはドライエッチングによりエッチングすることで、上記樹脂膜の表面を凹凸状に加工する。その後、上記マスクを除去する。これにより、上記ＲＬ４２が形成される。
　次に、互いに隣り合う凸部４２ａの少なくとも側面の一部を覆うように、ＡＮ４３及びＣＡ４４を形成する（ステップＳ３３、第１電極及び第２電極形成工程）。
　ＡＮ４３及びＣＡ４４は、同じ材料を用いて、同時に形成することができる。ＡＮ４３及びＣＡ４４は、実施形態１におけるＣＡ７と同様にして形成することができる。具体的には、まず、凸部４２ａを覆うように、ＲＬ４２上に、ＡＮ４３及びＣＡ４４となる導電層をベタ状に成膜する。次いで、上記導電層上にエッチングマスクを形成し、ウエットエッチングまたはドライエッチングにより導電層をエッチングした後、マスクを除去すればよい。なお、勿論、印刷法、蒸着法、ＣＶＤ法等によりＡＮ４３及びＣＡ４４を形成してもよい。
　上述したように、ＡＮ４３及びＣＡ４４に同じ材料を用いることで、ＡＮ４３とＣＡ４４とを同時に形成することができる。したがって、発光素子４０を、より短時間でより容易に形成することができる。
　但し、本実施形態は、これに限定されるものではなく、上記導電層の上に、仕事関数を調整するための導電層をさらに成膜してパターニングすることにより、互いに仕事関数が異なるＡＮ４３及びＣＡ４４を形成してもよい。
　次いで、凸部４２ａ間のＲＬ４２上に、凸部４２ａを覆うＡＮ４３及びＣＡ４４のそれぞれのエッジ部を覆うようにＩＬ４５を形成する（ステップＳ３４、絶縁層形成工程）。
　ＩＬ４５の形成には、ＩＬ４同様、スパッタ法、ＣＶＤ法、塗布法等、絶縁層の形成方法として従来公知の各種方法を用いることができる。
　次いで、ＡＮ４３を介して、該ＡＮ４３が形成された凸部４２ａの少なくとも側面の一部を覆うように、ＨＴＬ４６を形成する（ステップＳ３５、第１キャリア輸送層形成工程）。具体的には、上記ＩＬ４５上に、ＡＮ４３が形成された凸部４２ａを跨ぐように、ＨＴＬ４６を形成する。
　次いで、ＣＡ４４を介して、該ＣＡ４４が形成された凸部４２ａの少なくとも側面の一部を覆うように、ＥＴＬ４７を形成する（ステップＳ３６、第２キャリア輸送層形成工程）。具体的には、上記ＩＬ４５上に、ＣＡ４４が形成された凸部４２ａを跨ぐように、ＥＴＬ４７を形成する。
　ＨＴＬ４６及びＥＴＬ４７は、エッチングマスクを用いて、実施形態１におけるＨＴＬ３及びＥＴＬ５と同様の手法により形成することができる。なお、ステップＳ３５とステップＳ３６とは、順番が逆であってもよい。
　次いで、実施形態１におけるバンクＢＫの形成と同様の方法により、ＨＴＬ４６の上面及びＥＴＬ４７の上面以上の高さを有するバンクＢＫを形成する。これにより、各画素Ｐに、ＩＬ４５と、ＨＴＬ４６と、ＥＴＬ４７と、バンクＢＫとで囲まれた凹部ＣＰをそれぞれ形成する。
　次いで、上記凹部ＣＰに、ＥＭＬ４８を形成する（ステップＳ３７、発光層形成工程）。ＥＭＬ４８は、実施形態１におけるＥＭＬ６と同様にして形成することができる。
　その後、実施形態１と同様にして、封止樹脂２１及び封止基板２２による発光素子４０の封止を行う（ステップＳ３８、封止層形成工程）。これにより、本実施形態に係る表示装置１００が製造される。
　以上のように、本実施形態に係る発光素子４０は、ＡＮ４３と、ＨＴＬ４６と、ＣＡ４４と、ＥＴＬ４７と、ＥＭＬ４８とを備え、ＨＴＬ４６の一部の上に、ＥＭＬ４８の少なくとも一部が重畳し、ＥＴＬ４７の一部の上に、ＥＭＬ４８の一部が重畳している。ＨＴＬ４６とＥＴＬ４７とは、平面視で、ＥＭＬ４８を挟んで対向して設けられている。
　したがって、発光素子４０によれば、発光素子１０と同様の効果を得ることができる。このため、本実施形態でも、実施形態１と同様の効果を得ることができる。
　なお、本実施形態では、ＨＴＬ４６及びＥＴＬ４７が、平面視で、図１に示すＨＴＬ３の凸部３ａ及びＥＴＬ５と同じ形状を有している場合を例に挙げて説明した。しかしながら、ＨＴＬ４６及びＥＴＬ４７は、平面視で、図１１あるいは図１２に示すＨＴＬ３の凸部３ａ及びＥＴＬ５と同じ形状を有していてもよいことは、言うまでもない。
　＜変形例１＞
　図２９は、本変形例に係る表示装置１００の要部の概略構成を示す断面図である。
　図２８において、ステップＳ３４（絶縁層形成工程）は、ステップＳ３５（第１キャリア輸送層形成工程）及びステップＳ３６（第２キャリア輸送層形成工程）と、ステップＳ３７（発光層形成工程）と、の間で行われてもよい。
　このように、ＨＴＬ４６及びＥＴＬ４７を形成した後、互いに隣り合う凸部４２ａ間にＩＬ４５を形成することで、図２９に示す発光素子４０及び表示装置１００を製造することができる。
　図２９に示す発光素子４０及び表示装置１００は、以下の点を除けば、図２７に示す発光素子４０及び表示装置１００と同じである。本変形例では、ＨＴＬ４６のエッジ部は、ＡＮ４３のエッジ部上に、該ＡＮ４３のエッジ部に接して設けられている。また、ＥＴＬ４７のエッジ部は、ＣＡ４４のエッジ部上に、該ＣＡ４４のエッジ部に接して設けられている。ＩＬ４５は、ＩＬ４５が、ＨＴＬ４６及びＥＴＬ４７よりも上層に設けられており、ＡＮ４３のエッジ部、ＣＡ４４のエッジ部、ＨＴＬ４６のエッジ部、及びＥＴＬ４７のエッジ部を、それぞれ覆っている。
　本変形例によれば、上記各エッジ部にのみ電界が集中することを防止することができるとともに、基板１の表面に平行な方向に電流が流れる。このため、平面方向に均一に発光させることができる発光素子４０及び表示装置１００を製造することができる。
　＜変形例２＞
　図３０は、本変形例に係る表示装置１００の要部の概略構成を示す断面図である。
　図２８において、ステップＳ３４（絶縁層形成工程）は、ステップＳ３２（樹脂層形成工程）と、ステップＳ３３（第１電極及び第２電極形成工程）と、の間で行われてもよい。
　本変形例によれば、ＡＮ４３及びＣＡ４４を形成する前に、互いに隣り合う凸部４２ａ間にＩＬ４５を形成することで、図３０に示す発光素子４０及び表示装置１００を製造することができる。
　図３０に示す発光素子４０及び表示装置１００は、以下の点を除けば、図２７に示す発光素子４０及び表示装置１００と同じである。本変形例では、ＩＬ４５が、ＡＮ４３及びＣＡ４４よりも下層に設けられており、凸部４２ａのエッジ部を覆っている。ＡＮ４３のエッジ部及びＣＡ４４のエッジ部は、ＩＬ４５上に設けられている。ＨＴＬ４６のエッジ部は、ＡＮ４３のエッジ部上に、該ＡＮ４３のエッジ部に接して設けられている。また、ＥＴＬ４７のエッジ部は、ＣＡ４４のエッジ部上に、該ＣＡ４４のエッジ部に接して設けられている。
　本変形例によれば、凸部４２ａのエッジ部にのみ電界が集中することを防止することができるとともに、基板１の表面に平行な方向に電流が流れる。このため、平面方向に均一に発光させることができる発光素子４０及び表示装置１００を製造することができる。
　＜変形例３＞
　図３１は、本変形例に係る表示装置１００の要部の概略構成を示す断面図である。
　図３１に示す発光素子４０及び表示装置１００は、以下の点を除けば、図２７に示す発光素子４０及び表示装置１００と同じである。本変形例では、ＡＮ４３及びＣＡ４４が、それぞれ光反射電極である。本変形例では、ＲＥ４１を設ける代わりに、共通電極であるＣＡ４４が、凸部４２ａ間において、画素電極であるＡＮ４３のエッジ部に向かって、該ＡＮ４３のエッジ部近傍まで延設されている。このため、本変形例では、凹部ＣＰの底面にＣＡ４４が延設されている。ＩＬ４５は、凸部４２ａ間のＣＡ４４の上面及びエッジ部を覆うとともにＡＮ４３のエッジ部を覆うように、凸部４２ａ間全体に渡って形成されている。
　ＣＡ４４のエッジ部とＡＮ４３のエッジ部とは、ＣＡ４４とＡＮ４３との絶縁性が確保されさえすれば、できるだけ近接して設けられていることが望ましく、ＣＡ４４とＡＮ４３との絶縁性が確保される最低限の距離だけ離間して対面することが最も望ましい。このため、ＣＡ４４のエッジ部とＡＮ４３のエッジ部との間の距離は、縦方向及び横方向に同等の絶縁性を持たせるため、少なくともＩＬ４５の典型的な厚さである２０ｎｍ以上であることが望ましい。また、ＣＡ４４のエッジ部とＡＮ４３のエッジ部との間の距離が離れるに従い、ＩＬ４５を形成する際にＣＡ４４のエッジ部とＡＮ４３のエッジ部との間の直上に凹みを生じやすくなるため、この距離は、ＩＬ４５の均一性維持の観点から、１００ｎｍ以下であることが望ましい。
　本変形例では、ＲＥ４１を必要としないことから、ステップＳ３１の反射電極形成工程を行うことなく、ステップＳ３２（樹脂層形成工程）において、基板１上に、ＲＬ４２を形成する。次いで、ステップＳ３３（第１電極及び第２電極形成工程）において、ＣＡ４４を、互いに隣り合う凸部４２ａ間に延設して形成する。その後、図２７に示すステップＳ３４～ステップＳ３８を行う。これにより、本変形例に係る表示装置１００を製造することができる。
　以上のように、本変形例によれば、別途ＲＥ４１を形成することなく、ＥＭＬ４８の上面方向から容易に光を取り出すことができる発光素子４０を製造することができる。
　なお、本変形例では、ＡＮ４３が画素電極であり、ＣＡ４４が共通電極である場合を例に挙げて説明した。しかしながら、前述したように、ＣＡ４４が画素電極であり、ＡＮ４３が共通電極であってもよい。また、ＣＡ４４に代えて、ＡＮ４３が、凸部４２ａ間において、ＣＡ４４のエッジ部に向かって、該ＣＡ４４のエッジ部近傍まで延設されていてもよい。
　＜変形例４＞
　図３２は、本変形例に係る発光素子５０の要部の概略構成を示す断面図である。
　発光素子５０は、実施形態３に係る発光素子３０同様、ＨＴＬ４６及びＥＴＬ４７が、平面視で、一方を中心とし、他方が、上記一方の外周を囲む同心形状を有していてもよい。
　図３２に示す例では、ＥＴＬ４７が、ＨＴＬ４６を中心とする同心形状を有している場合を例に挙げて図示している。図３２に示す発光素子５０は、ＨＴＬ４６が画素Ｐの中心に位置し、ＥＴＬ４７がＨＴＬ４６を取り囲むように、ＨＴＬ４６の外周を枠状に囲んでいる。ＥＴＬ４７は、隣接する画素Ｐに向かって延設されている。
　ＨＴＬ４６で覆われた凸部４２ａの外形と、ＥＴＬ４７で覆われた凸部４２ａの外形とは、平面視で相似形状を有していてもよい。また、平面視で、画素Ｐの外形は、凸部４２ａの外形と相似形状を有している。凸部４２ａの外形並びに画素Ｐの外形は、円形、縦楕円形、横楕円形、正多角形状（正ｎ角形状、ｎは３以上の整数）の何れであってもよい。但し、本変形例でも、ｎ＝５の正五角形及びｎが５の整数倍の多角形は、画素Ｐ間に隙間がないように複数の画素Ｐを並べて形成することができない。このため、ｎ≠（５の整数倍）であることが望ましい。
　なお、各画素ＰにおけるＨＴＬ４６及びＥＴＬ４７は、平面視で、互いの対向面に、凹部ＣＰ内に櫛歯状に突出する凸部をそれぞれ有していてもよい。
　本変形例に係る発光素子５０でも、実施形態４同様、横方向の電界が、周囲に均等に分布するので、平面方向に均一に発光させることができる。
　なお、上述したように、図３２に示す例では、ＡＮ４３が画素電極であり、ＣＡ４４が共通電極であり、ＥＴＬ４７が、ＨＴＬ４６を中心とする同心形状を有している場合を例に挙げて図示した。しかしながら、ＣＡ４４が画素電極であり、ＡＮ４３が共通電極であってもよく、ＨＴＬ４６が、ＥＴＬ４７を中心とする同心形状を有していてもよいことは、言うまでもない。
　本開示は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
　　２、４３　　ＡＮ（陽極）
　　３、４６　　ＨＴＬ（正孔輸送層）
　　３ａ、３ａ３、３ｂ、５ｄ、４２ａ　　凸部
　　３ａ１、４ａ、５ａ　　縦線部
　　４ｂ、５ｂ　　横線部
　　３ａ２、４ｃ、５ｃ　　枝線部（櫛歯部分）
　　４、４５　　ＩＬ（絶縁層）
　　５、４７　　ＥＴＬ（電子輸送層）
　　６、４８　　ＥＭＬ
　　７、４４　　ＣＡ（陰極）
　　１０、１０Ｒ、１０Ｇ、１０Ｂ、３０、４０、４０Ｒ、４０Ｇ、４０Ｂ、５０　　発光素子
　　２２　　封止基板（封止層）
　　４１　　ＲＥ（反射電極）
　　４２　　ＲＬ（樹脂層）
　１００　　表示装置

Claims (20)

  1. 　第１電極と、上記第１電極に電気的に接触する第１キャリア輸送層と、上記第１電極とは離間して設けられた第２電極と、上記第２電極に電気的に接触する第２キャリア輸送層と、発光層とを備え、
    　上記第１キャリア輸送層の一部の上に、上記発光層の少なくとも一部が重畳するとともに、上記第２キャリア輸送層の一部の上に、上記発光層の一部が重畳し、
    　平面視で、上記第１キャリア輸送層と上記第２キャリア輸送層とが上記発光層を挟んで対向して設けられていることを特徴とする発光素子。
  2. 　上記第１キャリア輸送層上に設けられた絶縁層をさらに備え、
    　上記第１電極は光反射電極であり、
    　上記第１キャリア輸送層は、上記第１電極上に形成されているとともに、上方に突出する凸部を有し、
    　上記第２キャリア輸送層は、上記絶縁層上に、平面視で、上記凸部に対向するように、上方に突出して形成されており、
    　上記発光層は、上記凸部及び上記第２キャリア輸送層を側壁の一部に含む凹部内に形成されていることを特徴とする請求項１に記載の発光素子。
  3. 　上記凹部の底面が上記絶縁層で形成されていることを特徴とする請求項２に記載の発光素子。
  4. 　上記第２電極は、上記第２キャリア輸送層の上面の少なくとも一部に接するとともに上記発光層には接しないように形成されていることを特徴とする請求項２または３に記載の発光素子。
  5. 　上記第２電極は、上記第２電極の下面が上記第２キャリア輸送層の上面と同一形状を有するように上記第２キャリア輸送層に重畳して形成されていることを特徴とする請求項２～４の何れか１項に記載の発光素子。
  6. 　複数の凸部を有する樹脂層をさらに備え、
    　上記第１電極及び上記第２電極は、互いに隣り合う上記凸部の少なくとも側面の一部を覆っており、
    　上記第１キャリア輸送層は、上記第１電極を介して、上記第１電極が形成された上記凸部の少なくとも側面の一部を覆っており、
    　上記第２キャリア輸送層は、上記第２電極を介して、上記第２電極が形成された上記凸部の少なくとも側面の一部を覆っており、
    　上記発光層は、上記第１キャリア輸送層及び上記第２キャリア輸送層を側壁の一部に含む凹部内に形成されていることを特徴とする請求項１に記載の発光素子。
  7. 　反射電極をさらに備え、
    　上記樹脂層は、上記反射電極上に形成されていることを特徴とする請求項６に記載の発光素子。
  8. 　上記第１電極及び上記第２電極が光反射電極であり、
    　上記第１電極及び上記第２電極の少なくとも一方が、互いに隣り合う上記凸部間に延設されていることを特徴とする請求項６に記載の発光素子。
  9. 　上記第２キャリア輸送層が半導体からなることを特徴とする請求項１～８の何れか１項に記載の発光素子。
  10. 　上記第１キャリア輸送層が半導体からなることを特徴とする請求項１～９の何れか１項に記載の発光素子。
  11. 　上記第１キャリア輸送層および上記第２キャリア輸送層が不透明であることを特徴とする請求項９または１０に記載の発光素子。
  12. 　上記発光層上に、該発光層に隣接して、封止層が設けられていることを特徴とする請求項１～１１の何れか１項に記載の発光素子。
  13. 　上記第１キャリア輸送層及び上記第２キャリア輸送層が、平面視で、櫛状に形成されており、それぞれの櫛歯部分が互いに噛み合うように交互に配置されていることを特徴とする請求項１～１２の何れか１項に記載の発光素子。
  14. 　上記第１キャリア輸送層及び上記第２キャリア輸送層が、平面視で、一方を中心とし、他方が、上記一方の外周を囲む同心形状を有していることを特徴とする請求項１～１３の何れか１項に記載の発光素子。
  15. 　請求項１～１４の何れか１項に記載の発光素子を備えていることを特徴とする表示装置。
  16. 　第１電極と、上記第１電極に電気的に接触する第１キャリア輸送層と、上記第１電極とは離間して設けられた第２電極と、上記第２電極に電気的に接触する第２キャリア輸送層と、発光層とを備え、上記第１キャリア輸送層の一部の上に、上記発光層の少なくとも一部が重畳するとともに、上記第２キャリア輸送層の一部の上に、上記発光層の一部が重畳し、平面視で、上記第１キャリア輸送層と上記第２キャリア輸送層とが上記発光層を挟んで対向して設けられている発光素子の製造方法であって、
    　上記第１キャリア輸送層を形成する工程と、
    　上記第１キャリア輸送層から離間して上記第２キャリア輸送層を形成する工程と、
    　平面視で、上記第１キャリア輸送層と上記第２キャリア輸送層との間の空間部に上記発光層を形成する工程と、を含むことを特徴とする発光素子の製造方法。
  17. 　上記第１キャリア輸送層を形成する工程の前に、上記第１電極を形成する工程を含み、
    　上記第１電極は光反射電極であり、上記第１キャリア輸送層を形成する工程では、上記第１電極上に、上記第１キャリア輸送層が、上方に突出する凸部を有するように上記第１キャリア輸送層を形成するとともに、
    　上記第２キャリア輸送層を形成する工程では、上記第１キャリア輸送層上に、絶縁層を介して上記第２キャリア輸送層を形成することを特徴とする請求項１６に記載の発光素子の製造方法。
  18. 　複数の凸部を有する樹脂層を形成する工程と、
    　互いに隣り合う上記凸部の少なくとも側面の一部を覆うように上記第１電極及び上記第２電極を形成する工程と、をさらに含み、
    　上記第１キャリア輸送層を形成する工程では、上記第１電極を介して、上記第１電極が形成された上記凸部の少なくとも側面の一部を覆うように上記第１キャリア輸送層を形成するとともに、
    　上記第２キャリア輸送層を形成する工程では、上記第２電極を介して、上記第１電極が形成された上記凸部の少なくとも側面の一部を覆うように上記第２キャリア輸送層を形成することを特徴とする請求項１６に記載の発光素子の製造方法。
  19. 　上記樹脂層を形成する前に、反射電極を形成する工程を含み、
    　上記樹脂層を形成する工程では、上記反射電極上に上記樹脂層を形成することを特徴とする請求項１８に記載の発光素子の製造方法。
  20. 　上記第１電極及び上記第２電極が光反射電極であり、
    　上記第１電極及び上記第２電極を形成する工程では、上記第１電極及び上記第２電極の少なくとも一方を、互いに隣り合う上記凸部間に延設して形成することを特徴とする請求項１８に記載の発光素子の製造方法。
PCT/JP2019/043748 2019-11-07 2019-11-07 発光素子及び表示装置並びに発光素子の製造方法 WO2021090450A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201980101919.0A CN114616923B (zh) 2019-11-07 2019-11-07 发光元件、显示装置以及发光元件的制造方法
US17/772,425 US20220376008A1 (en) 2019-11-07 2019-11-07 Light-emitting element and display device, and production method for light-emitting element
PCT/JP2019/043748 WO2021090450A1 (ja) 2019-11-07 2019-11-07 発光素子及び表示装置並びに発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/043748 WO2021090450A1 (ja) 2019-11-07 2019-11-07 発光素子及び表示装置並びに発光素子の製造方法

Publications (1)

Publication Number Publication Date
WO2021090450A1 true WO2021090450A1 (ja) 2021-05-14

Family

ID=75849681

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/043748 WO2021090450A1 (ja) 2019-11-07 2019-11-07 発光素子及び表示装置並びに発光素子の製造方法

Country Status (3)

Country Link
US (1) US20220376008A1 (ja)
CN (1) CN114616923B (ja)
WO (1) WO2021090450A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04363892A (ja) * 1991-03-12 1992-12-16 Nippon Sheet Glass Co Ltd 直流エレクトロルミネッセンス素子
JPH05258859A (ja) * 1991-12-30 1993-10-08 Eastman Kodak Co 発光装置及びその製造方法
JPH1050477A (ja) * 1996-07-29 1998-02-20 Hokuriku Electric Ind Co Ltd Ｅｌ素子とその製造方法
JPH11504754A (ja) * 1995-11-28 1999-04-27 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 有機エレクトロルミネセント・デバイスを改良するために使用される有機／無機合金
JPH11354279A (ja) * 1998-06-09 1999-12-24 Idemitsu Kosan Co Ltd 有機エレクトロルミネッセンス素子
JP2002260843A (ja) * 2001-03-01 2002-09-13 Nec Corp 有機発光デバイス
JP2006066395A (ja) * 2004-08-25 2006-03-09 Samsung Electronics Co Ltd 半導体ナノ結晶を含有する白色発光有機／無機ハイブリッド電界発光素子
WO2007043696A1 (ja) * 2005-10-14 2007-04-19 Pioneer Corporation 薄膜半導体素子および表示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3800284B2 (ja) * 1998-12-29 2006-07-26 セイコーエプソン株式会社 発光装置
KR100552972B1 (ko) * 2003-10-09 2006-02-15 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
JP4165478B2 (ja) * 2003-11-07 2008-10-15 セイコーエプソン株式会社 発光装置及び電子機器
JP4121514B2 (ja) * 2004-07-22 2008-07-23 シャープ株式会社 有機発光素子、及び、それを備えた表示装置
GB0422913D0 (en) * 2004-10-15 2004-11-17 Elam T Ltd Electroluminescent devices
JP4742317B2 (ja) * 2006-09-01 2011-08-10 カシオ計算機株式会社 表示装置及びその製造方法
CN102272970B (zh) * 2009-02-10 2014-12-10 松下电器产业株式会社 发光元件、具备发光元件的发光装置以及发光元件的制造方法
JP2011014347A (ja) * 2009-07-01 2011-01-20 Casio Computer Co Ltd 発光装置及び発光装置の製造方法
JP4913927B1 (ja) * 2010-09-01 2012-04-11 昭和電工株式会社 エレクトロルミネッセント素子、表示装置および照明装置
KR101941178B1 (ko) * 2012-09-28 2019-01-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
WO2014200067A1 (ja) * 2013-06-13 2014-12-18 コニカミノルタ株式会社 有機エレクトロルミネッセンス素子、及び、電子機器
KR102277029B1 (ko) * 2014-02-24 2021-07-14 삼성디스플레이 주식회사 표시장치 및 그 제조 방법
CN109119509B (zh) * 2017-06-23 2023-10-27 松下知识产权经营株式会社 光检测元件
TWI626575B (zh) * 2017-06-30 2018-06-11 敦泰電子有限公司 內嵌式觸控有機發光二極體面板及其製造方法
CN109216413B (zh) * 2017-06-30 2023-06-23 天马微电子股份有限公司 Oled显示设备及其制造方法
CN109616490A (zh) * 2017-10-03 2019-04-12 天马日本株式会社 Oled显示装置及其制造方法
CN110416429A (zh) * 2019-07-23 2019-11-05 深圳市华星光电半导体显示技术有限公司 有机发光显示器件及其制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04363892A (ja) * 1991-03-12 1992-12-16 Nippon Sheet Glass Co Ltd 直流エレクトロルミネッセンス素子
JPH05258859A (ja) * 1991-12-30 1993-10-08 Eastman Kodak Co 発光装置及びその製造方法
JPH11504754A (ja) * 1995-11-28 1999-04-27 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 有機エレクトロルミネセント・デバイスを改良するために使用される有機／無機合金
JPH1050477A (ja) * 1996-07-29 1998-02-20 Hokuriku Electric Ind Co Ltd Ｅｌ素子とその製造方法
JPH11354279A (ja) * 1998-06-09 1999-12-24 Idemitsu Kosan Co Ltd 有機エレクトロルミネッセンス素子
JP2002260843A (ja) * 2001-03-01 2002-09-13 Nec Corp 有機発光デバイス
JP2006066395A (ja) * 2004-08-25 2006-03-09 Samsung Electronics Co Ltd 半導体ナノ結晶を含有する白色発光有機／無機ハイブリッド電界発光素子
WO2007043696A1 (ja) * 2005-10-14 2007-04-19 Pioneer Corporation 薄膜半導体素子および表示装置

Also Published As

Publication number Publication date
CN114616923B (zh) 2025-04-01
US20220376008A1 (en) 2022-11-24
CN114616923A (zh) 2022-06-10

Similar Documents

Publication Publication Date Title
KR102800331B1 (ko) 디스플레이 장치 및 그 제조 방법
KR20200062863A (ko) 디스플레이 장치 및 제조 방법
CN112186124B (zh) 有机发光二极管和显示面板
WO2021044558A1 (ja) 発光素子、発光デバイス、発光素子の製造方法
KR102613051B1 (ko) 고해상도 디스플레이 장치
US11903287B2 (en) Light emitting element, light emitting device, and method for manufacturing light emitting element
CN112640579B (zh) 显示设备
WO2021100104A1 (ja) 発光素子、発光デバイス
KR102797522B1 (ko) 반도체 발광 소자 및 이의 제조 방법
US11424388B2 (en) Light-emitting device and display device including the same
US9099594B2 (en) Nitride semiconductor light-emitting element
KR102754851B1 (ko) 유기발광 표시 장치
CN113508642B (zh) 显示装置及显示装置的制造方法
US20230337455A1 (en) Light-emitting element, light-emitting device, method for manufacturing light-emitting element, and method for driving light-emitting element
CN112640580B (zh) 显示设备及显示设备的制造方法
WO2021090450A1 (ja) 発光素子及び表示装置並びに発光素子の製造方法
US11978728B2 (en) Display device
KR102574597B1 (ko) 발광 표시 장치
US20240088328A1 (en) Light-emitting device, light-emitting substrate, and method for manufacturing light-emitting device
KR101768956B1 (ko) 유기발광표시장치 및 그 제조방법
KR102515632B1 (ko) 유기 발광 표시 장치
WO2021053787A1 (ja) 発光素子および表示デバイス
US12342674B2 (en) Light-emitting element and display device
US20240055551A1 (en) Light-emitting device
US20240431147A1 (en) Light-emitting device and production method therefor

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19951432

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19951432

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP