WO2021044599A1

WO2021044599A1 - 無停電電源システム

Info

Publication number: WO2021044599A1
Application number: PCT/JP2019/035052
Authority: WO
Inventors: 俊樹中森
Original assignee: 東芝三菱電機産業システム株式会社
Priority date: 2019-09-05
Filing date: 2019-09-05
Publication date: 2021-03-11
Also published as: US20220069616A1; KR20210108464A; JP7087062B2; CN113396519B; KR102672876B1; CN113396519A; JPWO2021044599A1; US11462938B2

Abstract

マスタ制御部（２０）は、複数の無停電電源装置（Ｕ）を制御する。複数の無停電電源装置（Ｕ）の各々はスレーブ制御部（１５）と、少なくともインバータ（８）の直流入力電圧、交流出力電圧および出力電流を検出する検出回路（４１～４３）とを含む。マスタ制御部（２０）は、各複数の無停電電源装置（Ｕ）のスレーブ制御部（１５）から送信される検出回路（４１～４３）の検出値に基づいて、複数の無停電電源装置（Ｕ）に共通する第１の電圧指令値および第２の電圧指令値を生成する。マスタ制御部（２０）は、生成した第１の電圧指令値および第２の電圧指令値を各無停電電源装置（Ｕ）のスレーブ制御部（１５）に対して送信する。スレーブ制御部（１５）は、受信した第１の電圧指令値に従ってコンバータ（４）を制御するための第１の制御信号を生成する。スレーブ制御部（１５）は、受信した第２の電圧指令値に従ってインバータ（８）を制御するための第２の制御信号を生成する。

Description

無停電電源システム

　この発明は、無停電電源システムに関する。

　特開２００９－１４２０７８号公報（特許文献１）には、複数の電源ユニットと、複数の電源ユニットに共通に設けられる主制御ユニットと、電源ユニットごとに個別に設けられるユニット制御装置とを備える無停電電源装置が開示される。この無停電電源装置において、主制御装置は、各電源ユニットの電力変換装置を動作させるゲートパルスを１ユニット分だけ生成するように構成される。各電源ユニットのユニット制御装置は、電源ユニットの電流情報に基づいてゲートパルスを調整することにより、電源ユニットの出力電流のアンバランスを補正するように構成される。

特開２００９－１４２０７８号公報

　上記特許文献１に記載される無停電電源装置によれば、高機能で高価なＣＰＵを電源ユニットに設けることが不要となるため、コストアップを抑制しつつ、無停電電源装置の容量を変更することができる。

　しかしながら、主制御装置がゲートパルスを各電源ユニットのユニット制御装置に対して送信する際、ゲートパルスにノイズが重畳する場合がある。この場合、ユニット制御装置が、ノイズが重畳されたゲートパルスを用いて各電源ユニットの電力変換装置を動作させることにより、各電源ユニットの誤動作を引き起こす可能性が懸念される。

　本発明はこのような問題点を解決するためになされたものであって、本発明の目的は、負荷に対して並列接続される複数の無停電電源装置を安定的に動作させることができる無停電電源システムを提供することである。

　本発明のある局面では、無停電電源システムは、複数の無停電電源装置と、マスタ制御部とを備える。複数の無停電電源装置は、負荷に対して並列接続される。マスタ制御部は、複数の無停電電源装置を制御する。複数の無停電電源装置の各々は、コンバータ、インバータ、検出回路およびスレーブ制御部を含む。コンバータは、交流電源から供給される交流電力を直流電力に変換する。インバータは、コンバータまたは電力貯蔵装置から供給される直流電力を交流電力に変換して負荷に供給する。検出回路は、少なくともインバータの直流入力電圧、インバータの交流出力電圧およびインバータの出力電流を検出する。スレーブ制御部は、マスタ制御部と通信接続され、コンバータおよびインバータを制御する。マスタ制御部は、各複数の無停電電源装置のスレーブ制御部から送信される検出回路の検出値に基づいて、複数の無停電電源装置に共通する第１の電圧指令値および第２の電圧指令値を生成する。マスタ制御部は、生成した第１の電圧指令値および第２の電圧指令値を各複数の無停電電源装置のスレーブ制御部に対して送信する。スレーブ制御部は、受信した第１の電圧指令値に従ってコンバータを制御するための第１の制御信号を生成する。スレーブ制御部は、受信した第２の電圧指令値に従ってインバータを制御するための第２の制御信号を生成する。

　この発明によれば、負荷に対して並列接続される複数の無停電電源装置を安定的に動作させることができる無停電電源システムを提供することができる。

実施の形態に係る無停電電源システムの全体構成を示す回路ブロック図である。コンバータおよびインバータの構成例を示す回路図である。双方向チョッパの構成例を示す回路図である。制御装置および制御回路の制御構成の一例を説明する機能ブロック図である。電圧指令生成部の構成例を説明する機能ブロック図である。チェック回路の構成例を説明する機能ブロック図である。補正回路、ＰＷＭ回路およびデッドタイム生成回路の構成例を説明する機能ブロック図である。補正回路、ＰＷＭ回路およびデッドタイム生成回路の構成例を説明する機能ブロック図である。補正回路、ＰＷＭ回路およびデッドタイム生成回路の構成例を説明する機能ブロック図である。

　以下、この発明の実施の形態について図面を参照して詳細に説明する。なお、以下では、図中の同一または相当部分には同一符号を付してその説明は原則的に繰り返さないものとする。

　＜無停電電源システムの全体構成＞
　図１は、実施の形態に係る無停電電源システムの全体構成を示す回路ブロック図である。図１を参照して、無停電電源システムは、複数（図１では３つ）の無停電電源装置Ｕ１～Ｕ３、制御装置２０、および複数のバッテリＢ１～Ｂ３を備える。以下の説明では、複数の無停電電源装置Ｕ１～Ｕ３を「無停電電源装置Ｕ」と総称し、複数のバッテリＢ１～Ｂ３を「バッテリＢ」と総称する場合がある。

　無停電電源装置Ｕ１～Ｕ３の各々は、入力端子Ｔ１、バッテリ端子Ｔ２および出力端子Ｔ３を含む。入力端子Ｔ１は、商用交流電源１００から商用周波数の交流電力を受ける。無停電電源システムは、実際には商用交流電源１００から三相交流電力（Ｕ相交流電力、Ｖ相交流電力、Ｗ相交流電力）を受けるが、図面および説明の簡単化のため、図１では一相分の回路のみ示されている。

　無停電電源装置Ｕ１～Ｕ３のバッテリ端子Ｔ２は、バッテリ（電力貯蔵装置）Ｂ１～Ｂ３にそれぞれ接続される。バッテリＢ１～Ｂ３の各々は、直流電力を蓄える。バッテリ端子Ｔ２にはバッテリＢの代わりにコンデンサが接続されていてもよい。

　出力端子Ｔ３は、負荷１０２に接続される。負荷１０２は、交流電力によって駆動される。無停電電源装置Ｕ１～Ｕ３は、負荷１０２に対して並列接続されている。無停電電源システムの通常運転時、無停電電源装置Ｕ１～Ｕ３が運転状態にされ、無停電電源装置Ｕ１～Ｕ３から負荷１０２に商用周波数の交流電力が供給される。無停電電源装置Ｕ１～Ｕ３のうちの負荷１０２の運転に必要な適正運転台数（たとえば２台）の無停電電源装置（たとえばＵ１，Ｕ２）のみが運転状態にされ、残りの無停電電源装置（この場合はＵ３）は待機状態にされる構成としてもよい。

　無停電電源装置Ｕ１～Ｕ３の各々は、さらに、スイッチＳ１～Ｓ３、コンデンサ１，５，１０、リアクトル２，９、コンバータ４、直流ライン６、双方向チョッパ７、インバータ８、電流検出器１２，１３、および制御回路１５を備える。

　スイッチＳ１およびリアクトル２は、入力端子Ｔ１とコンバータ４の入力ノードとの間に直列接続される。コンデンサ１は、スイッチＳ１およびリアクトル２の間のノードＮ１に接続される。スイッチＳ１は、対応する無停電電源装置Ｕが運転状態にされた場合にオン（導通）され、対応する無停電電源装置Ｕが待機状態にされた場合にオフ（非導通）される。ノードＮ１に現れる交流入力電圧Ｖｉの瞬時値は、制御回路１５によって検出される。交流入力電圧Ｖｉの瞬時値に基づいて、停電の発生の有無などが判別される。電流検出器１３は、入力端子Ｔ１（すなわち商用交流電源１００）からスイッチＳ１を介してノードＮ１に流れる電流（以下、入力電流とも称する）Ｉｉの瞬時値を検出し、その検出値を示す信号Ｉｉを制御回路１５に与える。

　コンデンサ１およびリアクトル２は、交流入力フィルタ３を構成する。交流入力フィルタ３は、低域通過フィルタであり、商用交流電源１００からコンバータ４に商用周波数の交流電力を通過させ、コンバータ４で発生するスイッチング周波数の信号が商用交流電源１００に伝達することを防止する。

　コンバータ４は、制御回路１５によって制御され、商用交流電源１００から交流電力が供給されている通常時は、交流電力を直流電力に変換して直流ライン６に出力する。商用交流電源１００からの交流電力の供給が停止された停電時は、コンバータ４の運転は停止される。コンバータ４の出力電圧は、所望の値に制御可能になっている。

　コンデンサ５は、直流ライン６に接続され、直流ライン６の電圧を平滑化させる。直流ライン６に現れる直流電圧Ｖｄの瞬時値は、制御回路１５によって検出される。直流ライン６は、双方向チョッパ７の高電圧側ノードに接続され、双方向チョッパ７の低電圧側ノードはスイッチＳ２を介してバッテリ端子Ｔ２に接続される。

　スイッチＳ２は、対応する無停電電源装置Ｕの使用時はオンされ、対応する無停電電源装置Ｕおよび対応するバッテリＢのメンテナンス時はオフされる。バッテリ端子Ｔ２に現れるバッテリＢの端子間電圧Ｖｂの瞬時値は、制御回路１５によって検出される。電流検出器１４は、双方向チョッパ７からスイッチＳ２を介してバッテリ端子Ｔ２（すなわちバッテリＢ）に流れる電流（以下、バッテリ電流とも称する）Ｉｂの瞬時値を検出し、その検出値を示す信号Ｉｂを制御回路１５に与える。

　双方向チョッパ７は、制御回路１５によって制御され、商用交流電源１００から交流電力が供給されている通常時は、コンバータ４によって生成された直流電圧Ｖｄを降圧してバッテリＢに与える。また，双方向チョッパ７は、バッテリＢの直流電力をインバータ８に供給する場合、バッテリＢの端子間電圧（以下、バッテリ電圧とも称する）Ｖｂを昇圧して直流ライン６に出力する。直流ライン６は、インバータ８の入力ノードに接続されている。

　インバータ８は、制御回路１５によって制御され、コンバータ４または双方向チョッパ７から直流ライン６を介して供給される直流電力を商用周波数の交流電力に変換して出力する。すなわち、インバータ８は、通常時はコンバータ４から直流ライン６を介して供給される直流電力を交流電力に変換し、停電時はバッテリＢから双方向チョッパ７を介して供給される直流電力を交流電力に変換する。インバータ８の出力電圧は、所望の値に制御可能になっている。

　インバータ８の出力ノードはリアクトル９の一方端子に接続され、リアクトル９の他方端子（ノードＮ２）はスイッチＳ３を介して出力端子Ｔ３に接続される。コンデンサ１０は、ノードＮ２に接続される。ノードＮ２に現れる交流出力電圧Ｖｏの瞬時値は、制御回路１５によって検出される。電流検出器１２は、ノードＮ２からスイッチＳ３を介して出力端子Ｔ３（すなわち負荷１０２）に流れる電流（以下、出力電流とも称する）Ｉｏの瞬時値を検出し、その検出値を示す信号Ｉｏを制御回路１５に与える。

　リアクトル９およびコンデンサ１０は、交流出力フィルタ１１を構成する。交流出力フィルタ１１は、低域通過フィルタであり、インバータ８で生成された商用周波数の交流電力を出力端子Ｔ３に通過させ、インバータ８で発生するスイッチング周波数の信号が出力端子Ｔ３に伝達されることを防止する。スイッチＳ３は、制御回路１５によって制御され、対応する無停電電源装置Ｕの使用時にオンされ、対応する無停電電源装置Ｕのメンテナンス時にオフされる。

　コンバータ４、双方向チョッパ７およびインバータ８は、半導体スイッチング素子により構成される。半導体スイッチング素子としては、たとえばＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）が適用される。半導体スイッチング素子の制御方式として、ＰＷＭ（Pulse　Width　Modulation）制御を適用することができる。図２は、コンバータ４およびインバータ８の構成例を示す回路図である。

　図２を参照して、コンバータ４は、ＩＧＢＴＱ１～Ｑ６およびダイオードＤ１～Ｄ６を含む。ＩＧＢＴＱ１～Ｑ３のコレクタはともに直流正母線Ｌｐに接続され、それらのエミッタはそれぞれ入力ノード４ａ，４ｂ，４ｃに接続される。

　入力ノード４ａ，４ｂ，４ｃはそれぞれ図示しないリアクトル２ａ，２ｂ，２ｃの他方端子に接続される。ＩＧＢＴＱ４～Ｑ６のコレクタはそれぞれ入力ノード４ａ，４ｂ，４ｃに接続され、それらのエミッタはともに直流負母線Ｌｎに接続される。ダイオードＤ１～Ｄ６は、それぞれＩＧＢＴＱ１～Ｑ６に逆並列に接続される。

　ＩＧＢＴＱ１，Ｑ４はそれぞれゲート信号Ａ１，Ｂ１によって制御され、ＩＧＢＴＱ２，Ｑ５はそれぞれゲート信号Ａ２，Ｂ２によって制御され、ＩＧＢＴＱ３，Ｑ６はそれぞれゲート信号Ａ３，Ｂ３によって制御される。ゲート信号Ｂ１，Ｂ２，Ｂ３は、それぞれゲート信号Ａ１，Ａ２，Ａ３の反転信号である。

　ＩＧＢＴＱ１～Ｑ３は、それぞれゲート信号Ａ１～Ａ３がＨレベルにされた場合にオンし、それぞれゲート信号Ａ１～Ａ３がＬレベルにされた場合にオフする。ＩＧＢＴＱ４～Ｑ６は、それぞれゲート信号Ｂ１～Ｂ３がＨレベルにされた場合にオンし、それぞれゲート信号Ｂ１～Ｂ３がＬレベルにされた場合にオフする。

　ゲート信号Ａ１，Ｂ１，Ａ２，Ｂ２，Ａ３，Ｂ３の各々は、パルス信号列であり、ＰＷＭ信号である。ゲート信号Ａ１，Ｂ１の位相とゲート信号Ａ２，Ｂ２の位相とゲート信号Ａ３，Ｂ３の位相とは、基本的に１２０度ずつずれている。ゲート信号Ａ１，Ｂ１，Ａ２，Ｂ２，Ａ３，Ｂ３は、制御回路１５によって生成される。ゲート信号Ａ１，Ｂ１，Ａ２，Ｂ２，Ａ３，Ｂ３によってＩＧＢＴＱ１～Ｑ６の各々を所定のタイミングでオンオフさせるとともに、ＩＧＢＴＱ１～Ｑ６の各々のオン時間を調整することにより、入力ノード４ａ～４ｃに与えられた三相交流電圧を直流電圧Ｖｄに変換することができる。

　インバータ８は、ＩＧＢＴＱ１１～Ｑ１６およびダイオードＤ１１～Ｄ１６を含む。ＩＧＢＴＱ１１～Ｑ１３のコレクタはともに直流正母線Ｌｐに接続され、それらのエミッタはそれぞれ出力ノード８ａ，８ｂ，８ｃに接続される。

　出力ノード８ａ，８ｂ，８ｃはそれぞれ図示しないリアクトル９ａ，９ｂ，９ｃの一方端子に接続される。ＩＧＢＴＱ１４～Ｑ１６のコレクタはそれぞれ出力ノード８ａ，８ｂ，８ｃに接続され、それらのエミッタはともに直流負母線Ｌｎに接続される。ダイオードＤ１１～Ｄ１６は、それぞれＩＧＢＴＱ１１～Ｑ１６に逆並列に接続される。

　ＩＧＢＴＱ１１，Ｑ１４はそれぞれゲート信号Ｘ１，Ｙ１によって制御され、ＩＧＢＴＱ１２，Ｑ１５はそれぞれゲート信号Ｘ２，Ｙ２によって制御され、ＩＧＢＴＱ１３，Ｑ１６はそれぞれゲート信号Ｘ３，Ｙ３によって制御される。ゲート信号Ｙ１，Ｙ２，Ｙ３は、それぞれゲート信号Ｘ１，Ｘ２，Ｘ３の反転信号である。

　ＩＧＢＴＱ１１～Ｑ１３は、それぞれゲート信号Ｘ１～Ｘ３がＨレベルにされた場合にオンし、それぞれゲート信号Ｘ１～Ｘ３がＬレベルにされた場合にオフする。ＩＧＢＴＱ１４～Ｑ１６は、それぞれゲート信号Ｙ１～Ｙ３がＨレベルにされた場合にオンし、それぞれゲート信号Ｙ１～Ｙ３がＬレベルにされた場合にオフする。

　ゲート信号Ｘ１，Ｙ１，Ｘ２，Ｙ２，Ｘ３，Ｙ３の各々は、パルス信号列であり、ＰＷＭ信号である。ゲート信号Ｘ１，Ｙ１の位相とゲート信号Ｘ２，Ｙ２の位相とゲート信号Ｘ３，Ｙ３の位相とは、基本的に１２０度ずつずれている。ゲート信号Ｘ１，Ｙ１，Ｘ２，Ｙ２，Ｘ３，Ｙ３は、制御回路１５によって生成される。ゲート信号Ｘ１，Ｙ１，Ｘ２，Ｙ２，Ｘ３，Ｙ３によってＩＧＢＴＱ１１～Ｑ１６の各々を所定のタイミングでオンオフさせるとともに、ＩＧＢＴＱ１１～Ｑ１６の各々のオン時間を調整することにより、直流母線Ｌｐ，Ｌｎ間の直流電圧Ｖｄを三相交流電圧Ｖｏに変換することができる。

　図３は、双方向チョッパ７の構成例を示す回路図である。図３を参照して、双方向チョッパ７は、ＩＧＢＴＱ２１，Ｑ２２、ダイオードＤ２１，Ｄ２２、リアクトル７００およびコンデンサ７０２を含む。

　ＩＧＢＴＱ２１のコレクタは高電圧側ノード７ａに接続され、そのエミッタはリアクトル７００を介して低電圧側ノード７ｃに接続されるとともに、ＩＧＢＴＱ２２のコレクタに接続される。ＩＧＢＴＱ２２のエミッタは、高電圧側ノード７ｂおよび低電圧側ノード７ｄに接続される。ダイオードＤ２１，Ｄ２２は、それぞれＩＧＢＴＱ２１，Ｑ２２に逆並列に接続される。コンデンサは、高電圧側ノード７ａ，７ｂ間に接続され、高電圧側ノード７ａ，７ｂ間の直流電圧Ｖｄを安定化させる。

　ＩＧＢＴＱ２１は制御回路１５からのゲート信号Ｇ１によって制御される。ゲート信号Ｇ１がＨレベルにされるとＩＧＢＴＱ２１がオンし、ゲート信号Ｇ１がＬレベルにされるとＩＧＢＴＱ２１がオフする。ＩＧＢＴＱ２２は制御回路１５からのゲート信号Ｇ２によって制御される。ゲート信号Ｇ２がＨレベルにされるとＩＧＢＴＱ２２がオンし、ゲート信号Ｇ２がＬレベルにされるとＩＧＢＴＱ２２がオフする。ゲート信号Ｇ１，Ｇ２の各々は、パルス信号列であり、ＰＷＭ信号である。ゲート信号Ｇ１は、ゲート信号Ｇ２の反転信号である。

　図１に戻って、制御回路１５は、制御装置２０からの信号、交流入力電圧Ｖｉ、直流電圧Ｖｄ、バッテリ電圧Ｖｂ、交流出力電圧Ｖｏ、入力電流Ｉｉ、バッテリ電流Ｉｂおよび出力電流Ｉｏなどに基づいて、対応する無停電電源装置Ｕ（以下、自装置とも称する）全体を制御する。具体的には、商用交流電源１００から交流電力が供給されている通常時、制御回路１５は、交流入力電圧Ｖｉの位相に同期してコンバータ４およびインバータ８を制御する。

　また制御回路１５は、通常時、直流電圧Ｖｄが直流電圧Ｖｄの目標値である参照電圧Ｖｄｒになるようにコンバータ４を制御し、商用交流電源１００からの交流電力の供給が停止されて停電時は、コンバータ４の運転を停止させる。参照電圧Ｖｄｒは「第１の目標値」または「第３の目標値」に相当する。

　さらに制御回路１５は、通常時は、バッテリ電圧Ｖｂがバッテリ電圧Ｖｂの目標値である参照電圧Ｖｂｒになるように双方向チョッパ７を制御し、停電時は、直流電圧Ｖｄが参照電圧Ｖｄｒになるように双方向チョッパ７を制御する。

　制御回路１５は、制御装置２０および他の各無停電電源装置Ｕの制御回路１５と通信ケーブル１６によって互いに接続されている。各無停電電源装置Ｕの制御回路１５および制御装置２０は、通信ケーブル１６を介してデータを授受する。制御装置２０および制御回路１５間の通信方式として、シリアル通信方式が適用される。シリアル通信は、有線通信であっても無線通信であってもよい。制御装置２０は、複数の無停電電源装置Ｕ１～Ｕ３の分担電流が等しくなるように、各無停電電源装置Ｕのコンバータ４およびインバータ８を制御する。

　制御装置２０は、複数の無停電電源装置Ｕ１～Ｕ３からの信号などに基づいて、無停電電源システム全体を制御する。制御装置２０は、複数の無停電電源装置Ｕ１～Ｕ３を統括的に制御する「マスタ制御部」の一実施例に対応する。無停電電源装置Ｕの制御回路１５は、制御装置２０から与えられる制御指令に従って、対応する無停電電源装置Ｕ（自装置）を制御する「スレーブ制御部」の一実施例に対応する。

　具体的には、制御装置２０は、通信ケーブル１６を介して複数の無停電電源装置Ｕ１～Ｕ３の各々から入力電流Ｉｉ、出力電流Ｉｏおよびバッテリ電流Ｉｂの検出値、ならびに交流入力電圧Ｖｉ、直流電圧Ｖｄ、バッテリ電圧Ｖｂおよび交流出力電圧Ｖｏの検出値を示す信号を受信する。制御装置２０は、受信した信号に基づいて各無停電電源装置Ｕに対する電圧指令を生成する。制御装置２０は、生成した電圧指令を、通信ケーブル１６を介して複数の無停電電源装置Ｕ１～Ｕ３の制御回路１５に対して送信する。

　無停電電源装置Ｕの制御回路１５は、制御装置２０からの電圧指令を受信すると、対応するスイッチＳ１をオンさせるとともに、電圧指令に従って対応するコンバータ４、双方向チョッパ７およびインバータ８の運転を制御する。

　＜無停電電源システムの制御構成＞
　図４は、制御装置２０および制御回路１５の制御構成の一例を説明する機能ブロック図である。無停電電源装置Ｕ１の制御回路１５、無停電電源装置Ｕ２の制御回路１５および無停電電源装置Ｕ３の制御回路１５は基本的構成が同じである。図４では、無停電電源装置Ｕ１の制御回路１５が代表的に示されている。

　図４を参照して、制御装置２０と複数の無停電電源装置Ｕ１～Ｕ３の制御回路１５とは通信ケーブル１６によって双方向の通信可能に接続されている。通信ケーブル１６は、シリアル通信にて双方向にデータを転送するように構成される。

　（制御装置２０の構成）
　制御装置２０は、シリアル通信インターフェイス（Ｉ／Ｆ）２１、平均値演算部２２、電圧指令生成部２３、制御電源２４および制御電源生成部２５を備える。制御装置２０を構成する各機能ブロックは、例えば、制御装置２０を構成するマイクロコンピュータによる、ソフトウェア処理および／またはハードウェア処理によって実現される。

　シリアル通信Ｉ／Ｆ２１は、通信ケーブル１６を用いたシリアル通信により、制御装置２０と制御回路１５との間で各種データを遣り取りするための通信インターフェイスである。シリアル通信Ｉ／Ｆ２１は、通信ケーブル１６から入力されたシリアルデータを複数のパラレルデータに変換するシリアル／パラレル変換器（Ｓ／Ｐ）と、制御装置２０から出力されるパラレルデータをシリアルデータに変換するパラレル／シリアル変換器（Ｐ／Ｓ）とを有する。

　図４の構成例では、シリアル通信Ｉ／Ｆ２１は、通信ケーブル１６を介して複数の無停電電源装置Ｕ１～Ｕ３の各々の制御回路１５から電流・電圧検出値を示すシリアルデータを受信する。電流・電圧検出値を示すシリアルデータは、入力電流Ｉｉ、出力電流Ｉｏおよびバッテリ電流Ｉｂの検出値、ならびに交流入力電圧Ｖｉ、直流電圧Ｖｄ、バッテリ電圧Ｖｂおよび交流出力電圧Ｖｏの検出値が時系列に一列に並べられた形態を有する。シリアル通信Ｉ／Ｆ２１は、受信したシリアルデータを、電流・電圧検出値を示すパラレルデータに変換し、生成したパラレルデータを平均値演算部２２に出力する。

　平均値演算部２２は、複数の無停電電源装置Ｕ１～Ｕ３の間での電流・電圧検出値の平均値を算出する。具体的には、平均値演算部２２は、無停電電源装置Ｕ１の交流入力電圧Ｖｉ１、無停電電源装置Ｕ２の交流入力電圧Ｖｉ２および無停電電源装置Ｕ３の交流入力電圧Ｖｉ３の平均値（以下、交流入力電圧平均値とも称する）Ｖｉａを算出する。平均値演算部２２は、無停電電源装置Ｕ１の直流電圧Ｖｄ１、無停電電源装置Ｕ２の直流電圧Ｖｄ２および無停電電源装置Ｕ３の直流電圧Ｖｄ３の平均値（以下、直流電圧平均値とも称する）Ｖｄａを算出する。平均値演算部２２は、無停電電源装置Ｕ１のバッテリ電圧Ｖｂ１、無停電電源装置Ｕ２のバッテリ電圧Ｖｂ２および無停電電源装置Ｕ３のバッテリ電圧Ｖｂ３の平均値（以下、バッテリ電圧平均値とも称する）Ｖｂａを算出する。平均値演算部２２は、無停電電源装置Ｕ１の交流出力電圧Ｖｏ１、無停電電源装置Ｕ２の交流出力電圧Ｖｏ２および無停電電源装置Ｕ３の交流出力電圧Ｖｏ３の平均値（以下、交流出力電圧平均値とも称する）Ｖｏａを算出する。

　平均値演算部２２は、無停電電源装置Ｕ１の入力電流Ｉｉ１、無停電電源装置Ｕ２の入力電流Ｉｉ２および無停電電源装置Ｕ３の入力電流Ｉｉ３の平均値（以下、入力電流平均値とも称する）Ｉｉａを算出する。平均値演算部２２は、無停電電源装置Ｕ１のバッテリ電流Ｉｂ１、無停電電源装置Ｕ２のバッテリ電流Ｉｂ２および無停電電源装置Ｕ３のバッテリ電流Ｉｂ３の平均値（以下、バッテリ電流平均値とも称する）Ｉｂａを算出する。平均値演算部２２は、無停電電源装置Ｕ１の出力電流Ｉｏ１、無停電電源装置Ｕ２の出力電流Ｉｏ２および無停電電源装置Ｕ３の出力電流Ｉｏ３の平均値（以下、出力電流平均値とも称する）Ｉｏａを算出する。

　電圧指令生成部２３は、平均値演算部２２により算出された平均値に基づいて、無停電電源装置Ｕに対する電圧指令を生成する。図５は、電圧指令生成部２３の構成例を説明する機能ブロック図である。

　図５を参照して、電圧指令生成部２３は、インバータ８を制御するための電圧指令値を生成する電圧指令生成部２３Ａと、コンバータ４を制御するための電圧指令値を生成する電圧指令生成部２３Ｂと、双方向チョッパ７を制御するための電圧指令値を生成する電圧指令生成部２３Ｃとを有する。なお、図中の平均値演算部２２Ａ～２２Ｈは、図２の平均値演算部２２を構成する。シリアル通信Ｉ／Ｆ２１は、Ｓ／Ｐ２１０と、Ｐ／Ｓ２１２とを有する。

　電圧指令生成部２３Ａは、減算器５０，５３、電圧制御部５１、並列制御部５２および電流制御部５４を含む。減算器５０は、平均値演算部２２Ａにより算出された交流出力電圧平均値Ｖｏａの参照電圧Ｖｏｒに対する偏差ΔＶｏを算出する（ΔＶｏ＝Ｖｏｒ－Ｖｏａ）。参照電圧Ｖｏｒは、商用交流電源１００の交流出力電圧に同期した電圧である。参照電圧Ｖｏｒは「第２の目標値」に相当する。

　電圧制御部５１は、偏差ΔＶｏを小さくするための制御演算を行なうことにより、電流指令値ＩＬ＊を生成する。電圧制御部５１は、例えば比例積分（ＰＩ）演算によって電流指令値ＩＬ＊を生成する。電流指令値ＩＬ＊は、負荷１０２に供給される電流の指令値に相当する。

　並列制御部５２は、無停電電源装置Ｕの制御回路１５に内蔵される故障検出回路４４（図４）により生成される故障検出信号ＤＴを受ける。故障検出信号ＤＴは、対応する無停電電源装置Ｕが故障しているか否かを示す信号である。故障検出信号ＤＴ１は無停電電源装置Ｕ１が故障しているか否かを示す信号であり、故障検出信号ＤＴ２は無停電電源装置Ｕ２が故障しているか否かを示す信号であり、故障検出信号ＤＴ３は無停電電源装置Ｕ３が故障しているか否かを示す信号である。故障検出回路４４の構成については後述する。

　並列制御部５２は、故障検出信号ＤＴ１～ＤＴ３に基づいて、正常な無停電電源装置Ｕの台数を検出する。並列制御部５２は、電流指令値ＩＬ＊を正常な無停電電源装置Ｕの台数で除することにより、電流指令値Ｉｏ＊を生成する。電流指令値Ｉｏ＊は、正常な無停電電源装置Ｕの出力電流Ｉｏの指令値に相当する。

　減算器５３は、平均値演算部２２Ｂにより算出された出力電流平均値Ｉｏａの電流指令値Ｉｏ＊に対する偏差ΔＩｏを算出する（ΔＩｏ＝Ｉｏ＊－Ｉｏａ）。

　電流制御部５４は、偏差ΔＩｏを小さくするための制御演算を行なうことにより、電圧指令値Ｖｏ＊を生成する。電流制御部５４は、例えばＰＩ演算によって電圧指令値Ｖｏ＊を生成する。電圧指令値Ｖｏ＊は、インバータ８の交流出力電圧Ｖｏの指令値に相当する。電圧指令値Ｖｏ＊は「第２の電圧指令値」を構成する。電流制御部５４は、生成した電圧指令値Ｖｏ＊をＰ／Ｓ２１２に出力する。

　電圧指令生成部２３Ｂは、減算器５５，５７、電圧制御部５６、電流制御部５８および加算器５９を含む。減算器５５は、平均値演算部２２Ｃにより算出された直流電圧平均値Ｖｄａの参照電圧Ｖｄｒ（第１の目標値）に対する偏差ΔＶｄを算出する（ΔＶｄ＝Ｖｄｒ－Ｖｄａ）。

　電圧制御部５６は、偏差ΔＶｄを小さくするための制御演算を行なうことにより、電流指令値Ｉｉ＊を生成する。電圧制御部５６は、例えばＰＩ演算によって電流指令値Ｉｉ＊を生成する。電流指令値Ｉｉ＊は、無停電電源装置Ｕの入力電流Ｉｉの指令値に相当する。

　減算器５７は、平均値演算部２２Ｄにより算出された入力電流平均値Ｉｉａの電流指令値Ｉｉ＊に対する偏差ΔＩｉを算出する（ΔＩｉ＝Ｉｉ＊－Ｉｉａ）。

　電流制御部５８は、偏差ΔＩｉを小さくするための制御演算を行なうことにより、電圧指令値Ｖｉ♯を生成する。電流制御部５４は、例えばＰＩ演算によって電圧指令値Ｖｉ♯を生成する。

　加算器５９は、電圧指令値Ｖｉ♯に対して、平均値演算部２２Ｅにより算出された交流入力電圧平均値Ｖｉａを加算することにより、電圧指令値Ｖｉ＊を生成する。電圧指令値Ｖｉ＊は、コンバータ４の交流入力電圧Ｖｉの指令値に相当する。電圧指令値Ｖｉ＊は「第１の電圧指令値」を構成する。加算器５９は、生成した電圧指令値Ｖｉ＊をＰ／Ｓ２１２に出力する。

　電圧指令生成部２３Ｃは、減算器６０，６２、電圧制御部６１および、電流制御部６３を含む。減算器６０は、平均値演算部２２Ｆにより算出された直流電圧平均値Ｖｄａの参照電圧Ｖｄｒ（第３の目標値）に対する偏差ΔＶｄを算出する（ΔＶｄ＝Ｖｄｒ－Ｖｄａ）。

　電圧制御部６１は、偏差ΔＶｄを小さくするための制御演算を行なう。電圧制御部６１は、制御演算結果と、平均値演算部２２Ｇより算出されたバッテリ電圧平均値Ｖｂａとに基づいて電流指令値Ｉｂ＊を生成する。電圧制御部６１は、例えばＰＩ演算によって電流指令値Ｉｂ＊を生成する。電流指令値Ｉｂ＊は、無停電電源装置Ｕのバッテリ電流Ｉｂの指令値に相当する。

　減算器６２は、平均値演算部２２Ｈにより算出されたバッテリ電流平均値Ｉｂａの電流指令値Ｉｂ＊に対する偏差ΔＩｂを算出する（ΔＩｂ＝Ｉｂ＊－Ｉｂａ）。

　電流制御部６３は、偏差ΔＩｂを小さくするための制御演算を行なうことにより、電圧指令値Ｖｄ＊を生成する。電流制御部６３は、例えばＰＩ演算によって電圧指令値Ｖｄ＊を生成する。電圧指令値Ｖｄ＊は、無停電電源装置Ｕの直流電圧Ｖｄの指令値に相当する。電圧指令値Ｖｄ＊は「第３の電圧指令値」を構成する。電流制御部６３は、生成した電圧指令値Ｖｄ＊をＰ／Ｓ２１２に出力する。

　Ｐ／Ｓ２１２は、電圧指令生成部２３Ａ～２３Ｃによりそれぞれ生成された電圧指令値Ｖｏ＊，Ｖｉ＊，Ｖｄ＊をシリアルデータに変換し、通信ケーブル１６に出力する。電圧指令値Ｖｏ＊，Ｖｉ＊，Ｖｄ＊は通信ケーブル１６を介して無停電電源装置Ｕの制御回路１５に転送される。

　図４に戻って、制御電源生成部２５は、無停電電源システムの起動時、商用交流電源１００から与えられる交流電圧に基づいて制御装置２０全体を駆動させるための制御電源２４を生成する。商用交流電源１００の停電時、制御電源生成部２５は、交流出力電圧に基づいて制御電源２４を生成する。制御電源２４は、電力ケーブル１７を介して複数の無停電電源装置Ｕ１～Ｕ３の各々に内蔵される制御電源４５に接続される。制御電源４５は、電力ケーブル１７から電力の供給を受けて、対応する無停電電源装置Ｕ全体を駆動させるように構成される。

　（制御回路１５の構成）
　無停電電源装置Ｕ１の制御回路１５は、シリアル通信Ｉ／Ｆ３０、チェック回路３１、補正回路３２～３４、ＰＷＭ回路３５～３７、デッドタイム生成回路３８～４０、検出回路４１～４３、故障検出回路４４および、制御電源４５を備える。制御回路１５を構成する各機能ブロックは、例えば、制御回路１５を構成するマイクロコンピュータによる、ソフトウェア処理および／またはハードウェア処理によって実現される。

　シリアル通信Ｉ／Ｆ３０は、通信ケーブル１６を用いたシリアル通信により、無停電電源装置Ｕ１の制御回路１５と、制御装置２０および他の無停電電源装置Ｕ２，Ｕ３の制御回路１５との間で各種データを遣り取りするための通信インターフェイスである。シリアル通信Ｉ／Ｆ３０は図示しないＳ／ＰおよびＰ／Ｓを有する。

　図４の構成例では、シリアル通信Ｉ／Ｆ３０は、通信ケーブル１６を介して制御装置２０から電圧指令を示すシリアルデータを受信すると、受信したシリアルデータを、電圧指令を示すパラレルデータに変換してチェック回路３１に出力する。

　検出回路４１は、コンバータ４に対応して設けられた電流検出器および電圧検出器（図示せず）による交流入力電圧Ｖｉ１、直流電圧Ｖｄ１および入力電流Ｉｉ１の検出値を示す信号をシリアル通信Ｉ／Ｆ３０および故障検出回路４４に転送する。

　検出回路４２は、双方向チョッパ７に対応して設けられた電流検出器および電圧検出器（図示せず）による直流電圧Ｖｄ１、バッテリ電圧Ｖｂ１およびバッテリ電流Ｉｂ１の検出値を示す信号をシリアル通信Ｉ／Ｆ３０および故障検出回路４４に転送する。

　検出回路４３は、インバータ８に対応して設けられた電流検出器および電圧検出器（図示せず）による交流出力電圧Ｖｏ１および出力電流Ｉｏ１の検出値を示す信号をシリアル通信Ｉ／Ｆ３０および故障検出回路４４に転送する。検出回路４１～４３は「検出回路」の一実施例に対応する。

　シリアル通信Ｉ／Ｆ３０は、検出回路４１～４３から与えられる電圧・電流検出値を示すパラレルデータをシリアルデータに変換し、生成したシリアルデータを通信ケーブル１６に出力する。

　故障検出回路４４は、検出回路４１～４３から与えられる電圧・電流検出値に基づいて、無停電電源装置Ｕ１が故障しているか否かを判定する。例えば、複数の電圧検出値のうちの少なくとも１つが予め設定されている上限電圧を超えている場合、または、複数の電流検出値のうちの少なくとも１つが予め設定されている上限電流を超えている場合には、故障検出回路４４は、無停電電源装置Ｕ１が故障していると判定する。故障検出回路４４は、無停電電源装置Ｕ１が故障していると判定された場合、Ｈレベルに活性化された故障検出信号ＤＴ１を補正回路３２～３４およびシリアル通信Ｉ／Ｆ３０に出力する。一方、無停電電源装置Ｕ１が故障していないと判定された場合には、故障検出回路４４は、Ｌレベルの故障検出信号ＤＴ１を補正回路３２～３４およびシリアル通信Ｉ／Ｆ３０に出力する。シリアル通信Ｉ／Ｆ３０は、故障検出信号ＤＴ１をシリアルデータに変換して通信ケーブル１６に出力する。故障検出信号ＤＴ１は通信ケーブル１６を介して制御装置２０に送信される。

　チェック回路３１は、シリアル通信における通信エラーの発生の有無を確認するための回路である。チェック回路３１は、パリティチェックなどの公知の手法を用いて通信エラーの発生を検知することができる。通信エラーの発生が検知されない場合、チェック回路３１は、受信した電圧指令を補正回路３２，３３，３４へ転送する。具体的には、チェック回路３１は、電圧指令値Ｖｉ＊を補正回路３２へ転送し、電圧指令値Ｖｄ＊を補正回路３３へ転送し、電圧指令値Ｖｏ＊を補正回路３４へ転送する。

　一方、通信エラーの発生が検知された場合、例えばノイズ等に起因してシリアルデータの一部が消失している場合には、チェック回路３１は、電圧指令を更新せず、電圧指令の前回値を保持するように構成される。

　またチェック回路３１は、所定期間に亘って通信エラーが継続して検知された場合には、制御装置２０との間でシリアル通信を実行できない異常が発生していると判断する。シリアル通信異常が発生した場合、チェック回路３１は、対応する無停電電源装置ＵのスイッチＳ１をオフさせることにより、対応する無停電電源装置Ｕを無停電電源システムから解列させる。さらにチェック回路３１は、対応する無停電電源装置Ｕのコンバータ４、インバータ８および双方向チョッパ７を停止状態とする。

　図６は、チェック回路３１の構成例を説明する機能ブロック図である。図６を参照して、チェック回路３１は、シリアル通信チェッカ１１０、論理否定（ＮＯＴ）回路１１２、論理積（ＡＮＤ）回路１１４、シフトレジスタ１１６と、Ｄフリップフロップ（Ｄ－ＦＦ）１２１，１２２，１２３と、ＲＳフリップフロップ（ＲＳ－ＦＦ）１２４とを含む。

　シリアル通信チェッカ１１０は、パリティチェックなどの公知の手法を用いて通信エラーの発生の有無をチェックする。通信エラーの発生が検知された場合、シリアル通信チェッカ１１０は、Ｈレベルに活性化されたエラー信号ＥＲＲを発生する。通信エラーが発生していない正常時、エラー信号ＥＲＲはＬレベルに保持される。

　ＮＯＴ回路１１２は、シリアル通信チェッカ１１０からのエラー信号ＥＲＲの否定の演算結果を示す信号をＡＮＤ回路１１４に出力する。ＡＮＤ回路１１４は、クロックＣＬＫと、ＮＯＴ回路１１２からの信号との論理積の演算結果を示す信号を出力する。ＡＮＤ回路１１４の出力信号は、ＥＲＲ信号がＬレベルのとき、すなわちシリアル通信が正常であるときには、クロックＣＬＫに一致した信号となる。一方、ＥＲＲ信号がＨレベルのとき、すなわち、通信エラーが発生したときには、ＡＮＤ回路１１４の出力信号はＬレベルに固定される。

　Ｄ－ＦＦ１２１は、入力端子Ｄに電圧指令値Ｖｉ＊を受け、クロック端子にＡＮＤ回路１１４の出力信号を受ける。Ｄ－ＦＦ１２１は、クロック入力であるＡＮＤ回路１１４の出力信号の立上りのときに動作するように構成される。すなわち、Ｄ－ＦＦ１２１は、ＡＮＤ回路１１４の出力信号の立上りのときに、電圧指令値Ｖｉ＊をセット出力端子Ｑに出力する。ＡＮＤ回路１１４の出力信号がＬレベルであれば、セット出力は変わらない。

　これによると、シリアル通信が正常である場合、クロックＣＬＫの立上りのときに、Ｄ－ＦＦ１２１は電圧指令値Ｖｉ＊を出力する。通信エラーが発生すると、クロックＣＬＫがＬレベルに固定されるため、Ｄ－ＦＦ１２１が動作せず、結果的にＤ－ＦＦ１２１のセット出力は通信エラー発生直前の電圧指令値Ｖｉ＊に保持される。

　Ｄ－ＦＦ１２２は、入力端子Ｄに電圧指令値Ｖｄ＊を受け、クロック端子にＡＮＤ回路１１４の出力信号を受ける。Ｄ－ＦＦ１２２は、ＡＮＤ回路１１４の出力信号の立上りのときに、電圧指令値Ｖｄ＊をセット出力端子Ｑに出力する。したがって、シリアル通信が正常である場合、クロックＣＬＫの立上りのときに、Ｄ－ＦＦ１２２は電圧指令値Ｖｄ＊を出力する。一方、通信エラーが発生すると、クロックＣＬＫがＬレベルに固定されるため、Ｄ－ＦＦ１２２が動作せず、結果的にＤ－ＦＦ１２２のセット出力は通信エラー発生直前の電圧指令値Ｖｄ＊に保持される。

　Ｄ－ＦＦ１２３は、入力端子Ｄに電圧指令値Ｖｏ＊を受け、クロック端子にＡＮＤ回路１１４の出力信号を受ける。Ｄ－ＦＦ１２３は、ＡＮＤ回路１１４の出力信号の立上りのときに、電圧指令値Ｖｏ＊をセット出力端子Ｑに出力する。したがって、シリアル通信が正常である場合、クロックＣＬＫの立上りのときに、Ｄ－ＦＦ１２３は電圧指令値Ｖｏ＊を出力する。一方、通信エラーが発生すると、クロックＣＬＫがＬレベルに固定されるため、Ｄ－ＦＦ１２３が動作せず、結果的にＤ－ＦＦ１２３のセット出力は通信エラー発生直前の電圧指令値Ｖｏ＊に保持される。

　シフトレジスタ１１６は、複数のＤ－ＦＦ１１８と、ＡＮＤ回路１２０とを含む。Ｄ－ＦＦ１１８は、クロックＣＬＫの入力ごとに、入力されたデータを後段のＤ－ＦＦ１１８にシフトするように構成される。シフトレジスタ１１６は、最終段のＤ－ＦＦ１１８のセット出力とともに、各Ｄ－ＦＦ１１８のセット出力を出力する。ＡＮＤ回路１２０は、複数のセット出力の論理積の演算結果を示す信号を出力する。

　各Ｄ－ＦＦ１１８は、入力端子Ｄにシリアル通信チェッカ１１０からのエラー信号ＥＲＲを受け、クロック端子にクロックＣＬＫを受ける。エラー信号ＥＲＲがＬレベルのときには、各Ｄ－ＦＦ１１８のセット出力はＬレベルとなるため、ＡＮＤ回路１２０の出力信号もＬレベルとなる。通信エラーが発生することにより、エラー信号ＥＲＲがＬレベルからＨレベルに遷移すると、クロック入力のたびに、前段のＤ－ＦＦ１１８から順にセット出力もＬレベルからＨレベルに遷移する。最終段のＤ－ＦＦ１１８のセット出力がＬレベルからＨレベルに遷移したタイミングにて、全てのＤ－ＦＦ１１８のセット出力がＨレベルである場合、ＡＮＤ回路１２０の出力信号はＬレベルからＨレベルに遷移する。

　このような構成としたことにより、シフトレジスタ１１６を構成するＤ－ＦＦ１１８の個数に等しい個数のクロック入力に亘って、エラー信号ＥＲＲが継続してＨレベルを示した場合、シフトレジスタ１１６はＨレベルの信号を出力することになる。すなわち、通信エラーが複数のクロック入力に対応する所定時間に亘って継続した場合、シフトレジスタ１１６はＨレベルの信号を出力する。

　ＲＳ－ＦＦ１２４は、セット入力端子Ｓにシフトレジスタ１１６の出力信号を受け、クロック端子にクロックＣＬＫを受ける。ＲＳ－ＦＦ１２４は、セット入力がＨレベルのときにセット状態になり、セット出力端子ＱにＨレベルの信号を出力するように構成される。すなわち、シリアル通信における通信エラーが複数のクロック入力に対応する所定時間に亘って継続した場合、ＲＳ－ＦＦ１２４は、Ｈレベルの信号を出力する。ＲＳ－ＦＦ１２４から出力されるＨレベルの信号は、シリアル通信異常を示す信号に相当する。ＲＳ－ＦＦ１２４の出力信号はスイッチＳ１に入力されるとともに、Ｄ－ＦＦ１２１，１２２，１２３のクリア入力端子ＣＬＲに入力される。スイッチＳ１は、シリアル通信異常を示す信号を受けると、オフされる。Ｄ－ＦＦ１２１，１２２，１２３の各々は、Ｈレベルのクリア入力によってリセットされることにより、セット出力がＬレベルになる。

　これによると、シリアル通信異常が発生した場合には、スイッチＳ１がオフされることによって、対応する無停電電源装置Ｕが無停電電源システムから解列される。さらに、チェック回路３１から補正回路３２，３３，３４への電圧指令の転送が停止されることによって、対応する無停電電源装置Ｕのコンバータ４、インバータ８および双方向チョッパ７が停止状態となる。

　図４に戻って、補正回路３２は、チェック回路３１から転送される電圧指令値Ｖｉ＊を補正する。図５で説明したように、電圧指令値Ｖｉ＊は、複数の無停電電源装置Ｕ１～Ｕ３間の直流電圧平均値Ｖｄａを用いて生成される。そのため、各無停電電源装置Ｕにおいて、電圧指令値Ｖｉ＊は、直流電圧平均値Ｖｄａと実際の直流電圧Ｖｄとの差に起因した誤差を含む場合がある。補正回路３２は、直流電圧Ｖｄの検出値に応じて電圧指令値Ｖｉ＊を補正することにより、コンバータ４により生成される直流電圧Ｖｄ１を参照電圧Ｖｄｒに一致させる。

　ＰＷＭ回路３５は、交流入力電圧Ｖｉを補正回路３２により補正された電圧指令値Ｖｉ＊に制御するためのＰＷＭ信号を生成する。ＰＷＭ回路３５は、電圧指令値Ｖｉ＊を直流電圧Ｖｄ１で除算することで、－１～＋１の範囲内の数値に規格化された電圧指令値Ｖｉ＊を得る。ＰＷＭ回路３５は、規格化された電圧指令値Ｖｉ＊と、一定周波数で－１～＋１の範囲内を変化するキャリア波ＣＷとの電圧比較に従ってゲート信号（ＰＷＭ信号）Ａ１～Ａ３を生成する。キャリア波ＣＷの周波数は、ＩＧＢＴＱ１～Ｑ６のスイッチング周波数と一致する。

　デッドタイム生成回路３８は、ＰＷＭ回路３５により生成されたゲート信号Ａ１～Ａ３を受けると、ゲート信号Ａ１～Ａ３の論理レベルをそれぞれ反転させたゲート信号Ｂ１～Ｂ３を生成する。デッドタイム生成回路３８は、ゲート信号Ａ１，Ｂ１の間、ゲート信号Ａ２，Ｂ２の間、およびゲート信号Ａ３，Ｂ３の間に、対となるゲート信号の両方がＬレベルに設定されるデッドタイムＴｄを設ける。デッドタイムＴｄを設けることにより、素子ばらつきに起因して上アーム素子および下アーム素子が同時にオンすることによる短絡経路の形成を防止することができる。

　図７は、補正回路３２、ＰＷＭ回路３５およびデッドタイム生成回路３８の構成例を説明する機能ブロック図である。

　図７を参照して、補正回路３２は、電圧指令値Ｖｉｕ＊（Ｕ相電圧指令値Ｖｉｕ＊、Ｖ相電圧指令値Ｖｉｖ＊、Ｗ相電圧指令値Ｖｉｗ＊）を受け、故障検出回路４４から故障検出信号ＤＴ１を受ける。補正回路３２は、減算器８１ａ～８１ｃ、ゲイン演算器８２ａ～８２ｃおよび加算器８０ａ～８０ｃを有する。

　減算器８１ａは、参照電圧Ｖｄｒに対する直流電圧Ｖｄ１の偏差ΔＶｄ１を算出する（ΔＶｄ１＝Ｖｄｒ－Ｖｄ１）。ゲイン演算器８２ａは、偏差ΔＶｄ１に補正ゲインＫ１を乗算し、乗算結果を加算器８０ａへ出力する。加算器８０ａは、ゲイン演算器８２ａの出力（ΔＶｄ１・Ｋ１）をフィードフォワード項として、Ｕ相電圧指令値Ｖｉｕ＊に加算する。

　減算器８１ｂは、参照電圧Ｖｄｒに対する直流電圧Ｖｄ１の偏差ΔＶｄ１を算出する（ΔＶｄ１＝Ｖｄｒ－Ｖｄ１）。ゲイン演算器８２ｂは、偏差ΔＶｄ１に補正ゲインＫ１を乗算し、乗算結果を加算器８０ｂへ出力する。加算器８０ｂは、ゲイン演算器８２ｂの出力（ΔＶｄ１・Ｋ１）をフィードフォワード項として、Ｖ相電圧指令値Ｖｉｖ＊に加算する。

　減算器８１ｃは、参照電圧Ｖｄｒに対する直流電圧Ｖｄ１の偏差ΔＶｄ１を算出する（ΔＶｄ１＝Ｖｄｒ－Ｖｄ１）。ゲイン演算器８２ｃは、偏差ΔＶｄ１に補正ゲインＫ１を乗算し、乗算結果を加算器８０ｃへ出力する。加算器８０ｃは、ゲイン演算器８２ｃの出力（ΔＶｄ１・Ｋ１）をフィードフォワード項として、Ｗ相電圧指令値Ｖｉｗ＊に加算する。

　ＰＷＭ回路３５は、比較器８３ａ～８３ｃを有する。加算器８０ａ～８０ｃからの電圧指令値Ｖｉｕ＊，Ｖｉｖ＊，Ｖｉｗ＊の各々は、直流電圧Ｖｄ１で除されることによって、－１～＋１の範囲内の数値に規格化される。

　比較器８３ａは、規格化されたＵ相電圧指令値Ｖｉｕ＊と、一定周波数で－１～＋１の範囲内を変化するキャリア波ＣＷとの電圧比較に従ってゲート信号Ａ１を生成する。比較器８３ｂは、規格化されたＶ相電圧指令値Ｖｉｖ＊とキャリア波ＣＷとの電圧比較に従ってゲート信号Ａ２を生成する。比較器８３ｃは、規格化されたＷ相電圧指令値Ｖｉｗ＊とキャリア波ＣＷとの電圧比較に従ってゲート信号Ａ３を生成する。

　デッドタイム生成回路３８は、論理否定（ＮＯＴ）回路８４ａ～８４ｃおよびオンディレイ回路８５ａ～８５ｃを有する。ＮＯＴ回路８４ａは、ゲート信号Ａ１の否定の演算により、ゲート信号Ｂ１を生成する。オンディレイ回路８５ａは、ゲート信号Ａ１，Ｂ１に対してデッドタイムＴｄを付与する。具体的には、オンディレイ回路８５ａは、ＩＧＢＴＱ２（下アーム素子）がターンオフした後に、ＩＧＢＴＱ１（上アーム素子）がターンオンするように、ゲート信号Ａ１に対してデッドタイムＴｄ相当の遅延時間を付与する。またオンディレイ回路８５ａは、ＩＧＢＴＱ１（上アーム素子）がターンオフした後に、ＩＧＢＴＱ２（下アーム素子）がターンオンするように、ゲート信号Ｂ１１に対してデッドタイムＴｄ相当の遅延時間を付与する。オンディレイ回路８５ａは、デッドタイムＴｄが付与されたゲート信号Ａ１，Ｂ１をそれぞれ、コンバータ４のＩＧＢＴＱ１，Ｑ４のゲートに入力する。

　ＮＯＴ回路８４ｂは、ゲート信号Ａ２の否定の演算により、ゲート信号Ｂ２を生成する。オンディレイ回路８５ｂは、ゲート信号Ａ２，Ｂ２に対してデッドタイムＴｄを設ける。オンディレイ回路８５ｂは、デッドタイムＴｄが付与されたゲート信号Ａ２，Ｂ２をそれぞれ、コンバータ４のＩＧＢＴＱ２，Ｑ５のゲートに入力する。

　ＮＯＴ回路８４ｃは、ゲート信号Ａ３の否定の演算により、ゲート信号Ｂ３を生成する。オンディレイ回路８５ｃは、ゲート信号Ａ３，Ｂ３に対してデッドタイムＴｄを設ける。オンディレイ回路８５ｃは、デッドタイムＴｄが付与されたゲート信号Ａ３，Ｂ３をそれぞれ、コンバータ４のＩＧＢＴＱ３，Ｑ６のゲートに入力する。

　補正回路３２は、停止回路８６をさらに有する。停止回路８６は、故障検出回路４４からＨレベルの故障検出信号ＤＴ１を受けると、デッドタイム生成回路３８のオンディレイ回路８５ａ～８５ｃの各々に対して、コンバータ４のＩＧＢＴＱ１～Ｑ６をゲート遮断するためのゲート遮断指令ＧＢを出力する。これにより、無停電電源装置Ｕ１が故障した場合には、無停電電源装置Ｕ１のコンバータ４は停止状態とされる。

　図４に戻って、補正回路３３は、チェック回路３１から転送される電圧指令値Ｖｄ＊を補正する。図５で説明したように、電圧指令値Ｖｄ＊は、複数の無停電電源装置Ｕ１～Ｕ３間の直流電圧平均値Ｖｄａを用いて生成される。そのため、各無停電電源装置Ｕにおいて、電圧指令値Ｖｄ＊は、直流電圧平均値Ｖｄａと実際の直流電圧Ｖｄとの差に起因した誤差を含む場合がある。補正回路３３は、直流電圧Ｖｄの検出値に応じて電圧指令値Ｖｄ＊を補正することにより、双方向チョッパ７により生成される直流電圧Ｖｄ１を参照電圧Ｖｄｒに一致させる。

　ＰＷＭ回路３６は、直流電圧Ｖｄを補正回路３３により補正された電圧指令値Ｖｄ＊に制御するためのＰＷＭ信号を生成する。ＰＷＭ回路３６は、電圧指令値Ｖｄ＊を直流電圧Ｖｄ１で除算することで、－１～＋１の範囲内の数値に規格化された電圧指令値Ｖｄ＊を得る。ＰＷＭ回路３６は、規格化された電圧指令値Ｖｄ＊と、一定周波数で－１～＋１の範囲内を変化するキャリア波ＣＷとの電圧比較に従ってゲート信号（ＰＷＭ信号）Ｇ１を生成する。

　デッドタイム生成回路３９は、ＰＷＭ回路３６により生成されたゲート信号Ｇ１を受けると、ゲート信号Ｇ１の論理レベルを反転させたゲート信号Ｇ２を生成する。デッドタイム生成回路３９は、ゲート信号Ｇ１，Ｇ２の間にデッドタイムＴｄを設ける。

　図８は、補正回路３３、ＰＷＭ回路３６およびデッドタイム生成回路３９の構成例を説明する機能ブロック図である。

　図８を参照して、補正回路３３は、電圧指令値Ｖｄ＊を受け、故障検出回路４４から故障検出信号ＤＴ１を受ける。補正回路３３は、減算器９１、ゲイン演算器９２および加算器９０を有する。

　減算器９１は、参照電圧Ｖｄｒに対する直流電圧Ｖｄ１の偏差ΔＶｄ１を算出する（ΔＶｄ１＝Ｖｄｒ－Ｖｄ１）。ゲイン演算器９２は、偏差ΔＶｄ１に補正ゲインＫ２を乗算し、乗算結果を加算器９０へ出力する。加算器９０は、ゲイン演算器９２の出力（ΔＶｄ１・Ｋ２）をフィードフォワード項として、電圧指令値Ｖｄ＊に加算する。

　ＰＷＭ回路３６は、比較器９３を有する。加算器９０からの電圧指令値Ｖｄ＊は、直流電圧Ｖｄ１で除されることによって、－１～＋１の範囲内の数値に規格化される。比較器９３は、規格化された電圧指令値Ｖｄ＊とキャリア波ＣＷとの電圧比較に従ってゲート信号Ｇ１を生成する。

　デッドタイム生成回路３９は、ＮＯＴ回路９４およびオンディレイ回路９５を有する。ＮＯＴ回路９４は、ゲート信号Ｇ１の否定の演算により、ゲート信号Ｇ２を生成する。オンディレイ回路９５は、ゲート信号Ｇ１，Ｇ２に対してデッドタイムＴｄを付与する。オンディレイ回路９５は、デッドタイムＴｄが付与されたゲート信号Ｇ１，Ｇ２をそれぞれ、双方向チョッパ７のＩＧＢＴＱ２１，Ｑ２２のゲートに入力する。

　補正回路３３は、停止回路９６をさらに有する。停止回路９６は、故障検出回路４４からＨレベルの故障検出信号ＤＴ１を受けると、デッドタイム生成回路３９のオンディレイ回路９５に対して、双方向チョッパ７のＩＧＢＴＱ２１，Ｑ２２をゲート遮断するためのゲート遮断指令ＧＢを出力する。これにより、無停電電源装置Ｕ１が故障した場合には、無停電電源装置Ｕ１の双方向チョッパ７は停止状態とされる。

　図４に戻って、補正回路３４、チェック回路３１から転送される電圧指令値Ｖｏ＊を補正する。図５で説明したように、電圧指令値Ｖｏ＊は、複数の無停電電源装置Ｕ１～Ｕ３間の出力電流平均値Ｉｏａを用いて生成される。そのため、各無停電電源装置Ｕにおいて、電圧指令値Ｖｏ＊は、出力電流平均値Ｉｏａと実際の出力電流Ｉｏとの差に起因した誤差を含む場合がある。補正回路３４は、出力電流Ｉｏの検出値に応じて電圧指令値Ｖｏ＊を補正することにより、インバータ８により生成される交流出力電圧Ｖｏを商用交流電源１００の交流出力電圧に同期させる。

　ＰＷＭ回路３７は、交流出力電圧Ｖｏを補正回路３４により補正された電圧指令値Ｖｏ＊に制御するためのＰＷＭ信号を生成する。ＰＷＭ回路３７は、電圧指令値Ｖｏ＊を直流電圧Ｖｄ１で除算することで、－１～＋１の範囲内の数値に規格化された電圧指令値Ｖｏ＊を得る。ＰＷＭ回路３７は、規格化された電圧指令値Ｖｏ＊とキャリア波ＣＷとの電圧比較に従ってゲート信号（ＰＷＭ信号）Ｘ１～Ｘ３を生成する。

　デッドタイム生成回路４０は、ＰＷＭ回路３７により生成されたゲート信号Ｘ１～Ｘ３を受けると、ゲート信号Ｘ１～Ｘ３の論理レベルをそれぞれ反転させたゲート信号Ｙ１～Ｙ３を生成する。デッドタイム生成回路４０は、ゲート信号Ｘ１，Ｙ１の間、ゲート信号Ｘ２，Ｙ２の間、およびゲート信号Ｘ３，Ｙ３の間にデッドタイムＴｄを設ける。

　図９は、補正回路３４、ＰＷＭ回路３７およびデッドタイム生成回路４０の構成例を説明する機能ブロック図である。

　図９を参照して、補正回路３４は、電圧指令値Ｖｏｕ＊（Ｕ相電圧指令値Ｖｏｕ＊、Ｖ相電圧指令値Ｖｏｖ＊、Ｗ相電圧指令値Ｖｏｗ＊）を受け、故障検出回路４４から故障検出信号ＤＴ１を受ける。補正回路３２は、減算器７１ａ～７１ｃ、ゲイン演算器７２ａ～７２ｃおよび加算器７０ａ～７０ｃを有する。

　減算器７１ａは、Ｕ相電流指令値Ｉｏｕ＊に対するＵ相出力電流Ｉｏｕ１の偏差ΔＩｏｕ１を算出する（ΔＩｏｕ１＝Ｉｏｕ＊－Ｉｏｕ１）。ゲイン演算器７２ａは、偏差ΔＩｏｕ１に補正ゲインＫ３を乗算し、乗算結果を加算器７０ａへ出力する。加算器７０ａは、ゲイン演算器７２ａの出力（ΔＩｏｕ１・Ｋ３）をフィードフォワード項として、Ｕ相電圧指令値Ｖｏｕ＊に加算する。

　減算器７１ｂは、Ｖ相電流指令値Ｉｏｖ＊に対するＶ相出力電流Ｉｏｖの偏差ΔＩｏｖ１を算出する（ΔＩｏｖ１＝Ｉｏｖ＊－Ｉｏｖ１）。ゲイン演算器７２ｂは、偏差ΔＩｏｖ１に補正ゲインＫ３を乗算し、乗算結果を加算器７０ｂへ出力する。加算器７０ｂは、ゲイン演算器７２ｂの出力（ΔＩｏｖ１・Ｋ３）をフィードフォワード項として、Ｖ相電圧指令値Ｖｏｖ＊に加算する。

　減算器７１ｃは、Ｗ相電流指令値Ｉｏｗ＊に対するＷ相出力電流Ｉｏｗの偏差ΔＩｏｗ１を算出する（ΔＩｏｗ１＝Ｉｏｗ＊－Ｉｏｗ１）。ゲイン演算器７２ｃは、偏差ΔＩｏｗ１に補正ゲインＫ３を乗算し、乗算結果を加算器７０ｃへ出力する。加算器７０ｃは、ゲイン演算器７２ｃの出力（ΔＩｏｗ１・Ｋ３）をフィードフォワード項として、Ｗ相電圧指令値Ｖｏｗ＊に加算する。

　ＰＷＭ回路３７は、比較器７３ａ～７３ｃを有する。加算器７０ａ～７０ｃからの電圧指令値Ｖｏｕ＊，Ｖｏｖ＊，Ｖｏｗ＊の各々は、直流電圧Ｖｄ１で除されることによって、－１～＋１の範囲内の数値に規格化される。

　比較器７３ａは、規格化されたＵ相電圧指令値Ｖｏｕ＊とキャリア波ＣＷとの電圧比較に従ってゲート信号Ｘ１を生成する。比較器７３ｂは、規格化されたＶ相電圧指令値Ｖｏｖ＊とキャリア波ＣＷとの電圧比較に従ってゲート信号Ｘ２を生成する。比較器７３ｃは、規格化されたＷ相電圧指令値Ｖｏｗ＊とキャリア波ＣＷとの電圧比較に従ってゲート信号Ｘ３を生成する。

　デッドタイム生成回路４０は、ＮＯＴ回路７４ａ～７４ｃおよびオンディレイ回路７５ａ～７５ｃを有する。ＮＯＴ回路７４ａは、ゲート信号Ｘ１の否定の演算により、ゲート信号Ｙ１を生成する。オンディレイ回路７５ａは、ゲート信号Ｘ１，Ｙ１に対してデッドタイムＴｄを付与する。オンディレイ回路７５ａは、デッドタイムＴｄが付与されたゲート信号Ｘ１，Ｙ１をそれぞれ、インバータ８のＩＧＢＴＱ１１，Ｑ１４のゲートに入力する。

　ＮＯＴ回路７４ｂは、ゲート信号Ｘ２の否定の演算により、ゲート信号Ｙ２を生成する。オンディレイ回路７５ｂは、ゲート信号Ｘ２，Ｙ２に対してデッドタイムＴｄを付与する。オンディレイ回路７５ｂは、デッドタイムＴｄが付与されたゲート信号Ｘ２，Ｙ２をそれぞれ、インバータ８のＩＧＢＴＱ１２，Ｑ１５のゲートに入力する。

　ＮＯＴ回路７４ｃは、ゲート信号Ｘ３の否定の演算により、ゲート信号Ｙ３を生成する。オンディレイ回路７５ｃは、ゲート信号Ｘ３，Ｙ３に対してデッドタイムＴｄを付与する。オンディレイ回路７５ｃは、デッドタイムＴｄが付与されたゲート信号Ｘ３，Ｙ３をそれぞれ、インバータ８のＩＧＢＴＱ１３，Ｑ１６のゲートに入力する。

　補正回路３４は、停止回路７６をさらに有する。停止回路７６は、故障検出回路４４からＨレベルの故障検出信号ＤＴ１を受けると、デッドタイム生成回路４０のオンディレイ回路７５ａ～７５ｃの各々に対して、インバータ８のＩＧＢＴＱ１１～Ｑ１６をゲート遮断するためのゲート遮断指令ＧＢを出力する。これにより、無停電電源装置Ｕ１が故障した場合には、無停電電源装置Ｕ１のインバータ８は停止状態とされる。

　以上説明したように、本実施の形態に係る無停電電源システムは、複数の無停電電源装置を統括的に制御するマスタ制御部（制御装置２０）が複数の無停電電源装置に共通する電圧指令を生成して各無停電電源装置のスレーブ制御部（制御回路１５）に送信し、各スレーブ制御部が、受信した電圧指令に従って自装置の電力変換器を制御するための制御信号（ゲート信号）を生成するように構成される。

　上記構成によると、マスタ制御部および各スレーブ制御部の間の通信にノイズ等が発生した場合においても、各スレーブ制御部は制御信号を安定的に生成することができる。したがって、マスタ制御部が電圧指令から制御信号を生成して各スレーブ制御部に送信し、各スレーブ制御部が、受信した制御信号を用いて自装置の電力変換器を制御する構成と比較して、制御信号を安定化することができる。その結果、各無停電電源装置を安定的に動作させることができる。

　また本実施の形態では、マスタ制御部から各スレーブ制御部に対してシリアル通信により電圧指令を送信する構成としたことにより、マスタ制御部および各スレーブ制御部の間に配設される通信ケーブルの本数の増大を抑制することができる。

　また本実施の形態によると、各スレーブ制御がシリアル通信における通信エラーの有無を確認し、通信エラーの発生時には前回の電圧指令値を保持する構成としたことにより、通信エラーが発生した場合にも、各スレーブ制御部は制御信号を安定的に生成することができる。

　さらに各スレーブ制御部は、シリアル通信を実行できない通信異常が発生した場合には、自装置を無停電電源システムから解列させることにより、電圧指令が受信困難となることに起因して自装置が誤動作を引き起こすことを抑制することができる。

　さらに本実施の形態では、各スレーブ制御部が自装置の故障を検出して電力変換器の運転を停止する構成としたことにより、マスタ制御部が各無停電電源装置から送信される電流・電圧検出値に基づいて故障を検出し、故障した無停電電源装置に対して運転停止指令を送信する構成と比較して、より迅速に無停電電源装置の故障を検出できるとともに、故障の無停電電源装置を速やかに停止させることができる。

　また、本実施の形態では、各スレーブ制御部が、電力変換器の制御信号に対してデッドタイムを付与する構成としたことにより、通信エラーに起因して制御信号が不安定となり、電力変換器において上アーム素子および下アーム素子が同時にオンすることによる短絡経路が形成されることを防止することができる。

　さらに本実施の形態によれば、マスタ制御部が各スレーブ制御部に対して制御電源を供給するように構成されるため、各無停電電源装置において制御電源を生成するための回路の設置が不要となる。

　（その他の構成例）
　上述した実施の形態では、複数の無停電電源装置Ｕ１～Ｕ３を統括的に制御する「マスタ制御部」を構成する制御装置２０を、「スレーブ制御部」を構成する無停電電源装置Ｕの制御回路１５とを別体とする構成例について説明した。この構成例によると、無停電電源装置Ｕの並列接続数を増加または減少する場合において、システム全体の制御構成を容易に変更することができる。

　あるいは、上記構成例に代えて、複数の無停電電源装置Ｕ１～Ｕ３のうちのいずれか１つの無停電電源装置Ｕの制御回路１５において、「マスタ制御部」と「スレーブ制御部」とを一体化させる構成とすることも可能である。この構成例によると、マスタ制御部を新たに設置する必要がなくなるため、無停電電源システムを簡易化させることができる。なお、マスタ制御部に設定された無停電電源装置Ｕが無停電電源システムから解列された場合においても、制御回路１５は、残りの正常な無停電電源装置Ｕの制御回路１５との間でデータを授受することにより、正常な無停電電源装置Ｕを制御することができる。

　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

　１，５，１０，７０２　コンデンサ、２，９，７００　リアクトル、３　交流入力フィルタ、４　コンバータ、６　直流ライン、７　双方向チョッパ、８　インバータ、１１　交流出力フィルタ、１２，１３，１４　電流検出器、１５　制御回路、１６　通信ケーブル、１７　電力ケーブル、２０　制御装置、２１，３０　シリアル通信Ｉ／Ｆ、２２，２２Ａ～２２Ｈ　平均値演算部、２３，２３Ａ～２３Ｃ　電圧指令生成部、２４，４５　制御電源、２５　制御電源生成部、３１　チェック回路、３２～３４　補正回路、３５～３７　ＰＷＭ回路、７４ａ～７４ｃ，８４ａ～８４ｃ，９４，１１２　ＮＯＴ回路、３８～４０　デッドタイム生成回路、４１～４３　検出回路、４４　故障検出回路、５０，５３，５５，５７，６０，６２，７１ａ～７１ｃ，８１ａ～８１ｃ，９１　減算器、５１，５６，６１　電圧制御部、５２　並列制御部、５４，５８，６３　電流制御部、５９，７０ａ～７０ｃ，８０ａ～８０ｃ，９０　加算器、７２ａ～７２ｃ，８２ａ～８２ｃ，９２　ゲイン演算器、７３ａ～７３ｃ，８３ａ～８３ｃ，９３　比較器、７５ａ～７５ｃ，８５ａ～８５ｃ，９５　オンディレイ回路、７６，８６，９６　停止回路、１００　商用交流電源、１０２　負荷、１１０　シリアル通信チェッカ、１１６　シフトレジスタ、Ｂ１～Ｂ３　バッテリ、Ｔ１　入力端子、ＤＴ１～ＤＴ３　故障検出信号、ＥＲＲ　エラー信号、Ｓ１～Ｓ３　スイッチ、Ｔ２　バッテリ端子、Ｔ３　出力端子、Ｕ，Ｕ１～Ｕ３　無停電電源装置。

Claims

　負荷に対して並列接続される複数の無停電電源装置と、
　前記複数の無停電電源装置を制御するマスタ制御部とを備え、
　前記複数の無停電電源装置の各々は、
　交流電源から供給される交流電力を直流電力に変換するコンバータと、
　前記コンバータまたは電力貯蔵装置から供給される直流電力を交流電力に変換して前記負荷に供給するインバータと、
　少なくとも前記インバータの直流入力電圧、前記インバータの交流出力電圧および前記インバータの出力電流を検出するための検出回路と、
　前記マスタ制御部と通信接続され、前記コンバータおよび前記インバータを制御するスレーブ制御部とを含み、
　前記マスタ制御部は、各前記複数の無停電電源装置の前記スレーブ制御部から送信される前記検出回路の検出値に基づいて、前記複数の無停電電源装置に共通する第１の電圧指令値および第２の電圧指令値を生成し、かつ、生成した前記第１の電圧指令値および前記第２の電圧指令値を各前記複数の無停電電源装置の前記スレーブ制御部に対して送信し、
　前記スレーブ制御部は、受信した前記第１の電圧指令値に従って前記コンバータを制御するための第１の制御信号を生成し、かつ、受信した前記第２の電圧指令値に従って前記インバータを制御するための第２の制御信号を生成する、無停電電源システム。
　前記マスタ制御部は、前記複数の無停電電源装置における前記直流入力電圧の検出値を平均することにより第１の平均値を演算し、かつ、前記第１の平均値が第１の目標値に追従するように前記第１の電圧指令値を生成し、
　前記スレーブ制御部は、自装置における前記直流入力電圧の検出値の前記第１の目標値に対する偏差に応じて前記第１の電圧指令値を補正し、かつ、補正された前記第１の電圧指令値を用いて前記第１の制御信号を生成する、請求項１に記載の無停電電源システム。
　前記コンバータは、互いに直列に接続され、前記第１の制御信号に従って相補的にオンオフされる第１および第２の半導体スイッチング素子を有しており、
　前記スレーブ制御部は、前記第１の制御信号に対して、前記第１および第２の半導体スイッチング素子を同時にオフさせるためのデッドタイムを付与する、請求項２に記載の無停電電源システム。
　前記マスタ制御部は、前記複数の無停電電源装置における前記出力電流の検出値を平均することにより第２の平均値を演算し、かつ、前記第２の平均値が第２の目標値に追従するように前記第２の電圧指令値を生成し、
　前記スレーブ制御部は、自装置における前記出力電流の検出値の前記第２の目標値に対する偏差に応じて前記第２の電圧指令値を補正し、かつ、補正された前記第２の電圧指令値を用いて前記第２の制御信号を生成する、請求項１または２に記載の無停電電源システム。
　前記インバータは、互いに直列に接続され、前記第２の制御信号に従って相補的にオンオフされる第３および第４の半導体スイッチング素子を有しており、
　前記スレーブ制御部は、前記第２の制御信号に対して、前記第３および第４の半導体スイッチング素子を同時にオフさせるためのデッドタイムを付与する、請求項４に記載の無停電電源システム。
　前記複数の無停電電源装置の各々は、
　前記コンバータおよび前記インバータの間に接続された直流ラインと、
　前記電力貯蔵装置および前記直流ラインの間で直流電力を授受する双方向チョッパとをさらに含み、
　前記マスタ制御部は、各前記複数の無停電電源装置の前記スレーブ制御部から送信される前記検出回路の検出値に基づいて、前記複数の無停電電源装置に共通する第３の電圧指令値を生成し、かつ、生成した前記第３の電圧指令値を各前記複数の無停電電源装置の前記スレーブ制御部に対して送信し、
　前記スレーブ制御部は、受信した前記第３の電圧指令値に従って前記双方向チョッパを制御するための第３の制御信号を生成する、請求項１から５のいずれか１項に記載の無停電電源システム。
　前記マスタ制御部は、前記複数の無停電電源装置における前記直流入力電圧の検出値を平均することにより第３の平均値を演算し、かつ、前記第３の平均値が第３の目標値に追従するように前記第３の電圧指令値を生成し、
　前記スレーブ制御部は、自装置における前記直流入力電圧の検出値の前記第３の目標値に対する偏差に応じて前記第３の電圧指令値を補正し、かつ、補正された前記第３の電圧指令値を用いて前記第３の制御信号を生成する、請求項６に記載の無停電電源システム。
　前記双方向チョッパは、互いに直列に接続され、前記第３の制御信号に従って相補的にオンオフされる第５および第６の半導体スイッチング素子を含み、
　前記スレーブ制御部は、前記第３の制御信号に対して、前記第５および第６の半導体スイッチング素子を同時にオフさせるためのデッドタイムを付与する、請求項７に記載の無停電電源システム。
　前記マスタ制御部および前記スレーブ制御部の各々は、シリアル通信によりデータを送受信するための通信部をさらに含む、請求項１から８のいずれか１項に記載の無停電電源システム。
　前記マスタ制御部と各前記複数の無停電電源装置の前記スレーブ制御部とを互いに接続し、前記シリアル通信によりデータを伝送する通信ケーブルをさらに備える、請求項９に記載の無停電電源システム。
　前記スレーブ制御部は、前記シリアル通信における通信エラーを検知するためのチェック回路をさらに含み、前記チェック回路において前記通信エラーが検知されると、前回の前記第１の電圧指令値および前記第２の電圧指令値を保持する、請求項９または１０に記載の無停電電源システム。
　前記スレーブ制御部は、前記チェック回路において前記通信エラーが所定期間継続して検知された場合には、自装置を前記無停電電源システムから解列させる、請求項１１に記載の無停電電源システム。
　前記スレーブ制御部は、自装置が故障した場合に、前記コンバータおよび前記インバータの運転を停止する、請求項１から１２のいずれか１項に記載の無停電電源システム。
　前記スレーブ制御部は、自装置が故障した場合に、前記コンバータおよび前記インバータの運転を停止するとともに、故障検出信号を前記マスタ制御部へ送信し、
　前記マスタ制御部は、前記複数の無停電電源装置から故障した無停電電源装置を除外した他の無停電電源装置の分担電流に基づいて、前記第２の目標値を決定する、請求項４に記載の無停電電源システム。
　前記マスタ制御部から各前記複数の無停電電源装置の前記スレーブ制御部に制御電源を供給するための電力ケーブルをさらに備える、請求項１から１４のいずれか１項に記載の無停電電源システム。
　前記マスタ制御部と前記複数の無停電電源装置とは別体とされる、請求項１から１５のいずれか１項に記載の無停電電源システム。
　前記マスタ制御部は、前記複数の無停電電源装置のうちのいずれか１つの無停電電源装置の前記スレーブ制御部と一体化される、請求項１から１５のいずれか１項に記載の無停電電源システム。