[go: up one dir, main page]

WO2020050362A1 - 固体撮像素子、撮像システム、固体撮像素子の駆動方法、及び光検出器 - Google Patents

固体撮像素子、撮像システム、固体撮像素子の駆動方法、及び光検出器 Download PDF

Info

Publication number
WO2020050362A1
WO2020050362A1 PCT/JP2019/034984 JP2019034984W WO2020050362A1 WO 2020050362 A1 WO2020050362 A1 WO 2020050362A1 JP 2019034984 W JP2019034984 W JP 2019034984W WO 2020050362 A1 WO2020050362 A1 WO 2020050362A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
solid
state imaging
imaging device
circuit
Prior art date
Application number
PCT/JP2019/034984
Other languages
English (en)
French (fr)
Inventor
廣瀬　裕
小田川　明弘
信三 香山
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to JP2020541298A priority Critical patent/JP7117535B2/ja
Priority to EP19857977.3A priority patent/EP3848965A4/en
Priority to US17/274,133 priority patent/US11290675B2/en
Priority to CN201980051087.6A priority patent/CN112585953B/zh
Publication of WO2020050362A1 publication Critical patent/WO2020050362A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/02—Systems using the reflection of electromagnetic waves other than radio waves
    • G01S17/06—Systems determining position data of a target
    • G01S17/08—Systems determining position data of a target for measuring distance only
    • G01S17/10—Systems determining position data of a target for measuring distance only using transmission of interrupted, pulse-modulated waves
    • G01S17/18—Systems determining position data of a target for measuring distance only using transmission of interrupted, pulse-modulated waves wherein range gates are used
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/707—Pixels for event detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N25/773—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters comprising photon counting circuits, e.g. single photon detection [SPD] or single photon avalanche diodes [SPAD]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates

Definitions

  • the present disclosure relates to a solid-state imaging device, and more particularly, to a solid-state imaging device having an element in which avalanche multiplication occurs with one photon.
  • the APD disposed in each pixel cell multiplies the electric charge generated by the photoelectric conversion, and the determination circuit disposed in each pixel cell determines the presence or absence of a photon.
  • the data is stored or added to the memory in the pixel cell.
  • a series of operations such as detection, determination, and addition are repeated a plurality of times.
  • Information stored in the memory of each pixel cell is output as an image of one frame.
  • the present disclosure has an object to provide a solid-state imaging device capable of detecting photons and reducing the size of a pixel cell.
  • a solid-state imaging device includes a pixel array having a plurality of pixel cells, a pixel driving circuit that drives the plurality of pixel cells, and reading from the plurality of pixel cells, and corresponding to the plurality of pixel cells.
  • a readout circuit that outputs an image composed of pixels; and a plurality of readout wirings provided corresponding to each column of the pixel cells and connecting the pixel cells and the readout circuit.
  • Each of the plurality of pixel cells receives an avalanche multiplication when one photon is incident thereon, and performs avalanche multiplication.
  • the avalanche photodiode detects a photon detected by the avalanche photodiode.
  • the readout circuit determines, for each of the plurality of pixel cells of the pixel array, whether or not photons are detected based on the voltage of the readout wiring corresponding to each of the pixel cells, and determines a determination result for the pixel of interest. Output as the value of the pixel corresponding to the cell.
  • an image can be output at a high speed, the image can be obtained in association with the distance to the subject.
  • FIG. 1 is a block diagram illustrating a configuration example of the solid-state imaging device according to the present embodiment.
  • FIG. 2 is a more specific circuit diagram of the pixel driving circuit, the pixel array, and the readout circuit of FIG.
  • FIG. 3 is a sectional view showing an example of the structure of the avalanche photodiode of FIG.
  • FIG. 4 is a circuit diagram showing an example of an output circuit that can be included in the read circuit of FIG.
  • FIG. 5 is a circuit diagram showing another example of an output circuit that can be included in the read circuit of FIG.
  • FIG. 6 is a block diagram illustrating a configuration example of the imaging system according to the present embodiment.
  • FIG. 7 is a timing chart showing an example of signals in the solid-state imaging device of FIG. FIG.
  • FIG. 8 is a timing chart showing an example of a signal in a typical solid-state imaging device.
  • FIG. 9A is a flowchart illustrating an example of processing in the solid-state imaging device according to the present embodiment.
  • FIG. 9B is a flowchart illustrating an example of processing in a typical solid-state imaging device.
  • FIG. 10 is a block diagram illustrating another example of the imaging system according to the present embodiment.
  • FIG. 11 is a circuit diagram showing another configuration example of the solid-state imaging device of FIG.
  • FIG. 1 is a block diagram showing a configuration example of the solid-state imaging device according to the present embodiment.
  • 1 includes a bias generation unit 12, a timing generator 14, a pixel drive circuit 20, a pixel array 30, and a readout circuit 60.
  • the pixel array 30 has a plurality of pixel cells 40 arranged, for example, in a matrix.
  • the pixel drive circuit 20 includes a vertical scanning unit 22 and multiplexers 26A, 26B,..., 26Z, each corresponding to a different row of the pixel cells 40, and drives the plurality of pixel cells 40.
  • the reading circuit 60 performs reading from the plurality of pixel cells 40.
  • the bias generator 12 supplies a necessary voltage to each circuit of the solid-state imaging device 100.
  • the timing generator 14 generates a clock signal and supplies it to each circuit of the solid-state imaging device 100.
  • the timing generator 14 also generates a signal necessary for controlling the pixel cell 40 and supplies the signal to each pixel cell 40 via the multiplexers 26A, 26B,..., 26Z.
  • the vertical scanning unit 22 generates a signal necessary for controlling the pixel cells 40 on a row-by-row basis and supplies the signals to the pixel cells 40 via the multiplexers 26A, 26B,..., 26Z.
  • FIG. 2 is a more specific circuit diagram of the pixel drive circuit 20, the pixel array 30, and the readout circuit 60 of FIG.
  • the solid-state imaging device 100 includes a plurality of read wirings 32 provided for each column of the pixel cells 40 and connecting the pixel cells 40 and the read circuit 60, and a load circuit 34.
  • the load circuit 34 has a plurality of load transistors 35 connected to each of the read wires 32.
  • Each pixel cell 40 has an avalanche photodiode (APD) 41, a floating diffusion (FD) 42, a pixel reset transistor 43, a transfer transistor 44, an amplification transistor 45, and a selection transistor 46.
  • the substrate voltage VSUB is applied to the anode of the APD 41.
  • the substrate voltage VSUB is, for example, ⁇ 20V.
  • the APD 41 causes avalanche multiplication (avalanche breakdown) when one photon is incident, and collects electric charge at the cathode of the APD 41 until quenching. That is, the APD 41 detects incident photons by performing photoelectric conversion. More specifically, when one photon is incident in a state where a large negative bias VSUB is applied to the anode of the APD 41, an avalanche multiplication phenomenon occurs due to photoelectric conversion, and the APD 41 reaches a saturated charge amount to its own cathode. Collect charge. At this time, the APD 41 is operating in the Geiger mode.
  • avalanche multiplication avalanche breakdown
  • FIG. 3 is a sectional view showing an example of the structure of the avalanche photodiode 41 of FIG.
  • a schematic cross-sectional view of the APD 41 and the transfer transistor 44 adjacent to the APD 41 is shown in a plane cut in the gate length direction of the transfer transistor 44.
  • An optical filter 53 and a condenser lens 54 are formed on the protective film 52 on the back surface of the substrate 51.
  • the region 55 near the back surface of the substrate is doped with p-type, and the surface region 56 is doped with n-type. These two regions form a pn junction.
  • avalanche amplification typically, Multiplied to 10,000 electrons.
  • the transfer transistor 44 transfers these electrons to the floating diffusion (capacitance) 58 according to the voltage of the gate 59.
  • Each of the pixel cells 40 is electrically separated from each other by the separating unit 57.
  • the transfer transistor 44 is connected between the cathode of the APD 41 and the FD 42.
  • the transfer transistor 44 is turned on when selected by the vertical scanning unit 22, and transfers the charge of the APD 41 to the FD.
  • the FD 42 stores the charge transferred from the APD 41.
  • the reset transistor 43 is connected between the APD 41 and the power supply of the voltage VDD, and resets the potentials of the APD 41 and the FD 42.
  • the gate and source of the amplification transistor 45 are connected to the FD 42 and the drain of the selection transistor 46, respectively.
  • the power supply voltage VDD is applied to the drain of the amplification transistor 45.
  • the power supply voltage VDD is, for example, 3V.
  • the source of the selection transistor 46 is connected to the read wiring 32.
  • the readout wiring 32 is a signal line common to a plurality of pixel cells 40 belonging to the same column.
  • the amplification transistor 45 outputs a current to the read wiring 32 according to the potential of the FD 42.
  • the transfer signal TN, the reset signal RT, and the selection signal from the vertical scanning unit 22 are input to the gates of the transfer transistor 44, the reset transistor 43, and the selection transistor 46, respectively.
  • the transfer transistor 44 transfers the detection result of the photon by the APD 41 to the corresponding read wiring 32 via the amplification transistor 45 and the selection transistor 46.
  • the voltage of the read wiring 32 changes according to the photon detection result.
  • a load transistor 35 is connected to the read wiring 32, and the load transistor 35 forms a source follower with the amplifying transistor 45 via the read wiring 32.
  • the readout circuit 60 includes a column amplifier array 64, a horizontal transfer circuit 66, and a counter 67.
  • the column amplifier array 64 has a column amplifier 70 and a precharge circuit 76 for each read wiring 32.
  • the column amplifier 70 has inverters 71 and 72 and transistors 73 and 74.
  • the precharge circuit 76 has a precharge transistor.
  • the precharge circuit 76 precharges the corresponding read wiring 32 to a precharge voltage.
  • the column amplifier 70 has a bistable circuit including inverters 71 and 72, and changes the voltage of the corresponding read wiring 32 to a logically high voltage or a low voltage and holds it. That is, the column amplifier 70 of the readout circuit 60 determines, for each of the plurality of pixel cells 40 of the pixel array 30, whether or not photons are detected based on the voltage of the readout wiring 32 corresponding to each of the pixel cells 40. The voltage of the read wiring 32 is changed to a voltage corresponding to the determination result between the logically high voltage and the low voltage and held.
  • the horizontal transfer circuit 66 sequentially transfers the voltage of the read wiring 32 in accordance with the clock CLK and outputs the result as a determination result PXV indicating the presence or absence of photon detection.
  • the counter 67 is reset every time a frame is read, and increases and outputs the count value CNT according to the clock CLK.
  • the count value CNT corresponds to an address indicating the position of the pixel cell 40 in the pixel array 30. That is, the readout circuit 60 sequentially outputs, for each pixel cell 40, the presence or absence of detection of a photon and an address indicating the position of the pixel cell 40.
  • the solid-state imaging device 100 repeats the above operation while changing the row of the pixel cells 40 selected by the vertical scanning unit 22.
  • the column amplifier 70 may be a non-linear circuit using the inverters 71 and 72. . By using such a column amplifier 70, a signal from each pixel cell can be read out at higher speed.
  • the solid-state imaging device 100 has a configuration similar to a typical CMOS image sensor.
  • the pixel cell 40 of the solid-state imaging device 100 does not include a circuit for determining the presence or absence of photon detection, a circuit for holding the determination result, and a circuit for counting and holding the number of photons. Therefore, the circuit scale of the pixel cell 40 is almost the same as a typical CMOS sensor. For this reason, the pixel cell can be miniaturized, and the power consumption can be suppressed low. Since it is not necessary to wait for the incidence of a plurality of photons, the time required for the signal reading operation is short, and the reading operation of the entire solid-state imaging device 100 can be speeded up.
  • FIG. 4 is a circuit diagram showing an example of an output circuit that the read circuit 60 of FIG. 2 may have.
  • the read circuit 60 may further include the output circuit of FIG. 4 includes an AND circuit 61. Only when the output PXV of the horizontal transfer circuit 66 indicates the detection of a photon, the AND circuit 61 outputs the count value CNT of the counter 67 as it is as the count value CNT2. That is, the readout circuit 60 outputs the address indicating the position of the pixel cell 40 as the count value CNT2 only for the pixel cell 40 determined to have detected a photon.
  • the AND circuit 61 may output the count value CNT of the counter 67 as it is as the count value CNT2 only when the output PXV of the horizontal transfer circuit 66 does not indicate the detection of a photon.
  • the readout circuit 60 outputs, as the count value CNT2, an address indicating the position of the pixel cell 40 only for the pixel cell 40 determined not to have detected a photon.
  • FIG. 5 is a circuit diagram showing another example of an output circuit that the read circuit 60 of FIG. 2 can have.
  • the read circuit 60 may further include the output circuit of FIG.
  • the output circuit in FIG. 5 includes an AND circuit 61, a D flip-flop (DFF) 68, and an exclusive OR (XOR) circuit 69.
  • the DFF 68 delays the output of the horizontal transfer circuit 66 by one clock and outputs it.
  • the XOR circuit 69 outputs an exclusive OR XPV of the output of the horizontal transfer circuit 66 and the DFF 68.
  • the AND circuit 61 outputs the count value CNT of the counter 67 as it is as the count value CNT3 only when the exclusive OR XPV is “1”, that is, only when the output PXV of the horizontal transfer circuit 66 changes. . That is, the readout circuit 60 corresponds to the output of the horizontal transfer circuit 66 at that time only when the result of the photon detection for one pixel cell is different from the result of the photon detection for the adjacent pixel cell. An address indicating the position of the one pixel cell 40 is output as the count value CNT3.
  • the readout circuit 60 Since the readout circuit 60 has the output circuit of FIG. 4 or 5, it is not necessary to read out data from all the pixel cells to the outside of the solid-state imaging device 100. it can. Therefore, it is possible to reduce the time required to read data from the solid-state imaging device 100.
  • FIG. 6 is a block diagram illustrating a configuration example of the imaging system according to the present embodiment.
  • the imaging system 1000 in FIG. 6 includes an imaging device (camera) 110, a light projection device 120, a controller 132, and a display 134.
  • the imaging device 110 includes the solid-state imaging device 100, a light receiving optical system 112, and a signal processing unit 116.
  • the solid-state imaging device 100 is arranged on the image plane of the light receiving optical system 112.
  • the light projection device 120 has a projection optical system 122 and a light source 124.
  • the controller 132 outputs a timing adjustment signal to the solid-state imaging device 100 and the light source 124.
  • the light source 124 of the light projection device 120 emits light in pulses at a predetermined cycle according to the timing adjustment signal, and projects the light to the objects 152 and 154. Each pulse light is reflected by the objects 152 and 154. The reflected light enters the solid-state imaging device 100 via the light receiving optical system 112.
  • the photons included in the light fly to the solid-state imaging device 100 after a propagation time corresponding to the distance to the subject.
  • a photon reflected by the subject 152 located at a distance L1 from the imaging system flies to the solid-state imaging device 100 2 ⁇ L1 / c after light emission.
  • the photons reflected by the subject 154 located at a distance L2 from the imaging system fly to the solid-state imaging device 100 after a time of 2 ⁇ L2 / c from the light emission.
  • c is the speed of light. Therefore, the distance to the subject 152 can be known by detecting photons, for example, after 2 ⁇ L1 / c after the light projection device 120 emits light.
  • the timing between light emission in the light projection device 120 and light reception in the solid-state imaging device 100 is adjusted by a timing adjustment signal TC from the controller 132.
  • FIG. 7 is a timing chart showing an example of signals in the solid-state imaging device 100 of FIG.
  • each frame corresponds to one exposure period.
  • the solid-state imaging device 100 counts the number of frames of the output image, for example, from the start of imaging, and outputs the number as a frame number.
  • the relationship between each frame number of a plurality of frames to be output and the time from the output of the light pulse to the exposure period of the solid-state imaging device is set in advance.
  • the time from the output of the light pulse to the exposure period of the solid-state imaging device is represented as photon flight times TF1, TF2, and TF3 in FIG.
  • the relationship between the frame number and the light emission start time of the light source, the exposure start time, and the exposure end time is set in advance.
  • the photon flight time TF1 is, for example, a time from the light emission start time TL1 to the exposure end time EE1.
  • the photon flight time TF1 may be a time from the light emission start time TL1 to the exposure start time ES1, or a time from the light emission start time TL1 to an intermediate time between the exposure start time ES1 and the exposure end time EE1. It may be. The same applies to other photon flight times.
  • the imaging system 1000 measures the average brightness of the imaging scene in an initialization period (not shown) before the start of imaging.
  • the controller 132 controls the number of generated photons per light pulse of the light source 124 by the light control signal LC based on the result of this measurement, and makes the light incident on each pixel cell 40 of the solid-state imaging device 100 within the exposure period of each frame.
  • the average number of photons to be generated is set to, for example, one.
  • the light source 124 emits light.
  • the length of the light emitting period is, for example, 10 ns.
  • an exposure period starts. Only in the exposure period corresponding to each frame, a negative bias VSUB is applied to the anodes of the APDs 41 of all the pixel cells 40.
  • the exposure period corresponding to the first frame is a period from the exposure start time ES1 to the exposure end time EE1. During this period, photons enter the pixel cell 40. At the exposure end time EE1, the transfer transistor 44 is turned on, and the photon detection result is output from the solid-state imaging device 100 as described with reference to FIG. In the output period DT1, the photon detection results for all the pixel cells 40 are sequentially output as a first frame image.
  • the light source 124 emits light.
  • the exposure period corresponding to the second frame is a period from the exposure start time ES2 to the exposure end time EE2. No photons are incident on the pixel cells 40 during this period.
  • the transfer transistor 44 is turned on, and the photon detection result is output from the solid-state imaging device 100 as described with reference to FIG. In the output period DT2, the photon detection results for all the pixel cells 40 are sequentially output as a second frame image. Thereafter, the same operation is repeated.
  • the frame number corresponds to the time from the output of the light pulse to the exposure period of the solid-state imaging device (that is, the photon flight time).
  • the length of the photon flight time is set in advance for each frame, and can be sequentially changed for each frame. According to the setting of the photon flight time TF1, etc., the distance to the subject that can be imaged from the imaging system can be changed.
  • the signal processing unit 116 outputs an image output from the solid-state imaging device 100 to the display 134.
  • the display 134 displays the input image.
  • the signal processing unit 116 may combine and output images of a plurality of frames output from the solid-state imaging device 100.
  • the signal processing unit 116 may combine, for example, images of frames corresponding to different photon flight times into one image. At this time, the color of the image may be different for each photon flight time. Further, the signal processing unit 116 may perform, for example, an averaging process on images of a plurality of frames corresponding to the same photon flight time to reduce noise.
  • FIG. 8 is a timing chart showing an example of a signal in a typical solid-state imaging device.
  • a photon enters information indicating that the photon has entered is accumulated in a circuit in the pixel cell. Reading is performed every time a plurality of photons are received. In other words, the reading interval is long, and it is not possible to know the timing of the arrival of each photon.
  • FIG. 9A is a flowchart illustrating an example of processing in the solid-state imaging device according to the present embodiment.
  • the solid-state imaging device 100 receives a single pulse light within one frame period.
  • the pulsed light is light whose average number of photons incident on each pixel cell 40 is, for example, one.
  • the solid-state imaging device 100 outputs the received light information as image data for one frame to the outside of the solid-state imaging device 100.
  • the image data is stored in an external memory as necessary, and is used for processing such as determination of a pixel value.
  • an initialization process is performed, and thereafter, the same operation is repeated. With such a configuration, the solid-state imaging device 100 performs frame reading for each single pulse, so that the frame interval is not affected by the processing speed of external determination or the like, and reading is performed at high speed.
  • FIG. 9B is a flowchart illustrating an example of processing in a typical solid-state imaging device.
  • the solid-state imaging device receives a plurality of pulse lights in block B82.
  • the circuit in the pixel cell of the solid-state imaging device counts the number of photons by the pulsed light in block B84, determines the pixel value based on whether the counted number has reached a threshold in block B86, and determines the determination result in block B88. Is stored in the memory in the pixel.
  • the solid-state imaging device outputs the received light information as image data for one frame to the outside of the solid-state imaging device.
  • an initialization process is performed, and thereafter, the same operation is repeated.
  • a count and a pixel value are determined in a pixel cell based on a plurality of photons. Therefore, as described with reference to FIG. 8, the read interval is relatively long.
  • FIG. 10 is a block diagram illustrating another example of the imaging system according to the present embodiment.
  • the imaging system 2000 shown in FIG. 10 is a system for detecting cell fluorescence, and is basically configured in the same manner as the imaging system 1000 shown in FIG. 6, and a description of the same points will be omitted.
  • the controller 132 outputs a timing adjustment signal to the solid-state imaging device 100 and the light source 124.
  • the light source 124 of the light projection device 120 emits light in a pulsed manner at a predetermined cycle according to the timing adjustment signal, and projects the light to the cell specimen 156 as the subject. After each pulsed light is absorbed by the light absorbing group in the cell specimen 156, the light absorbing group generates a fluorescent pulse after a lapse of a specific time (lifetime) specific to the light absorbing group. This fluorescent pulse enters the solid-state imaging device 100 via the light receiving optical system 112.
  • the photons included in the fluorescent pulse arrive at the solid-state imaging device 100 with a delay of the lifetime. Therefore, by measuring the lifetime, it is possible to specify the type of the light absorbing group contained in the cell specimen 156.
  • the timing between light emission by the light projection device 120 and light reception by the solid-state imaging device 100 is adjusted by the timing adjustment signal TC from the controller 132.
  • the imaging system 2000 differs from the imaging system 1000 in that an image corresponding to the life time of the light absorbing group is obtained instead of the photon flight time.
  • the frame number corresponds to the time from the output of the light pulse to the exposure period of the solid-state imaging device (that is, the life time of the light absorbing group).
  • the length of the lifetime is set in advance for each frame, and can be sequentially changed for each frame. According to the setting of the lifetime, the lifetime of the light absorbing group that can be imaged from the imaging system can be changed.
  • the signal processing unit 116 outputs an image output from the solid-state imaging device 100 to the display 134.
  • the display 134 displays the input image.
  • the signal processing unit 116 may combine and output images of a plurality of frames output from the solid-state imaging device 100.
  • the signal processing unit 116 may combine, for example, images of frames corresponding to different lifetimes into one image. At that time, the color of the image may be different for each life time. Further, the signal processing unit 116 may perform, for example, an averaging process on images of a plurality of frames corresponding to the same life time to reduce noise.
  • FIG. 11 is a circuit diagram showing another configuration example of the solid-state imaging device 100 of FIG. 11 has a pixel array 230 and a readout circuit 260 in place of the pixel array 30 and the readout circuit 60, and is configured similarly to the solid-state image pickup device 100 except that the load circuit 34 is not provided. ing.
  • the pixel array 230 has a plurality of pixel cells 240 arranged, for example, in a matrix.
  • the read circuit 260 has the circuit of FIG. 5 in addition to the read circuit 60.
  • Each pixel cell 240 has an avalanche photodiode (APD) 41 and a transfer transistor 44.
  • APD avalanche photodiode
  • the APD 41 multiplies the electron-hole pairs generated by the incidence of photons by a bias electric field to a sufficient number (typically, 100,000) for photon detection.
  • the transfer transistor 44 is connected between the cathode of the APD 41 and the read wiring 32.
  • the transfer transistor 44 is turned on when selected by the vertical scanning unit 22, and transfers the charge of the APD 41 to the read wiring 32. Since the APD 41 outputs a sufficient amount of charge for detecting photons, the transfer transistor 44 directly transfers the charge of the APD 41 to the read wiring 32.
  • Other points are the same as those of the solid-state imaging device 100 described with reference to FIGS.
  • the solid-state imaging device 200 directly transfers the charge of the APD 41 to the readout wiring 32, The amplification transistor 45 is unnecessary. Further, since the reset of the APD 41 is performed by the precharge circuit 76, the reset transistor 43 is unnecessary. Therefore, according to the solid-state imaging device 200, the pixel cell 240 can be further miniaturized, and the power consumption can be reduced.
  • the solid-state imaging device 200 may not include the AND circuit 61, the DFF 68, and the XOR circuit 69. Further, the solid-state imaging device 200 may include the circuit in FIG. 4 instead of the AND circuit 61, the DFF 68, and the XOR circuit 69.
  • the solid-state imaging device 200 may be a photodetector having a single pixel cell instead of the pixel array.
  • the pixel includes a pixel cell, a pixel drive circuit for driving the pixel cell, a read circuit for reading output from the pixel cell, and a read wiring for connecting the pixel cell to the read circuit.
  • the cell includes an avalanche photodiode that performs photon detection by avalanche multiplication when one photon enters, a transfer transistor that transfers a photon detection result by the avalanche photodiode to the corresponding readout wiring.
  • the readout circuit determines whether or not photons are detected for the pixel cell based on the voltage of the readout wiring corresponding to the pixel cell, and determines the determination result as the value of the pixel corresponding to the pixel cell. It may be a photodetector that outputs as a photodetector.
  • Each functional block in this specification can be typically realized by hardware.
  • some or all of the functional blocks can be realized by software.
  • such a functional block can be realized by a processor and a program executed on the processor.
  • each functional block described in this specification may be realized by hardware, may be realized by software, or may be realized by any combination of hardware and software.
  • the present disclosure is useful for a solid-state imaging device, an imaging system, and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

フォトン検出が可能であり、かつ、回路規模がより小さい固体撮像素子を提供する。固体撮像素子は、複数の画素セルを有する画素アレイと、前記複数の画素セルを駆動する画素駆動回路と、読出し回路と、前記画素セルの各列に対応する複数の読出し用配線とを有する。前記複数の画素セルのそれぞれは、１個のフォトンが入射すると、アバランシェ増倍が生じることによってフォトンの検出を行うアバランシェフォトダイオードと、フォトンの検出結果を、対応する前記読出し用配線に転送する転送トランジスタとを有する。前記読出し回路は、フォトンの検出の有無を判定し、判定結果を出力する。

Description

固体撮像素子、撮像システム、固体撮像素子の駆動方法、及び光検出器
　本開示は、固体撮像素子に関し、特に１個のフォトンでアバランシェ増倍が生じる素子を有する固体撮像素子に関する。
　近年、アバランシェフォトダイオード（以下ではＡＰＤと称する）を含む画素セルをアレイ状に配置し、フォトンカウンティング動作可能な画素を有する固体撮像素子が提案されている。そのような固体撮像素子の例が、特許文献１及び２に記載されている。
　例えば特許文献１の撮像素子では、各画素セルに配置されたＡＰＤが光電変換で発生した電荷を増倍し、各画素セル内に配置された判定回路によってフォトンの有無を判定し、その結果をその画素セル内のメモリに記憶又は加算する。加算する場合には、このような検出、判定、加算という一連の動作を複数回繰り返す。各画素セルのメモリに蓄積された情報が、１フレームの画像として出力される。
特開２００９－２３９６６８号公報 国際公開第２０１６／０４２７３４号
　しかしながら、このような固体撮像素子は、各画素セルの回路規模が比較的大きいので、画素セルのサイズを微細化することが困難である。また、複数のフォトンの入射を待つ必要があるので、画像の読出しに要する時間が比較的長い。更に、入射したフォトンの数に対応する電圧をデジタル化するために、ＡＤコンバータが必要となる。
　本開示は、フォトンの検出が可能であり、かつ、画素セルのサイズを微細化することが可能な固体撮像素子を提供することを目的とする。
　本開示による固体撮像素子は、複数の画素セルを有する画素アレイと、前記複数の画素セルを駆動する画素駆動回路と、前記複数の画素セルからの読出しを行い、前記複数の画素セルに対応する画素で構成される画像を出力する読出し回路と、前記画素セルの各列に対応して設けられ、前記画素セルと前記読出し回路とを接続する複数の読出し用配線とを有する。前記複数の画素セルのそれぞれは、１個のフォトンが入射すると、アバランシェ増倍が生じることによってフォトンの検出を行うアバランシェフォトダイオードと、前記アバランシェフォトダイオードによるフォトンの検出結果を、対応する前記読出し用配線に転送する転送トランジスタとを有する。前記読出し回路は、前記画素アレイの前記複数の画素セルのそれぞれについて、フォトンの検出の有無を、当該画素セルのそれぞれに対応する前記読出し用配線の電圧に基づいて判定し、判定結果を当該画素セルに対応する画素の値として出力する。
　これによると、画素セルにおいて、フォトンの検出の有無の判定や判定結果の保持を行う必要がないので画素セルの回路規模が小さく、画素セルをより微細化することができる。複数のフォトンの入射を待つ必要がないので、画像の読出しに要する時間をより短くすることができる。各画素セルについてのフォトンの検出の有無が出力されるので、デジタル化のためのＡＤコンバータが不要である。
　本開示によれば、画像を高速に出力することができるので、画像をその被写体までの距離に対応付けて得ることができる。
図１は、本実施形態に係る固体撮像素子の構成例を示すブロック図である。 図２は、図１の画素駆動回路、画素アレイ及び読出し回路のより具体的な回路図である。 図３は、図２のアバランシェフォトダイオードの構造の例を示す断面図である。 図４は、図２の読出し回路が有し得る出力回路の例を示す回路図である。 図５は、図２の読出し回路が有し得る出力回路の他の例を示す回路図である。 図６は、本実施形態に係る撮像システムの構成例を示すブロック図である。 図７は、図６の固体撮像素子における信号の例を示すタイミングチャートである。 図８は、典型的な固体撮像素子における信号の例を示すタイミングチャートである。 図９（ａ）は、本実施形態に係る固体撮像素子における処理の例を示すフローチャートである。図９（ｂ）は、典型的な固体撮像素子における処理の例を示すフローチャートである。 図１０は、本実施形態に係る撮像システムの他の例を示すブロック図である。 図１１は、図１の固体撮像素子の他の構成例を示す回路図である。
　以下、実施形態について、図面を参照しながら説明する。図面において同じ参照番号で示された構成要素は、同一の又は類似の構成要素である。以下で説明する実施形態の各特徴は、矛盾しない限り組み合わせることができる。
　図１は、本実施形態に係る固体撮像素子の構成例を示すブロック図である。図１の固体撮像素子１００は、バイアス生成部１２と、タイミングジェネレータ１４と、画素駆動回路２０と、画素アレイ３０と、読出し回路６０とを有する。画素アレイ３０は、例えば行列状に配置された、複数の画素セル４０を有する。画素駆動回路２０は、垂直走査部２２と、それぞれが画素セル４０の互いに異なる行に対応するマルチプレクサ２６Ａ，２６Ｂ，…，２６Ｚとを有し、複数の画素セル４０を駆動する。読出し回路６０は、複数の画素セル４０からの読出しを行う。
　バイアス生成部１２は、固体撮像素子１００の各回路に対して、必要な電圧を供給する。タイミングジェネレータ１４は、クロック信号を生成して固体撮像素子１００の各回路に供給する。タイミングジェネレータ１４は、画素セル４０の制御に必要な信号も生成し、マルチプレクサ２６Ａ，２６Ｂ，…，２６Ｚを介して各画素セル４０に供給する。垂直走査部２２は、画素セル４０の行単位での制御に必要な信号を生成して、マルチプレクサ２６Ａ，２６Ｂ，…，２６Ｚを介して各画素セル４０に供給する。
　図２は、図１の画素駆動回路２０、画素アレイ３０及び読出し回路６０のより具体的な回路図である。固体撮像素子１００は、画素セル４０の各列に対応して設けられた、画素セル４０と読出し回路６０とを接続する、複数の読出し用配線３２と、負荷回路３４とを有する。負荷回路３４は、読出し用配線３２のそれぞれに接続された複数の負荷トランジスタ３５を有する。各画素セル４０は、アバランシェフォトダイオード（ＡＰＤ）４１と、フローティングディフュージョン（ＦＤ）４２と、画素リセットトランジスタ４３と、転送トランジスタ４４と、増幅トランジスタ４５と、選択トランジスタ４６とを有する。ＡＰＤ４１のアノードには、基板電圧ＶＳＵＢが与えられる。基板電圧ＶＳＵＢは、例えば－２０Ｖである。
　ＡＰＤ４１は、１個のフォトンが入射するとアバランシェ増倍（アバランシェ降伏）を生じ、クエンチングするまでＡＰＤ４１のカソードに電荷を集める。つまり、ＡＰＤ４１は、光電変換をすることによって、入射したフォトンの検出を行う。より詳しく説明すると、ＡＰＤ４１のアノードに大きな負のバイアスＶＳＵＢが与えられた状態において１個のフォトンが入射すると、光電変換によってアバランシェ増倍現象が発生し、ＡＰＤ４１は自らのカソードに飽和電荷量に達する電荷を集める。このとき、ＡＰＤ４１はガイガーモードで動作している。
　図３は、図２のアバランシェフォトダイオード４１の構造の例を示す断面図である。図３では、ＡＰＤ４１と、これに隣接する転送トランジスタ４４との模式的な断面図が、転送トランジスタ４４のゲート長方向で切断された面において示されている。
　基板５１の裏面の保護膜５２上に、光フィルター５３及び集光レンズ５４が形成されている。基板の裏面近傍領域５５はｐ型にドープされており、表面領域５６はｎ型にドープされており、この２つの領域でｐｎ接合を形成している。裏面から入射したフォトンによって発生した電子がこのｐｎ接合による高い電界領域を走行する際に、アバランシェ増幅により、ｎ型の表面領域に到達する電子数は飛躍的に増倍される（典型的には１００００個の電子に増倍される）。転送トランジスタ４４は、そのゲート５９の電圧に従って、これらの電子をフローティングディフュージョン（容量）５８に転送する。各画素セル４０は、分離部５７によって互いに電気的に分離されている。このように、ＡＰＤ４１を裏面照射型イメージセンサの光電変換部に配置することで、受光領域の面積を大きくすることが可能である。
　図２の説明に戻る。転送トランジスタ４４は、ＡＰＤ４１のカソードとＦＤ４２との間に接続されている。転送トランジスタ４４は、垂直走査部２２によって選択されるとオンになり、ＡＰＤ４１の電荷をＦＤ４２に転送する。ＦＤ４２は、ＡＰＤ４１から転送された電荷を蓄積する。リセットトランジスタ４３は、ＡＰＤ４１と電圧ＶＤＤの電源との間に接続され、ＡＰＤ４１及びＦＤ４２の電位をリセットする。
　増幅トランジスタ４５のゲート及びソースは、ＦＤ４２、及び選択トランジスタ４６のドレインに、それぞれ接続されている。増幅トランジスタ４５のドレインには、例えば電源電圧ＶＤＤが与えられる。電源電圧ＶＤＤは、例えば３Ｖである。選択トランジスタ４６のソースは、読出し用配線３２に接続されている。読出し用配線３２は、同一の列に属する複数の画素セル４０に共通の信号線である。増幅トランジスタ４５は、ＦＤ４２の電位に応じて電流を読出し用配線３２に出力する。転送トランジスタ４４、リセットトランジスタ４３、及び選択トランジスタ４６のゲートには、転送信号ＴＮ、リセット信号ＲＴ、及び垂直走査部２２からの選択信号がそれぞれ入力されている。
　すなわち、転送トランジスタ４４は、ＡＰＤ４１によるフォトンの検出結果を、増幅トランジスタ４５及び選択トランジスタ４６を経由して、対応する読出し用配線３２に転送する。読出し用配線３２の電圧は、フォトンの検出結果に応じて変化する。読出し用配線３２には負荷トランジスタ３５が接続されており、負荷トランジスタ３５は、読出し用配線３２を介して増幅トランジスタ４５とソースフォロアを構成する。
　読出し回路６０は、列増幅器アレイ６４と、水平転送回路６６と、カウンタ６７とを有する。列増幅器アレイ６４は、読出し用配線３２毎に、列増幅器７０と、プリチャージ回路７６とを有する。列増幅器７０は、インバータ７１，７２と、トランジスタ７３，７４とを有する。プリチャージ回路７６は、プリチャージトランジスタを有する。
　プリチャージ回路７６は、対応する読出し用配線３２をプリチャージ電圧にプリチャージする。列増幅器７０は、インバータ７１，７２による双安定回路を有し、対応する読出し用配線３２の電圧を、論理的な高電圧又は低電圧に変化させて保持する。すなわち、読出し回路６０の列増幅器７０は、画素アレイ３０の複数の画素セル４０のそれぞれについて、フォトンの検出の有無を、画素セル４０のそれぞれに対応する読出し用配線３２の電圧に基づいて判定し、読出し用配線３２の電圧を、論理的な高電圧及び低電圧のうち判定結果に対応する電圧に変化させて保持する。
　水平転送回路６６は、読出し用配線３２の電圧を、クロックＣＬＫに従って順に転送して、フォトンの検出の有無を示す判定結果ＰＸＶとして出力する。カウンタ６７は、フレームを読出す毎にリセットされ、クロックＣＬＫに従ってカウント値ＣＮＴを増加させて出力する。カウント値ＣＮＴは、画素アレイ３０内における画素セル４０の位置を示すアドレスに対応している。つまり、読出し回路６０は、各画素セル４０について、フォトンの検出の有無とその画素セル４０の位置を示すアドレスとを、順次出力する。固体撮像素子１００は、以上の動作を、垂直走査部２２が選択する画素セル４０の行を変更しながら、繰り返す。
　典型的なＣＭＯＳ（complementary metal oxide semiconductor）画像センサでは、アナログ値を出力するために、読出し用配線の電圧を線形性を保って増幅する必要があり、高精度かつ高利得のアナログ増幅回路を用いる必要があった。これに対し、固体撮像素子１００は、各画素セル４０についてのフォトン検出の有無に対応する検出結果を出力するものであるので、列増幅器７０は、インバータ７１，７２を用いた非線形な回路でよい。このような列増幅器７０を用いることによって、各画素セルからの信号をより高速に読み出すことができる。
　固体撮像素子１００は、典型的なＣＭＯＳ画像センサに類似した構成を有している。固体撮像素子１００の画素セル４０は、フォトン検出の有無を判定する回路、判定結果を保持する回路、並びにフォトン数を計数及び保持する回路を有していない。したがって、画素セル４０の回路規模は典型的なＣＭＯＳセンサとほぼ同じである。このため、画素セルの微細化が可能となるとともに、消費電力も低く抑えることができる。複数のフォトンの入射を待つ必要がないので、信号読出し動作に要する時間が短く、固体撮像素子１００全体としての読出し動作を高速化することもできる。
　図４は、図２の読出し回路６０が有し得る出力回路の例を示す回路図である。読出し回路６０は、図４の出力回路を更に有してもよい。図４の出力回路は、ＡＮＤ回路６１を有する。ＡＮＤ回路６１は、水平転送回路６６の出力ＰＸＶがフォトンの検出を示す場合にのみ、カウンタ６７のカウント値ＣＮＴをそのまま、カウント値ＣＮＴ２として出力する。つまり、読出し回路６０は、フォトンを検出したと判定された画素セル４０についてのみ、その画素セル４０の位置を示すアドレスを、カウント値ＣＮＴ２として出力する。
　なお、ＡＮＤ回路６１は、水平転送回路６６の出力ＰＸＶがフォトンの検出を示さない場合にのみ、カウンタ６７のカウント値ＣＮＴをそのまま、カウント値ＣＮＴ２として出力してもよい。この場合、読出し回路６０は、フォトンを検出しなかったと判定された画素セル４０についてのみ、その画素セル４０の位置を示すアドレスを、カウント値ＣＮＴ２として出力する。
　図５は、図２の読出し回路６０が有し得る出力回路の他の例を示す回路図である。読出し回路６０は、図５の出力回路を更に有してもよい。図５の出力回路は、ＡＮＤ回路６１と、Ｄフリップフロップ（ＤＦＦ）６８と、排他的論理和（ＸＯＲ）回路６９とを有する。ＤＦＦ６８は、水平転送回路６６の出力を１クロック遅延させて出力する。ＸＯＲ回路６９は、水平転送回路６６の出力とＤＦＦ６８との排他的論理和ＸＰＶを出力する。ＡＮＤ回路６１は、排他的論理和ＸＰＶが「１」である場合にのみ、すなわち、水平転送回路６６の出力ＰＸＶが変化した場合にのみ、カウンタ６７のカウント値ＣＮＴをそのままカウント値ＣＮＴ３として出力する。つまり、１つの画素セルについてのフォトンの検出の結果とその隣の画素セルについてのフォトンの検出の結果とが異なる場合にのみ、読出し回路６０は、そのときの水平転送回路６６の出力に対応するこの１つの画素セル４０の位置を示すアドレスを、カウント値ＣＮＴ３として出力する。
　読出し回路６０が図４又は５の出力回路を有することにより、全画素セルから固体撮像素子１００の外にデータを読み出すことが不要となるので、読出し回路６０が出力するデータ量を削減することができる。このため、固体撮像素子１００からのデータ読出しに要する時間を削減することが可能となる。
　固体撮像素子１００を用いた撮像システムの例について説明する。図６は、本実施形態に係る撮像システムの構成例を示すブロック図である。図６の撮像システム１０００は、撮像装置（カメラ）１１０と、光投射装置１２０と、コントローラ１３２と、ディスプレイ１３４とを有する。撮像装置１１０は、固体撮像素子１００と、受光光学系１１２と、信号処理部１１６とを有する。固体撮像素子１００は、受光光学系１１２の像面に配置されている。光投射装置１２０は、投射光学系１２２と、光源１２４とを有する。
　コントローラ１３２は、固体撮像素子１００及び光源１２４に、タイミング調整信号を出力する。光投射装置１２０の光源１２４は、タイミング調整信号に従って所定の周期でパルス状に発光し、光を被写体１５２及び１５４に投射する。各々のパルス光は、被写体１５２及び１５４で反射される。反射された光は、受光光学系１１２を介して固体撮像素子１００に入射する。
　光に含まれるフォトンは、被写体までの距離に応じた伝播時間後に固体撮像素子１００に飛来する。例えば、撮像システムから距離Ｌ１の地点に位置する被写体１５２で反射されるフォトンは、発光から時間２×Ｌ１／ｃ後に固体撮像素子１００に飛来する。撮像システムから距離Ｌ２の地点に位置する被写体１５４で反射されるフォトンは、発光から時間２×Ｌ２／ｃ後に固体撮像素子１００に飛来する。ただし、ｃは光速である。したがって、光投射装置１２０が発光してから、例えば時間２×Ｌ１／ｃ後にフォトンを検出することによって、被写体１５２までの距離を知ることが可能となる。そのために、本撮像システムでは、コントローラ１３２からのタイミング調整信号ＴＣによって、光投射装置１２０での発光と固体撮像素子１００での受光とのタイミングを調整する。
　図７は、図６の固体撮像素子１００における信号の例を示すタイミングチャートである。固体撮像素子１００においては、各フレームが１つの露光期間に対応している。固体撮像素子１００は、出力した画像のフレーム数を例えば撮像開始時からカウントし、フレーム番号として出力する。撮像システム１０００においては、出力される複数のフレームのそれぞれのフレーム番号と、光パルスの出力から固体撮像素子の露光期間までの時間との関係が予め設定されている。光パルスの出力から固体撮像素子の露光期間までの時間は、図７においては、フォトン飛行時間ＴＦ１，ＴＦ２及びＴＦ３として表されている。ここでは、より具体的に、フレーム番号と、光源の発光開始時刻、露光開始時刻、及び露光終了時刻との関係が予め設定されている。
　フォトン飛行時間ＴＦ１は、例えば、発光開始時刻ＴＬ１から露光終了時刻ＥＥ１までの時間である。しかし、フォトン飛行時間ＴＦ１は、発光開始時刻ＴＬ１から露光開始時刻ＥＳ１までの時間であってもよいし、発光開始時刻ＴＬ１から、露光開始時刻ＥＳ１と露光終了時刻ＥＥ１との中間の時刻までの時間であってもよい。他のフォトン飛行時間についても同様である。
　撮像システム１０００は、撮像シーンの平均的な明るさを撮像開始前の初期化期間（図示せず）において測定する。コントローラ１３２は、この測定の結果に基づいて、光制御信号ＬＣによって光源１２４の光パルス当たりの発生フォトン数を制御して、各フレームの露光期間内において固体撮像素子１００の各画素セル４０に入射するフォトンの数の平均を、例えば１個にする。このように設定することで、各フレームにおける各画素セル４０においては、フォトン飛来のばらつき（ショットノイズ）は存在するが、高々フォトン１個の検出に起因するアバランシェ増倍が生じる。ばらつきに起因するアバランシェ増倍によるパルスおよびＡＰＤ４１内で発生する偽パルス（ダークカウント）は、後段の信号処理部１１６によって除去される。
　発光開始時刻ＴＬ１において、光源１２４が発光する。発光する期間の長さは、例えば１０ｎｓである。ある画素セル４０において、リセット信号ＲＴによるリセットトランジスタ４３のリセット動作が終了すると、露光期間が開始される。各フレームに対応する露光期間においてのみ、全ての画素セル４０のＡＰＤ４１のアノードに、負のバイアスＶＳＵＢが与えられる。
　第１フレームに対応する露光期間は、露光開始時刻ＥＳ１から露光終了時刻ＥＥ１までの期間である。この期間において画素セル４０にはフォトンが入射される。露光終了時刻ＥＥ１においては、転送トランジスタ４４がオンになり、図２を参照して説明したように、フォトンの検出結果が固体撮像素子１００から出力される。出力期間ＤＴ１において、全ての画素セル４０についてのフォトンの検出結果が、第１フレームの画像として順次出力される。
　発光開始時刻ＴＬ２において、光源１２４が発光する。ある画素セル４０において、リセット信号ＲＴによるリセットトランジスタ４３のリセット動作が終了すると、露光期間が開始される。第２フレームに対応する露光期間は、露光開始時刻ＥＳ２から露光終了時刻ＥＥ２までの期間である。この期間において画素セル４０にはフォトンが入射されない。露光終了時刻ＥＥ２においては、転送トランジスタ４４がオンになり、図２を参照して説明したように、フォトンの検出結果が固体撮像素子１００から出力される。出力期間ＤＴ２において、全ての画素セル４０についてのフォトンの検出結果が、第２フレームの画像として順次出力される。その後も同様の動作が繰り返される。
　前述のように、フレーム番号には、光パルスの出力から固体撮像素子の露光期間までの時間（すなわち、フォトン飛行時間）が対応している。フォトン飛行時間の長さは、フレーム毎に予め設定されており、フレーム毎に順次変更され得る。フォトン飛行時間ＴＦ１等の設定に応じて、撮像システムから撮像され得る被写体までの距離を変更することができる。
　信号処理部１１６は、固体撮像素子１００から出力された画像をディスプレイ１３４に出力する。ディスプレイ１３４は、入力された画像を表示する。信号処理部１１６は、固体撮像素子１００から出力された複数のフレームの画像を合成して出力してもよい。信号処理部１１６は、例えば、異なるフォトン飛行時間に対応するフレームの画像を、１枚の画像に合成してもよい。その際、画像の色を、フォトン飛行時間毎に異なる色にしてしてもよい。また、信号処理部１１６は、同一のフォトン飛行時間に対応する複数のフレームの画像に対して例えば平均化処理を行って、ノイズの低減を図ってもよい。
　図８は、典型的な固体撮像素子における信号の例を示すタイミングチャートである。前述の典型的な固体撮像素子では、フォトンが入射する毎に、フォトンが入射したことを示す情報を画素セル内の回路に蓄積する。読出しは、複数のフォトンを受け取る毎に行われる。つまり、読出しの間隔が長く、各フォトンの飛来のタイミングを知ることはできない。
　図９（ａ）は、本実施形態に係る固体撮像素子における処理の例を示すフローチャートである。初期化後、ブロックＢ１２において、固体撮像素子１００は１フレーム期間内に単一のパルス光を受光する。前述のように、パルス光は、各画素セル４０に入射するフォトンの数の平均が例えば１個であるような光である。ブロックＢ１４において、固体撮像素子１００は、受光情報を１フレーム分の画像データとして固体撮像素子１００の外部に出力する。ブロックＢ１８において、画像データは必要に応じて外部のメモリに格納され、画素の値の判定等の処理に用いられる。ブロックＢ１６において、初期化処理が行われ、以後、同様の動作が繰り返される。このような構成とすることによって、固体撮像素子１００は、単一パルス毎にフレーム読出しを行うので、フレームの間隔は外部で行われる判定等の処理速度に影響されず、読出しが高速である。
　図９（ｂ）は、典型的な固体撮像素子における処理の例を示すフローチャートである。初期化後、固体撮像素子は、ブロックＢ８２において複数のパルス光を受光する。固体撮像素子の画素セル内の回路は、ブロックＢ８４においてこのパルス光によるフォトン数をカウントし、ブロックＢ８６においてカウント数が閾値に達しているかに基づいて画素の値を判定し、ブロックＢ８８において判定結果を画素内のメモリに保存する。その後、ブロックＢ９０において、固体撮像素子は、受光情報を１フレーム分の画像データとして固体撮像素子の外部に出力する。ブロックＢ９２において、初期化処理が行われ、以後、同様の動作が繰り返される。典型的な固体撮像素子によると、複数のフォトンに基づいて、画素セル内でカウント及び画素の値の判定を行う。このため、図８を参照して説明したように、読出しの間隔が比較的長い。
　固体撮像素子１００を用いた他のシステムの例について説明する。図１０は、本実施形態に係る撮像システムの他の例を示すブロック図である。図１０の撮像システム２０００は、細胞蛍光の検出を行うシステムであって、基本的には図６の撮像システム１０００と同様に構成されているので、同様の点については説明を省略する。
　コントローラ１３２は、固体撮像素子１００及び光源１２４に、タイミング調整信号を出力する。光投射装置１２０の光源１２４は、タイミング調整信号に従って所定の周期でパルス状に発光し、光を被写体である細胞検体１５６に投射する。各々のパルス光が細胞検体１５６内の光吸収基に吸収された後、光吸収基に固有の特定の時間（寿命時間）経過後に、光吸収基は蛍光パルスを発生する。この蛍光パルスは受光光学系１１２を介して固体撮像素子１００に入射する。
　蛍光パルスに含まれるフォトンは、寿命時間だけ遅れて固体撮像素子１００に飛来する。したがって、この寿命時間を測定することによって、細胞検体１５６に含まれている光吸収基の種類を特定することが可能となる。そのために、本細胞蛍光検出システムでは、コントローラ１３２からのタイミング調整信号ＴＣによって、光投射装置１２０での発光と固体撮像素子１００での受光とのタイミングを調整する。
　撮像システム２０００では、フォトン飛行時間に代えて、光吸収基の寿命時間に対応する画像を求める点が、撮像システム１０００とは異なっている。フレーム番号には、光パルスの出力から固体撮像素子の露光期間までの時間（すなわち、光吸収基の寿命時間）が対応している。寿命時間の長さは、フレーム毎に予め設定されており、フレーム毎に順次変更され得る。寿命時間の設定に応じて、撮像システムから撮像され得る光吸収基の寿命時間を変更することができる。
　信号処理部１１６は、固体撮像素子１００から出力された画像をディスプレイ１３４に出力する。ディスプレイ１３４は、入力された画像を表示する。信号処理部１１６は、固体撮像素子１００から出力された複数のフレームの画像を合成して出力してもよい。信号処理部１１６は、例えば、異なる寿命時間に対応するフレームの画像を、１枚の画像に合成してもよい。その際、画像の色を、寿命時間毎に異なる色にしてしてもよい。また、信号処理部１１６は、同一の寿命時間に対応する複数のフレームの画像に対して例えば平均化処理を行って、ノイズの低減を図ってもよい。
　図１１は、図１の固体撮像素子１００の他の構成例を示す回路図である。図１１の固体撮像素子２００は、画素アレイ３０及び読出し回路６０に代えて画素アレイ２３０及び読出し回路２６０を有し、負荷回路３４を有しない点の他は、固体撮像素子１００と同様に構成されている。画素アレイ２３０は、例えば行列状に配置された、複数の画素セル２４０を有する。読出し回路２６０は、読出し回路６０に加えて図５の回路を有している。各画素セル２４０は、アバランシェフォトダイオード（ＡＰＤ）４１と、転送トランジスタ４４とを有する。
　ＡＰＤ４１は、フォトンの入射により生成された電子－正孔対を、バイアス電界により、フォトンの検出に十分な数（典型的には100,000個）に増倍する。転送トランジスタ４４は、ＡＰＤ４１のカソードと読出し用配線３２との間に接続されている。転送トランジスタ４４は、垂直走査部２２によって選択されるとオンになり、ＡＰＤ４１の電荷を読出し用配線３２に転送する。ＡＰＤ４１はフォトンの検出に十分な量の電荷を出力するので、転送トランジスタ４４は、ＡＰＤ４１の電荷を読出し用配線３２に直接転送する。その他の点については、図２及び５を参照して説明した固体撮像素子１００と同様であるので、説明を省略する。
　固体撮像素子２００は、ＡＰＤ４１の電荷を読出し用配線３２に直接転送するので、
増幅トランジスタ４５が不要である。また、ＡＰＤ４１のリセットはプリチャージ回路７６によって行われるため、リセットトランジスタ４３も不要である。したがって、固体撮像素子２００によると、画素セル２４０をより微細化することができ、消費電力も低減することができる。
　なお、固体撮像素子２００は、ＡＮＤ回路６１、ＤＦＦ６８、及びＸＯＲ回路６９を有さなくてもよい。また、固体撮像素子２００は、ＡＮＤ回路６１、ＤＦＦ６８、及びＸＯＲ回路６９に代えて、図４の回路を有してもよい。
　なお、固体撮像素子２００は、画素アレイに代わって、単一の画素セルを備える光検出器であってもよい。
　具体的には、画素セルと、画素セルを駆動する画素駆動回路と、画素セルからの出力の読出しを行う読出し回路と、画素セルと前記読出し回路とを接続する読出し用配線とを備え、画素セルは、１個のフォトンが入射すると、アバランシェ増倍が生じることによってフォトンの検出を行うアバランシェフォトダイオードと、アバランシェフォトダイオードによるフォトンの検出結果を、対応する前記読出し用配線に転送する転送トランジスタとを有し、読出し回路は、前記画素セルについて、フォトンの検出の有無を、当該画素セルに対応する前記読出し用配線の電圧に基づいて判定し、判定結果を当該画素セルに対応する画素の値として出力する光検出器であってもよい。
　本明細書における各機能ブロックは、典型的にはハードウェアで実現され得る。代替としては各機能ブロックの一部又は全ては、ソフトウェアで実現され得る。例えばそのような機能ブロックは、プロセッサ及びプロセッサ上で実行されるプログラムによって実現され得る。換言すれば、本明細書で説明される各機能ブロックは、ハードウェアで実現されてもよいし、ソフトウェアで実現されてもよいし、ハードウェアとソフトウェアとの任意の組合せで実現され得る。
　以上の実施形態は、本質的に好ましい例示であって、本開示、その適用物、あるいはその用途の範囲を制限することを意図するものではない。
　以上説明したように、本開示は、固体撮像素子及び撮像システム等について有用である。
２０　画素駆動回路
３０，２３０　画素アレイ
３２　読出し用配線
４０，２４０　画素セル
４１　アバランシェフォトダイオード
４４　転送トランジスタ
６０，２６０　読出し回路
７０　列増幅器
７６　プリチャージ回路
１００，２００　固体撮像素子
１１０　撮像装置（カメラ）
１１２　撮像光学系
１１６　信号処理部
１２０　光投射装置
１０００，２０００　撮像システム

Claims (10)

  1. 　複数の画素セルを有する画素アレイと、
    　前記複数の画素セルを駆動する画素駆動回路と、
    　前記複数の画素セルからの読出しを行い、前記複数の画素セルに対応する画素で構成される画像を出力する読出し回路と、
    　前記画素セルの各列に対応して設けられ、前記画素セルと前記読出し回路とを接続する複数の読出し用配線と
    を備え、
    　前記複数の画素セルのそれぞれは、
    　１個のフォトンが入射すると、アバランシェ増倍が生じることによってフォトンの検出を行うアバランシェフォトダイオードと、
    　前記アバランシェフォトダイオードによるフォトンの検出結果を、対応する前記読出し用配線に転送する転送トランジスタと
    を有し、
    　前記読出し回路は、前記画素アレイの前記複数の画素セルのそれぞれについて、フォトンの検出の有無を、当該画素セルのそれぞれに対応する前記読出し用配線の電圧に基づいて判定し、判定結果を当該画素セルに対応する画素の値として出力する
    固体撮像素子。
  2. 　請求項１に記載の固体撮像素子において、
    　前記読出し回路は、
    　前記読出し用配線をプリチャージするプリチャージ回路と、
    　前記フォトンの検出結果が転送された前記読出し用配線の電圧に基づいてフォトンの検出の有無を判定し、当該読出し用配線の電圧を、２つの所定の電圧のうち判定結果に対応する電圧に変化させて保持する列増幅器と
    を有する
    固体撮像素子。
  3. 　請求項１に記載の固体撮像素子において、
    　前記読出し回路は、前記判定結果に対応する画素セルの位置を示すアドレスを出力する
    固体撮像素子。
  4. 　請求項３に記載の固体撮像素子において、
    　前記読出し回路は、フォトンを検出したと判定された前記画素セルについてのみ、前記アドレスを出力する
    固体撮像素子。
  5. 　請求項３に記載の固体撮像素子において、
    　前記読出し回路は、フォトンを検出しなかったと判定された前記画素セルについてのみ、前記アドレスを出力する
    固体撮像素子。
  6. 　請求項３に記載の固体撮像素子において、
    　前記読出し回路は、前記複数の画素セルのうちの１つの画素セルについてのフォトンの検出の結果とその隣の画素セルについてのフォトンの検出の結果とが異なる場合に、前記１つの画素セルについての前記アドレスを出力する
    固体撮像素子。
  7. 　光パルス列を出力する光投射装置と、
    　被写体で反射された前記光パルス列を受光するカメラと、
    　前記光投射装置及び前記カメラを制御するコントローラと
    を備える撮像システムであって、
    　前記カメラは、
    　撮像光学系と、
    　前記被写体で反射された前記光パルス列を、前記撮像光学系を通して受光し、前記光パルス列の光パルスのそれぞれに対応する複数のフレームの画像を出力する、請求項１～６のいずれか１項の固体撮像素子と、
    　前記固体撮像素子の出力を処理する信号処理部と
    を有し、
    　前記複数のフレームのそれぞれについて、フレーム番号と、当該フレームに対応する前記光パルスの出力から前記固体撮像素子の当該フレームに対応する露光期間までの時間との関係が、予め設定されており、
    　前記信号処理部は、前記フレーム番号に基づいて、前記時間を求める
    撮像システム。
  8. 　請求項７に記載の撮像システムにおいて、
    　前記コントローラは、前記光パルス当たりの発生フォトン数を制御して、前記露光期間内において前記固体撮像素子の前記複数の画素セルに入射するフォトンの数の平均を１個にする
    撮像システム。
  9. 　アバランシェフォトダイオードを含む複数の画素セルを有する画素アレイと、
    　前記複数の画素セルを駆動する画素駆動回路と、
    　前記複数の画素セルからの読出しを行い、前記複数の画素セルに対応する画素で構成される画像を出力する読出し回路と、
    　前記画素セルの各列に対応して設けられ、前記画素セルと前記読出し回路とを接続する複数の読出し用配線とを備える固体撮像素子の駆動方法であって、
    　前記アバランシェフォトダイオードが、１個のフォトンが入射すると、アバランシェ増倍が生じることによってフォトンの検出を行い、
    　前記アバランシェフォトダイオードを含む画素セルが、前記アバランシェフォトダイオードによるフォトンの検出結果を、対応する前記読出し用配線に転送し、
    　前記読出し回路が、前記画素アレイの前記複数の画素セルのそれぞれについて、フォトンの検出の有無を、当該画素セルのそれぞれに対応する前記読出し用配線の電圧に基づいて判定し、判定結果を当該画素セルに対応する画素の値として出力する
    固体撮像素子の駆動方法。
  10. 　画素セルと、
    　前記画素セルを駆動する画素駆動回路と、
    　前記画素セルからの出力の読出しを行う読出し回路と、
    　前記画素セルと前記読出し回路とを接続する読出し用配線と
    を備え、
    　前記画素セルは、
    　１個のフォトンが入射すると、アバランシェ増倍が生じることによってフォトンの検出を行うアバランシェフォトダイオードと、
    　前記アバランシェフォトダイオードによるフォトンの検出結果を、対応する前記読出し用配線に転送する転送トランジスタと
    を有し、
    　前記読出し回路は、前記画素セルについて、フォトンの検出の有無を、当該画素セルに対応する前記読出し用配線の電圧に基づいて判定し、判定結果を当該画素セルに対応する画素の値として出力する
    光検出器。
PCT/JP2019/034984 2018-09-06 2019-09-05 固体撮像素子、撮像システム、固体撮像素子の駆動方法、及び光検出器 WO2020050362A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020541298A JP7117535B2 (ja) 2018-09-06 2019-09-05 固体撮像素子及び撮像システム
EP19857977.3A EP3848965A4 (en) 2018-09-06 2019-09-05 SEMICONDUCTOR IMAGING ELEMENT, IMAGING DEVICE, SEMICONDUCTOR IMAGING ELEMENT CONTROL PROCESS, AND PHOTODESTECTOR
US17/274,133 US11290675B2 (en) 2018-09-06 2019-09-05 Solid-state image sensor and imaging system
CN201980051087.6A CN112585953B (zh) 2018-09-06 2019-09-05 固体摄像元件、摄像系统、固体摄像元件的驱动方法及光检测器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018167137 2018-09-06
JP2018-167137 2018-09-06

Publications (1)

Publication Number Publication Date
WO2020050362A1 true WO2020050362A1 (ja) 2020-03-12

Family

ID=69722422

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/034984 WO2020050362A1 (ja) 2018-09-06 2019-09-05 固体撮像素子、撮像システム、固体撮像素子の駆動方法、及び光検出器

Country Status (5)

Country Link
US (1) US11290675B2 (ja)
EP (1) EP3848965A4 (ja)
JP (1) JP7117535B2 (ja)
CN (1) CN112585953B (ja)
WO (1) WO2020050362A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022054341A1 (ja) * 2020-09-09 2022-03-17 浜松ホトニクス株式会社 距離画像取得装置及び距離画像取得方法
WO2022080261A1 (ja) * 2020-10-14 2022-04-21 浜松ホトニクス株式会社 光センサ

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019075394A (ja) 2017-10-12 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、電子装置
US11503241B2 (en) * 2020-02-06 2022-11-15 Novatek Microelectronics Corp. Readout integrated circuit
US12205401B2 (en) * 2020-02-06 2025-01-21 Novatek Microelectronics Corp. Readout integrated circuit
JP7663460B2 (ja) * 2021-08-26 2025-04-16 キヤノン株式会社 光電変換装置、撮像装置、制御方法、及びコンピュータプログラム
CN114966806A (zh) * 2022-04-11 2022-08-30 苏州瑞派宁科技有限公司 亚像素成像方法、装置、成像设备、探测器及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239668A (ja) 2008-03-27 2009-10-15 Victor Co Of Japan Ltd 撮像装置とその信号処理方法
JP2012513694A (ja) * 2008-12-22 2012-06-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 単光子計数機能を備えるｃｍｏｓ撮像装置
WO2016042734A1 (ja) 2014-09-19 2016-03-24 パナソニックＩｐマネジメント株式会社 固体撮像装置
WO2017098710A1 (ja) * 2015-12-07 2017-06-15 パナソニックＩｐマネジメント株式会社 固体撮像装置及び固体撮像装置の駆動方法
WO2017104438A1 (ja) * 2015-12-16 2017-06-22 ソニー株式会社 撮像素子および駆動方法、並びに電子機器
JP2017520134A (ja) * 2014-04-07 2017-07-20 サムスン エレクトロニクス カンパニー リミテッド 光学的イベントを感知する方法とそのための光学的イベントセンサ、及び距離測定モバイル装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6821808B2 (en) * 2002-08-23 2004-11-23 Micron Technology, Inc. CMOS APS with stacked avalanche multiplication layer which provides linear and logarithmic photo-conversion characteristics
US7858917B2 (en) * 2003-05-02 2010-12-28 Massachusetts Institute Of Technology Digital photon-counting geiger-mode avalanche photodiode solid-state monolithic intensity imaging focal-plane with scalable readout circuitry
US7547872B2 (en) * 2005-02-14 2009-06-16 Ecole Polytechnique Federale De Lausanne Integrated circuit comprising an array of single photon avalanche diodes
US9210350B2 (en) * 2013-12-09 2015-12-08 Omnivision Technologies, Inc. Low power imaging system with single photon avalanche diode photon counters and ghost image reduction
EP3164683B1 (en) * 2014-07-02 2023-02-22 The John Hopkins University Photodetection circuit
JP6961392B2 (ja) * 2017-05-24 2021-11-05 キヤノン株式会社 固体撮像素子、撮像装置及び撮像方法
JP6924085B2 (ja) * 2017-06-27 2021-08-25 キヤノン株式会社 光検出装置及び撮像システム
CN107449516B (zh) * 2017-07-06 2019-07-23 东南大学 一种自适应探测模式的光子计数线阵读出电路及方法
CN108391071B (zh) * 2017-11-23 2020-04-14 南京邮电大学 一种采用二次相关双采样技术的spad阵列级读出电路
JP7227777B2 (ja) * 2019-02-04 2023-02-22 キヤノン株式会社 撮像装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239668A (ja) 2008-03-27 2009-10-15 Victor Co Of Japan Ltd 撮像装置とその信号処理方法
JP2012513694A (ja) * 2008-12-22 2012-06-14 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 単光子計数機能を備えるｃｍｏｓ撮像装置
JP2017520134A (ja) * 2014-04-07 2017-07-20 サムスン エレクトロニクス カンパニー リミテッド 光学的イベントを感知する方法とそのための光学的イベントセンサ、及び距離測定モバイル装置
WO2016042734A1 (ja) 2014-09-19 2016-03-24 パナソニックＩｐマネジメント株式会社 固体撮像装置
WO2017098710A1 (ja) * 2015-12-07 2017-06-15 パナソニックＩｐマネジメント株式会社 固体撮像装置及び固体撮像装置の駆動方法
WO2017104438A1 (ja) * 2015-12-16 2017-06-22 ソニー株式会社 撮像素子および駆動方法、並びに電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3848965A4

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022054341A1 (ja) * 2020-09-09 2022-03-17 浜松ホトニクス株式会社 距離画像取得装置及び距離画像取得方法
JP2022045510A (ja) * 2020-09-09 2022-03-22 浜松ホトニクス株式会社 距離画像取得装置及び距離画像取得方法
WO2022080261A1 (ja) * 2020-10-14 2022-04-21 浜松ホトニクス株式会社 光センサ
JP7602346B2 (ja) 2020-10-14 2024-12-18 浜松ホトニクス株式会社 光センサ

Also Published As

Publication number Publication date
EP3848965A1 (en) 2021-07-14
CN112585953A (zh) 2021-03-30
JP7117535B2 (ja) 2022-08-15
US11290675B2 (en) 2022-03-29
JPWO2020050362A1 (ja) 2021-08-30
CN112585953B (zh) 2024-05-14
US20210368119A1 (en) 2021-11-25
EP3848965A4 (en) 2021-07-14

Similar Documents

Publication Publication Date Title
JP7117535B2 (ja) 固体撮像素子及び撮像システム
US10598546B2 (en) Detecting high intensity light in photo sensor
US9171985B2 (en) Pixel circuit with controlled capacitor discharge time of flight measurement
US11943542B2 (en) Imaging devices with single-photon avalanche diodes having sub-exposures for high dynamic range
US8493483B2 (en) Image taking device and camera system
US12044802B2 (en) Photoelectric conversion device and photoelectric conversion system comprising a control unit to set a third exposure period and a.fourth exposure period on a basis of light value comparison based on signal charge during first and second exposure periods
EP3646013A1 (en) Photo-detection pixel circuit, detector panel, and photoelectric detection apparatus
JP2019115032A (ja) 固体撮像素子、撮像装置及び撮像方法
CN110462436A (zh) 固体摄像装置
JP7443006B2 (ja) 光検出器及び距離測定装置
CN114747204B (zh) 光检测器、固体摄像装置及距离测定装置
JP2020107980A (ja) 光検出装置および撮像システム
US11965987B2 (en) Solid-state imaging device, distance measuring device, and distance measuring method
JP7689346B2 (ja) 撮像素子および測距装置
EP3445040B1 (en) Detecting high intensity light in photo sensor
WO2023189856A1 (ja) 固体撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19857977

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020541298

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019857977

Country of ref document: EP

Effective date: 20210406