[go: up one dir, main page]

WO2020035712A1 - スイッチング回路 - Google Patents

スイッチング回路 Download PDF

Info

Publication number
WO2020035712A1
WO2020035712A1 PCT/IB2018/001038 IB2018001038W WO2020035712A1 WO 2020035712 A1 WO2020035712 A1 WO 2020035712A1 IB 2018001038 W IB2018001038 W IB 2018001038W WO 2020035712 A1 WO2020035712 A1 WO 2020035712A1
Authority
WO
WIPO (PCT)
Prior art keywords
potential
low
terminal
semiconductor switching
switching element
Prior art date
Application number
PCT/IB2018/001038
Other languages
English (en)
French (fr)
Inventor
下村卓
沼倉啓一郎
山上滋春
佐藤大樹
Original Assignee
日産自動車株式会社
ルノー エス． ア． エス．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日産自動車株式会社, ルノー エス． ア． エス． filed Critical 日産自動車株式会社
Priority to PCT/IB2018/001038 priority Critical patent/WO2020035712A1/ja
Publication of WO2020035712A1 publication Critical patent/WO2020035712A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents

Definitions

  • the present invention relates to a switching circuit for driving a semiconductor switching element by a driving circuit.
  • the conduction state of the semiconductor switching element is controlled by the drive signal input to the control electrode, and the main current flows between the main electrodes in the ON state. At this time, a surge voltage or ringing may occur due to the switching operation. In order to suppress the surge voltage and the ringing, it is effective to moderate the voltage fluctuation in the switching operation, but this increases the switching loss.
  • the voltage of the control electrode also changes when the potential difference between the main electrodes changes rapidly due to high-speed switching operation. Ringing occurs. As a result, a surge voltage is generated. As described above, when the switching operation is performed at a high speed to suppress the switching loss, ringing and a surge voltage are generated, and the semiconductor switching element is damaged or malfunctions.
  • the object of the present invention is to provide a switching circuit capable of suppressing switching loss and suppressing ringing and surge voltage.
  • a switching circuit includes a diode connected in antiparallel to a driving transistor whose main electrode is connected to a control electrode of a semiconductor switching element, and a capacitor connected between the diode and a power supply terminal. That is the gist.
  • the present invention it is possible to provide a switching circuit capable of suppressing switching loss and suppressing ringing and surge voltage.
  • FIG. 1 is a schematic diagram illustrating a configuration of a switching circuit according to a first embodiment of the present invention.
  • FIG. 4 is a schematic diagram illustrating a configuration of a switching circuit according to a first modification of the first embodiment of the present invention.
  • FIG. 9 is a schematic diagram illustrating a configuration of a switching circuit according to a second modification of the first embodiment of the present invention.
  • FIG. 9 is a schematic diagram illustrating another configuration of the switching circuit according to the second modification of the first embodiment of the present invention.
  • FIG. 9 is a schematic diagram illustrating still another configuration of the switching circuit according to the second modification of the first embodiment of the present invention.
  • FIG. 6 is a schematic diagram illustrating a configuration of a switching circuit according to a second embodiment of the present invention.
  • FIG. 9 is a schematic diagram illustrating a configuration of a switching circuit according to a modification of the second embodiment of the present invention.
  • FIG. 13 is a schematic diagram illustrating another configuration of the switching circuit according to the modification of the second embodiment of the present invention.
  • FIG. 9 is a schematic diagram illustrating a configuration of a switching circuit according to a third embodiment of the present invention.
  • FIG. 13 is a schematic diagram illustrating a configuration of a switching circuit according to a modified example of the third embodiment of the present invention.
  • FIG. 14 is a schematic diagram illustrating another configuration of the switching circuit according to a modification of the third embodiment of the present invention.
  • FIG. 14 is a schematic diagram illustrating still another configuration of the switching circuit according to the modification of the third embodiment of the present invention.
  • the switching circuit according to the first embodiment of the present invention includes a semiconductor switching element 10 whose conduction state is controlled by a drive signal input to a control electrode 13, and a drive circuit that outputs a drive signal. 20.
  • the driving power for driving the driving circuit 20 is supplied by a driving power supply 30 having a pair of power supply terminals including a high potential terminal 31 and a low potential terminal 32.
  • a driving power supply 30 having a pair of power supply terminals including a high potential terminal 31 and a low potential terminal 32.
  • the driving power supply 30 for example, a DC power supply is used.
  • FIG. 1 exemplarily shows a case where the semiconductor switching element 10 is a MOSFET (metal-oxide-semiconductor @ field-effect @ transistor). That is, the high-potential main electrode 11 is a drain electrode, the low-potential main electrode 12 is a source electrode, and the control electrode 13 is a gate electrode.
  • the high-potential main electrode 11 is connected to a power supply terminal 50, and the low-potential main electrode 12 is connected to a low-potential terminal 32.
  • the potential of the power terminal 50 may be set higher than the potential of the high potential terminal 31, for example.
  • the semiconductor switching element 10 is not limited to a MOSFET.
  • the drive circuit 20 has a high-potential-side element 21 and a low-potential-side element 22 cascaded between a high-potential terminal 31 and a low-potential terminal 32.
  • a connection point between the high-potential-side element 21 and the low-potential-side element 22 is an output terminal for outputting a drive signal, and the output terminal is connected to the control electrode 13 of the semiconductor switching element 10.
  • the drive circuit 20 shown in FIG. 1 has a push-pull circuit in which a first drive transistor T21 which is a high-potential element 21 and a second drive transistor T22 which is a low-potential element 22 are cascaded.
  • the first driving transistor T21 is an NPN bipolar transistor. An emitter electrode, which is one main electrode of the first driving transistor T21, is connected to the control electrode 13 of the semiconductor switching element 10. The collector electrode, which is the other main electrode of the first driving transistor T21, is connected to the high potential terminal 31.
  • the second driving transistor T22 is a PNP bipolar transistor.
  • the low-potential-side diode 23 is connected in anti-parallel with the second driving transistor T22.
  • a low-potential-side capacitor 24 is connected between the low-potential-side diode 23 and the low-potential terminal 32 in series with the low-potential-side diode 23.
  • the cathode terminal of the low-potential-side diode 23, the control electrode 13 of the semiconductor switching element 10, and the emitter electrode of the first driving transistor T21 are connected to the emitter electrode, which is one main electrode of the second driving transistor T22.
  • the anode terminal of the low-potential-side diode 23 and the first terminal of the low-potential-side capacitor 24 are connected to a collector electrode, which is the other main electrode of the second driving transistor T22.
  • the second terminal of the low potential side capacitor 24 is connected to the low potential terminal 32 and the low potential main electrode 12 of the semiconductor switching element 10.
  • the control signal SH for controlling the conduction state of the first driving transistor T21 is input to the base electrode of the first driving transistor T21.
  • a control signal SL for controlling the conduction state of the second driving transistor T22 is input to a base electrode of the second driving transistor T22.
  • the control signal SH and the control signal SL are output from the control circuit 40.
  • the first driving transistor T21 is turned on and the second driving transistor T22 is turned off.
  • charge is supplied to the control electrode 13 of the semiconductor switching element 10 via the first driving transistor T21, and the semiconductor switching element 10 turns on.
  • the semiconductor switching element 10 turns on.
  • the semiconductor switching element 10 when the semiconductor switching element 10 is turned off, the first drive transistor T21 is turned off and the second drive transistor T22 is turned on. As a result, the supply of charges to the control electrode 13 of the semiconductor switching element 10 is stopped, and the semiconductor switching element 10 performs a turn-off operation. Then, electric charges are discharged from the control electrode 13 of the semiconductor switching element 10 via the second driving transistor T22. When the voltage of the control electrode 13 falls below the threshold voltage, the semiconductor switching element 10 turns off.
  • the conduction state of the semiconductor switching element 10 is controlled by the charge supplied to the control electrode 13 as a drive signal.
  • both the high potential side element 21 and the low potential side element 22 are driving transistors. Then, the semiconductor switching element 10 is controlled according to the conduction state of the first driving transistor T21 and the second driving transistor T22.
  • the second driving transistor T22 is turned on and the impedance between the emitter electrode and the collector electrode becomes low.
  • the capacitance of the control electrode 13 of the semiconductor switching element 10 and the low potential side capacitor 24 are connected in series. For this reason, the electric charge accumulated in the control electrode 13 moves to the low potential side capacitor 24 at high speed.
  • the time required for the turn-off operation of the semiconductor switching element 10 is reduced. That is, the switching operation of the semiconductor switching element 10 is performed at high speed, and the switching loss can be suppressed.
  • the capacitance value of the low potential side capacitor 24 is large. However, as described below, the magnitude of the capacitance value of the low potential side capacitor 24 is limited in order to suppress the surge voltage. By reducing the capacitance value of the low-potential-side capacitor 24, the charging of the low-potential-side capacitor 24 progresses before the turn-off operation is completed, and the transfer of charges from the control electrode 13 to the low-potential-side capacitor 24 is delayed. .
  • the capacitance value of the low-potential-side capacitor 24 is set such that the speed of the movement of the charge from the control electrode 13 decreases during the turn-off operation.
  • the capacitance value of the low-potential-side capacitor 24 is set in consideration of the switching loss required for the switching circuit, the allowable surge voltage, and the like.
  • the capacitance value Cg of the parasitic capacitance Cgs between the control electrode 13 and the low-potential main electrode 12 of the semiconductor switching element 10 the power supply voltage Vd that is the potential difference between the high-potential terminal 31 and the low-potential terminal 32, and the like.
  • the capacitance value C1 of the side capacitor 24 is set.
  • the present inventor has found that when the value of Cg ⁇ Vd / (C1 + Cg) is substantially equal to the threshold voltage Vth of the semiconductor switching element 10, damage and malfunction of the semiconductor switching element 10 due to surge voltage are prevented. And the switching loss can be suppressed.
  • the capacitance value C1 of the low-potential-side capacitor 24 is set so as to satisfy the following expression (1) in consideration of a margin for variations in characteristics of components used in the semiconductor switching element 10 and the drive circuit 20. May be: Vth ⁇ Cg ⁇ Vd / (3 ⁇ (C1 + Cg)) (1)
  • the capacitance value C1 may be set so as to satisfy the following equation (2): Vth ⁇ 6 ⁇ Cg ⁇ Vd / (C1 + Cg) (2)
  • the control electrode 13 of the semiconductor switching element 10 and the high-potential main electrode 11 are coupled by a parasitic capacitance inside the semiconductor switching element 10. For this reason, when the potential difference between the high-potential main electrode 11 and the low-potential main electrode 12 sharply increases due to the turn-off operation of the semiconductor switching element 10, ringing is likely to occur in the potential of the control electrode 13.
  • the control electrode 13 of the semiconductor switching element 10 and the low-potential-side capacitor 24 are connected via the low-potential-side diode 23 connected in anti-parallel with the second driving transistor T22. Have been. For this reason, when the potential of the control electrode 13 becomes lower than the potential of the first terminal of the low potential side capacitor 24 which is a connection point between the low potential side diode 23 and the low potential side capacitor 24, the low potential side diode 23 conducts. Thereby, an excessively low potential of the control electrode 13 is absorbed.
  • the switching circuit according to the first embodiment As described above, in the switching circuit according to the first embodiment, ringing and surge voltage are suppressed even when the semiconductor switching element 10 performs a high-speed switching operation without using a complicated driving circuit. You. Therefore, according to the switching circuit shown in FIG. 1, the switching loss can be suppressed, and the semiconductor switching element 10 can be prevented from being damaged or malfunctioning due to ringing or surge voltage.
  • FIG. 2 shows a switching circuit according to a first modification of the first embodiment.
  • the switching circuit shown in FIG. 2 further includes a parallel resistor 25 connected in parallel with the low potential side capacitor 24.
  • the potential of the collector electrode of the second drive transistor T22 becomes higher than the potential of the low potential terminal 32 by charging the low potential side capacitor 24.
  • current flows into the base electrode of the second driving transistor T22. Due to the contribution of the current flowing into the base electrode, the charge moves from the control electrode 13 to the low potential side capacitor 24 at higher speed. This speeds up the turn-off operation and suppresses switching loss.
  • FIG. 3 shows a switching circuit according to a second modification of the first embodiment.
  • a driving resistor R21 is used for the high potential side element 21. That is, one terminal of the driving resistor R21 is connected to the high potential terminal 31, and the other terminal is connected to the control electrode 13 of the semiconductor switching element 10.
  • a second driving transistor T22 is used for the low-potential-side element 22, similarly to the switching circuit shown in FIG.
  • the manufacturing cost of the switching circuit can be reduced.
  • the resistance value of the driving resistor R21 By adjusting the resistance value of the driving resistor R21, the speed at which the charge supplied to the control electrode 13 of the semiconductor switching element 10 moves in the turn-on operation is adjusted. That is, the speed of the turn-on operation can be set by the drive resistor R21.
  • the low-potential-side diode 23 is connected in anti-parallel with the second driving transistor T22.
  • the low potential side capacitor 24 is connected between the anode terminal of the low potential side diode 23 and the low potential terminal 32. Therefore, switching loss in the turn-off operation can be suppressed, surge voltage can be suppressed, and ringing can be suppressed.
  • the semiconductor switching element 10 can perform a high-speed switching operation.
  • Expression (2) the switching operation is slowed in the latter half of the turn-off operation, so that the surge voltage can be suppressed. Thereby, switching loss and surge voltage can be suppressed.
  • a parallel resistor 25 may be connected in parallel with the low-potential-side capacitor 24 as in the switching circuit shown in FIG.
  • a first driving transistor T21 may be connected between the driving resistor R21 and the high potential terminal 31. That is, the high potential terminal 31 is connected to the collector electrode of the first driving transistor T21, and the driving resistor R21 is connected to the emitter electrode.
  • the leakage current flowing from the high potential terminal 31 when the semiconductor switching element 10 is in the off state is suppressed. Therefore, a low-loss drive circuit 20 can be realized.
  • a capacitor C21 may be connected in parallel with the driving resistor R21.
  • the switching circuit shown in FIG. 5 has a configuration in which the capacitor C21 and the capacitance of the control electrode 13 of the semiconductor switching element 10 are connected in series. Therefore, at the beginning of the turn-on operation, the capacitance of the control electrode 13 is rapidly charged. Therefore, the switching operation of the semiconductor switching element 10 is performed at high speed, and the switching loss can be suppressed.
  • a high-potential-side diode 26 is connected in anti-parallel with the first driving transistor T21.
  • a high-potential-side capacitor 27 is connected between the high-potential-side diode 26 and the high-potential terminal 31 in series with the high-potential-side diode 26.
  • the anode terminal of the high-potential side diode 26, the control electrode 13 of the semiconductor switching element 10, and the emitter electrode of the second driving transistor T22 are connected to the emitter electrode, which is one main electrode of the first driving transistor T21.
  • the cathode terminal of the high-potential-side diode 26 and the first terminal of the high-potential-side capacitor 27 are connected to a collector electrode, which is the other main electrode of the first driving transistor T21.
  • the second terminal of the high potential side capacitor 27 is connected to the high potential terminal 31.
  • the switching circuit shown in FIG. 6 is different from the switching circuit shown in FIG. 1 in that the switching circuit shown in FIG. 6 includes a high-potential-side diode 26 and a high-potential-side capacitor 27.
  • Other configurations are the same as those of the first embodiment shown in FIG.
  • the first driving transistor T21 is turned on and the impedance between the collector electrode and the emitter electrode becomes low.
  • the capacitance of the control electrode 13 of the semiconductor switching element 10 and the high-potential-side capacitor 27 are connected in series. For this reason, the charge moves to the control electrode 13 via the high potential side capacitor 27 at high speed.
  • the charge is rapidly supplied to the control electrode 13.
  • the semiconductor switching element 10 turns on at high speed. For this reason, the switching operation of the semiconductor switching element 10 is performed at high speed, and switching loss can be suppressed.
  • the control electrode 13 of the semiconductor switching element 10 and the high-potential-side capacitor 27 are connected via the high-potential-side diode 26 connected in anti-parallel with the first driving transistor T21. Therefore, when the potential of the control electrode 13 becomes higher than the potential of the first terminal of the high-potential-side capacitor 27 which is a connection point between the high-potential-side diode 26 and the high-potential-side capacitor 27, 26 conducts. Thereby, an excessively high potential of the control electrode 13 is absorbed.
  • the capacitance value C2 of the high-potential-side capacitor 27 is set so that the speed of the charge moving to the control electrode 13 during the turn-on operation is reduced. Thereby, a surge voltage can be suppressed.
  • the capacitance value of the high-potential-side capacitor 27 is set in consideration of the switching loss required for the switching circuit and the allowable surge voltage.
  • the capacitance value C2 of the high-potential-side capacitor 27 is set according to the capacitance value Cg of the parasitic capacitance Cgs and the power supply voltage Vd.
  • the capacitance value C2 of the high potential side capacitor 27 is set so as to satisfy the following expression (3). May be: Vth ⁇ 6 ⁇ C2 ⁇ Vd / (C2 + Cg) (3)
  • the capacitance value C2 may be set so as to satisfy the following equation (4): Vth ⁇ C2 ⁇ Vd / (3 ⁇ (C2 + Cg)) (4)
  • the turn-on operation of the semiconductor switching element 10 is performed at high speed. Further, ringing and surge voltage in the turn-on operation can be suppressed.
  • the semiconductor switching element 10 in both the turn-on operation and the turn-off operation, can perform a high-speed switching operation, and can suppress a surge voltage and ringing.
  • FIG. 7 shows a switching circuit according to a modification of the second embodiment.
  • the switching circuit shown in FIG. 7 further includes a parallel resistor 28 connected in parallel with the high-potential-side capacitor 27.
  • the high potential side capacitor 27 and the parallel resistor 28 may be connected in parallel, and the low potential side capacitor 24 and the parallel resistor 25 may be connected in parallel. Thereby, similarly to the switching circuit shown in FIG. 2, in the turn-off operation, switching loss and surge voltage can be suppressed.
  • FIG. 9 shows a switching circuit according to the third embodiment.
  • the switching circuit shown in FIG. 9 is different from the switching circuit shown in FIG. 6 in that the low potential side diode 23 and the low potential side capacitor 24 are not connected to the second driving transistor T22. Therefore, the collector electrode of the second driving transistor T22 is connected to the low potential terminal 32.
  • Other configurations are the same as those of the second embodiment shown in FIG.
  • the high-potential-side diode 26 is connected in anti-parallel with the first driving transistor T21, as in the second embodiment.
  • the high potential side capacitor 27 is connected between the cathode terminal of the high potential side diode 26 and the high potential terminal 31.
  • the switching circuit shown in FIG. 9 is suitably used for the semiconductor switching element 10 having low resistance to ringing or surge voltage in a turn-on operation and high resistance to a turn-off operation.
  • the switching circuit shown in FIG. 1 is suitably used for a semiconductor switching element 10 having high resistance to ringing or surge voltage in a turn-on operation and low resistance to a turn-off operation.
  • FIG. 10 shows a switching circuit according to a modification of the third embodiment.
  • the switching circuit shown in FIG. 10 uses a driving resistor R22 for the low potential side element 22.
  • Other configurations are the same as those of the switching circuit shown in FIG.
  • the manufacturing cost of the switching circuit can be reduced.
  • the speed of the turn-off operation can be adjusted by the resistance value of the driving resistor R22.
  • the high-potential-side diode 26 is connected in anti-parallel with the first driving transistor T21.
  • the high-potential-side capacitor 27 is connected between the cathode terminal of the high-potential-side diode 26 and the high-potential terminal 31. Therefore, the switching loss in the turn-on operation can be suppressed, the surge voltage can be suppressed, and the ringing can be suppressed.
  • a second driving transistor T22 may be connected between the driving resistor R22 and the low potential terminal 32. That is, the emitter electrode of the second driving transistor T22, which is a PNP transistor, is connected to the driving resistor R22, and the collector electrode is connected to the low potential terminal 32.
  • the leakage current flowing to the low potential terminal 32 when the semiconductor switching element 10 is in the ON state is suppressed. Therefore, a low-loss drive circuit 20 can be realized.
  • a capacitor C22 may be connected in parallel with the driving resistor R22.
  • the switching circuit shown in FIG. 12 has a configuration in which the capacitor C22 and the capacitance of the control electrode 13 of the semiconductor switching element 10 are connected in series. Therefore, the charge is rapidly discharged from the control electrode 13 at the beginning of the turn-off operation. Therefore, the semiconductor switching element 10 performs a high-speed switching operation up to the middle of the turn-off operation, and the switching loss can be suppressed.
  • the semiconductor switching element 10 is a MOSFET
  • the semiconductor switching element 10 may be another transistor. That is, the semiconductor switching element 10 may be a unipolar transistor or a bipolar transistor. Further, the semiconductor switching element 10 may be formed of a silicon semiconductor or a wide band gap semiconductor.
  • the switching circuit of the present invention can be used for a technology for driving a semiconductor switching element.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

導通状態を制御する駆動信号が入力される制御電極（１３）を有する半導体スイッ チング素子（１0）と、高電位端子（３１）と低電位端子（３２）の間に縦続接続さ れた高電位側素子（２１）と低電位側素子（２２）を有し、高電位側素子（２１）と 低電位側素子（２２）の接続点から駆動信号を出力する駆動回路（２０）とを備え、 高電位側素子（２１）と低電位側素子（２２）の少なくともいずれかが、一方の主電 極が半導体スイッチング素子（１０）の制御電極（１３）に接続される駆動用トラン ジスタであり、駆動回路（２０）が、駆動用トランジスタと逆並列に接続されたダイ オード及びダイオードと直列接続するコンデンサを備え、ダイオードとコンデンサと の接続点に駆動用トランジスタの他方の主電極が接続されている。

Description

スイッチング回路
　本発明は、駆動回路により半導体スイッチング素子を駆動するスイッチング回路に関するものである。
　半導体スイッチング素子は、制御電極に入力される駆動信号によって導通状態が制御され、オン状態で主電極の間を主電流が流れる。このとき、スイッチング動作に起因して、サージ電圧やリンギングが発生する場合がある。サージ電圧やリンギングを抑制するためにはスイッチング動作での電圧の変動を緩やかにすることが有効であるが、これによりスイッチング損失が増大する。
　このため、半導体スイッチング素子を高速に動作させ、且つサージ電圧やリンギングを抑制する方法が検討されている。例えば、半導体スイッチング素子のゲート電圧を検知し、ゲート電圧に応じてゲート端子に接続する抵抗の抵抗値を切り替える方法が検討されている（特許文献１参照。）。
特開２０１３−２２３２６５号公報
　半導体スイッチング素子の制御電極と高電位側の主電極が寄生容量によってカップリングしているために、高速なスイッチング動作によって主電極の間で電位差が急激に変化した場合に、制御電極の電圧も変化してリンギングが発生する。これにより、サージ電圧が発生する。このように、スイッチング損失を抑制するために高速にスイッチング動作させるとリンギングやサージ電圧が発生し、半導体スイッチング素子の破損や誤作動が生じる。
　本発明は、スイッチング損失を抑制し、且つリンギング及びサージ電圧を抑制できるスイッチング回路を提供することを目的とする。
　本発明の一態様に係るスイッチング回路は、半導体スイッチング素子の制御電極に主電極が接続された駆動用トランジスタと逆並列に接続されたダイオードと、ダイオードと電源端子の間に接続されたコンデンサを備えることを要旨とする。
　本発明によれば、スイッチング損失を抑制し、且つリンギング及びサージ電圧を抑制できるスイッチング回路を提供することができる。
本発明の第１の実施形態に係るスイッチング回路の構成を示す模式図である。 本発明の第１の実施形態の第１の変形例に係るスイッチング回路の構成を示す模式図である。 本発明の第１の実施形態の第２の変形例に係るスイッチング回路の構成を示す模式図である。 本発明の第１の実施形態の第２の変形例に係るスイッチング回路の他の構成を示す模式図である。 本発明の第１の実施形態の第２の変形例に係るスイッチング回路の更に他の構成を示す模式図である。 本発明の第２の実施形態に係るスイッチング回路の構成を示す模式図である。 本発明の第２の実施形態の変形例に係るスイッチング回路の構成を示す模式図である。 本発明の第２の実施形態の変形例に係るスイッチング回路の他の構成を示す模式図である。 本発明の第３の実施形態に係るスイッチング回路の構成を示す模式図である。 本発明の第３の実施形態の変形例に係るスイッチング回路の構成を示す模式図である。 本発明の第３の実施形態の変形例に係るスイッチング回路の他の構成を示す模式図である。 本発明の第３の実施形態の変形例に係るスイッチング回路の更に他の構成を示す模式図である。
　以下に、図面を参照して実施形態を説明する。図面の記載において同一部分には同一符号を付して説明を省略する。
　（第１の実施形態）
　本発明の第１の実施形態に係るスイッチング回路は、図１に示すように、制御電極１３に入力される駆動信号によって導通状態が制御される半導体スイッチング素子１０と、駆動信号を出力する駆動回路２０を備える。
　駆動回路２０を駆動するための駆動用電力は、高電位端子３１と低電位端子３２からなる一対の電源端子を有する駆動用電源３０によって供給される。駆動用電源３０には、例えば直流電源などが使用される。
　オン状態において、半導体スイッチング素子１０の高電位主電極１１と低電位主電極１２の間に主電流が流れる。このとき、高電位主電極１１は相対的に高い電位に設定され、低電位主電極１２は相対的に低い電位に設定される。図１では、半導体スイッチング素子１０がＭＯＳＦＥＴ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ　ｆｉｅｌｄ−ｅｆｆｅｃｔ　ｔｒａｎｓｉｓｔｏｒ）である場合を例示的に示した。つまり、高電位主電極１１がドレイン電極、低電位主電極１２がソース電極、制御電極１３がゲート電極である。高電位主電極１１は電源端子５０に接続され、低電位主電極１２は低電位端子３２に接続されている。電源端子５０の電位は、例えば高電位端子３１の電位よりも高く設定してもよい。なお、半導体スイッチング素子１０はＭＯＳＦＥＴに限定されない。
　駆動回路２０は、高電位端子３１と低電位端子３２の間に縦続接続された高電位側素子２１と低電位側素子２２を有する。高電位側素子２１と低電位側素子２２との接続点が駆動信号を出力する出力端子であり、出力端子が半導体スイッチング素子１０の制御電極１３に接続されている。
　図１に示した駆動回路２０は、高電位側素子２１である第１の駆動用トランジスタＴ２１と、低電位側素子２２である第２の駆動用トランジスタＴ２２を縦続接続したプッシュプル回路を有する。
　第１の駆動用トランジスタＴ２１は、ＮＰＮバイポーラトランジスタである。第１の駆動用トランジスタＴ２１の一方の主電極であるエミッタ電極が、半導体スイッチング素子１０の制御電極１３に接続されている。第１の駆動用トランジスタＴ２１の他方の主電極であるコレクタ電極が、高電位端子３１に接続されている。
　第２の駆動用トランジスタＴ２２は、ＰＮＰバイポーラトランジスタである。そして、第２の駆動用トランジスタＴ２２と逆並列に、低電位側ダイオード２３が接続されている。そして、低電位側ダイオード２３と直列に、低電位側ダイオード２３と低電位端子３２の間に低電位側コンデンサ２４が接続されている。
　即ち、第２の駆動用トランジスタＴ２２の一方の主電極であるエミッタ電極に、低電位側ダイオード２３のカソード端子、半導体スイッチング素子１０の制御電極１３及び第１の駆動用トランジスタＴ２１のエミッタ電極が接続されている。第２の駆動用トランジスタＴ２２の他方の主電極であるコレクタ電極に、低電位側ダイオード２３のアノード端子及び低電位側コンデンサ２４の第１端子が接続されている。低電位側コンデンサ２４の第２端子は、低電位端子３２及び半導体スイッチング素子１０の低電位主電極１２に接続されている。
　第１の駆動用トランジスタＴ２１のベース電極に、第１の駆動用トランジスタＴ２１の導通状態を制御する制御信号ＳＨが入力される。第２の駆動用トランジスタＴ２２のベース電極に、第２の駆動用トランジスタＴ２２の導通状態を制御する制御信号ＳＬが入力される。制御信号ＳＨ及び制御信号ＳＬは、制御回路４０から出力される。
　半導体スイッチング素子１０をオン状態にする場合には、第１の駆動用トランジスタＴ２１をオンし、第２の駆動用トランジスタＴ２２をオフする。これにより、第１の駆動用トランジスタＴ２１を介して、半導体スイッチング素子１０の制御電極１３に電荷が供給され、半導体スイッチング素子１０がターンオン動作する。制御電極１３の電圧が閾値電圧を上回ると、半導体スイッチング素子１０がオン状態になる。
　一方、半導体スイッチング素子１０をオフ状態にする場合には、第１の駆動用トランジスタＴ２１をオフし、第２の駆動用トランジスタＴ２２をオンする。これにより、半導体スイッチング素子１０の制御電極１３への電荷の供給が停止し、半導体スイッチング素子１０がターンオフ動作する。そして、半導体スイッチング素子１０の制御電極１３から、第２の駆動用トランジスタＴ２２を介して電荷が放電される。制御電極１３の電圧が閾値電圧を下回ると、半導体スイッチング素子１０がオフ状態になる。
　上記のように、半導体スイッチング素子１０は、駆動信号として制御電極１３に供給される電荷により導通状態が制御される。図１に示した駆動回路２０では、高電位側素子２１及び低電位側素子２２のいずれもが、駆動用トランジスタである。そして、第１の駆動用トランジスタＴ２１及び第２の駆動用トランジスタＴ２２の導通状態に応じて、半導体スイッチング素子１０が制御される。
　図１に示したスイッチング回路では、半導体スイッチング素子１０のターンオフ動作において、第２の駆動用トランジスタＴ２２がオンしてエミッタ電極とコレクタ電極の間が低インピーダンスになる。これにより、半導体スイッチング素子１０の制御電極１３の容量と、低電位側コンデンサ２４とが直列に接続することになる。このため、制御電極１３に蓄積された電荷が低電位側コンデンサ２４へ高速に移動する。
　その結果、半導体スイッチング素子１０のターンオフ動作に要する時間が短縮される。つまり、半導体スイッチング素子１０のスイッチング動作が高速に行われ、スイッチング損失を抑制できる。
　ターンオフ動作を高速に行うためには、低電位側コンデンサ２４の容量値は大きいことが好ましい。しかし、以下に説明するように、サージ電圧を抑制するために、低電位側コンデンサ２４の容量値の大きさは制限される。低電位側コンデンサ２４の容量値を小さくすることにより、ターンオフ動作が完了する前に、低電位側コンデンサ２４の充電が進行して制御電極１３から低電位側コンデンサ２４への電荷の移動が遅くなる。
　したがって、ターンオフ動作の初期では電荷の移動が速いために電圧の変動は急激であるが、ターンオフ動作の途中からは電圧の変動が緩やかになる。その結果、制御電極１３でのリンギング及びサージ電圧が抑制される。このように、ターンオフ動作の途中で制御電極１３からの電荷の移動の速度が低下するように、低電位側コンデンサ２４の容量値が設定される。
　低電位側コンデンサ２４の容量値を小さくして電荷の移動を遅くするタイミングを早くすることにより、ターンオフ動作において電圧の変動が緩やかな時間が長くなる。これにより、サージ電圧を抑制する効果を大きくできる。しかしながら、電荷の移動を遅くするタイミングが早いほど、スイッチング損失が大きくなる。つまり、スイッチング損失を抑制するためには、低電位側コンデンサ２４の容量値が大きいほどよい。したがって、スイッチング回路に要求されるスイッチング損失と、許容されるサージ電圧の大きさなどを考慮して、低電位側コンデンサ２４の容量値が設定される。
　例えば、半導体スイッチング素子１０の制御電極１３と低電位主電極１２間の寄生容量Ｃｇｓの容量値Ｃｇや、高電位端子３１と低電位端子３２の電位差である電源電圧Ｖｄなどに応じて、低電位側コンデンサ２４の容量値Ｃ１が設定される。本発明者は、検討を重ねた結果、Ｃｇ×Ｖｄ／（Ｃ１＋Ｃｇ）の値が半導体スイッチング素子１０の閾値電圧Ｖｔｈと同程度である場合に、サージ電圧による半導体スイッチング素子１０の破損や誤動作を防止し、且つスイッチング損失を抑制できることを見出した。
　なお、半導体スイッチング素子１０や駆動回路２０に使用される部品の特性ばらつきなどに対するマージンを考慮して、以下の式（１）を満足するように低電位側コンデンサ２４の容量値Ｃ１を設定してもよい：
　Ｖｔｈ≧Ｃｇ×Ｖｄ／（３×（Ｃ１＋Ｃｇ））　・・・（１）
　式（１）の関係を満たすように容量値Ｃ１を設定することにより、スイッチング動作を高速に行い、スイッチング損失を抑制することができる。
　また、以下の式（２）を満足するように容量値Ｃ１を設定してもよい：
　Ｖｔｈ≦６×Ｃｇ×Ｖｄ／（Ｃ１＋Ｃｇ）　・・・（２）
　式（２）の関係を満たすように容量値Ｃ１を設定することにより、サージ電圧による半導体スイッチング素子１０の破損や誤動作を抑制できるようにターンオフ動作の後半での電圧の変動を小さくできる。つまり、ターンオフ動作の途中までは高速にスイッチング動作することによりスイッチング損失を抑制し、その後にスイッチング動作を低速にすることにより、サージ電圧を抑制することができる。
　ところで、半導体スイッチング素子１０の制御電極１３と高電位主電極１１は、半導体スイッチング素子１０内部の寄生容量によってカップリングしている。このため、半導体スイッチング素子１０のターンオフ動作によって高電位主電極１１と低電位主電極１２の電位差が急激に増大した場合に、制御電極１３の電位にリンギングが発生しやすい。
　しかし、図１に示したスイッチング回路では、第２の駆動用トランジスタＴ２２と逆並列に接続された低電位側ダイオード２３を介して、半導体スイッチング素子１０の制御電極１３と低電位側コンデンサ２４が接続されている。このため、制御電極１３の電位が、低電位側ダイオード２３と低電位側コンデンサ２４との接続点である低電位側コンデンサ２４の第１端子の電位よりも低くなった場合に、低電位側ダイオード２３が導通する。これにより、制御電極１３の過剰に低い電位が吸収される。
　その結果、ターンオフ動作において制御電極１３に発生するリンギングを抑制することができる。このため、リンギングに起因する半導体スイッチング素子１０の破損や誤動作を防止できる。例えば、半導体スイッチング素子１０がＭＯＳＦＥＴである場合に、絶縁破壊からゲート絶縁膜を保護することができる。
　以上に説明したように、第１の実施形態に係るスイッチング回路では、複雑な構成の駆動回路を使用せずに、半導体スイッチング素子１０が高速にスイッチング動作した場合にもリンギングやサージ電圧が抑制される。したがって、図１に示したスイッチング回路によれば、スイッチング損失を抑制し、且つ、リンギングやサージ電圧に起因する半導体スイッチング素子１０の破損や誤動作を防止することができる。
　＜第１の変形例＞
　図２に、第１の実施形態の第１の変形例に係るスイッチング回路を示す。図２に示したスイッチング回路は、低電位側コンデンサ２４と並列に接続された並列抵抗２５を更に備える。
　前述のように、低電位側コンデンサ２４の容量値を制限することにより、ターンオフ動作が完了する前に、制御電極１３から放電される電荷の移動の速度が低下する。このとき、図２に示したスイッチング回路では、主に並列抵抗２５に流れる電流によって制御電極１３から電荷が放電される。このため、ターンオフ動作が途中で低速になる。したがって、サージ電圧を抑制することができる。
　なお、並列抵抗２５の抵抗値が大きいほど電荷の移動が遅くなり、ターンオフ動作に要する時間が増大する。このように、並列抵抗２５の抵抗値を調整することによって、ターンオフ動作の速度を調整できる。
　また、図２に示したスイッチング回路では、低電位側コンデンサ２４が充電されることにより、第２の駆動用トランジスタＴ２２のコレクタ電極の電位が、低電位端子３２の電位よりも高くなる。その結果、第２の駆動用トランジスタＴ２２のベース電極に電流が流入する。ベース電極に流入する電流の寄与により、制御電極１３から低電位側コンデンサ２４に電荷がより高速に移動する。これにより、ターンオフ動作が高速化され、スイッチング損失を抑制できる。
　＜第２の変形例＞
　図３に、第１の実施形態の第２の変形例に係るスイッチング回路を示す。図３に示したスイッチング回路では、高電位側素子２１に駆動抵抗Ｒ２１を使用している。つまり、駆動抵抗Ｒ２１の一方の端子を高電位端子３１に接続し、他方の端子を半導体スイッチング素子１０の制御電極１３に接続している。なお、低電位側素子２２には、図１に示したスイッチング回路と同様に第２の駆動用トランジスタＴ２２が使用されている。
　図３に示したスイッチング回路によれば、高電位側素子２１にトランジスタよりも安価な抵抗素子を使用することにより、スイッチング回路の製造コストを低減することができる。駆動抵抗Ｒ２１の抵抗値を調整することにより、ターンオン動作において半導体スイッチング素子１０の制御電極１３に供給される電荷の移動する速度が調整される。即ち、駆動抵抗Ｒ２１により、ターンオン動作の速度を設定できる。
　図３に示したスイッチング回路においても、第２の駆動用トランジスタＴ２２と逆並列に低電位側ダイオード２３が接続されている。そして、低電位側ダイオード２３のアノード端子と低電位端子３２の間に低電位側コンデンサ２４が接続されている。このため、ターンオフ動作でのスイッチング損失を抑制すると共にサージ電圧を抑制し、且つ、リンギングを抑制できる。
　また、図１に示したスイッチング回路と同様に、式（１）を満足することにより半導体スイッチング素子１０の高速なスイッチング動作が可能である。そして、式（２）を満足することにより、ターンオフ動作の後半においてスイッチング動作を低速にすることにより、サージ電圧を抑制できる。これにより、スイッチング損失を抑制し、且つサージ電圧を抑制することができる。更に、図２に示したスイッチング回路と同様に、低電位側コンデンサ２４と並列に並列抵抗２５を接続してもよい。
　なお、図４に示すように、駆動抵抗Ｒ２１と高電位端子３１との間に第１の駆動用トランジスタＴ２１を接続してもよい。即ち、第１の駆動用トランジスタＴ２１のコレクタ電極に高電位端子３１を接続し、エミッタ電極に駆動抵抗Ｒ２１を接続する。
　図４に示したスイッチング回路によれば、半導体スイッチング素子１０がオフ状態のときに高電位端子３１から流れる漏れ電流が抑制される。このため、低損失の駆動回路２０を実現できる。
　更に、図５に示すように、駆動抵抗Ｒ２１と並列にコンデンサＣ２１を接続してもよい。図５に示したスイッチング回路は、コンデンサＣ２１と半導体スイッチング素子１０の制御電極１３の容量が直列接続された構成である。このため、ターンオン動作の初期において、制御電極１３の容量が急速に充電される。したがって、半導体スイッチング素子１０が高速にスイッチング動作し、スイッチング損失を抑制することができる。
　（第２の実施形態）
　本発明の第２の実施形態に係るスイッチング回路は、図６に示すように、第１の駆動用トランジスタＴ２１と逆並列に高電位側ダイオード２６が接続されている。そして、高電位側ダイオード２６と直列に、高電位側ダイオード２６と高電位端子３１の間に高電位側コンデンサ２７が接続されている。
　即ち、第１の駆動用トランジスタＴ２１の一方の主電極であるエミッタ電極に、高電位側ダイオード２６のアノード端子、半導体スイッチング素子１０の制御電極１３及び第２の駆動用トランジスタＴ２２のエミッタ電極が接続されている。第１の駆動用トランジスタＴ２１の他方の主電極であるコレクタ電極に、高電位側ダイオード２６のカソード端子及び高電位側コンデンサ２７の第１端子が接続されている。高電位側コンデンサ２７の第２端子は、高電位端子３１に接続されている。
　図６に示したスイッチング回路は、高電位側ダイオード２６と高電位側コンデンサ２７を備えることが、図１に示したスイッチング回路と異なる点である。その他の構成については、図１に示す第１の実施形態と同様である。
　図６に示したスイッチング回路では、半導体スイッチング素子１０のターンオン動作において、第１の駆動用トランジスタＴ２１がオンしてコレクタ電極とエミッタ電極の間が低インピーダンスになる。これにより、半導体スイッチング素子１０の制御電極１３の容量と高電位側コンデンサ２７とが直列に接続することになる。このため、高電位側コンデンサ２７を介して制御電極１３に電荷が高速に移動する。
　即ち、ターンオン動作において、制御電極１３に電荷が急速に供給される。その結果、半導体スイッチング素子１０は高速にターンオン動作する。このため、半導体スイッチング素子１０のスイッチング動作が高速に行われ、スイッチング損失を抑制できる。
　更に、第１の駆動用トランジスタＴ２１と逆並列に接続された高電位側ダイオード２６を介して、半導体スイッチング素子１０の制御電極１３と高電位側コンデンサ２７が接続されている。このため、制御電極１３の電位が、高電位側ダイオード２６と高電位側コンデンサ２７との接続点である高電位側コンデンサ２７の第１端子の電位よりも高くなった場合に、高電位側ダイオード２６が導通する。これにより、制御電極１３の過剰に高い電位が吸収される。
　即ち、半導体スイッチング素子１０のスイッチング動作によって高電位主電極１１と低電位主電極１２の電位差が急激に減少した場合にも、高電位主電極１１と容量性カップリングしている制御電極１３のリンギングを抑制できる。このため、ターンオン動作におけるリンギングに起因する半導体スイッチング素子１０の破損や誤動作を防止できる。
　なお、ターンオン動作の途中で制御電極１３に移動する電荷の速度が低下するように、高電位側コンデンサ２７の容量値Ｃ２が設定される。これにより、サージ電圧を抑制することができる。このために、スイッチング回路に要求されるスイッチング損失と許容されるサージ電圧の大きさなどを考慮して、高電位側コンデンサ２７の容量値が設定される。例えば、寄生容量Ｃｇｓの容量値Ｃｇや電源電圧Ｖｄなどに応じて、高電位側コンデンサ２７の容量値Ｃ２が設定される。本発明者は、検討を重ねた結果、Ｃ２×Ｖｄ／（Ｃ２＋Ｃｇ）の値が半導体スイッチング素子１０の閾値電圧Ｖｔｈと同程度である場合に、サージ電圧による半導体スイッチング素子１０の破損や誤動作を防止し、且つスイッチング損失を抑制できることを見出した。
　また、半導体スイッチング素子１０や駆動回路２０に使用される部品の特性ばらつきなどに対するマージンを考慮して、以下の式（３）を満足するように高電位側コンデンサ２７の容量値Ｃ２を設定してもよい：
　Ｖｔｈ≦６×Ｃ２×Ｖｄ／（Ｃ２＋Ｃｇ）　・・・（３）
　式（３）を満足するように容量値Ｃ２を設定することにより、半導体スイッチング素子１０のスイッチング損失を抑制することができる。
　また、以下の式（４）を満足するように容量値Ｃ２を設定してもよい：
　Ｖｔｈ≧Ｃ２×Ｖｄ／（３×（Ｃ２＋Ｃｇ））　・・・（４）
　式（４）を満足するように容量値Ｃ２を設定することにより、ターンオン動作の後半での電圧の変動を小さくしてサージ電圧を抑制できる。したがって、ターンオン動作の途中までは高速にスイッチング動作することによりスイッチング損失を抑制し、その後にスイッチング動作を低速にすることにより、サージ電圧を抑制することができる。これにより、半導体スイッチング素子１０の破損や誤動作を抑制できる。
　以上に説明したように、第２の実施形態に係るスイッチング回路によれば、半導体スイッチング素子１０のターンオン動作が高速に行われる。更に、ターンオン動作でのリンギングやサージ電圧を抑制できる。
　他は、第１の実施形態と実質的に同様である。即ち、図６に示したスイッチング回路では、図１に示したスイッチング回路と同様に、第２の駆動用トランジスタＴ２２と逆並列に低電位側ダイオード２３が接続され、低電位側ダイオード２３と低電位端子３２の間に低電位側コンデンサ２４が接続されている。このため、半導体スイッチング素子１０のターンオフ動作が高速に行われると共に、ターンオフ動作でのサージ電圧を抑制できる。
　したがって、第２の実施形態に係るスイッチング回路によれば、ターンオン動作及びターンオフ動作のいずれにおいても、半導体スイッチング素子１０を高速にスイッチング動作させ、且つサージ電圧及びリンギングを抑制することができる。
　＜変形例＞
　図７に、第２の実施形態の変形例に係るスイッチング回路を示す。図７に示したスイッチング回路は、高電位側コンデンサ２７と並列に接続された並列抵抗２８を更に備える。
　前述のように、高電位側コンデンサ２７の容量値の大きさを制限することにより、ターンオン動作が完了する前に、制御電極１３に移動する電荷の速度が低下する。このとき、図７に示したスイッチング回路では、主に並列抵抗２８に流れる電流によって制御電極１３に電荷が供給される。このため、ターンオン動作が途中で低速になる。したがって、サージ電圧を抑制することができる。
　また、高電位側コンデンサ２７を介して制御電極１３に電荷が移動することにより、第１の駆動用トランジスタＴ２１のコレクタ電極の電位は、高電位端子３１の電位よりも低くなる。このため、第１の駆動用トランジスタＴ２１のベース電極に電流が流入し、第１の駆動用トランジスタＴ２１により制御電極１３に電荷がより急速に供給される。このため、ターンオン動作が高速化され、スイッチング損失を抑制できる。
　なお、図８に示すように、高電位側コンデンサ２７と並列抵抗２８を並列に接続すると共に、低電位側コンデンサ２４と並列抵抗２５を並列に接続してもよい。これにより、図２に示したスイッチング回路と同様に、ターンオフ動作において、スイッチング損失を抑制し、且つサージ電圧を抑制することができる。
　（第３の実施形態）
　図９に、第３の実施形態に係るスイッチング回路を示す。図９に示したスイッチング回路は、第２の駆動用トランジスタＴ２２に低電位側ダイオード２３及び低電位側コンデンサ２４が接続されていない点が図６に示したスイッチング回路と異なる。このため、第２の駆動用トランジスタＴ２２のコレクタ電極が、低電位端子３２に接続されている。その他の構成については、図６に示す第２の実施形態と同様である。
　図９に示したスイッチング回路では、第２の実施形態と同様に、第１の駆動用トランジスタＴ２１と逆並列に高電位側ダイオード２６が接続されている。そして、高電位側ダイオード２６のカソード端子と高電位端子３１との間に、高電位側コンデンサ２７が接続されている。このため、図９に示したスイッチング回路によれば、高速なターンオン動作と、ターンオン動作におけるリンギング及びサージ電圧の抑制が可能である。
　例えば、リンギングやサージ電圧に対してターンオン動作での耐性が低く、ターンオフ動作での耐性が高い半導体スイッチング素子１０などに、図９に示したスイッチング回路が好適に使用される。一方、リンギングやサージ電圧に対してターンオン動作での耐性が高く、ターンオフ動作での耐性が低い半導体スイッチング素子１０などに、図１に示したスイッチング回路が好適に使用される。
　他は上記の実施形態と実質的に同様であり、重複した説明を省略する。例えば、図６に示したスイッチング回路と同様に、式（３）を満足することにより半導体スイッチング素子１０の高速なスイッチング動作が可能である。また、式（４）を満足することにより、サージ電圧を抑制することができる。
　＜変形例＞
　図１０に、第３の実施形態の変形例に係るスイッチング回路を示す。図１０に示したスイッチング回路は、低電位側素子２２に駆動抵抗Ｒ２２を使用している。他は、図９に示したスイッチング回路と同様の構成である。
　図１０に示したスイッチング回路によれば、低電位側素子２２にトランジスタよりも安価な抵抗素子を使用することにより、スイッチング回路の製造コストを低減することができる。ターンオフ動作の速度は、駆動抵抗Ｒ２２の抵抗値により調整可能である。
　図１０に示したスイッチング回路においても、第１の駆動用トランジスタＴ２１と逆並列に高電位側ダイオード２６が接続されている。そして、高電位側ダイオード２６のカソード端子と高電位端子３１の間に、高電位側コンデンサ２７が接続されている。このため、ターンオン動作でのスイッチング損失を抑制すると共にサージ電圧を抑制し、且つ、リンギングを抑制できる。
　なお、図１１に示すように、駆動抵抗Ｒ２２と低電位端子３２との間に第２の駆動用トランジスタＴ２２を接続してもよい。即ち、ＰＮＰトランジスタである第２の駆動用トランジスタＴ２２のエミッタ電極を駆動抵抗Ｒ２２に接続し、コレクタ電極を低電位端子３２に接続する。
　図１１に示したスイッチング回路によれば、半導体スイッチング素子１０がオン状態のときに低電位端子３２に流れる漏れ電流が抑制される。このため、低損失の駆動回路２０を実現できる。
　更に、図１２に示すように、駆動抵抗Ｒ２２と並列にコンデンサＣ２２を接続してもよい。図１２に示したスイッチング回路は、コンデンサＣ２２と半導体スイッチング素子１０の制御電極１３の容量が直列接続された構成である。このため、ターンオフ動作の初期において、制御電極１３から電荷が急速に放電される。したがって、ターンオフ動作の途中まで半導体スイッチング素子１０が高速にスイッチング動作し、スイッチング損失を抑制することができる。
　（その他の実施形態）
　上記のように、本発明の実施形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
　例えば、上記では半導体スイッチング素子１０がＭＯＳＦＥＴである場合を例示的に説明した。しかし、半導体スイッチング素子１０が他のトランジスタであってもよい。即ち、半導体スイッチング素子１０がユニポーラトランジスタであってもよいし、バイポーラトランジスタであってもよい。また、半導体スイッチング素子１０をシリコン半導体により構成してもよいし、ワイドバンドギャップ半導体により構成してもよい。
　本発明のスイッチング回路は、半導体スイッチング素子を駆動する技術に利用可能である。
　１０…半導体スイッチング素子
　１１…高電位主電極
　１２…低電位主電極
　１３…制御電極
　２０…駆動回路
　２１…高電位側素子
　２２…低電位側素子
　２３…低電位側ダイオード
　２４…低電位側コンデンサ
　２５…並列抵抗
　２６…高電位側ダイオード
　２７…高電位側コンデンサ
　２８…並列抵抗
　３０…駆動用電源
　３１…高電位端子
　３２…低電位端子
　Ｔ２１…第１の駆動用トランジスタ
　Ｔ２２…第２の駆動用トランジスタ

Claims (9)

  1. 　高電位端子と低電位端子を有する駆動用電源と、
    　前記低電位端子に接続される低電位主電極、前記低電位主電極よりも高い電位に設定される高電位主電極、及び導通状態を制御する駆動信号が入力される制御電極を有する半導体スイッチング素子と、
    　前記高電位端子と前記低電位端子の間に縦続接続された高電位側素子と低電位側素子を有し、前記高電位側素子と前記低電位側素子の接続点から前記駆動信号を出力する駆動回路と
    　を備え、
    　前記高電位側素子と前記低電位側素子の少なくともいずれかが、一方の主電極が前記半導体スイッチング素子の前記制御電極に接続される駆動用トランジスタであり、
    　前記駆動回路が、前記駆動用トランジスタと逆並列に接続されたダイオード及び前記ダイオードと直列接続するコンデンサを備え、前記ダイオードと前記コンデンサとの接続点に前記駆動用トランジスタの他方の主電極が接続されている
    　ことを特徴とするスイッチング回路。
  2. 　前記低電位側素子が前記駆動用トランジスタであり、
    　前記駆動回路が、
    　カソード端子が前記低電位側素子の一方の主電極及び前記半導体スイッチング素子の前記制御電極に接続された低電位側ダイオードと、
    　第１端子が前記低電位側素子の他方の主電極及び前記低電位側ダイオードのアノード端子に接続され、第２端子が前記低電位端子及び前記半導体スイッチング素子の前記低電位主電極に接続された低電位側コンデンサと
    　を備えることを特徴とする請求項１に記載のスイッチング回路。
  3. 　前記高電位端子と前記低電位端子の電位差である電源電圧Ｖｄ、前記低電位側コンデンサの容量値Ｃ１、前記半導体スイッチング素子の前記制御電極と前記低電位主電極の間の寄生容量の容量値Ｃｇ、及び前記半導体スイッチング素子の閾値電圧Ｖｔｈが、
    Ｖｔｈ≧Ｃｇ×Ｖｄ／（３×（Ｃ１＋Ｃｇ））
    の関係を満たすことを特徴とする請求項２に記載のスイッチング回路。
  4. 　前記高電位端子と前記低電位端子の電位差である電源電圧Ｖｄ、前記低電位側コンデンサの容量値Ｃ１、前記半導体スイッチング素子の前記制御電極と前記低電位主電極の間の寄生容量の容量値Ｃｇ、及び前記半導体スイッチング素子の閾値電圧Ｖｔｈが、
    Ｖｔｈ≦６×Ｃｇ×Ｖｄ／（Ｃ１＋Ｃｇ）
    の関係を満たすことを特徴とする請求項２又は３に記載のスイッチング回路。
  5. 　前記駆動回路が、前記低電位側コンデンサと並列に接続された抵抗素子を備えることを特徴とする請求項２乃至４のいずれか１項に記載のスイッチング回路。
  6. 　前記高電位側素子が前記駆動用トランジスタであり、
    　前記駆動回路が、
    　アノード端子が前記高電位側素子の一方の主電極及び前記半導体スイッチング素子の前記制御電極に接続された高電位側ダイオードと、
    　第１端子が前記高電位側素子の他方の主電極及び前記高電位側ダイオードのカソード端子に接続され、第２端子が前記高電位端子に接続された高電位側コンデンサと
    　を備えることを特徴とする請求項１乃至５のいずれか１項に記載のスイッチング回路。
  7. 　前記高電位端子と前記低電位端子の電位差である電源電圧Ｖｄ、前記高電位側コンデンサの容量値Ｃ２、前記半導体スイッチング素子の前記制御電極と前記低電位主電極の間の寄生容量の容量値Ｃｇ、及び前記半導体スイッチング素子の閾値電圧Ｖｔｈが、
    Ｖｔｈ≦６×Ｃ２×Ｖｄ／（Ｃ２＋Ｃｇ）
    の関係を満たすことを特徴とする請求項６に記載のスイッチング回路。
  8. 　前記高電位端子と前記低電位端子の電位差である電源電圧Ｖｄ、前記高電位側コンデンサの容量値Ｃ２、前記半導体スイッチング素子の前記制御電極と前記低電位主電極の間の寄生容量の容量値Ｃｇ、及び前記半導体スイッチング素子の閾値電圧Ｖｔｈが、
    Ｖｔｈ≧Ｃ２×Ｖｄ／（３×（Ｃ２＋Ｃｇ））
    の関係を満たすことを特徴とする請求項６又は７に記載のスイッチング回路。
  9. 　前記駆動回路が、前記高電位側コンデンサと並列に接続された抵抗素子を備えることを特徴とする請求項６乃至８のいずれか１項に記載のスイッチング回路。
PCT/IB2018/001038 2018-08-14 2018-08-14 スイッチング回路 WO2020035712A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/IB2018/001038 WO2020035712A1 (ja) 2018-08-14 2018-08-14 スイッチング回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2018/001038 WO2020035712A1 (ja) 2018-08-14 2018-08-14 スイッチング回路

Publications (1)

Publication Number Publication Date
WO2020035712A1 true WO2020035712A1 (ja) 2020-02-20

Family

ID=69525291

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2018/001038 WO2020035712A1 (ja) 2018-08-14 2018-08-14 スイッチング回路

Country Status (1)

Country Link
WO (1) WO2020035712A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210367499A1 (en) * 2018-10-26 2021-11-25 Omron Corporation Driving circuit for switching element and switching circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291931A (ja) * 1992-04-14 1993-11-05 Mitsubishi Electric Corp オープンドレイン出力回路
JP2001169534A (ja) * 1999-12-01 2001-06-22 Toshiba Corp 絶縁ゲート型半導体素子のゲート回路
JP2001257571A (ja) * 2000-03-10 2001-09-21 Mitsubishi Heavy Ind Ltd トランジスタ駆動回路
JP2006340579A (ja) * 2005-06-06 2006-12-14 Toshiba Mitsubishi-Electric Industrial System Corp 絶縁ゲート型半導体素子のゲート回路
JP2017050914A (ja) * 2015-08-31 2017-03-09 株式会社デンソー スイッチング素子駆動装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291931A (ja) * 1992-04-14 1993-11-05 Mitsubishi Electric Corp オープンドレイン出力回路
JP2001169534A (ja) * 1999-12-01 2001-06-22 Toshiba Corp 絶縁ゲート型半導体素子のゲート回路
JP2001257571A (ja) * 2000-03-10 2001-09-21 Mitsubishi Heavy Ind Ltd トランジスタ駆動回路
JP2006340579A (ja) * 2005-06-06 2006-12-14 Toshiba Mitsubishi-Electric Industrial System Corp 絶縁ゲート型半導体素子のゲート回路
JP2017050914A (ja) * 2015-08-31 2017-03-09 株式会社デンソー スイッチング素子駆動装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210367499A1 (en) * 2018-10-26 2021-11-25 Omron Corporation Driving circuit for switching element and switching circuit
US12101018B2 (en) * 2018-10-26 2024-09-24 Omron Corporation Driving circuit for switching element and switching circuit

Similar Documents

Publication Publication Date Title
US10396651B2 (en) Power conversion apparatus
JP4742828B2 (ja) 電圧駆動型スイッチング回路
US20130021067A1 (en) Method for driving igbt
CN113196662A (zh) 级联自举GaN功率开关和驱动器
JP2013179390A (ja) 駆動回路
CN109891729B (zh) 改变开关半桥的开关状态的方法及开关装置和变流器
WO2015111154A1 (ja) スイッチング回路、インバータ回路、及びモータ制御装置
JP2007174134A (ja) 高速ゲート駆動回路
JP5827609B2 (ja) 駆動回路
JP2017168924A (ja) 半導体装置
JP2017079534A (ja) ゲート制御回路
JP4830142B2 (ja) スイッチング回路
JP5916908B1 (ja) ゲート駆動回路
CN113394954A (zh) 驱动电路、功率电路以及投影设备
JP2020096444A (ja) スイッチング回路
JP7240835B2 (ja) スイッチング回路
WO2020035712A1 (ja) スイッチング回路
JP6627351B2 (ja) スイッチング回路装置
US20230053929A1 (en) Driving apparatus
CN117280612A (zh) 开关系统
US10027218B2 (en) Power semiconductor element driving circuit
US12126329B2 (en) Driving circuit
US12355444B2 (en) Gate drive circuit, and semiconductor breaker
JP7086291B2 (ja) スイッチングデバイスの駆動装置
CN112311374B (zh) 开关电路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18930260

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18930260

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP