[go: up one dir, main page]

WO2019122210A1 - Dispositif optoélectronique à guide d'onde semi conducteur enterré amélioré et procédé associé - Google Patents

Dispositif optoélectronique à guide d'onde semi conducteur enterré amélioré et procédé associé Download PDF

Info

Publication number
WO2019122210A1
WO2019122210A1 PCT/EP2018/086338 EP2018086338W WO2019122210A1 WO 2019122210 A1 WO2019122210 A1 WO 2019122210A1 EP 2018086338 W EP2018086338 W EP 2018086338W WO 2019122210 A1 WO2019122210 A1 WO 2019122210A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
ribbon
amorphous silicon
asil
index
Prior art date
Application number
PCT/EP2018/086338
Other languages
English (en)
Inventor
Christophe Caillaud
Romain Brenot
Alexandre Garreau
Original Assignee
Thales
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales filed Critical Thales
Publication of WO2019122210A1 publication Critical patent/WO2019122210A1/fr

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12078—Gallium arsenide or alloys (GaAs, GaAlAs, GaAsP, GaInAs)
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12097—Ridge, rib or the like
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/121—Channel; buried or the like
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12121—Laser
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12173—Masking
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12178—Epitaxial growth
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12195—Tapering
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers

Definitions

  • the invention relates to the field of active optoelectronic buried ribbon devices comprising an active area in semiconductor III-V.
  • This type of component which may be a laser, an amplifier, a modulator or a detector, is for example used in the field of telecommunications, more particularly on InP substrate.
  • semiconductor buried waveguide Optoelectronic devices with semiconductor buried waveguide
  • semiconductor buried waveguide are widely used in the telecommunications field. They easily present circular modes (“circular mode” in English), the mode may have a size large enough to be coupled to an optical fiber via a converter mode (“spot converter” in English), they are robust and present good heat dissipation.
  • MOVPE type MetalOrganic Vapor Phase Epitaxy
  • FIG. 1 illustrates the so-called BRS technology (Buried Ridge Structure in English). From a stack comprising the active layer AL (which can be made of several sub-layers), upper layers 12 (confinement and injection), typically p-doped, lower layers (confinement and injection) 1 1, typically doped n, deposited on a substrate Sub in InP, typically doped n.
  • AL active layer
  • upper layers 12 confinement and injection
  • typically p-doped typically doped n
  • deposited on a substrate Sub in InP typically doped n.
  • the ribbon 13 comprising the active layer surrounded by the upper layers and at least some lower layers is etched.
  • epitaxial resumption produces a p-doped InP layer 14 in a MOVPE frame (typically using Zinc Zinc as a p-dopant) at a temperature above 600 ° C using toxic and explosive gases.
  • This layer 14 removes the contact and the contact layers (which are absorbent) of the optical guide.
  • the layer 12 participates in this role and conceptually can be included in 14, but at the level of the method there is always a layer 12 in the basic structure, before the epitaxial recovery.
  • a proton implantation step is then performed on the sides (by masking the zone 14 and the ribbon 13) in order to locate the injection. of carriers by neutralizing the dopants in the zone 15. This technological step is also very heavy.
  • the contact layer CL is also epitaxially produced at the same time as the layer 14, to obtain a low contact resistance with a metal layer ML (serving to connect the component to the outside world).
  • PNBH PN Buried Heterostructure in English
  • FIG. 2 An alternation of layers P and N is used here during the epitaxial resumption in order to limit the injection into the active ribbon (on the sides we have a reverse biased PN diode which therefore blocks the current).
  • This method removes the proton implantation step, which is replaced by several epitaxial steps, making this method complex. And the losses due to the P-lnP / Zn: lnP layers remain.
  • SIBH Semi-Insulating Buried Heterostructure
  • a selective epitaxy of a semi-insulating layer 31 is carried out while keeping the mask used for etching ribbon, then optionally a second epitaxy of p-doped InP after removal of the etching mask.
  • This process is complex, carried out at high temperature (> 600 ° C) and requires a very precise control of the layers that are grown.
  • An object of the present invention is to overcome the aforementioned drawbacks by proposing an active optoelectronic buried ribbon device made from a process that does not use a high temperature MOVPE step or proton implantation. Manufacturing costs are thus reduced, the device obtained has fewer losses and the process becomes compatible with bonding to a silicon substrate.
  • the present invention relates to a waveguide optoelectronic device comprising a stack of layers on a first substrate, the stack comprising an active layer disposed between at least one lower confinement layer and a higher confinement layer, said layers and said first substrate being made of III-V materials, a part of the stack comprising at least the active layer and the upper confinement layer having a ribbon shape having walls,
  • a part of the ribbon at least partially comprising the active layer, being buried in an amorphous silicon layer having an index greater than or equal to 2.8, a passivation layer covering the walls of the buried part of the ribbon,
  • the buried ribbon constituting an active guide configured to propagate a light wave in the active layer of said ribbon.
  • the first substrate is disposed on a second silicon substrate via an interface layer.
  • the passivation layer also extends over the first substrate, between the latter and the amorphous silicon layer.
  • the first substrate is made of InP and the active layer is made from ternary or quaternary indium alloys.
  • the thickness of the amorphous silicon layer is between 100 nm and the height of the ribbon.
  • the passivation layer has a thickness of between a few tenths of a nm and a few tens of nm.
  • the amorphous silicon layer in which at least a portion of the ribbon is buried, extends beyond at least one end of the ribbon, and so as to constitute a heart of a passive guide, the diaper active at said end of the ribbon being coupled to said heart of the passive guide.
  • the passive guide further comprises a first dielectric layer having an index less than the index of the amorphous silicon layer and configured to confine the light wave coming from or going towards the active zone in the amorphous silicon layer. constituting said heart.
  • said end of the ribbon has a tip shape so as to perform said coupling.
  • the index of the amorphous silicon layer and the width of the ribbon are determined so as to substantially equalize a confinement coefficient of the light wave respectively of a TE mode and a TM mode for a length of operating wave.
  • the amorphous silicon layer has a thickness such that the burial of the ribbon in said amorphous silicon layer reaches at least 70% of said active layer, an upper portion of the ribbon being further buried in a second dielectric layer disposed above the amorphous silicon layer.
  • the index of the second dielectric layer is lower than the index of the upper confinement layer.
  • the invention relates to a method of producing an optoelectronic device from a stack of layers disposed on a first substrate so as to produce a ribbon, the stack comprising at least one active layer arranged between at least a lower confinement layer and an upper confinement layer, said layers and said first substrate being made of III-V materials comprising the steps of:
  • the buried ribbon constituting an active guide configured to propagate a light wave in the active layer of the ribbon.
  • the step of depositing the amorphous silicon layer is carried out by a low temperature technology.
  • the ribbon is etched so that it has at least one tip-shaped end, the amorphous silicon layer (aSiL), and preferentially the passivation layer, being also deposited in an area situated in the extension of said end.
  • the method furthermore comprises, preferably before the selective etching step:
  • the selective etching step for disengaging the upper part of the ribbon, including the selective etching of the first dielectric layer.
  • the index of the amorphous silicon layer is determined, in combination with the width of the ribbon, so as to substantially equalize a confinement coefficient of the light wave respectively of a TE mode and a TM mode , for an operating wavelength.
  • a thickness of said amorphous silicon layer is determined so as to bury the ribbon at least up to 70% of the height of the active layer, said method comprising in addition, a step of depositing a second dielectric layer on said amorphous silicon layer, the selective etching step including the selective etching of the second dielectric layer.
  • the step of etching the ribbon consists of etching the stack down to the bottom of the active layer.
  • FIG. 2 already mentioned, describes the technology for producing a buried active guide of the PNBH type according to the state of the art.
  • FIG. 3 already mentioned, describes the technology for producing a buried active waveguide of the SIBH type according to the state of the art.
  • FIG. 4 describes an active device with a buried waveguide according to the invention.
  • FIG. 5a illustrates the variation of the index of refraction of the amorphous silicon as a function of the ratio of CH 4 / SiH 4 gas used during the deposition.
  • FIG. 5b illustrates the variation of the index of refraction of the amorphous silicon as a function of the ratio of gas N 2 / SiH 4 used during the deposition.
  • FIG. 6 illustrates the variation of the effective index of a guide according to the invention as a function of the width of the ribbon, for the modes TE and TM of order 1 and for the first mode of order 2, for a device realized with the BRS technology and a device according to the invention.
  • FIG. 7 describes an embodiment of the device according to the invention for which the initial Subi substrate is bonded to a substrate Sub2 made of silicon.
  • FIG. 8 illustrates a first variant of the device according to the invention, in which the active guide is coupled to a passive guide whose core is made with the amorphous silicon layer which buries the ribbon.
  • FIG. 9 illustrates the dimensioning of a passive guide according to the first variant.
  • FIG. 10 illustrates the evolution of the confinement coefficient C TE of the mode TE and C M of the mode TM as a function of the index n S 1 of the layer aSiL, for a ribbon width of 1.7 ⁇ m.
  • FIG. 11 illustrates the evolution of the confinement coefficient C TE of the mode TE and C M of the mode TM as a function of the width w R of the ribbon, for an index n S ⁇ of 3.42.
  • Figure 12 depicts a device according to the second variant of the invention.
  • FIG. 13 illustrates a method of manufacturing an optoelectronic device according to the invention.
  • Fig. 14 illustrates the various steps of the process according to the invention.
  • the starting stack is illustrated in FIG. 14a, the first step in FIG. 14b, the second step in FIG. 14c, the third step in FIG. 14d, and the fourth step in FIG.
  • FIG. 15 illustrates a first variant of the method according to the invention.
  • Figure 16 illustrates different steps of the second variant of the method.
  • Figure 16-1 shows the tip-shaped ribbon
  • Figure 16-2 illustrates the ribbon covered with the amorphous silicon layer
  • Figure 16-3 shows the passive guide portion that extends the end of the ribbon after the ribbon deposit.
  • Figure 16-4 illustrates the passive guide portion after deposition of the first dielectric layer.
  • Figure 17 illustrates a second variant of the method according to the invention.
  • FIG. 18 illustrates the buried ribbon after the step of depositing the amorphous silicon layer whose thickness reaches at least 70% of the height of the active layer.
  • Figure 19 shows the buried ribbon after the deposition of a second dielectric layer.
  • An active waveguide optoelectronic device 10 comprises an active layer of semiconductor material, often consisting of several sub-layers, capable of interacting with photons. It can be a laser, an amplifier, a modulator, a detector ... The device is of the buried waveguide type, "buried waveguide" in English.
  • the device 10 is illustrated in FIG. 4 and comprises a stack of layers on a first substrate Subi, the stack comprising an active layer AL disposed between at least one lower confinement layer Confl and a top confinement layer ConfS.
  • the AL active layer, the Confl ConfS confinement layers and the first Subi substrate are made of III-V materials.
  • the first Subi substrate is InP and the active layer AL is made from ternary or quaternary indium alloys: for example InGaAsP or InAIAs or InGaAlAs.
  • the confinement layers are also based on these alloys, with a composition a little different to have a gap of greater energy.
  • the AL layer is typically composed of several sub-layers.
  • Active layer 4 6-nm InGaAsP wells (0.8 eV gap energy) separated by 8 nm InGaAsP barriers (1.05 eV gap energy).
  • Lower confinement layers 1 ⁇ m InP, 60 nm of the same material as the barrier.
  • Upper confinement layers 20 nm of the same material as the barrier, 2 ⁇ m InP.
  • the confinement layer (s) Lower Confl and Upper ConfS realize the injection of the carriers in the active layer and the vertical optical confinement of the wave, according to y, in the active layer. They are based on lll-V materials tuned in mesh on the substrate.
  • part of the stack comprising at least the active layer AL and the upper confinement layer ConfS has a ribbon shape 20.
  • the engraving depth of the ribbon in the stack depends on the application.
  • the ribbon comprises at least ConfS and the active layer AL. It can include any layer (s) Confl or only a part, or stop at the active layer, the layer (s) Confl is then located (s) under the ribbon, between the and the substrate.
  • the first Subi substrate is InP
  • the active layer AL is made from ternary or quaternary indium alloys.
  • the device 10 is of the buried type, that is to say that part of the ribbon 20 comprising at least partially the active layer AL is buried in a layer, realizing the lateral confinement of the mode.
  • the layer in which the ribbon is partially buried is amorphous silicon aSiL having an index n S ⁇ greater than or equal to 2.8. To have a lateral guidance, this index must be less than the index of the active zone (the index of the active zone is about 3.5.) But relatively close to have a small lateral index difference and thus benefit from advantages of classical InP buried guides (roughly circular mode, relatively wide ribbon, ).
  • Amorphous silicon in the broad sense should be interpreted, considering any material of form a-SiC x with 0 ⁇ x ⁇ 1, a-SiN y with 0 ⁇ y ⁇ 1.33, a-SiO z with 0 ⁇ z ⁇ 2, a-SiGe w with 0 ⁇ w ⁇ 1, as well as a hydrogenated or fluorinated amorphous silicon.
  • the thickness t Si of the amorphous silicon layer aSiL is between 100 nm and the total height of the ribbon.
  • the device 10 also comprises a passivation layer PL covering the walls of the buried part of the ribbon.
  • the defects and the pendant links would induce current leaks. This would result for example in a dark current for a photodetector or a modulator, or a poor injection of carriers in the active area for a laser. In addition, the poor quality of the interface would cause accelerated aging of the device.
  • the passivation layer is typically made of dielectric material, such as SiN or Si0 2 or Hf0 2 , or of polymer, and its thickness is typically between a few tenths of a nm and a few tens of nm.
  • the buried tape 20 constitutes an active guide AW configured to propagate a light wave in the active layer AL of the ribbon.
  • the advantages of the device according to the invention are multiple, related to the amorphous silicon burial layer. It is carried out with a low temperature PECVD (Plasma Enhanced Chemical Vapor Deposition) process.
  • PECVD Pulsma Enhanced Chemical Vapor Deposition
  • the ⁇ SiL layer is carried out at a temperature of between 50 ° C. and 450 ° C., preferably between 200 ° and 300 ° C.
  • the low temperature prevents the diffusion of dopants, contrary to the technologies of the state of the art.
  • PECVD technology is less expensive, reducing the cost of producing the guide and using less toxic gases.
  • the losses of the guide are significantly reduced.
  • a loss of 0.04dB / cm was calculated, compared to a loss greater than 80dB / cm typical of BRS or SIBH technology for the burried material.
  • the InP is the layer in which is buried the ribbon for buried guide technologies according to the state of the art, which has an index between 3.15 and 3.17 depending on the nature of the dopant and its concentration.
  • Amorphous silicon has a refractive index that varies between 2 and 3.7 depending on the compounds (impurities) present (such as hydrogen and nitrogen) in its chemical formula.
  • the determination of these compounds is obtained by playing on the gases used during its deposition, for example by PECVD, as illustrated in FIG.
  • FIG. 5a illustrates the variation of the index of the amorphous silicon obtained n S ⁇ as a function of the ratio of the gases CH 4 and SiH 4
  • FIG. 5b illustrates the variation of the index of the amorphous silicon obtained n S ⁇ as a function of the ratio N 2 and SiH 4 gases.
  • FIG. 5 describes the pairs (neff, w R ) for which the modes of order 1 (called M1) TE and TM and the first mode of order 2 (denominated M2) exist, the other parameters being predetermined
  • neff is the effective index of the guide, a function of the index of the active layer, the index of the layer in which the ribbon is buried, the index of the confinement layers, and the geometry of the ribbon.
  • index contrast the difference in index between the active layer and the layer in which the ribbon is buried, is frozen.
  • the possibility of having an index lower than the index of I ⁇ hR (3.17) allows the realization of a guide with a smaller radius of curvature, which is interesting for matrix guides or ring guides.
  • An additional advantage is that it is possible to bond ("bonding" in English) the initial Subi substrate on a substrate Sub2 made of silicon, as shown in FIG. 7. In fact at low temperature the stresses due to the difference in thermal expansion are less and therefore do not cause dislocations.
  • a silicon substrate allows the production of large substrates with CMOS technology.
  • the two substrates Sub1 and Sub2 are assembled via an interface layer BL.
  • the passivation layer PL also extends over the first substrate Subi, between the latter and the amorphous silicon layer aSiL, as illustrated. Figures 4 and 7.
  • the amorphous silicon layer aSiL in which is buried at least a portion 40 of the ribbon 20 extends beyond at least one end 40 of the ribbon, and so as to constitute a heart aSi-Co a passive PW guide.
  • the active layer AL at the end 40 of the ribbon is optically coupled to the heart of the passive guide PW so that a mode of propagation of a light wave can pass from the active guide (very confined mode 80) to the passive guide (mode plus wide 81) and vice versa.
  • the end 40 of the ribbon has a tip shape so as to perform the coupling by mode adaptation according to the so-called "taper" technology in English.
  • the passive guide PW further comprises a first dielectric layer DL1 having an index n1 lower than the index n S ⁇ of the layer aSiL, to obtain a single-mode guide.
  • a light wave coming from or moving toward the active zone can propagate in the passive guide PW.
  • the index n1 of the layer DL1 is chosen close to n S ⁇ to obtain a passive guide with low confinement with an extended surface mode.
  • the corresponding mode has a width in 1 / e 2 of 6.8 pm in horizontal and 4.6 pm in vertical.
  • a DC dielectric layer (index 1.5) is deposited on DL.
  • n1 the value of n1 must be lower.
  • the confinement in the passive guide is achieved by air or vacuum.
  • the passive guide is "designated" as needed.
  • both ends of the ribbon must be coupled to a passive guide, as shown in Figure 8, so that an initial mode from a passive and incident guide on the active guide is amplified by this one. this, then propagated again in a passive guide.
  • the layer DL1 is also of amorphous silicon or of polymer.
  • the index n Si of the amorphous silicon layer aSiL and the width w R of the ribbon 20 are determined in such a way as to substantially equalize the coefficient C TE of confinement of the light wave of the mode TE and the coefficient C TM of confinement of the wave of a TM mode.
  • the confinement in the active zone of the TE mode and the TM mode is equivalent.
  • the TE mode is conventionally better confined vertically than the TM mode, while the TM mode is classically better confined laterally than the TE mode.
  • An equivalent confinement of the two modes TE and TM leads to an active guide whose behavior is independent of the polarization of the propagating wave. This property is important for the realization of optical amplifier for example.
  • FIG. 10 illustrates the evolution of the confinement coefficient C TE of the TE mode and the confinement coefficient C TM of the TM mode as a function of the index n S ⁇ of aSiL, for a ribbon drop of 1.7 ⁇ m. the simulation was carried out with the ribbon previously described (AL: 120 nm InGaAs - Confl and ConfS 200 nm InGaAsP).
  • FIG. 11 shows the evolution of the value of the confinement coefficient C TE of the mode TE and C TM of the mode TM as a function of the wavelength w R of the ribbon, for an index n S ⁇ of 3.42.
  • n S ⁇ 3.42.
  • the index of the lateral layer aSiL in contact with the active layer AL must be close to the effective index of the mode.
  • the aSiL layer has a thickness (height) for which the upper ConfS confinement layer is also buried.
  • the layer ConfS in doped InP has an index 3.15-3.17, and to obtain a confinement of the mode it is appropriate that this layer is in contact laterally with a layer of lower index.
  • the aSiL with an index of 3.42 risks deconfining the mode at this level.
  • the aSiL layer "buries" a large part of the active layer AL (not necessarily the entirety) but not the layer of upper confinement.
  • the amorphous silicon layer aSiL has a thickness t Si such that burial of the ribbon 20 in this layer reaches at least 70% of the active layer AL.
  • the upper part of the ribbon must be buried in a second dielectric layer DL2 disposed above the amorphous silicon layer aSiL, as illustrated in FIG. 12.
  • the part 30 of the ribbon buried in the layer aSiL stops at the active layer AL, the upper confinement layer ConfS being at least partially buried in the layer DL2.
  • the index n2 of the second dielectric layer DL2 is significantly lower than the index of the upper confinement layer.
  • the index values will be between 1.4 and 2.
  • the etching of the ribbon stops at the bottom of the active layer, as shown in FIG. 12.
  • the lower confinement layer Confl is then not part of the ribbon 20 itself but is disposed below it.
  • the invention relates to a method 50 for producing an optoelectronic device from a stack of layers disposed on a first Subi substrate so as to produce a ribbon 20, the stack comprising at least one active layer AL disposed between at least one lower confinement layer Confl and a top confinement layer ConfS, the layers and the first Subi substrate being made of III-V materials.
  • the starting stack is illustrated in FIG. 14a.
  • the process comprises the following steps, illustrated in FIG. 14.
  • a passivation layer PL is deposited, typically by a method of PECVD (Plasma Enhanced Chemical Vapor Deposition), ICP-CVD or ALD (Atomic Layer Deposition) which are methods low temperature.
  • PECVD Pullasma Enhanced Chemical Vapor Deposition
  • ICP-CVD ICP-CVD
  • ALD Atomic Layer Deposition
  • this PL layer is not necessary because there is no semiconductor / dielectric interface. But in the invention the aSiL layer which carries out the lateral confinement is no longer a semiconductor but an amorphous silicon layer, which makes the passivation of the ribbon walls necessary.
  • amorphous silicon layer aSiL is deposited, its index n S ⁇ being greater than or equal to 2.8, the thickness of the layer being such that the ribbon 20 is buried at least until the AL active layer in the aSiL layer.
  • the nature of the layer allows deposition at low temperature, between 50 ° C and 450 ° C, preferably between 200 and 300 ° C.
  • a PECVD technology is used.
  • the resistivity of the amorphous silicon depends on the deposition conditions, and values between 10 8 W / cm and 10 4 W / cm have been obtained. Theoretically, an insulating material is desired so that all the optoelectronic phenomena occur in the semiconductor junction. Then, in a step 400, the passivation layer PL and the amorphous silicon layer aSiL are selectively etched so as to disengage an upper portion of the ribbon, as illustrated in FIG. 14d.
  • this opening makes it possible to deposit in a step 500 a contact layer CL on the upper part of the ribbon, such as as illustrated in Figure 14e.
  • This contact layer is intended to be in contact with a metal layer to perform the injection of carriers.
  • the other contact may be on the front face or on the other side of the substrate (for a doped substrate) or only on the front face if the substrate is semi-insulating.
  • the buried ribbon constitutes an active guide AW configured to propagate a light wave in the active layer AL of the ribbon 20.
  • the ribbon is etched so that it has at least one tip-shaped end 40, as illustrated in FIG. 16-1 (the starting stack). is identical to that of Figure 14a).
  • amorphous silicon layer aSiL and preferably the passivation layer PL is arranged to deposit the amorphous silicon layer aSiL and preferably the passivation layer PL in an area located in the extension of the end 40.
  • the process comprises, preferably before the selective etching step 400, a step 350 of etching of the layer aSiL in the zone beyond the end, so as to constitute the heart aSi-Co of a passive guide PW, the end 40 of the ribbon performing the coupling between the active layer AL of the guide AW and the heart aSi-Co of the guide PW, as shown in Figure 16-3.
  • a first dielectric layer DL1 (see FIG. 16-4) having an index n1 below the amorphous silicon layer index n Si and configured to confine the light wave, from or going to the active layer AL, in the amorphous silicon layer aSiL constituting the core (see Figure 8 device).
  • Selective etching step 400 to disengage the upper portion of the ribbon includes selective etching of the first dielectric layer DL1.
  • the index n S ⁇ of the amorphous silicon layer aSiL is determined, in combination with the width w R of the ribbon 20, so as to substantially equalize the coefficient C TE of confinement of the light wave of the TE mode with the confinement coefficient C TM of the TM mode, for a length operating wave lq. This equalization makes it possible to produce an active guide that is independent of the polarization.
  • its thickness t Si is determined so as to bury the ribbon 20 at least up to 70% of the height of the active layer AL, as illustrated in FIG. 18.
  • the method according to the second variant also comprises a step 360 of deposition of a second dielectric layer DL2 on the amorphous silicon layer aSiL, as illustrated in FIG. 19, for the reasons indicated above.
  • the step 400 of selective etching here includes the selective etching of the second dielectric layer DL2, to be able to make contact on the upper part of the ribbon and obtain the device of FIG. 12.
  • the etching step of the ribbon consists of etching the stack to the bottom of the active layer, as illustrated in FIGS. 12, 18 and 19.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

L'invention concerne un dispositif optoélectronique (10) à guide d'onde comprenant un empilement de couches sur un premier substrat (Sub1), l'empilement comprenant une couche active (AL) disposée entre au moins une couche de confinement inférieure (ConfI) et une couche de confinement supérieure (ConfS), lesdites couches et ledit premier substrat (Sub1) étant réalisés en matériaux III-V, une partie de l'empilement comprenant au moins la couche active (AL) et la couche de confinement supérieure présentant une forme de ruban (20) présentant des parois, une partie (30) du ruban (20), comprenant au moins partiellement la couche active (AL), étant enterrée dans une couche de silicium amorphe (aSiL) présentant un indice (nsi) supérieur ou égal à 2.8, une couche de passivation (PL) recouvrant les parois de la partie enterrée du ruban, le ruban (20) enterré constituant un guide actif (AW) configuré pour propager une onde lumineuse dans la couche active (AL) dudit ruban (20).

Description

Dispositif optoélectronique à guide d’onde semi conducteur enterré amélioré et procédé associé
DOMAINE DE L’INVENTION
L’invention concerne le domaine des dispositifs optoélectroniques actifs à ruban enterré comprenant une zone active en semi conducteur lll-V. Ce type de composant, qui peut être un laser, un amplificateur, un modulateur ou un détecteur, est par exemple utilisé dans le domaine des télécommunications, plus particulièrement sur substrat InP.
ETAT DE LA TECHNIQUE
Les dispositifs optoélectroniques à guide semi conducteur enterré (« semiconductor buried waveguide ») sont massivement utilisés dans le domaine des télécommunications. Ils présentent facilement des modes circulaires (« circular mode » en anglais ), le mode pouvant présenter une dimension suffisamment grande pour pouvoir être couplé à une fibre optique via un convertisseur de mode (« spot converter » en anglais), ils sont robustes et présentent une bonne dissipation thermique.
Cependant leur fabrication nécessite un procédé à haute température (> 600 °C) dans de coûteux réacteurs de type MOVPE (MetalOrganic Vapour Phase Epitaxy). Cette méthode d’épitaxie est capable de réaliser une diffusion de dopants dans un matériau mais n’est pas compatible d’un substrat InP collé sur un substrat Silicium.
Il existe trois principales méthodes pour réaliser des guides actifs enterrés dans un substrat InP, le dispositif final obtenu par chacune des ces méthodes étant illustré figures 1 à 3. La figure 1 illustre la technologie dite BRS ( Buried Ridge Structure en anglais). A partir d’un empilement comprenant la couche active AL (qui peut être faite de plusieurs sous-couches), des couches supérieures 12 (confinement et injection), typiquement dopées p, des couches inférieures (confinement et injection) 1 1 , typiquement dopées n, déposé sur un substrat Sub en InP, typiquement dopé n.
On commence par graver le ruban 13 comprenant la couche active entourée des couches supérieures et d’au moins certaines couches inférieures.
Puis une reprise d’épitaxie réalise une couche d’InP dopé p 14 dans un bâti de MOVPE (typiquement en utilisant le Zinc Zn comme dopant p) à une température supérieure à 600°C en utilisant des gaz toxiques et explosifs. Cette couche 14 permet d’éloigner le contact et les couches de contact (qui sont absorbantes) du guide optique. La couche 12 participe à ce rôle et conceptuellement peut être comprise dans 14, mais au niveau du procédé on a toujours une couche 12 dans la structure de base, avant la reprise d’épitaxie.
Comme la jonction active n’est pas définie latéralement, on réalise ensuite une étape d’implantation de protons (« proton implantation » en anglais) sur les côtés (en masquant la zone 14 et le ruban 13), afin de localiser l’injection de porteurs en neutralisant les dopants dans la zone 15. Cette étape technologique est également très lourde.
On réalise la couche de contact CL également par épitaxie en même temps que la couche 14, pour obtenir une faible résistance de contact avec une couche métallique ML (servant à connecter le composant au monde extérieur).
Sous fort courant il existe avec cette technologie un courant de fuite dans la jonction p-lnP / n-lnP qui limite la puissance maximum des lasers et des amplificateurs. A cause de la haute température de l’étape d’épitaxie MOVPE et de la valeur élevée du coefficient de diffusion du Zinc, une diffusion non souhaitée des dopants peut avoir lieu pendant cette étape. Cela devient particulièrement critique quand une valeur précise du dopage est recherchée dans la structure. Un autre problème important est les pertes dans la couche p :lnP. Pour des profils de dopage classiques, ces pertes d’élèvent à 80-100 dB/cm. En conséquence, même avec un confinement modéré de la lumière dans les couches dopées P (par exemple 10%), 8 à 10 dB/cm de pertes vont être introduites par les couches faites lors de la reprise d’épitaxie.
Pour éviter le courant de fuite, la technologie PNBH (P-N Buried Heterostructure en anglais) a été développée, illustrée figure 2. On utilise ici une alternance de couches P et N lors de la reprise d’épitaxie afin de limiter l’injection dans le ruban actif (sur les côtés on a une diode P-N polarisée en inverse qui bloque donc le courant).
Cette méthode supprime l’étape d’implantation de protons, qui est remplacée par plusieurs étapes d’épitaxie, rendant cette méthode complexe. Et les pertes dues aux couches P-lnP/Zn:lnP subsistent.
L’amélioration la plus récente est la technologie SIBH (Semi-lnsulating Buried Heterostructure en anglais) illustrée figure 3. Une fois le ruban gravé, on réalise une épitaxie sélective d’une couche semi-isolante 31 en gardant le masque utilisé pour la gravure du ruban, puis optionnellement une deuxième épitaxie d’InP dopé p après retrait du masque de gravure. Ce procédé est complexe, réalisé à haute température (>600 °C) et requiert un contrôle très précis des couches que l’on fait croître.
Un but de la présente invention est de remédier aux inconvénients précités en proposant un dispositif optoélectronique actif à ruban enterré réalisé à partir d’un procédé n’utilisant pas d’étape de MOVPE à haute température ni d’implantation protonique. On diminue ainsi les coûts de fabrication, le dispositif obtenu présente moins de pertes et le procédé devient compatible d’un collage sur un substrat Silicium.
DESCRIPTION DE L’INVENTION
La présente invention a pour objet un dispositif optoélectronique à guide d’onde comprenant un empilement de couches sur un premier substrat, l’empilement comprenant une couche active disposée entre au moins une couche de confinement inférieure et une couche de confinement supérieure, lesdites couches et ledit premier substrat étant réalisés en matériaux lll-V, une partie de l’empilement comprenant au moins la couche active et la couche de confinement supérieure présentant une forme de ruban présentant des parois,
une partie du ruban, comprenant au moins partiellement la couche active, étant enterrée dans une couche de silicium amorphe présentant un indice supérieur ou égal à 2.8, une couche de passivation recouvrant les parois de la partie enterrée du ruban,
le ruban enterré constituant un guide actif configuré pour propager une onde lumineuse dans la couche active dudit ruban.
Selon un mode de réalisation le premier substrat est disposé sur un deuxième substrat en silicium via une couche d’interface.
Selon un mode de réalisation la couche de passivation s’étend également sur le premier substrat, entre celui-ci et la couche de silicium amorphe.
Selon un mode de réalisation le premier substrat est en InP et la couche active est réalisée à partir d’alliages ternaires ou quaternaires d’indium.
Préférentiellement l’épaisseur de la couche de silicium amorphe est comprise entre 100 nm et la hauteur du ruban.
Préférentiellement la couche de passivation présente une épaisseur comprise entre quelques dixièmes de nm et quelques dizaines de nm.
Selon une première variante la couche de silicium amorphe, dans laquelle est enterrée au moins une partie du ruban, se prolonge au-delà d’au moins une extrémité du ruban, et de manière à constituer un cœur d’un guide passif, la couche active à ladite extrémité du ruban étant couplée audit cœur du guide passif.
Optionnellement le guide passif comprend en outre une première couche diélectrique présentant un indice inférieur à l’indice de la couche de silicium amorphe et configurée pour confiner l’onde lumineuse, issue de ou se dirigeant vers la zone active, dans la couche de silicium amorphe constituant ledit cœur.
Préférentiellement ladite extrémité du ruban présente une forme de pointe de manière à réaliser ledit couplage. Selon une deuxième variante l’indice de la couche de silicium amorphe et la largeur du ruban sont déterminés de manière à sensiblement égaliser un coefficient de confinement de l’onde lumineuse respectivement d’un mode TE et d’un mode TM pour une longueur d’onde de fonctionnement.
Préférentiellement la couche de silicium amorphe présente une épaisseur telle que l’enterrement du ruban dans ladite couche de silicium amorphe atteigne au moins 70% de ladite couche active, une partie supérieure du ruban étant en outre enterrée dans une deuxième couche diélectrique disposée au dessus de la couche de silicium amorphe.
Selon un mode de réalisation l’indice de la deuxième couche diélectrique est inférieur à l’indice de la couche de confinement supérieure.
Selon un autre aspect l’invention concerne un procédé de réalisation d’un dispositif optoélectronique à partir d’un empilement de couches disposé sur un premier substrat de manière à réaliser un ruban, l’empilement comprenant au moins une couche active disposée entre au moins une couche de confinement inférieure et une couche de confinement supérieure, lesdites couches et ledit premier substrat étant réalisés en matériaux lll-V comprenant les étapes consistant à :
-graver au moins une partie de l’empilement comprenant la couche de confinement supérieure et au moins partiellement la couche active de manière à former un ruban,
-déposer une couche de passivation, la couche de passivation recouvrant les parois du ruban,
-déposer une couche de silicium amorphe présentant un indice supérieur ou égal à 2.8, de sorte que le ruban soit enterré au moins jusqu’à la couche active dans ladite couche de silicium amorphe,
-réaliser une gravure sélective de la couche de passivation et de la couche de silicium amorphe de manière à dégager une partie supérieure du ruban, -déposer une couche de contact sur la partie supérieure du ruban,
le ruban enterré constituant un guide actif configuré pour propager une onde lumineuse dans la couche active du ruban.
Préférentiellement l’étape de dépôt de la couche de silicium amorphe s’effectue par une technologie basse température. Selon une première variante le ruban est gravé de sorte qu’il présente au moins une extrémité en forme de pointe, la couche de silicium amorphe (aSiL), et préférentiellement la couche de passivation, étant également déposées dans une zone située dans le prolongement de ladite extrémité.
Le procédé comprend en outre, préférentiellement avant l’étape de gravure sélective :
-une étape de gravure de ladite couche de silicium amorphe dans la dite zone, de manière à constituer un cœur d’un guide passif, ladite extrémité du ruban réalisant le couplage entre ladite couche active et ledit cœur,
-une étape de dépôt d’une première couche diélectrique présentant un indice inférieur à l’indice de couche de silicium amorphe et configurée pour confiner l’onde lumineuse, issue de ou se dirigeant vers la couche active, dans la couche de silicium amorphe constituant ledit cœur,
-l’étape de gravure sélective pour dégager la partie supérieure du ruban incluant la gravure sélective de la première couche diélectrique.
Selon une deuxième variante l’indice de la couche de silicium amorphe est déterminé, en combinaison avec la largeur du ruban, de manière à sensiblement égaliser un coefficient de confinement de l’onde lumineuse respectivement d’un mode TE et d’un mode TM, pour une longueur d’onde de fonctionnement.
Préférentiellement, lors de l’étape de dépôt de la couche de silicium amorphe, une épaisseur de ladite couche de silicium amorphe est déterminée de manière à enterrer le ruban au moins jusqu’à 70% de la hauteur de la couche active, ledit procédé comprenant en outre une étape de dépôt d’une deuxième couche diélectrique sur ladite couche de silicium amorphe, l’étape de gravure sélective incluant la gravure sélective de la deuxième couche diélectrique.
Selon un mode de réalisation l’étape de gravure du ruban consiste à graver l’empilement jusqu’au bas de la couche active. D’autres caractéristiques, buts et avantages de la présente invention apparaîtront à la lecture de la description détaillée qui va suivre et en regard des dessins annexés donnés à titre d’exemples non limitatifs et sur lesquels : La figure 1 , déjà citée, décrit la technologie de réalisation d’un guide actif enterré de type BRS selon l’état de l’art.
La figure 2, déjà citée décrit la technologie de réalisation d’un guide actif enterré de type PNBH selon l’état de l’art.
La figure 3, déjà citée décrit la technologie de réalisation d’un guide actif enterré de type SIBH selon l’état de l’art.
La figure 4 décrit un dispositif actif à guide d’onde enterré selon l’invention.
La figure 5a illustre la variation de l’indice de réfraction du silicium amorphe en fonction du ratio de gaz CH4/SiH4 utilisé lors du dépôt.
La figure 5b illustre la variation de l’indice de réfraction du silicium amorphe en fonction du ratio de gaz N2/SiH4 utilisé lors du dépôt.
La figure 6 illustre la variation de l’indice effectif d’un guide selon l’invention en fonction de la largeur du ruban, pour les modes TE et TM d’ordre 1 et pour le premier mode d’ordre2, pour un dispositif réalisé avec la technologie BRS et un dispositif selon l’invention.
La figure 7 décrit un mode de réalisation du dispositif selon l’invention pour lequel on colle le substrat initial Subi sur un substrat Sub2 en silicium.
La figure 8 illustre une première variante du dispositif selon l’invention, dans lequel le guide actif est couplé à un guide passif dont le cœur est réalisé avec la couche de silicium amorphe qui enterre le ruban.
La figure 9 illustre le dimensionnement d’un guide passif selon la première variante.
La figure 10 illustre l’évolution du coefficient de confinement CTE du mode TE et C M du mode TM en fonction de l’indice nS\ de la couche aSiL, pour une largueur de ruban de 1.7 pm.
La figure 1 1 illustre l’évolution du coefficient de confinement CTE du mode TE et C M du mode TM en fonction de la largeur wR du ruban, pour un indice nS\ de 3.42.
La figure 12 décrit un dispositif selon la deuxième variante de l’invention.
La figure 13 illustre un procédé de fabrication d’un dispositif optoélectronique selon l’invention. La figue 14 illustre les différentes étapes du procédé selon l’invention.
L’empilement de départ est illustré figure 14a, la première étape figure 14b, la deuxième étape figure 14c la troisième étape figure 14d et la quatrième étape figure 14e.
La figure 15 illustre une première variante du procédé selon l’invention.
La figure 16 illustre différentes étapes de la deuxième variante du procédé.
La figure 16-1 illustre le ruban en forme de pointe, la figure 16-2 illustre le ruban recouvert de la couche de silicium amorphe, la figure 16-3 illustre la partie guide passif qui prolonge l’extrémité du ruban après le dépôt de la couche de silicium amorphe, et la figure 16-4 illustre la partie guide passif après le dépôt de la première couche diélectrique.
La figure 17 illustre une deuxième variante du procédé selon l’invention.
La figure 18 illustre le ruban enterré après l’étape de dépôt de la couche de silicium amorphe dont l’épaisseur atteint au moins 70% de la hauteur de la couche active.
La figure 19 montre le ruban enterré après le dépôt d’une deuxième couche diélectrique.
DESCRIPTION DETAILLEE DE L’INVENTION
L’invention concerne un dispositif optoélectronique 10 actif à guide d’onde, comprenant une couche active en matériau semi conducteur, souvent constituée de plusieurs sous couches, susceptible d’interagir avec des photons. Il peut s’agir d’un laser, d’un amplificateur, d’un modulateur, d’un détecteur... Le dispositif est du type guide d’onde enterré, « buried waveguide» en anglais.
Le dispositif 10 selon l’invention est illustré figure 4 et comprend un empilement de couches sur un premier substrat Subi , l’empilement comprenant une couche active AL disposée entre au moins une couche de confinement inférieure Confl et une couche de confinement supérieure ConfS. La couche active AL , les couches de confinement Confl ConfS et le premier substrat Subi sont réalisés en matériaux lll-V. Préférentiellement le premier substrat Subi est en InP et la couche active AL est réalisée à partir d’alliages ternaires ou quaternaires d’indium : par exemple InGaAsP ou InAIAs ou InGaAlAs.
Les couches de confinement sont également à base de ces alliages, avec une composition un peu différente pour avoir un « gap » de plus grande énergie. La couche AL est typiquement composée de plusieurs sous couches.
Par exemple pour un laser :
Couche active : 4 puits en InGaAsP de 6 nm (énergie de gap 0.8 eV) séparé par des barrières en InGaAsP de 8 nm (énergie de gap 1.05 eV).
Couches de confinement inférieur : 1 pm d’InP, 60 nm du même matériau que la barrière.
Couches confinement supérieur : 20 nm de même matériau que la barrière, 2 pm d’InP.
La ou les couches de confinement Inférieur Confl et Supérieur ConfS réalisent l’injection des porteurs dans la couche active et le confinement optique vertical de l’onde, selon y, dans la couche active. Ils sont à base de matériaux lll-V accordés en maille sur le substrat.
Pour réaliser la fonction guidante, une partie de l’empilement, comprenant au moins la couche active AL et la couche de confinement supérieure ConfS présente une forme de ruban 20.
La profondeur de gravure du ruban dans l’empilement dépend de l’application. Le ruban comprend au moins ConfS et la couche active AL. Il peut comprendre toute(s) la/les couche(s) Confl ou seulement une partie, ou alors s’arrêter à la couche active, la/les couche(s) Confl étant alors localisée(s) sous le ruban, entre celui-ci et le substrat.
Pour simplifier nous dénommerons, couche de confinement inférieur et couche de confinement supérieur au singulier la ou les couches réalisant cette fonction, et de même pour la couche active.
Préférentiellement le premier substrat Subi est en InP, et la couche active AL est réalisée à partir d’alliages ternaires ou quaternaires d’indium.
Le dispositif 10 est de type enterré, c'est-à-dire qu’une partie 30 du ruban 20 comprenant au moins partiellement la couche active AL est enterrée dans une couche, réalisant le confinement latéral du mode. La couche dans laquelle le ruban est partiellement enterré est du silicium amorphe aSiL présentant un indice nS\ supérieur ou égal à 2.8. Pour avoir un guidage latéral, cet indice doit être inférieur à l’indice de la zone active (l’indice de la zone active est d’environ 3.5.) mais relativement proche pour avoir une faible différence d’indice latéral et ainsi bénéficier des avantages des guides enterrés InP classiques (mode à peu près circulaire, ruban relativement large,...).
Il convient d’interpréter silicium amorphe au sens large, en considérant tout matériau de forme a-SiCx avec 0<x<1 , a-SiNy avec 0<y<1.33, a-SiOz avec 0<z<2, a-SiGew avec 0<w<1 , ainsi qu’un silicium amorphe hydrogéné ou fluoré.
Préférentiellement, l’épaisseur tSi de la couche de silicium amorphe aSiL est comprise entre 100 nm et la hauteur totale du ruban.
Le dispositif 10 comprend également une couche de passivation PL recouvrant les parois de la partie enterrée du ruban.
En effet si la couche aSiL était directement en contact avec la couche active du ruban, à l’interface les défauts et les liaisons pendantes induiraient des fuites de courant. Cela se traduirait par exemple par un courant d’obscurité pour un photodétecteur ou un modulateur, ou une mauvaise injection des porteurs dans la zone active pour un laser. En outre la mauvaise qualité de l’interface provoquerait un vieillissement accéléré du dispositif.
La couche de passivation est typiquement en matériau diélectrique, tel que SiN ou Si02 ou Hf02, ou en polymère, et son épaisseur est typiquement comprise entre quelques dixièmes de nm et quelques dizaines de nm.
Ainsi le ruban 20 enterré constitue un guide actif AW configuré pour propager une onde lumineuse dans la couche active AL du ruban.
Les avantages du dispositif selon l’invention sont multiples, liés à la couche d’enterrement en silicium amorphe. Elle est réalisée avec un procédé basse température de type PECVD (pour Plasma Enhanced Chemical Vapor Déposition en anglais). Par exemple la couche de aSiL est réalisée à une température comprise entre 50°C et 450°C, préférentiellement entre 200 et 300 °C. La basse température empêche la diffusion de dopants, contrairement aux technologies de l’état de la technique.
La réalisation du guide enterré ne nécessite plus de MOVPE et d’implantation protonique. La technologie PECVD est moins onéreuse, diminuant d’autant le coût de production du guide, et utilise moins de gaz toxiques.
Les pertes du guide sont nettement réduites. Une perte de 0.04dB/cm a été calculée, à comparer à une perte supérieure à 80dB/cm typique d’une technologie BRS ou SIBH pour le matériau qui enterre. L’InP constitue la couche dans laquelle est enterré le ruban pour les technologies de guide enterré selon l’état de l’art, qui présente un indice compris entre 3.15 et 3.17 en fonction de la nature du dopant et de sa concentration.
Le silicium amorphe présente un indice de réfraction qui varie entre 2 et 3.7 en fonction des composés (impuretés) présents (tel l’hydrogène et l’azote) dans sa formule chimique. Le dosage de ces composés est obtenu en jouant sur les gaz utilisés lors de son dépôt, par exemple par PECVD, tel qu’illustré figure 5.
La figure 5a illustre la variation de l’indice du silicium amorphe obtenu nS\ en fonction du ratio des gaz CH4 et SiH4, La figure 5b illustre la variation de l’indice du silicium amorphe obtenu nS\ en fonction du ratio des gaz N2 et SiH4.
Cette plus grande variabilité de l’indice pour le silicium amorphe permet d’élargir la largeur wR du ruban 20, comme illustré figure 5.
La figure 5 décrit les couples (neff, wR) pour lesquels les modes d’ordre 1 (dénommés M1 ) TE et TM et le premier mode d’ordre 2 (dénommé M2) existent, les autres paramètres étant prédéterminés
neff est l’indice effectif du guide, fonction de l’indice de la couche active, de l’indice de la couche dans laquelle le ruban est enterré, de l’indice des couches de confinement, et de la géométrie du ruban. On cherche de manière générale à n’avoir que le mode d’ordre 1 qui se propage dans le ruban, pour avoir un guide monomode. Pour la technologie BRS, la simulation a été effectuée pour une couche active d’InGaAs d’indice 3.5 d’épaisseur 120 nm entre des couches de confinement verticales en InGaAsP d’épaisseur 200 nm, le ruban étant enterré dans une couche d’InP d’indice 3.17 (toutes les valeurs d’indice sont données pour A0=1.55 pm). Ici la différence d’indice entre la couche active et la couche dans laquelle le ruban est enterré, dénommée contraste d‘indice, est figée.
On voit avec le point associé BRS-M2 de la figure 6 que le mode d’ordre 2 apparaît pour wR=1.1 pm. Pour le guide selon l’invention, la simulation a été réalisée avec le même ruban que décrit ci dessus, une couche de passivation de 50 nm en SiN d’indice égal à 2, et une couche aSiL en silicium amorphe présentant un indice de 3.22 et de 3.25.
On voit avec le point associé aSi-M2 (3.22) de la figure 6 que le mode d’ordre 2 apparaît pour wR=2pm pour nS\ = 3.22. En d’autres termes le guide reste monomode jusqu’à cette valeur de largeur.
On voit avec le point associé aSi-M2 (3.25) de la figure 6 que le mode d’ordre 2 apparaît pour wR=2.6pm pour nS\ = 3.25. La possibilité d’augmenter la largeur wR du ruban tout en maintenant une propagation du seul mode d’ordre 1 (guide monomode) permet :
-d’augmenter la puissance de saturation du guide du fait de la densité de puissance réduite dans la couche active,
-de mieux gérer la thermique et
-une fabrication du ruban simplifiée.
En outre, la possibilité d’avoir un indice inférieur à l’indice de IΊhR (3.17) permet la réalisation de guide avec un plus petit rayon de courbure, ce qui est intéressant pour des guides en matrice ou des guides en anneau. Un avantage additionnel est qu’il est possible de coller (« bonding » en anglais) le substrat initial Subi sur un substrat Sub2 en silicium, tel qu’illustré figure 7. En effet à basse température les contraintes dues à la différence de coefficient d’expansion thermique sont moindres et n’engendrent donc pas de dislocations. Un substrat en silicium permet la production de substrats large avec une technologie CMOS.
Optionnellement on assemble les deux substrats Subi et Sub2 via une couche d’interface BL.
Du fait de la méthode de réalisation du guide selon l’invention (dépôts successifs de couches), préférentiellement la couche de passivation PL s’étend également sur le premier substrat Subi , entre celui-ci et la couche de silicium amorphe aSiL, comme illustré figures 4 et 7.
Selon une première variante illustrée figure 8 la couche de silicium amorphe aSiL dans laquelle est enterrée au moins une partie 40 du ruban 20 se prolonge au-delà d’au moins une extrémité 40 du ruban, et de manière à constituer un coeur aSi-Co d’un guide passif PW. La couche active AL à l’extrémité 40 du ruban est couplée optiquement au cœur du guide passif PW, afin qu’un mode de propagation d’une onde lumineuse puisse passer du guide actif (mode très confiné 80) au guide passif (mode plus large 81 ) et réciproquement.
Préférentiellement l’extrémité 40 du ruban présente une forme de pointe de manière à réaliser le couplage par adaptation de mode selon la technologie dite « taper » en anglais.
Selon une option, pour confiner l’onde lumineuse dans la couche de silicium amorphe constituant le cœur aSi-Co, le guide passif PW comprend en outre une première couche diélectrique DL1 présentant un indice n1 inférieur à l’indice nS\ de la couche aSiL, afin d’obtenir un guide monomode.
Ainsi une onde lumineuse issue de, ou se dirigeant vers, la zone active, peut se propager dans le guide passif PW. Par exemple pour réaliser un couplage optique de PW avec une fibre, l’indice n1 de la couche DL1 est choisi proche de nS\ pour obtenir un guide passif à faible confinement avec un mode à surface étendue.
A titre d’exemple illustré figure 9, avec nS\ = 3.25 et n1 =3.24 on peut « designer » un guide monomode PW avec un cœur de largeur wc= 3 pm et de hauteur hc=3.5pm, la couche DL1 présentant une épaisseur h1 de 5pm. Le mode correspondant présente une largeur en 1/e2 de 6.8 pm en horizontal et 4.6 pm en vertical. Optionnellement une couche diélectrique DC (indice 1.5) est déposée sur DL.
Pour obtenir un guide à faible perte de courbure (« bending loss » en anglais) et à fort confinement latéral, la valeur de n1 doit être plus faible.
Selon une autre option le confinement dans le guide passif est réalisé par l’air ou le vide.
De manière plus générale le guide passif est « désigné » selon le besoin. Pour un guide actif AW de type laser, une seule extrémité couplée à un guide passif est nécessaire.
Pour un amplificateur, les deux extrémités du ruban doivent être couplées à un guide passif, tel qu’illustré figure 8, de manière à ce qu’un mode initial issu d’un guide passif et incident sur le guide actif soit amplifié par celui-ci, puis à nouveau propagé dans un guide passif.
Préférentiellement la couche DL1 est également en silicium amorphe ou en polymère.
Selon une deuxième variante l’indice nSi de la couche de silicium amorphe aSiL et la largeur wR du ruban 20 sont déterminés de manière à sensiblement égaliser le coefficient CTE de confinement de l’onde lumineuse du mode TE et le coefficient CTM de confinement de l’onde d’un mode TM. Cela signifie que le confinement dans la zone active du mode TE et du mode TM est équivalent. Ce résultat ne s’obtient pas sans une optimisation spécifique, le mode TE étant classiquement mieux confiné verticalement que le mode TM, tandis que le mode TM est classiquement mieux confiné latéralement que le mode TE. Un confinement équivalent des deux modes TE et TM conduit à un guide actif dont le comportement est indépendant de la polarisation de l’onde qui se propage. Cette propriété est importante pour la réalisation d’amplificateur optique par exemple.
L’égalisation des coefficients doit être vérifiée pour une longueur d’onde de fonctionnement lq correspondant à la longueur d’onde de l’onde lumineuse que l’on souhaite propager dans le guide. Une longueur d’onde lq utilisée est par exemple 1.55 pm ou 1.3 pm. L’égalisation du coefficient de confinement s’obtient en optimisant le couple (nSi, wR). La figure 10 illustre l’évolution du coefficient de confinement CTE du mode TE et du coefficient de confinement CTM du mode TM en fonction de l’indice nS\ de aSiL, pour une larguer de ruban de 1.7 pm. la simulation a été réalisée avec le ruban décrit précédemment (AL : 120 nm InGaAs - Confl et ConfS 200 nm InGaAsP).
On constate que les deux coefficients s’égalisent pour un indice nS\ = 3.42. La possibilité d’ajuster cet indice rend donc possible la réalisation d’un guide actif indépendant de la polarisation.
La figure 1 1 illustre l’évolution de la valeur du coefficient de confinement CTE du mode TE et CTM du mode TM en fonction de la larguer wR du ruban, pour un indice nS\ de 3.42. On constate que les deux coefficients s’égalisent pour une largeur wR= 1.7 pm.
Ainsi le couple (wR= 1.7 pm ; nS\ = 3.42) satisfait la condition d’égalisation des coefficients de confinement à une valeur de 17.2%.
De manière générale l’indice de la couche aSiL latérale en contact avec la couche active AL doit être proche de l’indice effectif du mode.
Cependant avec un indice de 3.42, il n’est pas possible que la couche aSiL présente une épaisseur (hauteur) pour laquelle la couche de confinement supérieure ConfS est également enterrée.
La couche ConfS en InP dopé présente un indice 3.15-3.17, et pour obtenir un confinement du mode il convient que cette couche soit en contact latéralement avec une couche d’indice plus faible. L’aSiL présentant un indice de 3.42 risque de déconfiner le mode à ce niveau.
Il convient donc que la couche aSiL « enterre » une grande partie de la couche active AL (pas nécessairement l’intégralité) mais pas la couche de confinement supérieure. Ainsi préférentiellement la couche de silicium amorphe aSiL présente une épaisseur tSi telle que l’enterrement du ruban 20 dans cette couche atteigne au moins 70% de la couche active AL.
Pour le confinement latéral du mode au niveau de ConfS, la partie supérieure du ruban doit être enterrée dans une deuxième couche diélectrique DL2 disposée au dessus de la couche de silicium amorphe aSiL, tel qu’illustré figure 12.
La partie 30 du ruban enterrée dans la couche aSiL s’arrête à la couche active AL, la couche de confinement supérieure ConfS étant elle au moins partiellement enterrée dans la couche DL2.
Préférentiellement pour assurer le confinement du mode l’indice n2 de la deuxième couche diélectrique DL2 est significativement inférieur à l’indice de la couche de confinement supérieure. Lorsque celle-ci est en InP, il convient au minimum que n2<3.15. Typiquement les valeurs d’indice seront comprises entre 1.4 et 2.
Selon un mode de réalisation la gravure du ruban s’arrête au bas de la couche active, tel qu’illustré figure 12. La couche de confinement inférieure Confl ne fait alors pas partie du ruban 20 proprement dit mais est disposée en dessous.
Selon un autre aspect illustré figure 13 l’invention concerne un procédé 50 de réalisation d’un dispositif optoélectronique à partir d’un empilement de couches disposé sur un premier substrat Subi de manière à réaliser un ruban 20, l’empilement comprenant au moins une couche active AL disposée entre au moins une couche de confinement inférieure Confl et une couche de confinement supérieure ConfS, les couches et le premier substrat Subi étant réalisées en matériaux lll-V. L’empilement de départ est illustré figure 14a Le procédé comprend les étapes suivantes, illustrées figure 14.
Dans une première étape 100 illustrée figure 14b on grave au moins une partie de l’empilement comprenant la couche de confinement supérieure ConfS et au moins partiellement la couche active AL de manière à former un ruban 20. La largeur wR du ruban est typiquement comprise entre 1 et 4 pm. Dans une deuxième étape 200 illustrée figure 14c une couche de passivation PL est déposée, typiquement par une méthode de PECVD (« Plasma Enhanced Chemical vapor déposition » en anglais), ICP-CVD ou ALD (Atomic Layer Déposition en anglais) qui sont des méthodes basse température. La couche de passivation PL recouvre les parois (verticales) du ruban. Il s’agit d’une couche diélectrique typiquement en SiN, Si02 ou Hf02, ou en polymère, et son épaisseur est typiquement comprise entre quelques dixièmes de nm et quelques dizaines de nm. Son rôle est de protéger l’interface de la couche active, notamment pour empêcher des fuites de courant.
Avec des composants uniquement à base de semi conducteur, tel que ceux obtenus avec les technologies enterrées de l’état de l’art, cette couche PL n’est pas nécessaire car il n’y a pas d’interface semiconducteur/diélectrique. Mais dans l’invention la couche aSiL qui réalise le confinement latéral n’est plus un semi conducteur mais une couche de silicium amorphe, ce qui rend la passivation des parois du ruban nécessaire.
Dans une troisième étape 300 également illustrée figure 14c on dépose la couche de silicium amorphe aSiL, son indice nS\ étant supérieur ou égal à 2.8, l’épaisseur de la couche étant telle que le ruban 20 soit enterré au moins jusqu’à la couche active AL dans la couche aSiL.
La nature de la couche autorise un dépôt à basse température, entre 50°C et 450°C, préférentiellement entre 200 et 300 °C. Typiquement on utilise une technologie PECVD.
La résistivité du silicium amorphe dépend des conditions de dépôt, et des valeurs comprises entre 108 W/cm et 104 W/cm ont été obtenues. Théoriquement on souhaite un matériau isolant pour que tous les phénomènes optoélectroniques se passent dans la jonction semiconductrice. Ensuite dans une étape 400 on réalise une gravure sélective de la couche de passivation PL et de la couche de silicium amorphe aSiL de manière à dégager une partie supérieure du ruban, tel qu’illustré figure 14d.
De manière classique cette ouverture permet de déposer dans une étape 500 une couche de contact CL sur la partie supérieure du ruban, tel qu’illustré figure 14e. Cette couche de contact est destinée à être en contact avec une couche métallique pour réaliser l’injection des porteurs. L’autre contact peut être en face avant ou de l’autre côté du substrat (pour un substrat dopé) ou uniquement face avant si le substrat est semi isolant.
Le ruban enterré constitue un guide actif AW configuré pour propager une onde lumineuse dans la couche active AL du ruban 20.
Selon une première variante du procédé selon l’invention illustré figure 15 et figure 16 le ruban est gravé de sorte qu’il présente au moins une extrémité 40 en forme de pointe, tel qu’illustré figure 16-1 (l’empilement de départ est identique à celui de la figure 14a).
En outre on s’arrange pour déposer la couche de silicium amorphe aSiL et préférentiellement la couche de passivation PL dans une zone située dans le prolongement de l’extrémité 40.
Une fois la couche aSi déposée (voir figure 16-2) le procédé comprend, préférentiellement avant l’étape de gravure sélective 400, une étape 350 de gravure de couche aSiL dans la zone au-delà de l’extrémité, de manière à constituer le cœur aSi-Co d’un guide passif PW, l’extrémité 40 du ruban réalisant le couplage entre la couche active AL du guide AW et le cœur aSi- Co du guide PW, tel qu’illustré figure 16-3.
Afin de constituer la gaine du guide passif, on dépose ensuite dans une étape 360 une première couche diélectrique DL1 (voir figure 16-4) présentant un indice n1 inférieur à l’indice de couche de silicium amorphe nSi et configurée pour confiner l’onde lumineuse, issue de ou se dirigeant vers la couche active AL, dans la couche de silicium amorphe aSiL constituant le cœur (voir dispositif figure 8).
L’étape de gravure sélective 400 pour dégager la partie supérieure du ruban inclut la gravure sélective de la première couche diélectrique DL1. Selon une deuxième variante du procédé selon l’invention illustré figure 17 l’indice nS\ de la couche de silicium amorphe aSiL est déterminé, en combinaison avec la largeur wR du ruban 20, de manière à sensiblement égaliser le coefficient CTE de confinement de l’onde lumineuse du mode TE avec le coefficient de confinement CTM du mode TM, pour une longueur d’onde de fonctionnement lq. Cette égalisation permet de réaliser un guide actif indépendant de la polarisation.
Préférentiellement lors de l’étape de dépôt 300 de la couche aSiL, son épaisseur tSi est déterminée de manière à enterrer le ruban 20 au moins jusqu’à 70% de la hauteur de la couche active AL, tel qu’illustré figure 18.
Le procédé selon la deuxième variante comprend également une étape 360 de dépôt d’une deuxième couche diélectrique DL2 sur la couche de silicium amorphe aSiL, tel qu’illustré figure 19, pour les raisons indiquées plus haut. L’étape 400 de gravure sélective inclut ici la gravure sélective de la deuxième couche diélectrique DL2, pour pouvoir prendre le contact sur la partie supérieure du ruban et obtenir le dispositif de la figure 12.
Préférentiellement l’étape de gravure du ruban consiste à graver l’empilement jusqu’au bas de la couche active, comme illustré figures 12, 18 et 19.

Claims

REVENDICATIONS
1. Dispositif optoélectronique (10) à guide d’onde comprenant un empilement de couches sur un premier substrat (Subi ), l’empilement comprenant une couche active (AL) disposée entre au moins une couche de confinement inférieure (Confl) et une couche de confinement supérieure (ConfS), lesdites couches et ledit premier substrat (Subi ) étant réalisés en matériaux lll-V, une partie de l’empilement comprenant au moins la couche active (AL) et la couche de confinement supérieure présentant une forme de ruban (20) présentant des parois,
une partie (30) du ruban (20), comprenant au moins partiellement la couche active (AL), étant enterrée dans une couche de silicium amorphe (aSiL) présentant un indice (nSi) supérieur ou égal à 2.8, une couche de passivation (PL) recouvrant les parois de la partie enterrée du ruban,
le ruban (20) enterré constituant un guide actif (AW) configuré pour propager une onde lumineuse dans la couche active (AL) dudit ruban (20).
2. Dispositif optoélectronique selon la revendication 1 dans lequel le premier substrat est disposé sur un deuxième substrat (Sub2) en silicium via une couche d’interface (BL).
3. Dispositif optoélectronique selon l’une des revendications précédentes dans lequel la couche de passivation (PL) s’étend également sur le premier substrat (Subi ), entre celui-ci et la couche de silicium amorphe. 4. Dispositif selon l’une des revendications précédentes dans lequel le premier substrat (Subi ) est en InP et la couche active (AL) est réalisée à partir d’alliages ternaires ou quaternaires d’indium.
5. Dispositif selon l’une des revendications précédentes dans lequel l’épaisseur (tSi) de la couche de silicium amorphe (aSiL) est comprise entre 100 nm et la hauteur du ruban.
6. Dispositif selon l’une des revendications précédentes dans lequel la couche de passivation (PL) présente une épaisseur comprise entre quelques dixièmes de nm et quelques dizaines de nm. 7. Dispositif selon l’une des revendications précédentes dans lequel la couche de silicium amorphe (aSiL), dans laquelle est enterrée au moins une partie (30) du ruban (20), se prolonge au-delà d’au moins une extrémité (40) du ruban, et de manière à constituer un cœur (aSi-Co) d’un guide passif (PW), la couche active à ladite extrémité du ruban étant couplée audit cœur du guide passif (PW),
ledit guide passif comprenant en outre une première couche diélectrique (DL1 ) présentant un indice (n1 ) inférieur à l’indice (nSi) de la couche de silicium amorphe (aSiL) et configurée pour confiner l’onde lumineuse, issue de ou se dirigeant vers la zone active, dans la couche de silicium amorphe constituant ledit cœur (aSi-Co).
8. Dispositif selon la revendication 7 dans lequel ladite extrémité (40) du ruban présente une forme de pointe de manière à réaliser ledit couplage. 9. Dispositif selon l’une des revendicationsl à 6 dans lequel l’indice (nSi) de la couche de silicium amorphe (aSiL) et la largeur (wR) du ruban (20) sont déterminés de manière à sensiblement égaliser un coefficient de confinement de l’onde lumineuse respectivement d’un mode TE (CTE) et d’un mode TM (CTM) pour une longueur d’onde de fonctionnement (lq).
10. Dispositif selon la revendication 9 dans lequel la couche de silicium amorphe (aSiL) présente une épaisseur (tSi) telle que l’enterrement du ruban (20) dans ladite couche de silicium amorphe atteigne au moins 70% de ladite couche active (AL), une partie supérieure du ruban étant en outre enterrée dans une deuxième couche diélectrique (DL2) disposée au dessus de la couche de silicium amorphe (aSiL).
11. Dispositif selon la revendication 10 dans lequel l’indice (n2) de la deuxième couche diélectrique (DL2) est inférieur à l’indice de la couche de confinement supérieure.
12. Procédé (50) de réalisation d’un dispositif optoélectronique (10) à partir d’un empilement de couches disposé sur un premier substrat (Subi ) de manière à réaliser un ruban, l’empilement comprenant au moins une couche active (AL) disposée entre au moins une couche de confinement inférieure (Confl) et une couche de confinement supérieure (ConfS), lesdites couches et ledit premier substrat (Subi ) étant réalisées en matériaux lll-V comprenant les étapes consistant à :
-graver (100) au moins une partie de l’empilement comprenant la couche de confinement supérieure et au moins partiellement la couche active de manière à former un ruban (20),
-déposer (200) une couche de passivation (PL), la couche de passivation recouvrant les parois du ruban,
-déposer (300) une couche de silicium amorphe (aSiL) présentant un indice supérieur ou égal à 2.8, de sorte que le ruban soit enterré au moins jusqu’à la couche active (AL) dans ladite couche de silicium amorphe (aSiL),
-réaliser une gravure sélective (400) de la couche de passivation et de la couche de silicium amorphe (aSiL) de manière à dégager une partie supérieure du ruban,
-déposer (500) une couche de contact (CL) sur la partie supérieure du ruban, le ruban enterré constituant un guide actif (AW) configuré pour propager une onde lumineuse dans la couche active du ruban.
13. Procédé selon la revendication 12 dans lequel l’étape de dépôt (300) de la couche de silicium amorphe (aSiL) s’effectue par une technologie basse température.
14. Procédé selon l’une des revendications 12 ou 13 dans lequel le ruban est gravé de sorte qu’il présente au moins une extrémité (40) en forme de pointe, dans lequel la couche de silicium amorphe (aSiL), et préférentiellement la couche de passivation, sont également déposées dans une zone située dans le prolongement de ladite extrémité,
le procédé comprenant en outre, préférentiellement avant l’étape de gravure sélective (400) : -une étape (350) de gravure de ladite couche de silicium amorphe (aSiL) dans la dite zone, de manière à constituer un coeur (aSi-Co) d’un guide passif (PW), ladite extrémité (40) du ruban réalisant le couplage entre ladite couche active et ledit cœur,
-une étape (360) de dépôt d’une première couche diélectrique (DL1 ) présentant un indice (n1 ) inférieur à l’indice de couche de silicium amorphe (nSi) et configurée pour confiner l’onde lumineuse, issue de ou se dirigeant vers la couche active (AL), dans la couche de silicium amorphe (aSiL) constituant ledit cœur,
-l’étape de gravure sélective (400) pour dégager la partie supérieure du ruban incluant la gravure sélective de la première couche diélectrique (DL1 ).
15. Procédé selon l’une des revendications 12 ou 13 dans lequel l’indice (nSi) de la couche de silicium amorphe (aSiL) est déterminé, en combinaison avec la largeur (wR) du ruban (20), de manière à sensiblement égaliser un coefficient de confinement de l’onde lumineuse respectivement d’un mode TE (CTE) et d’un mode TM (CTM), pour une longueur d’onde de fonctionnement (lq). 16. Procédé selon la revendication 15 dans lequel, lors de l’étape de dépôt
(300) de la couche de silicium amorphe (aSiL), une épaisseur (tSi) de ladite couche de silicium amorphe est déterminée de manière à enterrer le ruban (20) au moins jusqu’à 70% de la hauteur de la couche active,
ledit procédé comprenant en outre une étape (360) de dépôt d’une deuxième couche diélectrique (DL2) sur ladite couche de silicium amorphe,
l’étape de gravure sélective incluant la gravure sélective de la deuxième couche diélectrique.
17. Procédé selon l’une des revendications 15 ou 16 dans lequel l’étape de gravure du ruban consiste à graver l’empilement jusqu’au bas de la couche active.
PCT/EP2018/086338 2017-12-21 2018-12-20 Dispositif optoélectronique à guide d'onde semi conducteur enterré amélioré et procédé associé WO2019122210A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1701354A FR3075989B1 (fr) 2017-12-21 2017-12-21 Dispositif optoelectronique a guide d'onde semi conducteur enterre ameliore et procede associe
FR17/01354 2017-12-21

Publications (1)

Publication Number Publication Date
WO2019122210A1 true WO2019122210A1 (fr) 2019-06-27

Family

ID=62528464

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2018/086338 WO2019122210A1 (fr) 2017-12-21 2018-12-20 Dispositif optoélectronique à guide d'onde semi conducteur enterré amélioré et procédé associé

Country Status (2)

Country Link
FR (1) FR3075989B1 (fr)
WO (1) WO2019122210A1 (fr)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993009569A1 (fr) * 1991-11-06 1993-05-13 France Telecom Procede de realisation de composants opto-electroniques par epitaxie selective dans un sillon
US20040033004A1 (en) * 2001-10-09 2004-02-19 Welch David F. Optical signal receiver photonic integrated circuit (RxPIC), an associated optical signal transmitter photonic integrated circuit (TxPIC) and an optical network transmission system utilizing these circuits
US20050100300A1 (en) * 2002-03-08 2005-05-12 Infinera Corporation Method for forming and apparatus comprising optical waveguides leading to a free space coupler region
US20100111303A1 (en) * 2006-09-12 2010-05-06 Ewan David Finlayson Electro-optic waveguide polarisation modulator
US20110091147A1 (en) * 2009-10-21 2011-04-21 Sumitomo Elecric Industries, Ltd. Integrated semiconductor optical device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993009569A1 (fr) * 1991-11-06 1993-05-13 France Telecom Procede de realisation de composants opto-electroniques par epitaxie selective dans un sillon
US20040033004A1 (en) * 2001-10-09 2004-02-19 Welch David F. Optical signal receiver photonic integrated circuit (RxPIC), an associated optical signal transmitter photonic integrated circuit (TxPIC) and an optical network transmission system utilizing these circuits
US20050100300A1 (en) * 2002-03-08 2005-05-12 Infinera Corporation Method for forming and apparatus comprising optical waveguides leading to a free space coupler region
US20100111303A1 (en) * 2006-09-12 2010-05-06 Ewan David Finlayson Electro-optic waveguide polarisation modulator
US20110091147A1 (en) * 2009-10-21 2011-04-21 Sumitomo Elecric Industries, Ltd. Integrated semiconductor optical device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Carrier-induced change due to doping in refractive index of InP: Measurements at 1.3 and 1.5 [mu]m", APPLIED PHYSICS LETTERS, A I P PUBLISHING LLC, US, vol. 69, no. 20, 11 November 1996 (1996-11-11), pages 3054 - 3056, XP012016591, ISSN: 0003-6951, DOI: 10.1063/1.116837 *
DOMASHEVSKAYA E P ET AL: "Atomic and electronic structure of amorphous and nanocrystalline layers of semi-insulating silicon produced by chemical-vapor deposition at low pressures", JOURNAL OF SURFACE INVESTIGATION : X-RAY, SYNCHROTRON AND NEUTRON TECHNIQUES, NEW VORK : PLEIADES PUBL, US, vol. 9, no. 6, 6 December 2015 (2015-12-06), pages 1228 - 1236, XP035567566, ISSN: 1027-4510, [retrieved on 20151206], DOI: 10.1134/S1027451015060257 *

Also Published As

Publication number Publication date
FR3075989A1 (fr) 2019-06-28
FR3075989B1 (fr) 2020-01-10

Similar Documents

Publication Publication Date Title
EP2641304B1 (fr) Laser hétérogène à efficacité élevée et procédé de fabrication du laser
FR2677490A1 (fr) Emetteur-recepteur optique a semiconducteurs.
EP0752743B1 (fr) Dispositif laser à structure enterrée pour circuit photonique intégré et procédé de fabrication
EP0887668A1 (fr) Réflecteur de bragg en semi-conducteur et procédé de fabrication
FR2525033A1 (fr) Laser a semi-conducteur a plusieurs longueurs d&#39;onde independantes et son procede de realisation
EP3994509A1 (fr) Assemblage d&#39;un composant semi-conducteur actif et d&#39;un composant optique passif à base de silicium
EP3266079B1 (fr) Laser germanium sur silicium en technologie cmos
FR3060772A1 (fr) Circuit photonique integre optimise
FR2507834A1 (fr) Laser a semiconducteurs stabilise
FR2786939A1 (fr) Laser a semi-conducteur et son procede de fabrication
EP3462555B1 (fr) Source laser a membrane suspendue a base de germanium et guide d&#39;onde integre participant a former la cavite optique
EP0252565A1 (fr) Dispositif semiconducteur intégré du type dispositif de couplage entre un photodéecteur et un guide d&#39;ond lumineuse
WO2019122210A1 (fr) Dispositif optoélectronique à guide d&#39;onde semi conducteur enterré amélioré et procédé associé
EP4254687B1 (fr) Dispositif optoelectronique comportant une source laser a membrane semiconductrice iii-v formant une jonction p-i-n laterale
EP0812042B1 (fr) Dispositif optique à guide de lumière semiconducteur, à faisceau émergent de faible divergence, application aux lasers de Fabry-Pérot et à contre-réaction distribuée
FR3073953A1 (fr) Fibre optique et reseau de fibres incline
FR2790837A1 (fr) Systeme optoelectronique comprenant plusieurs sections a fonctions respectives couplees par couplage evanescent et procede de realisation
WO2000022704A1 (fr) Procede de controle d&#39;un laser semiconducteur unipolaire
FR3105455A1 (fr) Procédé de fabrication de guides d’onde
FR2854469A1 (fr) Procede de fabrication d&#39;un dispositif optique semi-conducteur comportant une region munie d&#39;une couche active a epaisseur variable
FR3157664A1 (fr) Composant optoélectronique à ruban enterré dans une structure semi-isolante
WO2025008545A1 (fr) Puce photonique à structure hétérogène de semi-conducteur iii-v sur un deuxième semi-conducteur
WO2003043148A2 (fr) Composant monolithique electro-optique multisections
Verdier Design, Modeling, Fabrication, Characterization and Applications of very Wideband Semiconductor Optical Amplifiers
EP1318582A1 (fr) Laser à semi-conducteurs

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18825699

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18825699

Country of ref document: EP

Kind code of ref document: A1