[go: up one dir, main page]

WO2019111504A1 - スイッチング電源装置の制御方法、スイッチング電源装置およびその制御回路 - Google Patents

スイッチング電源装置の制御方法、スイッチング電源装置およびその制御回路 Download PDF

Info

Publication number
WO2019111504A1
WO2019111504A1 PCT/JP2018/035934 JP2018035934W WO2019111504A1 WO 2019111504 A1 WO2019111504 A1 WO 2019111504A1 JP 2018035934 W JP2018035934 W JP 2018035934W WO 2019111504 A1 WO2019111504 A1 WO 2019111504A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching element
time
counter
target value
current
Prior art date
Application number
PCT/JP2018/035934
Other languages
English (en)
French (fr)
Inventor
建 陳
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to JP2019558023A priority Critical patent/JP6787505B2/ja
Priority to CN201880035793.7A priority patent/CN110692187B/zh
Publication of WO2019111504A1 publication Critical patent/WO2019111504A1/ja
Priority to US16/699,425 priority patent/US10892688B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/337—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
    • H02M3/3376—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/01—Resonant DC/DC converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33515—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33538—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only of the forward type
    • H02M3/33546—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only of the forward type with automatic control of the output voltage or current
    • H02M3/33553—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only of the forward type with automatic control of the output voltage or current with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33571—Half-bridge at primary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0064—Magnetic structures combining different functions, e.g. storage, filtering or transformation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a switching power supply control method, a switching power supply, and a control circuit for the switching power supply, in which responsiveness to a sudden change in load is improved in an LLC current resonant converter which is one type of switching power supply.
  • a current resonant converter is used as a highly efficient switching power supply.
  • a current resonant converter generally comprises a half bridge circuit, a resonant circuit and a rectifier circuit.
  • the half bridge circuit is configured by connecting two switching elements in series, and alternately outputs the DC voltage as a rectangular voltage by switching the switching elements alternately.
  • the resonance circuit has a resonance inductor, an excitation inductor of a transformer, and a resonance capacitor, receives a rectangular voltage, performs resonance operation, and outputs an AC voltage to the secondary side of the transformer.
  • the rectifier circuit rectifies an AC voltage, smoothes it with a capacitor, and outputs a DC voltage. This DC output voltage is applied to the load.
  • an error signal between an output voltage and its target voltage is fed back to a control IC (Integrated Circuit) of a half bridge circuit, and a switching frequency corresponding to the error signal is obtained.
  • This system is so-called voltage mode control, whereby the output voltage is controlled to be constant.
  • a phase compensation capacitor is included in a system for feeding back an error signal, but the capacitance value of the capacitor has a large value in the case of a current resonance converter.
  • the switching power supply device performs control such that burst operation (intermittent operation) is performed to improve efficiency when the load is light, including no load, and the operation returns to continuous operation when the load becomes heavy. In this case, when the load suddenly increases from the light load to shift to the continuous operation, the feedback voltage changes slowly due to the large capacitance value of the phase compensation capacitor, and the return to the continuous operation is also delayed. There is a characteristic that the response is not good.
  • Patent Document 1 it is also performed to control power transmission from the primary side to the secondary side of the transformer for each switching cycle using current mode control in which load transient response is faster than voltage mode control (for example, Patent Document 1).
  • a central voltage generated by dividing an input voltage and an error voltage which is considered to be generated based on a signal obtained by feedback of the output voltage are obtained. From the center voltage and the error voltage, a first threshold voltage higher than the center voltage by the error voltage is set, and a second threshold voltage lower than the center voltage by the error voltage is set.
  • the resonant voltage of the sine wave generated by dividing the voltage across the resonant capacitor is compared with the first and second threshold voltages.
  • the switching frequency or period
  • the switching frequency is changed by changing the first and second threshold voltages in accordance with the output voltage, and the output voltage is controlled to be constant.
  • the duty ratio of the square wave generated by the half bridge circuit is maintained at 50%.
  • the present invention has been made in view of such a point, and it is possible to perform stable control without using new external parts and also under no load condition, and further, to respond to sudden change in load. It is an object of the present invention to provide an improved control method of a switching power supply, a switching power supply and a control circuit thereof.
  • the present invention in order to solve the above-mentioned problems, it has a half bridge circuit configured by connecting in series a high side first switching element and a low side second switching element, and a resonant inductor and a resonant capacitor.
  • a control method of a switching power supply comprising a resonant circuit is provided.
  • the control method of this switching power supply detects a resonance current of a resonance circuit, acquires a feedback signal representing an error between an output voltage and its target voltage from an output circuit that outputs a DC voltage, and generates a first switching element and a first switching element In a half cycle from when one of the two switching elements is turned off to when the other of the first switching element and the second switching element is turned off, from when the resonance current reverses polarity to when the half cycle ends Resonant current reversal time is calculated based on multiplication of time information counted from the start point of the half cycle and feedback signal acquired at the start of the half cycle, and resonant current calculated from the time when the resonant current reverses polarity After a lapse of time after inversion, the other of the first switching element and the second switching element is turned off.
  • a resonance circuit having a half bridge circuit in which a high side first switching element and a low side second switching element are connected in series, a resonance inductor and a resonance capacitor, and
  • a switching power supply device is provided that includes a switching element and a control circuit that controls a second switching element.
  • the control circuit of the switching power supply device starts counting operation when one of the first switching element and the second switching element is turned off, detects a resonance current flowing in the resonance circuit, and the resonance current is inverted in polarity.
  • the first and second pre-current reversal time counters which stop the count operation triggered by the event, and the resonant current pre-reversion time and DC voltage, which are the count values of the first and second pre-current reversal time counters, are output.
  • First and second target value calculators for calculating target values representing the length of time after resonance current inversion from the error signal fed back from the output circuit, and the first or second current pre-inversion counter.
  • the first and second current reversal time counters that start counting operation triggered by the termination of the operation, and the first or second current reversal time It has a first and a second comparator for turning off the other of the first switching element and second switching element when a match by comparing the count value and the target value of the motor, the.
  • a switching power supply comprising a half bridge circuit configured by connecting in series a high side first switching element and a low side second switching element, and a resonant circuit having a resonant inductor and a resonant capacitor.
  • a control circuit of the device is provided. The control circuit of the switching power supply device starts counting operation when one of the first switching element and the second switching element is turned off, detects a resonance current flowing in the resonance circuit, and the resonance current is inverted in polarity.
  • First and second target value calculators that calculate target values representing the length of time after resonance current inversion from the error signal that has been fed back, and the first or second pre-current inversion time counter ends the count operation
  • the first and second current reversal time counters that start counting operation triggered by the event and the count of the first and second current reversal time counters Includes a first and second comparator to turn off the other of the first switching element and second switching element when a match by comparing the target value.
  • the control circuit of the switching power supply configured as described above controls the timing at which the high-side and low-side switching elements are turned off at every half cycle when switching, so that the response at the time of sudden load change can be improved. There is. Further, since only the resonance current is detected, the number of parts for detection is small, which contributes to the cost reduction of the switching power supply device. Furthermore, since it does not depend on the input voltage of the power supply and the LC constant of the resonant circuit, there is no need to design the power supply constant for each of the switching power supply devices with different specifications.
  • FIG. 6 is a diagram showing an example of input and output waveforms of the digital control circuit in the first embodiment. It is a block diagram showing an example of functional composition of a digital control circuit. It is a figure which shows the relationship between load and current phase ratio.
  • FIG. 1 is a circuit diagram showing a configuration example of a switching power supply device according to a first embodiment
  • FIG. 2 is a view showing a configuration example of a control IC for controlling the switching power supply device.
  • the switching power supply has input terminals IN1 and IN2, and a DC voltage Vi is applied to the input terminals IN1 and IN2.
  • the DC voltage Vi can be used as an output voltage of a power factor correction (PFC) circuit that improves the power factor by suppressing the harmonic current generated in the switching power supply device to a certain limit value or less.
  • PFC power factor correction
  • the input terminals IN1, IN2 are also connected to both terminals of the capacitor C1.
  • the input terminals IN1 and IN2 are further connected to a half bridge circuit in which a high side switching element Q1 and a low side switching element Q2 are connected in series. That is, the input terminal IN1 is connected to the drain terminal of the switching element Q1, the source terminal of the switching element Q1 is connected to the drain terminal of the switching element Q2, and the source terminal of the switching element Q2 is connected to the input terminal IN2.
  • the switching elements Q1 and Q2 use N-channel MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors) in the illustrated example.
  • the gate terminal of the high-side switching element Q1 is connected to one terminal of the resistor R1, and the other terminal of the resistor R1 is connected to the HO terminal of the control IC 10.
  • the gate terminal of the low-side switching element Q2 is connected to one terminal of the resistor R2, and the other terminal of the resistor R2 is connected to the LO terminal of the control IC 10.
  • the common connection point of the switching elements Q1 and Q2 is connected to the VS terminal of the control IC 10 and one terminal of the bootstrap capacitor C2.
  • the other terminal of the bootstrap capacitor C2 is connected to a VB terminal which is a power supply terminal of the high side circuit of the control IC 10.
  • a VCC terminal which is a power supply terminal of the low side circuit of the control IC 10, is connected to one terminal of the capacitor C3 and the anode terminal of the bootstrap diode D1.
  • the other terminal of the capacitor C3 is connected to the GND terminal of the control IC 10, and the cathode terminal of the bootstrap diode D1 is connected to the VB terminal of the control IC 10.
  • the common connection point of switching elements Q1 and Q2 is also connected to one terminal of primary winding P1 of transformer T1, and the other terminal of primary winding P1 is connected to one terminal of resonant capacitor Cr It is done.
  • the other terminal of the resonance capacitor Cr is connected to the GND terminal of the control IC 10 and the input terminal IN2.
  • the leakage inductance and the resonance capacitor Cr existing between the primary winding P1 and the secondary windings S1 and S2 of the transformer T1 constitute a resonance circuit.
  • the resonance circuit may be configured by connecting in series a resonance inductor different from the inductance that constitutes the transformer T1 to the resonance capacitor Cr without using the leakage inductance.
  • One terminal of the resonant capacitor Cr is also connected to one terminal of the shunt capacitor Cis, the other terminal of the shunt capacitor Cis is connected to one terminal of the shunt resistor Ris, and the other terminal of the shunt resistor Ris is , Is connected to the GND terminal of the control IC 10.
  • a common connection point between the shunt capacitor Cis and the shunt resistor Ris is connected to the IS terminal of the control IC 10, and a signal obtained by shunting the resonant current Icr flowing to the resonant capacitor Cr is supplied to the control IC 10.
  • One terminal of the secondary winding S1 of the transformer T1 is connected to the anode terminal of the diode D2, and one terminal of the secondary winding S2 is connected to the anode terminal of the diode D3.
  • the cathode terminals of the diodes D2 and D3 are connected to the positive electrode terminal of the output capacitor C4 and the output terminal OUT1.
  • the negative terminal of the output capacitor C4 is connected to the common connection point of the other terminals of the secondary windings S1 and S2 and the output terminal OUT2.
  • the secondary windings S1 and S2, the diodes D2 and D3, and the output capacitor C4 constitute a circuit that rectifies and smoothes the AC voltage generated in the secondary windings S1 and S2 to convert it into a DC output voltage Vo.
  • An output circuit of the switching power supply device is configured.
  • a load is connected to the output terminals OUT1 and OUT2.
  • the positive terminal of the output capacitor C4 is connected to the anode terminal of the light emitting diode of the photocoupler PC1 via the resistor R3, and the cathode terminal of the light emitting diode is connected to the cathode terminal of the shunt regulator SR1.
  • a resistor R4 is connected between the anode terminal and the cathode terminal of the light emitting diode.
  • the shunt regulator SR1 has a reference terminal connected to the connection point of the resistors R5 and R6 connected in series between the positive electrode terminal and the negative electrode terminal of the output capacitor C4. In the shunt regulator SR1, a series circuit of a resistor R7 and a capacitor C5 is connected between the reference terminal and the cathode terminal.
  • the shunt regulator SR1 supplies a current corresponding to a difference between a voltage obtained by dividing the output voltage Vo (voltage across the output capacitor C4) and a built-in reference voltage to the light emitting diode of the photocoupler PC1.
  • the phototransistor of the photocoupler PC1 has its collector terminal connected to the FB terminal of the control IC 10, its emitter terminal connected to the GND terminal of the control IC 10, and a capacitor C6 connected between the collector terminal and the emitter terminal. There is. Accordingly, in order to control the output voltage Vo to be the target voltage, the shunt regulator SR1 feeds back a signal of an error between the output voltage Vo and the target voltage to the control IC 10.
  • the IS terminal is connected to one terminal of the resistor Ris_lvs1, and the other terminal of the resistor Ris_lvs1 is connected to one terminal of the resistor Ris_lvs2.
  • the other terminal of the resistor Ris_lvs2 is connected to an internal voltage source that supplies the reference voltage VDD.
  • the resistors Ris_lvs1 and the resistors Ris_lvs2 form a pull-up circuit, and have the same value so that the voltage division ratio is 1 ⁇ 2.
  • the common connection point of the resistors Ris_lvs1 and Ris_lvs2 is connected to the non-inverting input terminal of the comparator Comp, and the inverting input terminal of the comparator Comp is connected to a voltage source supplying the voltage VDD / 2.
  • the output terminal of the comparator Comp is connected to the digital control circuit 20 to supply the digital control circuit 20 with a current inversion signal Sinv of the resonance current Icr.
  • the FB terminal of the control IC 10 is connected to the input terminal of the analog to digital converter ADC.
  • the output terminal of the analog-to-digital converter ADC is connected to the digital control circuit 20 to supply the digitally converted feedback signal Dfb to the digital control circuit 20.
  • the digital control circuit 20 has a function of receiving the current inversion signal Sinv and the feedback signal Dfb and outputting drive signals Vho and Vlo for driving the switching elements Q1 and Q2.
  • the high side drive signal Vho is supplied to the HO terminal through the buffer circuit Buf1
  • the low side drive signal Vlo is supplied to the LO terminal through the buffer circuit Buf2.
  • a shunt circuit consisting of a series circuit consisting of a shunt capacitor Cis and a shunt resistor Ris externally connected to the resonant capacitor Cr is connected in parallel to the IS terminal of the control IC 10, and the resonant current Icr is shunted by this shunt circuit. It is input.
  • the shunt circuit is originally provided in the switching power supply device to detect an overcurrent of the switching elements Q1 and Q2. Therefore, since the shunt capacitor Cis and the shunt resistor Ris are not newly added to the control IC 10 to obtain the current reversal signal Sinv, they are not substantially new external parts.
  • the switching power supply device first, the DC voltage Vi is applied to the input terminals IN1 and IN2, and the switching operation is started by the control IC 10 at a ratio of 50% of the switching elements Q1 and Q2.
  • the switching frequency at that time is approximately equal to the resonant frequency determined by the exciting inductor and the resonant capacitor Cr included in the primary side of the transformer T1.
  • Power is transferred from the primary side to the secondary side of the transformer T1 by the switching operation of the switching elements Q1 and Q2.
  • the AC voltage output to the secondary side of the transformer T1 is rectified and smoothed to become a DC output voltage Vo, and is supplied to the load from the output terminals OUT1 and OUT2.
  • the output voltage Vo is detected by the shunt regulator SR1, and a signal of an error with the target voltage is fed back to the FB terminal of the control IC 10 through the photocoupler PC1. Further, in the IS terminal of the control IC 10, the resonance current Icr flowing through the resonance capacitor Cr is divided by the dividing capacitor Cis and the dividing resistor Ris, and the divided current is converted into a voltage signal by the dividing resistor Ris. A voltage signal is input.
  • the feedback voltage Vfb input to the FB terminal is converted into a feedback signal Dfb of a digital signal by the analog-to-digital converter ADC, and is input to the digital control circuit 20.
  • the voltage signal corresponding to the resonance current Icr input to the IS terminal is pulled up by the resistors Ris_lvs1 and Ris_lvs2, and converted to the voltage Vis based on the voltage VDD / 2.
  • the voltage Vis is compared with the voltage VDD / 2 in the comparator Comp, and is supplied to the digital control circuit 20 as a current inversion signal Sinv representing the timing at which the resonance current Icr of the resonance circuit inverts in polarity.
  • FIG. 3 is a flowchart showing the operation of the digital control circuit in the first embodiment
  • FIG. 4 is a diagram showing an example of input / output waveforms of the digital control circuit in the first embodiment.
  • the digital control circuit 20 As shown in FIG. 3, first, the low side drive signal Vlo is turned off, and the low side switching element Q2 is turned off (step S1). In response to the off operation of the low side drive signal Vlo, the digital control circuit 20 starts the counting operation of the high side resonance current before inversion time Tbh (step S2).
  • the digital control circuit 20 determines whether or not the current inversion signal Sinv is inverted (step S3). If the current inversion signal Sinv is not inverted, counting operation of the resonance current before inversion time Tbh is performed until the inversion. To continue.
  • the digital control circuit 20 ends the count operation of the time Tbh before the resonance current inversion and holds the count value. At the same time, the digital control circuit 20 starts counting operation of time Tah after inversion of the resonance current on the high side (step S4).
  • the digital control circuit 20 calculates, from the feedback signal Dfb, a target value Tah_t of the time Tah after inversion of the resonance current at which the high-side drive signal Vho is to be turned off (step S5).
  • the digital control circuit 20 continues the counting operation of the high side resonance current reversal after time Tah (step S6), and determines whether the count value of the resonance current reversal time Tah has reached the target value Tah_t. (Step S7). If the count value of the resonance current reversal time Tah does not reach the target value Tah_t, the digital control circuit 20 controls the high side resonance current until the count value of the resonance current reversal time Tah reaches the target value Tah_t. After the inversion, the counting operation of time Tah is continued.
  • the digital control circuit 20 ends the counting operation of the high side resonance current reversal time Tah (step S8). At the same time, the digital control circuit 20 changes the drive signal Vho on the high side to a state instructing an off state to turn off the switching element Q1 on the high side (step S9).
  • the digital control circuit 20 starts the count operation of the low-side resonance current before inversion time Tbl in response to the OFF operation of the drive signal Vho on the high side (step S10).
  • the digital control circuit 20 determines whether the current inversion signal Sinv is inverted (step S11). If the current inversion signal Sinv is not inverted, the counting operation of the resonance current before inversion time Tbl is performed until the inversion. To continue.
  • the digital control circuit 20 ends the count operation of the time Tbl before the resonance current inversion and holds the count value. At the same time, the digital control circuit 20 starts the counting operation of the time Tal after inversion of the low-side resonance current (step S12).
  • the digital control circuit 20 calculates, from the feedback signal Dfb, a target value Tal_t of the time Tal after reversal of resonance current at which the drive signal Vlo on the high side is to be turned off (step S13).
  • the digital control circuit 20 continues the count operation of the low-side resonant current inversion reverse time Tal (step S14), and determines whether the count value of the resonant current inversion reverse time Tal has reached the target value Tal_t. (Step S15). If the count value of the resonance current reversal time Tal does not reach the target value Tal_t, the digital control circuit 20 reverses the low-side resonance current until the count value of the resonance current reversal time Tal reaches the target value Tal_t. The counting operation of the post time Tal continues.
  • the digital control circuit 20 ends the counting operation of the time Tal after reversal of the resonance current on the low side (step S16). Then, returning to step S1, the digital control circuit 20 ends the count operation of the low-side resonant current reversal time Tal at the same time, changes the low-side drive signal Vlo to a state instructing OFF, and switches the low-side switching element Q2. Turn off.
  • FIG. 3 does not show the control related to the turning on of the switching elements Q1 and Q2, it is controlled such that the other switching element is turned on after a predetermined dead time since one of the switching elements Q1 and Q2 turns off. ing. That is, as shown in FIG. 4, the high-side drive signal Vho becomes high level after the lapse of the dead time Td1 after the low-side drive signal Vlo becomes low level and the low-side switching element Q2 is turned off. The side switching element Q1 is turned on. Also, after the dead time Td2 has elapsed since the high-side drive signal Vho goes low and the high-side switching element Q2 turns off, the low-side drive signal Vlo goes high and the high-side switching element Q1 turns on. Do.
  • the processing functions of the digital control circuit 20 described above are implemented using the processor and memory of the computer that the control IC 10 has.
  • the processing function of the digital control circuit 20 is implemented by configuring the control IC 10 with an FPGA (Field-Programmable Gate Array) or the like designed to realize the logic function of FIG. 3.
  • FPGA Field-Programmable Gate Array
  • the digital control circuit 20 controls the time ratio before and after the polarity inversion of the resonant current Icr with the feedback signal Dfb every half cycle.
  • the voltage Vis is a signal corresponding to the current obtained by combining the excitation current (the current which does not depend on the load) and the load current, and as shown by the alternate long and short dash line in FIG.
  • the time Tbh, Tbl before resonance current inversion becomes shorter as the load becomes heavier, and becomes longer as the load becomes lighter.
  • the times Tah and Tal after resonance current inversion are controlled by the feedback signal Dfb representing the weight of the load.
  • voltage Vis changes the resonant current pre-reversal times Tbh and Tbl according to the weight of the load every half cycle, so switching between the standby state and the normal operation state at the time of start-up or at the load It is possible to improve the responsiveness in the case of a sudden change in load as when it was performed.
  • FIG. 5 is a block diagram showing an example of the functional configuration of the digital control circuit
  • FIG. 6 is a diagram showing the relationship between a load and a current phase ratio
  • FIG. 7 is a diagram showing an example of operation waveforms of the digital control circuit A) is an operation waveform at the time of normal control
  • (B) is an operation waveform at the time of no load control.
  • the digital control circuit 20 has a Tbh counter 21, a target value calculation unit 22, a Tah counter 23, a digital comparator 24, a drive signal generation unit 25, and a dead time counter 26 for the high side.
  • the digital control circuit 20 also has a Tbl counter 27, a target value calculation unit 28, a Tal counter 29, a digital comparator 30, a drive signal generation unit 31, and a dead time counter 32 for the low side.
  • the Tbh counter 21 and the Tbl counter 27 respectively count the times Tbh and Tbl before the resonance current inversion, and the output terminals of the comparator Comp are connected to their Stop terminals.
  • a signal synchronized with the rising edge of the current inversion signal Sinv is input to the Stop terminal of the Tbh counter 21, and a signal synchronized with the falling edge of the current inversion signal Sinv is input to the Stop terminal of the Tbl counter 27.
  • Output terminals of the Tbh counter 21 and the Tbl counter 27 are connected to the target value calculation units 22 and 28, respectively.
  • the input terminals of the target value calculation units 22 and 28 are connected to the output terminal of the analog-to-digital converter ADC.
  • the target value calculation units 22 and 28 respectively calculate target values Tah_t and Tal_t representing the length of time Tah after inversion of the resonance current based on the feedback signal Dfb when the Tbh counter 21 and the Tbl counter 27 end counting operation. calculate.
  • the output terminals of the Tbh counter 21 and the Tbl counter 27 are also connected to the input terminals of the Tah counter 23 and the Tal counter 29, respectively.
  • the Tbh counter 21 and the Tbl counter 27 start counting the time Tah, Tal after inversion of the resonance current, when the Tbh counter 21 and the Tbl counter 27 at the previous stage end the counting operation.
  • the Tah counter 23 and the Tal counter 29 preferably clear the counter value before the start of the counting operation or after the end of the comparing operation of the digital comparators 24 and 30 at the next stage.
  • the output terminals of the target value calculator 22 and the Tah counter 23 are connected to the input terminal of the digital comparator 24.
  • the digital comparator 24 compares the counter value counted by the Tah counter 23 with the target value Tah_t which is the length of the resonance current reversal time Tah calculated by the target value calculation unit 22, and when both match, the OFF signal Output OFF_h.
  • the output terminals of the target value calculator 28 and the Tal counter 29 are connected to the input terminal of the digital comparator 30.
  • the digital comparator 30 compares the counter value counted by the Tal counter 29 with the target value Tal_t, which is the length of the time Tal after reversal of resonance current calculated by the target value calculation unit 28, and when both match, the off signal Output OFF_l.
  • the output terminal of the high-side digital comparator 24 is connected to the start terminal of the low-side Tbl counter 27, and the output terminal of the low-side digital comparator 30 is connected to the start terminal of the high-side Tbh counter 21. It is done. Therefore, the Tbl counter 27 starts counting when the off signal OFF_h is input, and starts counting when the off signal OFF_l is input.
  • the output terminal of the high side digital comparator 24 is also connected to the input terminal of the low side dead time counter 32, and the output terminal of the low side digital comparator 30 is the high side dead time counter 26. Connected to the input terminal.
  • the dead time counter 26 starts counting the dead time when the off signal OFF_l is input from the digital comparator 30, and outputs the on signal ON_h when the time is up after a predetermined time.
  • the dead time counter 32 starts counting the dead time when the off signal OFF_h from the digital comparator 24 is input, and outputs the on signal ON_l when the time is up after a predetermined time.
  • the output terminals of the digital comparator 24 and the dead time counter 26 are connected to the input terminal of the drive signal generator 25, and the output terminal of the drive signal generator 25 is connected to the input terminal of the buffer circuit Buf1.
  • the drive signal generation unit 25 outputs a drive signal Vho that rises when the on signal ON_h from the dead time counter 26 is input, and falls when the off signal OFF_h from the digital comparator 24 is input.
  • the output terminals of the digital comparator 30 and the dead time counter 32 are connected to the input terminal of the drive signal generation unit 31, and the output terminal of the drive signal generation unit 31 is connected to the input terminal of the buffer circuit Buf2.
  • the drive signal generation unit 31 outputs a drive signal Vlo that rises when the on signal ON_l from the dead time counter 32 is input, and falls when the off signal OFF_l from the digital comparator 30 is input.
  • the time average of the Vfb voltage by the capacitor C6 connected to the FB terminal is used (a time averaging period is about half switching period, for example). Control is performed according to the weight of the load every half cycle.
  • control by the digital control circuit 20 capable of coping with sudden load change will be described.
  • the weight of the load is represented by the current phase ratio Kcpr of the resonance current Icr.
  • the voltage Vis in FIG. 4 has a steeper rise as the load becomes heavier, so the resonance current inversion time Tbh, Tbl becomes shorter as the load becomes heavier, and becomes longer as the load becomes lighter.
  • the current phase ratio Kcpr represents the weight of the load, and as the high side and low side resonant current pre-reversion times Tbh and Tbl become shorter (after the resonant current is inverted) The longer the time Tah, Tal), the heavier the load.
  • the graph of the relationship between the load weight (Po) and the current phase ratio Kcpr is shown in FIG. This graph is a straight line connecting the point of no load Po_min and the point corresponding to the maximum load Po_max. Further, it is assumed that the load weight Po and the Vfb voltage are proportional to each other. The relationship between the load weight Po and the current phase ratio Kcpr is not necessarily guaranteed to be linear as illustrated, but can be approximated approximately linearly. Similarly, there is no guarantee that the load weights Po and Vfb voltages are completely proportional, but the first approximation holds.
  • Vfb Kcpr / A + B (2) Is represented by Here, A and B are constants.
  • Tah (Vfb-B) ⁇ A ⁇ Tbh ⁇ ⁇ ⁇ (3)
  • Tal (Vfb-B) ⁇ A ⁇ Tbl ⁇ (4) Is required.
  • the resonance current after reversal times Tah and Tal obtained by the equations (3) and (4) are equal to the target values Tah_t and Tal_t calculated by the target value calculators 22 and 28, respectively.
  • Vfb_min 1V
  • Vfb_max 3V at the minimum value and the maximum value set at the VF terminal in the control IC 10 of this embodiment.
  • the resonance current reversal time Tah is determined by multiplying the resonance current reversal time Tbh and the Vbf voltage
  • the resonance current reversal time Tal is determined by multiplying the resonance current reversal time Tbl and the Vbf voltage.
  • the operation at the time of normal control of the digital control circuit 20 shown in FIG. 5 will be described with reference to FIG. 7 (A).
  • the digital comparator 30 outputs the off signal OFF_l at time t1
  • the drive signal generation unit 31 outputs the drive signal Vlo that turns off the switching element Q2.
  • the Tbh counter 21 starts the count operation and the dead time counter 26 also starts the count operation triggered by the digital comparator 30 outputting the off signal OFF_l.
  • the Tbh counter 21 ends the count operation.
  • the target value calculating unit 22 calculates the target value Tah_t, and the Tah counter 23 starts the counting operation.
  • the Tah counter 23 may start the counting operation after the target value calculation unit 22 finishes calculating the target value Tah_t.
  • the digital comparator 24 outputs the off signal OFF_h.
  • the drive signal generation unit 25 outputs the drive signal Vho for turning off the switching element Q1.
  • the off signal OFF_h is also supplied to the low side Tbl counter 27 and the dead time counter 32, and the Tbl counter 27 starts counting and the dead time counter 32 also starts counting.
  • the next half cycle is also similar to the high side control operation. That is, when the dead time counter 32 times up at time t5, the drive signal Vlo changes from the off state to the on state, and the Tbl counter 27 ends the count operation at time t6.
  • the target value calculator 28 calculates the target value Tal_t, and the Tal counter 29 starts the count operation.
  • the digital comparator 30 outputs the off signal OFF_l, and the drive signal generation unit 31 drives the switching element Q2 to turn off. Output Vlo.
  • control of time t1 to time t7 is repeated.
  • the resonance current Icr of the LLC current resonance converter is only the excitation current Im not related to the power transfer from the primary side to the secondary side.
  • the excitation current Im is as shown in FIG. As shown in (B), it fluctuates linearly. That is, when the digital comparator 30 outputs the off signal OFF_l at time t11 and the drive signal generation unit 31 outputs the drive signal Vlo turned off, the Tbh counter 21 starts counting and the dead time counter 26 also counts. To start.
  • the drive signal Vho output from the drive signal generation unit 25 transitions from the off state to the on state.
  • the Tbh counter 21 ends the count operation
  • the target value calculation unit 22 calculates the target value Tah_t
  • the Tah counter 23 starts the count operation.
  • the digital comparator 24 When the count value of the Tah counter 23 reaches the target value Tah_t of the target value calculation unit 22 at time t14, the digital comparator 24 outputs the off signal OFF_h, and the drive signal generation unit 25 turns off the switching element Q1.
  • the drive signal Vho is output.
  • the low side Tbl counter 27 starts the counting operation and the dead time counter 32 also starts the counting operation.
  • the Tbl counter 27 ends the count operation.
  • the target value calculation unit 28 calculates the target value Tal_t, and the Tal counter 29 starts counting operation.
  • the digital comparator 30 outputs the off signal OFF_l, and the drive signal generation unit 31 outputs the drive signal Vlo in the off state. Do. After time t17, control of time t11 to time t17 is repeated.
  • the digital control circuit 20 when the load of the switching power supply device suddenly changes from, for example, a no-load state to a normal load state, the state of FIG. Control can be instantly switched to the state. Thereby, the digital control circuit 20 can perform tracking control without response delay when the load changes. Moreover, since the operating point of the FB voltage does not depend on the input voltage of the power supply and the LC constant of the resonant circuit as understood from the above equations (6) and (7), the power supply constant is set for each switching power supply device with different specifications. There is no need to design, and the degree of freedom of power supply constant design is high.
  • the switching power supply according to the second embodiment is different from the switching power supply according to the first embodiment in how to obtain the times Tah and Tal after inversion of the resonance current. That is, in the switching power supply according to the first embodiment, the resonance current inversion time Tah, Tal is the start of the half period before the resonance current inversion time Tbh, Tbl as time information counted from the start of the half period. It is calculated based on multiplication with the FB voltage acquired at the time. On the other hand, in the second embodiment, as the time information counted from the start point of the half cycle, an average time obtained by averaging the time of the latest consecutive half cycles is used.
  • the resonance current post-reversal time Tah, Tal according to the second embodiment is calculated based on the multiplication of the average time and the FB voltage acquired at the start of the half cycle.
  • the switching power supply according to the second embodiment has the entire configuration and the configuration of the control IC in the entire configuration (FIG. 1) of the switching power supply according to the first embodiment and the configuration of the control IC 10 The same as FIG. 2). Therefore, the switching power supply according to the second embodiment will be described from the operation of the digital control circuit of the control IC 10.
  • FIG. 8 is a flow chart showing the switching operation of the digital control circuit in the second embodiment
  • FIG. 9 is a flow chart showing the half cycle average value calculation operation in the second embodiment
  • FIG. 10 is the flow chart in the second embodiment. It is a figure which shows the example of the input-output waveform of a digital control circuit.
  • the digital control circuit 20a first, the low-side drive signal Vlo is turned off, and the low-side switching element Q2 is turned off to start the switching operation (step S21).
  • FIG. 10 shows an input / output waveform of the digital control circuit 20a after the start of the switching operation, not at the start of the switching operation.
  • the digital control circuit 20a samples the feedback signal Dfb to obtain the FB voltage Vfbh for calculating the time Tah after the inversion of the high-side resonant current (step S22).
  • the digital control circuit 20a starts the dead time counting operation (step S23), and after a predetermined time, ends the dead time counting operation (step S24). At the same time as the end of the count operation, the digital control circuit 20a changes the drive signal Vho on the high side to a state instructing turn-off to turn on the switching element Q1 on the high side (step S25).
  • the digital control circuit 20a determines whether the current inversion signal Sinv inverts its polarity from negative to positive (step S26), and waits for inversion if the current inversion signal Sinv is not inverted.
  • the digital control circuit 20a calculates the target value Tah_t of the time Tah after the inversion of the resonance current on the high side (step S27).
  • the digital control circuit 20a starts counting operation of time Tah after inversion of the resonance current on the high side (step S28). The counting operation of the time Tah after the resonance current inversion may be started simultaneously with the calculation of the target value Tah_t after the current inversion signal Sinv is inverted.
  • the digital control circuit 20a determines whether the count value of the time Tah after resonance current reversal has reached the target value Tah_t (step S29). If the count value of the resonance current reversal time Tah does not reach the target value Tah_t, the digital control circuit 20a controls the high side resonance current until the count value of the resonance current reversal time Tah reaches the target value Tah_t. After the inversion, the counting operation of time Tah is continued.
  • the digital control circuit 20a ends the counting operation of the high side resonance current after inversion time Tah (step S30). At the same time, the digital control circuit 20a changes the drive signal Vho on the high side to a state instructing an off state to turn off the switching element Q1 on the high side (step S31).
  • the digital control circuit 20a samples the feedback signal Dfb to obtain the FB voltage Vfbl for calculating the low-side resonant current post-reversal reversal time Tal (step S32).
  • the digital control circuit 20a starts a dead time counting operation (step S33), and after a predetermined time, ends the dead time counting operation (step S34). At the same time as the end of the count operation, the digital control circuit 20a changes the low side drive signal Vlo to a state instructing an off state to turn on the low side switching element Q2 (step S35).
  • the digital control circuit 20a determines whether or not the current inversion signal Sinv inverts the polarity from positive to negative (step S36), and waits for inversion if the current inversion signal Sinv is not inverted.
  • the digital control circuit 20a calculates the target value Tal_t of the time Tal after inversion of the low-side resonance current (step S37).
  • k is a constant
  • Vfbl is the FB voltage obtained by sampling in step S22
  • Tco is a half cycle average value obtained by the half cycle average value calculation operation of FIG.
  • the digital control circuit 20a starts the counting operation of the time Tal after inversion of the low side resonance current (step S38).
  • the counting operation of the time Tal after inversion of the resonance current may be started simultaneously with the calculation of the target value Tal_t after the current inversion signal Sinv is inverted.
  • the digital control circuit 20a determines whether the count value of the time Tal after inversion of the resonance current has reached the target value Tal_t (step S39). If the count value of the time Tal after reversal of the resonance current does not reach the target value Tal_t, the digital control circuit 20a switches the resonance current on the high side until the count value of the time Tal after reversal of the resonance current reaches the target value Tal_t. After the inversion, the counting operation of the time Tal is continued.
  • the digital control circuit 20a ends the count operation of the low side resonance current after reversal time Tal (step S40). Next, the switching operation returns to step S21, and repeats the processing of steps S21 to S40.
  • the digital control circuit 20a first sets the initial value of the half cycle average value Tco when the switching power supply device is started (step S41).
  • a temporary half cycle count value is set in an empty register storing a half cycle count value so that the half cycle average value Tco can be obtained immediately after startup of the switching power supply device.
  • the temporary count value the value of the minimum half cycle at which the switching frequency is maximum is set, thereby realizing the soft start of the switching power supply device.
  • the digital control circuit 20a determines whether the low side switching element Q2 is turned off (step S42). If the low side switching element Q2 is not turned off, it waits until the low side switching element Q2 is turned off.
  • the digital control circuit 20a ends counting of the low side cycle Tcl and holds the count value (step S43). At the same time, the digital control circuit 20a starts counting the high side cycle Tch (step S44).
  • the digital control circuit 20a determines whether the high side switching element Q1 is turned off (step S45). If the high side switching element Q1 is not turned off, the process waits until the low side switching element Q2 is turned off.
  • the digital control circuit 20a ends the counting of the high side cycle Tch and holds the count value (step S46).
  • the digital control circuit 20a uses the count value and the count value of the continuous predetermined cycle that has already been obtained to obtain an average value Tco of half cycles in the switching operation. Is calculated (step S47). This low side and high side half cycle average value Tco is
  • N is the number of switching cycles to be averaged
  • Tcli is the low side half cycle width (from high side turn off to low side turn off)
  • Tchi is high side half cycle width (low side turn off to high side) Until the turn-off of
  • the average value Tco may be calculated from an average time corresponding to half of the length of one cycle before the start of the half cycle.
  • step S48 the digital control circuit 20a starts counting the low side cycle Tcl (step S48).
  • step S48 the process of calculating the half cycle average value Tco returns to step S42, and repeats the processes of steps S42 to S48.
  • the processing functions of the digital control circuit 20a described above are implemented using the processor and memory of the computer that the control IC 10 has.
  • the processing function of the digital control circuit 20 a is implemented by configuring the control IC 10 with an FPGA or the like designed to realize the logic functions of FIGS. 8 and 9.
  • the digital control circuit 20a controls the average time of the most recent consecutive half cycles with the FB voltages Vfbl and Vfbh for each switching half cycle.
  • the digital control circuit 20a can improve responsiveness to sudden changes in load. Also, since the values multiplied by the FB voltages Vfbl and Vfbh when calculating the times Tal and Tah after resonance current inversion are average times that do not change suddenly themselves, the digital control circuit 20a enables relatively stable control. Become.
  • FIG. 11 is a block diagram showing an example of the functional configuration of the digital control circuit according to the second embodiment
  • FIG. 12 is a diagram showing the relationship between the FB voltage and the load.
  • the digital control circuit 20a has a Tch counter 41, a target value calculator 42, a Tah counter 43, a digital comparator 44, a drive signal generator 45, and a dead time counter 46 for the high side.
  • the digital control circuit 20a also has a Tco calculating unit 47 for high side and low side.
  • the digital control circuit 20a further has a Tcl counter 48, a target value calculation unit 49, a Tal counter 50, a digital comparator 51, a drive signal generation unit 52, and a dead time counter 53 for low side.
  • the Tch counter 41 counts the high side period Tch, and is connected to the output terminal of the digital comparator 44 at its Stop terminal, and connected to the output terminal of the digital comparator 51 at its Start terminal.
  • the Tcl counter 48 counts the low side period Tcl, and is connected to the output terminal of the digital comparator 51 at its Stop terminal, and connected to the output terminal of the digital comparator 44 at its Start terminal.
  • the output terminals of the Tch counter 41 and the Tcl counter 48 are connected to the input terminal of the Tco calculator 47.
  • the Tco calculating unit 47 calculates the half cycle average value Tco, and the output terminals thereof are connected to the first input terminals of the target value calculating units 42 and 49, respectively.
  • the second input terminals of the target value calculation units 42 and 49 are connected to the output terminal of the analog-to-digital converter ADC so as to receive the feedback signal Dfb.
  • the target value calculation units 42 and 49 receive the half cycle average value Tco from the Tco calculation unit 47 and the feedback signal Dfb (FB voltage), and output target values Tah_t and Tal_t.
  • Tco calculation unit 47 has, for example, N registers for high side and low side, and is configured to sequentially hold and always hold the latest 2N data each time half cycle data is calculated. I have to.
  • the half cycle average value Tco is a moving average value obtained by adding the latest 2N pieces of data each time they are held and dividing the result by 2N, and in the target value calculation units 42 and 49, It is commonly used to calculate the target values Tah_t and Tal_t.
  • the feedback signal Dfb input to the target value calculation units 42 and 49 changes in accordance with the weight Po of the load. That is, as shown in FIG. 12, the Vfb voltage (FB voltage) and the weight Po of the load have a relationship such that the Vfb voltage (FB voltage) is saturated as the weight Po of the load increases. ing.
  • the operating range of the FB voltage is set to 1.0 to 2.0 volts (V).
  • the ratio Ta / Tco between the time Ta after resonance current inversion and the half cycle average value Tco is 0.5 to 1, according to the equations (9) and (11), the constant k is 0.5 is there.
  • the input terminals of the Tah counter 43 and the Tal counter 50 are connected to the output terminal of the comparator Comp so as to receive the current inversion signal Sinv.
  • An output terminal of the Tah counter 43 is connected to a first input terminal of the digital comparator 44, and an output terminal of the Tal counter 50 is connected to a first input terminal of the digital comparator 51.
  • the second input terminal of the digital comparator 44 is connected to the output terminal of the target value calculation unit 42, and the second input terminal of the digital comparator 51 is connected to the output terminal of the target value calculation unit 49.
  • the digital comparator 44 compares the counter value counted by the Tah counter 43 with the target value Tah_t which is the length of the resonance current reversal time Tah calculated by the target value calculation unit 42, and when both match, the high side The off signal OFF_h is output.
  • the digital comparator 51 compares the counter value counted by the Tal counter 50 with the target value Tal_t, which is the length of the time Tal after reversal of resonance current calculated by the target value calculation unit 49, and when both match, low side The off signal OFF_l is output.
  • the off signal OFF_h output from the high-side digital comparator 44 is used to start the counting operation of the Tcl counter 48 and is used to stop the counting operation of the Tch counter 41.
  • the off signal OFF_l output from the low-side digital comparator 51 is used to start the counting operation of the Tch counter 41 and is used to stop the counting operation of the Tcl counter 48.
  • the output terminal of the high side digital comparator 44 is also connected to the input terminal of the low side dead time counter 53, and the output terminal of the low side digital comparator 51 is the high side dead time counter 46 Connected to the input terminal.
  • the dead time counter 46 starts counting the dead time when the off signal OFF_l is input from the digital comparator 51, and outputs the on signal ON_h when the time is up after a predetermined time.
  • the dead time counter 53 starts counting the dead time when the off signal OFF_h from the digital comparator 44 is input, and outputs the on signal ON_l when time is up after a predetermined time.
  • the output terminals of the digital comparator 44 and the dead time counter 46 are connected to the input terminal of the drive signal generation unit 45, and the output terminal of the drive signal generation unit 45 is connected to the input terminal of the buffer circuit Buf1.
  • the drive signal generation unit 45 outputs a drive signal Vho that rises when the on signal ON_h from the dead time counter 46 is input, and falls when the off signal OFF_h from the digital comparator 44 is input.
  • the output terminals of the digital comparator 51 and the dead time counter 53 are connected to the input terminal of the drive signal generation unit 52, and the output terminal of the drive signal generation unit 52 is connected to the input terminal of the buffer circuit Buf2.
  • the drive signal generation unit 52 outputs a drive signal Vlo that rises when the on signal ON_l from the dead time counter 53 is input, and falls when the off signal OFF_l from the digital comparator 51 is input.
  • the tracking control is performed without response delay by controlling in units of half cycles. can do.
  • the operating point of the FB voltage does not depend on the input voltage of the power supply and the LC constant of the resonant circuit, there is no need to design the power supply constant for each switching power supply device with different specifications It becomes.
  • time information counted from the start of the half cycle the time before the resonance current reversal from the start of the half cycle to the reversal of the polarity in the first embodiment in the second embodiment
  • the average time which averaged the time of the nearest consecutive predetermined number of half cycles was used in the form, you may use the time information counted from the start time of the other half cycle.
  • time information counted from before and after the start point of the half cycle may be used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

ＬＬＣ電流共振コンバータにおいて、負荷急変時における応答性を改善する。　まず、ローサイドのスイッチング素子がオフされる（Ｓ１）とする。このとき、共振電流反転前時間Ｔｂｈをカウントし（Ｓ２）、共振電流が反転したら（Ｓ３）、そのカウント値を保持し、共振電流反転後時間Ｔａｈのカウント動作を開始する（Ｓ４）。次に、フィードバック信号を基にハイサイドのスイッチング素子がオフすべきＴａｈの目標値Ｔａｈ＿ｔを計算し（Ｓ５）、Ｔａｈのカウント動作を継続する（Ｓ６）。そのカウント値がその目標値Ｔａｈ＿ｔに達したら（Ｓ７）、Ｔａｈのカウント動作を終了し（Ｓ８）、ハイサイドのスイッチング素子がオフされる（Ｓ９）。このハイサイドについての半周期を制御した後は、ローサードの半周期を同様に制御する（Ｓ１０－Ｓ１６）。半周期ごとの制御により、負荷急変時の応答性が改善される。

Description

スイッチング電源装置の制御方法、スイッチング電源装置およびその制御回路
　本発明は、スイッチング電源の一方式であるＬＬＣ電流共振コンバータにおいて負荷急変時における応答性を改善したスイッチング電源装置の制御方法、スイッチング電源装置およびその制御回路に関する。
　高効率なスイッチング電源装置として電流共振コンバータが使われている。電流共振コンバータは、一般に、ハーフブリッジ回路、共振回路および整流回路を備えている。ハーフブリッジ回路は、２つのスイッチング素子を直列に接続して構成され、スイッチング素子を交互にスイッチングすることによって直流電圧を矩形の電圧にして出力する。共振回路は、共振インダクタと、トランスの励磁インダクタと、共振コンデンサとを有し、矩形の電圧を受けて共振動作をし、トランスの２次側に交流電圧を出力する。整流回路は、交流電圧を整流し、コンデンサで平滑化して直流の電圧を出力する。この直流の出力電圧が、負荷に印加される。
　このような電流共振コンバータでは、出力電圧とその目標電圧との誤差信号をハーフブリッジ回路の制御ＩＣ（Integrated Circuit）にフィードバックし、誤差信号に応じたスイッチング周波数にしている。この方式は、いわゆる、電圧モード制御であり、これによって、出力電圧が一定に制御されている。この電圧モード制御では、誤差信号をフィードバックする系に、位相補償のコンデンサを有しているが、そのコンデンサの容量値は、電流共振コンバータの場合、大きな値を有している。一方、一般的にスイッチング電源装置は、無負荷を含む軽負荷になると、効率改善のためにバースト動作（間欠動作）を行い、負荷が重くなると連続動作に戻るという制御を行っている。この場合、軽負荷から負荷が急増して連続動作に移行する際、位相補償のコンデンサの大きな容量値に起因してフィードバック電圧の変化が遅く、連続動作に戻るのも遅くなるため、負荷変動に対する応答がよくないという特性がある。
　これに対し、負荷過渡応答が電圧モード制御よりも高速な電流モード制御を用い、トランスの１次側から２次側への電力伝送をスイッチング周期ごとに制御することも行われている（たとえば、特許文献１参照）。この特許文献１に記載の技術によれば、入力電圧を分圧して生成した中心電圧と、出力電圧をフードバックした信号を基に生成したと思われる誤差電圧とを求めている。中心電圧および誤差電圧からは、中心電圧に対して誤差電圧分だけ高い第１の閾値電圧を設定し、中心電圧に対して誤差電圧分だけ低い第２の閾値電圧を設定している。
　ここで、共振コンデンサの両端電圧を分圧して生成した正弦波の共振電圧を第１および第２の閾値電圧と比較する。このとき、共振電圧が変化して第１の閾値電圧まで高くなると、ハイサイドのスイッチング素子がオフされ、第２の閾値電圧まで低くなると、ローサイドのスイッチング素子がオフされる。このように、出力電圧に応じて第１および第２の閾値電圧が変化することにより、スイッチング周波数（または周期）が変化され、出力電圧が一定になるように制御される。また、第１および第２の閾値電圧が中心電圧に対して同じ誤差電圧分だけ上下に設定されているので、ハーフブリッジ回路で生成される方形波の時比率は、５０％に保持される。
米国特許第９０６５３５０号明細書
　しかしながら、特許文献１に記載の技術では、たとえばその図１４に示すように、電源の入力電圧および共振コンデンサの両端電圧を検出するための抵抗およびコンデンサによる外付けの分圧回路が必要であるため、コストアップになっている。また、分圧回路では、抵抗およびコンデンサに高い精度が要求されるが、抵抗およびコンデンサのばらつきが大きいために、特に無負荷時の制御が極めて難しいという問題がある。
　本発明はこのような点に鑑みてなされたものであり、新たな外付け部品を用いることなく、また、無負荷時でも安定した制御が可能であって、さらに、負荷急変時における応答性を改善したスイッチング電源装置の制御方法、スイッチング電源装置およびその制御回路を提供することを目的とする。
　本発明では、上記の課題を解決するために、ハイサイドの第１のスイッチング素子およびローサイドの第２のスイッチング素子を直列に接続して構成したハーフブリッジ回路と、共振インダクタおよび共振コンデンサとを有する共振回路とを備えたスイッチング電源装置の制御方法が提供される。このスイッチング電源装置の制御方法は、共振回路の共振電流を検出し、直流電圧を出力する出力回路から出力電圧とその目標電圧との誤差を表すフィードバック信号を取得し、第１のスイッチング素子および第２のスイッチング素子の一方がターンオフしてから第１のスイッチング素子および第２のスイッチング素子の他方がターンオフするまでの半周期のうちで共振電流が極性を反転したときから半周期が終了するまでの共振電流反転後時間を、半周期の開始時点からカウントした時間情報と半周期の開始時に取得したフィードバック信号との乗算に基づいて算出し、共振電流が極性を反転したときから算出された共振電流反転後時間を経過した後に第１のスイッチング素子および第２のスイッチング素子の他方をターンオフする。
　また、本発明は、ハイサイドの第１のスイッチング素子およびローサイドの第２のスイッチング素子を直列に接続して構成したハーフブリッジ回路と、共振インダクタおよび共振コンデンサとを有する共振回路と、第１のスイッチング素子および第２のスイッチング素子を制御する制御回路とを備えたスイッチング電源装置が提供される。このスイッチング電源装置の制御回路は、第１のスイッチング素子および第２のスイッチング素子の一方がターンオフしたことを契機にカウント動作を開始し、共振回路を流れる共振電流を検出し、共振電流が極性反転したことを契機にカウント動作を停止する第１および第２の電流反転前時間カウンタと、第１および第２の電流反転前時間カウンタのカウント値である共振電流反転前時間と直流電圧を出力する出力回路からフィードバックされた誤差信号とから共振電流反転後時間の長さを表す目標値を算出する第１および第２の目標値算出部と、第１または第２の電流反転前時間カウンタがカウント動作を終了したことを契機にカウント動作を開始する第１および第２の電流反転後時間カウンタと、第１または第２の電流反転後時間カウンタのカウント値と目標値とを比較して一致したときに第１のスイッチング素子および第２のスイッチング素子の他方をターンオフする第１および第２の比較器と、を有している。
　また、本発明は、ハイサイドの第１のスイッチング素子およびローサイドの第２のスイッチング素子を直列に接続して構成したハーフブリッジ回路と、共振インダクタおよび共振コンデンサを有する共振回路とを備えたスイッチング電源装置の制御回路が提供される。このスイッチング電源装置の制御回路は、第１のスイッチング素子および第２のスイッチング素子の一方がターンオフしたことを契機にカウント動作を開始し、共振回路を流れる共振電流を検出し、共振電流が極性反転したことを契機に停止する第１および第２の電流反転前時間カウンタと、第１および第２の電流反転前時間カウンタのカウント値である共振電流反転前時間と直流電圧を出力する出力回路からフィードバックされた誤差信号とから共振電流反転後時間の長さを表す目標値を算出する第１および第２の目標値算出部と、第１または第２の電流反転前時間カウンタがカウント動作を終了したことを契機にカウント動作を開始する第１および第２の電流反転後時間カウンタと、第１または第２の電流反転後時間カウンタのカウント値と目標値とを比較して一致したときに第１のスイッチング素子および第２のスイッチング素子の他方をターンオフする第１および第２の比較器と、を備えている。
　上記構成のスイッチング電源装置の制御回路は、スイッチングするときに、半周期ごとに、ハイサイドおよびローサイドのスイッチング素子がターンオフするタイミングを制御しているので、負荷急変時の応答性を改善できるという利点がある。また、共振電流のみの検出をしているため、検出用の部品が少なく、スイッチング電源装置のコストダウンに寄与している。さらに、電源の入力電圧および共振回路のＬＣ定数に依存しないので、仕様の異なるスイッチング電源装置ごとに電源定数を設計する必要がなく、電源定数設計の自由度が高いものとなる。
　本発明の上記および他の目的、特徴および利点は、本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
第１の実施の形態に係るスイッチング電源装置の構成例を示す回路図である。 スイッチング電源装置を制御する制御ＩＣの構成例を示す図である。 第１の実施の形態におけるデジタル制御回路の動作を示すフローチャートである。 第１の実施の形態におけるデジタル制御回路の入出力波形の例を示す図である。 デジタル制御回路の機能の構成例を示すブロック図である。 負荷と電流位相比との関係を示す図である。 デジタル制御回路の動作波形の例を示す図であって、（Ａ）は通常制御時の動作波形であり、（Ｂ）は無負荷制御時の動作波形である。 第２の実施の形態におけるデジタル制御回路のスイッチング動作を示すフローチャートである。 第２の実施の形態の半周期平均値算出動作を示すフローチャートである。 第２の実施の形態におけるデジタル制御回路の入出力波形の例を示す図である。 第２の実施の形態に係るデジタル制御回路の機能の構成例を示すブロック図である。 ＦＢ電圧と負荷との関係を示す図である。
　以下、本発明の実施の形態について、スイッチング電源装置のＬＬＣ電流共振コンバータに適用した場合を例に、図面を参照して詳細に説明する。なお、以下では、それぞれの図の中で、同一の符号で示される部分は、同一の構成要素を示している。また、以下の説明において、端子名とその端子における電圧、信号などは、同じ符号を用いることがある。
　［第１の実施の形態］
　図１は第１の実施の形態に係るスイッチング電源装置の構成例を示す回路図、図２はスイッチング電源装置を制御する制御ＩＣの構成例を示す図である。
　本実施の形態に係るスイッチング電源装置は、図１に示したように、入力端子ＩＮ１，ＩＮ２を有し、この入力端子ＩＮ１，ＩＮ２には、直流電圧Ｖｉが印加される。直流電圧Ｖｉは、スイッチング電源装置で発生する高調波電流をある制限値以下に抑えて力率を改善する力率改善（ＰＦＣ：Power Factor Correction）回路の出力電圧とすることができる。入力端子ＩＮ１，ＩＮ２は、また、コンデンサＣ１の両端子に接続されている。
　入力端子ＩＮ１，ＩＮ２は、さらに、ハイサイドのスイッチング素子Ｑ１とローサイドのスイッチング素子Ｑ２とを直列に接続して構成したハーフブリッジ回路に接続されている。すなわち、入力端子ＩＮ１は、スイッチング素子Ｑ１のドレイン端子に接続され、スイッチング素子Ｑ１のソース端子は、スイッチング素子Ｑ２のドレイン端子に接続され、スイッチング素子Ｑ２のソース端子は、入力端子ＩＮ２に接続されている。スイッチング素子Ｑ１，Ｑ２は、図示の例では、ＮチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を使用している。
　ハイサイドのスイッチング素子Ｑ１のゲート端子は、抵抗Ｒ１の一方の端子に接続され、抵抗Ｒ１の他方の端子は、制御ＩＣ１０のＨＯ端子に接続されている。ローサイドのスイッチング素子Ｑ２のゲート端子は、抵抗Ｒ２の一方の端子に接続され、抵抗Ｒ２の他方の端子は、制御ＩＣ１０のＬＯ端子に接続されている。スイッチング素子Ｑ１，Ｑ２の共通の接続点は、制御ＩＣ１０のＶＳ端子と、ブートストラップコンデンサＣ２の一方の端子とに接続されている。ブートストラップコンデンサＣ２の他方の端子は、制御ＩＣ１０のハイサイド用回路の電源端子であるＶＢ端子に接続されている。
　制御ＩＣ１０のローサイド用回路の電源端子であるＶＣＣ端子は、コンデンサＣ３の一方の端子とブートストラップダイオードＤ１のアノード端子とにそれぞれ接続されている。コンデンサＣ３の他方の端子は、制御ＩＣ１０のＧＮＤ端子に接続され、ブートストラップダイオードＤ１のカソード端子は、制御ＩＣ１０のＶＢ端子に接続されている。
　スイッチング素子Ｑ１，Ｑ２の共通の接続点は、また、トランスＴ１の１次巻線Ｐ１の一方の端子に接続され、１次巻線Ｐ１の他方の端子は、共振コンデンサＣｒの一方の端子に接続されている。共振コンデンサＣｒの他方の端子は、制御ＩＣ１０のＧＮＤ端子および入力端子ＩＮ２に接続されている。ここで、トランスＴ１の１次巻線Ｐ１と２次巻線Ｓ１，Ｓ２との間に存在するリーケージインダクタンスおよび共振コンデンサＣｒは、共振回路を構成している。なお、リーケージインダクタンスを利用せずに、共振コンデンサＣｒにトランスＴ１を構成するインダクタンスとは別の共振インダクタを直列に接続して共振回路を構成するようにしてもよい。共振コンデンサＣｒの一方の端子は、また、分流コンデンサＣｉｓの一方の端子に接続され、分流コンデンサＣｉｓの他方の端子は、分流抵抗Ｒｉｓの一方の端子に接続され、分流抵抗Ｒｉｓの他方の端子は、制御ＩＣ１０のＧＮＤ端子に接続されている。分流コンデンサＣｉｓと分流抵抗Ｒｉｓとの共通の接続点は、制御ＩＣ１０のＩＳ端子に接続されており、共振コンデンサＣｒに流れる共振電流Ｉｃｒを分流して電圧に変換した信号を制御ＩＣ１０に供給する。
　トランスＴ１の２次巻線Ｓ１の一方の端子は、ダイオードＤ２のアノード端子に接続され、２次巻線Ｓ２の一方の端子は、ダイオードＤ３のアノード端子に接続されている。ダイオードＤ２，Ｄ３のカソード端子は、出力コンデンサＣ４の正極端子および出力端子ＯＵＴ１に接続されている。出力コンデンサＣ４の負極端子は、２次巻線Ｓ１，Ｓ２の他方の端子の共通の接続点および出力端子ＯＵＴ２に接続されている。２次巻線Ｓ１，Ｓ２、ダイオードＤ２，Ｄ３および出力コンデンサＣ４は、２次巻線Ｓ１，Ｓ２に生起された交流電圧を整流および平滑して直流の出力電圧Ｖｏに変換する回路を構成し、スイッチング電源装置の出力回路を構成している。出力端子ＯＵＴ１，ＯＵＴ２には、負荷が接続される。
　出力コンデンサＣ４の正極端子は、抵抗Ｒ３を介してフォトカプラＰＣ１の発光ダイオードのアノード端子に接続され、発光ダイオードのカソード端子は、シャントレギュレータＳＲ１のカソード端子に接続されている。発光ダイオードのアノード端子とカソード端子との間には、抵抗Ｒ４が接続されている。シャントレギュレータＳＲ１は、出力コンデンサＣ４の正極端子と負極端子との間に直列接続された抵抗Ｒ５，Ｒ６の接続点に接続されたリファレンス端子を有している。シャントレギュレータＳＲ１は、リファレンス端子とカソード端子との間に、抵抗Ｒ７およびコンデンサＣ５の直列回路が接続されている。このシャントレギュレータＳＲ１は、出力電圧Ｖｏ（出力コンデンサＣ４の両端電圧）を分圧した電圧と内蔵の基準電圧との差に応じた電流をフォトカプラＰＣ１の発光ダイオードに流すものである。フォトカプラＰＣ１のフォトトランジスタは、そのコレクタ端子が制御ＩＣ１０のＦＢ端子に接続され、エミッタ端子が制御ＩＣ１０のＧＮＤ端子に接続され、コレクタ端子とエミッタ端子との間には、コンデンサＣ６が接続されている。したがって、シャントレギュレータＳＲ１は、出力電圧Ｖｏが目標電圧になるよう制御するために、出力電圧Ｖｏの目標電圧との誤差の信号を制御ＩＣ１０にフィードバックしていることになる。
　制御ＩＣ１０では、図２に示したように、ＩＳ端子は、抵抗Ｒｉｓ＿ｌｖｓ１の一方の端子に接続され、抵抗Ｒｉｓ＿ｌｖｓ１の他方の端子は、抵抗Ｒｉｓ＿ｌｖｓ２の一方の端子に接続されている。抵抗Ｒｉｓ＿ｌｖｓ２の他方の端子は、基準電圧ＶＤＤを供給する内部の電圧源に接続されている。これにより、抵抗Ｒｉｓ＿ｌｖｓ１および抵抗Ｒｉｓ＿ｌｖｓ２は、プルアップ回路を構成し、かつ、同じ値にして分圧比が１／２となるようにしている。抵抗Ｒｉｓ＿ｌｖｓ１と抵抗Ｒｉｓ＿ｌｖｓ２との共通の接続点は、比較器Ｃｏｍｐの非反転入力端子に接続され、比較器Ｃｏｍｐの反転入力端子は、電圧ＶＤＤ／２を供給する電圧源に接続されている。比較器Ｃｏｍｐの出力端子は、デジタル制御回路２０に接続されてデジタル制御回路２０に共振電流Ｉｃｒの電流反転信号Ｓｉｎｖを供給している。
　制御ＩＣ１０のＦＢ端子は、アナログ・デジタル変換器ＡＤＣの入力端子に接続されている。アナログ・デジタル変換器ＡＤＣの出力端子は、デジタル制御回路２０に接続されてデジタル制御回路２０にデジタル変換されたフィードバック信号Ｄｆｂを供給している。
　デジタル制御回路２０は、電流反転信号Ｓｉｎｖおよびフィードバック信号Ｄｆｂを入力してスイッチング素子Ｑ１，Ｑ２を駆動する駆動信号Ｖｈｏ，Ｖｌｏを出力する機能を有している。ハイサイド用の駆動信号Ｖｈｏは、バッファ回路Ｂｕｆ１を介してＨＯ端子に供給され、ローサイド用の駆動信号Ｖｌｏは、バッファ回路Ｂｕｆ２を介してＬＯ端子に供給される。
　なお、制御ＩＣ１０のＩＳ端子には、共振コンデンサＣｒに外付けの分流コンデンサＣｉｓおよび分流抵抗Ｒｉｓの直列回路で構成した分流回路を並列に接続し、共振電流Ｉｃｒをこの分流回路で分流した信号を入力している。この分流回路は、スイッチング素子Ｑ１，Ｑ２の過電流を検出するためにスイッチング電源装置が本来備えているものである。したがって、分流コンデンサＣｉｓおよび分流抵抗Ｒｉｓは、電流反転信号Ｓｉｎｖを得るために新たに制御ＩＣ１０に付加したものではないため、実質的に新たな外付けの追加部品ではない。
　次に、以上の構成を有するスイッチング電源装置の概略的な動作について説明する。スイッチング電源装置は、まず、入力端子ＩＮ１，ＩＮ２に直流電圧Ｖｉが印加され、制御ＩＣ１０によってスイッチング素子Ｑ１，Ｑ２が５０％の時比率でスイッチング動作が開始される。そのときのスイッチング周波数は、トランスＴ１の１次側に含まれる励磁インダクタと共振コンデンサＣｒとによって決定される共振周波数にほぼ等しい。スイッチング素子Ｑ１，Ｑ２のスイッチング動作により、トランスＴ１の１次側から２次側へ電力が転送される。トランスＴ１の２次側に出力された交流電圧は、整流および平滑されて直流の出力電圧Ｖｏとなり、出力端子ＯＵＴ１，ＯＵＴ２から負荷へ供給される。
　この出力電圧Ｖｏは、シャントレギュレータＳＲ１により検出され、目標電圧との誤差の信号がフォトカプラＰＣ１を介して制御ＩＣ１０のＦＢ端子にフィードバックされる。また、制御ＩＣ１０のＩＳ端子には、共振コンデンサＣｒに流れる共振電流Ｉｃｒを分流コンデンサＣｉｓおよび分流抵抗Ｒｉｓで分流し、分流した電流を分流抵抗Ｒｉｓで電圧信号に変換した、共振電流Ｉｃｒに相当する電圧信号が入力されている。
　制御ＩＣ１０では、ＦＢ端子に入力されたフィードバック電圧Ｖｆｂがアナログ・デジタル変換器ＡＤＣによりデジタル信号のフィードバック信号Ｄｆｂに変換されて、デジタル制御回路２０に入力される。ＩＳ端子に入力された共振電流Ｉｃｒに相当する電圧信号は、抵抗Ｒｉｓ＿ｌｖｓ１，Ｒｉｓ＿ｌｖｓ２によりプルアップされて電圧ＶＤＤ／２を基準とした電圧Ｖｉｓに変換される。この電圧Ｖｉｓは、比較器Ｃｏｍｐにおいて電圧ＶＤＤ／２と比較され、共振回路の共振電流Ｉｃｒが極性反転するタイミングを表す電流反転信号Ｓｉｎｖとなって、デジタル制御回路２０に供給される。なお、プルアップした電圧Ｖｉｓ＝ＶＤＤ／２は、共振電流Ｉｃｒ＝０に相当する。
　次に、デジタル制御回路２０の概略的な動作について説明する。
　図３は第１の実施の形態におけるデジタル制御回路の動作を示すフローチャート、図４は第１の実施の形態におけるデジタル制御回路の入出力波形の例を示す図である。
　デジタル制御回路２０では、図３に示したように、まず、ローサイドの駆動信号Ｖｌｏがオフされ、ローサイドのスイッチング素子Ｑ２がターンオフされる（ステップＳ１）。このローサイドの駆動信号Ｖｌｏのオフ動作を契機に、デジタル制御回路２０は、ハイサイドの共振電流反転前時間Ｔｂｈのカウント動作を開始する（ステップＳ２）。
　次に、デジタル制御回路２０は、電流反転信号Ｓｉｎｖが反転したかどうかを判断し（ステップＳ３）、電流反転信号Ｓｉｎｖが反転していない場合は、反転するまで共振電流反転前時間Ｔｂｈのカウント動作を継続する。
　次に、電流反転信号Ｓｉｎｖが反転した場合、デジタル制御回路２０は、共振電流反転前時間Ｔｂｈのカウント動作を終了してそのカウント値を保持する。また、同時にデジタル制御回路２０は、ハイサイドの共振電流反転後時間Ｔａｈのカウント動作を開始する（ステップＳ４）。
　次に、デジタル制御回路２０は、フィードバック信号Ｄｆｂからハイサイドの駆動信号Ｖｈｏがオフすべき共振電流反転後時間Ｔａｈの目標値Ｔａｈ＿ｔを計算する（ステップＳ５）。
　次に、デジタル制御回路２０は、ハイサイドの共振電流反転後時間Ｔａｈのカウント動作を継続し（ステップＳ６）、共振電流反転後時間Ｔａｈのカウント値がその目標値Ｔａｈ＿ｔに到達したかどうかを判断する（ステップＳ７）。共振電流反転後時間Ｔａｈのカウント値がその目標値Ｔａｈ＿ｔに到達しなければ、デジタル制御回路２０は、共振電流反転後時間Ｔａｈのカウント値がその目標値Ｔａｈ＿ｔに到達するまで、ハイサイドの共振電流反転後時間Ｔａｈのカウント動作を継続する。
　共振電流反転後時間Ｔａｈのカウント値がその目標値Ｔａｈ＿ｔに到達すると、デジタル制御回路２０は、ハイサイドの共振電流反転後時間Ｔａｈのカウント動作を終了する（ステップＳ８）。また、同時にデジタル制御回路２０は、ハイサイドの駆動信号Ｖｈｏを、オフを指示する状態に変化させてハイサイドのスイッチング素子Ｑ１をターンオフする（ステップＳ９）。
　次に、デジタル制御回路２０は、ハイサイドの駆動信号Ｖｈｏのオフ動作を契機に、ローサイドの共振電流反転前時間Ｔｂｌのカウント動作を開始する（ステップＳ１０）。
　次に、デジタル制御回路２０は、電流反転信号Ｓｉｎｖが反転したかどうかを判断し（ステップＳ１１）、電流反転信号Ｓｉｎｖが反転していない場合は、反転するまで共振電流反転前時間Ｔｂｌのカウント動作を継続する。
　次に、電流反転信号Ｓｉｎｖが反転した場合、デジタル制御回路２０は、共振電流反転前時間Ｔｂｌのカウント動作を終了してそのカウント値を保持する。また、同時にデジタル制御回路２０は、ローサイドの共振電流反転後時間Ｔａｌのカウント動作を開始する（ステップＳ１２）。
　次に、デジタル制御回路２０は、フィードバック信号Ｄｆｂからハイサイドの駆動信号Ｖｌｏがオフすべき共振電流反転後時間Ｔａｌの目標値Ｔａｌ＿ｔを計算する（ステップＳ１３）。
　次に、デジタル制御回路２０は、ローサイドの共振電流反転後時間Ｔａｌのカウント動作を継続し（ステップＳ１４）、共振電流反転後時間Ｔａｌのカウント値がその目標値Ｔａｌ＿ｔに到達したかどうかを判断する（ステップＳ１５）。共振電流反転後時間Ｔａｌのカウント値がその目標値Ｔａｌ＿ｔに到達しなければ、デジタル制御回路２０は、共振電流反転後時間Ｔａｌのカウント値がその目標値Ｔａｌ＿ｔに到達するまで、ローサイドの共振電流反転後時間Ｔａｌのカウント動作を継続する。
　共振電流反転後時間Ｔａｌのカウント値がその目標値Ｔａｌ＿ｔに到達すると、デジタル制御回路２０は、ローサイドの共振電流反転後時間Ｔａｌのカウント動作を終了する（ステップＳ１６）。そして、ステップＳ１に戻り、デジタル制御回路２０は、ローサイドの共振電流反転後時間Ｔａｌのカウント動作を終了すると同時に、ローサイドの駆動信号Ｖｌｏを、オフを指示する状態に変化させてローサイドのスイッチング素子Ｑ２をターンオフする。
　なお、図３ではスイッチング素子Ｑ１，Ｑ２のターンオンに関する制御が示されていないが、スイッチング素子Ｑ１，Ｑ２の一方がターンオフしてから所定のデッドタイム経過後に、他方のスイッチング素子がターンオンするよう制御されている。すなわち、図４に示されるように、ローサイドの駆動信号Ｖｌｏがローレベルになってローサイドのスイッチング素子Ｑ２がターンオフしてからデッドタイムＴｄ１の経過後にハイサイドの駆動信号Ｖｈｏがハイレベルになってハイサイドのスイッチング素子Ｑ１がターンオンする。また、ハイサイドの駆動信号Ｖｈｏがローレベルになってハイサイドのスイッチング素子Ｑ２がターンオフしてからデッドタイムＴｄ２の経過後にローサイドの駆動信号Ｖｌｏがハイレベルになってハイサイドのスイッチング素子Ｑ１がターンオンする。
　以上のデジタル制御回路２０の処理機能は、制御ＩＣ１０が有するコンピュータのプロセッサおよびメモリを用いて実施される。または、制御ＩＣ１０を図３の論理機能を実現するように設計されたＦＰＧＡ（Field-Programmable Gate Array）などで構成することにより、デジタル制御回路２０の処理機能が実施される。
　このようにして、デジタル制御回路２０は、半周期ごとに、共振電流Ｉｃｒの極性反転前後の時間比をフィードバック信号Ｄｆｂで制御していることになる。なお、電圧Ｖｉｓは、励磁電流（負荷に拠らない電流）と負荷電流とを合わせた電流に対応する信号であり、図４に一点鎖線で示したように、負荷が重くなるほど立ち上がりが急になり、図４に破線で示したように、負荷が軽くなるほど立ち上がりが緩くなる。このため、共振電流反転前時間Ｔｂｈ，Ｔｂｌは、負荷が重くなるほど短くなり、負荷が軽くなるほど長くなる。また、共振電流反転後時間Ｔａｈ，Ｔａｌについては、負荷の重さを表すフィードバック信号Ｄｆｂによって制御されている。ここで、電圧Ｖｉｓは、半周期ごとに負荷の重さに応じて共振電流反転前時間Ｔｂｈ，Ｔｂｌが変化しているため、起動時の場合または負荷がスタンバイ状態と通常動作状態との切り換えを行ったときのように負荷が急変した場合の応答性を改善できる。
　次に、デジタル制御回路２０の具体的な構成例について説明する。
　図５はデジタル制御回路の機能の構成例を示すブロック図、図６は負荷と電流位相比との関係を示す図、図７はデジタル制御回路の動作波形の例を示す図であって、（Ａ）は通常制御時の動作波形であり、（Ｂ）は無負荷制御時の動作波形である。
　デジタル制御回路２０は、ハイサイド用では、Ｔｂｈカウンタ２１、目標値算出部２２、Ｔａｈカウンタ２３、デジタル比較器２４、駆動信号生成部２５およびデッドタイムカウンタ２６を有している。デジタル制御回路２０は、また、ローサイド用では、Ｔｂｌカウンタ２７、目標値算出部２８、Ｔａｌカウンタ２９、デジタル比較器３０、駆動信号生成部３１およびデッドタイムカウンタ３２を有している。
　Ｔｂｈカウンタ２１およびＴｂｌカウンタ２７は、それぞれ共振電流反転前時間Ｔｂｈ，Ｔｂｌをカウントするものであって、それらのＳｔｏｐ端子には、比較器Ｃｏｍｐの出力端子が接続されている。Ｔｂｈカウンタ２１のＳｔｏｐ端子には、電流反転信号Ｓｉｎｖの立ち上がりエッジに同期した信号が入力され、Ｔｂｌカウンタ２７のＳｔｏｐ端子には、電流反転信号Ｓｉｎｖの立ち下がりエッジに同期した信号が入力される。
　Ｔｂｈカウンタ２１およびＴｂｌカウンタ２７の出力端子は、それぞれ目標値算出部２２，２８に接続されている。目標値算出部２２，２８の入力端子は、それぞれアナログ・デジタル変換器ＡＤＣの出力端子に接続されている。目標値算出部２２，２８は、Ｔｂｈカウンタ２１およびＴｂｌカウンタ２７がカウント動作を終了したときにフィードバック信号Ｄｆｂを基に共振電流反転後時間Ｔａｈ，Ｔａｌの長さを表す目標値Ｔａｈ＿ｔ，Ｔａｌ＿ｔをそれぞれ算出する。
　Ｔｂｈカウンタ２１およびＴｂｌカウンタ２７の出力端子は、また、Ｔａｈカウンタ２３およびＴａｌカウンタ２９の入力端子にそれぞれ接続されている。Ｔｂｈカウンタ２１およびＴｂｌカウンタ２７は、前段のＴｂｈカウンタ２１およびＴｂｌカウンタ２７がカウント動作を終了したときに、共振電流反転後時間Ｔａｈ，Ｔａｌのカウント動作を開始する。このＴａｈカウンタ２３およびＴａｌカウンタ２９は、好ましくは、カウント動作の開始前または次段のデジタル比較器２４，３０の比較動作終了後にカウンタ値をクリアするのがよい。
　目標値算出部２２およびＴａｈカウンタ２３の出力端子は、デジタル比較器２４の入力端子に接続されている。デジタル比較器２４は、Ｔａｈカウンタ２３がカウントしたカウンタ値と目標値算出部２２が算出した共振電流反転後時間Ｔａｈの長さである目標値Ｔａｈ＿ｔとを比較し、両者が一致したとき、オフ信号ＯＦＦ＿ｈを出力する。目標値算出部２８およびＴａｌカウンタ２９の出力端子は、デジタル比較器３０の入力端子に接続されている。デジタル比較器３０は、Ｔａｌカウンタ２９がカウントしたカウンタ値と目標値算出部２８が算出した共振電流反転後時間Ｔａｌの長さである目標値Ｔａｌ＿ｔとを比較し、両者が一致したとき、オフ信号ＯＦＦ＿ｌを出力する。
　ハイサイド用のデジタル比較器２４の出力端子は、ローサイド用のＴｂｌカウンタ２７のＳｔａｒｔ端子に接続され、ローサイド用のデジタル比較器３０の出力端子は、ハイサイド用のＴｂｈカウンタ２１のＳｔａｒｔ端子に接続されている。このため、Ｔｂｌカウンタ２７は、オフ信号ＯＦＦ＿ｈが入力されると、カウント動作を開始し、Ｔｂｈカウンタ２１は、オフ信号ＯＦＦ＿ｌが入力されると、カウント動作を開始する。
　ハイサイド用のデジタル比較器２４の出力端子は、また、ローサイド用のデッドタイムカウンタ３２の入力端子に接続され、ローサイド用のデジタル比較器３０の出力端子は、ハイサイド用のデッドタイムカウンタ２６の入力端子に接続されている。デッドタイムカウンタ２６は、デジタル比較器３０からのオフ信号ＯＦＦ＿ｌが入力されると、デッドタイムのカウント動作を開始し、所定時間後にタイムアップしたとき、オン信号ＯＮ＿ｈを出力する。デッドタイムカウンタ３２は、デジタル比較器２４からのオフ信号ＯＦＦ＿ｈが入力されると、デッドタイムのカウント動作を開始し、所定時間後にタイムアップしたとき、オン信号ＯＮ＿ｌを出力する。
　デジタル比較器２４およびデッドタイムカウンタ２６の出力端子は、駆動信号生成部２５の入力端子に接続され、駆動信号生成部２５の出力端子は、バッファ回路Ｂｕｆ１の入力端子に接続されている。駆動信号生成部２５は、デッドタイムカウンタ２６からのオン信号ＯＮ＿ｈが入力されると、立ち上がり、デジタル比較器２４からのオフ信号ＯＦＦ＿ｈが入力されると、立ち下がる駆動信号Ｖｈｏを出力する。デジタル比較器３０およびデッドタイムカウンタ３２の出力端子は、駆動信号生成部３１の入力端子に接続され、駆動信号生成部３１の出力端子は、バッファ回路Ｂｕｆ２の入力端子に接続されている。駆動信号生成部３１は、デッドタイムカウンタ３２からのオン信号ＯＮ＿ｌが入力されると、立ち上がり、デジタル比較器３０からのオフ信号ＯＦＦ＿ｌが入力されると、立ち下がる駆動信号Ｖｌｏを出力する。
　このデジタル制御回路２０では、負荷急変時の応答性改善を目的として、ＦＢ端子に接続されたコンデンサＣ６によるＶｆｂ電圧の時間平均（時間平均をとる期間は、たとえば半スイッチング周期程度）を用いて、半周期ごとに負荷の重さに応じた制御を行っている。以下、負荷急変にも対応できるデジタル制御回路２０による制御について説明する。
　まず、負荷の重さは、共振電流Ｉｃｒの電流位相比Ｋｃｐｒで表される。電流位相比Ｋｃｐｒは、共振電流反転前時間Ｔｂｈ，Ｔｂｌと共振電流反転後時間Ｔａｈ，Ｔａｌとの時間比である。すなわち、電流位相比Ｋｃｐｒは、
Ｋｃｐｒ＝Ｔａｈ／Ｔｂｈ＝Ｔａｌ／Ｔｂｌ　・・（１）
となる。なお、Ｔａｈ／Ｔｂｈ＝Ｔａｌ／Ｔｂｌが成り立つのは定常状態のときであり、負荷急変時は、ハイサイドのスイッチング素子のオン・オフ制御とローサイドのオン・オフ制御が別になって、Ｔａｈ／Ｔｂｈ≠Ｔａｌ／Ｔｂｌとなることがある。
　前述のように、図４の電圧Ｖｉｓは、負荷が重くなるほど立ち上がりが急になることから、共振電流反転前時間Ｔｂｈ，Ｔｂｌは、負荷が重くなるほど短くなり、負荷が軽くなるほど長くなる。これより分かるように、上記の式（１）において、電流位相比Ｋｃｐｒは、負荷の重さを表していて、ハイサイドおよびローサイドの共振電流反転前時間Ｔｂｈ，Ｔｂｌが短いほど（共振電流反転後時間Ｔａｈ，Ｔａｌが長いほど）負荷が重いことになる。
　この、負荷の重さ（Ｐｏ）と電流位相比Ｋｃｐｒとの関係をグラフ化したのが図６にあるグラフである。このグラフは、無負荷Ｐｏ＿ｍｉｎの点と最大負荷Ｐｏ＿ｍａｘに対応する点とを直線で結んだものである。また、負荷の重さＰｏとＶｆｂ電圧とは、比例するとする。なお、負荷の重さＰｏと電流位相比Ｋｃｐｒの関係は、必ずしも図示のように線形となる保証はないが、概ね線形で近似することができる。同様に、負荷の重さＰｏとＶｆｂ電圧とが完全に比例するという保証はないが、第１近似としては成り立つ。また、負荷の重さＰｏに対する正確な電流位相比Ｋｃｐｒの値がグラフからずれていたり、負荷の重さＰｏとＶｆｂ電圧との関係が比例からずれていたりしたとしても、その分フィードバックされるＶｆｂ電圧が変化して電流位相比Ｋｃｐｒが調整されるので、結局、出力電圧Ｖｏは、一定の電圧に整定される。
　このときのＶｆｂ電圧と電流位相比Ｋｃｐｒとの関係は、
Ｖｆｂ＝Ｋｃｐｒ／Ａ＋Ｂ　・・（２）
で表される。ここで、Ａ，Ｂは、定数である。
　ここで、上記の式（１）と式（２）とから、
Ｔａｈ＝（Ｖｆｂ－Ｂ）・Ａ・Ｔｂｈ　・・（３）
Ｔａｌ＝（Ｖｆｂ－Ｂ）・Ａ・Ｔｂｌ　・・（４）
が求められる。これらの式（３）および式（４）で求められる共振電流反転後時間Ｔａｈ，Ｔａｌは、目標値算出部２２，２８で算出される目標値Ｔａｈ＿ｔ，Ｔａｌ＿ｔに等しい。
　なお、定数Ａ，Ｂは、式（２）を満たすように共振電流反転前時間Ｔｂｈおよび共振電流反転後時間Ｔａｈと共振電流反転前時間Ｔｂｌおよび共振電流反転後時間Ｔａｌとから決められる。すなわち、まず、式（３）から、
Ａ・（Ｖｆｂ－Ｂ）＝Ｔａｈ／Ｔｂｈ　・・（５）
が得られる。また、システム設計（仕様決定）の段階で、Ｔａｈ／Ｔｂｈ（＝Ｋｃｐｒ）の範囲とそれに対応するＶｆｂ電圧の範囲とが決められる。Ｔａｈ／Ｔｂｈの最小値（＝Ｋｃｐｒ＿ｍｉｎ）は、無負荷時であって共振電流Ｉｃｒが励磁電流のみの場合であるため、１である。Ｔａｈ／Ｔｂｈの最大値は、ここでは、たとえば、１０であるとする。次に、Ｔａｈ／Ｔｂｈの最小値および最大値に対応するＶｆｂ電圧の最小値Ｖｆｂ＿ｍｉｎと最大値Ｖｆｂ＿ｍａｘが決められる。ここでは、この実施の形態の制御ＩＣ１０にてＶＦ端子に設定されている最小値および最大値で、たとえば、Ｖｆｂ＿ｍｉｎ＝１Ｖ、Ｖｆｂ＿ｍａｘ＝３Ｖである。これらの値を上記の式（５）に代入すると連立方程式が得られるので、この連立方程式を解いて定数Ａ，Ｂがそれぞれ求められる。なお、ここでは、ハイサイドの場合について説明したが、ローサイドの場合でも同じである。
　また、制御の説明をさらに簡単にするために、上記の式（３）および式（４）は、定数Ａ，Ｂを定数ｋとすれば、
Ｔａｈ＝ｋ・Ｖｆｂ・Ｔｂｈ　・・（６）
Ｔａｌ＝ｋ・Ｖｆｂ・Ｔｂｌ　・・（７）
で表される。このことから、共振電流反転後時間Ｔａｈは、共振電流反転前時間ＴｂｈとＶｂｆ電圧との乗算で決められ、共振電流反転後時間Ｔａｌは、共振電流反転前時間ＴｂｌとＶｂｆ電圧との乗算で決められることになる。
　次に、図５に示したデジタル制御回路２０の通常制御時の動作について、図７（Ａ）を参照して説明する。ここでは、たとえば、ローサイドの駆動信号Ｖｌｏがスイッチング素子Ｑ２のオンを指示するオン状態にあり、ハイサイドの駆動信号Ｖｈｏがスイッチング素子Ｑ１のオフを指示するオフ状態にあるとして説明する。この状態で、時刻ｔ１にて、デジタル比較器３０がオフ信号ＯＦＦ＿ｌを出力し、駆動信号生成部３１がスイッチング素子Ｑ２をターンオフさせる駆動信号Ｖｌｏを出力したとする。この時刻ｔ１のとき、デジタル比較器３０がオフ信号ＯＦＦ＿ｌを出力したことを契機にＴｂｈカウンタ２１がカウント動作を開始するとともにデッドタイムカウンタ２６もカウント動作を開始する。
　時刻ｔ２にて、デッドタイムカウンタ２６がタイムアップしてオン信号ＯＮ＿ｈを出力すると、駆動信号生成部２５が出力する駆動信号Ｖｈｏは、オフ状態からオン状態に遷移する。
　次に、時刻ｔ３にて共振電流Ｉｃｒがマイナスからプラスに極性反転したことを表す電流反転信号ＳｉｎｖがＴｂｈカウンタ２１に入力されると、Ｔｂｈカウンタ２１は、カウント動作を終了する。このＴｂｈカウンタ２１がカウント動作を終了したことを契機に、目標値算出部２２が目標値Ｔａｈ＿ｔを算出するとともに、Ｔａｈカウンタ２３がカウント動作を開始する。なお、Ｔａｈカウンタ２３は、デジタル制御回路２０の処理速度が十分に速い場合、目標値算出部２２による目標値Ｔａｈ＿ｔの算出を終了してからカウント動作を開始するようにしてもよい。ただし、デジタル制御回路２０の処理速度が遅い場合には、目標値算出部２２による目標値Ｔａｈ＿ｔの算出とＴａｈカウンタ２３によるカウント動作を同時に開始して並列処理をするのがよい。
　次に、時刻ｔ４にてＴａｈカウンタ２３のカウント値が目標値算出部２２の目標値Ｔａｈ＿ｔに達すると、デジタル比較器２４は、オフ信号ＯＦＦ＿ｈを出力する。これにより、駆動信号生成部２５は、スイッチング素子Ｑ１をターンオフさせる駆動信号Ｖｈｏを出力する。オフ信号ＯＦＦ＿ｈは、また、ローサイドのＴｂｌカウンタ２７およびデッドタイムカウンタ３２に供給され、Ｔｂｌカウンタ２７がカウントを開始するとともにデッドタイムカウンタ３２もカウント動作を開始する。
　次の半周期の場合も、ハイサイドの制御動作と同様である。すなわち、時刻ｔ５にてデッドタイムカウンタ３２がタイムアップすると、駆動信号Ｖｌｏがオフ状態からオン状態に遷移し、時刻ｔ６でＴｂｌカウンタ２７がカウント動作を終了する。このＴｂｌカウンタ２７がカウント動作を終了したことを契機に、目標値算出部２８が目標値Ｔａｌ＿ｔを算出するとともに、Ｔａｌカウンタ２９がカウント動作を開始する。時刻ｔ７でＴａｌカウンタ２９のカウント値が目標値算出部２８の目標値Ｔａｌ＿ｔに達すると、デジタル比較器３０がオフ信号ＯＦＦ＿ｌを出力し、駆動信号生成部３１は、スイッチング素子Ｑ２をターンオフさせる駆動信号Ｖｌｏを出力する。この時刻ｔ７以降では、時刻ｔ１ないし時刻ｔ７の制御が繰り返される。
　デジタル制御回路２０が無負荷制御のとき、ＬＬＣ電流共振コンバータの共振電流Ｉｃｒは、一次側から二次側への電力転送に関わらない励磁電流Ｉｍのみとなり、この場合、励磁電流Ｉｍは、図７（Ｂ）に示したように、直線的に変動する。すなわち、時刻ｔ１１にてデジタル比較器３０がオフ信号ＯＦＦ＿ｌを出力し、駆動信号生成部３１がターンオフした駆動信号Ｖｌｏを出力すると、Ｔｂｈカウンタ２１がカウント動作を開始するとともにデッドタイムカウンタ２６もカウント動作を開始する。
　時刻ｔ１２にてデッドタイムカウンタ２６がタイムアップしてオン信号ＯＮ＿ｈを出力すると、駆動信号生成部２５が出力する駆動信号Ｖｈｏは、オフ状態からオン状態に遷移する。
　時刻ｔ１３にて共振電流Ｉｃｒが極性反転すると、Ｔｂｈカウンタ２１は、カウント動作を終了し、目標値算出部２２が目標値Ｔａｈ＿ｔを算出し、Ｔａｈカウンタ２３がカウント動作を開始する。
　時刻ｔ１４にてＴａｈカウンタ２３のカウント値が目標値算出部２２の目標値Ｔａｈ＿ｔに達すると、デジタル比較器２４は、オフ信号ＯＦＦ＿ｈを出力し、駆動信号生成部２５は、スイッチング素子Ｑ１をターンオフさせる駆動信号Ｖｈｏを出力する。このｔ１４のタイミングでは、ローサイドのＴｂｌカウンタ２７がカウント動作を開始するとともにデッドタイムカウンタ３２もカウント動作を開始する。
　時刻ｔ１５にてデッドタイムカウンタ３２がタイムアップすると、駆動信号Ｖｌｏがオフ状態からオン状態に遷移し、時刻ｔ１６で共振電流Ｉｃｒが極性反転すると、Ｔｂｌカウンタ２７がカウント動作を終了する。このとき、目標値算出部２８が目標値Ｔａｌ＿ｔを算出し、Ｔａｌカウンタ２９がカウント動作を開始する。時刻ｔ１７でＴａｌカウンタ２９のカウント値が目標値算出部２８の目標値Ｔａｌ＿ｔに達すると、デジタル比較器３０がオフ信号ＯＦＦ＿ｌを出力し、駆動信号生成部３１は、オフ状態の駆動信号Ｖｌｏを出力する。この時刻ｔ１７以降では、時刻ｔ１１ないし時刻ｔ１７の制御が繰り返される。
　このように、デジタル制御回路２０では、このスイッチング電源装置の負荷がたとえば無負荷状態から通常負荷状態に急変した場合に、半周期の単位で図７（Ｂ）の状態から図７（Ａ）の状態に制御を瞬時に切り換えることができる。これにより、このデジタル制御回路２０は、負荷が変化したときに応答遅れなしに追従制御をすることができる。しかも、ＦＢ電圧の動作点は、上記の式（６）および（７）から分かるように、電源の入力電圧および共振回路のＬＣ定数に依存しないので、仕様の異なるスイッチング電源装置ごとに電源定数を設計する必要がなく、電源定数設計の自由度が高いものとなる。
　［第２の実施の形態］
　第２の実施の形態に係るスイッチング電源装置は、第１の実施の形態に係るスイッチング電源装置と比較して、共振電流反転後時間Ｔａｈ，Ｔａｌの求め方を変更している。すなわち、第１の実施の形態に係るスイッチング電源装置では、共振電流反転後時間Ｔａｈ，Ｔａｌは、半周期の開始時点からカウントした時間情報としての共振電流反転前時間Ｔｂｈ，Ｔｂｌと半周期の開始時に取得したＦＢ電圧との乗算に基づいて算出している。これに対し、第２の実施の形態では、半周期の開始時点からカウントした時間情報として、直近の連続した複数の半周期の時間を平均化した平均時間を用いる。具体的には、第２の実施の形態の共振電流反転後時間Ｔａｈ，Ｔａｌは、この平均時間と半周期の開始時に取得したＦＢ電圧との乗算に基づいて算出している。なお、第２の実施の形態に係るスイッチング電源装置は、その全体構成および制御ＩＣの構成については、第１の実施の形態に係るスイッチング電源装置の全体構成（図１）および制御ＩＣ１０の構成（図２）と同じである。したがって、第２の実施の形態に係るスイッチング電源装置については、制御ＩＣ１０のデジタル制御回路の動作から説明する。
　図８は第２の実施の形態におけるデジタル制御回路のスイッチング動作を示すフローチャート、図９は第２の実施の形態の半周期平均値算出動作を示すフローチャート、図１０は第２の実施の形態におけるデジタル制御回路の入出力波形の例を示す図である。
　デジタル制御回路２０ａでは、まず、ローサイドの駆動信号Ｖｌｏがオフされ、ローサイドのスイッチング素子Ｑ２がターンオフされることによりスイッチング動作が開始される（ステップＳ２１）。なお、図１０は、スイッチング動作の開始時ではなく、スイッチング動作の開始後のデジタル制御回路２０ａの入出力波形を示している。このローサイドの駆動信号Ｖｌｏのオフ動作のとき、デジタル制御回路２０ａは、フィードバック信号Ｄｆｂをサンプリングしてハイサイドの共振電流反転後時間Ｔａｈを算出するためのＦＢ電圧Ｖｆｂｈを求める（ステップＳ２２）。
　次に、デジタル制御回路２０ａは、デッドタイムのカウント動作を開始し（ステップＳ２３）、所定時間後に、デッドタイムのカウント動作を終了する（ステップＳ２４）。カウント動作の終了と同時に、デジタル制御回路２０ａは、ハイサイドの駆動信号Ｖｈｏを、オフを指示する状態に変化させてハイサイドのスイッチング素子Ｑ１をターンオンする（ステップＳ２５）。
　次に、デジタル制御回路２０ａは、電流反転信号Ｓｉｎｖがその極性を負から正に反転したかどうかを判断し（ステップＳ２６）、電流反転信号Ｓｉｎｖが反転していない場合は、反転するまで待つ。
　次に、電流反転信号Ｓｉｎｖが反転した場合、デジタル制御回路２０ａは、ハイサイドの共振電流反転後時間Ｔａｈの目標値Ｔａｈ＿ｔを計算する（ステップＳ２７）。このハイサイドの共振電流反転後時間Ｔａｈの目標値Ｔａｈ＿ｔは、
Ｔａｈ＿ｔ＝ｋ・Ｖｆｂｈ・Ｔｃｏ　・・（８）
によって算出される。ここで、ｋは定数、ＶｆｂｈはステップＳ２２でサンプリングにより求められたＦＢ電圧、Ｔｃｏはこのスイッチング動作と並行して動作する図９の半周期平均値算出動作によって求められる半周期平均値である。次に、デジタル制御回路２０ａは、ハイサイドの共振電流反転後時間Ｔａｈのカウント動作を開始する（ステップＳ２８）。なお、この共振電流反転後時間Ｔａｈのカウント動作は、電流反転信号Ｓｉｎｖが反転してから目標値Ｔａｈ＿ｔの計算と同時に開始してもよい。
　次に、デジタル制御回路２０ａは、共振電流反転後時間Ｔａｈのカウント値がその目標値Ｔａｈ＿ｔに到達したかどうかを判断する（ステップＳ２９）。共振電流反転後時間Ｔａｈのカウント値がその目標値Ｔａｈ＿ｔに到達しなければ、デジタル制御回路２０ａは、共振電流反転後時間Ｔａｈのカウント値がその目標値Ｔａｈ＿ｔに到達するまで、ハイサイドの共振電流反転後時間Ｔａｈのカウント動作を継続する。
　共振電流反転後時間Ｔａｈのカウント値がその目標値Ｔａｈ＿ｔに到達して、
Ｔａｈ＝ｋ・Ｖｆｂｈ・Ｔｃｏ　・・（９）
が求められると、デジタル制御回路２０ａは、ハイサイドの共振電流反転後時間Ｔａｈのカウント動作を終了する（ステップＳ３０）。また、同時にデジタル制御回路２０ａは、ハイサイドの駆動信号Ｖｈｏを、オフを指示する状態に変化させてハイサイドのスイッチング素子Ｑ１をターンオフする（ステップＳ３１）。
　次に、デジタル制御回路２０ａは、フィードバック信号Ｄｆｂをサンプリングしてローサイドの共振電流反転後時間Ｔａｌを算出するためのＦＢ電圧Ｖｆｂｌを求める（ステップＳ３２）。
　次に、デジタル制御回路２０ａは、デッドタイムのカウント動作を開始し（ステップＳ３３）、所定時間後に、デッドタイムのカウント動作を終了する（ステップＳ３４）。カウント動作の終了と同時に、デジタル制御回路２０ａは、ローサイドの駆動信号Ｖｌｏを、オフを指示する状態に変化させてローサイドのスイッチング素子Ｑ２をターンオンする（ステップＳ３５）。
　次に、デジタル制御回路２０ａは、電流反転信号Ｓｉｎｖがその極性を正から負に反転したかどうかを判断し（ステップＳ３６）、電流反転信号Ｓｉｎｖが反転していない場合は、反転するまで待つ。
　次に、電流反転信号Ｓｉｎｖが反転した場合、デジタル制御回路２０ａは、ローサイドの共振電流反転後時間Ｔａｌの目標値Ｔａｌ＿ｔを計算する（ステップＳ３７）。このハイサイドの共振電流反転後時間Ｔａｌの目標値Ｔａｌ＿ｔは、
Ｔａｌ＿ｔ＝ｋ・Ｖｆｂｌ・Ｔｃｏ　・・（１０）
によって算出される。ここで、ｋは定数、ＶｆｂｌはステップＳ２２でサンプリングにより求められたＦＢ電圧、Ｔｃｏは図９の半周期平均値算出動作によって求められる半周期平均値である。次に、デジタル制御回路２０ａは、ローサイドの共振電流反転後時間Ｔａｌのカウント動作を開始する（ステップＳ３８）。なお、この共振電流反転後時間Ｔａｌのカウント動作は、電流反転信号Ｓｉｎｖが反転してから目標値Ｔａｌ＿ｔの計算と同時に開始してもよい。
　次に、デジタル制御回路２０ａは、共振電流反転後時間Ｔａｌのカウント値がその目標値Ｔａｌ＿ｔに到達したかどうかを判断する（ステップＳ３９）。共振電流反転後時間Ｔａｌのカウント値がその目標値Ｔａｌ＿ｔに到達しなければ、デジタル制御回路２０ａは、共振電流反転後時間Ｔａｌのカウント値がその目標値Ｔａｌ＿ｔに到達するまで、ハイサイドの共振電流反転後時間Ｔａｌのカウント動作を継続する。
　共振電流反転後時間Ｔａｌのカウント値がその目標値Ｔａｌ＿ｔに到達して、
Ｔａｌ＝ｋ・Ｖｆｂｌ・Ｔｃｏ　・・（１１）
が求められると、デジタル制御回路２０ａは、ローサイドの共振電流反転後時間Ｔａｌのカウント動作を終了する（ステップＳ４０）。次に、このスイッチング動作は、ステップＳ２１に戻り、ステップＳ２１～Ｓ４０の処理を繰り返す。
　次に、図９に示した半周期平均値Ｔｃｏの算出処理について説明する。
　デジタル制御回路２０ａは、まず、スイッチング電源装置の起動時に半周期平均値Ｔｃｏの初期値設定を行う（ステップＳ４１）。この初期値設定では、スイッチング電源装置の起動直後から半周期平均値Ｔｃｏを求めることができるよう、半周期のカウント値を格納する空のレジスタに半周期の仮のカウント値が設定される。仮のカウント値としては、スイッチング周波数が最大となる最小の半周期の値が設定され、これにより、スイッチング電源装置のソフトスタートを実現している。
　次に、デジタル制御回路２０ａは、ローサイドのスイッチング素子Ｑ２がターンオフされたかどうかを判断する（ステップＳ４２）。ローサイドのスイッチング素子Ｑ２がターンオフされていない場合は、ローサイドのスイッチング素子Ｑ２がターンオフされるまで待つ。
　次に、ローサイドのスイッチング素子Ｑ２がターンオフされたと判断されると、デジタル制御回路２０ａは、ローサイド周期Ｔｃｌのカウントを終了してそのカウント値を保持する（ステップＳ４３）。また、同時にデジタル制御回路２０ａは、ハイサイド周期Ｔｃｈのカウントを開始する（ステップＳ４４）。
　次に、デジタル制御回路２０ａは、ハイサイドのスイッチング素子Ｑ１がターンオフされたかどうかを判断する（ステップＳ４５）。ハイサイドのスイッチング素子Ｑ１がターンオフされていない場合は、ローサイドのスイッチング素子Ｑ２がターンオフされるまで待つ。
　次に、ハイサイドのスイッチング素子Ｑ１がターンオフされたと判断されると、デジタル制御回路２０ａは、ハイサイド周期Ｔｃｈのカウントを終了してそのカウント値を保持する（ステップＳ４６）。
　これで、直近の１周期分のカウント値が得られたので、デジタル制御回路２０ａは、このカウント値と既に得られていた連続する所定周期のカウント値とからスイッチング動作における半周期の平均値Ｔｃｏを算出する（ステップＳ４７）。このローサイドおよびハイサイドの半周期の平均値Ｔｃｏは、
Figure JPOXMLDOC01-appb-M000001
 によって表される。ここで、Ｎは平均化するスイッチング周期数であり、Ｔｃｌｉはローサイドの半周期幅（ハイサイドのターンオフからローサイドのターンオフまで）であり、Ｔｃｈｉはハイサイドの半周期幅（ローサイドのターンオフからハイサイドのターンオフまで）である。なお、単に、半周期の開始前の１周期の長さの半分に相当する平均時間から平均値Ｔｃｏを算出してもよい。
　次に、デジタル制御回路２０ａは、ローサイド周期Ｔｃｌのカウントを開始する（ステップＳ４８）。次に、この半周期平均値Ｔｃｏの算出処理は、ステップＳ４２に戻り、ステップＳ４２～Ｓ４８の処理を繰り返す。
　以上のデジタル制御回路２０ａの処理機能は、制御ＩＣ１０が有するコンピュータのプロセッサおよびメモリを用いて実施される。または、制御ＩＣ１０を図８および図９の論理機能を実現するように設計されたＦＰＧＡなどで構成することにより、デジタル制御回路２０ａの処理機能が実施される。
　このようにして、デジタル制御回路２０ａは、スイッチング半周期ごとに、直近の連続した複数の半周期の平均時間をＦＢ電圧Ｖｆｂｌ，Ｖｆｂｈで制御していることになる。スイッチング半周期ごとにローサイドおよびハイサイドの共振電流反転後時間Ｔａｌ，Ｔａｈを算出していることで、デジタル制御回路２０ａは、負荷の急変に対する応答性を改善できる。また、共振電流反転後時間Ｔａｌ，Ｔａｈを算出するときにＦＢ電圧Ｖｆｂｌ，Ｖｆｂｈと乗算される値がそれ自体急変しない平均時間であるため、デジタル制御回路２０ａは、比較的安定した制御が可能になる。
　次に、デジタル制御回路２０ａの具体的な構成例について説明する。
　図１１は第２の実施の形態に係るデジタル制御回路の機能の構成例を示すブロック図、図１２はＦＢ電圧と負荷との関係を示す図である。
　デジタル制御回路２０ａは、ハイサイド用に、Ｔｃｈカウンタ４１、目標値算出部４２、Ｔａｈカウンタ４３、デジタル比較器４４、駆動信号生成部４５およびデッドタイムカウンタ４６を有している。デジタル制御回路２０ａは、また、ハイサイドおよびローサイド用としてＴｃｏ算出部４７を有している。デジタル制御回路２０ａは、さらに、ローサイド用にＴｃｌカウンタ４８、目標値算出部４９、Ｔａｌカウンタ５０、デジタル比較器５１、駆動信号生成部５２およびデッドタイムカウンタ５３を有している。
　Ｔｃｈカウンタ４１は、ハイサイド周期Ｔｃｈをカウントするものであって、そのＳｔｏｐ端子には、デジタル比較器４４の出力端子に接続され、Ｓｔａｒｔ端子には、デジタル比較器５１の出力端子に接続されている。Ｔｃｌカウンタ４８は、ローサイド周期Ｔｃｌをカウントするものであって、そのＳｔｏｐ端子には、デジタル比較器５１の出力端子に接続され、Ｓｔａｒｔ端子には、デジタル比較器４４の出力端子に接続されている。Ｔｃｈカウンタ４１およびＴｃｌカウンタ４８の出力端子は、Ｔｃｏ算出部４７の入力端子に接続されている。
　Ｔｃｏ算出部４７は、半周期平均値Ｔｃｏを算出するものであって、その出力端子は、目標値算出部４２，４９の第１の入力端子にそれぞれ接続されている。目標値算出部４２，４９の第２の入力端子は、フィードバック信号Ｄｆｂを入力するようアナログ・デジタル変換器ＡＤＣの出力端子に接続されている。目標値算出部４２，４９は、Ｔｃｏ算出部４７からの半周期平均値Ｔｃｏとフィードバック信号Ｄｆｂ（ＦＢ電圧）とを入力して目標値Ｔａｈ＿ｔ，Ｔａｌ＿ｔを出力する。
　なお、Ｔｃｏ算出部４７は、たとえば、ハイサイドおよびローサイド用にそれぞれＮ個のレジスタを有し、半周期のデータが算出されるごとに順次保持して常に最新の２Ｎ個のデータを保持する構成にしている。半周期平均値Ｔｃｏは、最新の２Ｎ個のデータを保持されるごとに、それらのデータを加算して２Ｎで除算することにより求められる移動平均値であり、目標値算出部４２，４９では、目標値Ｔａｈ＿ｔ，Ｔａｌ＿ｔの算出に共通して使用される。
　また、目標値算出部４２，４９に入力されるフィードバック信号Ｄｆｂは、負荷の重さＰｏに応じて変化する。すなわち、図１２に示したように、Ｖｆｂ電圧（ＦＢ電圧）および負荷の重さＰｏは、負荷の重さＰｏが重くなるにつれてＶｆｂ電圧（ＦＢ電圧）が飽和していくような関係を有している。ここで、この実施の形態では、ＦＢ電圧の動作範囲は、１．０～２．０ボルト（Ｖ）に設定している。この場合、共振電流反転後時間Ｔａと半周期平均値Ｔｃｏとの比Ｔａ／Ｔｃｏが０．５～１であるので、式（９）および式（１１）から、定数ｋは、０．５である。
　Ｔａｈカウンタ４３およびＴａｌカウンタ５０の入力端子は、電流反転信号Ｓｉｎｖを入力するよう比較器Ｃｏｍｐの出力端子にそれぞれ接続されている。Ｔａｈカウンタ４３の出力端子は、デジタル比較器４４の第１の入力端子に接続され、Ｔａｌカウンタ５０の出力端子は、デジタル比較器５１の第１の入力端子に接続されている。デジタル比較器４４の第２の入力端子は、目標値算出部４２の出力端子に接続され、デジタル比較器５１の第２の入力端子は、目標値算出部４９の出力端子に接続されている。
　デジタル比較器４４は、Ｔａｈカウンタ４３がカウントしたカウンタ値と目標値算出部４２が算出した共振電流反転後時間Ｔａｈの長さである目標値Ｔａｈ＿ｔとを比較し、両者が一致したとき、ハイサイドのオフ信号ＯＦＦ＿ｈを出力する。デジタル比較器５１は、Ｔａｌカウンタ５０がカウントしたカウンタ値と目標値算出部４９が算出した共振電流反転後時間Ｔａｌの長さである目標値Ｔａｌ＿ｔとを比較し、両者が一致したとき、ローサイドのオフ信号ＯＦＦ＿ｌを出力する。
　ハイサイド用のデジタル比較器４４が出力するオフ信号ＯＦＦ＿ｈは、Ｔｃｌカウンタ４８のカウント動作を開始するのに使用されるとともにＴｃｈカウンタ４１のカウント動作を停止するのに使用される。ローサイド用のデジタル比較器５１が出力するオフ信号ＯＦＦ＿ｌは、Ｔｃｈカウンタ４１のカウント動作を開始するのに使用されるとともにＴｃｌカウンタ４８のカウント動作を停止するのに使用される。
　ハイサイド用のデジタル比較器４４の出力端子は、また、ローサイド用のデッドタイムカウンタ５３の入力端子に接続され、ローサイド用のデジタル比較器５１の出力端子は、ハイサイド用のデッドタイムカウンタ４６の入力端子に接続されている。デッドタイムカウンタ４６は、デジタル比較器５１からのオフ信号ＯＦＦ＿ｌが入力されると、デッドタイムのカウント動作を開始し、所定時間後にタイムアップしたとき、オン信号ＯＮ＿ｈを出力する。デッドタイムカウンタ５３は、デジタル比較器４４からのオフ信号ＯＦＦ＿ｈが入力されると、デッドタイムのカウント動作を開始し、所定時間後にタイムアップしたとき、オン信号ＯＮ＿ｌを出力する。
　デジタル比較器４４およびデッドタイムカウンタ４６の出力端子は、駆動信号生成部４５の入力端子に接続され、駆動信号生成部４５の出力端子は、バッファ回路Ｂｕｆ１の入力端子に接続されている。駆動信号生成部４５は、デッドタイムカウンタ４６からのオン信号ＯＮ＿ｈが入力されると、立ち上がり、デジタル比較器４４からのオフ信号ＯＦＦ＿ｈが入力されると、立ち下がる駆動信号Ｖｈｏを出力する。デジタル比較器５１およびデッドタイムカウンタ５３の出力端子は、駆動信号生成部５２の入力端子に接続され、駆動信号生成部５２の出力端子は、バッファ回路Ｂｕｆ２の入力端子に接続されている。駆動信号生成部５２は、デッドタイムカウンタ５３からのオン信号ＯＮ＿ｌが入力されると、立ち上がり、デジタル比較器５１からのオフ信号ＯＦＦ＿ｌが入力されると、立ち下がる駆動信号Ｖｌｏを出力する。
　このように、デジタル制御回路２０ａでは、このスイッチング電源装置の負荷がたとえば無負荷状態から通常負荷状態に急変した場合でも、半周期の単位で制御していることにより、応答遅れなしに追従制御をすることができる。しかも、ＦＢ電圧の動作点は、電源の入力電圧および共振回路のＬＣ定数に依存しないので、仕様の異なるスイッチング電源装置ごとに電源定数を設計する必要がなく、電源定数設計の自由度が高いものとなる。なお、上記では、半周期の開始時点からカウントした時間情報として、第１の実施の形態で半周期の開始から共振電流が極性を反転するまでの共振電流反転前時間を、第２の実施の形態で直近の連続した所定数の半周期の時間を平均化した平均時間を用いたが、その他の半周期の開始時点からカウントした時間情報を用いてもよい。また、半周期の開始時点前後からカウントした時間情報を用いてもよい。
　上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
　１０　制御ＩＣ
　２０，２０ａ　デジタル制御回路
　２１　Ｔｂｈカウンタ
　２２　目標値算出部
　２３　Ｔａｈカウンタ
　２４　デジタル比較器
　２５　駆動信号生成部
　２６　デッドタイムカウンタ
　２７　Ｔｂｌカウンタ
　２８　目標値算出部
　２９　Ｔａｌカウンタ
　３０　デジタル比較器
　３１　駆動信号生成部
　３２　デッドタイムカウンタ
　４１　Ｔｃｈカウンタ
　４２　目標値算出部
　４３　Ｔａｈカウンタ
　４４　デジタル比較器
　４５　駆動信号生成部
　４６　デッドタイムカウンタ
　４７　Ｔｃｏ算出部
　４８　Ｔｃｌカウンタ
　４９　目標値算出部
　５０　Ｔａｌカウンタ
　５１　デジタル比較器
　５２　駆動信号生成部
　５３　デッドタイムカウンタ
　ＡＤＣ　アナログ・デジタル変換器
　Ｂｕｆ１，Ｂｕｆ２　バッファ回路
　Ｃ１　コンデンサ
　Ｃ２　ブートストラップコンデンサ
　Ｃ３　コンデンサ
　Ｃ４　出力コンデンサ
　Ｃ５，Ｃ６　コンデンサ
　Ｃｉｓ　分流コンデンサ
　Ｃｏｍｐ　比較器
　Ｃｒ　共振コンデンサ
　Ｄ１　ブートストラップダイオード
　Ｄ２，Ｄ３　ダイオード
　ＩＮ１，ＩＮ２　入力端子
　ＯＵＴ１，ＯＵＴ２　出力端子
　Ｐ１　１次巻線
　ＰＣ１　フォトカプラ
　Ｑ１，Ｑ２　スイッチング素子
　Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒｉｓ＿ｌｖｓ１，Ｒｉｓ＿ｌｖｓ２　抵抗
　Ｒｉｓ　分流抵抗
　Ｓ１，Ｓ２　２次巻線
　ＳＲ１　シャントレギュレータ
　Ｔ１　トランス

Claims (21)

  1. 　ハイサイドの第１のスイッチング素子およびローサイドの第２のスイッチング素子を直列に接続して構成したハーフブリッジ回路と、共振インダクタおよび共振コンデンサとを有する共振回路とを備えたスイッチング電源装置の制御方法であって、
    　前記共振回路の共振電流を検出し、
    　直流電圧を出力する出力回路から出力電圧とその目標電圧との誤差を表すフィードバック信号を取得し、
    　前記第１のスイッチング素子および前記第２のスイッチング素子の一方がターンオフしてから前記第１のスイッチング素子および前記第２のスイッチング素子の他方がターンオフするまでの半周期のうちで前記共振電流が極性を反転したときから前記半周期が終了するまでの共振電流反転後時間を、前記半周期の開始時点からカウントした時間情報と前記半周期の開始時に取得した前記フィードバック信号との乗算に基づいて算出し、前記共振電流が極性を反転したときから算出された前記共振電流反転後時間を経過した後に前記第１のスイッチング素子および前記第２のスイッチング素子の他方をターンオフする、スイッチング電源装置の制御方法。
  2. 　前記時間情報は、前記半周期の開始から前記共振電流が極性を反転するまでの共振電流反転前時間である、請求項１記載のスイッチング電源装置の制御方法。
  3. 　前記共振電流反転後時間は、前記共振電流反転前時間を算出し、算出された前記共振電流反転前時間と前記フィードバック信号とから前記共振電流反転後時間の目標値を算出し、前記共振電流が極性を反転したときからカウントしていたカウント値が前記目標値に一致したときの前記カウント値により求められる、請求項２記載のスイッチング電源装置の制御方法。
  4. 　前記時間情報は、直近の連続した所定数の半周期の時間を平均化した平均時間である、請求項１記載のスイッチング電源装置の制御方法。
  5. 　前記共振電流反転後時間は、前記平均時間を算出し、算出された前記平均時間と前記フィードバック信号とから前記共振電流反転後時間の目標値を算出し、前記共振電流が極性を反転したときからカウントしていたカウント値が前記目標値に一致したときの前記カウント値により求められる、請求項４記載のスイッチング電源装置の制御方法。
  6. 　前記平均時間は、前記第１のスイッチング素子および前記第２のスイッチング素子がターンオフするごとに求められた半周期の長さを保持し、保持された所定数の半周期の長さを平均化することにより求められる、請求項５記載のスイッチング電源装置の制御方法。
  7. 　半周期の長さを保持するレジスタは、起動時にスイッチング周波数が最大となる最小の半周期の値により初期設定される、請求項６記載のスイッチング電源装置の制御方法。
  8. 　ハイサイドの第１のスイッチング素子およびローサイドの第２のスイッチング素子を直列に接続して構成したハーフブリッジ回路と、共振インダクタおよび共振コンデンサとを有する共振回路と、前記第１のスイッチング素子および前記第２のスイッチング素子を制御する制御回路とを備えたスイッチング電源装置において、
    　前記制御回路は、
    　前記第１のスイッチング素子および前記第２のスイッチング素子の一方がターンオフしたことを契機にカウント動作を開始し、前記共振回路を流れる共振電流を検出し、前記共振電流が極性反転したことを契機にカウント動作を停止する第１の電流反転前時間カウンタおよび第２の電流反転前時間カウンタと、
    　前記第１の電流反転前時間カウンタおよび前記第２の電流反転前時間カウンタのカウント値である共振電流反転前時間と直流電圧を出力する出力回路からフィードバックされた誤差信号とから共振電流反転後時間の長さを表す目標値を算出する第１の目標値算出部および第２の目標値算出部と、
    　前記第１の電流反転前時間カウンタまたは前記第２の電流反転前時間カウンタがカウント動作を終了したことを契機にカウント動作を開始する第１の電流反転後時間カウンタおよび第２の電流反転後時間カウンタと、
    　前記第１の電流反転後時間カウンタまたは前記第２の電流反転後時間カウンタのカウント値と前記目標値とを比較して一致したときに前記第１のスイッチング素子および前記第２のスイッチング素子の他方をターンオフする第１の比較器および第２の比較器と、
    　を有する、スイッチング電源装置。
  9. 　ハイサイドの第１のスイッチング素子およびローサイドの第２のスイッチング素子を直列に接続して構成したハーフブリッジ回路と、共振インダクタおよび共振コンデンサとを有する共振回路と、前記第１のスイッチング素子および前記第２のスイッチング素子を制御する制御回路とを備えたスイッチング電源装置において、
    　前記制御回路は、
    　前記第１のスイッチング素子がターンオフしたことを契機にカウント動作を開始し、前記第２のスイッチング素子がターンオフしたことを契機にカウント動作を停止する第１のカウンタと、
    　前記第２のスイッチング素子がターンオフしたことを契機にカウント動作を開始し、前記第１のスイッチング素子がターンオフしたことを契機にカウント動作を停止する第２のカウンタと、
    　前記第１のカウンタおよび前記第２のカウンタによってカウントされた直近の連続した所定数の半周期の時間を平均化した平均時間を算出する半周期平均値算出部と、
    　前記半周期平均値算出部が算出した半周期平均値と直流電圧を出力する出力回路からフィードバックされた誤差信号とに基づいて前記共振電流が極性反転してから前記第１のスイッチング素子または前記第２のスイッチング素子がターンオフするまでの共振電流反転後時間の長さを表す目標値を算出する第１の目標値算出部および第２の目標値算出部と、
    　前記共振電流が極性反転したことを契機にカウント動作を開始する第１の電流反転後時間カウンタおよび第２の電流反転後時間カウンタと、
    　前記第１のカウンタまたは前記第２のカウンタのカウント値と前記目標値とを比較して一致したときに前記第１のスイッチング素子および前記第２のスイッチング素子の他方をターンオフする第１の比較器および第２の比較器と、
    　を有する、スイッチング電源装置。
  10. 　ハイサイドの第１のスイッチング素子およびローサイドの第２のスイッチング素子を直列に接続して構成したハーフブリッジ回路と、共振インダクタおよび共振コンデンサを有する共振回路とを備えたスイッチング電源装置の制御回路において、
    　前記第１のスイッチング素子および前記第２のスイッチング素子の一方がターンオフしたことを契機にカウント動作を開始し、前記共振回路を流れる共振電流を検出し、前記共振電流が極性反転したことを契機に停止する第１の電流反転前時間カウンタおよび第２の電流反転前時間カウンタと、
    　前記第１の電流反転前時間カウンタおよび前記第２の電流反転前時間カウンタのカウント値である共振電流反転前時間と直流電圧を出力する出力回路からフィードバックされた誤差信号とから共振電流反転後時間の長さを表す目標値を算出する第１の目標値算出部および第２の目標値算出部と、
    　前記第１の電流反転前時間カウンタまたは前記第２の電流反転前時間カウンタがカウント動作を終了したことを契機にカウント動作を開始する第１の電流反転後時間カウンタおよび第２の電流反転後時間カウンタと、
    　前記第１の電流反転後時間カウンタまたは前記第２の電流反転後時間カウンタのカウント値と前記目標値とを比較して一致したときに前記第１のスイッチング素子および前記第２のスイッチング素子の他方をターンオフする第１の比較器および第２の比較器と、
    　を備えた、スイッチング電源装置の制御回路。
  11. 　前記共振コンデンサに並列に接続された分流回路により前記共振電流を分流して検出電圧に変換した入力信号を回路内部の基準電圧でプルアップするプルアップ回路と、該プルアップ回路により前記入力信号をプルアップした電圧と前記基準電圧を所定の分圧比で分圧した電圧を比較して前記共振電流が極性反転したことを表す信号を出力する第３の比較器とを備えている、請求項１０記載のスイッチング電源装置の制御回路。
  12. 　前記出力回路からフィードバックされた前記誤差信号をデジタル信号に変換して前記第１の目標値算出部および前記第２の目標値算出部へ入力するアナログ・デジタル変換器を備えている、請求項１０記載のスイッチング電源装置の制御回路。
  13. 　前記第１の比較器または前記第２の比較器が出力した前記第１のスイッチング素子および前記第２のスイッチング素子の一方のターンオフ信号を受けてデッドタイムをカウントする第１のデッドタイムカウンタおよび第２のデッドタイムカウンタを備えた、請求項１０記載のスイッチング電源装置の制御回路。
  14. 　前記第１の比較器または前記第２の比較器が出力した前記第１のスイッチング素子および前記第２のスイッチング素子の他方のターンオフ信号と前記第１のデッドタイムカウンタまたは前記第２のデッドタイムカウンタが出力したターンオン信号とを受けて前記第１のスイッチング素子または前記第２のスイッチング素子を駆動するための駆動信号を出力する第１の駆動信号生成部および第２の駆動信号生成部を備えた、請求項１３記載のスイッチング電源装置の制御回路。
  15. 　前記誤差信号は前記出力回路から出力される前記直流電圧が目標値に比べてより大きくなるにつれてより大きくなる信号であり、前記第１の目標値算出部および前記第２の目標値算出部は前記共振電流反転前時間と前記誤差信号から所定の値を差し引いた差分との乗算結果により前記目標値を算出する、請求項１０記載のスイッチング電源装置の制御回路。
  16. 　ハイサイドの第１のスイッチング素子およびローサイドの第２のスイッチング素子を直列に接続して構成したハーフブリッジ回路と、共振インダクタおよび共振コンデンサを有する共振回路とを備えたスイッチング電源装置の制御回路において、
    　前記第１のスイッチング素子がターンオフしたことを契機にカウント動作を開始し、前記第２のスイッチング素子がターンオフしたことを契機にカウント動作を停止する第１のカウンタと、
    　前記第２のスイッチング素子がターンオフしたことを契機にカウント動作を開始し、前記第１のスイッチング素子がターンオフしたことを契機にカウント動作を停止する第２のカウンタと、
    　前記第１のカウンタおよび前記第２のカウンタによってカウントされた直近の連続した所定数の半周期の時間を平均化した平均時間を算出する半周期平均値算出部と、
    　前記半周期平均値算出部が算出した半周期平均値と直流電圧を出力する出力回路からフィードバックされた誤差信号とに基づいて前記共振電流が極性反転してから前記第１のスイッチング素子または前記第２のスイッチング素子がターンオフするまでの共振電流反転後時間の長さを表す目標値を算出する第１の目標値算出部および第２の目標値算出部と、
    　前記共振電流が極性反転したことを契機にカウント動作を開始する第１の電流反転後時間カウンタおよび第２の電流反転後時間カウンタと、
    　前記第１の電流反転後時間カウンタまたは前記第２の電流反転後時間カウンタのカウント値と前記目標値とを比較して一致したときに前記第１のスイッチング素子および前記第２のスイッチング素子の他方をターンオフする第１の比較器および第２の比較器と、
    　を備えた、スイッチング電源装置の制御回路。
  17. 　前記共振コンデンサに並列に接続された分流回路により前記共振電流を分流して検出電圧に変換した入力信号を回路内部の基準電圧でプルアップするプルアップ回路と、該プルアップ回路により前記入力信号をプルアップした電圧と前記基準電圧を所定の分圧比で分圧した電圧を比較して前記共振電流が極性反転したことを表す信号を出力する第３の比較器とを備えている、請求項１６記載のスイッチング電源装置の制御回路。
  18. 　前記出力回路からフィードバックされた前記誤差信号をデジタル信号に変換して前記第１の目標値算出部および前記第２の目標値算出部へ入力するアナログ・デジタル変換器を備えている、請求項１６記載のスイッチング電源装置の制御回路。
  19. 　前記第１の比較器または前記第２の比較器が出力した前記第１のスイッチング素子および前記第２のスイッチング素子の一方のターンオフ信号を受けてデッドタイムをカウントする第１のデッドタイムカウンタおよび第２のデッドタイムカウンタを備えた、請求項１６記載のスイッチング電源装置の制御回路。
  20. 　前記第１の比較器または前記第２の比較器が出力した前記第１のスイッチング素子および前記第２のスイッチング素子の他方のターンオフ信号と前記第１のデッドタイムカウンタまたは前記第２のデッドタイムカウンタが出力したターンオン信号とを受けて前記第１のスイッチング素子または前記第２のスイッチング素子を駆動するための駆動信号を出力する第１の駆動信号生成部および第２の駆動信号生成部を備えた、請求項１９記載のスイッチング電源装置の制御回路。
  21. 　前記誤差信号は前記出力回路に接続される負荷の重さが重くなるにつれて大きくなる信号であり、前記第１の目標値算出部および前記第２の目標値算出部は前記半周期平均値と前記誤差信号との乗算結果により前記目標値を算出する、請求項１６記載のスイッチング電源装置の制御回路。
PCT/JP2018/035934 2017-12-06 2018-09-27 スイッチング電源装置の制御方法、スイッチング電源装置およびその制御回路 WO2019111504A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019558023A JP6787505B2 (ja) 2017-12-06 2018-09-27 スイッチング電源装置の制御方法および制御回路
CN201880035793.7A CN110692187B (zh) 2017-12-06 2018-09-27 开关电源装置的控制方法及控制电路
US16/699,425 US10892688B2 (en) 2017-12-06 2019-11-29 Switching power supply apparatus control method and control circuit of switching power supply apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-233888 2017-12-06
JP2017233888 2017-12-06

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/699,425 Continuation US10892688B2 (en) 2017-12-06 2019-11-29 Switching power supply apparatus control method and control circuit of switching power supply apparatus

Publications (1)

Publication Number Publication Date
WO2019111504A1 true WO2019111504A1 (ja) 2019-06-13

Family

ID=66750143

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/035934 WO2019111504A1 (ja) 2017-12-06 2018-09-27 スイッチング電源装置の制御方法、スイッチング電源装置およびその制御回路

Country Status (4)

Country Link
US (1) US10892688B2 (ja)
JP (1) JP6787505B2 (ja)
CN (1) CN110692187B (ja)
WO (1) WO2019111504A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021090264A (ja) * 2019-12-03 2021-06-10 ローム株式会社 スイッチング回路のゲート駆動回路および制御回路、スイッチング電源

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6774884B2 (ja) * 2017-01-27 2020-10-28 富士通株式会社 電源装置及び電源装置の制御方法
US11398767B2 (en) * 2017-12-06 2022-07-26 Nxp B.V. Power converter for delaying entering burst mode and method thereof
JP7200727B2 (ja) * 2019-02-14 2023-01-10 富士電機株式会社 スイッチング電源の制御装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005151608A (ja) * 2003-11-11 2005-06-09 Hitachi Ltd 共振型コンバータ及びその制御方法
JP2014212642A (ja) * 2013-04-19 2014-11-13 富士電機株式会社 スイッチング電源装置
JP2016131411A (ja) * 2015-01-13 2016-07-21 株式会社日立製作所 共振形電源装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159541A (en) * 1991-10-31 1992-10-27 Northern Telecom Limited Asymmetrical pulse width modulated resonant DC/DC converter
US7262981B2 (en) * 2004-05-25 2007-08-28 General Electric Company System and method for regulating resonant inverters
JP5397024B2 (ja) * 2008-09-16 2014-01-22 富士電機株式会社 スイッチング電源装置、スイッチング電源制御回路およびスイッチング電源装置の制御方法
JP5729989B2 (ja) * 2010-11-30 2015-06-03 キヤノン株式会社 スイッチング電源、及び、スイッチング電源を搭載した画像形成装置
JP5761206B2 (ja) * 2011-02-01 2015-08-12 富士電機株式会社 共振型スイッチング電源装置
ITMI20110388A1 (it) * 2011-03-11 2012-09-12 St Microelectronics Srl Dispositivo per evitare l'hard-switching nei convertitori risonanti e relativo metodo.
EP2546968B1 (en) 2011-07-15 2016-05-18 Nxp B.V. Resonant converter control
CN103683918B (zh) * 2012-09-25 2017-09-01 富士电机株式会社 开关电源装置
US9960693B1 (en) * 2016-10-27 2018-05-01 Infineon Technologies Austria Ag Control of switching frequency based on difference in phase relations

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005151608A (ja) * 2003-11-11 2005-06-09 Hitachi Ltd 共振型コンバータ及びその制御方法
JP2014212642A (ja) * 2013-04-19 2014-11-13 富士電機株式会社 スイッチング電源装置
JP2016131411A (ja) * 2015-01-13 2016-07-21 株式会社日立製作所 共振形電源装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021090264A (ja) * 2019-12-03 2021-06-10 ローム株式会社 スイッチング回路のゲート駆動回路および制御回路、スイッチング電源
JP7308137B2 (ja) 2019-12-03 2023-07-13 ローム株式会社 スイッチング回路のゲート駆動回路および制御回路、スイッチング電源

Also Published As

Publication number Publication date
CN110692187B (zh) 2021-12-31
JP6787505B2 (ja) 2020-11-18
CN110692187A (zh) 2020-01-14
US10892688B2 (en) 2021-01-12
JPWO2019111504A1 (ja) 2020-04-23
US20200099310A1 (en) 2020-03-26

Similar Documents

Publication Publication Date Title
KR102225011B1 (ko) 공진형 변환기들에서의 버스트 모드 제어
US10020750B2 (en) Current-resonant type switching power supply apparatus with burst control
US9660519B2 (en) Switching power supply circuit and power factor correction circuit
CN111726006B (zh) 电源控制装置、开关电源以及电子设备
US20090257258A1 (en) Power supply apparatus and semiconductor integrated circuit device
CN107210676B (zh) 电源控制用半导体装置
WO2019111504A1 (ja) スイッチング電源装置の制御方法、スイッチング電源装置およびその制御回路
CN111684697B (zh) 开关电源装置的控制装置
TW201946351A (zh) 電源控制用半導體裝置以及開關電源裝置及其設計方法
CN110311567B (zh) 控制开关谐振转换器
KR20170002326A (ko) 영전압 스위칭을 위한 제어 회로 및 이를 포함하는 벅 컨버터
US9866128B2 (en) Semiconductor device and switching power supply device
US10924021B2 (en) Control apparatus for controlling switching power supply
JP7095784B2 (ja) スイッチング電源装置
KR20170120592A (ko) 전원 제어용 반도체 장치
CN107086793A (zh) 一种用于同步整流功率变换器的动态补偿控制电路
CN111052580B (zh) 开关电源装置
US7813151B2 (en) Variable-mode converter control circuit and half-bridge converter having the same
JP5195849B2 (ja) Ｄｃ−ｄｃコンバータ
US20210111631A1 (en) Switching control circuit and power supply circuit
JP6478323B2 (ja) スイッチング電源装置
US12244233B2 (en) Integrated circuit having switching control and power supply circuit including the same
JP7400188B2 (ja) 制御装置
JP2015050890A (ja) スイッチング電源装置
JP7291604B2 (ja) 電源制御装置、および電源回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18886586

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019558023

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18886586

Country of ref document: EP

Kind code of ref document: A1