[go: up one dir, main page]

WO2018074724A1 - 반도체 소자 및 반도체 로직 소자 - Google Patents

반도체 소자 및 반도체 로직 소자 Download PDF

Info

Publication number
WO2018074724A1
WO2018074724A1 PCT/KR2017/009212 KR2017009212W WO2018074724A1 WO 2018074724 A1 WO2018074724 A1 WO 2018074724A1 KR 2017009212 W KR2017009212 W KR 2017009212W WO 2018074724 A1 WO2018074724 A1 WO 2018074724A1
Authority
WO
WIPO (PCT)
Prior art keywords
cell
magnetic layer
electrode
current
free magnetic
Prior art date
Application number
PCT/KR2017/009212
Other languages
English (en)
French (fr)
Inventor
박병국
백승헌
박경웅
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160137412A external-priority patent/KR101998268B1/ko
Priority claimed from KR1020170101259A external-priority patent/KR102458889B1/ko
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to CN201780065165.9A priority Critical patent/CN109891613B/zh
Publication of WO2018074724A1 publication Critical patent/WO2018074724A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Definitions

  • the present invention relates to a semiconductor device and a semiconductor logic device.
  • a magnetic memory device may include a unit cell including one magnetoresistive sensor and one transistor.
  • the basic structure of the magnetic memory device includes a magnetic tunnel junction structure (first magnetic electrode / insulator / second magnetic electrode) in which two ferromagnetic materials are separated by an insulating layer.
  • the device stores information as a magnetoresistance whose resistance depends on the relative magnetization directions of the two magnetic bodies.
  • the magnetization direction control of the two magnetic layers can be controlled by the spin polarization current, which is called spin transfer torque in which the angular momentum of the electrons is transferred to the magnetic moment to generate torque.
  • An object of the present invention is to provide a semiconductor device having a high speed of storing, recognizing and transferring information, and low power consumption.
  • logic gates such as AND, OR, NAND, and NOR may be implemented.
  • a semiconductor device 1000 based on a spin orbit torque (SOT) effect may include a first electrode; And a first cell and a second cell connected to the first electrode, wherein the first cell and the second cell are disposed on the first electrode, respectively, and the free magnetic layer and the fixed magnetic layer are interposed therebetween.
  • a magnetic tunnel junction (MTJ) disposed therein, wherein the first cell and the second cell are each free when the current applied in the plane of the first electrode exceeds a threshold current value of each cell; The magnetization direction of the magnetic layer is changed, and the threshold current values of the first cell and the second cell are different from each other.
  • SOT spin orbit torque
  • an input circuit in which a current is applied between a first position and a second position disposed between the first cell and the second cell in the first electrode, and a first cell is formed from the first position of the first electrode.
  • information may be stored in a second cell, and the information may be read by measuring electrical characteristics of the first output circuit and the second output circuit.
  • a method of controlling a semiconductor device based on a spin orbit torque (SOT) effect includes an input circuit in which a current is applied between a first position and a second position of a first electrode, and the first electrode.
  • a first cell and a second cell including a magnetic tunnel junction (MTJ) disposed on and having a free magnetic layer and a pinned magnetic layer interposed therebetween, and a first cell from a first position of the first electrode.
  • the control method of a semiconductor device comprising driving the input circuit.
  • information of the first cell and the second cell may be read by applying a current to the first output circuit and the second output circuit.
  • a semiconductor device based on spin orbit torque (SOT) effect may include a first electrode; A cell including a magnetic tunnel junction (MTJ) disposed on the first electrode and having a free magnetic layer and a pinned magnetic layer interposed therebetween; And a voltage circuit electrically connected to the cell to apply a voltage between the free magnetic layer and the fixed magnetic layer, wherein the voltage applied by the voltage circuit controls the threshold current value of the cell.
  • SOT spin orbit torque
  • an input circuit to which a current is applied between a first position and a second position disposed with the cell in the first electrode; And a voltage circuit configured to apply a voltage between the free magnetic layer and the pinned magnetic layer.
  • a method of controlling a semiconductor device based on a spin orbit torque (SOT) effect includes an input circuit in which a current is applied to a first electrode including a first position and a second position.
  • a control method of a semiconductor device comprising a write voltage circuit for applying a voltage between a fixed magnetic layer disposed over an insulating layer and a free magnetic layer, wherein the write voltage circuit is driven to drive a voltage between the fixed magnetic layer and a free magnetic layer. Applying and changing a threshold current value of the cell; And storing the information in the cell by driving the write current circuit, applying a current to the first electrode, and changing a magnetization direction of the free magnetic layer.
  • MTJ magnetic tunnel junction
  • a semiconductor device based on spin orbit torque (SOT) effect may include a first electrode; A cell disposed on the first electrode and including a magnetic tunnel junction (MTJ) in which a free magnetic layer and a fixed magnetic layer are disposed with a structure in which an insulating layer and a control layer are bonded to each other; And a control voltage gate for applying a voltage between the free magnetic layer and the fixed magnetic layer, wherein the control layer controls an electrical level at an interface between the free magnetic layer and the insulating layer by a voltage applied to the control voltage gate, The threshold current value of the cell is controlled as the control layer controls the electrical level.
  • MTJ magnetic tunnel junction
  • a logic semiconductor device based on a spin orbit torque (SOT) effect includes: a first input terminal configured to apply current to a first electrode including a first position and a second position; A magnetic tunnel junction (MTJ) disposed between the first and second positions of the first electrode and having a free magnetic layer and a fixed magnetic layer interposed therebetween with a structure in which an insulating layer and a control layer are bonded to each other.
  • SOT spin orbit torque
  • a first cell and a second cell An output terminal for outputting an output value obtained by adding the value generated by the current passing through the first input terminal and the first cell and the value generated by the current passing through the first input terminal and the second cell; And a second input terminal configured to apply a voltage between the free magnetic layer and the fixed magnetic layer of the first cell and the second cell, in accordance with a level of an input value input to the first input terminal and the second input terminal.
  • the output value output from the output terminal is divided into digital O or digital 1.
  • a logic orbit based spin orbit torque (SOT) effect may include an input circuit configured to apply a current to a first electrode including a first position and a second position; A magnetic tunnel junction (MTJ) disposed between the first and second positions of the first electrode and having a free magnetic layer and a fixed magnetic layer interposed therebetween with a structure in which an insulating layer and a control layer are bonded to each other. A first cell and a second cell; And a first input terminal configured to apply a voltage between the free magnetic layer and the pinned magnetic layer of the first cell.
  • MTJ magnetic tunnel junction
  • a second input terminal for applying a voltage between the free magnetic layer and the pinned magnetic layer of the second cell; And an output terminal for outputting an output value obtained by adding the value generated by the current passing through the first electrode and the first cell and the value generated by the current passing through the first electrode and the second cell.
  • the output value output from the output terminal is divided into digital O or digital 1 according to the level of the input value input to the first input terminal and the second input terminal. do.
  • a logic semiconductor device based on a spin orbit torque (SOT) effect includes: a first input terminal configured to apply a current to a first electrode including a first position and a second position; A free magnetic layer disposed between the first and second positions of the first electrode and disposed on the first electrode, an insulating layer disposed on the free magnetic layer, a control layer disposed on the insulating layer, and the A cell including a magnetic tunnel junction (MTJ) including a pinned magnetic layer disposed on the control layer; A second input terminal for applying a voltage between the free magnetic layer and the pinned magnetic layer of the cell; And an output terminal for outputting a value generated by the current passing through the first electrode and the cell.
  • the output terminal is output from the output terminal according to a level of an input value input to the first input terminal and the second input terminal. The output is divided into digital O or digital 1.
  • a logic semiconductor device based on a spin orbit torque (SOT) effect includes a first input terminal configured to apply a current to a first electrode; A first cell disposed on the first electrode and including a magnetic tunnel junction (MTJ) in which a free magnetic layer and a fixed magnetic layer are disposed with a structure in which an insulating layer and a control layer are bonded to each other; A first voltage gate applying a voltage between the free magnetic layer and the pinned magnetic layer of the first cell; Magnetic Tunnel Junction (MTJ) disposed on a second electrode receiving the current passing through the first cell and having a structure in which an insulating layer and a control layer are bonded to each other, and a free magnetic layer and a fixed magnetic layer are disposed.
  • MTJ magnetic tunnel junction
  • a second cell comprising a; A second voltage gate applying a voltage between the free magnetic layer and the pinned magnetic layer of the second cell; An output terminal for outputting an output value output through the second cell; And an input circuit through which a current applied from the first input terminal flows along a first electrode, a first cell, and a second electrode. And an output circuit through which current applied from the first input terminal flows along the first electrode, the first cell, and the second cell.
  • the semiconductor device has a high speed of storing, recognizing and transferring information, and low power consumption.
  • logic gates such as AND, OR, NAND, and NOR may be implemented.
  • SOT spin orbit torque
  • SOT spin orbit torque
  • FIG. 4 illustrates an Anomalous Hall Effect (AHE) voltage measurement in a semiconductor device based on spin orbit torque (SOT) effect according to an embodiment of the present invention.
  • AHE Anomalous Hall Effect
  • SOT spin orbit torque
  • FIG 5 illustrates a state change of the first cell and the second cell according to the magnetic field.
  • FIG. 6 illustrates a state change of the first cell and the second cell according to the current.
  • FIG. 7 illustrates a change in magnetization direction of all cells according to a magnetic field.
  • FIG. 9 illustrates a semiconductor device based on spin orbit torque (SOT) effect according to another embodiment of the present invention.
  • FIG. 10 illustrates a semiconductor device based on spin orbit torque (SOT) effect according to another embodiment of the present invention.
  • FIG. 11 illustrates that the magnetization direction of the free magnetic layer is changed by a current applied to the first electrode in an environment in which the semiconductor device of FIG. 10 is free of magnetic fields.
  • SOT spin orbit torque
  • FIG. 13 illustrates a spin orbit torque (SOT) effect-based semiconductor device including an input circuit and a voltage circuit.
  • SOT spin orbit torque
  • FIG. 14 illustrates an experimental schematic for measuring anomalous hole resistance of the semiconductor device of FIG. 11.
  • SOT spin orbit torque
  • 19 is a schematic diagram of an experimental cell.
  • SOT spin orbit torque
  • FIG. 21 illustrates a semiconductor device based on spin orbit torque (SOT) effect according to another embodiment of the present invention.
  • FIG. 22 is a view illustrating a semiconductor device based on spin orbit torque (SOT) effect according to another embodiment of the present invention.
  • FIG. 23 is a diagram illustrating anomalous hall effect (AHE) voltage measurement in a semiconductor device based on a spin orbit torque (SOT) effect according to another embodiment of the present invention.
  • AHE anomalous hall effect
  • SOT spin orbit torque
  • 24 to 26 illustrate a variation of an anomalous hole effect on a magnetic field according to oxidation time of a control layer of the semiconductor device of FIG. 23.
  • FIG. 27 illustrates changes in the amount of change in the vertical anisotropy field ( ⁇ H k ) and the amount of change in the threshold current ( ⁇ I c ) according to the oxidation time of the control layer of the semiconductor device of FIG. 23.
  • FIG. 31 is a view illustrating a semiconductor device based on spin orbit torque (SOT) effect according to another embodiment of the present invention.
  • FIG. 32 is a diagram illustrating anomalous hall effect (AHE) voltage measurement in a semiconductor device based on spin orbit torque (SOT) effect according to another embodiment of the present invention.
  • AHE anomalous hall effect
  • SOT spin orbit torque
  • FIG. 33 illustrates input values of the first input terminal and the second input terminal of the semiconductor device of FIG. 32 and corresponding values measured at the output terminals of the first and second cells.
  • SOT spin orbit torque
  • FIG. 35 illustrates a semiconductor device based on spin orbit torque (SOT) effect according to another embodiment of the present invention including an input circuit.
  • SOT spin orbit torque
  • FIG. 36 illustrates an Anomalous Hall Effect (AHE) voltage measurement in a semiconductor device based on a spin orbit torque (SOT) effect according to another embodiment of the present invention.
  • AHE Anomalous Hall Effect
  • SOT spin orbit torque
  • 37 and 38 illustrate anomalous hole effects and magnetization inversions of the first and second cells of the semiconductor device of FIG. 36.
  • FIG. 39 illustrates values measured at the output terminals of the first cell and the second cell by input values of the first input terminal and the second input terminal of the semiconductor device of FIG. 36 and current applied by the input circuit.
  • FIG. 40 is a diagram illustrating anomalous hall effect (AHE) voltage measurement in a semiconductor device based on a spin orbit torque (SOT) effect according to another embodiment of the present invention.
  • AHE anomalous hall effect
  • SOT spin orbit torque
  • FIG. 41 illustrates a semiconductor device based on spin orbit torque (SOT) effect according to another embodiment of the present invention.
  • FIG. 42 illustrates an Anomalous Hall Effect (AHE) voltage measurement in a semiconductor device based on a spin orbit torque (SOT) effect according to another embodiment of the present invention.
  • AHE Anomalous Hall Effect
  • SOT spin orbit torque
  • FIG. 43 illustrates anomalous hole effects and magnetization inversions of cells of the semiconductor device of FIG. 42.
  • FIG. 44 illustrates values measured at an output terminal according to input values of a first input terminal and a second input terminal of the semiconductor device of FIG. 42.
  • SOT 45 is a view illustrating a semiconductor device based on spin orbit torque (SOT) effect according to another embodiment of the present invention.
  • FIG. 46 illustrates a spin orbit torque (SOT) effect-based semiconductor device according to another embodiment of the present invention including an input circuit and an output circuit.
  • SOT spin orbit torque
  • a spin orbit torque (SOT) effect-based semiconductor device 1000 may include a first electrode; And a first cell and a second cell connected to the first electrode, wherein the first cell and the second cell are disposed on the first electrode, respectively, and the free magnetic layer and the fixed magnetic layer are interposed therebetween.
  • a magnetic tunnel junction disposed therein, wherein the first cell and the second cell are each free when the current applied in the plane of the first electrode exceeds a threshold current value of each cell; The magnetization direction of the magnetic layer is changed, and the threshold current values of the first cell and the second cell are different from each other.
  • the first electrode 1100 may supply a current to the first cell 1210 and the second cell 1220, and specifically, the current may be a spin polarization current that controls the magnetization direction of the magnetic material. Electrical or magnetic characteristics of the first cell 1210 and the second cell 1220 may be changed by the current flowing on the first electrode 1100. Since the first electrode 1100 changes characteristics of each cell, the first electrode 1100 may serve as a write line in the semiconductor device 1000.
  • the apparatus may further include a current control switch controlling a current applied to the first electrode.
  • the free magnetic layers 1211 and 1221 may have vertical anisotropy characteristics in which magnetization directions are aligned in a direction perpendicular to the stacking direction.
  • the free magnetic layers 1211 and 1221 may be changed by a horizontal current flowing on the first electrode 1100 in an electrical or magnetic characteristic, in particular, a magnetization direction, and the horizontal current may be changed from the first electrode in the first electrode.
  • the current may be controlled by an input circuit to which a current is applied between the first position and the second position disposed with the first cell and the second cell interposed therebetween.
  • the first electrode 1100 may include a conductive material. More preferably, the first electrode 1100 may include a heavy metal. Since the first electrode 1100 includes a heavy metal, magnetic properties such as magnetization directions of the free magnetic layers 1211 and 1221 of the first cell 1210 and the second cell 1220 may be changed. As described above, since the spin orbit torque is used, the semiconductor device 1000 according to the embodiment of the present invention has a high speed of storing, recognizing and transferring information, and low power consumption.
  • the free magnetic layers 1211 and 1221 are free magnetic layers capable of changing magnetic properties such as magnetization directions, and the magnetic properties of the free magnetic layers 1211 and 1221 may be changed by surrounding electrical and magnetic properties.
  • the first electrode 1100 may have perpendicular anisotropy with respect to the stacked surfaces of the free magnetic layers 1211 and 1221.
  • the free magnetic layers 1211 and 1221 may include at least one of iron (Fe), cobalt (Co), nickel (Ni), boron (B), silicon (Si), platinum (Pt), palladium (Pd), and alloys thereof. It may include.
  • the magnetic properties of the free magnetic layers 1211 and 1221 does not change.
  • a sufficient amount of current flows in the first electrode 1100 to change the magnetic properties of the free magnetic layers 1211 and 1221 so that the magnetic properties of the free magnetic layers 1211 and 1221 are changed.
  • the value may be referred to as the critical current of the free magnetic layers 1211 and 1221. That is, the electrical or magnetic characteristics of the free magnetic layers 1211 and 1221 may be changed by flowing a current above a threshold current through the first electrode 1100.
  • the free magnetic layer 1211 of the first cell 1210 and the second cell 1220. 1221 may be selectively changed. For example, when the threshold current value of the free magnetic layer 1211 of the first cell 1210 is greater than the threshold current value of the free magnetic layer 1221 of the second cell 1220, the first electrode 1100 may be formed. The first cell 1210 and the second cell 1220 may flow even if a current smaller than the threshold current of the free magnetic layer 1211 of the first cell 1210 and the threshold current value of the free magnetic layer 1221 of the second cell 1220 flows. ) There is no change in magnetic properties.
  • the first electrode 1100 flows.
  • the magnetic characteristics of both the cell 1210 and the second cell 1220 change.
  • a current flowing through the first electrode 1100 is smaller than the threshold current value of the free magnetic layer 1211 of the first cell 1210 and greater than the threshold current value of the free magnetic layer 1221 of the second cell 1220, the current flows.
  • the magnetic characteristics of the first cell 1210 are not changed, but the magnetic characteristics of the second cell 1220 are changed.
  • the first cell 1210 and the second cell 1220 disposed on the first electrode 1100 simultaneously or magnetically characterize each cell through the magnitude of the current applied to the first electrode 1100. Can be changed selectively.
  • the first cell 1210 and the second cell 1220 may each include a magnetic tunnel junction structure in which the free magnetic layers 1211 and 1221 and the pinned magnetic layers 1213 and 1223 are separated by the insulating layers 1212 and 1222. Can be. More specifically, the first cell 1210 and the second cell 1220 may be disposed on the insulating layers 1212 and 1222 on the free magnetic layers 1211 and 1221, and the insulating layers 1212 and 1222. The pinned magnetic layers 1213 and 1223 may be disposed on the free magnetic layers 1211 and 1221 and the pinned magnetic layers 1213 and 1223 with the insulating layers 1212 and 1222 interposed therebetween.
  • the pinned magnetic layers 1213 and 1223 may be pinned magnetic layers having a fixed magnetization direction, and may include a material having a magnetization direction in a direction perpendicular to the stacked surface, that is, a material having vertical anisotropy. More specifically, the pinned magnetic layers 1213 and 1223 may include iron (Fe), cobalt (Co), nickel (Ni), boron (B), silicon (Si), silicon (Si), zirconium (Zr), and platinum (Pt). ), Palladium (Pd) and alloys thereof.
  • the pinned magnetic layers 1213 and 1223 may include a magnetic layer and an antiferromagnetic layer.
  • the pinned magnetic layers 1213 and 1223 may be artificial antiferromagnetic layers. More specifically, the pinned magnetic layers 1213 and 1223 may be artificial antiferromagnetic structures having a three-layer structure of a magnetic layer, a conductive layer, and a magnetic layer, and the antiferromagnetic layer may be iridium (Ir), platinum (Pt), or iron (Fe).
  • Manganese (Mn) and alloys thereof or oxides of Ni, Co, Fe and materials of the alloys, and the artificial antiferromagnetic structure is iron (Fe), cobalt (Co), nickel (Ni), boron (B) , Magnetic layer composed of silicon (Si), zirconium (Zr), platinum (Pt), palladium (Pd) and alloys thereof, ruthenium (Ru), copper (Cu), platinum (Pt), tantalum (Ta), titanium ( Ti), tungsten (W) or the like.
  • An insulating layer 1222 may be disposed between the pinned magnetic layers 1213 and 1223 and the free magnetic layers 1211 and 1221.
  • the insulating layer 1222 limits the flow of current between the pinned magnetic layers 1213 and 1223 and the free magnetic layers 1211 and 1221.
  • the insulating layer 1222 is not particularly limited, but may include at least one of aluminum oxide, magnesium oxide, tantalum oxide, and zirconium oxide.
  • the free magnetic layers 1211 and 1221, the insulating layer 1222, and the fixed magnetic layers 1213 and 1223 are general processes for thin film deposition, for example, atomic layer deposition (ALD), chemical vapor deposition (CVD), and physical vapor deposition (PVD). It can be formed by the method of). Each thickness may be several nm to several tens nm, and is not particularly limited.
  • the pinned magnetic layers 1213 and 1223 of the first cell 1210 and the second cell 1220 may be connected to the second electrode 1300.
  • the electrical and magnetic characteristics of each cell may be determined through the second electrode 1300. Therefore, the second electrode 1300 may serve as a read line in the semiconductor device 1000.
  • the second electrode 1300 may include a conductive material.
  • the second electrode 1300 is not particularly limited, and may include at least one of nickel (Ni), tungsten (W), copper (Cu), and an alloy thereof.
  • the electrical or magnetic characteristics of the first cell 1210 and the second cell 1220 may be changed by the magnitude of the current applied to the first electrode 1100.
  • magnetic properties such as magnetization directions of the free magnetic layers 1211 and 1221 included in each cell may be changed.
  • the change in the magnetization direction of the free magnetic layers 1211 and 1221 may depend on the magnitude of the current flowing through the first electrode 1100 or the magnitude of the surrounding magnetic field.
  • the free magnetic layers 1211 and 1221 and the fixed magnetic layers 1213 and 1223 are formed. Does not change magnetic properties.
  • the magnetization direction of the free magnetic layer 1211 may be changed in two directions as indicated by an arrow pointing up and down.
  • the magnetization direction of the pinned magnetic layer 1213 may not change as indicated by an upward facing arrow.
  • a semiconductor device may include an input circuit in which a current is applied between a first position and a second position in which the first and second cells are disposed between the first and second cells.
  • the information is stored in the first cell or the second cell by the current, and the information can be read by measuring electrical characteristics of the first output circuit and the second output circuit.
  • the input circuit may change an electrical or magnetic property of the free magnetic layer by flowing a current above a threshold current to a first electrode including a first position and a second position.
  • FIG. 3 illustrates a circuit diagram of a semiconductor device according to an exemplary embodiment of the present invention including an input circuit, a first output circuit, and a second output circuit.
  • the input circuit may apply a current between a first position and a second position disposed at the first electrode with the first cell and the second cell interposed therebetween, and writing block. ),
  • the first output circuit may be a current flowing from the first position of the first electrode through the first cell, the source line is connected to the first cell, the current flowing on the first electrode It may have a path output through the amplifier SA through a control transistor, the first cell and a read line connected to the first cell.
  • the second output circuit may be a current flowing from the first position of the first electrode through the second cell, the source line is connected to the first cell, the current flowing on the first electrode It may have a path output through the amplifier SA through a control transistor, the second cell, and a read line connected to the second cell.
  • the first output circuit applies current through a source line connected to the first cell and an output circuit connected to the first cell, so that the information stored in the first cell is obtained. As current flows from the first position of the first electrode through the first cell, information can be read by measuring the electrical properties of the first cell.
  • the second output circuit applies current through a source line connected to the second cell and an output circuit connected to the second cell, and stores information stored in the second cell. As current flows from the first position of the first electrode through the second cell, information can be read by measuring the electrical properties of the first cell.
  • the first cell 1210 and the second cell 1220 may include free magnetic layers 1211 and 1221 in which magnetic properties may be changed by surrounding current or magnetism.
  • It may further include a second electrode 1300 connected to.
  • the free magnetic layers 1211 and 1221, the insulating layers 1212 and 1222, the pinned magnetic layers 1213 and 1223, the first electrode 1100, and the second electrode 1300 may be the same as described above.
  • the current applied to the first electrode 1100 is controlled through the current control switch.
  • the current control switch When the current control switch is turned on, current flows in the first electrode 1100, and the free magnetic layers 1211 and 1221 of the first cell 1210 and the second cell 1220 are connected to the first electrode 1100. The current flowing through the electrode 1100 is affected. Accordingly, the magnetization direction of the first cell 1210 and the second cell 1220 may be changed by the current supplied to the first electrode 1100.
  • the current control switch may be a current control switch used for current or voltage control in the semiconductor device 1000, and the material, shape, and function thereof are not particularly limited.
  • the current control switch may be a current control switch used to control a current applied to a write line such as a DRAM.
  • An example of a current control switch 2400 is shown in FIG. 9.
  • the magnetic field such as the magnetization direction of the free magnetic layers 1211 and 1221 of the first cell 1210 and the second cell 1220 is connected to the first electrode 1100.
  • the magnetic characteristics of the first cell 1210 and the second cell 1220 are changed.
  • the magnetization direction of any one of the free magnetic layers 1211 and 1221 of the first cell 1210 and the second cell 1220 is connected to the first electrode 1100.
  • the magnetic properties of the first cell 1210 and the second cell 1220 are selectively changed.
  • the magnetic characteristics of the first cell 1210 and the second cell 1220 are maintained in a changed state so that information may be stored in the cell.
  • the magnetic characteristics of each cell that is, information stored in each cell can be known.
  • the first cell 1210 and the second cell 1220 are currents that change magnetic characteristics.
  • the magnitude, i.e., the critical current can be different.
  • the behavior of cells having different threshold currents will be described with reference to FIGS. 4 to 6.
  • FIG. 4 is a diagram illustrating anomalous hall effect (AHE) voltage measurement in a semiconductor device 1000 based on spin orbit torque (SOT) effect according to an embodiment of the present invention.
  • AHE anomalous hall effect
  • SOT spin orbit torque
  • 5 illustrates a state change of the first cell 1210 and the second cell 1220 according to the magnetic field using the measuring method of FIG. 4
  • FIG. 6 illustrates a first change of the current using the measuring method of FIG. 4.
  • a state change of the cell 1210 and the second cell 1220 is shown.
  • FIG. 5 and FIG. 6 illustrate changes in states of the free magnetic layers 1211 and 1221 of each cell.
  • the first cell 1210 is disposed by applying a current to the first electrode 1100 and disposing a first cell 1210 and a second cell 1220 having different threshold currents from each other in the presence of an external magnetic field. And anomalous hall resistance (RH) of the second cell 1220 may be measured.
  • RH anomalous hall resistance
  • the magnetization directions of the first cell 1210 and the second cell 1220 are individually changed up and down according to the magnitude of the magnetic field. It can be seen that the magnetic characteristics of the cell 1210 and the second cell 1220 are different from each other.
  • the magnetization directions of the first cell 1210 and the second cell 1220 are reversed in the up and down directions according to the current applied to the first electrode 1100.
  • the threshold current at which the magnetization direction is changed from Up to Down is ⁇ 11.5 mA
  • the threshold current at which the magnetization direction is changed from Down to Up is +9.5 mA
  • the threshold current at which the magnetization direction is changed from Up to Down is ⁇ 13.5 mA
  • the threshold current at which the magnetization direction is changed from Down to Up is +11.5 mA.
  • FIG. 9 illustrates a semiconductor device 2000 based on a spin orbit torque (SOT) effect according to another embodiment of the present invention.
  • SOT spin orbit torque
  • six cells 2210, 2220, 2230, 2240, 2250, and 2260 are connected to the first electrode 2100, and a current applied to the first electrode 2100 is one connected to the first electrode 2100. It is controlled by the input circuit 2400 of.
  • the six cells 2210, 2220, 2230, 2240, 2250, and 2260 may have different threshold currents for changes in magnetic properties. At this time, if a current having a value lower than the lowest threshold current value among the threshold current values of the six cells 2210, 2220, 2230, 2240, 2250, and 2260 is applied to the first electrode 2100, the six cells 2210, The magnetic properties of 2220, 2230, 2240, 2250, and 2260 do not change.
  • the threshold current values of the six cells 2210, 2220, 2230, 2240, 2250, and 2260 if a current having a value equal to or higher than the largest threshold current value is applied to the first electrode 2100, the six cells 2210 and 2220 are applied. , 2230, 2240, 2250, 2260 all change their magnetic properties.
  • the threshold current values of the six cells 2210, 2220, 2230, 2240, 2250, and 2260 if the current between the highest threshold voltage value and the lowest threshold current value is applied to the first electrode 2100, the six cells 2210. 2220, 2230, 2240, 2250, and 2260 may change only magnetic properties of some cells.
  • information for example, Anomalous Hall Resistance (RH)
  • RH Anomalous Hall Resistance
  • the information that can be implemented through the six cells is Up (Up)-Up (Up)-Up (Up)-Up (Up)-Up (Up), Up (Up)- Up-Up-Up-Up-Down-Down, Up-Up-Up-Up-Up-Down-Down Down, Up-Up-Up-Up-Up-Down-Down-Down, Up-Up-Up-Up-Down-Down Down-Down-Down, Up-Down-Down-Down-Down, Down-Down Down-Down-Down-Down-Down-Down-Up, Down-Down-Down-Down-Down-Down-Up-Up Up, Down-Down-Down-Down-Down-Up-Up-Up-Up, Down-Down-Down-Up ( Up-Up-Up, Down-Down-Up-Up-Up-Up-Up-Up-Up-Up, Down-Up Up-Up-Up-Up-Up-Up-Up-Up-Up-Up
  • one switch When one switch is connected to one cell to control a cell, one switch may control two pieces of information.
  • the semiconductor device 2000 based on the spin orbit torque (SOT) effect according to the embodiment of the present invention illustrated in FIG. 9 each state of six cells may be controlled by one switch. 12 kinds of information can be controlled. Accordingly, the semiconductor device 2000 based on the spin orbit torque (SOT) effect according to the embodiment of the present invention has higher information on the number of switches than the conventional semiconductor device in which one switch is connected to one cell. It can have a degree of integration. Therefore, the semiconductor device 2000 according to the embodiment of the present invention can be highly integrated, thereby improving performance of the semiconductor device 2000 and reducing manufacturing costs.
  • FIG. 10 illustrates a semiconductor device 3000 based on spin orbit torque (SOT) effect according to another embodiment of the present invention.
  • the first electrode 3100 may be divided into an upper electrode 3110 and a lower electrode 3120.
  • the lower electrode of the first electrode may comprise a heavy metal, in particular tantalum (Ta), and the upper electrode of the first electrode is disposed on the lower electrode and comprises an antiferromagnetic material, in particular iridium-manganese (IrMn) can do.
  • IrMn iridium-manganese
  • FIG. 11 illustrates that the magnetization direction of the free magnetic layer 3211 is applied to the current applied to the first electrode 3100 in an environment in which the semiconductor device 3000 based on the spin orbit torque (SOT) effect of FIG. 10 does not have a magnetic field. It is shown by the change.
  • a lower electrode of the first electrode 3100 includes tantalum (Ta), an upper electrode of iridium-manganese (IrMn), a free magnetic layer 3211 of CoFeB, and an insulating layer 3212 of MgO. 3000), and then applying an electric current to the first electrode 3100 to measure the anomalous hole resistance.
  • a first ferromagnetic layer including a magnetic material on an upper electrode including an antiferromagnetic material, the magnetic properties of the free magnetic layer 3211 may be more easily obtained without applying an external magnetic field. Can change.
  • a method of controlling a semiconductor device based on a spin orbit torque (SOT) effect includes an input circuit in which a current is applied between a first position and a second position of a first electrode, and the first electrode.
  • a first cell and a second cell including a magnetic tunnel junction (MTJ) disposed on and having a free magnetic layer and a pinned magnetic layer interposed therebetween, and a first cell from a first position of the first electrode.
  • the control method of a semiconductor device comprising driving the input circuit. And storing information in the first cell by applying a current to the first electrode, and driving information in the input circuit, and storing information in the second cell by applying a current to the first electrode.
  • the current may be a spin polarization current that controls a magnetization direction of a magnetic material.
  • the electrical or magnetic characteristics of the first cell may be changed by the applied current.
  • the current may be a spin polarization current that controls a magnetization direction of a magnetic material.
  • the electrical or magnetic characteristics of the second cell may be changed by the applied current.
  • the first cell and the second cell may have different threshold current values for storing information.
  • a method of controlling a semiconductor device based on a spin orbit torque (SOT) effect includes applying current to the first output circuit and the second output circuit, thereby applying the current to the first cell and the second cell.
  • the method may further include reading the information.
  • the second magnetic layer of the first cell 1210 and the second cell 1220 may be connected to the second electrode 1300, and may determine electrical and magnetic characteristics of each cell through the second electrode 1300.
  • FIG. 7 and 8 illustrate a method in which a plurality of cells included in the semiconductor device 1000 based on the spin orbit torque (SOT) effect of FIG. 4 is controlled using one current control switch.
  • SOT spin orbit torque
  • FIG. 7 and 8 illustrate a change in magnetization direction of the semiconductor device 1000 based on the spin orbit torque (SOT) effect of FIG. 4.
  • 7 illustrates the change in magnetization direction of all cells, and shows the magnetization direction of all cells according to the magnetic field.
  • 8 illustrates a change in the magnetization direction of the entire cell, and shows that the anomalous hole voltage changes as the current flowing through the first electrode changes.
  • FIG. 7 and FIG. 8 illustrate changes in the magnetization direction of the free magnetic layer.
  • the first cell 1210 and the second The magnetization direction of the cell 1220 changes in the down direction. This is because the applied current ⁇ 13.5 mA is equal to or greater than the threshold current in the up-down direction of the first cell 1210 and the second cell 1220.
  • +9.5 mA is applied to the first electrode 1100, only the magnetization direction of the first cell 1210 is changed from down to up. This means that the applied current +9.5 mA corresponds to the threshold current in the down-up direction of the first cell 1210, but the threshold in the down-up direction of the second cell 1220.
  • the magnetization direction of the second cell 1220 is also changed from down to up. This is because the applied current +11.5 mA is equal to or greater than the threshold current in the Down-Up direction of the first cell 1210 and the second cell 1220.
  • -11.5 mA is applied to the first electrode 1100, only the magnetization direction of the first cell 1210 is changed from the up direction to the down direction. This means that -11.5 mA applied corresponds to the up-down threshold current of the first cell 1210, but the up-down threshold current of the second cell 1220. Because it is smaller.
  • the anomalous hall resistance (RH) value of the semiconductor device 1000 may have multiple levels.
  • the multi-level is controlled by controlling the current of the first electrode 1100.
  • Anomalous Hall Resistance (R H ) can be realized.
  • a semiconductor device 6000 based on a spin orbit torque (SOT) effect may include a first electrode; A cell including a magnetic tunnel junction (MTJ) disposed on the first electrode and having a free magnetic layer and a pinned magnetic layer interposed therebetween; And a cell control electrode electrically connected to the cell to apply a voltage between the free magnetic layer and the fixed magnetic layer, wherein the voltage applied by the cell control electrode controls a threshold current value of the cell. do.
  • MTJ magnetic tunnel junction
  • the first electrode, the insulating layer, the free magnetic layer, and the pinned magnetic layer may be the same as the contents of the first electrode, the insulating layer, the free magnetic layer, and the pinned magnetic layer.
  • a gate insulating layer 6610 and 6620 may be further included between the cell control electrodes 6510 and 6520 and the cells 6210 and 6220.
  • the cells 6210 and 6220 include materials and configurations in which electrical or magnetic properties may be changed by voltages applied by the cell control electrodes 6510 and 6520.
  • the electrical or magnetic property may be a magnitude of a threshold current for changing the magnetization direction of the cells 6210 and 6220.
  • the conditions necessary for inputting information into the cells 6210 and 6220 may be changed. For example, a voltage may be applied to the cells 6210 and 6220 to change the threshold current value for changing the magnetization direction of the cells 6210 and 6220. In this case, even if a specific current is applied to the write line, the magnetization directions of the cells 6210 and 6220 may not be changed. That is, the conditions for writing the cells 6210 and 6220 may be changed, and accordingly, current values, capacitances, and the like applied to the write lines of the semiconductor device may be controlled.
  • the cells 6210 and 6220 are two or more, and electrical characteristics of the cells 6210 and 6220 are controlled by voltages applied by the respective cell control electrodes 6510 and 6520 connected to the cells 6210 and 6220. Each can be controlled. By applying different voltages to the cells 6210 and 6220 through voltages applied through the respective cell control electrodes 6510 and 6520, the current value required for inputting information into the cells 6210 and 6220 is increased. It can be set differently.
  • the cells 6210 and 6220 include free magnetic layers 6211 and 6221, and voltages applied to the cell control electrodes 6510 and 6520 may control electrical or magnetic properties of the free magnetic layers 6211 and 6221.
  • a semiconductor device 6000 may include a first electrode 6100; Cells 6210 and 6220 electrically connected to the first electrode 6100 and including free magnetic layers 6211 and 6221; Insulating layers 6610 and 6620 disposed on the free magnetic layers 6221 and 6221 and cell control electrodes 6510 and 6520 disposed on the insulating layers 6610 and 6620 may be included.
  • the electrical or magnetic properties of the free magnetic layers 6211 and 6221 may be changed by voltages applied to the cell control electrodes 6510 and 6520. As described above, the characteristics of the cells 6210 and 6220 may be changed through the cell control electrodes 6510 and 6520.
  • a semiconductor device 6000 based on a spin orbit torque (SOT) effect may include a current between a first position and a second position disposed between the cells at the first electrode. An input circuit to which is applied; And a voltage circuit configured to apply a voltage between the free magnetic layer and the pinned magnetic layer.
  • SOT spin orbit torque
  • FIG. 13 illustrates an input circuit and a voltage circuit of a semiconductor device based on a spin orbit torque (SOT) effect according to another embodiment of the present invention.
  • SOT spin orbit torque
  • the input circuit may apply a current to a first electrode including a first position and a second position, and control the magnitude of the applied current.
  • a current may be applied between a first position and a second position where the cell is disposed between the first electrode, a writing block, a source line, and a source line.
  • the input circuit may change an electrical or magnetic property of the free magnetic layer by flowing a current above a threshold current to a first electrode including a first position and a second position.
  • the apparatus may further include a current control switch controlling a current applied to the input circuit.
  • the voltage circuit may apply a voltage between the free magnetic layer and the fixed magnetic layer of the cell, and the threshold current value of the cell may be controlled by controlling the electrical level of the cell.
  • the voltage circuit converts a transistor connected to a second electrode of the cell through the first bit line to an on state, thereby applying a voltage between the free magnetic layer and the pinned magnetic layer of the cell. Can be authorized.
  • the voltage circuit may be formed along a writing block, a source line, a first electrode, a cell, and a read line.
  • FIG. 14 illustrates an experimental schematic diagram for measuring anomalous hole resistance of the semiconductor device of FIG. 12, and FIGS. 15 to 17 illustrate anomalous hole resistance measured using FIG. 14.
  • the first electrode 6100 was formed to have a thickness of 5 nm using Ta, and the first and second cells 6610 and 6620 including the free magnetic layer were formed to have a thickness of 1 nm using CoFeB.
  • Magnesium oxide (MgO), aluminum oxide (AlOx) and zirconium oxide (ZrOx) were formed on the first and second cells 6610 and 6620 to 1.6 nm, 1.5 nm and 40 nm, respectively.
  • the first and second cell control electrodes 6510 and 6520 were formed using ruthenium (Ru).
  • Ru ruthenium
  • V G1 and V G2 were applied to the cell control electrodes 6510 and 6520 disposed on the cells 6210 and 6220, respectively, and a current was applied to the first electrode 6100.
  • VG1 and VG2 were applied by varying from-several tens V to + several tens V.
  • FIG. 18 illustrates a semiconductor device based on spin orbit torque (SOT) effect according to another embodiment of the present invention.
  • a semiconductor device 7000 based on spin orbit torque (SOT) effect may include a first electrode 7100; The insulating layers 7212 and 7222 and the insulating layers 7212 and 7222 electrically connected to the first electrode 7100 and disposed on the free magnetic layers 7141 and 7221 and the free magnetic layers 7121 and 7221.
  • a cell comprising pinned magnetic layers 7213 and 7223 disposed therein; And cell control electrodes 7510 and 7520 disposed on the pinned magnetic layers 7213 and 7223.
  • the insulating layers 7212 and 7222 disposed under the pinned magnetic layers 7213 and 7223 may serve as gate insulating layers.
  • the cell control electrodes 7510 and 7520 apply current to the pinned magnetic layers 7213 and 7223, and electrically or magnetically of the free magnetic layers 7121 and 7221 by voltages applied to the pinned magnetic layers 7213 and 7223. Properties can change. As such, the characteristics of the cells 7210 and 7220 may be changed through the cell control electrodes 7510 and 7520.
  • the electrical or magnetic properties of the free magnetic layers 7141 and 7221 are changed by voltages applied to the pinned magnetic layers 7213 and 7223 (Electric-field-assisted switching). in magnetic tunnel junctions, Nature Materials, Volume: 11, Pages: 64-68, Year published: (2012)).
  • an experiment cell of the structure shown in FIG. 19 was made and tested.
  • the test cell 8000 was formed of a free magnetic layer 8100, an insulating layer 8200 disposed on the free magnetic layer 8100, and a fixed magnetic layer 8300 disposed on the insulating layer 8200.
  • the free magnetic layer 8100 formed CoFeB at a thickness of 1.3 nm
  • the insulating layer 8200 formed MgO at a thickness of 1.4 nm
  • the pinned magnetic layer 8300 formed CoFeB at a thickness of 1.6 nm. Electrodes were connected to the free magnetic layer 8100 and the pinned magnetic layer 8300, respectively, to apply a voltage to the pinned magnetic layer 8300. At this time, it was observed that the pinned magnetic layer 8300 acts as a gate electrode and the insulating layer 8200 acts as a gate oxide film to change the electrical and magnetic properties of the free magnetic layer 8100.
  • the first electrode may include a conductive material. More preferably, the first electrode may include a heavy metal. When the first electrode contains a heavy metal, magnetic properties such as the magnetization direction of the free magnetic layer of the cell can be changed. As described above, since the spin orbit torque is used, the semiconductor device according to the embodiment of the present invention has a high speed of storing, recognizing and transferring information, and low power consumption.
  • the free magnetic layer may be capable of changing magnetic properties such as a magnetization direction.
  • the magnetic properties of the free magnetic layer can be altered by the surrounding electrical and magnetic properties. In addition, it may have perpendicular anisotropy with respect to the laminated surface of the first electrode-free magnetic layer.
  • the free magnetic layer may include at least one of iron (Fe), cobalt (Co), nickel (Ni), boron (B), silicon (Si), platinum (Pt), palladium (Pd), and alloys thereof.
  • the free magnetic layer may have a perpendicular anisotropy property in which the magnetization direction is aligned in a direction perpendicular to the stacking direction.
  • the free magnetic layer may be changed by an electrical or magnetic property, in particular a direction of magnetization, the horizontal current flowing on the first electrode.
  • the magnetic properties of the free magnetic layer do not change.
  • the magnetic properties of the free magnetic layer change only when a sufficient current flows to the first electrode to change the magnetic properties of the free magnetic layer, and the current value at this time may be referred to as a critical current of the free magnetic layer. That is, the electrical or magnetic characteristics of the free magnetic layer may be changed by flowing a current above a threshold current through the first electrode.
  • the two or more cells may include a magnetic tunnel junction structure in which free magnetic layers 7141 and 7221 and pinned magnetic layers 7213 and 7223 are separated by insulating layers 7212 and 7222, respectively. More specifically, the two or more cells may include an insulating layer on the free magnetic layer, and the fixed magnetic layer may be disposed on the insulating layer so that the free magnetic layer and the fixed magnetic layer face each other with the insulating layer interposed therebetween. have.
  • the pinned magnetic layer may have a fixed magnetization direction, and may include a material having a magnetization direction in a direction perpendicular to the stacked surface, that is, a material having vertical anisotropy. More specifically, the pinned magnetic layer is iron (Fe), cobalt (Co), nickel (Ni), boron (B), silicon (Si), silicon (Si), zirconium (Zr), platinum (Pt), palladium (Pd And at least one of the alloys thereof.
  • the pinned magnetic layer may include a magnetic layer and an antiferromagnetic layer.
  • the pinned magnetic layer may include an artificial antiferromagnetic layer. More specifically, the pinned magnetic layer may be an artificial antiferromagnetic structure having a three-layer structure of an antiferromagnetic layer and a magnetic layer / conductive layer / magnetic layer, and the antiferromagnetic layer may be iridium (Ir), platinum (Pt), iron (Fe), Manganese (Mn) and their alloys or materials such as NiO x , CoO x , FeO x , and the artificial antiferromagnetic structure is iron (Fe), cobalt (Co), nickel (Ni), boron (B), silicon Magnetic layer composed of (Si), zirconium (Zr), platinum (Pt), palladium (Pd) and alloys thereof, ruthenium (Ru), copper (Cu), platinum (Pt), tantalum (Ta), titanium (Ti) , Tungsten (W) or the
  • an insulating layer may be disposed between the pinned magnetic layer and the free magnetic layer.
  • the insulating layer serves to limit the flow of current between the fixed magnetic layer and the free magnetic layer.
  • the insulating layer is not particularly limited, but may include at least one of aluminum oxide, magnesium oxide, tantalum oxide, and zirconium oxide.
  • the pinned magnetic layer of the two or more cells may be connected to the second electrode.
  • the electrical and magnetic properties of each cell may be determined through the second electrode. Therefore, the second electrode may serve as a read line in the semiconductor device.
  • the second electrode may include a conductive material.
  • the second electrode is not particularly limited, and may include at least one of nickel (Ni), tungsten (W), copper (Cu), ruthenium (Ru), and an alloy thereof.
  • FIG. 21 illustrates a semiconductor device 5000 based on spin orbit torque (SOT) effect according to another embodiment of the present invention.
  • SOT spin orbit torque
  • six cells are connected to the first electrode 5100, and a current applied to the first electrode 5100 is controlled by one current control switch 5400 connected to the first electrode 5100.
  • the six cells may be set such that threshold currents for changes in magnetic characteristics are different from each other by voltages applied through the cell control electrodes 5510, 5520, 5530, 5540, 5550, and 5560, respectively.
  • the six cells 5210, 5220, 5230, 5240, 5250, and 5260 do not change.
  • the threshold current values of the six cells 5210, 5220, 5230, 5240, 5250, and 5260 if a current having a value equal to or higher than the largest threshold current value is applied to the first electrode 5100, the six cells 5210, 5220 are applied. , 5230, 5240, 5250, and 5260 all change their magnetic properties.
  • the six cells 5210 are applied.
  • 5220, 5230, 5240, 5250, and 5260 only change a magnetic property of some cells.
  • 64 pieces of information (for example, anomalous hall resistance (R H )) that can be realized through six cells 5210, 5220, 5230, 5240, 5250, and 5260 may be 64, that is, 2 n days. Can be.
  • R H anomalous hall resistance
  • the electrical or magnetic characteristics of each cell can be controlled using voltages applied through the cell control electrodes 5510, 5520, 5530, 5540, 5550, and 5560, the degree of integration of information can be controlled. high.
  • a semiconductor device 4000 may include a first electrode 4100; Cells 4210 and 4220 connected to the first electrode 4100; And cell control electrodes 4510 and 4520 connected to the cells 4210 and 4220 and adjusting electrical or magnetic characteristics of the cells 4210 and 4220. It includes.
  • the cell control electrodes 4510 and 4520 may further include a cell control input circuit for controlling the voltage applied to the cell control electrodes 4510 and 4520.
  • gate insulating layers 4610 and 4620 may be further included between the cell control electrodes 4510 and 4520 and the cells 4210 and 4220.
  • the cells 4210 and 4220 may include free magnetic layers 4211 and 4221, and the cell control electrodes 4510 and 4520 may adjust electrical or magnetic characteristics of the free magnetic layers 4211 and 4221.
  • the magnetization directions of the cells 4210 and 4220 may be controlled by a current supplied to the first electrode 4100.
  • the electronic device may further include an input circuit connected to the first electrode 4100 and controlling a current to the first electrode 4100.
  • the cell control electrodes 4510 and 4520 may change electrical or magnetic characteristics of the cells 4210 and 4220.
  • the cell control electrodes 4510 and 4520 may apply voltages to the cells 4210 and 4220. When the voltages applied to the cell control electrodes 4510 and 4520 exceed a predetermined value, the cells 4210 and 4220 may be applied. ) Electrical or magnetic properties may change.
  • the cells 4210 and 4220 include materials and configurations in which electrical or magnetic properties may be changed by voltages applied to the cell control electrodes 4510 and 4520.
  • the characteristics of the cells 4210 and 4220 that are changed by the cell control electrodes 4510 and 4520 may be the magnitudes of the threshold currents for changing the magnetization directions of the cells 4210 and 4220.
  • a condition required for inputting information into the cells 4210 and 4220 may be changed. For example, a voltage may be applied to the cells 4210 and 4220 through the cell control electrodes 4510 and 4520 to change the threshold current value for changing the magnetization direction of the cells 4210 and 4220. In this case, even if a specific current is applied to the write line, the magnetization directions of the cells 4210 and 4220 may not be changed. That is, the conditions for writing the cells 4210 and 4220 may be changed, and accordingly, current values, capacitances, and the like applied to the write lines of the semiconductor device 4000 may be controlled.
  • the cells 4210 and 4220 may be two or more, and each of the cell control electrodes 4510 and 4520 connected to the cells 4210 and 4220 may control electrical characteristics of the cells 4210 and 4220, respectively. .
  • a current value required for inputting information into the cells 4210 and 4220 may be set differently. have.
  • the first electrode 4100 may include a conductive material. More preferably, the first electrode 4100 may include a heavy metal. Since the first electrode 4100 includes heavy metals, magnetic properties such as magnetization directions of the free magnetic layers 4211 and 4221 of the cells 4210 and 4220 may be changed. As described above, since the spin orbit torque is used, the semiconductor device 4000 according to the embodiment of the present invention has a high speed of storing, recognizing and transferring information, and low power consumption.
  • the free magnetic layers 4211 and 4221 may be free magnetic layers capable of changing magnetic properties such as magnetization directions. Magnetic properties of the free magnetic layers 4211 and 4221 may be changed by surrounding electrical and magnetic properties.
  • the first electrode 4100 may have perpendicular anisotropy with respect to the stacked surfaces of the free magnetic layers 4211 and 4221.
  • the free magnetic layers 4211 and 4221 may include at least one of iron (Fe), cobalt (Co), nickel (Ni), boron (B), silicon (Si), platinum (Pt), palladium (Pd), and alloys thereof. It may include.
  • the free magnetic layers 4211 and 4221 may have vertical anisotropy characteristics in which the magnetization directions are aligned in a direction perpendicular to the stacking direction.
  • the free magnetic layers 4211 and 4221 may be changed by an electrical or magnetic property, particularly, a horizontal current flowing on the first electrode 4100.
  • the magnetic properties of the free magnetic layers 4211 and 4221 does not change.
  • Sufficient current flows through the first electrode 4100 to change the magnetic properties of the free magnetic layers 4211 and 4221 so that the magnetic properties of the free magnetic layers 4211 and 4221 are changed.
  • the value may be referred to as the critical current of the free magnetic layers 4211 and 4221. That is, the electrical or magnetic characteristics of the free magnetic layers 4211 and 4221 may be changed by flowing a current above a threshold current through the first electrode 4100.
  • Each of the two or more cells 4210 and 4220 is set by differently setting the threshold currents of the free magnetic layers 4211 and 4221 of the two or more cells 4210 and 4220 using the cell control electrodes 4510 and 4520.
  • the magnetic properties of the free magnetic layers 4211 and 4221 may be selectively changed.
  • Each of the two or more cells 4210 and 4220 may include a magnetic tunnel junction structure in which free magnetic layers 4211 and 4221 and pinned magnetic layers 4213 and 4223 are separated by insulating layers 4212 and 4222, respectively. More specifically, the two or more cells 4210 and 4220 may be disposed on the insulating layers 4212 and 4222 on the free magnetic layers 4211 and 12221, and the pinned magnetic layer may be disposed on the insulating layers 4212 and 4222. By disposing 4213 and 4223, the free magnetic layers 4211 and 4221 and the pinned magnetic layers 4213 and 4223 may be disposed to face each other with the insulating layers 4212 and 4222 interposed therebetween.
  • the pinned magnetic layers 4213 and 12223 may be pinned magnetic layers having a fixed magnetization direction, and may include a material having a magnetization direction in a direction perpendicular to the stacked surface, that is, a material having vertical anisotropy. More specifically, the pinned magnetic layers 4213 and 12223 may include iron (Fe), cobalt (Co), nickel (Ni), boron (B), silicon (Si), silicon (Si), zirconium (Zr), and platinum (Pt). ), Palladium (Pd) and alloys thereof.
  • the pinned magnetic layers 1213 and 1223 may include a magnetic layer and an antiferromagnetic layer.
  • the pinned magnetic layers 1213 and 1223 may be artificial antiferromagnetic layers. More specifically, the pinned magnetic layers 1213 and 1223 may be artificial antiferromagnetic structures having a three-layer structure of a magnetic layer, a conductive layer, and a magnetic layer, and the antiferromagnetic layer may be iridium (Ir), platinum (Pt), or iron (Fe).
  • Manganese (Mn) and alloys thereof or oxides of Ni, Co, Fe and materials of the alloys, and the artificial antiferromagnetic structure is iron (Fe), cobalt (Co), nickel (Ni), boron (B) , Magnetic layer composed of silicon (Si), zirconium (Zr), platinum (Pt), palladium (Pd) and alloys thereof, ruthenium (Ru), copper (Cu), platinum (Pt), tantalum (Ta), titanium ( Ti), tungsten (W) or the like.
  • Insulating layers 4212 and 4222 may be disposed between the pinned magnetic layers 4213 and 4223 and the free magnetic layers 4211 and 4221.
  • the insulating layers 4212 and 4222 limit current flow between the pinned magnetic layers 4213 and 4223 and the free magnetic layers 4211 and 4221.
  • the insulating layers 4212 and 4222 are not particularly limited, but may include at least one of aluminum oxide, magnesium oxide, tantalum oxide, and zirconium oxide.
  • a method of controlling a semiconductor device based on a spin orbit torque (SOT) effect includes an input circuit in which a current is applied to a first electrode including a first position and a second position.
  • a method of controlling a semiconductor device comprising: a voltage circuit for applying a voltage between a fixed magnetic layer disposed over an insulating layer and a free magnetic layer, wherein the voltage circuit is driven to apply a voltage between the fixed magnetic layer and a free magnetic layer. Changing a threshold current value of the cell; And driving the input circuit to store information in the cell by applying a current to the first electrode and changing a magnetization direction of the free magnetic layer.
  • the cells are each changed in magnetic characteristics by the voltage applied through the connected voltage circuit.
  • the threshold currents for may be set to be different from each other.
  • Driving the input circuit applying current to the first electrode, and storing information in the cell by changing the magnetization direction of the free magnetic layer, by means of voltages applied through voltage circuits connected in the preceding steps, respectively.
  • a current is applied through the input circuit to the cells in which the threshold currents for the change in the magnetic characteristics are set different from each other, whereby information can be stored in each cell.
  • a user may control the characteristics of the semiconductor as necessary by changing the electrical or magnetic characteristics of the cell by driving a voltage circuit.
  • FIG. 22 illustrates a semiconductor device based on spin orbit torque (SOT) effect according to an embodiment of the present invention.
  • a semiconductor device 9000 based on spin orbit torque (SOT) effect may include a first electrode 9100; A magnetic tunnel junction (MTJ) disposed on the first electrode and having a structure in which an insulating layer 9212 and a control layer 9313 are bonded to each other, and having a free magnetic layer 9211 and a fixed magnetic layer 9214 disposed thereon.
  • a cell 9210 including a junction; And a control voltage gate for applying a voltage between the free magnetic layer and the fixed magnetic layer, wherein the control layer controls an electrical level at an interface between the free magnetic layer and the insulating layer by a voltage applied to the control voltage gate, The threshold current value of the cell is controlled as the control layer controls the electrical level.
  • the first electrode 9100 may supply a current to the cell 9210 including the magnetic tunnel junction (MTJ), and specifically, the current may be a spin polarization current that controls the magnetization direction of the magnetic material. have.
  • the electrical or magnetic characteristics of the cell 9210 including the magnetic tunnel junction (MTJ) may be changed by the current flowing on the first electrode. Since the first electrode 9210 changes characteristics of each cell, the first electrode 9210 may serve as a write line in the semiconductor device.
  • the free magnetic layer 9211 may have a perpendicular anisotropy characteristic as the magnetization direction is aligned in a direction perpendicular to the stacking direction.
  • the free magnetic layer may be changed by an electrical or magnetic property, in particular a direction of magnetization, the horizontal current flowing on the first electrode.
  • the first electrode 9100 may include a conductive material. More preferably, the first electrode may include a heavy metal. Since the first electrode includes a heavy metal, magnetic properties such as the magnetization direction of the free magnetic layer of the cell including the magnetic tunnel junction (MTJ) may be changed. As described above, since the spin orbit torque is used, the semiconductor device according to the embodiment of the present invention has a high speed of storing, recognizing and transferring information, and low power consumption.
  • MTJ magnetic tunnel junction
  • the free magnetic layer 9211 is a free magnetic layer capable of changing magnetic properties such as a magnetization direction, and the magnetic properties of the free magnetic layer may be changed by surrounding electrical and magnetic properties.
  • the first electrode 9100 may have perpendicular anisotropy with respect to the laminated surface of the free magnetic layer 9211.
  • the free magnetic layer 9211 may include at least one of iron (Fe), cobalt (Co), nickel (Ni), boron (B), silicon (Si), platinum (Pt), palladium (Pd), and alloys thereof. Can be.
  • the magnetic properties of the free magnetic layer do not change.
  • the magnetic properties of the free magnetic layer change only when a sufficient current flows to the first electrode to change the magnetic properties of the free magnetic layer, and the current value at this time may be referred to as a critical current of the free magnetic layer. That is, the electrical or magnetic characteristics of the free magnetic layer may be changed by flowing a current above a threshold current through the first electrode.
  • the pinned magnetic layer 9214 may include a material having a magnetization direction in a direction perpendicular to the stacked surface, that is, a material having vertical anisotropy. More specifically, the pinned magnetic layer is iron (Fe), cobalt (Co), nickel (Ni), boron (B), silicon (Si), silicon (Si), zirconium (Zr), platinum (Pt), palladium (Pd And at least one of the alloys thereof.
  • the pinned magnetic layer 9214 may include a magnetic layer and an antiferromagnetic layer.
  • the pinned magnetic layer is It may be an artificial antiferromagnetic layer. More specifically, the pinned magnetic layer may be an artificial antiferromagnetic structure having a three-layer structure of a magnetic layer / conductive layer / magnetic layer, and the antiferromagnetic layer may be iridium (Ir), platinum (Pt), iron (Fe), or manganese (Mn). And alloys thereof, or oxides of Ni, Co, Fe and materials of the alloys, and the artificial antiferromagnetic structure includes iron (Fe), cobalt (Co), nickel (Ni), boron (B), and silicon (Si).
  • Magnetic layer composed of zirconium (Zr), platinum (Pt), palladium (Pd) and alloys thereof, ruthenium (Ru), copper (Cu), platinum (Pt), tantalum (Ta), titanium (Ti), tungsten ( W) or the like, and a conductive layer.
  • An insulating layer 9212 may be disposed between the pinned magnetic layer 9214 and the free magnetic layer 9211.
  • the insulating layer 9212 may limit the flow of current between the fixed magnetic layer and the free magnetic layer.
  • the insulating layer 9212 is not particularly limited, but may include at least one of aluminum oxide, magnesium oxide, tantalum oxide, and zirconium oxide.
  • the free magnetic layer 9211 and the pinned magnetic layer 9214 may be formed by a general process for thin film deposition, for example, atomic layer deposition (ALD), chemical vapor deposition (CVD), or physical vapor deposition (PVD). Each thickness may be several nm to several tens nm, and is not particularly limited.
  • ALD atomic layer deposition
  • CVD chemical vapor deposition
  • PVD physical vapor deposition
  • the control layer 9213 may have a structure bonded to the insulating layer.
  • the control layer may be disposed adjacent to the insulating layer or the free magnetic layer.
  • the control layer 9213 may be an oxide, and preferably, at least one of aluminum oxide (AlO x ), titanium oxide (Titanium Oxide, TiO x ), or tantalum oxide (TaO x ). It is not particularly limited thereto.
  • the oxidation time of the control layer 9213 may be 25 seconds to 125 seconds.
  • the control layer 9213 may be manufactured by forming and oxidizing a metal layer.
  • the oxidation time may be 25 seconds to 125 seconds.
  • the degree of oxidation of the control layer may be controlled by adjusting the oxidation time during the process of manufacturing the control layer.
  • Magnetic anisotropy of the free magnetic layer may vary depending on the degree of oxidation of the control layer.
  • the control voltage gate may apply a voltage between the free magnetic layer and the fixed magnetic layer, and the control layer controls an electrical level of the interface between the free magnetic layer and the insulating layer by a voltage applied to the control voltage gate, and the control As the layer controls the electrical level the threshold current value of the cell can be controlled.
  • control voltage gate switch may further include a control voltage gate applied to the control voltage gate.
  • the control voltage gate switch may comprise a switch configuration that is generally used to control the flow of voltage in the semiconductor.
  • the voltage gate is configured to apply a voltage between the free magnetic layer 9211 and the pinned magnetic layer 9214.
  • the voltage gate may be the pinned magnetic layer 9214 and a second electrode 9300 connected to the pinned magnetic layer 9214. Can be.
  • the electrical or magnetic characteristics of the cell including the magnetic tunnel junction may change.
  • the cell 9210 including the magnetic tunnel junction includes a material and a configuration in which electrical or magnetic characteristics may be changed by a voltage applied by a control voltage gate.
  • the electrical or magnetic property may be a magnitude of a threshold current for changing the magnetization direction of a cell including the magnetic tunnel junction.
  • a threshold current value for changing the magnetization direction of the cell including the magnetic tunnel junction may be changed.
  • the electrical level of the interface between the free magnetic layer 9211 and the insulating layer 9212 may be controlled by a voltage applied to the control voltage gate.
  • the control layer 9213 controls the electrical level of the free magnetic layer and the insulating layer interface by a voltage applied to the control voltage gate, and the control layer 9213 controls the electrical level as the control layer 9213 controls the electrical level.
  • the threshold current value of can be controlled.
  • FIG. 23 illustrates an Anomalous Hall Effect (AHE) voltage measurement in a semiconductor device based on a spin orbit torque (SOT) effect according to an embodiment of the present invention.
  • AHE Anomalous Hall Effect
  • SOT spin orbit torque
  • substrate (oxidized silicon) -first electrode (Ta (5 nm)) / free magnetic layer (Co 32 Fe 48 B 20 (CoFeB, 1 nm) / insulating layer (MgO, 1.6 nm) / control layer (AlO) x (1.8 nm)) was fabricated, and was formed by depositing ruthenium (Ru) as a second electrode on the control layer.
  • the metal layer was grown by dc sputtering method at an operating pressure of 0.4 Pa (3 mTorr) and the MgO layer was deposited at 1.33 Pa (10 mTorr) using an MgO target by RF sputtering (150 W) method.
  • AlO x was formed by depositing a 1.5 nm metal Al layer and then exposed to O 2 plasma over various oxidation times (t ox ) at a power of 30 w at a pressure of 4 Pa (30 mTorr).
  • heat treatment was performed for about 40 minutes at 250 ° C. under vacuum conditions.
  • the oxidation time of the control layer 9213 was adjusted to 25 seconds to 125 seconds to measure magnetic anisotropy dependence of voltage polarity according to oxidation time of the control layer.
  • 24 to 26 illustrate a variation of an anomalous hole effect on a magnetic field according to oxidation time of the control layer 9213 of the semiconductor device of FIG. 23.
  • the slope of the anomalous hole effect reduced by the in-plane magnetic field B x is a negative voltage (-20V) applied by the control voltage gate. Greater than positive (22V).
  • the oxidation time of the control layer (aluminum oxide) was 75 seconds.
  • the oxidation time of the control layer (aluminum oxide) is 125 seconds, the slope of the anomalous hole effect reduced by the in-plane magnetic field Bx is applied by the control voltage gate. Larger cases were observed when the voltage was negative (-20V) than when the voltage was positive (22V).
  • FIG. 27 illustrates changes in the change amount ⁇ H k of the vertical anisotropy field and the change amount ⁇ I c of the critical current according to the oxidation time of the control layer 9213 of the semiconductor device of FIG. 23.
  • the vertical anisotropy field (H k ) increases, and the oxidation time decreases below 75 seconds. It can be seen that the vertical anisotropy field decreases.
  • the oxidation time (tox) of 75 seconds if the oxidation time is increased above 75 seconds, the critical current for magnetization reversal of the free magnetic layer increases, and when the oxidation time decreases below 75 seconds, the free time is free. It can be seen that the threshold current for magnetization reversal of the magnetic layer decreases.
  • the change may be due to a change in the perpendicular magnetic anisotropy according to a change in the oxidation state of the aluminum oxide film as a control layer at the CoFeB / MgO interface, that is, a change in the oxidation time.
  • the threshold current is 6.5 mA when a voltage of 24 V is applied to the control voltage gate, and the threshold current is when a voltage of -24 V is applied. You can see that it is larger than 8.8mA.
  • the oxidation time of the control layer 9213 is 75 seconds, it can be seen that there is no change in the threshold current according to the polarity of the voltage applied to the control voltage gate.
  • ) of the threshold current is + 24V when a voltage of -24V is applied, as opposed to the result of FIG. 5A.
  • control layer 9213 when the oxidation time of the control layer 9213 is 75 seconds, there may be no significant dependence on an external voltage. Therefore, when the difference in the value of the threshold current according to the polarity change of the voltage applied by the control voltage gate is small, the control layer may be referred to as a normal oxidation control layer.
  • the oxidation time of the control layer 9213 is 25 seconds, when the polarity of the voltage applied to the control voltage gate is negative (-) when the polarity of the voltage applied to the control voltage gate is positive (+)
  • the threshold current can be reduced and the control layer in this state can be referred to as an under-oxidized control layer.
  • the oxidation time of the control layer 9213 is 125 seconds
  • the polarity of the voltage applied to the control voltage gate is negative (-) compared to the case where the polarity of the voltage applied to the control voltage gate is positive (+)
  • the threshold current can be reduced and the control layer in this state can be referred to as an over-oxidized control layer.
  • the threshold current of the semiconductor device based on the spin orbit torque (SOT) effect can be effectively adjusted by the control voltage gate, and also the control layer. It can be seen that it can be effectively adjusted by the oxidation state of (9213).
  • FIG. 31 illustrates a semiconductor device 10000 based on spin orbit torque (SOT) effect according to another embodiment of the present invention.
  • a logic semiconductor device 10000 based on a spin orbit torque (SOT) effect may include a first electrode 10100 including a first position and a second position. A first input terminal for applying a current to the first input terminal; A magnetic tunnel junction (MTJ) disposed between the first and second positions of the first electrode and having a free magnetic layer and a fixed magnetic layer interposed therebetween with a structure in which an insulating layer and a control layer are bonded to each other.
  • SOT spin orbit torque
  • a first cell 10210 and a second cell 10220 An output terminal for outputting an output value obtained by adding the value generated by the current passing through the first input terminal and the first cell and the value generated by the current passing through the first input terminal and the second cell; And a second input terminal configured to apply a voltage between the free magnetic layer and the fixed magnetic layer of the first cell and the second cell, in accordance with a level of an input value input to the first input terminal and the second input terminal.
  • the output value output from the output terminal is divided into digital O or digital 1.
  • the first electrode, the insulating layer, the control layer, the free magnetic layer, and the pinned magnetic layer may be the same as the contents of the first electrode, the insulating layer, the control layer, the free magnetic layer, and the pinned magnetic layer.
  • the output value may be any one of a current value, a resistance value, and a voltage value measured between a specific position or a specific position of the logic semiconductor device as needed.
  • the reference value may be divided into a digital 1 when the reference value is larger and a digital 0 when the reference value is smaller.
  • the output value may be compared with a preset reference value and may be divided into digital 0 when the reference value is larger and digital 1 when smaller than the reference value.
  • the logic semiconductor device can store and read information according to a binary method.
  • a logic semiconductor device based on a spin orbit torque (SOT) effect may include at least one of a CMOS AND / OR gate, a CMOS NAND / NOR gate, a CMOS inverter, a CMOS SRAM, or a CMOS op-amp. Can be used as one.
  • the first input terminal may apply a current to a first electrode including a first position and a second position, and control the magnitude of the applied current.
  • the first input terminal can change the electrical or magnetic properties of the free magnetic layer by flowing a current above a threshold current to the first electrode including the first position and the second position.
  • the apparatus may further include a current control switch controlling a current applied to the first input terminal.
  • the first input terminal may be an electrode connected to one end of the first electrode, and the current control switch may include a switch configuration generally used to control the flow of current in a semiconductor.
  • the magnetization direction of the free magnetic layer of the first cell and the second cell may be changed by the magnitude of the current applied to the first input terminal.
  • the first cell and the second cell including the tunnel junction may have different threshold currents for changing the magnetization direction.
  • the control layer 10213 of the first cell and the control layer 10223 of the second cell including the magnetic tunnel junction may be a normal oxidation control layer, a low oxidation control layer, or a peroxide control layer.
  • the first cell including the magnetic tunnel junction may include a normal oxidation control layer, and the first cell including the magnetic tunnel junction may include a peroxide control layer.
  • the first cell including the magnetic tunnel junction may include a low oxidation control layer, and the first cell including the magnetic tunnel junction may include a peroxide control layer.
  • the second input terminal may apply a voltage between the free magnetic layer and the fixed magnetic layer of the first cell and the second cell, and the control layer is applied to the free magnetic layer and the insulating layer by a voltage applied to the second input terminal.
  • the threshold current value of the cell can be controlled as the electrical level of the interface is controlled and the control layer controls the electrical level.
  • the apparatus may further include a voltage control switch controlling a voltage applied to the second input terminal.
  • the second input terminal may be an electrode connected to one end of the second electrode, and the voltage control switch may include a switch configuration generally used to control the flow of voltage in a semiconductor.
  • the second input terminal is configured to apply a voltage between the free magnetic layer and the fixed magnetic layer of the first cell and the second cell, and may be the pinned magnetic layer or an electrode connected to the pinned magnetic layer.
  • the first cell 10210 and the second cell 10220 including the magnetic tunnel junction include a material and a configuration in which electrical or magnetic properties may be changed by a voltage applied by the second input terminal.
  • the electrical or magnetic property may be a magnitude of a threshold current for changing the magnetization direction of a cell including the magnetic tunnel junction.
  • the threshold current value for changing the magnetization direction of the cell including the magnetic tunnel junction may be changed by applying a voltage to the first cell 10210 and the second cell 10220 including the magnetic tunnel junction.
  • the electrical level at the interface between the free magnetic layer 10211 and the insulating layer 10212 controlled by the control layer 10213 of the first cell by the voltage applied to the second input terminal and the control layer of the second cell ( The electrical levels of the free magnetic layer 10221 and the insulating layer 10222 interface controlled by the 10223 are different, and the thresholds of the first cell and the second cell are controlled by different electric levels controlled by the respective control layers.
  • the current value is controlled differently, and the output value level output from the output terminal can be controlled according to the magnetization direction of each free magnetic layer of the first cell and the second cell.
  • control layer 10213 of the first cell including the magnetic tunnel junction may be a peroxide control layer
  • control layer 10223 of the second cell including the magnetic tunnel junction may be a low oxidation control layer.
  • control layer 10213 of the first cell including the magnetic tunnel junction may be a low oxidation control layer
  • control layer 10223 of the second cell including the magnetic tunnel junction may be a peroxide control layer.
  • the first cell and the second cell including the magnetic tunnel junction may be controlled differently from each other with respect to the positive voltage or the negative voltage applied to the second input terminal.
  • the output terminal may output an output value obtained by adding the value generated by the current passing through the first input terminal and the first cell and the value generated by the current passing through the first input terminal and the second cell. have.
  • the output terminal may be an electrode connected to the pinned magnetic layer, and may play a role of transferring the output value through a read line.
  • the output value obtained by summing the value generated by the current passing through the first input terminal and the first cell and the value generated by the current passing through the first input terminal and the second cell is a tunnel magnetic resistance (output terminal, Tunnel Magnetoresistance or Anomalous Hall Effect (AHE) voltage.
  • AHE Anomalous Hall Effect
  • an output value of the same first level may be output, and the first level may be output.
  • the output value of may be a high current value or a low resistance value.
  • an output value of the same second level may be output, and the second The output value of the level may be a low current value or a high resistance value.
  • the output value output from the output terminal may be divided into digital O or digital 1 according to the level of the input value input to the first input terminal and the second input terminal.
  • CMOS complementary metal oxide semiconductor
  • the logic semiconductor device 10000 based on the spin orbit torque (SOT) effect when the voltage applied to the second input terminal is a positive voltage, for example, only the magnetization reversal of the first cell is performed.
  • the voltage across the second input terminal is a negative voltage, for example, only magnetization reversal of the second cell may be possible.
  • the second input terminal may be applied with a voltage through a common electrode that is applied to the first cell and the second cell together, and thereby the magnetization direction of the free magnetic layer of at least one of the first cell and the second cell. May be in the first direction, and the magnetization direction of the free magnetic layer of the cell of the at least one cell may be in the first direction.
  • applying a current exceeding the threshold current of the first cell or the second cell may initialize the magnetization direction in the first direction or the second direction.
  • the magnetization direction of the free magnetic layer of the first cell or the second cell is in the first direction or the up direction
  • the magnetization direction of the pinned magnetic layer of the first cell or the second cell is opposite to the magnetization direction of the free magnetic layer. It may be in a first direction that is parallel (Anti-parallel), thereby exhibiting a high resistance value or a high tunnel magnetoresistance (TMR) value.
  • TMR tunnel magnetoresistance
  • the magnetization direction of the free magnetic layer of the first cell or the second cell is the second direction or the down direction
  • the magnetization direction of the pinned magnetic layer of the first cell or the second cell is the same as the magnetization direction of the free magnetic layer.
  • Direction, wherein the magnetization directions of the free magnetic layer and the pinned magnetic layer may be parallel to each other, thereby indicating a low resistance value or a low tunnel magnetoresistance (TMR) value. .
  • FIG. 32 illustrates an anomalous hall effect (AHE) voltage measurement in a semiconductor device 10000 based on a spin orbit torque (SOT) effect according to another embodiment of the present invention.
  • AHE anomalous hall effect
  • SOT spin orbit torque
  • substrate (oxidized silicon) -first electrode (Ta (5 nm)) / free magnetic layer (Co 32 Fe 48 B 20 (CoFeB, 1 nm) / insulating layer (MgO, 1.6 nm) / control layer (AlO) x ) a semiconductor device was fabricated and formed by depositing ruthenium with a second electrode on the control layer, wherein the control layer of the first cell was turned into an n-type pseudo cell with an oxidation time of 25 seconds.
  • the control layer of the second cell was prepared as a p-type like cell by setting the oxidation time to 125 seconds.
  • FIG. 33 illustrates input values of the first input terminal and the second input terminal of the semiconductor device of FIG. 32 and corresponding values measured at the output terminals of the first and second cells.
  • the initial magnetization state was initialized in the up direction, and accordingly, normalized anomalous hall resistances of the first cell and the second cell were measured to be + 2W, respectively. Subsequently, a voltage of +24 V was applied to the second input terminal, and ⁇ 12 mA current was sequentially applied to the first input terminal. At this time, the n-type-like cell was magnetized inverted to Down-Up, but the p-type-like cell did not change. On the contrary, a voltage of -24 V was applied to the second input terminal, and only the p-type pseudo cell could be selectively inverted by the current applied to the first input terminal.
  • the first cell and the second cell could be controlled simultaneously regardless of the voltage applied to the first input terminal.
  • the following output value levels may be output to the output terminal:
  • the third level is output when the magnetization direction of the free magnetic layer of the first cell and the second cell is the second direction.
  • the first level when the magnetization directions of the free magnetic layers of the first cell and the second cell are magnetized in a first direction, that is, Up, the first level may be output to the output terminal. If at least one magnetization direction of the free magnetic layer of the first cell and the second cell is the first direction, and at least one magnetization direction of the free magnetic layer of the first cell and the second cell is the second direction, a second level is applied to the output terminal. The third level may be output to the output terminal when the magnetization directions of the free magnetic layers of the first cell and the second cell are inverted in the second direction, that is, down.
  • FIG. 34 is a view illustrating a semiconductor device 11000 based on spin orbit torque (SOT) effect according to another embodiment of the present invention.
  • SOT spin orbit torque
  • a spin orbit torque (SOT) effect-based logic semiconductor device 11000 may include a first electrode 11100 including a first position and a second position. An input circuit for applying a current to the circuit; Magnetic Tunnel Junction (MTJ) disposed between the first and second positions of the first electrode 11100 and having a free magnetic layer and a fixed magnetic layer interposed therebetween with a structure in which an insulating layer and a control layer are bonded to each other.
  • MTJ Magnetic Tunnel Junction
  • a second input terminal for applying a voltage between the free magnetic layer 1121 and the pinned magnetic layer 1122 of the second cell; And a value generated by the current passing through the first electrode 11100 and the first cell 1112, and a value generated by the current passing through the first electrode 11100 and the second cell 1220. And an output terminal for outputting a summed output value.
  • the input circuit applies current to the first electrode, the output terminal according to the level of input values input to the first input terminal and the second input terminal.
  • the output value from is divided into digital O or digital 1.
  • the first electrode, the insulating layer, the control layer, the free magnetic layer, and the pinned magnetic layer may be the same as the contents of the first electrode, the insulating layer, the control layer, the free magnetic layer, and the pinned magnetic layer.
  • the input circuit may apply a current to the first electrode 11100 including a first position and a second position, and control the magnitude of the applied current.
  • the free magnetic layer Even when a current is applied to the first electrode 11100 including the first position and the second position by the input circuit, when the current does not flow enough to change the magnetic properties of the free magnetic layer, the free magnetic layer The magnetic properties of do not change.
  • the magnetic characteristics of the free magnetic layer are changed only when a sufficient amount of current flows to the first electrode including the first and second positions by the input circuit to change the magnetic characteristics of the free magnetic layer.
  • the current value may be referred to as the critical current of the free magnetic layer. That is, the input circuit may change an electrical or magnetic property of the free magnetic layer by flowing a current above a threshold current to a first electrode including a first position and a second position.
  • the apparatus may further include a current control switch controlling a current applied to the input circuit.
  • the current control switch may comprise a switch configuration generally used to control the flow of current in a semiconductor.
  • FIG. 35 illustrates a semiconductor device based on spin orbit torque (SOT) effect according to another embodiment of the present invention including an input circuit.
  • SOT spin orbit torque
  • the input circuit applies a current between a first position and a second position disposed between the first cell 1112 and the second cell 1120 in the first electrode 11100.
  • the writing block 11610, the source line 3510, the transistor for controlling the current flowing on the first electrode, the first cell 1112, the second cell 1220, and the writing It may have a path passing through the write line 11520 and back to the writing block 11610.
  • the write block 1116 may control the source line 11510 and the write line 11520, and the switch 1116 may include a first bit line 11531, a second bit line 11532, and a third bit line. 11533 may be controlled, and the first bit line 11531 may control a transistor for controlling a current flowing on a first electrode, and the second bit line 11532 may control a voltage to the first cell. The transistor for controlling the transistor may be controlled, and the third bit line 11533 may control the transistor for controlling the voltage in the second cell.
  • the source amplifier 1116 may amplify and recognize output values of the first and second cells output from the lead lines 1 11541 and 11542.
  • the magnetization direction of the free magnetic layer of the first cell and the second cell may be changed by the magnitude of the current applied to the input circuit, and the magnetic tunnel junction
  • the first cell and the second cell including may have different threshold currents of magnetization direction changes.
  • the first input terminal may apply a voltage between the free magnetic layer 11211 and the fixed magnetic layer 1112 of the first cell 1112, and the control layer 1213 is a voltage applied to the first input terminal.
  • the control layer (11213) By controlling the electrical level of the free magnetic layer (11211) and insulating layer (11212) interface, and the control layer (11213) to control the electrical level, the threshold current value of the first cell (11210) can be controlled. Can be.
  • the logic semiconductor device 11000 may further include a voltage control switch controlling a voltage applied to the first input terminal.
  • the voltage control switch may include a general switch structure for controlling the voltage in the semiconductor, and is not particularly limited.
  • the first input terminal is configured to apply a voltage between the free magnetic layer 1112 and the fixed magnetic layer 1112 of the first cell 1112, and may be the fixed magnetic layer 1214 and connected to the stator magnetic layer. It may be the second electrode 11300.
  • the cell including the magnetic tunnel junction includes a material and a configuration in which electrical or magnetic properties may be changed by a voltage applied by the first input terminal.
  • the electrical or magnetic property may be a magnitude of a threshold current for changing the magnetization direction of a cell including the magnetic tunnel junction.
  • a threshold current value for changing the magnetization direction of the cell including the magnetic tunnel junction may be changed.
  • the electrical levels of the free magnetic layer and the insulating layer interface controlled by the control layer of the first cell are different from each other by the voltage applied to the first input terminal.
  • the threshold current value of the first cell may be controlled differently, and the output value level output from the output terminal may be controlled according to the magnetization direction of the free magnetic layer of the first cell.
  • the control layer of the first cell including the magnetic tunnel junction may be at least one of a normal control layer, a peroxide control layer, and a low oxidation control layer.
  • the second input terminal may apply a voltage between the free magnetic layer 1121 and the fixed magnetic layer 1112 of the second cell 1220, and the control layer 1223 is a voltage applied to the second input terminal.
  • the threshold current value of the second cell (11220) is controlled as the control layer (11223) controls the electric level. Can be.
  • the logic semiconductor device may further include a voltage control switch controlling a voltage applied to the second input terminal.
  • the voltage control switch may include a general switch structure for controlling the voltage in the semiconductor, and is not particularly limited.
  • the second input terminal is configured to apply a voltage between the free magnetic layer 1121 and the pinned magnetic layer 1112 of the second cell 1220, and may be the pinned magnetic layer 1112 and connected to the pinned magnetic layer. It may be the second electrode 11300.
  • the cell including the magnetic tunnel junction includes a material and a configuration in which electrical or magnetic properties may be changed by a voltage applied by the second input terminal.
  • the electrical or magnetic property may be a magnitude of a threshold current for changing the magnetization direction of a cell including the magnetic tunnel junction.
  • a threshold current value for changing the magnetization direction of the cell including the magnetic tunnel junction may be changed.
  • the electrical levels of the free magnetic layer and the insulating layer interface controlled by the control layer of the second cell are different from each other by the voltage applied to the second input terminal, and are differently controlled by the respective control layers.
  • the threshold current value of the second cell may be controlled differently, and the output value level output from the output terminal may be controlled according to the magnetization direction of the free magnetic layer of the second cell.
  • the control layer of the second cell including the magnetic tunnel junction may be at least one of a normal control layer, a peroxide control layer, and a low oxidation control layer.
  • the output terminal may output an output value obtained by adding the value generated by the current passing through the first electrode and the first cell and the value generated by the current passing through the first electrode and the second cell.
  • the electrical level of the free magnetic layer and the insulating layer interface controlled by the control layer of the first cell and the second cell is controlled by a voltage applied to the first input terminal and the second input terminal.
  • the threshold current values of the first cell and the second cell may be controlled by the electric level controlled by the second cell.
  • FIG. 36 illustrates an Anomalous Hall Effect (AHE) voltage measurement in a semiconductor device based on a spin orbit torque (SOT) effect according to another embodiment of the present invention.
  • AHE Anomalous Hall Effect
  • SOT spin orbit torque
  • 37 and 38 illustrate anomalous hole effects and magnetization inversions of the first and second cells of the semiconductor device of FIG. 36.
  • magnetization reversal occurs when a current of 14.5 ⁇ 0.5 mA is applied to the input circuit. It can be seen that magnetization reversal occurs when a current of 12.5 ⁇ 0.5 mA is applied to the input circuit with -24V applied to the input terminal and the second input terminal, respectively.
  • the first cell and the second cell are p-type pseudo cells, and the absolute value of the threshold current is smaller when the voltage applied from the first input terminal and the second input terminal is negative. Can be.
  • the magnetization direction of the free magnetic layer of the first cell and the second cell is a first direction
  • the input circuit applies a current and a voltage is applied to the first input terminal and the second input terminal.
  • the following output levels can be operated by either AND or OR gates by outputting:
  • FIG. 39 illustrates values measured at the output terminals of the first cell and the second cell by input values of the first input terminal and the second input terminal of the semiconductor device of FIG. 36 and current applied by the input circuit.
  • the magnetization or normalized anomalous Hall resistance of the first cell or the second cell is because the first cell or the second cell is a p-type pseudo cell.
  • the voltage applied to the first input terminal or the second input terminal may be changed only when -24V.
  • Table 1 a truth table of Table 1 in which an output value is determined by input values of a first input terminal and a second input terminal is derived.
  • the truth table in Table 1 below is a truth table in the extremely limited case where the magnetization directions of the first and second cells are initialized in each direction and the current applied to the input circuit is -12 mA.
  • R ref, to R ref the output value than the UP when (R output or R xy, 1st + R xy, 2nd) is large is only the first input terminal and the second input terminal when, based on the UP + 24V case (second level), the smaller the R ref, the output value than the DOWN (R output or R xy, 1st + R xy, 2nd) to, based on the ttaeyigo, R ref, DOWN be applied is only a first input terminal And -24V (first level) is applied to the second input terminal.
  • the AND gate operation may be enabled when R ref and UP are used as reference values, and when the first level or the second level value is output to the output terminal, the gate may be classified as digital 0, and the output terminal may be divided into zero. When three level values are output, they can be divided into digital ones. That is, when the input values of the first input terminal and the second input terminal are the same at the second level, the first input terminal and the second input terminal may be classified as digital 1.
  • OR gate operation when adopting R ref, DOWN , OR gate operation may be possible, and when the first level value is output to the output terminal, the gate may be divided into digital 0, and the second or third level of the output terminal may be separated. When the value is output, it can be divided into digital 1. That is, when at least one of the input values of the first input terminal or the second input terminal is the second level, it may be classified as a digital one.
  • the magnetization direction of the free magnetic layer of the first cell and the second cell is a second direction
  • the input circuit applies a current and a voltage is applied to the first input terminal and the second input terminal.
  • the following output levels can be operated with either NAND or NOR gates being output:
  • FIG. 40 is a diagram illustrating anomalous hall effect (AHE) voltage measurement in a semiconductor device based on a spin orbit torque (SOT) effect according to another embodiment of the present invention.
  • AHE anomalous hall effect
  • SOT spin orbit torque
  • R ref to R ref, the output value than the UP when (R output or R xy, 1st + R xy, 2nd) is large is only the first input terminal and the second input terminal when, based on the UP the negative voltage (first level) ttaeyigo be applied
  • R ref when, based on the DOWN output than the R ref, DOWN (R output or R xy, 1st + R xy, 2nd) is only the first input terminal is less
  • a positive voltage (second level) is applied to the second input terminal.
  • NAND gate operation may be enabled when R ref, UP is adopted as a reference value, and when the second level or third level value is output to the output terminal, the NAND gate operation may be divided into digital 0, and the output terminal may be divided into zero.
  • the value of one level is output, it may be divided into digital one. That is, it may be classified as digital 1 only when the voltage applied to the first input terminal and the second input terminal is the first level.
  • NOR gate operation when adopting R ref, DOWN , a NOR gate operation may be possible, and when a value of the first level or the second level is output to the output terminal, it may be classified as digital 1, and the third level may be output to the output terminal.
  • the value when the value is output, it can be distinguished by digital zero. That is, the digital 0 may be distinguished only when the voltages applied to the first input terminal and the second input terminal are at the second level.
  • FIG. 41 illustrates a semiconductor device 12000 based on spin orbit torque (SOT) effect according to another embodiment of the present invention.
  • a logic semiconductor device 12000 based on a spin orbit torque (SOT) effect may include a first electrode 12100 including a first position and a second position. A first input terminal for applying a current to the first input terminal; A free magnetic layer 12211 disposed between the first and second positions of the first electrode 12100 and disposed on the first electrode, an insulating layer 12212 disposed on the free magnetic layer 12211, A cell including a magnetic tunnel junction (MTJ) including a control layer 12213 disposed on the insulating layer 12212 and a pinned magnetic layer 12214 disposed on the control layer 12213.
  • MTJ magnetic tunnel junction
  • a second input terminal for applying a voltage between the free magnetic layer 12211 and the pinned magnetic layer 12214 of the cell 12210;
  • an output terminal for outputting a value generated by the current passing through the first electrode 12100 and the cell 12210, and according to the level of input values input to the first input terminal and the second input terminal.
  • the output value output from the output terminal is divided into digital O or digital 1.
  • the first electrode, the insulating layer, the control layer, the free magnetic layer, and the pinned magnetic layer may be the same as the contents of the first electrode, the insulating layer, the control layer, the free magnetic layer, and the pinned magnetic layer.
  • the first input terminal may apply a current to a first electrode including a first position and a second position, and control the magnitude of the applied current.
  • the first input terminal can change the electrical or magnetic properties of the free magnetic layer by flowing a current above a threshold current to the first electrode including the first position and the second position.
  • the apparatus may further include a current control switch controlling a current applied to the first input terminal.
  • the first input terminal may be an electrode connected to one end of the first electrode, and the current control switch may include a switch configuration generally used to control the flow of current in a semiconductor.
  • the magnetization direction of the free magnetic layer may be changed by the magnitude of the current applied to the first input terminal.
  • the second input terminal may apply a voltage between the free magnetic layer 12211 and the fixed magnetic layer 12214 of the cell 12210, and the control layer 12213 is applied by the voltage applied to the second input terminal.
  • the threshold current value of the cell may be controlled as the electrical level of the free magnetic layer 12211 and the insulating layer 12212 are controlled, and the control layer controls the electrical level.
  • the output terminal may output a value generated by the current passing through the first electrode and the cell.
  • the output value output from the output terminal may be divided into digital O or digital 1 according to the level of the input value input to the first input terminal and the second input terminal.
  • FIG. 42 is a diagram illustrating anomalous hall effect (AHE) voltage measurement in a semiconductor device 12000 based on spin orbit torque (SOT) effect according to another embodiment of the present invention.
  • AHE anomalous hall effect
  • SOT spin orbit torque
  • FIG. 43 illustrates anomalous hole effects and magnetization inversions of cells of the semiconductor device of FIG. 42.
  • the cell is a p-type like cell and has a larger absolute absolute threshold current when a positive voltage is applied to the second input terminal.
  • the following output value levels are output to the output terminal, and thus may operate as an OR gate:
  • FIG. 44 illustrates values measured at an output terminal according to input values of a first input terminal and a second input terminal of the semiconductor device of FIG. 42.
  • the cell is magnetized when ⁇ 24 V is applied to the second input terminal, ⁇ 13 mA is applied to the first input terminal, and only when a negative voltage is applied to the second input terminal. Or it can be seen that the anomalous Hall resistance is reversed.
  • the input applied to the first input terminal and the second input terminal can be operated as an OR gate as the following output value level is output to the output terminal, the current of the first level is applied to the first input terminal Only when the voltage of the first level is applied to the second input terminal can be divided into digital 0.
  • the first input terminal may be classified as a digital one.
  • SOT 45 illustrates a semiconductor device 13000 based on spin orbit torque (SOT) effect according to another embodiment of the present invention.
  • a logic semiconductor device based on a spin orbit torque (SOT) effect may include a first input terminal configured to apply a current to the first electrode 13100; A magnetic tunnel junction (MTJ) disposed on the first electrode 13100 and having a free magnetic layer 13311 and a fixed magnetic layer 1314 disposed therebetween with a structure in which an insulating layer 13212 and a control layer 1321 are bonded to each other.
  • SOT spin orbit torque
  • a first cell 13210 comprising a magnetic tunnel junction
  • a first voltage gate applying a voltage between the free magnetic layer 13211 and the pinned magnetic layer 1314 of the first cell 13210
  • a magnetic tunnel junction (MTJ) disposed on the second electrode 13300 to receive the current passing through the first cell and having a structure in which an insulating layer and a control layer are bonded to each other, and a free magnetic layer and a fixed magnetic layer are disposed.
  • MTJ magnetic tunnel junction
  • the first electrode, the insulating layer, the control layer, the free magnetic layer, and the pinned magnetic layer may be the same as the contents of the first electrode, the insulating layer, the control layer, the free magnetic layer, and the pinned magnetic layer.
  • the first input terminal may apply a current to a first electrode including a first position and a second position, and control the magnitude of the applied current.
  • the input circuit may change an electrical or magnetic property of the free magnetic layer by flowing a current above a threshold current to a first electrode including a first position and a second position.
  • the apparatus may further include a current control switch controlling a current applied to the first input terminal.
  • the first input terminal may be an electrode connected to one end of the first electrode, and the current control switch may include a switch configuration generally used to control the flow of current in a semiconductor.
  • the first voltage gate may apply a voltage between the free magnetic layer 13211 and the fixed magnetic layer 1314 of the first cell 13210.
  • the second voltage gate may apply a voltage between the free magnetic layer 1321 and the fixed magnetic layer 1314 of the second cell 1320.
  • the output terminal may output an output value output through the second cell.
  • FIG. 46 illustrates a spin orbit torque (SOT) effect-based semiconductor device according to another embodiment of the present invention including an input circuit and an output circuit.
  • SOT spin orbit torque
  • a current applied from the first input terminal may flow along a first electrode, a first cell, and a second electrode.
  • the input circuit passes through a writing block, a source line, a transistor for controlling a current flowing on the first electrode, a first cell, and a write line, and a second electrode, It may be a path of a transistor controlling one cell.
  • a current applied from the first input terminal may flow along the first electrode 13100, the first cell 13210, and the second electrode 13400.
  • a current applied from the first input terminal may flow along the first electrode 13100, the first cell 13210, and the second cell 1320, and the output circuit
  • the writing block 5610, the source line 5510, the first electrode 13100, the first cell 13210, the second electrode 13400, the second cell 1320, and the lead line It may have a path that is output through the source amplifier (SA) 13630 through the Read-Line (13540).
  • SA source amplifier
  • the write block 13610 may control the source line 13510 and the write line 1320, and the switch 13620 may include a first bit line 13531, a second bit line 13532, and a third bit line. 13533 may be controlled, and the first bit line 13531 may control a transistor for controlling a current flowing on a first electrode, and the second bit line 13532 may control a voltage to the first cell. The transistor for controlling the transistor may be controlled, and the third bit line 13533 may control the transistor for controlling the voltage in the second cell.
  • the source amplifier 13630 may amplify and recognize output values of the first and second cells output from the lead line 13540.
  • the level of the current applied to the second electrode along the input circuit by the voltage applied by the first voltage gate may vary according to the magnetization direction of the first cell.
  • the magnetization direction of the free magnetic layer of the second cell may be controlled by the level of in-plane current of the second electrode and the voltage applied by the second voltage gate controlled according to the magnetization direction of the free magnetic layer of the first cell. have.
  • the semiconductor device based on the Spin Orbit Torque (SOT) effect has a high speed of storing, recognizing, and transferring information, low power consumption, and high integration, thereby improving performance of the semiconductor device. And a reduction in manufacturing cost.
  • SOT Spin Orbit Torque
  • by changing the magnetization characteristics of each cell after manufacturing it can be applied to various fields, and logic gates such as AND, OR, NAND, and NOR can be implemented.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 반도체 소자에 관한 것이고, 본 발명의 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(1000)는, 제1 전극; 및 상기 제1 전극에 연결된 제1 셀 및 제2 셀;을 포함하고, 상기 제1 셀 및 제2 셀은 각각 상기 제1 전극 상에 배치되고, 절연층을 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하고, 상기 제1 셀 및 제2 셀은 상기 제1 전극의 면내에 인가된 전류가 각 셀의 임계전류값을 초과하는 경우 각각의 상기 자유 자성층의 자화 방향이 변경되고, 상기 제1 셀 및 제2 셀의 상기 임계전류값은 서로 다른 것을 특징으로 한다.

Description

반도체 소자 및 반도체 로직 소자
본 발명은 반도체 소자 및 반도체 로직 소자에 관한 것이다.
최근 연구되고 있는 반도체 소자에는 자기 메모리 소자, 상변환 소자 등이 있으며, 그 중 하나인 자기 메모리 소자는 속도가 빠르고 작동전압이 낮은 데다 비휘발성 성질을 갖기 때문에 메모리 소자로서 이상적인 조건을 갖추고 있다. 일반적으로 자기 메모리 소자는 미국특허 제 5,699,293호에 개시되어 있는 바와 같이 1개의 자기저항 센서와 1개의 트랜지스터로 단위셀이 구성될 수 있다.
자기 메모리 소자의 기본 구조는 두 강자성 물질이 절연층에 의해서 분리되어 있는 자기터널접합 구조(제1 자성전극/절연체/제 2 자성전극)를 포함한다. 이 소자의 저항이 두 자성체의 상대적인 자화 방향에 따라서 달라지는 자기 저항으로 정보를 저장한다. 두 자성층의 자화 방향 제어는 스핀 분극 전류로 제어가 가능하고, 이는 전자가 가지고 있는 각운동량이 자기 모멘트에 전달되어 토크를 발생시키는 스핀전달토크 (Spin transfer torque)라고 한다.
스핀전달토크로 자화 방향을 제어하기 위해서는 스핀 분극 전류가 자성물질 내로 통과를 해야 하지만, 최근 스핀전류를 발생시키는 중금속을 자성체와 인접하게 하여 수평 전류 인가로 자성체의 자화반전을 이루는 기술, 즉 스핀오빗토크(Spin orbit torque) 기술이 제안되었다 [US 8416618, Writable magnetic memory element, US 2014-0169088, Spin Hall magnetic apparatus, method and application, KR1266791, 면내전류와 전기장을 이용한 자기메모리 소자].
본 발명은 정보의 저장, 인식 및 전달 속도가 빠르고, 전력 소모가 낮은 반도체 소자의 제공을 목적으로 한다.
또한, 고도의 집적화가 가능하여 반도체 소자의 성능 향상 및 제조 비용 감소한다.
또한, 각 셀의 자화 특성을 제조 후 변경함으로써 다양한 분야에 적용 가능하다.
또한, AND, OR, NAND, NOR 등의 논리 게이트를 구현할 수 있다.
본 발명의 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(1000)는, 제1 전극; 및 상기 제1 전극에 연결된 제1 셀 및 제2 셀;을 포함하고, 상기 제1 셀 및 제2 셀은 각각 상기 제1 전극 상에 배치되고, 절연층을 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하고, 상기 제1 셀 및 제2 셀은 상기 제1 전극의 면내에 인가된 전류가 각 셀의 임계전류값을 초과하는 경우 각각의 상기 자유 자성층의 자화 방향이 변경되고, 상기 제1 셀 및 제2 셀의 상기 임계전류값은 서로 다른 것을 특징으로 한다.
또한, 상기 제1 전극에서 상기 제1 셀 및 제2 셀을 사이에 두고 배치된 제1 위치 및 제2 위치 사이에 전류가 인가되는 입력 회로, 상기 제1 전극의 제1 위치로부터 제1 셀을 거쳐 전류가 흐르는 제1 출력 회로, 및 상기 제1 전극의 제1 위치로부터 제2 셀을 거쳐 전류가 흐르는 제2 출력 회로를 더 포함하고, 상기 입력 회로를 따라 인가된 전류에 의해 상기 제1 셀 또는 제2 셀에 정보가 저장되고, 상기 제1 출력 회로 및 제2 출력 회로의 전기적 특성을 측정함으로써 정보를 읽을 수 있다.
본 발명의 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자의 제어 방법은 제1 전극의 제1 위치 및 제2 위치 사이에 전류가 인가되는 입력 회로, 상기 제1 전극 상에 배치되고 절연층을 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 제1 셀 및 제2 셀, 상기 제1 전극의 제1 위치로부터 제1 셀을 거쳐 전류가 흐르는 제1 출력 회로, 및 상기 제1 전극의 제1 위치로부터 제2 셀을 거쳐 전류가 흐르는 제2 출력 회로;를 포함하는 반도체 소자의 제어 방법에 있어서, 상기 입력 회로를 구동하여, 상기 제1 전극에 상기 제1 셀의 자유 자성층의 자화 방향 변경의 임계전류보다 큰 전류를 인가하여 상기 제1 셀에 정보를 저장하고, 상기 입력 회로를 구동하여, 상기 제1 전극에 상기 제2 셀의 자유 자성층의 자화 방향 변경의 임계전류보다 큰 전류를 인가하여 상기 제2 셀에 정보를 저장한다.
또한, 상기 제1 출력 회로 및 제2 출력 회로 상에 전류를 인가함으로써 상기 제1 셀 및 제2 셀의 정보를 읽을 수 있다.
본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자는 제1 전극; 상기 제1 전극 상에 배치되고 절연층을 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀; 및 상기 셀과 전기적으로 연결되어 상기 자유 자성층 및 고정 자성층 사이에 전압을 인가하는 전압 회로;을 포함하고, 상기 전압 회로에 의해 인가되는 전압은 상기 셀의 임계전류값을 제어하는 것을 특징으로 한다.
또한, 상기 제1 전극에서 상기 셀을 사이에 두고 배치된 제1 위치 및 제2 위치 사이에 전류가 인가되는 입력 회로; 및 상기 자유 자성층 및 고정 자성층 사이에 전압을 인가하는 전압 회로;를 더 포함할 수 있다.
본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자의 제어 방법은 제1 위치 및 제2 위치를 포함하는 제1 전극에 전류가 인가되는 입력 회로, 상기 제1 위치 및 제2 위치 사이에 배치되고 상기 기록 전류 회로가 인가한 기록 전류에 의해 자유 자성층의 자화방향이 변경되는 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀, 및 상기 자유 자성층과 사이에 절연층을 두고 배치된 고정 자성층과 상기 자유 자성층 사이에 전압을 인가하는 기록 전압 회로를 포함하는 반도체 소자의 제어방법에 있어서, 상기 기록 전압 회로를 구동하여, 상기 고정 자성층 및 자유 자성층 사이에 전압을 인가하고 상기 셀의 임계전류값을 변경하는 단계; 및 상기 기록 전류 회로를 구동하여, 상기 제1 전극에 전류를 인가하고, 상기 자유 자성층의 자화방향을 변경함으로써 상기 셀에 정보를 저장하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자는 제1 전극; 상기 제1 전극 상에 배치되고, 절연층 및 제어층이 접합된 구조를 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀; 및 상기 자유 자성층 및 고정 자성층 사이에 전압을 인가하는 제어 전압 게이트;를 포함하고, 상기 제어층은 상기 제어 전압 게이트에 인가되는 전압에 의해 상기 자유 자성층 및 절연층 계면의 전기 레벨을 제어하고, 상기 제어층이 상기 전기 레벨을 제어함에 따라 상기 셀의 임계 전류값이 제어되는 것을 특징으로 한다.
본 발명의 다른 실시 예를 따르는 스핀 오빗 토크(SOT: Spin Orbit Torque) 효과 기반의 로직 반도체 소자는 제1 위치 및 제2 위치를 포함하는 제1 전극에 전류를 인가하는 제1 입력터미널 ; 상기 제1 전극의 제1 위치 및 제2 위치 사이에 배치되고, 절연층 및 제어층이 접합된 구조를 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 제1 셀 및 제2 셀; 상기 제1 입력터미널 및 제1 셀을 통과한 전류에 의해 생성된 값, 및 상기 제1 입력터미널 및 제2 셀을 통과한 전류에 의해 생성된 값을 합산한 출력값이 출력되는 출력터미널; 및 상기 제1 셀 및 제2 셀의 상기 자유 자성층 및 고정 자성층 사이에 전압을 인가하는 제2 입력터미널;을 포함하고, 상기 제1 입력터미널 및 제2 입력터미널에 입력되는 입력값의 레벨에 따라 상기 출력터미널에서 출력되는 출력값이 디지털 O 또는 디지털 1로 구분된다.
본 발명의 다른 실시 예를 따르는 스핀 오빗 토크(SOT: Spin Orbit Torque) 효과 기반의 로직 반도체 소자는 제1 위치 및 제2 위치를 포함하는 제1 전극에 전류를 인가하는 입력 회로; 상기 제1 전극의 제1 위치 및 제2 위치 사이에 배치되고, 절연층 및 제어층이 접합된 구조를 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 제1 셀 및 제2 셀; 및 상기 제1 셀의 자유 자성층 및 고정 자성층 사이에 전압을 인가하는 제1 입력터미널; 상기 제2 셀의 자유 자성층 및 고정 자성층 사이에 전압을 인가하는 제2 입력터미널; 및 상기 제1 전극 및 제1 셀을 통과한 전류에 의해 생성된 값, 및 상기 제1 전극 및 제2 셀을 통과한 전류에 의해 생성된 값을 합산한 출력값이 출력되는 출력터미널;을 포함하고, 상기 입력 회로가 상기 제1 전극에 전류를 인가하는 경우, 상기 제1 입력터미널 및 제2 입력터미널에 입력되는 입력값의 레벨에 따라 상기 출력터미널에서 출력되는 출력값이 디지털 O 또는 디지털 1로 구분된다.
본 발명의 다른 실시 예를 따르는 스핀 오빗 토크(SOT: Spin Orbit Torque) 효과 기반의 로직 반도체 소자는 제1 위치 및 제2 위치를 포함하는 제1 전극에 전류를 인가하는 제1 입력터미널; 상기 제1 전극의 제1 위치 및 제2 위치 사이에 배치되고, 상기 제1 전극 상에 배치된 자유 자성층, 상기 자유 자성층 상에 배치된 절연층, 상기 절연층 상에 배치된 제어층, 및 상기 제어층 상에 배치된 고정 자성층을 포함하는 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀; 상기 셀의 자유 자성층 및 고정 자성층 사이에 전압을 인가하는 제2 입력터미널; 및 상기 제1 전극 및 셀을 통과한 전류에 의해 생성된 값이 출력되는 출력터미널;을 포함하고, 제1 입력터미널 및 제2 입력터미널에 입력되는 입력값의 레벨에 따라 상기 출력터미널에서 출력되는 출력값이 디지털 O 또는 디지털 1로 구분된다.
본 발명의 다른 실시 예를 따르는 스핀 오빗 토크(SOT: Spin Orbit Torque) 효과 기반의 로직 반도체 소자는 제1 전극에 전류를 인가하는 제1 입력터미널; 상기 제1 전극 상에 배치되고, 절연층 및 제어층이 접합된 구조를 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 제1 셀; 상기 제1 셀의 자유 자성층 및 고정 자성층 사이에 전압을 인가하는 제1 전압 게이트; 상기 제1 셀을 통과한 전류를 인가받는 제2 전극 상에 배치되고, 절연층 및 제어층이 접합된 구조를 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 제2 셀; 상기 제2 셀의 자유 자성층 및 고정 자성층 사이에 전압을 인가하는 제2 전압 게이트; 상기 제2 셀을 통해 출력되는 출력값을 출력하는 출력터미널; 및 상기 제1 입력터미널로부터 인가된 전류가 제1 전극, 제1 셀 및 제2 전극을 따라 흐르는 입력 회로; 및 상기 제1 입력터미널로부터 인가된 전류가 제1 전극, 제1 셀 및 제2 셀을 따라 흐르는 출력 회로;를 포함한다.
본 발명의 실시 예를 따르는 반도체 소자는 정보의 저장, 인식 및 전달 속도가 빠르고, 전력 소모가 낮다.
또한, 고도의 집적화가 가능하여 반도체 소자의 성능 향상 및 제조 비용 감소의 효과가 있다.
또한, 각 셀의 자화 특성을 제조 후 변경함으로써 다양한 분야에 적용 가능하다.
또한, AND, OR, NAND, NOR 등의 논리 게이트를 구현할 수 있다.
도 1은 본 발명의 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자를 도시한 것이다.
도 2는 자유 자성층 및 고정 자성층의 자화 방향의 거동을 도시한 것이다.
도 3은 입력 회로, 제1 출력 회로 및 제2 출력 회로를 포함하는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자를 도시한 것이다.　
도 4은 본 발명의 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자 에서 변칙 홀 효과(AHE: Anomalous Hall Effect) 전압 측정을 설명하기 위해 도시한 것이다.
도 5는 자기장에 따른 제1 셀 및 제2 셀의 상태 변화를 도시한 것이다.
도 6은 전류에 따른 제1 셀 및 제2 셀의 상태 변화를 도시한 것이다.
도 7은 자기장에 따른 전체 셀의 자화 방향 변화를 도시한 것이다.
도 8은 전류에 따른 전체 셀의 자화 방향 변화를 도시한 것이다.
도 9는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자를 도시한 것이다.
도 10은 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자를 도시한 것이다.
도 11은 도 10의 반도체 소자가 자기장이 없는 환경에서 자유 자성층의 자화방향이 제1 전극에 인가된 전류에 의해 변화함을 도시한 것이다.　
도 12는 각각 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자를 도시한 것이다.
도 13은 입력 회로 및 전압 회로를 포함하는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자를 도시한 것이다.
도 14는 도 11의 반도체 소자의 변칙 홀 저항을 측정하기 위한 실험 모식도를 도시한 것이다.
도 15 내지 도 17은 도 14를 이용하여 측정한 변칙 홀 저항을 도시한 것이다.
도 18은 각각 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자를 도시한 것이다.
도 19는 실험 셀의 모식도이다.
도 20은 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자를 도시한 것이다.
도 21은 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자를 도시한 것이다.
도 22는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자를 도시한 것이다.
도 23은 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자에서 변칙 홀 효과(AHE: Anomalous Hall Effect) 전압 측정을 설명하기 위해 도시한 것이다. 　
도 24 내지 도26은 도23의 반도체 소자의 제어층의 산화 시간에 따른 자기장에 대한 변칙 홀 효과의 변화를 도시한 것이다.
도 27은 도23의 반도체 소자의 제어층의 산화 시간에 따른 수직 이방성 필드의 변화량(△Hk) 및 임계전류의 변화량(△Ic)의 변화를 도시한 것이다.
도 28내지 도 30은 도23의 반도체 소자의 제어층의 산화 시간에 따른 변칙 홀 효과 및 자화반전을 도시한 것이다.
도 31은 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자를 도시한 것이다.
도 32는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자에서 변칙 홀 효과(AHE: Anomalous Hall Effect) 전압 측정을 설명하기 위해 도시한 것이다. 　
도 33은 도 32의 반도체 소자의 제1 입력터미널 및 제2 입력터미널의 입력 값 및 이에 따른 제1 셀 및 제2셀의 출력터미널에서 측정된 값을 도시한 것이다.
도 34는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자를 도시한 것이다.
도 35는 입력회로를 포함하는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자를 도시한 것이다.
도 36은 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자에서 변칙 홀 효과(AHE: Anomalous Hall Effect) 전압 측정을 설명하기 위해 도시한 것이다. 　
도 37 및 도 38는 도36의 반도체 소자의 제1셀 및 제2셀의 변칙 홀 효과 및 자화반전을 도시한 것이다.
도 39는 도 36의 반도체 소자의 제1 입력터미널 및 제2 입력터미널의 입력값, 입력회로에 의해 인가되는 전류에 의해 제1 셀 및 제2셀의 출력터미널에서 측정된 값을 도시한 것이다.
도 40은 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자에서 변칙 홀 효과(AHE: Anomalous Hall Effect) 전압 측정을 설명하기 위해 도시한 것이다. 　
도 41은 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자를 도시한 것이다.
도 42는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자에서 변칙 홀 효과(AHE: Anomalous Hall Effect) 전압 측정을 설명하기 위해 도시한 것이다. 　
도 43은 도 42의 반도체 소자의 셀의 변칙 홀 효과 및 자화반전을 도시한 것이다.
도 44는 도 42의 반도체 소자의 제1 입력터미널 및 제2 입력터미널의 입력값에 따른 출력터미널에서 측정된 값을 도시한 것이다.
도 45은 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자를 도시한 것이다.
도 46은 입력회로 및 출력회로를 포함하는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자를 도시한 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다. 그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다. 또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다. 덧붙여, 명세서 전체에서 어떤 구성요소를 "포함"한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
도 1은 본 발명의 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(1000)를 도시한 것이고, 도 2는 자유 자성층(1211, 1221) 및 고정 자성층(1213, 1223)의 자화 방향의 거동을 도시한 것이다. 도 1 및 도 2를 참조하면, 본 발명의 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(1000)는, 제1 전극; 및 상기 제1 전극에 연결된 제1 셀 및 제2 셀;을 포함하고, 상기 제1 셀 및 제2 셀은 각각 상기 제1 전극 상에 배치되고, 절연층을 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하고, 상기 제1 셀 및 제2 셀은 상기 제1 전극의 면내에 인가된 전류가 각 셀의 임계전류값을 초과하는 경우 각각의 상기 자유 자성층의 자화 방향이 변경되고, 상기 제1 셀 및 제2 셀의 상기 임계전류값은 서로 다른 것을 특징으로 한다.
제1 전극(1100)은 제1 셀(1210) 및 제2 셀(1220)에 전류를 공급할 수 있으며, 구체적으로 상기 전류는 자성체의 자화 방향을 제어하는 스핀 분극 전류일 수 있다. 상기 제1 전극(1100) 상에 흐르는 전류에 의해 상기 제1 셀(1210) 및 제2 셀(1220)의 전기적 또는 자기적 특성이 변경될 수 있다. 상기 제1 전극(1100)은 각 셀의 특성을 변화 시키므로, 반도체 소자(1000)에 있어서, 쓰기 선(write line)의 역할을 할 수 있다. 또한, 상기 제1 전극에 인가되는 전류를 제어하는 전류제어 스위치를 더 포함할 수 있다.
이 때, 상기 자유 자성층(1211, 1221)은 자화 방향이 적층 방향에 수직 방향으로 정렬되어 수직 이방성 특성을 가질 수 있다. 또한, 상기 자유 자성층(1211, 1221)은 전기적 또는 자기적 특성, 특히 자화 방향이 상기 제1 전극(1100) 상에 흐르는 수평 전류에 의해 변할 수 있고, 상기 수평 전류는 상기 제1 전극에서 상기 제1 셀 및 제2 셀을 사이에 두고 배치된 제1 위치 및 제2 위치 사이에 전류가 인가되는 입력 회로에 의해 제어될 수 있다.
상기 제1 전극(1100)은 전도성 물질을 포함할 수 있다. 보다 바람직하게, 상기 제1 전극(1100)은 중금속을 포함할 수 있다. 제1 전극(1100)이 중금속을 포함함으로써 제1 셀(1210) 및 제2 셀(1220)의 자유 자성층(1211, 1221)의 자화 방향 등의 자기적 특성을 변화시킬 수 있다. 이와 같이 스핀오빗토크를 이용하기 때문에 본 발명의 실시 예를 따르는 반도체 소자(1000)는 정보의 저장, 인식 및 전달 속도가 빠르고, 전력 소모가 낮다.
자유 자성층(1211, 1221)은 자화 방향 등의 자기적 특성의 변화가 가능한 자유 자성층으로, 상기 자유 자성층(1211, 1221)의 자기적 특성은 주위의 전기 및 자기 특성에 의해 변경될 수 있다. 또한, 제1 전극(1100)-자유 자성층(1211, 1221)의 적층면에 대하여 수직이방성을 가질 수 있다.
상기 자유 자성층(1211, 1221)은 철(Fe), 코발트(Co), 니켈(Ni), 붕소(B), 규소(Si), 백금(Pt), 팔라듐(Pd) 및 그 합금 중 적어도 하나를 포함할 수 있다.
상기 제1 전극(1100)에 전류가 흐르는 경우라도 상기 자유 자성층(1211, 1221)의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흐르지 않는 때에는, 상기 자유 자성층(1211, 1221)의 자기적 특성은 변하지 않는다. 상기 제1 전극(1100)에 상기 자유 자성층(1211, 1221)의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흘러야 상기 자유 자성층(1211, 1221)의 자기적 특성이 변하게 되며, 이 때의 전류 값을 자유 자성층(1211, 1221)의 임계전류라고 할 수 있다. 즉, 상기 제1 전극(1100)에 임계전류 이상의 전류를 흐름으로써 상기 자유 자성층(1211, 1221)의 전기적 또는 자기적 특성을 변화시킬 수 있다.
제1 셀(1210) 및 제2 셀(1220)의 각각의 자유 자성층(1211, 1221)의 임계전류를 다르게 설정함으로써, 상기 제1 셀(1210) 및 제2 셀(1220)의 자유 자성층(1211, 1221)의 자기적 특성을 선택적으로 변화시킬 수 있다. 예를 들어, 제1 셀(1210)의 자유 자성층(1211)의 임계전류 값이 제2 셀(1220)의 자유 자성층(1221)의 임계전류 값 보다 큰 경우에는, 제1 전극(1100)에 제1 셀(1210)의 자유 자성층(1211)의 임계전류 및 제2 셀(1220)의 자유 자성층(1221)의 임계전류 값 보다 작은 전류를 흐르더라도 상기 제1 셀(1210) 및 제2 셀(1220) 모두 자기적 특성의 변화가 없다. 이와 달리, 제1 전극(1100)에 제1 셀(1210)의 자유 자성층(1211)의 임계전류 및 제2 셀(1220)의 자유 자성층(1221)의 임계전류 값 보다 큰 전류를 흐르면 상기 제1 셀(1210) 및 제2 셀(1220) 모두 자기적 특성이 변하게 된다. 이와 달리, 제1 전극(1100)에 제1 셀(1210)의 자유 자성층(1211)의 임계전류 값 보다 작고 제2 셀(1220)의 자유 자성층(1221)의 임계전류 값 보다 큰 전류를 흐르면 상기 제1 셀(1210)의 자기적 특성은 변화가 없으나 상기 제2 셀(1220) 의 자기적 특성은 변하게 된다.
이와 같이, 제1 전극(1100) 상에 배치된 제1 셀(1210) 및 제2 셀(1220)은 제1 전극(1100)에 인가되는 전류의 크기를 통하여 각 셀의 자기적 특성을 동시 또는 선택적으로 변화시킬 수 있다.
상기 제1 셀(1210) 및 제2 셀(1220)은 각각 자유 자성층(1211, 1221) 및 고정 자성층(1213, 1223)이 절연층(1212, 1222)에 의해 구분된 자기터널접합구조를 포함할 수 있다. 보다 구체적으로, 상기 제1 셀(1210) 및 제2 셀(1220)은 상기 자유 자성층(1211, 1221) 상에 절연층(1212, 1222)에 배치될 수 있고, 상기 절연층(1212, 1222) 상에 고정 자성층(1213, 1223)이 배치됨으로써 상기 절연층(1212, 1222)을 사이에 두고 자유 자성층(1211, 1221) 및 고정 자성층(1213, 1223)이 마주하도록 배치될 수 있다.
상기 고정 자성층(1213, 1223)은 자화 방향이 고정된 고정 자성층일 수 있으며, 적층면에 대하여 수직한 방향의 자화 방향을 갖는 물질, 즉 수직이방성을 갖는 물질을 포함할 수 있다. 보다 구체적으로 상기 고정 자성층(1213, 1223)은 철(Fe), 코발트(Co), 니켈(Ni), 붕소(B), 규소(Si), 규소(Si), 지르코늄(Zr), 백금(Pt), 팔라듐(Pd) 및 그 합금 중 적어도 하나를 포함할 수 있다.
또한, 상기 고정 자성층(1213, 1223)은 자성층 및 반강자성층을 포함할 수 있다. 또한, 상기 고정 자성층(1213, 1223)은 인공 반강자성층일 수 있다. 보다 구체적으로, 상기 고정 자성층(1213, 1223)은 자성층/전도층/자성층의 3층 구조의 인공 반강자성 구조일 수 있으며, 반강자성층은 이리듐(Ir), 백금(Pt), 철(Fe), 망간(Mn) 및 이들의 합금 또는 Ni, Co, Fe의 산화물 및 그 합금의 물질로 이루어지고, 인공 반강자성 구조는 철(Fe), 코발트(Co), 니켈(Ni), 붕소(B), 규소(Si), 지르코늄(Zr), 백금(Pt), 팔라듐(Pd) 및 이들의 합금으로 구성된 자성층과 루테늄(Ru), 구리(Cu), 백금(Pt), 탄탈륨(Ta), 티탄(Ti), 텅스텐(W) 등의 전도층으로 구성될 수 있다.
상기 고정 자성층(1213, 1223) 및 자유 자성층(1211, 1221) 사이에는 절연층(1222)이 배치될 수 있다. 상기 절연층(1222)은 고정 자성층(1213, 1223)과 자유 자성층(1211, 1221) 사이에서 전류의 흐름을 제한하는 역할을 한다.
상기 절연층(1222)은 특별히 제한되지 않지만, 산화알루미늄, 산화마그네슘, 산화탄탈 및 산화지르코늄 중 적어도 하나를 포함할 수 있다.
상기 자유 자성층(1211, 1221), 절연층(1222) 및 고정 자성층(1213, 1223)은 박막 증착을 위한 일반적인 공정, 예를 들면 원자층 증착(ALD), 화학 증착(CVD), 물리 증착(PVD)의 방법으로 형성할 수 있다. 각각의 두께는 수 nm 내지 수십 nm 일 수 있으며, 특별히 제한되지 않는다.
상기 제1 셀(1210) 및 제2 셀(1220)의 고정 자성층(1213, 1223)은 제2 전극(1300)과 연결될 수 있다. 상기 제2 전극(1300)을 통해 각 셀의 전기 및 자성적 특성을 판단할 수 있다. 따라서, 상기 제2 전극(1300)은 반도체 소자(1000)에 있어서 읽기 선(read line)의 역할을 할 수 있다.
상기 제2 전극(1300)은 전도성 물질을 포함할 수 있다. 제2 전극(1300)은 특별히 제한되지 않으며, 니켈(Ni), 텅스텐(W), 구리(Cu) 및 그 합금 중 적어도 하나를 포함할 수 있다.
앞서 설명한 바와 같이, 상기 제1 셀(1210) 및 제2 셀(1220)의 전기적 또는 자기적 특성은 상기 제1 전극(1100)에 인가되는 전류의 크기에 의해 변화될 수 있다. 이 때, 각 셀에 포함되는 자유 자성층(1211, 1221)의 자화 방향 등의 자기적 특성이 변화될 수 있다. 이와 같이 자유 자성층(1211, 1221)의 자화 방향의 변화는 상기 제1 전극(1100)에 흐르는 전류의 크기 또는 주위의 자기장의 크기에 의존할 수 있다.
이 때, 제2 전극(1300)에 흐르는 전류는 각 셀의 전기 또는 자기적 특성을 판단할 수 있는 정도의 크기이면 충분하기 때문에, 자유 자성층(1211, 1221) 및 고정 자성층(1213, 1223)의 자기적 특성을 변화시키기 않는다.
도 2를 참조하면, 자유 자성층(1211)의 자화 방향은, 위아래로 향하는 화살표가 의미하는 바와 같이 두 방향으로 변할 수 있다. 이와 반대로, 고정 자성층(1213)의 자화 방향은, 위로만 향하는 화살표가 의미하는 바와 같이 변하지 않을 수 있다.
본 발명의 실시 예를 따르는 반도체 소자는 상기 제1 전극에서 상기 제1 셀 및 제2 셀을 사이에 두고 배치된 제1 위치 및 제2 위치 사이에 전류가 인가되는 입력 회로, 상기 제1 전극의 제1 위치로부터 제1 셀을 거쳐 전류가 흐르는 제1 출력 회로, 및 상기 제1 전극의 제1 위치로부터 제2 셀을 거쳐 전류가 흐르는 제2 출력 회로를 더 포함하고, 상기 입력 회로를 따라 인가된 전류에 의해 상기 제1 셀 또는 제2 셀에 정보가 저장되고, 상기 제1 출력 회로 및 제2 출력 회로의 전기적 특성을 측정함으로써 정보를 읽을 수 있다.
상기 입력 회로에 의해 제1 위치 및 제2 위치를 포함하는 제1 전극에 전류를 인가하더라도, 상기 자유 자성층의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흐르지 않는 때에는, 상기 자유 자성층의 자기적 특성은 변하지 않는다. 상기 입력 회로에 의해 제1 위치 및 제2 위치를 포함하는 제1 전극에 상기 자유 자성층의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흘러야 상기 자유 자성층의 자기적 특성이 변하게 되며, 이 때의 전류 값을 자유 자성층의 임계전류라고 할 수 있다. 즉, 상기 입력 회로는 제1 위치 및 제2 위치를 포함하는 제1 전극에 임계전류 이상의 전류를 흐름으로써 상기 자유 자성층의 전기적 또는 자기적 특성을 변화시킬 수 있다.
도 3은 입력회로, 제1 출력 회로 및 제2 출력 회로를 포함하는 본 발명의 실시 예를 따르는 반도체 소자의 회로도를 도시한 것이다.
도 3을 참조하면, 상기 입력회로는 상기 제1 전극에서 상기 제1 셀 및 제2 셀을 사이에 두고 배치된 제1 위치 및 제2 위치 사이에 전류를 인가할 수 있고, 쓰기 블록(Writing Block), 소스 라인(Source-Line), 제1 전극 상에 흐르는 전류를 제어하는 트랜지스터, 제1 셀, 제2셀 및 쓰기 라인(Write-Line)을 거치고 다시 쓰기 블록(Writing Block)으로 돌아오는 경로를 가질 수 있다.
상기 제1 출력 회로는 상기 제1 전극의 제1 위치로부터 제1 셀을 거쳐 전류가 흐를 수 있고, 상기 제1셀에 연결되어 있는 소스 라인(Source-Line), 제1 전극 상에 흐르는 전류를 제어하는 트랜지스터, 상기 제1 셀 및 상기 제1 셀에 연결되어 있는 읽기 라인(Read-Line)을 거쳐서 증폭기(SA)를 통해 출력되는 경로를 가질 수 있다.
상기 제2 출력 회로는 상기 제1 전극의 제1 위치로부터 제2 셀을 거쳐 전류가 흐를 수 있고, 상기 제1셀에 연결되어 있는 소스 라인(Source-Line), 제1 전극 상에 흐르는 전류를 제어하는 트랜지스터, 상기 제2 셀, 상기 제2 셀에 연결되어 있는 읽기 라인(Read-Line)을 거쳐서 증폭기(SA)를 통해 출력되는 경로를 가질 수 있다.
도 3을 참조하면, 상기 제1 출력회로는 상기 제1셀에 연결되어 있는 소스 라인 및 상기 제1셀에 연결되어 있는 출력 회로를 통해 전류를 인가하여, 상기 제1 셀에 저장된 정보를, 상기 제1 전극의 제1 위치로부터 제1 셀을 거쳐 전류가 흐르면서, 상기 제1 셀의 전기적 특성을 측정함으로써 정보를 읽을 수 있다.
도 3을 참조하면, 상기 제2 출력회로는 상기 제2셀에 연결되어 있는 소스 라인 및 상기 제2셀에 연결되어 있는 출력 회로를 통해 전류를 인가하여, 상기 제2 셀에 저장된 정보를, 상기 제1 전극의 제1 위치로부터 제2 셀을 거쳐 전류가 흐르면서, 상기 제1 셀의 전기적 특성을 측정함으로써 정보를 읽을 수 있다.
상기 제1 셀(1210) 및 제2 셀(1220)은 앞서 설명한 바와 같이, 주위의 전류 또는 자기에 의해 자기적 특성이 변할 수 있는 자유 자성층(1211, 1221)을 포함할 수 있다. 또한, 상기 자유 자성층(1211, 1221) 상에 배치된 절연층(1212, 1222), 상기 절연층(1212, 1222) 상에 배치된 고정 자성층(1213, 1223) 및 상기 고정 자성층(1213, 1223)에 연결된 제2 전극(1300)을 더 포함할 수 있다. 상기 자유 자성층(1211, 1221), 절연층(1212, 1222), 고정 자성층(1213, 1223), 제1 전극(1100) 및 제2 전극(1300)에 관한 내용은 앞서 설명한 것과 일치할 수 있다.
상기 제1 전극(1100)에 인가되는 전류는 전류 제어 스위치를 통하여 제어된다. 상기 전류 제어 스위치가 온(On) 상태가 되면 상기 제1 전극(1100)에 전류가 흐르게 되고, 제1 셀(1210) 및 제2 셀(1220)의 자유 자성층(1211, 1221)은 상기 제1 전극(1100)에 흐르는 전류의 영향을 받게 된다. 이로 인하여, 상기 제1 셀(1210) 및 제2 셀(1220)은 상기 제1 전극(1100)에 공급되는 전류에 의해 자화 방향이 변경될 수 있다.
상기 전류 제어 스위치는 반도체 소자(1000)에서 전류 또는 전압 제어에 사용되는 전류 제어 스위치일 수 있으며, 재료, 형상 및 기능이 특별히 제한되지 않는다. 특히, 상기 전류 제어 스위치는 DRAM 등의 쓰기 선(write line)에 인가되는 전류를 제어하는데 사용되는 전류 제어 스위치일 수 있다. 도 9에 전류 제어 스위치(2400)의 일 예가 도시되어 있다.
상기 전류 제어 스위치가 온(On) 상태가 됨으로써, 상기 제1 전극(1100)에 상기 제1 셀(1210) 및 제2 셀(1220)의 자유 자성층(1211, 1221)의 자화 방향 등의 자기적 특성을 변경하기에 충분한 정도의 전류가 인가되면 상기 제1 셀(1210) 및 제2 셀(1220)의 자기적 특성이 변경된다.
상기 전류 제어 스위치가 온(On) 상태가 됨으로써, 상기 제1 전극(1100)에 상기 제1 셀(1210) 및 제2 셀(1220)의 자유 자성층(1211, 1221) 중 어느 하나의 자화 방향 등의 자기적 특성만을 변경하기에 충분한 정도의 전류가 인가되면 상기 제1 셀(1210) 및 제2 셀(1220)의 자기적 특성이 선택적으로 변경된다.
상기 전류 제어 스위치가 오프(Off) 상태가 되면 상기 제1 셀(1210) 및 제2 셀(1220)의 자기적 특성은 변경된 상태로 유지되어 정보가 셀에 저장될 수 있다.
제2 전극(1300)에 전압을 인가하고 각 셀의 전기적 또는 자기적 특성 값을 읽으면 각 셀의 자기적 특성, 즉 각 셀에 저장된 정보를 알 수 있다.
앞서 설명한 본 발명의 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(1000)에서, 제1 셀(1210) 및 제2 셀(1220)은 자기적 특성을 변화하는 전류의 크기, 즉 임계전류는 서로 다를 수 있다. 이하, 도 4 내지 도 6을 참조하여 임계전류가 서로 다른 셀의 거동을 설명한다.
도 4는 본 발명의 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(1000)에서 변칙 홀 효과(AHE: Anomalous Hall Effect) 전압 측정을 설명하기 위해 도시한 것이고, 도 5는 도 4의 측정 방법을 이용하여 자기장에 따른 제1 셀(1210) 및 제2 셀(1220)의 상태 변화를 도시한 것이고, 도 6은 도 4의 측정 방법을 이용하여 전류에 따른 제1 셀(1210) 및 제2 셀(1220)의 상태 변화를 도시한 것이다. 구체적으로 상기 도 5 및 도 6은 각 셀의 자유 자성층(1211, 1221)의 상태 변화를 도시한 것이다.
도 5와 같이 제1 전극(1100)에 전류를 인가하고 외부 자기장이 존재하는 상태에서 서로 임계전류가 상이한 제1 셀(1210) 및 제2 셀(1220)을 배치함으로, 상기 제1 셀(1210) 및 제2 셀(1220)의 변칙 홀 저항(RH: Anomalous Hall Resistance)의 변화를 측정할 수 있다.
도 5를 참조하면, 자기장의 크기에 따라 제1 셀(1210) 및 제2 셀(1220)의 자화 방향이 상(Up) 및 하(Down)으로 개별적으로 변화함으로 알 수 있고, 이로부터 제1 셀(1210) 및 제2 셀(1220)의 자기적 특성이 서로 상이함을 알 수 있다.
또한, 도 6을 참조하면, 제1 셀(1210) 및 제2 셀(1220)의 자화 방향이 제1 전극(1100)에 인가되는 전류에 따라 상(Up) 및 하(Down)로 반전됨을 알 수 있다. 제1 셀(1210)의 경우, 상(Up)에서 하(Down)로 자화 방향이 변화되는 임계 전류는 -11.5mA이고, 하(Down)에서 상(Up)으로 자화 방향이 변화되는 임계 전류는 +9.5mA이다. 제2 셀(1220)의 경우, 상(Up)에서 하(Down)로 자화 방향이 변화되는 임계 전류는 -13.5mA이고, 하(Down)에서 상(Up)으로 자화 방향이 변화되는 임계 전류는 +11.5mA이다.
도 9는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(2000)를 도시한 것이다. 도 9를 참조하면, 제1 전극(2100)에 보다 많은 수의 셀(2210, 2220, 2230, 2240, 2250, 2260)이 연결된 반도체 소자(2000)의 형상을 이해할 수 있다.
도 9에서 제1 전극(2100)에 6개의 셀(2210, 2220, 2230, 2240, 2250, 2260)이 연결되고, 제1 전극(2100)에 인가되는 전류는 제1 전극(2100)에 연결된 하나의 입력 회로(2400)에 의해 제어된다. 상기 6개의 셀(2210, 2220, 2230, 2240, 2250, 2260)은 자기적 특성의 변화에 대한 임계전류가 서로 상이할 수 있다. 이 때, 6개의 셀(2210, 2220, 2230, 2240, 2250, 2260)의 임계전류 값 중에서 가장 낮은 임계전류 값 보다 낮은 값의 전류를 제1 전극(2100)에 인가하면 6개의 셀(2210, 2220, 2230, 2240, 2250, 2260)의 자기적 특성은 변하지 않는다. 6개의 셀(2210, 2220, 2230, 2240, 2250, 2260)의 임계전류 값 중에서 가장 큰 임계전류 값 보다 같거나 높은 값의 전류를 제1 전극(2100)에 인가하면 6개의 셀(2210, 2220, 2230, 2240, 2250, 2260)의 자기적 특성은 모두 변한다. 6개의 셀(2210, 2220, 2230, 2240, 2250, 2260)의 임계전류 값 중에서 가장 큰 임계전류 값과 가장 낮은 임계전류 값 사이의 전류를 제1 전극(2100)에 인가하면 6개 셀(2210, 2220, 2230, 2240, 2250, 2260) 중에서 일부의 셀만 자기적 특성이 변할 수 있다.
이 경우, 6개의 셀(2210, 2220, 2230, 2240, 2250, 2260)을 통하여 구현할 수 있는 정보(예를 들면, 변칙 홀 저항(RH: Anomalous Hall Resistance))은 다음과 같다. 반도체 소자의 쓰기 선(write line)에 데이터를 상(Up) 방향으로 초기화하는 전류를 인가하여 6개 셀의 자기 방향을 상(Up)으로 초기화한 경우에는, 상(Up)- 상(Up)- 상(Up)- 상(Up)- 상(Up)- 상(Up), 상(Up)- 상(Up)- 상(Up)- 상(Up)- 상(Up)-하(Down), 상(Up)- 상(Up)- 상(Up)- 상(Up)- 하(Down)-하(Down), 상(Up)- 상(Up)- 상(Up)- 하(Down)- 하(Down)-하(Down), 상(Up)- 상(Up)- 하(Down)- 하(Down)- 하(Down)-하(Down), 상(Up)- 하(Down)- 하(Down)- 하(Down)- 하(Down)-하(Down), 하(Down)- 하(Down)- 하(Down)- 하(Down)- 하(Down)-하(Down)의 8가지일 수 있다. 또한, 반도체 소자의 쓰기 선(write line)에 데이터를 하(Down) 방향으로 초기화하는 전류를 인가하여 6개 셀의 자기 방향을 하(Down)로 초기화한 경우에는, 하(Dwon)- 하(Dwon)- 하(Dwon)- 하(Dwon)- 하(Dwon)- 하(Dwon), 하(Dwon)- 하(Dwon)- 하(Dwon)- 하(Dwon)- 하(Dwon)-상(Up), 하(Dwon)- 하(Dwon)- 하(Dwon)- 하(Dwon)- 상(Up)-상(Up), 하(Dwon)- 하(Dwon)- 하(Dwon)- 상(Up)- 상(Up)-상(Up), 하(Dwon)- 하(Dwon)- 상(Up)- 상(Up)- 상(Up)-상(Up), 하(Dwon)- 상(Up)- 상(Up)- 상(Up)- 상(Up)-상(Up), 상(Up)- 상(Up)- 상(Up)- 상(Up)- 상(Up)-상(Up)의 8가지일 수 있다. 따라서, 6개의 셀을 통해 구현할 수 있는 정보는, 상(Up)- 상(Up)- 상(Up)- 상(Up)- 상(Up)- 상(Up), 상(Up)- 상(Up)- 상(Up)- 상(Up)- 상(Up)-하(Down), 상(Up)- 상(Up)- 상(Up)- 상(Up)- 하(Down)-하(Down), 상(Up)- 상(Up)- 상(Up)- 하(Down)- 하(Down)-하(Down), 상(Up)- 상(Up)- 하(Down)- 하(Down)- 하(Down)-하(Down), 상(Up)- 하(Down)- 하(Down)- 하(Down)- 하(Down)-하(Down), 하(Down)- 하(Down)- 하(Down)- 하(Down)- 하(Down)-하(Down), 하(Down)- 하(Down)- 하(Down)- 하(Down)- 하(Down)-상(Up), 하(Down)- 하(Down)- 하(Down)- 하(Down)- 상(Up)-상(Up), 하(Down)- 하(Down)- 하(Down)- 상(Up)- 상(Up)-상(Up), 하(Down)- 하(Down)- 상(Up)- 상(Up)- 상(Up)-상(Up), 하(Down)- 상(Up)- 상(Up)- 상(Up)- 상(Up)-상(Up)의 12가지 일 수 있다. 즉, n 개의 셀을 통해 2n 개의 정보를 구현할 수 있다.
하나의 셀에 하나의 스위치가 연결되어 셀을 제어하는 경우에는 하나의 스위치가 2가지의 정보를 제어할 수 있다. 도 9에 도시된 본 발명의 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(2000)의 경우는 하나의 스위치로 6개 셀의 각각의 상태를 제어할 수 있기 때문에 12가지의 정보를 제어할 수 있다. 따라서, 본 발명의 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(2000)는 하나의 셀에 하나의 스위치가 연결된 종래의 반도체 소자에 비하여 스위치의 개수에 대한 높은 정보 집적도를 가질 수 있다. 따라서, 본 발명의 실시 예를 따르는 반도체 소자(2000)는 고도의 집적화가 가능하여 반도체 소자(2000)의 성능 향상 및 제조 비용 감소의 효과가 있다.
도 10은 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(3000)를 도시한 것이다. 도 10을 참조하면, 제1 전극(3100)은 상부 전극(3110) 및 하부 전극(3120)으로 구분될 수 있다. 상기 제1 전극의 하부 전극은 중금속, 특히 탄탈륨(Ta)을 포함할 수 있고, 상기 제1 전극의 상부 전극은 상기 하부 전극 상에 배치되고 반강자성물질, 특히 이리륨-망간(IrMn)을 포함할 수 있다.
도 11은 도 10의 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(3000)가 자기장이 없는 환경에서 자유 자성층(3211)의 자화방향이 제1 전극(3100)에 인가된 전류에 의해 변화함을 도시한 것이다. 도 10에서 제1 전극(3100)의 하부 전극은 탄탈륨(Ta), 상부 전극은 이리륨-망간(IrMn), 자유 자성층(3211)은 CoFeB, 절연층(3212)은 MgO를 포함하여 반도체 소자(3000)를 제작한 후, 제1 전극(3100)에 전류를 인가하여 변칙 홀 저항을 측정하였다. 도 11을 참조하면, 반강자성물질을 포함하는 상부 전극 상에 자성물질을 포함하는 제1 강자성층을 배치함으로써 외부의 자기장을 인가하지 않은 상태에서 상기 자유 자성층(3211)의 자기적 특성을 보다 쉽게 변화시킬 수 있다.
본 발명의 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자의 제어 방법은 제1 전극의 제1 위치 및 제2 위치 사이에 전류가 인가되는 입력 회로, 상기 제1 전극 상에 배치되고 절연층을 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 제1 셀 및 제2 셀, 상기 제1 전극의 제1 위치로부터 제1 셀을 거쳐 전류가 흐르는 제1 출력 회로, 및 상기 제1 전극의 제1 위치로부터 제2 셀을 거쳐 전류가 흐르는 제2 출력 회로;를 포함하는 반도체 소자의 제어 방법에 있어서, 상기 입력 회로를 구동하여, 상기 제1 전극에 전류를 인가하여 상기 제1 셀에 정보를 저장하는 단계 및, 상기 입력 회로를 구동하여, 상기 제1 전극에 전류를 인가하여 상기 제2 셀에 정보를 저장하는 단계를 포함한다.
상기 입력 회로를 구동하여, 상기 제1 전극에 전류를 인가하여 상기 제1 셀에 정보를 저장하는 단계에서, 상기 전류는 자성체의 자화 방향을 제어하는 스핀 분극 전류일 수 있고, 상기 제1 전극에 인가된 전류에 의해 상기 제1셀의 전기적 또는 자기적 특성이 변경될 수 있다.
상기 입력 회로를 구동하여, 상기 제1 전극에 전류를 인가하여 상기 제2 셀에 정보를 저장하는 단계에서, 상기 전류는 자성체의 자화 방향을 제어하는 스핀 분극 전류일 수 있고, 상기 제1 전극에 인가된 전류에 의해 상기 제2셀의 전기적 또는 자기적 특성이 변경될 수 있다.
상기 제1셀 및 제2셀은 정보를 저장하는 데 필요한 임계 전류 값이 다르게 설정될 수 있다.
본 발명의 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자의 제어 방법은 상기 제1 출력 회로 및 제2 출력 회로 상에 전류를 인가함으로써 상기 제1 셀 및 제2 셀의 정보를 읽는 단계를 더 포함할 수 있다.
상기 제1 출력 회로 및 제2 출력 회로 상에 전류를 인가함으로써 상기 제1 셀 및 제2 셀의 정보를 읽는 단계에서, 상기 제1 셀(1210) 및 제2 셀(1220)의 제2 자성층(1213, 1223)은 제2 전극(1300)과 연결될 수 있고, 상기 제2 전극(1300)을 통해 각 셀의 전기 및 자성적 특성을 판단할 수 있다.
도 7 및 도 8을 통해 도 4의 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(1000)에 포함된 복수의 셀이 하나의 전류 제어 스위치를 이용하여 제어되는 방법을 설명한다.
도 7 및 도 8은 도 4의 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(1000)의 자화 방향 변화를 도시한 것이다. 도 7은 전체 셀의 자화 방향 변화를 도시한 것으로, 자기장에 따른 전체 셀의 자화방향을 보여준다. 도 8은 전체 셀의 자화 방향 변화를 도시한 것으로, 제1 전극에 흐르는 전류를 변화시킴에 따라 변칙 홀 전압이 변화하는 것을 보여준다. 구체적으로 도 7 및 도 8에서 자유 자성층의 자화 방향 변화를 도시 한 것이다.
도 8을 참조하면, 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(1000)의 제1 전극(1100)에 -13.5mA의 전류를 인가한 경우 제1 셀(1210) 및 제2 셀(1220) 모두 자화 방향이 하(Down) 방향으로 변화된다. 이는 인가된 전류 -13.5mA가 제1 셀(1210) 및 제2 셀(1220)의 상(Up)-하(Down) 방향의 임계전류과 같거나 크기 때문이다. 다음으로 제1 전극(1100)에 +9.5mA를 인가하면 제1 셀(1210)의 자화 방향만 하(Down)에서 상(Up) 방향으로 변경된다. 이는 인가된 전류 +9.5mA는 제1 셀(1210)의 하(Down)-상(Up) 방향의 임계전류에 해당하지만 제2 셀(1220)의 하(Down)-상(Up) 방향의 임계전류보다 작기 때문이다. 다음으로 제1 전극(1100)에 +11.5mA를 인가하면 제2 셀(1220)의 자화 방향도 하(Down)에서 상(Up) 방향으로 변경된다. 이는 인가된 전류 +11.5mA가 제1 셀(1210) 및 제2 셀(1220)의 하(Down)-상(Up) 방향의 임계전류과 같거나 크기 때문이다. 다음으로 제1 전극(1100)에 -11.5mA를 인가하면 제1 셀(1210)의 자화 방향만 상(Up)에서 하(Down) 방향으로 변경된다. 이는 인가된 -11.5mA가 제1 셀(1210)의 상(Up)-하(Down) 방향의 임계전류에 해당하지만 제2 셀(1220)의 상(Up)-하(Down) 방향의 임계전류보다 작기 때문이다. 다음으로 제1 전극(1100)에 -13.5mA를 인가하면 제1 셀(1210) 및 제2 셀(1220) 모두 자화 방향이 하(Down) 방향으로 변화된다. 다음으로 제1 전극(1100)에 +9.5mA를 인가하면 제1 셀(1210)의 자화 방향만 하(Down)에서 상(Up) 방향으로 변경된다. 이와 같이 각 셀의 자화 방향을 제어함으로써 반도체 소자(1000)의 변칙 홀 저항(RH: Anomalous Hall Resistance) 값이 멀티 레벨을 가질 수 있다.
상기한 바와 같이, 도 7 및 도 8을 참조하면, 제1 전극(1100)에 연결된 복수의 셀을 포함하는 반도체 소자(1000)에 있어서, 상기 제1 전극(1100)의 전류를 제어함으로써 멀티 레벨의 변칙 홀 저항(RH: Anomalous Hall Resistance)을 구현할 수 있다.
도 12는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(6000)를 도시한 것이다. 도 12를 참조하면, 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(6000)는, 제1 전극; 상기 제1 전극 상에 배치되고 절연층을 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀; 및 상기 셀과 전기적으로 연결되어 상기 자유 자성층 및 고정 자성층 사이에 전압을 인가하는 셀 제어 전극;을 포함하고, 상기 셀 제어 전극에 의해 인가되는 전압은 상기 셀의 임계전류값을 제어하는 것을 특징으로 한다.
상기 제1 전극, 절연층, 자유 자성층 및 고정 자성층은 앞서 설명한 상기 제1 전극, 절연층, 자유 자성층 및 고정 자성층에 관한 내용과 동일할 수 있다.
이 때, 상기 셀 제어 전극(6510, 6520) 및 셀(6210, 6220) 사이에 게이트 절연층(6610, 6620)을 더 포함할 수 있다.
상기 셀 제어 전극 (6510, 6520)에 의해 인가되는 전압이 일정한 값을 넘는 경우 상기 셀(6210, 6220)의 전기적 또는 자기적 특성이 변화될 수 있다.
상기 셀(6210, 6220)은 셀 제어 전극(6510, 6520)에 의해 인가되는 전압에 의해 전기적 또는 자기적 특성이 변화될 수 있는 물질 및 구성을 포함한다. 상기 전기적 또는 자기적 특성은 상기 셀(6210, 6220)의 자화 방향 변경에 대한 임계전류의 크기일 수 있다.
상기 셀 제어 전극(6510, 6520)에 의해 인가된 전압에 의해 변화된 셀(6210, 6220)의 특성에 의해, 셀(6210, 6220)에 정보를 입력하는 데 필요한 조건이 변경될 수 있다. 예를 들면, 셀(6210, 6220)에 전압을 인가하여 상기 셀(6210, 6220)의 자화 방향 변경에 대한 임계전류 값을 변경할 수 있다. 이 경우 쓰기 선(write line)에 특정 전류를 인가하더라도 셀(6210, 6220)의 자화 방향이 변경되지 않을 수 있다. 즉, 셀(6210, 6220)의 쓰기에 대한 조건을 변경할 수 있고, 이에 따라 반도체 소자의 쓰기 선(write line)에 인가되는 전류 값, 용량 등을 제어할 수 있다.
또한, 상기 셀(6210, 6220)은 2 이상이고, 상기 셀(6210, 6220)에 연결된 각각의 셀 제어 전극(6510, 6520)에 의해 인가되는 전압에 의해 상기 셀(6210, 6220)의 전기적 특성을 각각 제어할 수 있다. 상기 각각의 셀 제어 전극(6510, 6520)을 통해 인가되는 전압을 통하여 각각의 셀(6210, 6220)에 서로 다른 전압을 인가함으로써 상기 셀(6210, 6220)에 정보를 입력하는 데 필요한 전류 값이 다르게 설정되도록 할 수 있다.
상기 셀(6210, 6220)은 자유 자성층(6211, 6221)을 포함하고, 상기 셀 제어 전극(6510, 6520)에 인가되는 전압은 상기 자유 자성층(6211, 6221)의 전기적 또는 자기적 특성을 조절할 수 있다. 도 12를 참조하면, 본 발명의 실시 예를 따르는 반도체 소자(6000)는 제1 전극(6100); 상기 제1 전극(6100)과 전기적으로 연결되고, 자유 자성층(6211, 6221)을 포함하는 셀(6210, 6220); 상기 자유 자성층(6211, 6221) 상에 배치된 절연층(6610, 6620) 및 상기 절연층(6610, 6620) 상에 배치된 셀 제어 전극(6510, 6520)를 포함할 수 있다. 상기 셀 제어 전극(6510, 6520)에 가해지는 전압에 의해 상기 자유 자성층(6211, 6221)의 전기적 또는 자기적 성질이 변할 수 있다. 이와 같이 각각의 셀 제어 전극(6510, 6520)를 통해 각각의 셀(6210, 6220)의 특성을 변화시킬 수 있다.
본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(6000)는 상기 제1 전극에서 상기 셀을 사이에 두고 배치된 제1 위치 및 제2 위치 사이에 전류가 인가되는 입력 회로; 및 상기 자유 자성층 및 고정 자성층 사이에 전압을 인가하는 전압 회로;를 더 포함할 수 있다.
도 13은 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자의 입력 회로 및 전압 회로를 도시한 것이다.
상기 입력회로는 제1 위치 및 제2 위치를 포함하는 제1 전극에 전류를 인가할 수 있고, 인가되는 전류의 크기를 제어할 수 있다.
도 13을 참조하면, 상기 입력회로는 상기 제1 전극에서 상기 셀을 사이에 두고 배치된 제1 위치 및 제2 위치 사이에 전류가 인가될 수 있고, 쓰기 블록(Writing Block), 소스 라인(Source-Line), 제1 전극 상에 흐르는 전류를 제어하는 트랜지스터, 제1 셀 및 쓰기 라인(Write-Line)을 거치고 다시 쓰기 블록(Writing Block)으로 돌아오는 경로를 가질 수 있다.
상기 입력 회로에 의해 제1 위치 및 제2 위치를 포함하는 제1 전극에 전류를 인가하더라도, 상기 자유 자성층의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흐르지 않는 때에는, 상기 자유 자성층의 자기적 특성은 변하지 않는다. 상기 입력 회로에 의해 제1 위치 및 제2 위치를 포함하는 제1 전극에 상기 자유 자성층의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흘러야 상기 자유 자성층의 자기적 특성이 변하게 되며, 이 때의 전류 값을 자유 자성층의 임계전류라고 할 수 있다. 즉, 상기 입력 회로는 제1 위치 및 제2 위치를 포함하는 제1 전극에 임계전류 이상의 전류를 흐름으로써 상기 자유 자성층의 전기적 또는 자기적 특성을 변화시킬 수 있다.
상기 입력 회로에 인가되는 전류를 제어하는 전류제어 스위치를 더 포함할 수 있다.
상기 전압 회로는 상기 셀의 자유 자성층 및 고정 자성층 사이에 전압을 인가할 수 있고, 상기 셀의 전기 레벨을 제어함에 따라 상기 셀의 임계 전류값이 제어될 수 있다.
도 13을 참조하면, 상기 전압회로는 상기 제1 비트 라인(Bit-Line)을 통해 상기 셀의 제2 전극에 연결된 트랜지스터를 On상태로 전환하여, 상기 셀의 자유자성층 및 고정자성층 사이에 전압을 인가할 수 있다. 이 때, 상기 전압 회로는, 쓰기 블록(Witing Block), 소스 라인(Source-Line), 제1 전극, 셀 및 읽기 라인(Read-Line)을 따라 형성될 수 있다.
도 14는 도 12의 반도체 소자의 변칙 홀 저항을 측정하기 위한 실험 모식도를 도시한 것이고, 도 15 내지 도 17은 도 14를 이용하여 측정한 변칙 홀 저항을 도시한 것이다.
도 14에서 제1 전극(6100)은 Ta를 이용하여 5 nm 두께로 형성하였고, 자유 자성층을 포함하는 제1 셀 및 제2 셀(6610, 6620)은 CoFeB를 이용하여 1 nm 두께로 형성하였으며, 절연층은 상기 제1 셀 및 제2 셀(6610, 6620) 상에 산화마그네슘(MgO), 산화알루미늄(AlOx), 산화지르코늄(ZrOx)을 각각 1.6 nm, 1.5 nm, 40 nm 두께로 형성하였고, 제1 및 제2 셀 제어 전극(6510, 6520)은 루테늄(Ru)을 이용하여 형성하였다. 도 14에서 각각의 셀(6210, 6220)상에 배치된 셀 제어 전극(6510, 6520)에 각각 VG1 및 VG2을 인가하였고, 제1 전극(6100)에 전류를 인가하였다. VG1 및 VG2은 - 수십 V에서 + 수십 V까지 변경하여 인가하였다.
도 15 내지 도 17를 참조하면, 제1 및 제2 셀 제어 전극(6510, 6520)에 + 전압을 인가하면 보자력(HC) 및 임계전류(JC)가 감소하고, 반대로 - 전압을 인가하면 보자력(HC) 및 임계전류(JC)가 증가함을 알 수 있다. 이와 같이 VG1 및 VG2에 의해 변화된 보자력(HC) 및 임계전류(JC)는 VG1 및 VG2을 제거하여도 유지되는 비휘발성 특성을 갖는다. 이를 통하여, 각각의 셀의 자기적 또는 전기적 성질이 셀 제어 전극에 가해지는 전압에 의해 조절될 수 있음을 알 수 있다.
도 18은 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자를 도시한 것이다. 도 18을 참조하면, 본 발명의 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(7000)는 제1전극(7100); 상기 제1 전극(7100)와 전기적으로 연결되고, 자유 자성층(7211, 7221), 상기 자유 자성층(7211, 7221) 상에 배치된 절연층(7212, 7222) 및 상기 절연층(7212, 7222) 상에 배치된 고정 자성층(7213, 7223)을 포함하는 셀; 및 상기 고정 자성층(7213, 7223) 상에 배치된 셀 제어 전극(7510, 7520)을 포함할 수 있다. 이 경우, 고정 자성층(7213, 7223) 아래에 배치된 절연층(7212, 7222)은 게이트 절연층의 역할을 할 수 있다. 상기 셀 제어 전극(7510, 7520)은 고정 자성층(7213, 7223)에 전류를 인가하고, 상기 고정 자성층(7213, 7223)에 인가되는 전압에 의해 상기 자유 자성층(7211, 7221)의 전기적 또는 자기적 성질이 변할 수 있다. 이와 같이 각각의 셀 제어 전극(7510, 7520)을 통해 각각의 셀(7210, 7220)의 특성을 변화시킬 수 있다.
도 18의 구조의 반도체에서 고정 자성층(7213, 7223)에 가해지는 전압에 의해 자유 자성층(7211, 7221)의 전기적 또는 자기적 성질이 변함은 Wei-Gang Wang 등의 논문(Electric-field-assisted switching in magnetic tunnel　junctions, Nature Materials, Volume: 11, Pages: 64-68, Year published: (2012))의 실험 결과에 의해 입증되었다. 상기 논문에서는 도 19에서 도시된 구조의 실험 셀을 만들어 실험하였다. 상기 실험에서 실험 셀(8000)은 자유 자성층(8100), 상기 자유 자성층(8100) 상에 배치된 절연층(8200) 및 상기 절연층(8200) 상에 배치된 고정 자성층(8300)으로 형성하였다. 상기 자유 자성층(8100)은 CoFeB를 1.3 nm 두께로 형성하였고, 상기 절연층(8200)은 MgO를 1.4 nm 두께로 형성하였고, 상기 고정 자성층(8300)은 CoFeB를 1.6 nm 두께로 형성하였다. 상기 자유 자성층(8100) 및 고정 자성층(8300)에 각각 전극을 연결하여 고정 자성층(8300)에 전압을 인가하였다. 이 때, 고정 자성층(8300)이 게이트 전극으로 작용하고 절연층(8200)이 게이트 산화막으로 작용하여 자유 자성층(8100)의 전기적 및 자기적 특성이 변경됨이 관찰되었다.
도 12 및 도 18의 실시 예에서, 상기 제1 전극은 전도성 물질을 포함할 수 있다. 보다 바람직하게, 상기 제1 전극은 중금속을 포함할 수 있다. 제1 전극이 중금속을 포함함으로써 셀의 자유 자성층의 자화 방향 등의 자기적 특성을 변화시킬 수 있다. 이와 같이 스핀오빗토크를 이용하기 때문에 본 발명의 실시 예를 따르는 반도체 소자는 정보의 저장, 인식 및 전달 속도가 빠르고, 전력 소모가 낮다.
상기 자유 자성층은 자화 방향 등의 자기적 특성의 변화가 가능할 수 있다. 상기 자유 자성층의 자기적 특성은 주위의 전기 및 자기 특성에 의해 변경될 수 있다. 또한, 제1 전극-자유 자성층의 적층면에 대하여 수직이방성을 가질 수 있다.
상기 자유 자성층은 철(Fe), 코발트(Co), 니켈(Ni), 붕소(B), 규소(Si), 백금(Pt), 팔라듐(Pd) 및 그 합금 중 적어도 하나를 포함할 수 있다.
이 때, 상기 자유 자성층은 자화 방향이 적층 방향에 수직 방향으로 정렬되어 수직 이방성 특성을 가질 수 있다. 또한, 상기 자유 자성층은 전기적 또는 자기적 특성, 특히 자화 방향이 상기 제1 전극 상에 흐르는 수평 전류에 의해 변할 수 있다.
상기 제1 전극에 전류가 흐르는 경우라도 상기 자유 자성층의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흐르지 않는 때에는, 상기 자유 자성층의 자기적 특성은 변하지 않는다. 상기 제1 전극에 상기 자유 자성층의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흘러야 상기 자유 자성층의 자기적 특성이 변하게 되며, 이 때의 전류 값을 자유 자성층의 임계전류라고 할 수 있다. 즉, 상기 제1 전극에 임계전류 이상의 전류를 흐름으로써 상기 자유 자성층의 전기적 또는 자기적 특성을 변화시킬 수 있다.
도 18을 참조하면, 상기 2 이상의 셀은 각각 자유 자성층(7211, 7221) 및 고정 자성층(7213, 7223)이 절연층(7212, 7222)에 의해 구분된 자기터널접합구조를 포함할 수 있다. 보다 구체적으로, 상기 2 이상의 셀은 상기 자유 자성층 상에 절연층을 포함할 수 있고, 상기 절연층 상에 고정 자성층이 배치됨으로써 상기 절연층을 사이에 두고 자유 자성층 및 고정 자성층이 마주하도록 배치될 수 있다.
상기 고정 자성층은 자화 방향이 고정될 수 있으며, 적층면에 대하여 수직한 방향의 자화 방향을 갖는 물질, 즉 수직이방성을 갖는 물질을 포함할 수 있다. 보다 구체적으로 상기 고정 자성층은 철(Fe), 코발트(Co), 니켈(Ni), 붕소(B), 규소(Si), 규소(Si), 지르코늄(Zr), 백금(Pt), 팔라듐(Pd) 및 그 합금 중 적어도 하나를 포함할 수 있다.
또한, 상기 고정 자성층은 자성층 및 반강자성층을 포함할 수 있다. 또한, 상기 고정 자성층은 인공 반강자성층을 포함할 수 있다. 보다 구체적으로, 상기 고정 자성층은 반강자성층 및 자성층/전도층/자성층의 3층 구조의 인공 반강자성 구조일 수 있으며, 반강자성층은 이리듐(Ir), 백금(Pt), 철(Fe), 망간(Mn) 및 이들의 합금 또는 NiOx, CoOx, FeOx 등의 물질로 이루어지고, 인공 반강자성 구조는 철(Fe), 코발트(Co), 니켈(Ni), 붕소(B), 규소(Si), 지르코늄(Zr), 백금(Pt), 팔라듐(Pd) 및 이들의 합금으로 구성된 자성층과 루테늄(Ru), 구리(Cu), 백금(Pt), 탄탈륨(Ta), 티탄(Ti), 텅스텐(W) 등의 전도층으로 구성될 수 있다.
도 18에서와 같이 상기 고정 자성층 및 자유 자성층 사이에는 절연층이 배치될 수 있다. 상기 절연층은 고정 자성층과 자유 자성층 사이를 전류의 흐름을 제한하는 역할을 한다.
상기 절연층은 특별히 제한되지 않지만, 산화알루미늄, 산화마그네슘, 산화탄탈 및 산화지르코늄 중 적어도 하나를 포함할 수 있다.
도 12 및 도 18을 참조하면, 상기 2 이상의 셀의 고정 자성층은 제2 전극과 연결될 수 있다. 상기 제2 전극을 통해 각 셀의 전기 및 자성적 특성을 판단할 수 있다. 따라서, 상기 제2 전극은 반도체 소자에 있어서 읽기 선(read line)의 역할을 할 수 있다.
상기 제2 전극은 전도성 물질을 포함할 수 있다. 제2 전극은 특별히 제한되지 않으며, 니켈(Ni), 텅스텐(W), 구리(Cu), 루테늄(Ru) 및 그 합금 중 적어도 하나를 포함할 수 있다.
도 21은 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(5000)를 도시한 것이다. 도 21에서 제1 전극(5100)에 6개의 셀이 연결되고, 제1 전극(5100)에 인가되는 전류는 제1 전극(5100)에 연결된 하나의 전류 제어 스위치(5400)에 의해 제어된다. 상기 6개의 셀은 각각 연결된 셀 제어 전극(5510, 5520, 5530, 5540, 5550, 5560)을 통해 인가된 전압에 의해 자기적 특성의 변화에 대한 임계전류가 서로 상이하도록 설정될 수 있다. 이 때, 6개의 셀(5210, 5220, 5230, 5240, 5250, 5260)의 임계전류 값 중에서 가장 낮은 임계전류 값 보다 낮은 값의 전류를 제1 전극(5100)에 인가하면 6개의 셀(5210, 5220, 5230, 5240, 5250, 5260)의 자기적 특성은 변하지 않는다. 6개의 셀(5210, 5220, 5230, 5240, 5250, 5260)의 임계전류 값 중에서 가장 큰 임계전류 값 보다 같거나 높은 값의 전류를 제1 전극(5100)에 인가하면 6개의 셀(5210, 5220, 5230, 5240, 5250, 5260)의 자기적 특성은 모두 변한다. 6개의 셀(5210, 5220, 5230, 5240, 5250, 5260)의 임계전류 값 중에서 가장 큰 임계전류 값과 가장 낮은 임계전류 값 사이의 전류를 제1 전극(5100)에 인가하면 6개 셀(5210, 5220, 5230, 5240, 5250, 5260) 중에서 일부의 셀만 자기적 특성이 변한다.
이 경우, 6개의 셀(5210, 5220, 5230, 5240, 5250, 5260)을 통하여 구현할 수 있는 정보(예를 들면, 변칙 홀 저항(RH: Anomalous Hall Resistance))는 64개, 즉 2n 개일 수 있다. 앞서 도 9의 경우와 달리, 각각의 셀의 전기적 또는 자기적 특성을 셀 제어 전극(5510, 5520, 5530, 5540, 5550, 5560)을 통해 인가되는 전압을 이용하여 제어할 수 있기 때문에 정보 집적도가 높다.
도 20은 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(4000)를 도시한 것이다. 도 20을 참조하면, 본 발명의 다른 실시 예를 따르는 반도체 소자(4000)는, 제1 전극(4100); 상기 제1 전극(4100)과 연결된 셀(4210, 4220); 및 상기 셀(4210, 4220)과 연결되고, 상기 셀(4210, 4220)의 전기적 또는 자기적 특성을 조절하는 셀 제어 전극(4510, 4520); 를 포함한다. 이 때, 상기 셀 제어 전극(4510, 4520)에 인가되는 전압을 제어하는 셀 제어 입력 회로를 더 포함할 수 있다. 또한, 상기 셀 제어 전극(4510, 4520) 및 셀(4210, 4220) 사이에 게이트 절연층(4610, 4620)을 더 포함할 수 있다.
상기 셀(4210, 4220)은 자유 자성층(4211, 4221)을 포함하고, 상기 셀 제어 전극(4510, 4520)는 상기 자유 자성층(4211, 4221)의 전기적 또는 자기적 특성을 조절할 수 있다. 또한, 상기 제1 전극(4100)에 공급되는 전류에 의해 상기 셀(4210, 4220)의 자화 방향이 제어될 수 있다. 또한, 상기 제1 전극(4100)에 연결되고, 상기 제1 전극(4100)으로의 전류를 제어하는 입력 회로를 더 포함할 수 있다.
상기 셀 제어 전극(4510, 4520)는 셀(4210, 4220)의 전기적 또는 자기적 특성을 변화시킬 수 있다. 상기 셀 제어 전극(4510, 4520)은 상기 셀(4210, 4220)에 전압을 인가할 수 있으며, 상기 셀 제어 전극(4510, 4520)에 가해지는 전압이 일정한 값을 넘는 경우 상기 셀(4210, 4220)의 전기적 또는 자기적 특성이 변화될 수 있다.
상기 셀(4210, 4220)은 셀 제어 전극(4510, 4520)에 인가되는 전압에 의해 전기적 또는 자기적 특성이 변화될 수 있는 물질 및 구성을 포함한다. 상기 셀 제어 전극(4510, 4520)에 의해 변화되는 셀(4210, 4220)의 특성은 상기 셀(4210, 4220)의 자화 방향 변경에 대한 임계전류의 크기일 수 있다.
상기 셀 제어 전극(4510, 4520)에 의해 변화된 셀(4210, 4220)의 특성에 의해, 셀(4210, 4220)에 정보를 입력하는 데 필요한 조건이 변경될 수 있다. 예를 들면, 셀 제어 전극(4510, 4520)를 통해 셀(4210, 4220)에 전압을 인가하여 상기 셀(4210, 4220)의 자화 방향 변경에 대한 임계전류 값을 변경할 수 있다. 이 경우 쓰기 선(write line)에 특정 전류를 인가하더라도 셀(4210, 4220)의 자화 방향이 변경되지 않을 수 있다. 즉, 셀(4210, 4220)의 쓰기에 대한 조건을 변경할 수 있고, 이에 따라 반도체 소자(4000)의 쓰기 선(write line)에 인가되는 전류 값, 용량 등을 제어할 수 있다.
또한, 상기 셀(4210, 4220)은 2 이상이고, 상기 셀(4210, 4220)에 연결된 각각의 셀 제어 전극(4510, 4520)는 상기 셀(4210, 4220)의 전기적 특성을 각각 제어할 수 있다. 상기 각각의 셀 제어 전극(4510, 4520)을 통하여 각각의 셀(4210, 4220)에 서로 다른 전압을 인가함으로써 상기 셀(4210, 4220)에 정보를 입력하는 데 필요한 전류 값이 다르게 설정되도록 할 수 있다.
상기 제1 전극(4100)은 전도성 물질을 포함할 수 있다. 보다 바람직하게, 상기 제1 전극(4100)은 중금속을 포함할 수 있다. 제1 전극(4100)이 중금속을 포함함으로써 셀(4210, 4220)의 자유 자성층(4211, 4221)의 자화 방향 등의 자기적 특성을 변화시킬 수 있다. 이와 같이 스핀오빗토크를 이용하기 때문에 본 발명의 실시 예를 따르는 반도체 소자(4000)는 정보의 저장, 인식 및 전달 속도가 빠르고, 전력 소모가 낮다.
상기 자유 자성층(4211, 4221)은 자화 방향 등의 자기적 특성의 변화가 가능한 자유 자성층일 수 있다. 상기 자유 자성층(4211, 4221)의 자기적 특성은 주위의 전기 및 자기 특성에 의해 변경될 수 있다. 또한, 제1 전극(4100)-자유 자성층(4211, 4221)의 적층면에 대하여 수직이방성을 가질 수 있다.
상기 자유 자성층(4211, 4221)은 철(Fe), 코발트(Co), 니켈(Ni), 붕소(B), 규소(Si), 백금(Pt), 팔라듐(Pd) 및 그 합금 중 적어도 하나를 포함할 수 있다.
이 때, 상기 자유 자성층(4211, 4221)은 자화 방향이 적층 방향에 수직 방향으로 정렬되어 수직 이방성 특성을 가질 수 있다. 또한, 상기 자유 자성층(4211, 4221)은 전기적 또는 자기적 특성, 특히 자화 방향이 상기 제1 전극(4100) 상에 흐르는 수평 전류에 의해 변할 수 있다.
상기 제1 전극(4100)에 전류가 흐르는 경우라도 상기 자유 자성층(4211, 4221)의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흐르지 않는 때에는, 상기 자유 자성층(4211, 4221)의 자기적 특성은 변하지 않는다. 상기 제1 전극(4100)에 상기 자유 자성층(4211, 4221)의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흘러야 상기 자유 자성층(4211, 4221)의 자기적 특성이 변하게 되며, 이 때의 전류 값을 자유 자성층(4211, 4221)의 임계전류라고 할 수 있다. 즉, 상기 제1 전극(4100)에 임계전류 이상의 전류를 흐름으로써 상기 자유 자성층(4211, 4221)의 전기적 또는 자기적 특성을 변화시킬 수 있다.
상기 셀 제어 전극(4510, 4520)를 이용하여 2 이상의 셀(4210, 4220)의 각각의 자유 자성층(4211, 4221)의 임계전류를 다르게 설정함으로써, 상기 2 이상의 셀(4210, 4220)의 각각의 자유 자성층(4211, 4221)의 자기적 특성을 선택적으로 변화시킬 수 있다.
상기 2 이상의 셀(4210, 4220)은 각각 자유 자성층(4211, 4221) 및 고정 자성층(4213, 4223)이 절연층(4212, 4222)에 의해 구분된 자기터널접합구조를 포함할 수 있다. 보다 구체적으로, 상기 2 이상의 셀(4210, 4220)은 상기 자유 자성층(4211, 12221) 상에 절연층(4212, 4222)에 배치될 수 있고, 상기 절연층(4212, 4222) 상에 고정 자성층(4213, 4223)이 배치됨으로써 상기 절연층(4212, 4222)을 사이에 두고 자유 자성층(4211, 4221) 및 고정 자성층(4213, 4223)이 마주하도록 배치될 수 있다.
상기 고정 자성층(4213, 12223)은 자화 방향이 고정된 고정 자성층일 수 있으며, 적층면에 대하여 수직한 방향의 자화 방향을 갖는 물질, 즉 수직이방성을 갖는 물질을 포함할 수 있다. 보다 구체적으로 상기 고정 자성층(4213, 12223)은 철(Fe), 코발트(Co), 니켈(Ni), 붕소(B), 규소(Si), 규소(Si), 지르코늄(Zr), 백금(Pt), 팔라듐(Pd) 및 그 합금 중 적어도 하나를 포함할 수 있다.
또한, 상기 고정 자성층(1213, 1223)은 자성층 및 반강자성층을 포함할 수 있다. 또한, 상기 고정 자성층(1213, 1223)은 인공 반강자성층일 수 있다. 보다 구체적으로, 상기 고정 자성층(1213, 1223)은 자성층/전도층/자성층의 3층 구조의 인공 반강자성 구조일 수 있으며, 반강자성층은 이리듐(Ir), 백금(Pt), 철(Fe), 망간(Mn) 및 이들의 합금 또는 Ni, Co, Fe의 산화물 및 그 합금의 물질로 이루어지고, 인공 반강자성 구조는 철(Fe), 코발트(Co), 니켈(Ni), 붕소(B), 규소(Si), 지르코늄(Zr), 백금(Pt), 팔라듐(Pd) 및 이들의 합금으로 구성된 자성층과 루테늄(Ru), 구리(Cu), 백금(Pt), 탄탈륨(Ta), 티탄(Ti), 텅스텐(W) 등의 전도층으로 구성될 수 있다.
상기 고정 자성층(4213, 4223) 및 자유 자성층(4211, 4221) 사이에는 절연층(4212, 4222)이 배치될 수 있다. 상기 절연층(4212, 4222)은 고정 자성층(4213, 4223)과 자유 자성층(4211, 4221) 사이의 전류의 흐름을 제한하는 역할을 한다.
상기 절연층(4212, 4222)은 특별히 제한되지 않지만, 산화알루미늄, 산화마그네슘, 산화탄탈 및 산화지르코늄 중 적어도 하나를 포함할 수 있다.
본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자의 제어 방법은 제1 위치 및 제2 위치를 포함하는 제1 전극에 전류가 인가되는 입력 회로, 상기 제1 위치 및 제2 위치 사이에 배치되고 상기 기록 전류 회로가 인가한 기록 전류에 의해 자유 자성층의 자화방향이 변경되는 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀, 및 상기 자유 자성층과 사이에 절연층을 두고 배치된 고정 자성층과 상기 자유 자성층 사이에 전압을 인가하는 전압 회로를 포함하는 반도체 소자의 제어방법에 있어서, 상기 전압 회로를 구동하여, 상기 고정 자성층 및 자유 자성층 사이에 전압을 인가하고 상기 셀의 임계전류값을 변경하는 단계; 및 상기 입력 회로를 구동하여, 상기 제1 전극에 전류를 인가하고, 상기 자유 자성층의 자화방향을 변경함으로써 상기 셀에 정보를 저장하는 단계;를 포함하는 것을 특징으로 한다.
상기 전압 회로를 구동하여, 상기 고정 자성층 및 자유 자성층 사이에 전압을 인가하고 상기 셀의 임계전류값을 변경하는 단계에서, 상기 셀은 각각 연결된 전압 회로를 통해 인가된 전압에 의해 자기적 특성의 변화에 대한 임계전류가 서로 상이하도록 설정될 수 있다.
상기 입력 회로를 구동하여, 상기 제1 전극에 전류를 인가하고, 상기 자유 자성층의 자화방향을 변경함으로써 상기 셀에 정보를 저장하는 단계에서, 앞선 단계에서 각각 연결된 전압 회로를 통해 인가된 전압에 의해 자기적 특성의 변화에 대한 임계전류가 서로 상이하도록 설정된 셀에 입력 회로를 통해 전류를 인가하고, 이에 의해 각 셀에 정보가 저장될 수 있다.
이와 같이, 반도체 소자(5000)를 제조한 후 셀의 전기적 또는 자기적 특성을 전압 회로를 구동하여 변경함으로써 사용자가 필요에 따라 반도체의 특성을 제어할 수 있다.
도 22는 본 발명의 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자를 도시한 것이다.
도 22를 참조하면, 본 발명의 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(9000)는 제1 전극(9100); 상기 제1 전극 상에 배치되고, 절연층(9212) 및 제어층(9213)이 접합된 구조를 사이에 두고 자유 자성층(9211) 및 고정 자성층(9214)이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀(9210); 및 상기 자유 자성층 및 고정 자성층 사이에 전압을 인가하는 제어 전압 게이트;를 포함하고, 상기 제어층은 상기 제어 전압 게이트에 인가되는 전압에 의해 상기 자유 자성층 및 절연층 계면의 전기 레벨을 제어하고, 상기 제어층이 상기 전기 레벨을 제어함에 따라 상기 셀의 임계 전류값이 제어되는 것을 특징으로 한다.
상기 제1 전극(9100)은 상기 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀(9210)에 전류를 공급할 수 있으며, 구체적으로 상기 전류는 자성체의 자화 방향을 제어하는 스핀 분극 전류일 수 있다. 상기 제1 전극 상에 흐르는 전류에 의해 상기 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀(9210)의 전기적 또는 자기적 특성이 변경될 수 있다. 상기 제1 전극(9210)은 각 셀의 특성을 변화 시키므로, 반도체 소자에 있어서, 쓰기 선(write line)의 역할을 할 수 있다.
이 때, 상기 자유 자성층(9211)은 자화 방향이 적층 방향에 수직 방향으로 정렬되어 수직 이방성 특성을 가질 수 있다. 또한, 상기 자유 자성층은 전기적 또는 자기적 특성, 특히 자화 방향이 상기 제1 전극 상에 흐르는 수평 전류에 의해 변할 수 있다.
상기 제1 전극(9100)은 전도성 물질을 포함할 수 있다. 보다 바람직하게, 상기 제1 전극은 중금속을 포함할 수 있다. 제1 전극이 중금속을 포함함으로써 상기 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀의 자유 자성층의 자화 방향 등의 자기적 특성을 변화시킬 수 있다. 이와 같이 스핀오빗토크를 이용하기 때문에 본 발명의 실시 예를 따르는 반도체 소자는 정보의 저장, 인식 및 전달 속도가 빠르고, 전력 소모가 낮다.
상기 자유 자성층(9211)은 자화 방향 등의 자기적 특성의 변화가 가능한 자유 자성층으로, 상기 자유 자성층의 자기적 특성은 주위의 전기 및 자기 특성에 의해 변경될 수 있다. 또한, 제1 전극(9100)-자유 자성층(9211)의 적층면에 대하여 수직이방성을 가질 수 있다.
상기 자유 자성층(9211)은 철(Fe), 코발트(Co), 니켈(Ni), 붕소(B), 규소(Si), 백금(Pt), 팔라듐(Pd) 및 그 합금 중 적어도 하나를 포함할 수 있다.
상기 제1 전극(9100)에 전류가 흐르는 경우라도 상기 자유 자성층(9211)의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흐르지 않는 때에는, 상기 자유 자성층의 자기적 특성은 변하지 않는다. 상기 제1 전극에 상기 자유 자성층의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흘러야 상기 자유 자성층의 자기적 특성이 변하게 되며, 이 때의 전류 값을 자유 자성층의 임계전류라고 할 수 있다. 즉, 상기 제1 전극에 임계전류 이상의 전류를 흐름으로써 상기 자유 자성층의 전기적 또는 자기적 특성을 변화시킬 수 있다.
상기 고정 자성층(9214)은 적층면에 대하여 수직한 방향의 자화 방향을 갖는 물질, 즉 수직이방성을 갖는 물질을 포함할 수 있다. 보다 구체적으로 상기 고정 자성층은 철(Fe), 코발트(Co), 니켈(Ni), 붕소(B), 규소(Si), 규소(Si), 지르코늄(Zr), 백금(Pt), 팔라듐(Pd) 및 그 합금 중 적어도 하나를 포함할 수 있다.
또한, 상기 고정 자성층(9214)은 자성층 및 반강자성층을 포함할 수 있다. 또한, 상기 고정 자성층은 인공 반강자성층일 수 있다. 보다 구체적으로, 상기 고정 자성층은 자성층/전도층/자성층의 3층 구조의 인공 반강자성 구조일 수 있으며, 반강자성층은 이리듐(Ir), 백금(Pt), 철(Fe), 망간(Mn) 및 이들의 합금 또는 Ni, Co, Fe의 산화물 및 그 합금의 물질로 이루어지고, 인공 반강자성 구조는 철(Fe), 코발트(Co), 니켈(Ni), 붕소(B), 규소(Si), 지르코늄(Zr), 백금(Pt), 팔라듐(Pd) 및 이들의 합금으로 구성된 자성층과 루테늄(Ru), 구리(Cu), 백금(Pt), 탄탈륨(Ta), 티탄(Ti), 텅스텐(W) 등의 전도층으로 구성될 수 있다.
상기 고정 자성층(9214) 및 자유 자성층(9211) 사이에는 절연층(9212)이 배치될 수 있다. 상기 절연층(9212)은 고정 자성층과 자유 자성층 사이에서 전류의 흐름을 제한하는 역할을 한다.
상기 절연층(9212)은 특별히 제한되지 않지만, 산화알루미늄, 산화마그네슘, 산화탄탈 및 산화지르코늄 중 적어도 하나를 포함할 수 있다.
상기 자유 자성층(9211) 및 고정 자성층(9214)은 박막 증착을 위한 일반적인 공정, 예를 들면 원자층 증착(ALD), 화학 증착(CVD), 물리 증착(PVD)의 방법으로 형성할 수 있다. 각각의 두께는 수 nm 내지 수십 nm 일 수 있으며, 특별히 제한되지 않는다.
상기 제어층(9213)은 절연층과 접합된 구조인 것이 바람직할 수 있다. 상기 제어층은 절연층 또는 자유 자성층과 인접하여 배치될 수 있다.
상기 제어층(9213)은 산화물일 수 있고, 바람직하게 알루미늄 산화물(Aluminum Oxide, AlOx), 티타늄 산화물(Titanium Oxide, TiOx) 또는 탄탈륨 산화물(Tantalum Oxide, TaOx) 중 적어도 하나일 수 있으나, 이에 특별히 제한되는 것은 아니다.
상기 제어층(9213)의 산화 시간은 25초 내지 125초일 수 있다.
상기 제어층(9213)은 금속층을 형성한 후 산화하여 제조될 수 있다. 상기 산화 시간은 25초 내지 125초일 수 있다. 상기 제어층을 제조하는 공정 중 산화 시간을 조절함으로써 상기 제어층의 산화 정도를 조절할 수 있다. 상기 제어층의 산화 정도에 따라 자유 자성층의 자기 이방성이 변할 수 있다.
상기 제어 전압 게이트는 상기 자유 자성층 및 고정 자성층 사이에 전압을 인가할 수 있고, 상기 제어층은 상기 제어 전압 게이트에 인가되는 전압에 의해 상기 자유 자성층 및 절연층 계면의 전기 레벨을 제어하고, 상기 제어층이 상기 전기 레벨을 제어함에 따라 상기 셀의 임계 전류값이 제어될 수 있다.
이 때, 상기 제어 전압 게이트에 인가되는 전압을 조절하는 제어 전압 게이트 스위치를 더 포함할 수 있다. 상기 제어 전압 게이트 스위치는 반도체에서 일반적으로 전압의 흐름을 제어하기 위해 사용되는 스위치 구성을 포함할 수 있다.
상기 전압 게이트는 상기 자유 자성층(9211) 및 고정 자성층(9214) 사이에 전압을 인가하기 위한 구성으로써, 상기 고정자성층(9214)일 수 있으며, 상기 고정자성층(9214)에 연결된 제2 전극(9300)일 수 있다.
상기 제어 전압 게이트에 의해 인가되는 전압이 일정한 값을 넘는 경우 상기 자기터널접합을 포함하는 셀의 전기적 또는 자기적 특성이 변화될 수 있다.
상기 자기터널접합을 포함하는 셀(9210)은 제어 전압 게이트에 의해 인가되는 전압에 의해 전기적 또는 자기적 특성이 변화될 수 있는 물질 및 구성을 포함한다. 상기 전기적 또는 자기적 특성은 상기 자기터널접합을 포함하는 셀의 자화 방향 변경에 대한 임계전류의 크기일 수 있다.
상기 자기터널접합을 포함하는 셀(9210)에 전압을 인가하여 상기 자기터널접합을 포함하는 셀의 자화 방향 변경에 대한 임계전류 값을 변경할 수 있다.
일 예로, 상기 제어 전압 게이트에 인가되는 전압에 의해 상기 자유 자성층(9211) 및 절연층(9212) 계면의 전기 레벨을 제어할 수 있다. 이 때, 상기 제어층(9213)은 상기 제어 전압 게이트에 인가되는 전압에 의해 상기 자유 자성층 및 절연층 계면의 전기 레벨을 제어하고, 상기 제어층(9213)이 상기 전기 레벨을 제어함에 따라 상기 셀의 임계전류값이 제어될 수 있다.
도 23은 본 발명의 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자에서 변칙 홀 효과(AHE: Anomalous Hall Effect) 전압 측정을 설명하기 위해 도시한 것이다. 　
도 23에서 기판(산화된 실리콘)-제1전극(Ta(5 nm))/자유자성층(Co32Fe48B20(CoFeB, 1 nm)/절연층(MgO, 1.6 nm)/제어층(AlOx(1.8 nm))의 구조로 반도체 소자를 제작하였고, 상기 제어층 상에 제2 전극으로 루테늄(Ru)을 증착하여 형성하였다.
상기 금속층은 작동 압력 0.4 Pa (3 mTorr)에서 d.c. 스퍼터링 방법으로 성장되었고, MgO 층은 RF 스퍼터링(150 W) 방법으로 MgO 타켓을 이용하여 1.33 Pa (10 mTorr)에서 증착되었다. AlOx는 1.5nm의 금속 Al 층을 증착하여 형성한 후, 4 Pa (30 mTorr)의 압력에서 30w의 파워로 다양한 산화 시간(tox)에 걸쳐서 O2 플라즈마에 노출시켰다. 또한, 수직 자기 이방성을 증진시키기 위해서, 250℃ 진공 조건에서 약 40분간 열처리를 수행하였다.
상기 제어층(9213)의 산화 시간을 25초 내지 125초로 조절하여, 상기 제어층의 산화시간에 따른 전압 극성에 따른 자기 이방성 의존성을 측정하였다.
도 24 내지 도 26은 도23의 반도체 소자의 제어층(9213)의 산화 시간에 따른 자기장에 대한 변칙 홀 효과의 변화를 도시한 것이다.
도 24를 참조하면, 제어층(알루미늄 산화물)의 산화 시간이 25초 일 때, 면내 자기장(Bx)에 의해 감소되는 변칙 홀 효과의 기울기는 제어 전압 게이트에 의해 인가되는 전압이 마이너스(-20V)인 경우 보다 플러스(22V)인 경우 큰 것으로 관찰되었다. 도 25를 참조하면, 제어층(알루미늄 산화물)의 산화 시간이 75초 일 때는 큰 차이가 없는 것으로 관찰되었다. 도 26을 참조하면, 도 24의 결과와는 반대로 제어층(알루미늄 산화물)의 산화 시간이 125초 일 때, 면내 자기장(Bx)에 의해 감소되는 변칙 홀 효과의 기울기는 제어 전압 게이트에 의해 인가되는 전압이 플러스(22V)인 경우 보다 마이너스(-20V)인 경우 큰 것으로 관찰되었다.
상기 결과를 통해 제어층(9213)의 산화 상태를 조절하여, 제어 전압 게이트를 통해 인가되는 전압에 의해 변칙 홀 효과의 극성이 반전될 수 있음을 확인하였다.
도 27은 도 23의 반도체 소자의 제어층(9213)의 산화 시간에 따른 수직 이방성 필드의 변화량(△Hk) 및 임계전류의 변화량(△Ic)의 변화를 도시한 것이다.
도 27을 참조하면, 75초의 산화시간(tox)을 기준으로 하여, 산화 시간이 75초를 초과하면 수직 이방성 필드(Hk, perpendicular anisotropy field)가 증가하고, 75초 미만으로 산화 시간이 감소하면 수직 이방성 필드가 감소하는 것을 알 수 있다. 또한, 75초의 산화시간(tox)을 기준으로 하여, 75초 초과로 산화 시간이 증가하면 자유 자성층의 자화 반전을 위한 임계전류(critical current)가 증가하고, 75초 미만으로 산화 시간이 감소하면 자유 자성층의 자화 반전을 위한 임계전류가 감소하는 것을 알 수 있다. 상기한 변화는 CoFeB/MgO 계면에서 제어층인 알루미늄 산화막의 산화 상태의 변화, 즉 산화시간의 변화에 따라 수직 자기 이방성의 변화에 의한 것일 수 있다.
도 28 내지 도 30은 도 23의 반도체 소자의 제어층(9213)의 산화 시간에 따른 변칙 홀 효과 및 자화반전을 도시한 것이다.
도 28을 참조하면, 상기 제어층(9213)의 산화 시간이 25초일 때, 상기 제어 전압 게이트에 24V의 전압이 인가될 때 임계전류는 6.5mA이고, -24V의 전압이 인가될 때 임계전류는 8.8mA로 이보다 큰 것을 알 수 있다. 도 29를 참조하면, 상기 제어층(9213)의 산화 시간이 75초이면, 상기 제어 전압 게이트에 인가되는 전압의 극성에 따른 임계전류 변화는 없는 것을 알 수 있다. 도 30을 참조하면,상기 제어층(9213)의 산화 시간이 125초일 때는 상기 도 5A의 결과와는 반대로, -24V의 전압이 인가될 때 임계전류의 절대값(|IC|)은 +24V의 전압이 인가될 때 임계전류의 절대값보다 더 작은 것을 알 수 있다. 반면, 상기 제어층의 산화 시간이 75초일 때는 제어 전압 게이트의 극성의 변화에 따른 |IC|의 변화는 무시할 수 있는 수준이었다.
도 28 내지 도 30을 참조하면, 상기 제어층(9213)의 산화 시간이 75초인 경우, 외부전압에 큰 의존성이 없을 수 있다. 따라서, 상기 제어 전압 게이트에 의해 인가되는 전압의 극성 변화에 따른 임계 전류의 값의 차이가 작을 경우 상기 제어층을 정상 산화 제어층이라 지칭할 수 있다.
또한, 상기 제어층(9213)의 산화 시간이 25초인 경우, 상기 제어 전압 게이트에 인가되는 전압의 극성이 플러스(+)일 때 제어 전압 게이트에 인가되는 전압의 극성이 마이너스(-)인 경우 대비 임계 전류가 감소할 수 있고, 이러한 상태의 제어층을 저산화(under-oxidized) 제어층이라 지칭할 수 있다.
또한, 상기 제어층(9213)의 산화 시간이 125초인 경우, 상기 제어 전압 게이트에 인가되는 전압의 극성이 마이너스(-)일 때 제어 전압 게이트에 인가되는 전압의 극성이 플러스(+)인 경우 대비 임계 전류가 감소할 수 있고, 이러한 상태의 제어층을 과산화(over-oxidized) 제어층이라 지칭할 수 있다.
앞선 도 28 내지 도 30의 결과를 통해, 본 발명의 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자의 임계 전류는 제어 전압 게이트에 의해 효과적으로 조정될 수 있으며, 또한 제어층(9213)의 산화 상태에 의해 효과적으로 조정될 수 있음을 알 수 있다.
도 31은 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(10000)를 도시한 것이다.
도 31을 참조하면, 본 발명의 다른 실시 예를 따르는 스핀 오빗 토크(SOT: Spin Orbit Torque) 효과 기반의 로직 반도체 소자(10000)는 제1 위치 및 제2 위치를 포함하는 제1 전극(10100)에 전류를 인가하는 제1 입력터미널 ; 상기 제1 전극의 제1 위치 및 제2 위치 사이에 배치되고, 절연층 및 제어층이 접합된 구조를 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 제1 셀(10210) 및 제2 셀(10220); 상기 제1 입력터미널 및 제1 셀을 통과한 전류에 의해 생성된 값, 및 상기 제1 입력터미널 및 제2 셀을 통과한 전류에 의해 생성된 값을 합산한 출력값이 출력되는 출력터미널; 및 상기 제1 셀 및 제2 셀의 상기 자유 자성층 및 고정 자성층 사이에 전압을 인가하는 제2 입력터미널;을 포함하고, 상기 제1 입력터미널 및 제2 입력터미널에 입력되는 입력값의 레벨에 따라 상기 출력터미널에서 출력되는 출력값이 디지털 O 또는 디지털 1로 구분된다.
상기 제1 전극, 절연층, 제어층, 자유 자성층 및 고정 자성층은 앞서 설명한 제1 전극, 절연층, 제어층, 자유 자성층 및 고정 자성층에 관한 내용과 동일할 수 있다.
상기 출력값은 필요에 따라 로직 반도체 소자의 특정 위치 또는 특정 위치 사이에서 측정된 전류값, 저항값 및 전압값 중 어느 하나일 수 있다. 상기 출력값을 기 설정된 기준값과 비교하여 상기 기준값을 보다 큰 경우 디지털 1, 상기 기준값 보다 작은 경우 디지털 0으로 구분할 수 있다. 또는, 상기 출력값을 기 설정된 기준값과 비교하여 상기 기준값을 보다 큰 경우 디지털 0, 상기 기준값 보다 작은 경우 디지털 1로 구분할 수 있다. 이와 같이, 본 발명의 실시 예를 따르는 로직 반도체 소자는 2진법에 따른 정보 저장 및 읽기가 가능하다.
상기 본 발명의 다른 실시 예를 따르는 스핀 오빗 토크(SOT: Spin Orbit Torque) 효과 기반의 로직 반도체 소자는 CMOS AND/OR 게이트, CMOS NAND/NOR 게이트, CMOS Inverter, CMOS SRAM 또는 CMOS Op-AMP 중 적어도 하나로 사용될 수 있다.
상기 제1 입력터미널은 제1 위치 및 제2 위치를 포함하는 제1 전극에 전류를 인가할 수 있고, 인가되는 전류의 크기를 제어할 수 있다.
상기 제1 입력터미널에 의해 제1 위치 및 제2 위치를 포함하는 제1 전극에 전류를 인가하더라도, 상기 자유 자성층의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흐르지 않는 때에는, 상기 자유 자성층의 자기적 특성은 변하지 않는다. 상기 제1 입력터미널에 의해 제1 위치 및 제2 위치를 포함하는 제1 전극에 상기 자유 자성층의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흘러야 상기 자유 자성층의 자기적 특성이 변하게 되며, 이 때의 전류 값을 자유 자성층의 임계전류라고 할 수 있다. 즉, 상기 제1 입력터미널은 제1 위치 및 제2 위치를 포함하는 제1 전극에 임계전류 이상의 전류를 흐름으로써 상기 자유 자성층의 전기적 또는 자기적 특성을 변화시킬 수 있다.
상기 제1 입력터미널에 인가되는 전류를 제어하는 전류제어 스위치를 더 포함할 수 있다. 상기 제1 입력터미널은 제1 전극의 일단에 연결된 전극일 수 있으며, 상기 전류제어 스위치는 반도체에서 일반적으로 전류의 흐름을 제어하기 위해 사용되는 스위치 구성을 포함할 수 있다.
상기 자기터널접합을 포함하는 제1 셀 및 제2 셀은 상기 제1 입력터미널에 인가되는 전류의 크기에 의해 상기 제1 셀 및 제2 셀의 자유 자성층의 자화 방향이 변경될 수 있고, 상기 자기터널접합을 포함하는 제1 셀 및 제2 셀은 자화 방향 변경의 임계전류가 서로 다를 수 있다.
상기 자기터널접합을 포함하는 제1 셀의 제어층(10213) 및 제 2셀의 제어층(10223)은 정상 산화 제어층, 저산화 제어층 또는 과산화 제어층일 수 있다.
예를 들어, 상기 자기터널접합을 포함하는 제1 셀은 정상 산화 제어층을 포함할 수 있고, 상기 자기터널접합을 포함하는 제1 셀은 과산화 제어층을 포함할 수 있다. 또는, 상기 자기터널접합을 포함하는 제1 셀은 저산화 제어층을 포함할 수 있고, 상기 자기터널접합을 포함하는 제1 셀은 과산화 제어층을 포함할 수 있다.
상기 제2 입력터미널은 상기 제1셀 및 제2 셀의 자유 자성층 및 고정 자성층 사이에 전압을 인가할 수 있고, 상기 제어층은 상기 제2 입력터미널에 인가되는 전압에 의해 상기 자유 자성층 및 절연층 계면의 전기 레벨을 제어하고, 상기 제어층이 상기 전기 레벨을 제어함에 따라 상기 셀의 임계 전류값이 제어될 수 있다.
상기 제2 입력터미널에 인가되는 전압를 제어하는 전압제어 스위치를 더 포함할 수 있다. 상기 제2 입력터미널은 제2 전극의 일단에 연결된 전극일 수 있으며, 상기 전압제어 스위치는 반도체에서 일반적으로 전압의 흐름을 제어하기 위해 사용되는 스위치 구성을 포함할 수 있다.
상기 제2 입력터미널은 상기 제1셀 및 제2 셀의 자유 자성층 및 고정 자성층 사이에 전압을 인가하기 위한 구성으로써, 상기 고정자성층일 수 있으며, 상기 고정자성층에 연결된 전극일 수 있다.
상기 자기터널접합을 포함하는 제1 셀(10210) 및 제2 셀(10220)은 제2 입력터미널에 의해 인가되는 전압에 의해 전기적 또는 자기적 특성이 변화될 수 있는 물질 및 구성을 포함한다. 상기 전기적 또는 자기적 특성은 상기 자기터널접합을 포함하는 셀의 자화 방향 변경에 대한 임계전류의 크기일 수 있다.
상기 자기터널접합을 포함하는 제1 셀(10210) 및 제2 셀(10220)에 전압을 인가하여 상기 자기터널접합을 포함하는 셀의 자화 방향 변경에 대한 임계전류 값을 변경할 수 있다.
또한, 상기 제2 입력터미널에 인가되는 전압에 의해 제1 셀의 제어층(10213)이 제어하는 상기 자유 자성층(10211) 및 절연층(10212) 계면의 전기 레벨 및 상기 제2 셀의 제어층(10223)이 제어하는 상기 자유 자성층(10221) 및 절연층(10222) 계면의 전기 레벨이 상이하고, 상기 각각의 제어층에 의해 상이하게 제어된 전기 레벨에 의해 상기 제1 셀 및 제2 셀의 임계전류값이 상이하게 제어되고, 상기 제1 셀 및 제2 셀의 각각의 자유 자성층의 자화방향에 따라 상기 출력터미널에서 출력되는 출력값 레벨이 제어될 수 있다.
바람직하게는, 상기 자기터널접합을 포함하는 제1 셀의 제어층(10213)은 과산화 제어층일 수 있고, 상기 자기터널접합을 포함하는 제2 셀의 제어층(10223)은 저산화 제어층일 수 있다. 또는, 상기 자기터널접합을 포함하는 제1 셀의 제어층(10213)은 저산화 제어층일 수 있고, 상기 자기터널접합을 포함하는 제2 셀의 제어층(10223)은 과산화 제어층일 수 있다. 상기한 경우, 상기 자기터널접합을 포함하는 제1 셀 및 제2 셀은 제2 입력터미널에 걸리는 플러스 전압 또는 마이너스 전압에 대한 거동이 서로 상이하게 제어될 수 있다.
상기 출력터미널은 상기 제1 입력터미널 및 제1 셀을 통과한 전류에 의해 생성된 값, 및 상기 제1 입력터미널 및 제2 셀을 통과한 전류에 의해 생성된 값을 합산한 출력값이 출력될 수 있다. 상기 출력터미널은 상기 고정 자성층에 연결된 전극일 수 있으며, 상기 출력값을 리드 라인(Read-Line) 등을 통해 전달할 수 있는 역할을 수행할 수 있다.
상기 제1 입력터미널 및 제1 셀을 통과한 전류에 의해 생성된 값, 및 상기 제1 입력터미널 및 제2 셀을 통과한 전류에 의해 생성된 값을 합산한 출력값은 터널자기저항(출력터미널, Tunnel Magnetoresistance) 또는 변칙 홀 효과(AHE: Anomalous Hall Effect) 전압일 수 있다.
상기 제1 입력터미널 및 제1 셀에 전류가 통과할 때, 상기 제1 셀의 자유 자성층 및 고정 자성층의 자화 방향이 평행 상태일 때는 동일 제1 레벨의 출력값이 출력될 수 있고, 상기 제1 레벨의 출력값은 높은 전류값 또는 낮은 저항값일 수 있다. 상기 제1 입력터미널 및 제1 셀에 전류가 통과할 때, 상기 제1 셀의 자유 자성층 및 고정 자성층의 자화 방향이 비평행 상태일 때는 동일 제2 레벨의 출력값이 출력될 수 있고, 상기 제2 레벨의 출력값은 낮은 전류값 또는 높은 저항값일 수 있다.
상기 제1 입력터미널 및 제2 입력터미널에 입력되는 입력값의 레벨에 따라 상기 출력터미널에서 출력되는 출력값이 디지털 O 또는 디지털 1로 구분될 수 있다.
본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 로직 반도체 소자는 전압에 대한 자화반전의 극성이 서로 상이하여, 종래의 상보성 금속 산화막 반도체(CMOS, Complementary metal oxide semiconductor)와 유사한 기능을 하는 소자로 활용될 수 있다.
본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 로직 반도체 소자(10000)는 제2 입력터미널에 걸리는 전압이 플러스 전압일 때는 예를 들어 제1셀의 자화 반전만 가능할 수 있고, 제2 입력터미널에 걸리는 전압이 마이너스 전압일 때는 예를 들어 제2셀의 자화 반전만 가능할 수 있다. 상기 제2 입력터미널은 상기 제1셀 및 제2셀에 함께 인가되는 공용 전극을 통해 전압이 인가될 수 있고, 이를 통해 상기 제1 셀 또는 제2 셀 중 적어도 하나의 셀의 자유 자성층의 자화방향은 제1 방향일 수 있고, 적어도 하나의 셀의 셀의 자유 자성층의 자화방향은 제1 방향일 수 있다.
상기 제1셀 또는 제2 셀의 자화 방향을 초기화 하기 위해서는 상기 제1 셀 또는 제2 셀의 임계전류를 초과하는 전류를 인가하면 제1 방향 또는 제2 방향으로 자화 방향을 초기화 하는 것이 가능할 수 있다.
상기 제1 셀 또는 제2 셀의 자유 자성층의 자화방향이 제1 방향 또는 상(Up) 방향인 경우, 상기 제1 셀 또는 제2 셀의 고정 자성층의 자화방향이 상기 자유 자성층의 자화방향과 반평행(Anti-parallel)인 제1 방향일 수 있고, 이에 의해서 높은 저항값 또는 높은 터널자기저항(TMR, Tunnel Magnetoresistance) 수치를 나타낼 수 있다. 상기 제1 셀 또는 제2 셀의 자유 자성층의 자화방향이 제2 방향 또는 하(Down) 방향인 경우, 상기 제1 셀 또는 제2 셀의 고정 자성층의 자화방향은 상기 자유 자성층의 자화방향과 같은방향인 제2 방향일 수 있고, 이 때 자유 자성층 및 고정 자성층의 자화방향이 평행(Parallel) 상태일 수 있고, 이에 의해서 낮은 저항값 또는 낮은 터널자기저항(TMR, Tunnel Magnetoresistance) 수치를 나타낼 수 있다.
도 32는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(10000)에서 변칙 홀 효과(AHE: Anomalous Hall Effect) 전압 측정을 설명하기 위해 도시한 것이다. 　
도 32에서 기판(산화된 실리콘)-제1전극(Ta(5 nm))/자유자성층(Co32Fe48B20(CoFeB, 1 nm)/절연층(MgO, 1.6 nm)/제어층(AlOx)의 구조로 반도체 소자를 제작하였고, 상기 제어층 상에 제2 전극으로 루테늄을 증착하여 형성하였다. 이 때, 상기 제1 셀의 제어층은 산화 시간을 25초로 설정하여 n-타입 유사 셀로 준비하였고, 상기 제2 셀의 제어층은 산화 시간을 125초로 설정하여 p-타입 유사 셀로 준비하였다.
도 33은 도 32의 반도체 소자의 제1 입력터미널 및 제2 입력터미널의 입력 값 및 이에 따른 제1 셀 및 제2셀의 출력터미널에서 측정된 값을 도시한 것이다.
도 33을 참조하면, 초기 자화 상태는 상(Up) 방향으로 초기화 하였고, 이에 따라 상기 제1셀 및 제2셀의 정규화된 변칙 홀 저항(normalized anomalous Hall resistance)은 각각 +2W으로 측정되었다. 후속으로 제2 입력터미널에 +24V의 전압을 인가하고, 제1 입력터미널에 순차적으로 ±12 mA 전류를 인가하였다. 이 때, n-타입 유사 셀은 하(Down)-상(Up)으로 자화반전되었으나, p-타입 유사 셀은 변하지 않았다. 이와는 반대로, 제2 입력터미널에 -24V의 전압을 인가하고, 제1 입력터미널에 인가되는 전류에 의해 p-타입 유사 셀만을 선택적으로 자화반전할 수 있었다.
또한, 제1 입력터미널에 14mA보다 큰 저류를 인가하였을 때, 제1 입력터미널에 인가되는 전압에 상관없이 제1 셀 및 제2셀을 동시에 제어할 수 있었다.
이를 통해, 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자는 제2 입력터미널에 플러스 전압이 인가되면, n-타입 유사 셀만을 선택적으로 제어할 수 있고, 제2 입력터미널에 마이너스 전압이 인가되면, p-타입 유사 셀만을 선택적으로 제어할 수 있음을 알 수 있다.
또한, 상기 제1 입력터미널에 전류가 인가되고 상기 제2 입력터미널에 전압이 인가됨에 따라 상기 출력터미널에 아래의 출력값 레벨이 출력될 수 있다:
(a) 제1 셀 및 제2 셀의 자유 자성층의 자화방향이 제1 방향인 경우 제1 레벨을 출력,
(b) 제1 셀의 자유 자성층의 자화방향이 제1 방향이고, 제2 셀의 자유 자성층의 자화방향이 제2 방향인 경우 제2 레벨을 출력,
(c) 제1 셀의 자유 자성층의 자화방향이 제2 방향이고, 제2 셀의 자유 자성층의 자화방향이 제1 방향인 경우 제2 레벨을 출력, 및
(d) 제1 셀 및 제2 셀의 자유 자성층의 자화방향이 제2 방향인 경우 제3 레벨을 출력.
도 33을 참조하면, 제1 셀 및 제2 셀의 자유 자성층의 자화방향이 제1 방향 즉, 상(Up)으로 자화반전된 상태인 경우 상기 출력터미널에 제1 레벨을 출력할 수 있고, 제1 셀 및 제2 셀의 자유 자성층의 적어도 하나의 자화방향이 제1 방향이고, 제1 셀 및 제2 셀의 자유 자성층의 적어도 하나의 자화방향이 제2 방향이면 상기 출력터미널에 제2 레벨을 출력할 수 있고, 제1 셀 및 제2 셀의 자유 자성층의 자화방향이 제2 방향 즉, 다운(Down)으로 자화반전된 상태인 경우 상기 출력터미널에 제3 레벨을 출력할 수 있다.
도 34는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(11000)를 도시한 것이다.
도 34를 참조하면, 본 발명의 다른 실시 예를 따르는 스핀 오빗 토크(SOT: Spin Orbit Torque) 효과 기반의 로직 반도체 소자(11000)는 제1 위치 및 제2 위치를 포함하는 제1 전극(11100)에 전류를 인가하는 입력 회로; 상기 제1 전극(11100)의 제1 위치 및 제2 위치 사이에 배치되고, 절연층 및 제어층이 접합된 구조를 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 제1 셀(11210) 및 제2 셀(11220); 및 상기 제1 셀의 자유 자성층(11211) 및 고정 자성층(11214) 사이에 전압을 인가하는 제1 입력터미널; 상기 제2 셀의 자유 자성층(11221) 및 고정 자성층(11224) 사이에 전압을 인가하는 제2 입력터미널; 및 상기 제1 전극(11100) 및 제1 셀(11210)을 통과한 전류에 의해 생성된 값, 및 상기 제1 전극(11100) 및 제2 셀(11220)을 통과한 전류에 의해 생성된 값을 합산한 출력값이 출력되는 출력터미널;을 포함하고, 상기 입력 회로가 상기 제1 전극에 전류를 인가하는 경우, 상기 제1 입력터미널 및 제2 입력터미널에 입력되는 입력값의 레벨에 따라 상기 출력터미널에서 출력되는 출력값이 디지털 O 또는 디지털 1로 구분된다.
상기 제1 전극, 절연층, 제어층, 자유 자성층 및 고정 자성층은 앞서 설명한 제1 전극, 절연층, 제어층, 자유 자성층 및 고정 자성층에 관한 내용과 동일할 수 있다.
상기 입력회로는 제1 위치 및 제2 위치를 포함하는 제1 전극(11100)에 전류를 인가할 수 있고, 인가되는 전류의 크기를 제어할 수 있다.
상기 입력 회로에 의해 제1 위치 및 제2 위치를 포함하는 제1 전극(11100)에 전류를 인가하더라도, 상기 자유 자성층의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흐르지 않는 때에는, 상기 자유 자성층의 자기적 특성은 변하지 않는다. 상기 입력 회로에 의해 제1 위치 및 제2 위치를 포함하는 제1 전극에 상기 자유 자성층의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흘러야 상기 자유 자성층의 자기적 특성이 변하게 되며, 이 때의 전류 값을 자유 자성층의 임계전류라고 할 수 있다. 즉, 상기 입력 회로는 제1 위치 및 제2 위치를 포함하는 제1 전극에 임계전류 이상의 전류를 흐름으로써 상기 자유 자성층의 전기적 또는 자기적 특성을 변화시킬 수 있다.
상기 입력 회로에 인가되는 전류를 제어하는 전류제어 스위치를 더 포함할 수 있다. 상기 전류제어 스위치는 반도체에서 일반적으로 전류의 흐름을 제어하기 위해 사용되는 스위치 구성을 포함할 수 있다.
도 35는 입력회로를 포함하는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자를 도시한 것이다.
도 35를 참조하면, 상기 입력회로는 상기 제1 전극(11100)에서 상기 제1 셀(11210) 및 제2 셀(11220)을 사이에 두고 배치된 제1 위치 및 제2 위치 사이에 전류를 인가할 수 있고, 쓰기 블록(Writing Block, 11610), 소스 라인(Source-Line, 3510), 제1 전극 상에 흐르는 전류를 제어하는 트랜지스터, 제1 셀(11210), 제2셀(11220) 및 쓰기 라인(Write-Line, 11520)을 거치고 다시 쓰기 블록(Writing Block, 11610)으로 돌아오는 경로를 가질 수 있다.
상기 쓰기 블록(11610)은 소스 라인(11510) 및 쓰기 라인(11520)을 제어할 수 있고, 상기 스위치(11620)는 제1 비트 라인(11531), 제2 비트 라인(11532) 및 제3 비트 라인(11533)을 제어할 수 있고, 상기 제1 비트 라인(11531)은 제1 전극 상에 흐르는 전류를 제어하는 트랜지스터를 제어할 수 있고, 상기 제2 비트 라인(11532)은 상기 제1셀에 전압을 제어하는 트랜지스터를 제어할 수 있고, 상기 제3 비트 라인(11533)은 상기 제2셀에 전압을 제어하는 트랜지스터를 제어할 수 있다.
상기 소스 증폭기(11630)는 상기 리드 라인(11541,11542)에서 출력되는 제1셀 및 제2셀의 출력값을 증폭하여 인식할 수 있다.
상기 자기터널접합을 포함하는 제1 셀 및 제2 셀은 상기 입력 회로에 인가되는 전류의 크기에 의해 상기 제1 셀 및 제2 셀의 자유 자성층의 자화 방향이 변경될 수 있고, 상기 자기터널접합을 포함하는 제1 셀 및 제2 셀은 자화 방향 변경의 임계전류가 서로 다를 수 있다.
상기 제1 입력터미널은 상기 제1셀(11210)의 자유 자성층(11211) 및 고정 자성층(11214) 사이에 전압을 인가할 수 있고, 상기 제어층(11213)은 상기 제1 입력터미널에 인가되는 전압에 의해 상기 자유 자성층(11211) 및 절연층(11212) 계면의 전기 레벨을 제어하고, 상기 제어층(11213)이 상기 전기 레벨을 제어함에 따라 상기 제1 셀(11210)의 임계 전류값이 제어될 수 있다.
본 발명의 다른 실시 예를 따르는 로직 반도체 소자(11000)는 상기 제1 입력터미널에 인가되는 전압를 제어하는 전압제어 스위치를 더 포함할 수 있다. 상기 전압제어 스위치는 반도체에서 전압을 제어하기 위해 일반적인 스위치 구조를 포함할 수 있으며, 특별히 제한되지 않는다.
상기 제1 입력터미널은 상기 제1셀(11210)의 자유 자성층(11211) 및 고정 자성층(11214) 사이에 전압을 인가하기 위한 구성으로써, 상기 고정 자성층(11214)일 수 있으며, 상기 고정자성층에 연결된 제2 전극(11300)일 수 있다.
상기 자기터널접합을 포함하는 셀은 제1 입력터미널에 의해 인가되는 전압에 의해 전기적 또는 자기적 특성이 변화될 수 있는 물질 및 구성을 포함한다. 상기 전기적 또는 자기적 특성은 상기 자기터널접합을 포함하는 셀의 자화 방향 변경에 대한 임계전류의 크기일 수 있다.
상기 자기터널접합을 포함하는 셀에 전압을 인가하여 상기 자기터널접합을 포함하는 셀의 자화 방향 변경에 대한 임계전류 값을 변경할 수 있다.
또한, 상기 제1 입력터미널에 인가되는 전압에 의해 제1 셀의 제어층이 제어하는 상기 자유 자성층 및 절연층 계면의 전기 레벨이 상이하고, 상기 각각의 제어층에 의해 상이하게 제어된 전기 레벨에 의해 상기 제1 셀의 임계전류값이 상이하게 제어되고, 상기 제1 셀의 자유 자성층의 자화방향에 따라 상기 출력터미널에서 출력되는 출력값 레벨이 제어될 수 있다.
상기 자기터널접합을 포함하는 제1 셀의 제어층은 정상 제어층, 과산화 제어층 또는 저산화 제어층 중 적어도 하나일 수 있다.
상기 제2 입력터미널은 상기 제2셀(11220)의 자유 자성층(11221) 및 고정 자성층(11224) 사이에 전압을 인가할 수 있고, 상기 제어층(11223)은 상기 제2 입력터미널에 인가되는 전압에 의해 상기 자유 자성층(11221) 및 절연층(11222) 계면의 전기 레벨을 제어하고, 상기 제어층(11223)이 상기 전기 레벨을 제어함에 따라 상기 제2 셀(11220)의 임계 전류값이 제어될 수 있다.
본 발명의 다른 실시 예를 따르는 로직 반도체 소자는 상기 제2 입력터미널에 인가되는 전압를 제어하는 전압제어 스위치를 더 포함할 수 있다. 상기 전압제어 스위치는 반도체에서 전압을 제어하기 위해 일반적인 스위치 구조를 포함할 수 있으며, 특별히 제한되지 않는다.
상기 제2 입력터미널은 상기 제2 셀(11220)의 자유 자성층(11221) 및 고정 자성층(11224) 사이에 전압을 인가하기 위한 구성으로써, 상기 고정자성층(11224)일 수 있으며, 상기 고정자성층에 연결된 제2 전극(11300)일 수 있다.
상기 자기터널접합을 포함하는 셀은 제2 입력터미널에 의해 인가되는 전압에 의해 전기적 또는 자기적 특성이 변화될 수 있는 물질 및 구성을 포함한다. 상기 전기적 또는 자기적 특성은 상기 자기터널접합을 포함하는 셀의 자화 방향 변경에 대한 임계전류의 크기일 수 있다.
상기 자기터널접합을 포함하는 셀에 전압을 인가하여 상기 자기터널접합을 포함하는 셀의 자화 방향 변경에 대한 임계전류 값을 변경할 수 있다.
또한, 상기 제2 입력터미널에 인가되는 전압에 의해 제2 셀의 제어층이 제어하는 상기 자유 자성층 및 절연층 계면의 전기 레벨이 상이하고, 상기 각각의 제어층에 의해 상이하게 제어된 전기 레벨에 의해 상기 제2 셀의 임계전류값이 상이하게 제어되고, 상기 제2 셀의 자유 자성층의 자화방향에 따라 상기 출력터미널에서 출력되는 출력값 레벨이 제어될 수 있다.
상기 자기터널접합을 포함하는 제2 셀의 제어층은 정상 제어층, 과산화 제어층 또는 저산화 제어층 중 적어도 하나일 수 있다.
상기 출력터미널은 상기 제1 전극 및 제1 셀을 통과한 전류에 의해 생성된 값, 및 상기 제1 전극 및 제2 셀을 통과한 전류에 의해 생성된 값을 합산한 출력값이 출력될 수 있다.
또한, 상기 제1 입력터미널 및 제2 입력터미널에 인가되는 전압에 의해 상기 제1 셀 및 제2 셀의 제어층이 제어하는 상기 자유 자성층 및 절연층 계면의 전기 레벨이 제어되고, 상기 제어층에 의해 제어된 전기 레벨에 의해 상기 제1 셀 및 제2 셀의 임계전류값이 제어될 수 있다.
도 36은 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자에서 변칙 홀 효과(AHE: Anomalous Hall Effect) 전압 측정을 설명하기 위해 도시한 것이다. 　
도 36에서 기판(산화된 실리콘)-제1전극(Ta(5 nm))/자유자성층(Co32Fe48B20(CoFeB, 1 nm)/절연층(MgO, 1.6 nm)/제어층(AlOx)의 구조로 반도체 소자를 제작하였고, 상기 제어층 상에 제2 전극으로 루테늄을 증착하여 형성하였다. 이 때, 상기 제1 셀 및 제2셀의 제어층의 산화 시간을 125초로 설정하여, 제1셀 및 제2셀 모두 p-타입 유사 셀로 준비하였다.
도 37 및 도 38은 도36의 반도체 소자의 제1셀 및 제2셀의 변칙 홀 효과 및 자화반전을 도시한 것이다.
도 37 및 도38을 참조하면, 상기 제1 입력터미널 및 제2 입력터미널에 각각 +24V를 인가한 상태에서, 입력회로에 14.5±0.5 mA의 전류가 인가되었을 때 자화반전이 일어나고, 상기 제1 입력터미널 및 제2 입력터미널에 각각 -24V를 인가한 상태에서, 입력회로에 12.5±0.5 mA의 전류가 인가되었을 때 자화반전이 일어나는 것을 알 수 있다. 또한, 도 36을 참조하면 상기 제1셀 및 제2셀은 p-타입 유사 셀로서, 임계 전류의 절대값은 제1 입력터미널 및 제2 입력터미널에서 인가되는 전압이 마이너스일 때 더 작은 것을 알 수 있다.
또한, 상기 제1 셀 및 제2 셀의 자유 자성층의 자화방향이 제1 방향이고, 상기 입력 회로가 전류를 인가하고 상기 제1 입력터미널 및 제2 입력터미널에 전압이 인가됨에 따라 상기 출력터미널에 아래의 출력값 레벨이 출력함으로써 AND 또는 OR 게이트로 작동할 수 있다:
(a) 상기 제1 입력터미널 및 제2 입력터미널에 인가되는 전압이 제1 레벨인 경우 상기 제1 셀 및 제2 셀의 자유 자성층의 자화방향이 제1 방향으로 유지되고, 상기 출력터미널에 제1 레벨의 출력값을 출력,
(b) 상기 제1 입력터미널에 인가되는 전압이 제1 레벨이고 제2 입력터미널에 인가되는 전압이 제2 레벨인 경우, 상기 제1 셀의 자유 자성층의 자화방향이 제1 방향으로 유지되고 상기 제2 셀의 자유 자성층의 자화방향이 제2 방향으로 변경되고, 상기 출력터미널에 제2 레벨의 출력값을 출력,
(c) 상기 제1 입력터미널에 인가되는 전압이 제2 레벨이고 제2 입력터미널에 인가되는 전압이 제1 레벨인 경우, 상기 제1 셀의 자유 자성층의 자화방향이 제2 방향으로 변경되고 상기 제2 셀의 자유 자성층의 자화방향이 제1 방향으로 유지되고, 상기 출력터미널에 제2 레벨의 출력값을 출력, 및
(d) 상기 제1 입력터미널 및 제2 입력터미널에 인가되는 전압이 제2 레벨인 경우 상기 제1 셀 및 제2 셀의 자유 자성층의 자화방향이 제2 방향으로 변경되고, 상기 출력터미널에 제3 레벨의 출력값을 출력.
도 39는 도 36의 반도체 소자의 제1 입력터미널 및 제2 입력터미널의 입력값, 입력회로에 의해 인가되는 전류에 의해 제1 셀 및 제2셀의 출력터미널에서 측정된 값을 도시한 것이다.
도 39를 참조하면, 초기 자화 상태는 상(Up) 방향일 때 제1 셀 또는 제2셀의 자화 또는 정규화된 변칙 홀 저항은 상기 제1셀 또는 제2셀이 p-타입 유사 셀이기 때문에, 상기 제1 입력터미널 또는 제2 입력터미널에 인가되는 전압이 오직 -24V일 때 변경될 수 있다.
AND게이트 또는 OR게이트 논리 구동(logic operation)을 설명하기 위해 기준(reference)을 하기와 같이 정의하였다.
Rref,UP = (Rxy,1st + Rxy,2nd )/2 = +2W
Rref,DOWN= (Rxy,1st + Rxy,2nd )/2 = -2W
도 39 및 상기 Rref값을 참조하여, 하기 제1 입력터미널 및 제2 입력터미널의 입력값에 의해 출력값이 결정되는 표 1의 진리표(truth table)를 도출하였다. 하기 표 1의 진리표는 제1 셀 및 제2 셀의 자화 방향을 매번 방향으로 초기화 시키고, 입력 회로에 인가되는 전류가 -12mA일 때의 극히 제한된 경우의 진리표이다.
Logic Input Logic Output
VG,1 VG,2 Rxy,1 + Rxy,2 Rref,UP (+2 Ω) Rref,DOWN (-2 Ω)
-24V(0) -24V(0) -4 Ω 0 0
-24V(0) +24V(1) 0 Ω 0 1
+24V(1) -24V(0) 0 Ω 0 1
+24V(1) +24V(1) +4 Ω 1 1
표 1을 참조하면, Rref,UP 을 기준으로 할 때 Rref,UP 보다 출력값(Routput 또는 Rxy,1st + Rxy,2nd)이 큰 경우는 오직 제1 입력터미널 및 제2 입력터미널에 +24V(제2 레벨)이 인가될 때이고, Rref,DOWN 을 기준으로 할 때 Rref,DOWN 보다 출력값(Routput 또는 Rxy,1st + Rxy,2nd)이 작은 경우는 오직 제1 입력터미널 및 제2 입력터미널에 -24V(제1 레벨)가 인가될 때이다.
따라서, Rref,UP 을 기준값으로 채택할 때는 AND 게이트 작동이 가능할 수 있고, 상기 출력터미널에 제1 레벨 또는 제2 레벨의 값이 출력될 때는 디지털 0으로 구분될 수 있고, 상기 출력터미널에 제3 레벨의 값이 출력될 때는 디지털 1로 구분될 수 있다. 즉, 제1 입력터미널 및 제2 입력터미널의 입력값이 제2레벨로 동일할 때 디지털 1로 구분될 수 있다.
따라서, Rref,DOWN 을 채택할 때는 OR 게이트 작동이 가능할 수 있고, 상기 출력터미널에 제1 레벨 값이 출력될 때는 디지털 0으로 구분될 수 있고, 상기 출력터미널에 제2 레벨 또는 제3 레벨의 값이 출력될 때는 디지털 1로 구분될 수 있다. 즉, 제1 입력터미널 또는 제2 입력터미널의 입력값 중 적어도 하나가 제2레벨일 때 디지털 1로 구분될 수 있다.
또한, 상기 제1 셀 및 제2 셀의 자유 자성층의 자화방향이 제2 방향이고, 상기 입력 회로가 전류를 인가하고 상기 제1 입력터미널 및 제2 입력터미널에 전압이 인가됨에 따라 상기 출력터미널에 아래의 출력값 레벨이 출력되는 NAND 또는 NOR 게이트로 작동할 수 있다:
(a) 상기 제1 입력터미널 및 제2 입력터미널에 인가되는 전압이 제1 레벨인 경우 상기 제1 셀 및 제2 셀의 자유 자성층의 자화방향이 제1 방향으로 변경되고, 상기 출력단에 제1 레벨의 출력값을 출력,
(b) 상기 제1 입력터미널에 인가되는 전압이 제1 레벨이고 제2 입력터미널에 인가되는 전압이 제2 레벨인 경우, 상기 제1 셀의 자유 자성층의 자화방향이 제1 방향으로 변경되고 상기 제2 셀의 자유 자성층의 자화방향이 제2 방향으로 유지되고, 상기 출력단에 제2 레벨의 출력값을 출력,
(c) 상기 제1 입력터미널에 인가되는 전압이 제2 레벨이고 제2 입력터미널에 인가되는 전압이 제1 레벨인 경우, 상기 제1 셀의 자유 자성층의 자화방향이 제2 방향으로 유지되고 상기 제2 셀의 자유 자성층의 자화방향이 제1 방향으로 변경되고, 상기 출력단에 제2 레벨의 출력값을 출력, 및
(d) 상기 제1 입력터미널 및 제2 입력터미널에 인가되는 전압이 제2 레벨인 경우 상기 제1 셀 및 제2 셀의 자유 자성층의 자화방향이 제2 방향으로 유지되고, 상기 출력단에 제3 레벨의 출력값을 출력.
도 40은 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자에서 변칙 홀 효과(AHE: Anomalous Hall Effect) 전압 측정을 설명하기 위해 도시한 것이다. 　
도 40에서 기판(산화된 실리콘)-제1전극(Ta(5 nm))/자유자성층(Co32Fe48B20(CoFeB, 1 nm)/절연층(MgO, 1.6 nm)/제어층(AlOx)의 구조로 반도체 소자를 제작하였고, 상기 제어층 상에 제2 전극으로 루테늄을 증착하여 형성하였다. 이 때, 상기 제1 셀 및 제2셀의 제어층의 산화 시간을 25초로 설정하여, 제1셀 및 제2셀 모두 n-타입 유사 셀로 준비하였다.
도 40의 제1셀 및 제2셀 모두 n-타입 유사 셀인 경우는 앞선 결과와 전압의 극성에 대한 자화 방향이 반대로 되어, 진리표는 하기의 표 2와 같이 도출될 수 있다.
Logic Input Logic Output
VG,1 VG,2 Rxy,1 + Rxy,2 Rref,UP (+2 Ω) Rref,DOWN (-2 Ω)
-24V(0) -24V(0) -4 Ω 1 1
-24V(0) +24V(1) 0 Ω 0 1
+24V(1) -24V(0) 0 Ω 0 1
+24V(1) +24V(1) +4 Ω 0 0
표 2를 참조하면, Rref,UP 을 기준으로 할 때 Rref,UP 보다 출력값(Routput 또는 Rxy,1st + Rxy,2nd)이 큰 경우는 오직 제1 입력터미널 및 제2 입력터미널에 마이너스 전압(제1 레벨)이 인가될 때이고, Rref,DOWN 을 기준으로 할 때 Rref,DOWN 보다 출력값(Routput 또는 Rxy,1st + Rxy,2nd)이 작은 경우는 오직 제1 입력터미널 및 제2 입력터미널에 플러스 전압(제2 레벨)이 인가될 때이다.
따라서, Rref,UP 을 기준값으로 채택할 때는 NAND 게이트 작동이 가능할 수 있고, 상기 출력터미널에 제2 레벨 또는 제3 레벨의 값이 출력될 때는 디지털 0으로 구분될 수 있고, 상기 출력터미널에 제1 레벨의 값이 출력될 때는 디지털 1로 구분될 수 있다. 즉, 제1 입력터미널 및 제2 입력터미널에 인가되는 전압이 제1 레벨인 경우에만 디지털 1로 구분될 수 있다.
따라서, Rref,DOWN 을 채택할 때는 NOR 게이트 작동이 가능할 수 있고, 상기 출력터미널에 제1 레벨 또는 제2 레벨의 값이 출력될 때는 디지털 1로 구분될 수 있고, 상기 출력터미널에 제3 레벨 값이 출력될 때는 디지털 0으로 구분될 수 있다. 즉, 제1 입력터미널 및 제2 입력터미널에 인가되는 전압이 제2 레벨인 경우에만 디지털 0으로 구분될 수 있다.
도 41은 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(12000)를 도시한 것이다.
도 41을 참조하면, 본 발명의 다른 실시 예를 따르는 스핀 오빗 토크(SOT: Spin Orbit Torque) 효과 기반의 로직 반도체 소자(12000)는 제1 위치 및 제2 위치를 포함하는 제1 전극(12100)에 전류를 인가하는 제1 입력터미널; 상기 제1 전극(12100)의 제1 위치 및 제2 위치 사이에 배치되고, 상기 제1 전극 상에 배치된 자유 자성층(12211), 상기 자유 자성층 상(12211)에 배치된 절연층(12212), 상기 절연층(12212) 상에 배치된 제어층(12213), 및 상기 제어층(12213) 상에 배치된 고정 자성층(12214)을 포함하는 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀(12210); 상기 셀(12210)의 자유 자성층(12211) 및 고정 자성층(12214) 사이에 전압을 인가하는 제2 입력터미널; 및 상기 제1 전극(12100) 및 셀(12210)을 통과한 전류에 의해 생성된 값이 출력되는 출력터미널;을 포함하고, 제1 입력터미널 및 제2 입력터미널에 입력되는 입력값의 레벨에 따라 상기 출력터미널에서 출력되는 출력값이 디지털 O 또는 디지털 1로 구분된다.
　
상기 제1 전극, 절연층, 제어층, 자유 자성층 및 고정 자성층은 앞서 설명한 제1 전극, 절연층, 제어층, 자유 자성층 및 고정 자성층에 관한 내용과 동일할 수 있다.
상기 제1 입력터미널은 제1 위치 및 제2 위치를 포함하는 제1 전극에 전류를 인가할 수 있고, 인가되는 전류의 크기를 제어할 수 있다.
상기 제1 입력터미널에 의해 제1 위치 및 제2 위치를 포함하는 제1 전극에 전류를 인가하더라도, 상기 자유 자성층의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흐르지 않는 때에는, 상기 자유 자성층의 자기적 특성은 변하지 않는다. 상기 제1 입력터미널에 의해 제1 위치 및 제2 위치를 포함하는 제1 전극에 상기 자유 자성층의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흘러야 상기 자유 자성층의 자기적 특성이 변하게 되며, 이 때의 전류 값을 자유 자성층의 임계전류라고 할 수 있다. 즉, 상기 제1 입력터미널은 제1 위치 및 제2 위치를 포함하는 제1 전극에 임계전류 이상의 전류를 흐름으로써 상기 자유 자성층의 전기적 또는 자기적 특성을 변화시킬 수 있다.
상기 제1 입력터미널에 인가되는 전류를 제어하는 전류제어 스위치를 더 포함할 수 있다. 상기 제1 입력터미널은 제1 전극의 일단에 연결된 전극일 수 있으며, 상기 전류제어 스위치는 반도체에서 일반적으로 전류의 흐름을 제어하기 위해 사용되는 스위치 구성을 포함할 수 있다.
상기 자기터널접합을 포함하는 셀(12210)은 상기 제1 입력터미널에 인가되는 전류의 크기에 의해 상기의 자유 자성층의 자화 방향이 변경될 수 있다.
제2 입력터미널은 상기 셀(12210)의 자유 자성층(12211) 및 고정 자성층(12214) 사이에 전압을 인가할 수 있고, 상기 제어층(12213)은 상기 제2 입력터미널에 인가되는 전압에 의해 상기 자유 자성층(12211) 및 절연층(12212) 계면의 전기 레벨을 제어하고, 상기 제어층이 상기 전기 레벨을 제어함에 따라 상기 셀의 임계 전류값이 제어될 수 있다.
상기 출력터미널은 상기 제1 전극 및 셀을 통과한 전류에 의해 생성된 값이 출력될 수 있다.
제1 입력터미널 및 제2 입력터미널에 입력되는 입력값의 레벨에 따라 상기 출력터미널에서 출력되는 출력값이 디지털 O 또는 디지털 1로 구분될 수 있다.
도 42는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(12000)에서 변칙 홀 효과(AHE: Anomalous Hall Effect) 전압 측정을 설명하기 위해 도시한 것이다. 　
도 42에서 기판(산화된 실리콘)-제1전극(Ta(5 nm))/자유자성층(Co32Fe48B20(CoFeB, 1 nm)/절연층(MgO, 1.6 nm)/제어층(AlOx)의 구조로 반도체 소자를 제작하였고, 상기 제어층 상에 제2 전극으로 루테늄을 증착하여 형성하였다. 이 때, 상기 셀의 제어층은 산화 시간을 125초로 설정하여 p-타입 유사 셀로 준비하였다.
도 43은 도 42의 반도체 소자의 셀의 변칙 홀 효과 및 자화반전을 도시한 것이다.
도 43을 참조하면, 상기 셀은 p-타입 유사 셀로써 상기 제2 입력터미널에 플러스 전압이 인가되었을 때의 임계전류 절대값이 더 큰 것을 알 수 있다.
또한, 상기 제1 입력터미널 및 제2 입력터미널에 인가되는 입력에 따라 상기 출력터미널에 아래의 출력값 레벨이 출력됨에 따라 OR 게이트로 작동할 수 있다:
(a) 상기 제1 입력터미널에 제1 레벨의 전류가 인가되고 상기 제2 입력터미널에 제1 레벨의 전압이 인가됨에 따라 상기 셀의 자유 자성층의 자화방향이 제1 방향으로 유지 또는 변경되고, 상기 출력단에 제1 레벨의 출력값을 출력,
(b) 상기 제1 입력터미널에 제1 레벨의 전류가 인가되고 상기 제2 입력터미널에 제2 레벨의 전압이 인가됨에 따라 상기 셀의 자유 자성층의 자화방향이 제1 방향으로 유지 또는 변경되고, 상기 출력단에 제1 레벨의 출력값을 출력,
(c) 상기 제1 입력터미널에 제2 레벨의 전류가 인가되고 상기 제2 입력터미널에 제1 레벨의 전압이 인가됨에 따라 상기 셀의 자유 자성층의 자화방향이 제1 방향으로 유지 또는 변경되고, 상기 출력단에 제1 레벨의 출력값을 출력, 및
(d) 상기 제1 입력터미널에 제2 레벨의 전류가 인가되고 상기 제2 입력터미널에 제2 레벨의 전압이 인가됨에 따라 상기 셀의 자유 자성층의 자화방향이 제2 방향으로 유지 또는 변경되고, 상기 출력단에 제2 레벨의 출력값을 출력.
도 44는 도 42의 반도체 소자의 제1 입력터미널 및 제2 입력터미널의 입력값에 따른 출력터미널에서 측정된 값을 도시한 것이다.
도 44를 참조하면, 상기 셀은 제2 입력터미널에 ±24V가 인가되고, 제1 입력터미널에 ±13 mA 가 인가될 때, 오직 제2 입력터미널에 마이너스 전압이 인가되었을 때만 상기 셀의 자화상태 또는 변칙 홀 저항이 반전되는 것을 알 수 있다.
도 44를 참조하여, 하기 표 3의 진리표를 도출하였다.
Logic Input Logic Output
IIN IIN Rxy,1 + Rxy,2
-13mA (0) -24V(0) -2 Ω (0)
-13mA (0) +24V(1) +2 Ω (1)
+13mA (1) -24V(0) +2 Ω (1)
+13mA (1) +24V(1) +2 Ω (1)
상기 제1 입력터미널 및 제2 입력터미널에 인가되는 입력에 따라 상기 출력터미널에 아래의 출력값 레벨이 출력됨에 따라 OR 게이트로 작동할 수 있고, 상기 제1 입력터미널에 제1 레벨의 전류가 인가되고 상기 제2 입력터미널에 제1 레벨의 전압이 되는 경우에만 디지털 0으로 구분될 수 있다. 상기 제1 입력터미널에 제1 레벨의 전류가 인가되거나 또는 상기 제2 입력터미널에 제1 레벨의 전압이 인가되는 경우 디지털 1으로 구분될 수 있다.
　
도 45는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자(13000)를 도시한 것이다.
도 45를 참조하면, 본 발명의 다른 실시 예를 따르는 스핀 오빗 토크(SOT: Spin Orbit Torque) 효과 기반의 로직 반도체 소자는 제1 전극(13100)에 전류를 인가하는 제1 입력터미널; 상기 제1 전극(13100) 상에 배치되고, 절연층(13212) 및 제어층(13213)이 접합된 구조를 사이에 두고 자유 자성층(13211) 및 고정 자성층(13214)이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 제1 셀(13210); 상기 제1 셀(13210)의 자유 자성층(13211) 및 고정 자성층(13214) 사이에 전압을 인가하는 제1 전압 게이트; 상기 제1 셀을 통과한 전류를 인가받는 제2 전극(13300) 상에 배치되고, 절연층 및 제어층이 접합된 구조를 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 제2 셀(13220); 상기 제2 셀의 자유 자성층(13220) 및 고정 자성층(13220) 사이에 전압을 인가하는 제2 전압 게이트; 상기 제2 셀을 통해 출력되는 출력값을 출력하는 출력터미널; 및 상기 제1 입력터미널로부터 인가된 전류가 제1 전극(13220), 제1 셀 및 제2 전극(13300)을 따라 흐르는 입력 회로; 및 상기 제1 입력터미널로부터 인가된 전류가 제1 전극, 제1 셀 및 제2 셀을 따라 흐르는 출력 회로;를 포함한다.
상기 제1 전극, 절연층, 제어층, 자유 자성층 및 고정 자성층은 앞서 설명한 제1 전극, 절연층, 제어층, 자유 자성층 및 고정 자성층에 관한 내용과 동일할 수 있다.
상기 제1 입력터미널은 제1 위치 및 제2 위치를 포함하는 제1 전극에 전류를 인가할 수 있고, 인가되는 전류의 크기를 제어할 수 있다.
상기 제1 입력터미널에 의해 제1 위치 및 제2 위치를 포함하는 제1 전극에 전류를 인가하더라도, 상기 자유 자성층의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흐르지 않는 때에는, 상기 자유 자성층의 자기적 특성은 변하지 않는다. 상기 입력 회로에 의해 제1 위치 및 제2 위치를 포함하는 제1 전극에 상기 자유 자성층의 자기적 특성을 변화시키는 데 충분한 정도의 전류가 흘러야 상기 자유 자성층의 자기적 특성이 변하게 되며, 이 때의 전류 값을 자유 자성층의 임계전류라고 할 수 있다. 즉, 상기 입력 회로는 제1 위치 및 제2 위치를 포함하는 제1 전극에 임계전류 이상의 전류를 흐름으로써 상기 자유 자성층의 전기적 또는 자기적 특성을 변화시킬 수 있다.
상기 제1 입력터미널에 인가되는 전류를 제어하는 전류제어 스위치를 더 포함할 수 있다. 상기 제1 입력터미널은 제1 전극의 일단에 연결된 전극일 수 있으며, 상기 전류제어 스위치는 반도체에서 일반적으로 전류의 흐름을 제어하기 위해 사용되는 스위치 구성을 포함할 수 있다.
상기 제1 전압 게이트는 상기 제1 셀(13210)의 자유 자성층(13211) 및 고정 자성층(13214) 사이에 전압을 인가할 수 있다.
상기 제2 전압 게이트는 상기 제2 셀(13220)의 자유 자성층(13221) 및 고정 자성층(13214) 사이에 전압을 인가할 수 있다.
상기 출력 터미널은 상기 제2 셀을 통해 출력되는 출력값을 출력할 수 있다.
도 46은 입력회로 및 출력회로를 포함하는 본 발명의 다른 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자를 도시한 것이다.
도 46을 참조하면, 상기 입력 회로는 상기 제1 입력터미널로부터 인가된 전류가 제1 전극, 제1 셀 및 제2 전극을 따라 흐를 수 있고,
상기 입력 회로는 쓰기 블록(Writing Block), 소스 라인(Source-Line), 제1 전극 상에 흐르는 전류를 제어하는 트랜지스터, 제1 셀 및 쓰기 라인(Write-Line)을 거치고, 제2 전극, 제1 셀을 제어하는 트랜지스터의 경로일 수 있다.
도 46을 참조하면, 상기 입력 회로는 상기 제1 입력터미널로부터 인가된 전류가 제1 전극(13100), 제1 셀(13210) 및 제2 전극(13400)을 따라 흐를 수 있고, 상기 입력 회로는 쓰기 블록(Writing Block, 13610), 소스 라인(Source-Line, 5510), 제1 전극(13100) 상에 흐르는 전류를 제어하는 트랜지스터, 제1 셀(13210) 및 쓰기 라인(Write-Line, 13520)을 거치고, 제2 전극(13400), 제1 셀(13210)을 제어하는 트랜지스터의 경로일 수 있다.
도 46을 참조하면, 상기 출력 회로는 상기 제1 입력터미널로부터 인가된 전류가 제1 전극(13100), 제1 셀(13210) 및 제2 셀(13220)을 따라 흐를 수 있고, 상기 출력 회로는 쓰기 블록(Writing Block, 5610), 소스 라인(Source-Line, 5510), 제1 전극(13100), 제1 셀(13210), 제2전극(13400), 제2셀(13220) 및 리드 라인(Read-Line, 13540)을 거쳐서 소스 증폭기(SA, 13630)를 통해 출력되는 경로를 가질 수 있다.
상기 쓰기 블록(13610)은 소스 라인(13510) 및 쓰기 라인(13520)을 제어할 수 있고, 상기 스위치(13620)는 제1 비트 라인(13531), 제2 비트 라인(13532) 및 제3 비트 라인(13533)을 제어할 수 있고, 상기 제1 비트 라인(13531)은 제1 전극 상에 흐르는 전류를 제어하는 트랜지스터를 제어할 수 있고, 상기 제2 비트 라인(13532)은 상기 제1셀에 전압을 제어하는 트랜지스터를 제어할 수 있고, 상기 제3 비트 라인(13533)은 상기 제2셀에 전압을 제어하는 트랜지스터를 제어할 수 있다.
상기 소스 증폭기(13630)는 상기 리드 라인(13540)에서 출력되는 제1셀 및 제2셀의 출력값을 증폭하여 인식할 수 있다.
상기 제1 셀은 상기 제1 전압 게이트에 의해 인가되는 전압에 의해 상기 입력 회로를 따라 상기 제2 전극으로 인가되는 전류의 레벨은 상기 제1 셀의 자화 방향에 따라 달라질 수 있다.
상기 제2 셀의 자유 자성층의 자화방향은 상기 제1 셀의 자유 자성층의 자화방향에 따라 제어된 상기 제2 전극의 면내 전류 및 상기 제2 전압 게이트에 의해 인가되는 전압의 레벨에 의해 제어될 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
본 발명의 실시 예를 따르는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자는 정보의 저장, 인식 및 전달 속도가 빠르고, 전력 소모가 낮고, 고도의 집적화가 가능하여 반도체 소자의 성능 향상 및 제조 비용 감소의 효과가 있다. 또한, 각 셀의 자화 특성을 제조 후 변경함으로써 다양한 분야에 적용 가능하고, AND, OR, NAND, NOR 등의 논리 게이트를 구현할 수 있다.

Claims (24)

  1. 제1 전극; 및
    상기 제1 전극에 연결된 제1 셀 및 제2 셀;을 포함하고,
    상기 제1 셀 및 제2 셀은 각각 상기 제1 전극 상에 배치되고, 절연층을 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하고,
    상기 제1 셀 및 제2 셀은 상기 제1 전극의 면내에 인가된 전류가 각 셀의 임계전류값을 초과하는 경우 각각의 상기 자유 자성층의 자화 방향이 변경되고,
    상기 제1 셀 및 제2 셀의 상기 임계전류값은 서로 다른 것을 특징으로 하는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자.
  2. 제1항에 있어서,
    상기 제1 전극에서 상기 제1 셀 및 제2 셀을 사이에 두고 배치된 제1 위치 및 제2 위치 사이에 전류가 인가되는 입력 회로, 상기 제1 전극의 제1 위치로부터 제1 셀을 거쳐 전류가 흐르는 제1 출력 회로, 및 상기 제1 전극의 제1 위치로부터 제2 셀을 거쳐 전류가 흐르는 제2 출력 회로를 더 포함하고,
    상기 입력 회로를 따라 인가된 전류에 의해 상기 제1 셀 또는 제2 셀에 정보가 저장되고,
    상기 제1 출력 회로 및 제2 출력 회로의 전기적 특성을 측정함으로써 정보를 읽는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의반도체 소자.
  3. 제1항에 있어서,
    상기 제1 전극에 인가되는 전류를 제어하는 전류 제어 스위치;를 포함하는 반도체 소자.
  4. 제1 전극의 제1 위치 및 제2 위치 사이에 전류가 인가되는 입력 회로, 상기 제1 전극 상에 배치되고 절연층을 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 제1 셀 및 제2 셀, 상기 제1 전극의 제1 위치로부터 제1 셀을 거쳐 전류가 흐르는 제1 출력 회로, 및 상기 제1 전극의 제1 위치로부터 제2 셀을 거쳐 전류가 흐르는 제2 출력 회로;를 포함하는 반도체 소자의 제어 방법에 있어서,
    상기 입력 회로를 구동하여, 상기 제1 전극에 전류를 인가하여 상기 제1 셀에 정보를 저장하는 단계 및
    상기 입력 회로를 구동하여, 상기 제1 전극에 전류를 인가하여 상기 제2 셀에 정보를 저장하는 단계;를 포함하는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자의 제어 방법
  5. 제4항에 있어서,
    상기 제1 출력 회로 및 제2 출력 회로 상에 전류를 인가함으로써 상기 제1 셀 및 제2 셀의 정보를 읽는 단계를 더 포함하는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자의 제어 방법.
  6. 제1 전극;
    상기 제1 전극 상에 배치되고 절연층을 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀; 및
    상기 셀과 전기적으로 연결되어 상기 자유 자성층 및 고정 자성층 사이에 전압을 인가하는 전압 회로;를 포함하고,
    상기 전압 회로에 의해 인가되는 전압은 상기 셀의 임계전류값을 제어하는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자.
  7. 제6항에 있어서,
    상기 제1 전극에서 상기 셀을 사이에 두고 배치된 제1 위치 및 제2 위치 사이에 전류가 인가되는 입력 회로를 더 포함하는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자.
  8. 제6항에 있어서,
    상기 셀은 2 이상이고, 상기 셀에 연결된 각각의 셀 제어 전극은 상기 셀의 전기적 또는 자기적 특성을 각각 제어하는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자.
  9. 제6항에 있어서,
    상기 셀은 제1 자성층 및 상기 제1 자성층 상에 배치된 절연층을 포함하고, 상기 셀 제어 전극은 상기 절연층 상에 배치되는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자.
  10. 제6항에 있어서,
    상기 셀은 제1 자성층, 상기 제1 자성층 상에 배치된 절연층 및 상기 절연층을 포상에 배치된 제2 자성층을 포함하고, 상기 셀 제어 전극은 상기 제2 자성층 상에 배치되는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자.
  11. 제1 위치 및 제2 위치를 포함하는 제1 전극에 전류가 인가되는 입력 회로, 상기 제1 위치 및 제2 위치 사이에 배치되고 상기 기록 전류 회로가 인가한 기록 전류에 의해 자유 자성층의 자화방향이 변경되는 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀, 및 상기 자유 자성층과 사이에 절연층을 두고 배치된 고정 자성층과 상기 자유 자성층 사이에 전압을 인가하는 기록 전압 회로를 포함하는 반도체 소자의 제어방법에 있어서,
    상기 기록 전압 회로를 구동하여, 상기 고정 자성층 및 자유 자성층 사이에 전압을 인가하고 상기 셀의 임계전류값을 변경하는 단계; 및
    상기 기록 전류 회로를 구동하여, 상기 제1 전극에 전류를 인가하고, 상기 자유 자성층의 자화방향을 변경함으로써 상기 셀에 정보를 저장하는 단계;를 포함하는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자의 제어 방법.
  12. 제1 전극;
    상기 제1 전극 상에 배치되고, 절연층 및 제어층이 접합된 구조를 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀; 및
    상기 자유 자성층 및 고정 자성층 사이에 전압을 인가하는 제어 전압 게이트;를 포함하고,
    상기 제어층은 상기 제어 전압 게이트에 인가되는 전압에 의해 상기 자유 자성층 및 절연층 계면의 전기 레벨을 제어하고, 상기 제어층이 상기 전기 레벨을 제어함에 따라 상기 셀의 임계전류값이 제어되는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자.
  13. 제1 위치 및 제2 위치를 포함하는 제1 전극에 전류를 인가하는 제1 입력터미널 ;
    상기 제1 전극의 제1 위치 및 제2 위치 사이에 배치되고, 절연층 및 제어층이 접합된 구조를 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 제1 셀 및 제2 셀;
    상기 제1 입력터미널 및 제1 셀을 통과한 전류에 의해 생성된 값, 및 상기 제1 입력터미널 및 제2 셀을 통과한 전류에 의해 생성된 값을 합산한 출력값이 출력되는 출력터미널; 및
    상기 제1 셀 및 제2 셀의 상기 자유 자성층 및 고정 자성층 사이에 전압을 인가하는 제2 입력터미널;을 포함하고,
    상기 제1 입력터미널 및 제2 입력터미널에 입력되는 입력값의 레벨에 따라 상기 출력터미널에서 출력되는 출력값이 디지털 O 또는 디지털 1로 구분되는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 로직 반도체 소자.
  14. 제13항에 있어서,
    상기 제2 입력터미널에 인가되는 전압에 의해 제1 셀의 제어층이 제어하는 상기 자유 자성층 및 절연층 계면의 전기 레벨 및 상기 제2 셀의 제어층이 제어하는 상기 자유 자성층 및 절연층 계면의 전기 레벨이 상이하고, 상기 각각의 제어층에 의해 상이하게 제어된 전기 레벨에 의해 상기 제1 셀 및 제2 셀의 임계전류값이 상이하게 제어되고,
    상기 제1 셀 및 제2 셀의 각각의 자유 자성층의 자화방향에 따라 상기 출력터미널에서 출력되는 출력값 레벨이 제어되는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 로직 반도체 소자.
  15. 제13항에 있어서,
    상기 제1 입력터미널에 전류가 인가되고 상기 제2 입력터미널에 전압이 인가됨에 따라 상기 출력터미널에 아래의 출력값 레벨이 출력되는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 로직 반도체 소자:
    (a) 제1 셀 및 제2 셀의 자유 자성층의 자화방향이 제1 방향인 경우 제1 레벨을 출력,
    (b) 제1 셀의 자유 자성층의 자화방향이 제1 방향이고, 제2 셀의 자유 자성층의 자화방향이 제2 방향인 경우 제2 레벨을 출력,
    (c) 제1 셀의 자유 자성층의 자화방향이 제2 방향이고, 제2 셀의 자유 자성층의 자화방향이 제1 방향인 경우 제2 레벨을 출력, 및
    (d) 제1 셀 및 제2 셀의 자유 자성층의 자화방향이 제2 방향인 경우 제3 레벨을 출력.
  16. 제1 위치 및 제2 위치를 포함하는 제1 전극에 전류를 인가하는 입력 회로;
    상기 제1 전극의 제1 위치 및 제2 위치 사이에 배치되고, 절연층 및 제어층이 접합된 구조를 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 제1 셀 및 제2 셀; 및
    상기 제1 셀의 자유 자성층 및 고정 자성층 사이에 전압을 인가하는 제1 입력터미널;
    상기 제2 셀의 자유 자성층 및 고정 자성층 사이에 전압을 인가하는 제2 입력터미널; 및
    상기 제1 전극 및 제1 셀을 통과한 전류에 의해 생성된 값, 및 상기 제1 전극 및 제2 셀을 통과한 전류에 의해 생성된 값을 합산한 출력값이 출력되는 출력터미널;을 포함하고,
    상기 입력 회로가 상기 제1 전극에 전류를 인가하는 경우, 상기 제1 입력터미널 및 제2 입력터미널에 입력되는 입력값의 레벨에 따라 상기 출력터미널에서 출력되는 출력값이 디지털 O 또는 디지털 1로 구분되는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 로직 반도체 소자.
  17. 제16항에 있어서,
    상기 제1 입력터미널 및 제2 입력터미널에 인가되는 전압에 의해 상기 제1 셀 및 제2 셀의 제어층이 제어하는 상기 자유 자성층 및 절연층 계면의 전기 레벨이 제어되고, 상기 제어층에 의해 제어된 전기 레벨에 의해 상기 제1 셀 및 제2 셀의 임계전류값이 제어되는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 로직 반도체 소자.
  18. 제16항에 있어서,
    상기 제1 셀 및 제2 셀의 자유 자성층의 자화방향이 제1 방향이고, 상기 입력 회로가 전류를 인가하고 상기 제1 입력터미널 및 제2 입력터미널에 전압이 인가됨에 따라 상기 출력터미널에 아래의 출력값 레벨이 출력함으로써 AND 또는 OR 게이트로 작동하는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 로직 반도체 소자:
    (a) 상기 제1 입력터미널 및 제2 입력터미널에 인가되는 전압이 제1 레벨인 경우 상기 제1 셀 및 제2 셀의 자유 자성층의 자화방향이 제1 방향으로 유지되고, 상기 출력단에 제1 레벨의 출력값을 출력,
    (b) 상기 제1 입력터미널에 인가되는 전압이 제1 레벨이고 제2 입력터미널에 인가되는 전압이 제2 레벨인 경우, 상기 제1 셀의 자유 자성층의 자화방향이 제1 방향으로 유지되고 상기 제2 셀의 자유 자성층의 자화방향이 제2 방향으로 변경되고, 상기 출력단에 제2 레벨의 출력값을 출력,
    (c) 상기 제1 입력터미널에 인가되는 전압이 제2 레벨이고 제2 입력터미널에 인가되는 전압이 제1 레벨인 경우, 상기 제1 셀의 자유 자성층의 자화방향이 제2 방향으로 변경되고 상기 제2 셀의 자유 자성층의 자화방향이 제1 방향으로 유지되고, 상기 출력단에 제2 레벨의 출력값을 출력, 및
    (d) 상기 제1 입력터미널 및 제2 입력터미널에 인가되는 전압이 제2 레벨인 경우 상기 제1 셀 및 제2 셀의 자유 자성층의 자화방향이 제2 방향으로 변경되고, 상기 출력단에 제3 레벨의 출력값을 출력.
  19. 제16항에 있어서,
    상기 제1 셀 및 제2 셀의 자유 자성층의 자화방향이 제2 방향이고, 상기 입력 회로가 전류를 인가하고 상기 제1 입력터미널 및 제2 입력터미널에 전압이 인가됨에 따라 상기 출력터미널에 아래의 출력값 레벨이 출력되는 NAND 또는 NOR 게이트로 작동하는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 로직 반도체 소자:
    (a) 상기 제1 입력터미널 및 제2 입력터미널에 인가되는 전압이 제1 레벨인 경우 상기 제1 셀 및 제2 셀의 자유 자성층의 자화방향이 제1 방향으로 변경되고, 상기 출력단에 제1 레벨의 출력값을 출력,
    (b) 상기 제1 입력터미널에 인가되는 전압이 제1 레벨이고 제2 입력터미널에 인가되는 전압이 제2 레벨인 경우, 상기 제1 셀의 자유 자성층의 자화방향이 제1 방향으로 변경되고 상기 제2 셀의 자유 자성층의 자화방향이 제2 방향으로 유지되고, 상기 출력단에 제2 레벨의 출력값을 출력,
    (c) 상기 제1 입력터미널에 인가되는 전압이 제2 레벨이고 제2 입력터미널에 인가되는 전압이 제1 레벨인 경우, 상기 제1 셀의 자유 자성층의 자화방향이 제2 방향으로 유지되고 상기 제2 셀의 자유 자성층의 자화방향이 제1 방향으로 변경되고, 상기 출력단에 제2 레벨의 출력값을 출력, 및
    (d) 상기 제1 입력터미널 및 제2 입력터미널에 인가되는 전압이 제2 레벨인 경우 상기 제1 셀 및 제2 셀의 자유 자성층의 자화방향이 제2 방향으로 유지되고, 상기 출력단에 제3 레벨의 출력값을 출력.
  20. 제1 위치 및 제2 위치를 포함하는 제1 전극에 전류를 인가하는 제1 입력터미널;
    상기 제1 전극의 제1 위치 및 제2 위치 사이에 배치되고, 상기 제1 전극 상에 배치된 자유 자성층, 상기 자유 자성층 상에 배치된 절연층, 상기 절연층 상에 배치된 제어층, 및 상기 제어층 상에 배치된 고정 자성층을 포함하는 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 셀;
    상기 셀의 자유 자성층 및 고정 자성층 사이에 전압을 인가하는 제2 입력터미널; 및
    상기 제1 전극 및 셀을 통과한 전류에 의해 생성된 값이 출력되는 출력터미널;을 포함하고,
    제1 입력터미널 및 제2 입력터미널에 입력되는 입력값의 레벨에 따라 상기 출력터미널에서 출력되는 출력값이 디지털 O 또는 디지털 1로 구분되는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 로직 반도체 소자.
  21. 제20항에 있어서,
    상기 제1 입력터미널 및 제2 입력터미널에 인가되는 입력에 따라 상기 출력터미널에 아래의 출력값 레벨이 출력됨에 따라 OR 게이트로 작동하는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 로직 반도체 소자:
    (a) 상기 제1 입력터미널에 제1 레벨의 전류가 인가되고 상기 제2 입력터미널에 제1 레벨의 전압이 인가됨에 따라 상기 셀의 자유 자성층의 자화방향이 제1 방향으로 유지 또는 변경되고, 상기 출력단에 제1 레벨의 출력값을 출력,
    (b) 상기 제1 입력터미널에 제1 레벨의 전류가 인가되고 상기 제2 입력터미널에 제2 레벨의 전압이 인가됨에 따라 상기 셀의 자유 자성층의 자화방향이 제1 방향으로 유지 또는 변경되고, 상기 출력단에 제1 레벨의 출력값을 출력,
    (c) 상기 제1 입력터미널에 제2 레벨의 전류가 인가되고 상기 제2 입력터미널에 제1 레벨의 전압이 인가됨에 따라 상기 셀의 자유 자성층의 자화방향이 제1 방향으로 유지 또는 변경되고, 상기 출력단에 제1 레벨의 출력값을 출력, 및
    (a) 상기 제1 입력터미널에 제2 레벨의 전류가 인가되고 상기 제2 입력터미널에 제2 레벨의 전압이 인가됨에 따라 상기 셀의 자유 자성층의 자화방향이 제2 방향으로 유지 또는 변경되고, 상기 출력단에 제2 레벨의 출력값을 출력.
  22. 제1 전극에 전류를 인가하는 제1 입력터미널;
    상기 제1 전극 상에 배치되고, 절연층 및 제어층이 접합된 구조를 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 제1 셀;
    상기 제1 셀의 자유 자성층 및 고정 자성층 사이에 전압을 인가하는 제1 전압 게이트;
    상기 제1 셀을 통과한 전류를 인가받는 제2 전극 상에 배치되고, 절연층 및 제어층이 접합된 구조를 사이에 두고 자유 자성층 및 고정 자성층이 배치된 자기터널접합(MTJ: magnetic Tunnel Junction)을 포함하는 제2 셀;
    상기 제2 셀의 자유 자성층 및 고정 자성층 사이에 전압을 인가하는 제2 전압 게이트;
    상기 제2 셀을 통해 출력되는 출력값을 출력하는 출력터미널; 및
    상기 제1 입력터미널로부터 인가된 전류가 제1 전극, 제1 셀 및 제2 전극을 따라 흐르는 입력 회로; 및
    상기 제1 입력터미널로부터 인가된 전류가 제1 전극, 제1 셀 및 제2 셀을 따라 흐르는 출력 회로;를 포함하는 스핀 오핏 토크(SOT: Spin Orbit Torque) 효과 기반의 반도체 소자.
  23. 제22항에 있어서,
    상기 제1 셀은 상기 제1 전압 게이트에 의해 인가되는 전압에 의해 상기 입력 회로를 따라 상기 제2 전극으로 인가되는 전류의 레벨을 제어하는 반도체 소자.
  24. 제22항에 있어서,
    상기 제2 셀의 자유 자성층의 자화방향은 상기 제1 셀의 자유 자성층의 자화방향에 따라 제어된 상기 제2 전극의 면내 전류 및 상기 제2 전압 게이트에 의해 인가되는 전압의 레벨에 의해 제어되는 반도체 소자.
PCT/KR2017/009212 2016-10-21 2017-08-23 반도체 소자 및 반도체 로직 소자 WO2018074724A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201780065165.9A CN109891613B (zh) 2016-10-21 2017-08-23 半导体器件和半导体逻辑器件

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2016-0137412 2016-10-21
KR1020160137412A KR101998268B1 (ko) 2016-10-21 2016-10-21 반도체 소자
KR1020170101259A KR102458889B1 (ko) 2017-08-09 2017-08-09 반도체 소자 및 반도체 로직 소자
KR10-2017-0101259 2017-08-09

Publications (1)

Publication Number Publication Date
WO2018074724A1 true WO2018074724A1 (ko) 2018-04-26

Family

ID=62018760

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2017/009212 WO2018074724A1 (ko) 2016-10-21 2017-08-23 반도체 소자 및 반도체 로직 소자

Country Status (2)

Country Link
CN (1) CN109891613B (ko)
WO (1) WO2018074724A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110851882B (zh) * 2019-10-21 2022-04-22 华中科技大学 基于sot效应的物理不可克隆函数生成方法及系统
CN112863565B (zh) * 2019-11-27 2022-08-23 浙江驰拓科技有限公司 基于自旋轨道矩的差分存储单元及其制备方法
CN111477688B (zh) * 2020-05-07 2025-06-17 浙江大学 一种基于局部磁场调控压磁-压电半导体器件
CN111864060B (zh) * 2020-07-30 2023-02-28 浙江驰拓科技有限公司 基于自旋轨道矩的存储单元
CN120090622A (zh) * 2025-04-30 2025-06-03 中国科学技术大学先进技术研究院 一种可重构逻辑门电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120025489A (ko) * 2009-04-28 2012-03-15 시게이트 테크놀로지 엘엘씨 스핀 토크 스위칭을 보조하는 층을 갖는 스핀 토크 스위칭을 이용하는 자기 스택
KR101266791B1 (ko) * 2012-09-21 2013-05-27 고려대학교 산학협력단 면내 전류와 전기장을 이용한 자기메모리 소자
KR20150040238A (ko) * 2013-10-04 2015-04-14 삼성전자주식회사 양자 컴퓨팅 장치 스핀 전달 토크 자기 메모리
KR20150054804A (ko) * 2012-08-06 2015-05-20 코넬 유니버시티 자기 나노구조체들의 스핀 홀 토크 효과들에 기초한 전기적 게이트 3-단자 회로들 및 디바이스들
US20160267961A1 (en) * 2015-02-09 2016-09-15 Qualcomm Incorporated Spin-orbit-torque magnetoresistive random access memory with voltage-controlled anisotropy

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546177B1 (ko) * 2003-06-25 2006-01-24 주식회사 하이닉스반도체 자기저항 램
US8270208B2 (en) * 2010-02-08 2012-09-18 International Business Machines Corporation Spin-torque based memory device with read and write current paths modulated with a non-linear shunt resistor
US9076537B2 (en) * 2012-08-26 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing a magnetic tunneling junction using spin-orbit interaction based switching and memories utilizing the magnetic tunneling junction
US9076954B2 (en) * 2013-08-08 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing magnetic memories switchable using spin accumulation and selectable using magnetoelectric devices
CN105633111B (zh) * 2016-03-08 2018-09-21 华中科技大学 一种电场辅助写入型磁隧道结单元及其写入方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120025489A (ko) * 2009-04-28 2012-03-15 시게이트 테크놀로지 엘엘씨 스핀 토크 스위칭을 보조하는 층을 갖는 스핀 토크 스위칭을 이용하는 자기 스택
KR20150054804A (ko) * 2012-08-06 2015-05-20 코넬 유니버시티 자기 나노구조체들의 스핀 홀 토크 효과들에 기초한 전기적 게이트 3-단자 회로들 및 디바이스들
KR101266791B1 (ko) * 2012-09-21 2013-05-27 고려대학교 산학협력단 면내 전류와 전기장을 이용한 자기메모리 소자
KR20150040238A (ko) * 2013-10-04 2015-04-14 삼성전자주식회사 양자 컴퓨팅 장치 스핀 전달 토크 자기 메모리
US20160267961A1 (en) * 2015-02-09 2016-09-15 Qualcomm Incorporated Spin-orbit-torque magnetoresistive random access memory with voltage-controlled anisotropy

Also Published As

Publication number Publication date
CN109891613B (zh) 2023-09-19
CN109891613A (zh) 2019-06-14

Similar Documents

Publication Publication Date Title
WO2018074724A1 (ko) 반도체 소자 및 반도체 로직 소자
WO2012039548A1 (ko) 영구자석과 전자석을 결합한 자성체 홀딩장치
WO2017074103A1 (en) Electro-luminescence display apparatus
WO2015199272A1 (ko) 정전용량식 터치감지패널 및 이를 갖는 정전용량식 터치감지장치
WO2017142231A1 (ko) 금속판, 증착용마스크 및 이의 제조방법
WO2019066400A1 (ko) 렌즈 구동 장치 및 이를 포함하는 카메라 모듈 및 광학 기기
WO2020256263A1 (ko) 직류 릴레이
WO2017122918A1 (ko) 박막 트랜지스터 기판, 이를 포함하는 표시패널 및 표시장치
WO2019226011A1 (ko) 정보 출력 장치
WO2018124459A1 (ko) 페로브스카이트 화합물 및 그 제조방법, 페로브스카이트 화합물을 포함하는 태양전지 및 그 제조방법
WO2019083338A1 (ko) 산화물 반도체 박막 트랜지스터 및 그 제조방법
WO2021096004A1 (ko) 트립 장치
WO2022173147A1 (ko) 정전용량 저감 및 용량별 이종 전압 인가법
WO2020050549A1 (ko) 전기장을 이용한 전류 경로 범위 제어 방법 및 전자 회로
WO2020185020A1 (ko) 유리를 포함하는 기판의 적재 카세트 및 이를 적용한 기판의 적재방법
WO2020046008A1 (ko) 렌즈 구동 장치, 및 이를 포함하는 카메라 모듈 및 광학 기기
WO2022173152A2 (ko) 복제시스템 구축 및 복제값 추출방법
WO2022173154A1 (ko) 빈공간의 구성 및 활용방법
WO2023191288A1 (ko) 몰드 변압기용 금형 및 이를 이용한 몰드 변압기의 제조 방법
WO2017111275A1 (ko) 박막 트랜지스터 기판, 이를 포함하는 표시패널 및 표시장치
WO2021215854A1 (ko) 전자 소자 및 전자 소자 제어 방법
WO2022098217A1 (ko) 단락 조정 장치 및 이를 포함하는 모듈형 멀티 레벨 컨버터
WO2021153853A1 (ko) 자구벽 논리소자 및 이의 제조방법
WO2019031836A1 (ko) 정보 출력 장치
WO2021100984A1 (ko) 크로스바 조립체 및 이를 포함하는 트립 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17861611

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17861611

Country of ref document: EP

Kind code of ref document: A1