[go: up one dir, main page]

WO2015074346A1 - 显示面板及其中像素结构以及驱动方法 - Google Patents

显示面板及其中像素结构以及驱动方法 Download PDF

Info

Publication number
WO2015074346A1
WO2015074346A1 PCT/CN2014/071706 CN2014071706W WO2015074346A1 WO 2015074346 A1 WO2015074346 A1 WO 2015074346A1 CN 2014071706 W CN2014071706 W CN 2014071706W WO 2015074346 A1 WO2015074346 A1 WO 2015074346A1
Authority
WO
WIPO (PCT)
Prior art keywords
display area
potential
sub
data
display
Prior art date
Application number
PCT/CN2014/071706
Other languages
English (en)
French (fr)
Inventor
姚晓慧
许哲豪
薛景峰
Original Assignee
深圳市华星光电技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深圳市华星光电技术有限公司 filed Critical 深圳市华星光电技术有限公司
Priority to US14/342,299 priority Critical patent/US20150138170A1/en
Publication of WO2015074346A1 publication Critical patent/WO2015074346A1/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/302—Image reproducers for viewing without the aid of special glasses, i.e. using autostereoscopic displays
    • H04N13/31—Image reproducers for viewing without the aid of special glasses, i.e. using autostereoscopic displays using parallax barriers
    • H04N13/315—Image reproducers for viewing without the aid of special glasses, i.e. using autostereoscopic displays using parallax barriers the parallax barriers being time-variant

Definitions

  • the present invention relates to a liquid crystal display, and more particularly to a display panel and a pixel structure therefor and a driving method therefor. Background technique
  • LCDs liquid crystal displays
  • VA-LCD Vertical Alignment Liquid Crystal Display
  • 16.7M color and large viewing angle are its most obvious technical features.
  • a sub-pixel is generally used in liquid crystal pixel design. Divided into a two-part eight-dom structure as shown in FIG. One part is the main area and the other part is the sub area. Then, by controlling the voltage of the two areas to improve the large viewing angle distortion, this method is called the Low Color Shift (LCS) design.
  • LCDS Low Color Shift
  • 3D LCD is a new type of display trend.
  • Film Pattern Retarder (FPR) is one of the mainstream technologies for 3D display. This technology realizes 3D effects by seeing different lines of images through the left and right eyes.
  • FPR Film Pattern Retarder
  • the traditional 3D FPR pixel (p« e l) design needs to design the shading distance between the upper T rows of pixels to be appropriately larger, but this will affect the wearing under 2D conditions. Transmittance.
  • the conventional LCS design divides the pixel into two sub-partitions, the Main area and the Sub area, which also makes it impossible to implement the LCS effect in 3D mode. Therefore, how to solve the above problems to improve the compatibility of 2D and 3D of liquid crystal displays and low color shift display effect is one of the topics of the industry.
  • One of the technical problems to be solved by the present invention is to provide a pixel structure of a display panel, which can effectively enhance the 2D and 3D compatibility of the liquid crystal display, and improve the low color display of the 2D display and the 3D display. Show the effect.
  • a display panel including the pixel structure and a driving method of the display panel are also provided.
  • the present invention provides a pixel structure, including: a plurality of sub-pixels, each sub-pixel includes: a first display area configured to receive a scan signal of a first scan line, and further receive a first data line
  • the upper data signal has a first potential: a second display area configured to receive the scan signal of the first scan line, and further receive a data signal of the second data line adjacent to the first data line to have a a second potential different from the first potential; a third display area configured to receive a scan signal of a second scan line adjacent to the first scan line, and receive a second from the second display area
  • the potential has a potential.
  • each display area includes a switching element, and the switching element includes a gate, a first source/drain, and a second source/drain.
  • the gates of the first display area and the second display area are electrically connected to the first scan line, and the first source/drain of the first display area and the second display area are electrically connected to the first display area respectively.
  • the first sub-pixel electrode and the second sub-pixel electrode of the second display area, the second source/drain of the first display area and the second display area are electrically connected to the first data line and the second data line, respectively; a third: the cabinet of the display area is electrically connected to the second scan line adjacent to the first scan line, the third: the first source/drain of the display area is electrically connected to the third: the third of the display area: three The sub-pixel electrode, the second source/drain of the third display area is electrically connected to the second sub-pixel electrode of the second display area.
  • a display panel including: a plurality of data lines; a plurality of scan lines interleaved with the data lines to form a plurality of sub-pixel regions; a plurality of sub-pixels, configured In the sub-pixel region, each sub-pixel includes: a first display region configured to receive a scan signal of the first scan line, and receive a data signal on the first data line to have a first potential; Configuring to receive the scan signal of the first scan line, and further receive the data signal of the second data line adjacent to the first data line to have a second potential different from the first potential; a display area configured to receive a trace of a second trace adjacent to the first trace, and further receive a second potential from the second display region to have a third potential.
  • each display area includes a switching element, the switching element includes a gate, a first source/drain, and a second source/drain.
  • the poles of the first display area and the second display area are electrically connected to the first scan line, and the first display area And electrically connecting, by the first source/drain of the second display area, the first sub-pixel electrode of the first display area and the second sub-pixel electrode of the second display area, the second display area and the second display area
  • the source Z drain is electrically connected to the first data line and the second data line respectively - the third pole of the third display area is electrically connected to the second scan line adjacent to the first scan line, and the third display area is A source/drain is electrically connected to the third sub-pixel electrode of the third display area, and the second source/drain of the first display area is electrically connected to the second sub-pixel electrode of the second display area.
  • a driving method of a display panel includes a plurality of data lines, a plurality of scan lines, and a plurality of sub-pixels, the data lines being interleaved with the scan lines To form a plurality of sub-pixel regions, the sub-pixel configuration and the sub-pixel region, each sub-pixel includes a first display region, a second display region, and a third display region, the method comprising: positive in a two-dimensional display phase During the half cycle, the first data signal is transmitted to the first display area through the first data line in the data line to have a first potential, and the second data adjacent to the first data line The line transmits the second data signal to the second display area to have a second potential, the first potential and the second potential have a set potential difference; and in the next moment, the third display area electrically connected to the second display area The second potential is pulled down such that the potential of the second potential and the third display region forms a voltage difference from the first potential.
  • a driving method of a display panel includes a plurality of data lines, a plurality of scan lines, and a plurality of sub-pixels, and the data lines are alternately arranged with the scan lines
  • the method includes: in a three-dimensional display stage, the first The three display areas form a black area, and the potential of the third display area is cut off; during the positive half cycle and the negative half cycle, the first data signal is transmitted to the first display area through the first data line in the data line at the same time.
  • the third display area is formed into a black area by means of black insertion.
  • one or more embodiments of the present invention may have the following advantages - the present invention adopts a 1G2D structure (including one scan line and two data lines) and 3 areas (Mam area, Sub area and Share).
  • the pixel structure of the 12-domain enables low-color shifting/3 ⁇ 4 by lowering the potential of the Sub area by using the Share area in the 2D display.
  • the Share area is formed into a black area by using black insertion, and then the scanning signal of the area is turned off to keep the dark state, thereby forming a wider spacing required for 3D FPR display, in utilizing the Main area and
  • the data signal of the Sub area is used to achieve a low color shift effect of 3D.
  • 2D and 3D compatible display are realized under the condition of ensuring the 2D display penetration rate, and both 2D and 3D have low color shifting effect, and the display effect is improved.
  • FIG. 1 is a schematic diagram of a hook of a sub-pixel in the prior art
  • FIG. 2 is a schematic structural view of a display panel according to an embodiment of the invention.
  • FIG. 3 is a schematic structural diagram of a sub-pixel according to an embodiment of the invention
  • FIG. 4 is a schematic diagram of an equivalent circuit of the sub-pixel shown in FIG. 3:
  • FIG. 5( a) and (b ) are diagrams showing changes in the potential of the sub-pixel electrode in the 2D display and the 3D display according to the equivalent circuit of the sub-pixel shown in FIG. 4 -
  • FIG. 6 is a sub- A schematic diagram of pixel display when a pixel is displayed in 3D.
  • FIG. 2 is a schematic structural diagram of a display panel according to an embodiment of the invention.
  • the display panel includes an image display area 100, a source driver 200, and a gate driver 300.
  • the image display area 100 includes a plurality of data lines (also referred to as data lines, as shown in the figure N data lines DL DLN) and a plurality of scan lines (also referred to as ill pole lines, as shown in the figure M
  • the strip scan lines GL1 to GLM) are alternately arranged in an array and a plurality of pixel structures 110.
  • the source driver 200 transmits the supplied data signal to the image display area 100 through a plurality of data lines that are connected thereto.
  • the gate driver 300 transmits the supplied trace signal to the image display area 100 through a plurality of trace lines coupled thereto.
  • the "pixel structure" referred to herein includes a plurality of sub-pixels, and each of the sub-pixels is respectively disposed in a plurality of sub-pixel regions interleaved by a plurality of data lines and a plurality of scanning lines.
  • the "sub-pixel” may be a sub-pixel of a different color such as a red (R) sub-pixel, a green (G) sub-pixel, or a blue (B) sub-pixel.
  • FIG. 3 is a schematic structural diagram of a sub-pixel according to an embodiment of the invention. This sub-pixel is applied to the display panel shown in Fig. 2. As shown in FIG. 3, the sub-pixel includes a first display area (also referred to as a main area), a second display area (also referred to as a Sub area), and a third display area (also referred to as a Share area).
  • a first display area also referred to as a main area
  • a second display area also referred to as a Sub area
  • a third display area also referred to as a Share area
  • the Mam region is configured to receive a scan signal of the first scan line, and further receive the data signal on the first data line to have a first potential;
  • the Sub region is configured to receive the scan signal of the first scan line, and further receive the first data line a data signal of the adjacent second data line has a second potential different from the first potential;
  • the share area is configured to receive a scan signal of the second scan line adjacent to the first scan line, and further receive the second from the Sub area
  • the potential has the third potential.
  • Each zone contains multiple domains (domam). As shown, each zone is divided into four domains, where Data n is used to send signals to the Main zone to control the Main zone, and Data irH is used to the Sub zone. Send a signal to control the Sub area, Gate n controls the Main area and the Sub area, and Gate n+l controls the Share area [: Please refer to FIG. 3 and FIG. 4 simultaneously to explain the entire structural composition of the sub-pixel.
  • 4 is a schematic diagram of an equivalent circuit of the sub-pixel shown in FIG.
  • Sub-pixels include switching elements (TFT__A, TFT-B, and TFT_C), storage capacitors (C S T...Main, C ST réelle.Sub and C ST .__ Share), and liquid crystal capacitors (C L ... Main) , C L c.
  • the switching elements TFT—A, TFT—B, and TFT—C are preferably fabricated using thin film transistors.
  • CF-Com shown in Fig. 4 refers to the upper plate reference potential of the liquid crystal display
  • A__com refers to the reference potential of the lower plate having a capacitance.
  • the two potentials are identical and may be collectively referred to as a common electrode VCOM.
  • the switching element TFT A is electrically connected between the data line Data ⁇ and a sub-pixel electrode V-A, and its control terminal (pole) is electrically connected to the scan line Gate ji
  • the storage capacitor C ST — Main is electrically connected between the sub-pixel electrode V-A and a common electrode A-com
  • the liquid crystal capacitor CLC Mam is electrically connected between the sub-pixel electrode V-A and a common electrode CF_.com.
  • the switching element TFT-B is electrically connected between the data line Data_n+1 and a sub-pixel electrode V-B, and the control terminal is also electrically connected to the scan line Gateji, and the storage capacitor C ST "sub is electrically connected between the V-B sub-pixel electrode and a common electrode A__ com, a liquid crystal capacitor Q. c - sub electrically connected to the V-B sub-pixel electrode and a common electrode CF" between the com.
  • the switching element TFT-C is electrically connected between the sub-pixel electrode V-B and the sub-pixel electrode V-C, and the control end is electrically connected to the trace line Gate-1, and is stored.
  • the capacitor C ST Caribbean is electrically connected between the sub-pixel electrode V—C and a common electrode A—com, and the liquid crystal capacitor CLC is electrically connected between the sub-pixel electrode V personallyC and a common electrode CF___.com.
  • the potential of the sub-pixel electrode VB is transferred from the switching element TFT_C to the storage capacitor C ST ._Share, the storage capacitor C ST _ cooperateShare stores the corresponding potential, and the sub-pixel electrode V-C also has Corresponding potential, the Share area displays image data accordingly. That is, the potential of the sub-pixel electrode V-C can pull down the potential of the sub-pixel electrode V-B, or the potential of the sub-pixel electrode V-C can pull up the sub-pixel The potential of the pixel electrode V-B.
  • the switching elements TFT_A and TFTB are turned on according to the scan signal, so that the data signals on the data lines Datan and Data_jr1 pass through the switching elements TFT-A and TFT, respectively.
  • the Sub area and the Mam area have a certain voltage difference ⁇ at this time.
  • the voltage difference ⁇ can be adjusted by using the data lines Dataji and Data_n+ of the data line Mam area and Sub area.
  • the scan line Gatej H transmits the scan signal (output high level) between times t1 and t2
  • the switching element TFT_C is turned on according to the scan signal, so that the sub-pixel electrode V warrantB is transmitted through the ffl switching element TFT-C
  • the storage capacitor C ST — Share the storage capacitor C STlinger Share is charged to store the corresponding potential, so that the sub-pixel electrode V—C has a corresponding potential accordingly.
  • the voltages of the Share area and the Sub area are the same, and both form the same voltage difference ⁇ with the Main area.
  • the Sub area and the Main area have certain Voltage difference ⁇ .
  • the Share area is formed into a black area by inserting black, and then the scanning signal (Gate signal) of the area is turned off to keep it in a dark state, thus forming a 3D FPR display station.
  • the scanning signal (Gate signal) of the area is turned off to keep it in a dark state, thus forming a 3D FPR display station.
  • the wider spacing required is achieved by using the data signals transmitted by the two data lines (Data_n and Data_n+1) in the Main and Sub areas.
  • the data signal potential is greater than the potential of the common electrode VCOM:
  • the scan line Gate-n is in The scan signal is transmitted between t0 and t1.
  • the switching elements TFT_A and TFT-B are turned on according to the scan signal, so that the data signals on the data lines Data__n and Data_n+1 are respectively transferred to the storage capacitor C via the switching elements TFT_A and TFT-B.
  • the storage capacitors Csi_Mam and C ST __Siib store the respective potentials according to the charging of the data signals, so that the sub-pixel electrodes V-A and V-B have corresponding potentials accordingly. It should be noted that at this time, the Sub area and the Main area have a certain voltage difference ⁇ .
  • the low color shift effect is achieved by lowering the potential of the Sub zone by using the Share zone during 2D display.
  • the Share area is formed into a black area by inserting the black, and then the scanning signal of the area is turned off to keep the dark state, thereby forming a wider spacing required for the 3D FPR display.
  • the data signals of the zone and the Sub zone are used to achieve a low color shift effect of 3D.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种显示面板及其中像素结构以及驱动方法。像素结构包括多个子像素，每个子像素包括：第一显示区，配置以接收第一扫描线的扫描信号，进而接收第一数据线上的数据信号而具有第一电位；第二显示区，配置以接收第一扫描线的扫描信号，进而接收与第一数据线相邻的第二数据线的数据信号而具有与第一电位不同的第二电位；第三显示区，配置以接收与第一扫描线相邻的第二扫描线的扫描信号，进而接收来自第二显示区的第二电位而具有第三电位。在保证2D显示穿透率的条件下，实现了2D和3D兼容显示，且使得2D和3D都具有低色偏效果，提高了显示效果。

Description

显示面板及其中像素结构以及驱动方法
技术领域
本发明是有关于一种液晶显示器，且特别是有关于一种显示面板及其中像素结构以及 驱动方法。 背景技术
近年来， 随着薄型化的显示趋势， 液晶显示器 （Liquid Crystal Dispiay, 简称 LCD) 已广泛使用在各种电子产品的应用中， 例如手机、 笔记本计算机以及彩色电视机等。
垂直配向型液晶显示器 (Vertical Alignment Liquid Crystal Display, 简称 VA-LCD) 在目前的显示器产品中应用较为广泛， 16.7M 色彩和大可视角度是它最为明显的技术特 点。然而， 由于在不同视角下所观察到的液晶指向不同， 这样会导致在大视角下观察到的 颜色失真， 因此， 为了改善大视角颜色失真的情况， 在液晶像素设计时， 一般将一个子像 素分成如图 1所示的两部分 8畴 （domam) 的结构。 其中一部分为主 （Main) 区， 另一 部分为分 （Sub) 区， 然后， 通过控制两区电压来改善大视角失真， 这种方式被称为低色 偏 (Low Color Shift, 简称 LCS) 设计。
3D LCD是一种新型的显示潮流， 薄膜交错相位差带式 （Film Pattern Retarder, 简称 FPR) 为 3D显示的主流技术之一， 该技术是通过左右眼看到不同行的画面来实现 3D效 果。 为了避免 3D的串扰（Cross- talk)现象， 传统的 3D FPR像素 （p«el)设计需要将上 T行像素间的遮光距离设计得要适当大一些， 但这会影响 2D条件下的穿透率。 而常规的 LCS设计将像素分为两个子分区，即 Main区和 Sub区，也使得无法在 3D模式下实现 LCS 效果。 因此， 如何解决上述问题， 以增进液晶显示器的 2D与 3D的兼容性和低色偏显示 效果， 乃业界所致力的课题之一。
发明内容
本发明所要解决的技术问题之一是需要提供一种显示面板的像素结构，该像素结构能 够有效地增迸液晶显示器的 2D和 3D的兼容性，以及提高 2D显示和 3D显示的低色偏显 示效果。 另外还提供了包括该像素结构的显示面板和显示面板的驱动方法。
1 ) 为了解决上述技术问题， 本发明提供了一种像素结构， 包括： 多个子像素， 每个 子像素包括： 第一显示区， 配置以接收第一扫描线的扫描信号， 进而接收第一数据线上的 数据信号而具有第一电位： 第二显示区， 配置以接收所述第一扫描线的扫描信号， 进而接 收与所述第一数据线相邻的第二数据线的数据信号而具有与所述第一电位不同的第二电 位； 第三显示区， 配置以接收与所述第一扫描线相邻的第二扫描线的扫描信号， 迸而接收 来自所述第二显示区的第二电位而具有第 电位。
2) 在本发明的第 1 ) 项的一个优选实施方式中， 每个显示区包括开关元件， 所述开 关元件包括一栅极、 一第一源 /漏极以及一第二源 /漏极， 其中，该第一显示区和第二显示区的栅极共同电连接所述第一扫描线，该第一显示区 和第二显示区的第一源 /漏极分别电性连接第一显示区的第一子像素电极和第二显示区的 第二子像素电极， 该第一显示区和第二显示区的第二源 /漏极分别电性连接第一数据线和 第二数据线； 该第 Ξ:显示区的櫥极电连接与所述第一扫描线相邻的第二扫描线，该第 Ξ:显示区的第 一源 /漏极电性连接第 Ξ:显示区的第:三子像素电极， 该第三显示区的第二源 /漏极电性连接 第二显示区的第二子像素电极。
3 ) 根据本发明的另一方面， 还提供给了一种显示面板， 包括： 多条数据线； 多条扫 描线， 与所述数据线交错配置形成多个子像素区； 多个子像素， 配置与所述子像素区内， 每个子像素中包括； 第一显示区， 配置以接收第一扫描线的扫描信号， 迸而接收第一数据 线上的数据信号而具有第一电位； 第二显示区， 配置以接收所述第一扫描线的扫描信号， 进而接收与所述第一数据线相邻的第二数据线的数据信号而具有与所述第一电位不同的 第二电位； 第:三显示区， 配置以接收与所述第一 描线相邻的第二 描线的 描信号， 进 而接收来自所述第二显示区的第二电位而具有第 Ξ:电位。
4) 在本发明的第 3 ) 项的一个优选实施方式中， 每个显示区包括开关元件， 所述开 关元件包括一栅极、 一第一源 /漏极以及一第二源 /漏极， 其中，该第一显示区和第二显示区的極极共同电连接所述第一扫描线，该第一显示区 和第二显示区的第一源 /漏极电性连接第一显示区的第一子像素电极和第二显示区的第二 子像素电极， 该第一显示区和第二显示区的第二源 Z漏极分别电性连接第一数据线和第二 数据线- 该第三显示区的櫥极电连接与所述第一扫描线相邻的第二扫描线，该第三显示区的第 一源 /漏极电性连接第三显示区的第三子像素电极， 该第 显示区的第二源 /漏极电性连接 第二显示区的第二子像素电极。
5 ) 根据本发明的另一方面， 还提供了一种显示面板的驱动方法， 该显示面板包括多 条数据线、多条扫描线以及多个子像素，所述数据线与所述扫描线交错配置以形成多个子 像素区， 所述子像素配置与所述子像素区內， 每个子像素包括第一显示区、第二显示区和 第三显示区， 该方法包括： 在二维显示阶段的正半周期间， 在同一 ^刻，通过所述数据线中的第一数据线传送第一数据信号至该第一显示区而具 有第一电位,通过与所述第一数据线相邻的第二数据线传送第二数据信号至该第二显示区 而具有第二电位， 所述第一电位与第二电位具有设定电位差； 在下一 刻，通过与该第二显示区电连接的第三显示区拉降该第二电位，使得该第二 电位和第三显示区的电位与所述第一电位形成电压差。
6) 在本发明的第 5 ) 项的 ·个优选实施方式中， 进一步包括- 在二维显示阶段的负半周期间， 在同一 ^刻,通过所述数据线中的第一数据线传送第一数据信号至该第一显示区而具 有第一电位，通过与所述第一数据线相邻的第二数据线传送第二数据信号至该第二显示区 而具有第二电位， 所述第一电位与第二电位具有设定电位差； 在下一时亥 通过与该第二 显示区电连接的第三显示区拉升该第二电位，使得该第二电位和第三显示区的电位与所述 第一电位形成电压差。
7) 根据本发明的另 ·方面， 还提供了一种显示面板的驱动方法， 该显示面板包括多 条数据线、多条扫描线以及多个子像素，所述数据线与所述扫描线交错配置以形成多个子 像素区， 所述子像素配置与所述子像素区内， 每个子像素包括第一显示区、第二显示区和 第:三显示区， 该方法包括： 在三维显示阶段， 预先将所述第三显示区形成黑色区域， 切断第三显示区的电位； 在正半周和负半周期间，在同一时刻，通过所述数据线中的第一数据线传送第一数据 信号至该第一显示区而具有第一电位，通过与所述第一数据线相邻的第二数据线传送第二 数据信号至该第二显示区而具有第二电位，所述第一电位与所述第二电位具有设定的电位
8) 在本发明的第 7) 项的一个优选实施方式中， 利用插黑方式将所述第三显示区形 成黑色区域。
与现有技术相比， 本发明的一个或多个实施例可以具有如下优点- 本发明通过采用 1G2D结构（包含一根扫描线和两根数据线）和 3区 （Mam区、 Sub 区和 Share区） 12畴的像素结构， 使得在 2D显示的时候， 通过利用 Share区拉低 Sub区 的电位实现低色偏作 /¾。 而在 3D显示的时候， 通过利用插黑的方式将 Share区形成黑色 区域， 然后关闭该区域的扫描信号， 使其保持暗态， 形成 3D FPR显示所需的较宽间距， 在利用 Main区和 Sub区的数据信号来实现 3D的低色偏效果。 这样， 在保证 2D显示穿 透率的条件下， 实现了 2D和 3D兼容显示， 且使得 2D和 3D都具有低色偏效果， 提高了 显示效果。
本发明的其它特征和优点将在隨后的说明书中阐述，并且，部分地丛说明书中变得显 而易见， 或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要 求 以及 ϋ图中所特别指出的结构来实现和获得。
^图说明
^图用来提供对本发明的进一步理解，并且构成说明书的 ·部分，与本发明的实施例 共同用于解释本发明， 并不构成对本发明的限制。 在附图中- 图 1是现有技术中的子像素的结钩示意图；
图 2是根据本发明一实施例的显示面板的结构示意图；
图 3是根据本发明一实施例的子像素的结构示意图； 图 4是根据图 3所示的子像素的等效电路示意图：
图 5 ( a) 和 （b ) 分别是根据图 4所示的子像素的等效电路在 2D显示和 3D显示时 子像素电极所具电位的变化示意图 - 图 6是如图 3所示的子像素在 3D显示时的像素显示示意图。
具体实施方式 为使本发明的目的、技术方案和优点更加清楚， 以下结合附图对本发明作进一步地详 细说明。
请参考图 2, 图 2是根据本发明一实施例的显示面板的结构示意图。 该显示面板包括 影像显示区 100、 源极驱动器 200以及栅极驱动器 300。 影像显示区 100包括由多条数据 线（也可称为资料线， 如图所示的 N条数据线 DL DLN)与多条扫描线（也可称为 ill极 线， 如图所示的 M条扫描线 GL1〜GLM)交错配置形成的阵列以及多个像素结构 1 10。源 极驱动器 200通过与其稱接的多条数据线将所提供的数据信号传输至影像显示区 100中。 栅极驱动器 300 通过与其耦接的多条 描线将所提供的 描信号传输至影像显示区 100 中。
需要说明的是，本文中涉及到的"像素结构"包括多个子像素， 且各个子像素被分别配 置在由多条数据线和多条扫描线交错形成的多个子像素区中。 在该实施例中， 所谓"子像 素"可以为红色（R )子像素、 绿色（G )子像素或蓝色（B )子像素等不同颜色的子像素。
请参考图 3 , 图 3是根据本发明一实施例的子像素的结构示意图。 该子像素应用于图 2所示的显示面板中。 如图 3所示， 该子像素包括第一显示区 （也称为 Main区） 、 第二 显示区 （也称为 Sub区） 和第三显示区 （也称为 Share区） 。 Mam区配置以接收第一扫 描线的扫描信号， 进而接收第一数据线上的数据信号而具有第一电位； Sub区配置以接收 第一扫描线的扫描信号,进而接收与第一数据线相邻的第二数据线的数据信号而具有与第 一电位不同的第二电位; Share区配置以接收与第一扫描线相邻的第二扫描线的扫描信号， 进而接收来自 Sub区的第二电位而具有第:三电位。
各个区中分别包含多个畴 （domam ) , 如图所示， 每个区被划分为四个畴， 其中， Data n用于向 Main区发送信号以控制 Main区， Data irH用于向 Sub区发送信号以控制 Sub区， Gate n控制 Main区和 Sub区， Gate n+l控制 Share区[: 请同时参照图 3及图 4， 来说明该子像素的整个结构组成。 图 4是根据图 3所示的子 像素的等效电路示意图。 子像素包括开关元件 （TFT__A、 TFT—B和 TFT _ C) 、 存储电容 ( CST...Main、 CST„.Sub和 CST.__ Share)以及液晶电容（CL ... Main、 CLc. Sub和 CLC— Share) 。 开关元件 TFT— A、 TFT— B和 TFT— C均优选以薄膜晶体管制作而成。
另外， 图 4所示的 CF—Com是指液晶显示的上板基准电位， 而 A__ com是指下板存在 电容的基准电位， 通常这两个电位是一致的， 可以统称为共同电极 VCOM。
以 Main区而言，开关元件 TFT A电性连接于数据线 Data ιι和一子像素电极 V— A之 间， 且其控制端 （極极） 电性连接扫描线 Gate ji, 存储电容 CST— Main则电性连接于子像 素电极 V—A与一共同电极 A—com之间，液晶电容 CLC Mam电性连接于子像素电极 V— A 与一共同电极 CF _.com之间。 当幵关元件 TFT— A幵启时， 数据线 Dataji上的数据信号经 由开关元件 TFT_ A传送至存储电容 CST__Mairiu 存储电容 CST._ Main则根据数据信号充电 而存储相应的电位， 基于此， 子像素电极 V„ A也具有相对应的电位， Mam区依据此显示 影像数据。
以 Sub区而言， 开关元件 TFT— B电性连接于数据线 Data— n+1和一子像素电极 V— B 之间， 且其控制端也电性连接扫描线 Gateji, 而存储电容 CST„Sub则电性连接于子像素 电极 V—B与一共同电极 A__ com之间， 液晶电容 Q.c― Sub电性连接于子像素电极 V—B与 一共同电极 CF„com之间。 当开关元件 TFT JB开启时， 数据线 上的数据信号经 由开关元件 TFT_ B传送至存储电容 CST.„Sub, 存储电容 CST.„Sub根据数据信号充电而存 储相应的电位， 且子像素电极 V—B也具有相应的电位， Su 区依此显示影像数据。
需要重点说明的是，对于 Share区来说，开关元件 TFT— C电性连接于子像素电极 V— B 和子像素电极 V— C之间 , 其控制端电性连接 描线 Gate— 1， 而存储电容 CST„ Share则 电性连接于子像素电极 V—C与一共同电极 A—com之间，液晶电容 CLC Share电性连接于 子像素电极 V„C与一共同电极 CF___.com之间。 当开关元件 TFT _C开启时， 子像素电极 V B的电位由开关元件 TFT—C传送至存储电容 CST._ Share,存储电容 CST_„Share存储相应 的电位， 旦子像素电极 V—C也具有相应的电位， Share区依此显示影像数据。 也就是说， 子像素电极 V— C的电位能够拉降子像素电极 V— B的电位， 或是子像素电极 V— C的电位 能够拉升子像素电极 V—B的电位。
下面参考图 5 (a) 和 （b) 分别说明在 2D显示和 3D显示时的各个区的具体驱动情 况以及子像素点电极所具电位的变化情况。 然， 图 5 Ca) 和 （b) 仅为示倒而已， 并非用 以限定本发明， 亦即在不脱离本发明的精神和范围内， 子像素电极 V„A、 V„B、 V _C的 电位变化可依据实际需求有所调整， 而图 5 (a) 和 （b) 所示的子像素电极 V„A、 V„B、 V .C;亦可概括地分别泛指 Main区、 Sub区和 Share区的电位变化。
在迸行 2D显示时， 概述地说是， 通过利用 Share区将 Sub 区的电位 （子像素电极 V. B) 拉低， 造成 Sub区和 Share区这两区的电位与 Main区形成一定的差异 Δν， 同时 利用 Main区和 Sub区的两条数据线（Dataji和 Data— n+1 )传递的数据信号（data signal) 来调控 ΔΥ, 实现较佳的 LCS效果。
具体地， 请同时参照图 4和图 5 (a) , 在正半周 （即极性反转中的正极性反转， 数 据信号电位大于共同电极 VCOM的电位） 期间， 当扫描线 Gate 在 tO和 tl之间传输扫 描信号 （输出高电平） 时， 开关元件 TFT— A和 TFT B根据扫描信号开启， 使得数据线 Data n和 Data—jr 1上的数据信号分别经由开关元件 TFT— A和 TFT— B传送至存储电容 CsT„ am和 CST„Sub, 存储电容 CST„Main和 CST— Sub則根据数据信号充电而存储相应的 电位， 致使子像素电极 V—A和 V—B据此具有相对应的电位。 需要注意的是， 此时 Sub区 与 Mam区具有一定的电压差 ΔΥ。 并且， 利用数据线 Mam区和 Sub区的数据线 Dataji 和 Data_n+〗可以调控电压差 ΔΥ的大小。
接着， 当扫描线 Gatej H在时间 tl和 t2之间传送扫描信号 （输出高电平） 时， 开 关元件 TFT— C根据扫描信号开启， 使得子像素电极 V„ B经 ffl开关元件 TFT— C传送至存 储电容 CST— Share, 存储电容 CST„ Share则充电而存储相应的电位， 致使子像素电极 V—C 据此具有相对应的电位。 此时 Share区与 Sub区的电压一致， 均与 Main区形成相同的电 压差 Δν。
相反地，于负半周（即极性反转中的负极性反转，数据信号电位小于共同电极 VCOM 的电位）期间， 当扫描线 Gateji在时间 t3和 ί4之间传送扫描线信号时， 开关元件 TFT_A 和 TFT_ B根据 描信号开启 ' 使得数据线 Dataji和 Da ij l上的数据信号分别经由开 关元件 TFT_ A和 TFT_ B传送至存储电容 CST__ Main和 CST__ Sub, 存储电容 CST__ Main和 CST„Sub则根据数据信号充电而存储相应的电位， 致使子像素电极 V— A和 V— B据此具有 相对应的电位。 需要注意的是， 此时 Sub区与 Main区具有一定的电压差 Δν。
接着， 当扫描线 Gate— η十】在时间 t4和 t5之间传送扫描信号时， 开关元件 TFT— C根 据扫描信号开启，使得子像素电极 V_ B经由开关元件 TFT_ C传送至存储电容 CST._ Share, 存储电容 CST„Share则充电而存储相应的电位， 致使子像素电极 V„C据此具有相对应的 电位。 此时 Share区与 Sub区的电压一致， 均与 Main区形成相同的电压差 Δν。
如此一来， 无论在正极性反转或负极性反转的操作， Main区与 Sub区和 Share区之 间有显著的电位差异， 并且 Su 区与 Share区之间的电位具有延迟， 使得这三个区所显示 的影像彼此间能够有较为显著的区别， 因此能够有效地解决在 2D显示时显示器具有色偏 的问题。
在进行 3D显示时， 概述地说是， 首先利 插黑的方式将 Share区形成黑色区域， 然 后关闭该区的扫描信号（Gate信号） ， 使其保持暗态， 这样就形成了 3D FPR显示所需的 较宽间距。 最后， 再利用 Main区和 Sub区的两条数据线 （Data— n和 Data— n+1 ) 传递的 数据信号 （data signal ) 来实现 3D的 LCS效果。
由于事先使 ^插黑的方式将 Share区形成了黑色区域， 并且关闭了该区的扫描信号， 因而形成了 3D__FPR显示所需的较宽间距， 如图 6所示。
具体地， 请参照图 4和图 5 ( b ) , 在正半周 （即极性反转中的正极性反转， 数据信 号电位大于共同电极 VCOM:的电位） 期间， 当扫描线 Gate—n在 t0和 tl之间传输扫描信 号曰 开关元件 TFT— A和 TFT— B根据扫描信号开启， 使得数据线 Data__n和 Data_n+1上 的数据信号分别经由开关元件 TFT _A和 TFT— B传送至存储电容 CST— Main和 CS1— Sub, 存储电容 Csi—Mam和 CST__Siib则根据数据信号充电而存储相应的电位， 致使子像素电极 V— A和 V— B据此具有相对应的电位。 需要注意的是， 此时 Sub区与 Main区具有一定的 电压差 Δν。
接着， 当扫描线 Gate__n+1在时间 tl和 t2之间传送扫描信号时， 由于关闭了 Share区 的扫描信号， 因此该区的电极 V— C的电位与共同电极 VCOM的相同， 视为 0。
相反地， 于负半周（即极性反转中的负极性反转，数据信号电位小于共同电极 VCOM: 的电位）期间， 当扫描线 Gate—n在时间 t3和 t4之间传送扫描线信号时， 开关元件 TFT— A 和 TFT— B根据扫描信号幵启， 使得数据线 Data ji和 Data _n+〗上的数据信号分别经由开 关元件 TFT— A和 TFT— B传送至存储电容 CST— Main和 CST— Sub, 存储电容 CST— Main和 CST„Siib则根据数据信号充电而存储相应的电位， 致使子像素电极 V— A和 V—B据此具有 相对应的电位。 需要注意的是， 此 Su 区与 Main区具有一定的电压差 ΔΥ。
接着， 当扫描线 Gate— T1+1在时间 ΐ4和 t5之间传送扫描信号时， 由于关闭了 Share区 的扫描信号， 因此该区的电极 V C的电位与共同电极 VCOM的相同， 视为 0。 如此一来， 无论在正极性反转或负极性反转的操作， Mam区和 Sub区之间有显著的 电位差异，使得这两个区所显示的影像彼此间能够有较为显著的区别， 因此能够有效地解 决在 3D显示时显示器具有色偏的问题。
由上可知， 在 3D显示时， 由于使用 1G2D方式， 即子像素的显示区域只有 Main区 和 Sub区， 其只有一条扫描线 Gate—n控制， 而分别有 Data n和 Dataj +1这两条数据线 来提供不同的数据信号， 因此， 可以任意调整 Main区和 Sub区的电位差， 而实现较佳的
综上所述， 通过采 ffl 1G2D和 3区 （Mam区、 Sub区和 Share区） 12畴的像素结构， 使得在 2D显示的时候， 通过利用 Share区拉低 Sub区的电位实现低色偏作用。 而在 3D 显示的 ^候，通过利 ^插黑的方式将 Share区形成黑色区域，然后关闭该区域的扫描信号， 使其保持暗态， 形成 3D FPR显示所需的较宽间距， 在利用 Main区和 Sub区的数据信号 来实现 3D的低色偏效果。这样， 在保证 2D显示穿透率的条件下， 实现了 2D和 3D兼容 显示， 且使得 2D和 3D都具有低色偏效果， 提高了显示效果。 以上所述， 仅为本发明较佳的具体实施方式， 但本发明的保沪范圈并不局限于此， 任 何熟悉该技术的人员在本发明所揭露的技术范围内，可轻易想到的变化或替换，都应涵盖 在本发明的保护范围之内。 因此， 本发明的保护范围应该以权利要求的保护范围为准。

Claims

权利要求书
1、 一种像素结构， 包括：
多个子像素， 每个子像素包括：
第一显示区，配置以接收第一扫描线的扫描信号，进而接收第一数据线上的数据信号 而具有第一电位；
第二显示区，配置以接收所述第一扫描线的扫描信号，进而接收与所述第一数据线相 邻的第二数据线的数据信号而具有与所述第一电位不同的第二电位；
第三显示区，配置以接收与所述第一扫描线相邻的第二扫描线的扫描信号，进而接收 来自所述第二显示区的第二电位而具有第：三电位。
2、 根据权利要求 1所述的像素结构， 其中， 每个显示区包括开关元件， 所述开关元 件包括一栅极、 一第一源 /漏极以及一第二源 /漏极，
其中，该第一显示区和第二显示区的極极共同电连接所述第一扫描线，该第一显示区 和第二显示区的第一源 /漏极分别电性连接第一显示区的第一子像素电极和第二显示区的 第二子像素电极， 该第一显示区和第二显示区的第二源 /漏极分别电性连接第一数据线和 第二数据线；
该第三显示区的栅极电连接与所述第一扫描线相邻的第二扫描线，该第 显示区的第 一源 /漏极电性连接第三显示区的第三子像素电极， 该第三显示区的第二源 /漏极电性连接 第二显示区的第二子像素电极。
3、 一种显示面板， 包括：
多条数据线；
多条扫描线， 与所述数据线交错配置形成多个子像素区；
多个子像素， 配置与所述子像素区内， 每个子像素中包括- 第一显示区，配置以接收第一扫描线的扫描信号，进而接收第一数据线上的数据信号 而具有第一电位；
第二显示区，配置以接收所述第一 描线的 描信号，进而接收与所述第一数据线相 邻的第二数据线的数据信号而具有与所述第一电位不同的第二电位；
第三显示区，配置以接收与所述第一扫描线相邻的第二扫描线的扫描信号，进而接收 来自所述第二显示区的第二电位而具有第≡电位。
4、 根据权利要求 3所述的显示面板， 其中， 每个显示区包括开关元件， 所述开关元 件包括一栅极、 一第一源 /漏极以及一第二源 /漏极，
其中，该第一显示区和第二显示区的極极共同电连接所述第一扫描线，该第一显示区 和第二显示区的第一源 /漏极电性连接第一显示区的第一子像素电极和第二显示区的第二 子像素电极， 该第一显示区和第二显示区的第二源 /漏极分别电性连接第一数据线和第二 数据线- 该第 Ξ:显示区的櫥极电连接与所述第一扫描线相邻的第二扫描线，该第 _三显示区的第 一源 /漏极电性连接第≡显示区的第 Ξ:子像素电极， 该第 显示区的第二源 /漏极电性连接 第二显示区的第二子像素电极。
5、 ·种显示面板的驱动方法， 该显示面板包括多条数据线、 多条扫描线以及多个子 像素，所述数据线与所述扫描线交错配置以形成多个子像素区，所述子像素配置与所述子 像素区内， 每个子像素包括第一显示区、 第二显示区和第三显示区， 该方法包括：
在二维显示阶段的正半周期间，
在同一 刻，通过所述数据线中的第一数据线传送第一数据信号至该第一显示区而具 有第一电位,通过与所述第一数据线相邻的第二数据线传送第二数据信号至该第二显示区 而具有第二电位， 所述第一电位与第二电位具有设定电位差；
在下一时亥 y ,通过与该第二显示区电连接的第三显示区拉降该第二电位，使得该第二 电位和第 Ξ:显示区的电位与所述第一电位形成电压差。
6、 根据权利要求 5所述的驱动方法， 其中， 进一步包括：
在二维显示阶段的负半周期间，
在同一时刻,通过所述数据线中的第一数据线传送第一数据信号至该第一显示区而具 有第一电位,通过与所述第一数据线相邻的第二数据线传送第二数据信号至该第二显示区 而具有第二电位， 所述第一电位与第二电位具有设定电位差；
在下一时刻，通过与该第二显示区电连接的第 显示区拉 ?1·该第二电位，使得该第二 电位和第三显示区的电位与所述第一电位形成电压差。
7、 一种显示面板的驱动方法， 该显示面板包括多条数据线、 多条扫描线以及多个子 像素，所述数据线与所述扫描线交错配置以形成多个子像素区，所述子像素配置与所述子 像素区内， 每个子像素包括第一显示区、 第二显示区和第三显示区， 该方法包括- 在三维显示阶段， 预先将所述第三显示区形成黒色区域， 切断第三显示区的电位； 在正半周和负半周期间，在同一时刻，通过所述数据线中的第一数据线传送第一数据 信号至该第一显示区而具有第一电位,通过与所述第一数据线相邻的第二数据线传送第二 数据信号至该第二显示区而具有第二电位,所述第一电位与所述第二电位具有设定的电位 差。
8、 根据权利要求 7所述的驱动方法， 其中，
PCT/CN2014/071706 2013-11-21 2014-01-28 显示面板及其中像素结构以及驱动方法 WO2015074346A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/342,299 US20150138170A1 (en) 2013-11-21 2014-01-28 Display panel, pixel structure therein and driving method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310594443.3A CN103605224A (zh) 2013-11-21 2013-11-21 显示面板及其中像素结构以及驱动方法
CN201310594443.3 2013-11-21

Publications (1)

Publication Number Publication Date
WO2015074346A1 true WO2015074346A1 (zh) 2015-05-28

Family

ID=50123464

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/071706 WO2015074346A1 (zh) 2013-11-21 2014-01-28 显示面板及其中像素结构以及驱动方法

Country Status (2)

Country Link
CN (1) CN103605224A (zh)
WO (1) WO2015074346A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104280965A (zh) * 2014-10-29 2015-01-14 深圳市华星光电技术有限公司 显示面板及其中像素结构和驱动方法
CN104464672B (zh) 2014-12-18 2017-04-19 深圳市华星光电技术有限公司 一种液晶面板显示驱动方法及液晶显示器
CN104503180B (zh) * 2015-01-08 2017-11-07 京东方科技集团股份有限公司 一种阵列基板、显示装置及其驱动方法
CN106019741A (zh) * 2016-06-07 2016-10-12 深圳市华星光电技术有限公司 像素结构、液晶显示面板及其驱动方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080136983A1 (en) * 2006-12-12 2008-06-12 Industrial Technology Research Institute Pixel structure of display device and method for driving the same
US20090244467A1 (en) * 2008-03-27 2009-10-01 Epson Imaging Devices Corporation Liquid crystal display device and electronic apparatus
CN102566177A (zh) * 2011-11-18 2012-07-11 友达光电股份有限公司 显示面板及其中像素结构以及显示面板中的驱动方法
CN102621757A (zh) * 2012-04-06 2012-08-01 友达光电（苏州）有限公司 像素结构及显示面板
CN103091887A (zh) * 2011-11-01 2013-05-08 财团法人工业技术研究院 像素结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012063830A1 (ja) * 2010-11-09 2012-05-18 シャープ株式会社 液晶表示装置、表示装置およびゲート信号線駆動方法
CN102707527B (zh) * 2012-06-13 2015-07-15 深圳市华星光电技术有限公司 一种液晶显示面板及其阵列基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080136983A1 (en) * 2006-12-12 2008-06-12 Industrial Technology Research Institute Pixel structure of display device and method for driving the same
US20090244467A1 (en) * 2008-03-27 2009-10-01 Epson Imaging Devices Corporation Liquid crystal display device and electronic apparatus
CN103091887A (zh) * 2011-11-01 2013-05-08 财团法人工业技术研究院 像素结构
CN102566177A (zh) * 2011-11-18 2012-07-11 友达光电股份有限公司 显示面板及其中像素结构以及显示面板中的驱动方法
CN102621757A (zh) * 2012-04-06 2012-08-01 友达光电（苏州）有限公司 像素结构及显示面板

Also Published As

Publication number Publication date
CN103605224A (zh) 2014-02-26

Similar Documents

Publication Publication Date Title
CN101819365B (zh) 液晶显示面板及其像素列的驱动方法
CN105137686B (zh) 画素数组、画素结构及画素结构的驱动方法
TWI460517B (zh) 顯示面板及其中畫素結構以及顯示面板中之驅動方法
US9420273B2 (en) Array substrate, 3D display device and driving method for the same
US9349330B2 (en) Pixel structure, liquid crystal display panel and driving method thereof
WO2016065748A1 (zh) 显示面板及其中像素结构和驱动方法
US9671662B2 (en) Array substrate and liquid crystal display panel
CN104317121B (zh) 像素结构、阵列基板、显示面板和显示装置及其驱动方法
CN102231256B (zh) 显示子像素电路及使用其的平面显示面板
US9811189B2 (en) Display device
US10629145B2 (en) Array substrate for lowering switch frequency of drive polarity in data lines
US9646553B2 (en) Display device
KR101764553B1 (ko) 어레이 기판 및 액정 디스플레이 패널
CN107490884B (zh) 选择器、阵列基板和液晶显示装置及驱动方法
CN103268043A (zh) 一种阵列基板及液晶显示装置
US20160125825A1 (en) Display panel, and pixel structure and driving method thereof
CN105629609A (zh) 阵列基板、液晶显示装置及液晶显示装置的驱动方法
CN102768445A (zh) 子像素显示结构及其应用的液晶显示面板
US20150042695A1 (en) Display element and display device
CN104464680A (zh) 一种阵列基板和显示装置
CN103605223B (zh) 显示面板及其中像素结构以及驱动方法
WO2011061964A1 (ja) 液晶表示装置用基板、液晶表示装置、および液晶表示装置の駆動方法
WO2015074346A1 (zh) 显示面板及其中像素结构以及驱动方法
WO2019192082A1 (zh) 一种液晶显示器
CN108873531B (zh) 阵列基板及其驱动方法、液晶显示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14342299

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14864791

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14864791

Country of ref document: EP

Kind code of ref document: A1