[go: up one dir, main page]

WO2015040780A1 - 太陽電池および太陽電池モジュール - Google Patents

太陽電池および太陽電池モジュール Download PDF

Info

Publication number
WO2015040780A1
WO2015040780A1 PCT/JP2014/003952 JP2014003952W WO2015040780A1 WO 2015040780 A1 WO2015040780 A1 WO 2015040780A1 JP 2014003952 W JP2014003952 W JP 2014003952W WO 2015040780 A1 WO2015040780 A1 WO 2015040780A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
solar cell
side electrode
layer
outer peripheral
Prior art date
Application number
PCT/JP2014/003952
Other languages
English (en)
French (fr)
Inventor
尚史 林
三島　孝博
豪 高濱
山口　勤
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to JP2015537540A priority Critical patent/JPWO2015040780A1/ja
Priority to EP14846272.4A priority patent/EP3048648B1/en
Publication of WO2015040780A1 publication Critical patent/WO2015040780A1/ja
Priority to US15/072,903 priority patent/US10121917B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H10F77/219—Arrangements for electrodes of back-contact photovoltaic cells
    • H10F77/227—Arrangements for electrodes of back-contact photovoltaic cells for emitter wrap-through [EWT] photovoltaic cells, e.g. interdigitated emitter-base back-contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H10F10/166—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells the Group IV-IV heterojunctions being heterojunctions of crystalline and amorphous materials, e.g. silicon heterojunction [SHJ] photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/80—Encapsulations or containers for integrated devices, or assemblies of multiple devices, having photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/90—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers
    • H10F19/902—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers for series or parallel connection of photovoltaic cells
    • H10F19/908—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers for series or parallel connection of photovoltaic cells for back-contact photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/148—Shapes of potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H10F77/219—Arrangements for electrodes of back-contact photovoltaic cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the present invention relates to a solar cell, and more particularly to a back junction solar cell.
  • a back junction type solar cell in which both an n-type region and a p-type region are formed on the back surface facing the light receiving surface on which light is incident.
  • both an n-side electrode and a p-side electrode for taking out the generated power are provided on the back side.
  • the n-side electrode and the p-side electrode include a plating layer formed by a plating method (see, for example, Patent Document 1).
  • the back junction solar cell it is desirable to have an electrode structure with improved current collection efficiency while separating the n-side electrode and the p-side electrode provided on the back side.
  • the present invention has been made in view of such circumstances, and an object thereof is to provide a solar cell and a solar cell module with improved reliability.
  • a solar cell includes a base substrate having a main surface, a first conductivity type layer provided in a first region on the main surface, and a first region on the main surface.
  • a second conductivity type layer provided in a second region different from the first conductivity type layer, an n side electrode provided on the first conductivity type layer, a p side electrode provided on the second conductivity type layer, an n side electrode, a groove for separating the p-side electrodes.
  • the main surface has an outer peripheral region provided along the outer periphery of the main surface and an inner region provided inside the outer peripheral region.
  • the groove is provided with a wider width in the direction in which the n-side electrode and the p-side electrode are separated in the outer peripheral region than in the inner region.
  • This solar cell module includes a plurality of solar cells and a sealing layer that seals the solar cells.
  • the solar cell includes a base substrate having a main surface, a first conductivity type layer provided in a first region on the main surface, and a second conductivity type layer provided in a second region different from the first region on the main surface. And an n-side electrode provided on the first conductivity type layer, a p-side electrode provided on the second conductivity type layer, and a groove separating the n-side electrode and the p-side electrode.
  • the main surface has an outer peripheral region provided along the outer periphery of the main surface and an inner region provided inside the outer peripheral region.
  • the groove is provided with a wider width in the direction in which the n-side electrode and the p-side electrode are separated in the outer peripheral region than in the inner region.
  • FIG. 6 is a cross-sectional view showing the structure of a solar cell in Modification 1.
  • FIG. 12 is a cross-sectional view showing a structure of a solar cell in Modification 2.
  • An embodiment of the present invention is a back junction solar cell and a solar cell module using the solar cell, and an electrode for taking out the electric power generated by the solar cell is on the back surface facing the light receiving surface on which light is mainly incident.
  • the n-side electrode and the p-side electrode provided on the back surface are formed in a comb-like shape so as to be inserted into each other.
  • a groove for separating both electrodes is provided between the n-side electrode and the p-side electrode.
  • the groove is provided so that the width of the groove provided between both electrodes is wide in the region near the outer periphery of the back surface and narrow in the center of the back surface.
  • the metal film tends to be thicker in the region near the outer periphery of the back surface than in the central portion.
  • the width of the groove in the outer peripheral portion where the plating is likely to be thickened is widened to prevent the electrodes formed by plating from coming into contact with each other and short-circuiting. This increases the reliability of the solar cell.
  • FIG. 1 is a plan view showing a solar cell 70 according to the first embodiment.
  • the solar cell 70 includes an n-side electrode 14 and a p-side electrode 15 provided on the back surface 70b.
  • the n-side electrode 14 is formed in a comb-like shape including a bus bar electrode 14a extending in the first direction (x direction) and a plurality of finger electrodes 14b extending in a second direction (y direction) intersecting the first direction.
  • the p-side electrode 15 is formed in a comb-teeth shape including a bus bar electrode 15a extending in the x direction and a plurality of finger electrodes 15b extending in the y direction.
  • the n-side electrode 14 and the p-side electrode 15 are formed so that the respective comb teeth are engaged with each other and are inserted into each other.
  • Each of the n-side electrode 14 and the p-side electrode 15 may be a bus bar-less electrode that includes only a plurality of fingers and does not have a bus bar.
  • the back surface 70b has an outer peripheral area C1 and an inner area C2.
  • the outer peripheral region C1 is a region close to the outer periphery of the back surface 70b, for example, a region having a width of about 5 mm to 10 mm from the outer periphery.
  • the inner area C2 is an area inside the outer peripheral area C1.
  • the widths of the grooves 31, 32, and 33 provided so as to separate the n-side electrode 14 and the p-side electrode 15 are different between the outer peripheral region C1 and the inner region C2.
  • the grooves 31 and 33 provided in the outer peripheral area C ⁇ b> 1 are formed to be wider than the grooves 32 provided in the inner area C ⁇ b> 2.
  • FIG. 2 is a cross-sectional view showing the structure of the solar cell 70 in the first embodiment.
  • FIG. 2 is a cross-sectional view taken along the line AA in FIG.
  • the solar cell 70 includes a base substrate 10, a first conductivity type layer 12n, a first i type layer 12i, a second conductivity type layer 13p, a second i type layer 13i, a first insulating layer 16, A third conductivity type layer 17n, a third i-type layer 17i, a second insulating layer 18, and an electrode layer 19 are provided.
  • the electrode layer 19 constitutes the n-side electrode 14 or the p-side electrode 15.
  • the solar cell 70 is a back junction solar cell having a heterojunction.
  • the base substrate 10 has a first main surface 10a provided on the light receiving surface 70a side and a second main surface 10b provided on the back surface 70b side.
  • the base substrate 10 absorbs light incident on the first major surface 10a and generates electrons and holes as carriers.
  • Base substrate 10 is formed of a crystalline semiconductor substrate having n-type or p-type conductivity.
  • Specific examples of the crystalline semiconductor substrate include a crystalline silicon (Si) substrate such as a single crystal silicon substrate and a polycrystalline silicon substrate.
  • a solar cell can be formed using a semiconductor substrate other than a crystalline semiconductor substrate as a base substrate.
  • a compound semiconductor substrate made of gallium arsenide (GaAs) or indium phosphorus (InP) may be used.
  • the light receiving surface 70a means a main surface on which light (sunlight) is mainly incident in the solar cell 70. Specifically, most of the light incident on the solar cell 70 is incident.
  • the back surface 70b means the other main surface facing the light receiving surface 70a.
  • a third i-type layer 17i made of a substantially intrinsic amorphous semiconductor (hereinafter, the intrinsic semiconductor is also referred to as “i-type layer”).
  • the third i-type layer 17i in the present embodiment is formed of i-type amorphous silicon containing hydrogen (H).
  • the thickness of the third i-type layer 17i is not particularly limited as long as the thickness does not substantially contribute to power generation.
  • the thickness of the third i-type layer 17i can be, for example, about several nm to 25 nm.
  • the “amorphous semiconductor” includes a microcrystalline semiconductor.
  • a microcrystalline semiconductor refers to a semiconductor in which a semiconductor crystal is precipitated in an amorphous semiconductor.
  • a third conductivity type layer 17n having the same conductivity type as that of the base substrate 10 is formed on the third i type layer 17i.
  • the third conductivity type layer 17n is an amorphous semiconductor layer to which an n-type dopant is added and has an n-type conductivity type.
  • the third conductivity type layer 17n is made of n-type amorphous silicon containing hydrogen.
  • the thickness of the third conductivity type layer 17n is not particularly limited. The thickness of the third conductivity type layer 17n can be, for example, about 2 nm to 50 nm.
  • a first insulating layer 16 having both a function as an antireflection film and a function as a protective film is formed on the third conductivity type layer 17n.
  • the first insulating layer 16 can be formed of, for example, silicon oxide (SiO 2 ), silicon nitride (SiN), silicon oxynitride (SiON), or the like.
  • the thickness of the 1st insulating layer 16 can be suitably set according to the antireflection characteristic as an antireflection film, etc.
  • the thickness of the first insulating layer 16 can be about 80 nm to 1000 nm, for example.
  • the laminated structure of the third i-type layer 17i, the third conductivity type layer 17n, and the first insulating layer 16 has a function as a passivation layer of the base substrate 10 and a function as an antireflection film.
  • the first stacked body 12 and the second stacked body 13 are formed on the second main surface 10b of the base substrate 10.
  • the first stacked body 12 and the second stacked body 13 are each formed in a comb-like shape so as to correspond to the n-side electrode 14 and the p-side electrode 15, and are formed so as to be inserted into each other. Therefore, the first regions W1 where the first stacked bodies 12 are provided and the second regions W2 where the second stacked bodies 13 are provided are alternately arranged in the x direction on the second main surface 10b.
  • the 1st laminated body 12 and the 2nd laminated body 13 which adjoin the x direction are provided in contact. Therefore, in the present embodiment, substantially the entire second main surface 10b is covered with the first stacked body 12 and the second stacked body 13.
  • the first laminate 12 is a laminate of a first i-type layer 12i formed on the second major surface 10b and a first conductivity type layer 12n formed on the first i-type layer 12i. It is comprised by. Similar to the third i-type layer 17i, the first i-type layer 12i is made of i-type amorphous silicon containing hydrogen.
  • the thickness of the first i-type layer 12i is not particularly limited as long as it is a thickness that does not substantially contribute to power generation.
  • the thickness of the first i-type layer 12i can be, for example, about several nm to 25 nm.
  • the first conductivity type layer 12n is doped with an n-type dopant, like the third conductivity type layer 17n, and has the n-type conductivity type, like the base substrate 10.
  • the first conductivity type layer 12n is made of n-type amorphous silicon containing hydrogen.
  • the thickness of the first conductivity type layer 12n is not particularly limited. The thickness of the first conductivity type layer 12n can be, for example, about 2 nm to 50 nm.
  • the second insulating layer 18 is formed on the first stacked body 12.
  • the second insulating layer 18 is not provided in the third region W3 corresponding to the central portion in the x direction in the first region W1, but is provided in the fourth region W4 corresponding to both ends of the third region W3.
  • the width of the fourth region W4 where the second insulating layer 18 is formed can be, for example, about 1 / of the width of the first region W1.
  • the width of the third region W3 where the second insulating layer 18 is not provided is not particularly limited, and can be, for example, about 1/3 of the width of the first region W1.
  • the material of the second insulating layer 18 is not particularly limited.
  • the second insulating layer 18 can be formed of, for example, silicon oxide, silicon nitride, silicon oxynitride, or the like.
  • the second insulating layer 18 is preferably formed of silicon nitride.
  • the second insulating layer 18 preferably contains hydrogen.
  • the second stacked body 13 is formed on the second main surface 10b on the end of the second region W2 where the first stacked body 12 is not provided and the fourth region W4 where the second insulating layer 18 is provided. . Therefore, both end portions of the second stacked body 13 are provided so as to overlap with the first stacked body 12 in the height direction (z direction).
  • the second laminate 13 is a laminate of a second i-type layer 13i formed on the second major surface 10b and a second conductivity type layer 13p formed on the second i-type layer 13i. Consists of.
  • the second i-type layer 13i is made of i-type amorphous silicon containing hydrogen.
  • the thickness of the second i-type layer 13i is not particularly limited as long as it is a thickness that does not substantially contribute to power generation.
  • the thickness of the second i-type layer 13i can be, for example, about several nm to 25 nm.
  • the second conductivity type layer 13p is an amorphous semiconductor layer to which a p-type dopant is added and has a p-type conductivity type.
  • the second conductivity type layer 13p is made of p-type amorphous silicon containing hydrogen.
  • the thickness of the second conductivity type layer 13p is not particularly limited. The thickness of the second conductivity type layer 13p can be, for example, about 2 nm to 50 nm.
  • the second i-type made of amorphous silicon having a thickness that does not substantially contribute to power generation is provided between the crystalline base substrate 10 and the second conductivity type layer 13p.
  • a heterojunction provided with the layer 13i is formed.
  • n-side electrode 14 that collects electrons is formed on the first conductivity type layer 12n.
  • a p-side electrode 15 that collects holes is formed on the second conductivity type layer 13p. Grooves 31 and 32 are formed between the n-side electrode 14 and the p-side electrode 15. Therefore, the n-side electrode 14 and the p-side electrode 15 are separated by the grooves 31 and 32, and both electrodes are electrically insulated.
  • Each of the n-side electrode 14 and the p-side electrode 15 is not particularly limited as long as it can collect carriers.
  • the n-side electrode 14 and the p-side electrode 15 are configured by a stacked body of four conductive layers from the first conductive layer 19a to the fourth conductive layer 19d.
  • the first conductive layer 19a is made of, for example, tin oxide (SnO 2 ), zinc oxide (ZnO), indium tin oxide (ITO), etc., tin (Sn), antimony (Sb), fluorine (F), aluminum (Al). It is formed of a transparent conductive oxide (TCO) doped with the like. In the present embodiment, the first conductive layer 19a is formed of indium tin oxide. The thickness of the first conductive layer 19a can be, for example, about 50 nm to 100 nm.
  • the second conductive layer 19b to the fourth conductive layer 19d are conductive materials including metals such as copper (Cu) and tin (Sn). However, it is not limited to this, It is good also as other metals, such as gold
  • the second conductive layer 19b and the third conductive layer 19c are made of copper, and the fourth conductive layer 19d is made of tin.
  • the thicknesses of the second conductive layer 19b, the third conductive layer 19c, and the fourth conductive layer 19d can be about 50 nm to 1000 nm, about 10 ⁇ m to 20 ⁇ m, and about 1 ⁇ m to 5 ⁇ m, respectively.
  • the formation method of the first conductive layer 19a to the fourth conductive layer 19d is not particularly limited, and can be formed by, for example, a thin film formation method such as sputtering or chemical vapor deposition (CVD), a plating method, or the like.
  • the first conductive layer 19a and the second conductive layer 19b are formed by a thin film forming method
  • the third conductive layer 19c and the fourth conductive layer 19d are formed by a plating method.
  • the third conductive layer 19c and the fourth conductive layer 19d are also referred to as “plating layers”.
  • the thickness of the plating layer formed on the second conductive layer 19b is not uniform due to the difference in the density of the electric field lines depending on the location.
  • the density of electric lines of force in the outer peripheral region C1 is higher than that in the inner region C2. Therefore, the third conductive layer 19c in the outer peripheral region C1 is easily formed thicker than the third conductive layer 19c in the inner region C2.
  • the third conductive layer 19c in the outer peripheral region C1 extends not only in the thickness direction but also in the horizontal direction as shown in FIG. Formed as follows. Therefore, the n-side electrode 14 provided on the outer peripheral region C1, the first than the width W A1 of the conductive layer 19a and the second conductive layer 19b, the third conductive layer 19c and a fourth that is deposited by a plating underlying width W B1 of the conductive layer 19d is increased.
  • the width W A2 of the first conductive layer 19a and the second conductive layer 19b of the base is comparable third conductive layer 19c and the fourth conductive layer 19d which is formed by plating It becomes.
  • the solar cell 70 further includes grooves 31 and 32.
  • the grooves 31 and 32 are provided between the n-side electrode 14 and the p-side electrode 15 to separate and electrically insulate both electrodes.
  • the widths of the grooves 31 and 32 differ depending on whether the formed region is the outer peripheral region C1 or the inner region C2.
  • the groove 31 provided in the outer peripheral area C1 is wider than the groove 32 provided in the inner area C2.
  • the width W51 of the groove 31 in the outer peripheral area C1 is provided to be about 1.1 to 2 times the width W52 of the groove 32 in the inner area C2.
  • the width W51 of the groove 31 in the outer peripheral region C1 can be about 150 ⁇ m
  • the width W52 of the groove 32 in the inner region C2 can be about 90 ⁇ m.
  • the width of the groove here refers to the distance between the n-side electrode 14 and the p-side electrode 15 separated by the groove, and the distance in the direction in which the n-side electrode 14 and the p-side electrode 15 are separated. .
  • the width in the x direction intersecting the y direction in which the finger electrodes 14b and 15b extend is shown.
  • the width in the y direction intersecting the bus bar electrode 14a is shown.
  • the width W51 of the groove 31 in the outer peripheral region C1 where the plating layer spreads in the horizontal direction and is easily formed is widened. Thereby, it can prevent that the adjacent n side electrode 14 and the p side electrode 15 contact and short-circuit. Thereby, the reliability of the solar cell 70 can be improved.
  • WA A2 in the inner region C2 is set to be greater than the width W A1 in the outer peripheral region C1 with respect to the first conductive layer 19a and the second conductive layer 19b serving as the base. Can be wide.
  • the widths W B1 and W B2 of the n-side electrode 14 in the outer peripheral region C1 and the inner region C2 are approximately the same. can do.
  • the width of the p-side electrode 15 can be made approximately the same in the outer peripheral region C1 and the inner region C2.
  • the base substrate 10 shown in FIG. 3 is prepared, and the first main surface 10a and the second main surface 10b of the base substrate 10 are cleaned.
  • the base substrate 10 can be cleaned using, for example, a hydrofluoric acid (HF) aqueous solution. In this cleaning process, it is preferable to form a texture structure on the first main surface 10a.
  • HF hydrofluoric acid
  • an i-type amorphous semiconductor layer to be the third i-type layer 17i and an n-type amorphous semiconductor layer to be the third conductivity type layer 17n are formed on the first major surface 10a of the base substrate 10.
  • the i-type amorphous semiconductor layer 21 and the n-type amorphous semiconductor layer 22 are formed on the second main surface 10 b of the base substrate 10.
  • the formation method of each of the third i-type layer 17i, the third conductivity type layer 17n, the i-type amorphous semiconductor layer 21, and the n-type amorphous semiconductor layer 22 is not particularly limited. It can be formed by the chemical vapor deposition (CVD) method.
  • an insulating layer to be the first insulating layer 16 is formed on the third conductivity type layer 17n, and an insulating layer 23 is formed on the n-type amorphous semiconductor layer 22.
  • the formation method of the 1st insulating layer 16 and the insulating layer 23 is not specifically limited, For example, it can form by thin film formation methods, such as sputtering method and CVD method.
  • the insulating layer 23 is etched to remove a part of the insulating layer 23. Specifically, a portion of the insulating layer 23 located in the second region W2 where the p-type semiconductor layer is bonded to the base substrate 10 in a later step is removed.
  • the insulating layer 23 can be etched using an acidic etching solution such as a hydrofluoric acid aqueous solution when the insulating layer 23 is made of silicon oxide, silicon nitride, or silicon oxynitride.
  • the i-type amorphous semiconductor layer 21 and the n-type amorphous semiconductor layer 22 are etched using an alkaline etchant. By etching, portions of the i-type amorphous semiconductor layer 21 and the n-type amorphous semiconductor layer 22 located in the second region not covered with the insulating layer 23 are removed. As a result, the second region W2 in which the insulating layer 23 is not provided above the second main surface 10b is exposed. Note that the region where the first stacked body 12 remains is the first region W1.
  • an i-type amorphous semiconductor layer 24 is formed so as to cover the second major surface 10 b, and a p-type amorphous semiconductor layer 25 is formed on the i-type amorphous semiconductor layer 24.
  • the formation method of the i-type amorphous semiconductor layer 24 and the p-type amorphous semiconductor layer 25 is not particularly limited, but can be formed by a thin film formation method such as a CVD method, for example.
  • the second i-type layer 13 i is formed from the i-type amorphous semiconductor layer 24, and the second conductivity type layer 13 p is formed from the p-type amorphous semiconductor layer 25.
  • the insulating layer 23 is etched. Specifically, the portion where the insulating layer 23 is exposed is removed from above the second i-type layer 13i and the second conductivity type layer 13p by etching. Thus, an opening is formed in the insulating layer 23 to expose the first conductivity type layer 12n, and the second insulating layer 18 is formed from the insulating layer 23. The region where the insulating layer 23 is removed becomes the third region W3, and the region where the second insulating layer 18 remains becomes the fourth region W4.
  • conductive layers 26 and 27 are formed on the first conductive type layer 12n and the second conductive type layer 13p.
  • the conductive layer 26 is a transparent electrode layer such as indium tin oxide (ITO), and the conductive layer 27 is a metal electrode layer formed of a metal or alloy such as copper (Cu).
  • the conductive layers 26 and 27 are formed by a CVD method such as a plasma CVD method or a thin film formation method such as a sputtering method.
  • a portion of the conductive layers 26 and 27 located on the second insulating layer 18 is divided to form a groove 30.
  • the first conductive layer 19a and the second conductive layer 19b are formed from the conductive layers 26 and 27, and the n-type electrode and the p-side electrode are separated.
  • the conductive layers 26 and 27 can be divided by, for example, a photolithography method.
  • the groove 30 is formed so that the width of the groove 30 is widened in the outer peripheral region C1 shown in FIG. 1, while the width of the groove 30 is narrowed in the inner region C2.
  • the groove 30 having a different width depending on the region can be formed.
  • a third conductive layer 19c made of copper (Cu) and a fourth conductive layer 19d made of tin (Sn) are formed on the first conductive layer 19a and the second conductive layer 19b by a plating method. Since the density of electric lines of force in the outer peripheral region C1 is higher than that in the inner region C2 during plating, the third conductive layer 19c in the outer peripheral region C1 is formed thicker than the third conductive layer 19c in the inner region C2. Cheap. Thereby, in the outer periphery area
  • the solar cell 70 shown in FIG. 2 can be formed by the above manufacturing process.
  • the width W51 of the groove 31 in the outer peripheral region C1 is wide, even when the third conductive layer 19c is formed in a horizontal direction during plating, it is adjacent to the solar cell 70. It is possible to prevent the n-side electrode 14 and the p-side electrode 15 from contacting and short-circuiting. Thereby, the reliability of the solar cell 70 can be improved.
  • the third conductive layer in the outer peripheral region C1 is formed when the third conductive layer 19c in the inner region C2 is sufficiently thick. 19c may grow too much in the horizontal direction, and adjacent electrodes might come into contact with each other. On the other hand, if the amount of film formation is suppressed so that the electrodes provided in the outer peripheral region C1 do not come into contact with each other, the film thickness of the third conductive layer 19c in the inner region C2 may be insufficient, and the current collection efficiency may be reduced. It was.
  • the solar cell 70 in the present embodiment by providing a difference in the width of the groove according to the region, a short circuit between the electrodes in the outer peripheral region C1 without using a plating resist while maintaining a certain film thickness as an electrode. Can be prevented. Therefore, compared with the case where a plating resist is used, a yield can be raised, suppressing manufacturing cost.
  • the width W A1, W A2 of the second conductive layer 19b is, the outer peripheral region C1 and the inner region It is provided differently from C2.
  • the width W A1 of the third conductive layer 19c is grown easily outer peripheral region C1 in the horizontal direction, it is narrower than the width W A2 of the inner region C2.
  • the widths W B1 and W B2 of the n-side electrode 14 and the p-side electrode 15 can be made uniform in the outer peripheral region C1 and the inner region C2. Thereby, the current collection efficiency by the n side electrode 14 and the p side electrode 15 can be improved.
  • the solar cell 70 includes: A base substrate 10 having a main surface 10b; A first conductivity type layer 12n provided in the first region W1 on the main surface 10b; A second conductivity type layer 13p provided in a second region W2 different from the first region W1 on the main surface 10b; An n-side electrode 14 provided on the first conductivity type layer 12n; A p-side electrode 15 provided on the second conductivity type layer 13p; grooves 31 and 32 for separating the n-side electrode 14 and the p-side electrode 15 from each other.
  • the main surface 10b has an outer peripheral region C1 provided along the outer periphery of the main surface 10b, and an inner region C2 provided inside the outer peripheral region C1,
  • the grooves 31 and 32 have wider widths W51 and W52 in the direction in which the n-side electrode 14 and the p-side electrode 15 are separated in the outer peripheral region C1 than in the inner region C2.
  • FIG. 10 is a cross-sectional view showing the structure of the solar cell module 100 according to the second embodiment.
  • the solar cell module 100 is formed by connecting a plurality of the solar cells 70 shown in the first embodiment with the wiring material 72 and then sealing them with the protective substrate 40, the sealing layer 42, and the back sheet 50.
  • the solar cell module 100 includes a plurality of solar cells 70, a wiring material 72, a protective substrate 40, a sealing layer 42, and a back sheet 50.
  • the wiring member 72 connects the n-side electrode of one solar cell 70 and the p-side electrode of the other solar cell 70 among the adjacent solar cells 70. Therefore, the plurality of solar cells 70 are connected in series by the wiring member 72. Note that the solar cells 70 may be connected in parallel by the wiring member 72.
  • the protective substrate 40 and the back sheet 50 are members that protect the solar cell 70 from the external environment.
  • the protective substrate 40 provided on the light receiving surface 70a transmits light in a wavelength band that the solar cell 70 absorbs for power generation.
  • the protective substrate 40 is, for example, a glass substrate.
  • the back sheet 50 is composed of a resin substrate such as ethylene vinyl acetate copolymer (EVA), polyvinyl butyral (PVB), polyimide, or the same glass substrate as the protective substrate 40.
  • the sealing layer 42 is a resin material such as EVA, PVB, or polyimide. Thereby, while preventing the penetration
  • FIG. 11 is a cross-sectional view schematically showing the manufacturing process of the solar cell module 100.
  • a plurality of solar cells 70 are prepared, and the respective solar cells 70 are connected by the wiring material 72.
  • the first sealing layer 42a and the protective substrate 40 are disposed on the light receiving surface 70a side
  • the second sealing layer 42b and the backsheet 50 are disposed on the back surface 70b.
  • the solar cell 70 is thermocompression bonded with the protective substrate 40 and the backsheet 50 sandwiched therebetween.
  • the second sealing layer 42b softened by heating enters the groove provided in the back surface 70b of the solar cell 70 and is fused. Since the groove provided on the back surface 70b is provided so as to separate the n-side electrode and the p-side electrode formed in a comb shape, the sealing layer 42 is inserted into the groove, thereby sealing the solar cell module 100. The stopping property can be increased.
  • the solar cell module 100 in the present embodiment since the wide groove is provided in the outer peripheral region of the solar cell 70, the groove provided in the outer peripheral region is more sealed than the groove provided in the inner region. 42 is easy to enter. As a result, in the back surface 70b of the solar cell 70, the adhesion between the solar cell 70 and the sealing layer 42 can be enhanced in the outer peripheral region.
  • the sealing property of the solar cell module 100 is impaired and moisture or the like enters the inside, the solar cell module 100 often enters from the outer peripheral portion of the solar cell 70. Therefore, the reliability of the solar cell module 100 is improved by improving the adhesion of the outer peripheral region. Can be improved.
  • the solar cell module 100 in the present embodiment light incident from above the protective substrate 40 reaches the back sheet 50 without entering the light receiving surface 70a of the solar cell 70, is reflected by the back sheet 50, and enters the back surface 70b. There are things to do. Since such light passes through the gaps between the plurality of solar cells 70 and reaches the back sheet 50, the light mainly enters the outer peripheral region of the back surface 70b. The light incident on the back surface 70b is reflected mainly by the n-side electrode and the p-side electrode, but a part of the light is incident on the base substrate 10 through a groove where no electrode is provided for power generation. Contribute. Since the solar cell 70 in this embodiment is provided with a wide groove in the outer peripheral region of the back surface 70b, more light incident on the back surface 70b can contribute to power generation. Thereby, the power generation efficiency of the solar cell module 100 can be increased.
  • This solar cell module 100 includes: A plurality of solar cells 70 and a sealing layer 42 that seals the solar cells 70 are provided.
  • the solar cell 70 is A base substrate 10 having a main surface 10b; A first conductivity type layer 12n provided in the first region W1 on the main surface 10b; A second conductivity type layer 13p provided in a second region W2 different from the first region W1 on the main surface 10b; An n-side electrode 14 provided on the first conductivity type layer 12n; A p-side electrode 15 provided on the second conductivity type layer 13p; grooves 31 and 32 for separating the n-side electrode 14 and the p-side electrode 15 from each other.
  • the main surface 10b has an outer peripheral region C1 provided along the outer periphery of the main surface 10b, and an inner region C2 provided inside the outer peripheral region C1,
  • the grooves 31 and 32 have wider widths W51 and W52 in the direction in which the n-side electrode 14 and the p-side electrode 15 are separated in the outer peripheral region C1 than in the inner region C2.
  • the present invention has been described with reference to the above-described embodiments.
  • the present invention is not limited to the above-described embodiments, and the configurations of the embodiments are appropriately combined or replaced. Those are also included in the present invention.
  • Modification 1 The configuration of the solar cell 70 in Modification 1 will be described in detail with reference to FIG.
  • FIG. 12 is a cross-sectional view showing the structure of the solar cell 70 in the first modification.
  • the solar cell 70 according to the first modification is different from the solar cell 70 according to the first embodiment described above in that the widths of the fourth regions W41 and W42 where the second insulating layer 18 is provided are different between the outer peripheral region C1 and the inner region C2. Is different.
  • a description will be given focusing on differences from the first embodiment.
  • the widths of the fourth regions W41 and W42 are different between the outer peripheral region C1 and the inner region C2.
  • the second insulating layer 18 in the outer peripheral region C ⁇ b> 1 is provided with a wide fourth region W ⁇ b> 41 corresponding to the width W ⁇ b> 51 of the groove 31.
  • the second insulating layer 18 in the inner region C ⁇ b> 2 is provided with the fourth region W ⁇ b> 42 having a narrow width corresponding to the width W ⁇ b> 52 of the groove 32.
  • connect can be expanded in the inner side area
  • the current collection efficiency of the n-side electrode 14 can be increased, and the power generation efficiency of the solar cell 70 can be increased.
  • the solar cell 70 may further include an insulating layer 18 provided between the first conductivity type layer 12n and the second conductivity type layer 13p.
  • the grooves 31 and 32 may be disposed at positions where the insulating layer 18 is provided.
  • the insulating layer 18 may be provided wider in the direction in which the n-side electrode 14 and the p-side electrode 15 are separated in the outer peripheral region C1 than in the inner region C2.
  • Modification 2 The configuration of the solar cell 70 in Modification 2 will be described in detail with reference to FIG.
  • FIG. 12 is a cross-sectional view showing the structure of the solar cell 70 in Modification 2.
  • the solar cell 70 in the second modification is similar to the first modification described above in that the widths of the fourth regions W41 and W42 where the second insulating layer 18 is provided are different between the outer peripheral region C1 and the inner region C2. It is different from the solar cell 70 in the first embodiment. Furthermore, the second modification differs from the solar cell 70 in the first modification described above in that the widths of the first regions W11 and W12 in which the first stacked body 12 is provided are different between the outer peripheral region C1 and the inner region C2. .
  • the difference from the first embodiment and the first modification will be mainly described.
  • the first laminated body 12 in the modified example 2 has a different width depending on whether the positions of the first regions W11 and W12 provided are the outer peripheral region C1 or the inner region C2. Specifically, the first stacked body 12 in the outer peripheral region C ⁇ b> 1 is provided with a width of the first region W ⁇ b> 11 corresponding to the width W ⁇ b> 51 of the groove 31. On the other hand, the first stacked body 12 in the inner region C ⁇ b> 2 is provided with a width of the first region W ⁇ b> 12 corresponding to the width W ⁇ b> 52 of the groove 32.
  • region W31 and W32 where the n side electrode 14 and the 1st conductivity type layer 12n contact can be equalize
  • the current collection efficiency of the electrode 14 can be increased.
  • a decrease in current collection efficiency can be suppressed.
  • the n-side electrode 14 provided in the outer peripheral region C1 has a thicker third conductive layer 19c due to the location dependence of the plating amount, and therefore has a current collecting capability than the n-side electrode 14 provided in the inner region C2. high. Therefore, in accordance with the current collection capability of the n-side electrode 14, the width of the first region W11 is increased in the outer peripheral region C1 to increase the amount of power generation, while the width of the first region W12 is increased in the inner region C2. Narrow the power generation amount.
  • the current collection capability can be increased by changing the widths of the first regions W11 and W12 in accordance with the current collection capability of the n-side electrode 14. Thereby, the power generation efficiency of the solar cell 70 can be raised.
  • the width of the second region W2 where the second stacked body 13 is provided may be changed between the outer peripheral region C1 and the inner region C2.
  • the width of the second region W2 may be made wider than the inner region C2.
  • the groove width is changed between the outer peripheral region C1 and the inner region C2.
  • the width of the groove provided in the outer peripheral region C1 is changed according to the distance from the outer periphery. It is good. For example, for the plurality of grooves provided in the outer peripheral region C1, the width of the groove is increased as the distance from the outer periphery is shorter, and the width of the groove is decreased as the distance from the outer periphery is longer.
  • the width of the groove provided in the inner region C2 is constant regardless of the distance from the outer periphery.
  • the density of the lines of electric force generated by the electric field applied during plating is constant in the inner region C2, whereas in the outer peripheral region C1, the density increases as it approaches the outer periphery. Therefore, while the plating layer is formed with a constant film thickness in the inner region C2, the film thickness of the plating layer gradually increases in the outer peripheral region C1 and tends to spread in the horizontal direction as it approaches the outer periphery. Therefore, in the outer peripheral region C1, the width of the plating layer can be made uniform regardless of the location by increasing the width of the groove as it approaches the outer periphery. As a result, it is possible to prevent adjacent electrodes from coming into contact with each other and short-circuiting, and increase the current collection efficiency by the electrodes.
  • the grooves 31 and 32 may be provided with wider widths W51 and W52 in a direction in which the n-side electrode 14 and the p-side electrode 15 are separated from each other as the outer periphery of the main surface is approached.
  • the grooves 31 and 32 have widths W51 and 52 in a direction in which the n-side electrode 14 and the p-side electrode 15 are separated from each other in the outer peripheral region C1 according to the distance from the outer periphery, while The widths W51 and W52 in the direction in which the p-side electrode 15 is separated may be determined regardless of the distance from the outer periphery.
  • the reliability of solar cells and solar cell modules can be increased.

Landscapes

  • Photovoltaic Devices (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)

Abstract

　太陽電池７０は、主面を有するベース基板１０と、主面上の第１領域Ｗ１に設けられる第１導電型層１２ｎと、主面上の第１領域Ｗ１とは異なる第２領域Ｗ２に設けられる第２導電型層１３ｐと、第１導電型層１２ｎの上に設けられるｎ側電極１４と、第２導電型層１３ｐの上に設けられるｐ側電極１５と、ｎ側電極１４とｐ側電極１５の間を分離する溝３１、３２と、を備える。主面は、当該主面の外周に沿って設けられる外周領域Ｃ１と、外周領域Ｃ１の内側に設けられる内側領域Ｃ２とを有し、溝３１、３２は、内側領域Ｃ２よりも外周領域Ｃ１において、ｎ側電極１４とｐ側電極１５が離間する方向の幅Ｗ５１、Ｗ５２が広く設けられる。

Description

太陽電池および太陽電池モジュール
　本発明は、太陽電池に関し、特に裏面接合型の太陽電池に関する。
　発電効率の高い太陽電池として、光が入射する受光面に対向する裏面にｎ型領域およびｐ型領域の双方が形成された裏面接合型の太陽電池がある。裏面接合型の太陽電池では、発電した電力を取り出すためのｎ側電極とｐ側電極の双方が裏面側に設けられる。ｎ側電極およびｐ側電極は、めっき法により成膜されるめっき層を含む（例えば、特許文献１参照）。
特開２０１２－１８２１６８号公報
　裏面接合型の太陽電池では、裏面側に設けられるｎ側電極とｐ側電極との間を分離しつつ、集電効率を高めた電極構造とすることが望ましい。
　本発明はこうした状況に鑑みてなされたものであり、その目的は、信頼性を高めた太陽電池および太陽電池モジュールを提供することにある。
　上記課題を解決するために、本発明のある態様の太陽電池は、主面を有するベース基板と、主面上の第１領域に設けられる第１導電型層と、主面上の第１領域とは異なる第２領域に設けられる第２導電型層と、第１導電型層の上に設けられるｎ側電極と、第２導電型層の上に設けられるｐ側電極と、ｎ側電極とｐ側電極の間を分離する溝と、を備える。主面は、当該主面の外周に沿って設けられる外周領域と、外周領域の内側に設けられる内側領域とを有する。溝は、内側領域よりも外周領域において、ｎ側電極とｐ側電極が離間する方向の幅が広く設けられる。
　本発明の別の態様は、太陽電池モジュールである。この太陽電池モジュールは、複数の太陽電池と、太陽電池を封止する封止層と、を備える。太陽電池は、主面を有するベース基板と、主面上の第１領域に設けられる第１導電型層と、主面上の第１領域とは異なる第２領域に設けられる第２導電型層と、第１導電型層の上に設けられるｎ側電極と、第２導電型層の上に設けられるｐ側電極と、ｎ側電極とｐ側電極の間を分離する溝と、を備える。主面は、当該主面の外周に沿って設けられる外周領域と、外周領域の内側に設けられる内側領域とを有する。溝は、内側領域よりも外周領域において、ｎ側電極とｐ側電極が離間する方向の幅が広く設けられる。
　本発明によれば、信頼性を高めた太陽電池および太陽電池モジュールを提供することができる。
第１の実施形態における太陽電池を示す平面図である。 第１の実施形態における太陽電池の構造を示す断面図である。 太陽電池の製造工程を概略的に示す断面図である。 太陽電池の製造工程を概略的に示す断面図である。 太陽電池の製造工程を概略的に示す断面図である。 太陽電池の製造工程を概略的に示す断面図である。 太陽電池の製造工程を概略的に示す断面図である。 太陽電池の製造工程を概略的に示す断面図である。 太陽電池の製造工程を概略的に示す断面図である。 第２の実施形態に係る太陽電池モジュールの構造を示す断面図である。 太陽電池モジュールの製造工程を概略的に示す断面図である。 変形例１における太陽電池の構造を示す断面図である。 変形例２における太陽電池の構造を示す断面図である。
　以下、図面を参照しながら、本発明を実施するための形態について詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。
　本発明を具体的に説明する前に、概要を述べる。本発明の実施形態は、裏面接合型の太陽電池およびそれを用いた太陽電池モジュールであり、太陽電池が発電した電力を取り出すための電極が、光が主に入射する受光面に対向する裏面に設けられる。裏面に設けられるｎ側電極およびｐ側電極は、互いに間挿し合うように櫛歯状に形成される。ｎ側電極とｐ側電極の間には、両電極を分離するための溝が設けられる。本実施形態では、両電極の間に設けられる溝の幅が、裏面の外周に近い領域では広く、裏面の中心部では狭くなるように溝を設ける。電極をめっき法で形成する場合、裏面の外周に近い領域では中心部と比べて金属膜が厚くなりやすいためである。本実施形態では、めっきが厚くなりやすい外周部における溝の幅を広くすることで、めっきで形成される電極同士が接触して短絡することを防ぐ。これにより、太陽電池の信頼性を高める。
（第１の実施形態）
　本実施形態における太陽電池７０の構成について、図１、図２を参照しながら詳細に説明する。
　図１は、第１の実施形態における太陽電池７０を示す平面図である。
　太陽電池７０は、裏面７０ｂに設けられるｎ側電極１４と、ｐ側電極１５を備える。ｎ側電極１４は、第１方向（ｘ方向）に延びるバスバー電極１４ａと、第１方向に交差する第２方向（ｙ方向）に延びる複数のフィンガー電極１４ｂとを含む櫛歯状に形成される。同様に、ｐ側電極１５は、ｘ方向に延びるバスバー電極１５ａと、ｙ方向に延びる複数のフィンガー電極１５ｂとを含む櫛歯状に形成される。ｎ側電極１４およびｐ側電極１５は、それぞれの櫛歯が噛み合って互いに間挿し合うように形成される。なお、ｎ側電極１４及びｐ側電極１５のそれぞれは、複数のフィンガーのみにより構成され、バスバーを有さないバスバーレス型の電極であってもよい。
　裏面７０ｂは、外周領域Ｃ１と、内側領域Ｃ２を有する。外周領域Ｃ１は、裏面７０ｂの外周に近い領域であり、例えば、外周から５ｍｍ～１０ｍｍ程度の幅を有する領域である。内側領域Ｃ２は、外周領域Ｃ１の内側の領域である。本実施形態では、ｎ側電極１４とｐ側電極１５の間を分離するように設けられる溝３１、３２、３３の幅が、外周領域Ｃ１と内側領域Ｃ２とで異なる。詳細は図２を用いて後述するが、外周領域Ｃ１に設けられる溝３１、３３は、内側領域Ｃ２に設けられる溝３２よりも幅が広くなるように形成される。
　図２は、第１の実施形態における太陽電池７０の構造を示す断面図である。図２は、図１のＡ－Ａ線断面を示す図であり、外周領域Ｃ１に設けられる溝３１および内側領域Ｃ２に設けられる溝３２の構造を示す。
　太陽電池７０は、ベース基板１０と、第１導電型層１２ｎと、第１のｉ型層１２ｉと、第２導電型層１３ｐと、第２のｉ型層１３ｉと、第１絶縁層１６、第３導電型層１７ｎ、第３のｉ型層１７ｉ、第２絶縁層１８、電極層１９を備える。電極層１９は、ｎ側電極１４またはｐ側電極１５を構成する。太陽電池７０は、ヘテロ接合を有する裏面接合型の太陽電池である。
　ベース基板１０は、受光面７０ａ側に設けられる第１主面１０ａと、裏面７０ｂ側に設けられる第２主面１０ｂを有する。ベース基板１０は、第１主面１０ａに入射される光を吸収し、キャリアとして電子および正孔を生成する。ベース基板１０は、ｎ型またはｐ型の導電型を有する結晶性半導体基板により構成される。結晶性半導体基板の具体例としては、例えば、単結晶シリコン基板、多結晶シリコン基板などの結晶シリコン（Ｓｉ）基板が挙げられる。
　本実施形態では、ベース基板１０がｎ型の単結晶シリコン基板により構成される場合を示す。なお、太陽電池は、ベース基板として結晶性半導体基板以外の半導体基板により構成することができる。例えば、ガリウム砒素（ＧａＡｓ）やインジウム燐（ＩｎＰ）などからなる化合物半導体基板を用いてもよい。
　ここで、受光面７０ａとは、太陽電池７０において主に光（太陽光）が入射される主面を意味し、具体的には、太陽電池７０に入射される光の大部分が入射される面である。一方、裏面７０ｂとは、受光面７０ａに対向する他方の主面を意味する。
　ベース基板１０の第１主面１０ａの上には、実質的に真性な非晶質半導体（以下、真性な半導体を「ｉ型層」ともいう）で構成される第３のｉ型層１７ｉが設けられる。本実施形態における第３のｉ型層１７ｉは、水素（Ｈ）を含むｉ型の非晶質シリコンにより形成される。第３のｉ型層１７ｉの厚みは、発電に実質的に寄与しない程度の厚みである限りにおいて特に限定されない。第３のｉ型層１７ｉの厚みは、例えば、数ｎｍ～２５ｎｍ程度とすることができる。
　なお、本実施形態において、「非晶質半導体」には、微結晶半導体を含むものとする。微結晶半導体とは、非晶質半導体中に半導体結晶が析出している半導体をいう。
　第３のｉ型層１７ｉの上には、ベース基板１０と同じ導電型を有する第３導電型層１７ｎが形成されている。第３導電型層１７ｎは、ｎ型のドーパントが添加されており、ｎ型の導電型を有する非晶質半導体層である。本実施形態では、第３導電型層１７ｎは、水素を含むｎ型非晶質シリコンからなる。第３導電型層１７ｎの厚みは、特に限定されない。第３導電型層１７ｎの厚みは、例えば、２ｎｍ～５０ｎｍ程度とすることができる。
　第３導電型層１７ｎの上には、反射防止膜としての機能と保護膜としての機能とを兼ね備える第１絶縁層１６が形成されている。第１絶縁層１６は、例えば、酸化シリコン（ＳｉＯ２)、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）などにより形成することができる。第１絶縁層１６の厚みは、反射防止膜としての反射防止特性などに応じて適宜設定することができる。第１絶縁層１６の厚みは、例えば８０ｎｍ～１０００ｎｍ程度とすることができる。
　なお、上記の第３のｉ型層１７ｉ、第３導電型層１７ｎ及び第１絶縁層１６の積層構造は、ベース基板１０のパッシベーション層としての機能及び反射防止膜としての機能を有する。
　ベース基板１０の第２主面１０ｂの上には、第１積層体１２と第２積層体１３とが形成される。第１積層体１２および第２積層体１３はそれぞれ、ｎ側電極１４およびｐ側電極１５に対応するように櫛歯状に形成され、互いに間挿し合うように形成される。このため、第１積層体１２が設けられる第１領域Ｗ１と、第２積層体１３が設けられる第２領域Ｗ２は、第２主面１０ｂ上において、ｘ方向に交互に配列される。また、ｘ方向に隣接する第１積層体１２と第２積層体１３は接触して設けられる。したがって、本実施形態では、第１積層体１２および第２積層体１３によって、第２主面１０ｂの実質的に全体が被覆される。
　第１積層体１２は、第２主面１０ｂの上に形成される第１のｉ型層１２ｉと、第１のｉ型層１２ｉの上に形成される第１導電型層１２ｎとの積層体により構成されている。第１のｉ型層１２ｉは、上記の第３のｉ型層１７ｉと同様に、水素を含むｉ型の非晶質シリコンからなる。第１のｉ型層１２ｉの厚みは、発電に実質的に寄与しない程度の厚みである限りにおいて特に限定されない。第１のｉ型層１２ｉの厚みは、例えば、数ｎｍ～２５ｎｍ程度とすることができる。
　第１導電型層１２ｎは、上記第３導電型層１７ｎと同様に、ｎ型のドーパントが添加されており、ベース基板１０と同様に、ｎ型の導電型を有する。具体的には、本実施形態では、第１導電型層１２ｎは、水素を含むｎ型非晶質シリコンからなる。第１導電型層１２ｎの厚みは、特に限定されない。第１導電型層１２ｎの厚みは、例えば、２ｎｍ～５０ｎｍ程度とすることができる。
　第１積層体１２の上には、第２絶縁層１８が形成される。第２絶縁層１８は、第１領域Ｗ１のうちｘ方向の中央部に相当する第３領域Ｗ３には設けられず、第３領域Ｗ３を残した両端に相当する第４領域Ｗ４に設けられる。第２絶縁層１８が形成される第４領域Ｗ４の幅は、例えば、第１領域Ｗ１の幅の約１／３程度とすることができる。第２絶縁層１８が設けられない第３領域Ｗ３の幅も特に限定されず、例えば、第１領域Ｗ１の幅の約１／３程度とすることができる。
　第２絶縁層１８の材質は、特に限定されない。第２絶縁層１８は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコンなどにより形成することができる。なかでも、第２絶縁層１８は、窒化シリコンにより形成されていることが好ましい。また、第２絶縁層１８は、水素を含んでいることが好ましい。
　第２積層体１３は、第２主面１０ｂのうち第１積層体１２が設けられない第２領域Ｗ２と、第２絶縁層１８が設けられる第４領域Ｗ４の端部の上に形成される。このため、第２積層体１３の両端部は、第１積層体１２と高さ方向（ｚ方向）に重なって設けられる。
　第２積層体１３は、第２主面１０ｂの上に形成される第２のｉ型層１３ｉと、第２のｉ型層１３ｉの上に形成される第２導電型層１３ｐとの積層体により構成される。
　第２のｉ型層１３ｉは、水素を含むｉ型の非晶質シリコンからなる。第２のｉ型層１３ｉの厚みは、発電に実質的に寄与しない程度の厚みである限りにおいて特に限定されない。第２のｉ型層１３ｉの厚みは、例えば、数ｎｍ～２５ｎｍ程度とすることができる。
　第２導電型層１３ｐは、ｐ型のドーパントが添加されており、ｐ型の導電型を有する非晶質半導体層である。具体的には、本実施形態では、第２導電型層１３ｐは、水素を含むｐ型の非晶質シリコンからなる。第２導電型層１３ｐの厚みは、特に限定されない。第２導電型層１３ｐの厚みは、例えば、２ｎｍ～５０ｎｍ程度とすることができる。
　このように、本実施形態では、結晶性のベース基板１０と第２導電型層１３ｐとの間には、実質的に発電に寄与しない程度の厚みの非晶質シリコンからなる第２のｉ型層１３ｉが設けられたヘテロ接合が構成される。このようなヘテロ接合を採用することにより、ベース基板１０と第２積層体１３との接合界面におけるキャリアの再結合を抑制することができる。その結果、光電変換効率の向上を図ることができる。
　第１導電型層１２ｎの上には、電子を収集するｎ側電極１４が形成される。一方、第２導電型層１３ｐの上には、正孔を収集するｐ側電極１５が形成される。ｎ側電極１４とｐ側電極１５の間には溝３１、３２が形成される。したがって、ｎ側電極１４とｐ側電極１５は溝３１、３２により分離され、両電極は電気的に絶縁される。
　ｎ側電極１４およびｐ側電極１５のそれぞれは、キャリアを収集できるものである限りにおいて特に限定されない。本実施形態においては、ｎ側電極１４およびｐ側電極１５は、第１導電層１９ａから第４導電層１９ｄの４層の導電層の積層体により構成される。
　第１導電層１９ａは、例えば、酸化錫（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、インジウム錫酸化物（ＩＴＯ）等に錫（Ｓｎ）、アンチモン（Ｓｂ）、フッ素（Ｆ）、アルミニウム（Ａｌ）等をドープした透明導電性酸化物（ＴＣＯ）により形成される。本実施形態では、第１導電層１９ａは、インジウム錫酸化物により形成される。第１導電層１９ａの厚みは、例えば、５０ｎｍ～１００ｎｍ程度とすることができる。
　第２導電層１９ｂから第４導電層１９ｄは、銅（Ｃｕ）、錫（Ｓｎ）などの金属を含む導電性の材料である。ただし、これに限定されるものでなく、金（Ａｕ）、銀（Ａｇ）等の他の金属、他の導電性材料、又はそれらの組み合わせとしてもよい。本実施形態では、第２導電層１９ｂおよび第３導電層１９ｃは、銅により形成され、第４導電層１９ｄは、錫により形成される。第２導電層１９ｂ、第３導電層１９ｃ、第４導電層１９ｄの厚さはそれぞれ、５０ｎｍ～１０００ｎｍ程度、１０μｍ～２０μｍ程度、１μｍ～５μｍ程度とすることができる。
　第１導電層１９ａから第４導電層１９ｄの形成方法は特に限定されず、例えば、スパッタリングや化学気相成長（ＣＶＤ）などの薄膜形成方法や、めっき法などにより形成することができる。本実施形態では、第１導電層１９ａおよび第２導電層１９ｂは、薄膜形成法により形成され、第３導電層１９ｃおよび第４導電層１９ｄは、めっき法により形成される。以下、第３導電層１９ｃおよび第４導電層１９ｄを「めっき層」ともいう。
　めっき法により第３導電層１９ｃおよび第４導電層１９ｄを形成する場合、場所による電気力線の密度の違いにより、第２導電層１９ｂの上に形成されるめっき層の膜厚が均一とならないことがある。本実施形態においては、めっきのために下地となる第２導電層１９ｂに電圧を印加すると、内側領域Ｃ２と比べて外周領域Ｃ１における電気力線の密度が高くなる。そのため、内側領域Ｃ２における第３導電層１９ｃと比べて、外周領域Ｃ１における第３導電層１９ｃは厚く形成されやすい。
　このとき、内側領域Ｃ２における第３導電層１９ｃの膜厚を厚くしようとすると、図２に示すように、外周領域Ｃ１における第３導電層１９ｃは、厚さ方向のみならず水平方向にも広がるように形成される。このため、外周領域Ｃ１に設けられるｎ側電極１４では、下地となる第１導電層１９ａおよび第２導電層１９ｂの幅ＷＡ１よりも、めっきで成膜される第３導電層１９ｃおよび第４導電層１９ｄの幅ＷＢ１が大きくなる。一方、内側領域Ｃ２では、下地の第１導電層１９ａおよび第２導電層１９ｂの幅ＷＡ２と、めっきで成膜される第３導電層１９ｃおよび第４導電層１９ｄの幅ＷＢ２は同程度となる。
　太陽電池７０は、さらに溝３１、３２を備える。溝３１、３２は、ｎ側電極１４とｐ側電極１５の間に設けられ、両電極を分離するとともに電気的に絶縁する。溝３１、３２は、形成される領域が外周領域Ｃ１であるか内側領域Ｃ２であるかに応じてその幅が異なる。外周領域Ｃ１に設けられる溝３１は、内側領域Ｃ２に設けられる溝３２と比べて、その幅が広く設けられる。例えば、外周領域Ｃ１の溝３１の幅Ｗ５１は、内側領域Ｃ２の溝３２の幅Ｗ５２に対して１．１倍～２倍程度の幅となるように設けられる。本実施形態では、例えば、外周領域Ｃ１の溝３１の幅Ｗ５１を１５０μｍ程度とし、内側領域Ｃ２の溝３２の幅Ｗ５２を９０μｍ程度とすることができる。
　なお、ここでいう溝の幅とは、溝によって分離されるｎ側電極１４とｐ側電極１５との間隔のことをいい、ｎ側電極１４とｐ側電極１５が離間する方向の距離をいう。図１に示すように、隣接するフィンガー電極１４ｂ、１５ｂの間を分離する溝３１、３２においては、フィンガー電極１４ｂ、１５ｂが延びるｙ方向に交差するｘ方向の幅を示す。一方で、バスバー電極１４ａとフィンガー電極１５ｂの間を分離する溝３３においては、バスバー電極１４ａに交差するｙ方向の幅を示す。
　本実施形態では、めっき層が水平方向に広がって成膜されやすい外周領域Ｃ１における溝３１の幅Ｗ５１を広くしている。これにより、隣接するｎ側電極１４とｐ側電極１５とが接触して短絡してしまうことを防ぐことができる。これにより、太陽電池７０の信頼性を高めることができる。
　また、溝３１、３２の幅Ｗ５１、Ｗ５２に差を設けることで、下地となる第１導電層１９ａおよび第２導電層１９ｂについて、外周領域Ｃ１における幅ＷＡ１よりも内側領域Ｃ２におけるＷＡ２を広くすることができる。これにより、第２導電層１９ｂの上に形成されるめっき層の成膜量が異なったとしても、外周領域Ｃ１と内側領域Ｃ２とでｎ側電極１４の幅ＷＢ１、ＷＢ２を同程度にすることができる。同様に、ｐ側電極１５の幅についても外周領域Ｃ１と内側領域Ｃ２とで同程度にすることができる。これにより、フィンガー電極１４ｂ、１５ｂの幅を場所によらずに均一化することができ、太陽電池７０における集電効率を高めることができる。
　次に、図３～図９を主として参照しながら、本実施形態の太陽電池７０の製造方法について説明する。
　まず、図３に示すベース基板１０を用意し、ベース基板１０の第１主面１０ａおよび第２主面１０ｂの洗浄を行う。ベース基板１０の洗浄は、例えば、フッ酸（ＨＦ）水溶液などを用いて行うことができる。なお、本洗浄工程にて、第１主面１０ａにテクスチャ構造を形成しておくことが好ましい。
　次に、ベース基板１０の第１主面１０ａの上に、第３のｉ型層１７ｉとなるｉ型非晶質半導体層と、第３導電型層１７ｎとなるｎ型非晶質半導体層を形成する。また、ベース基板１０の第２主面１０ｂの上に、ｉ型非晶質半導体層２１とｎ型非晶質半導体層２２とを形成する。第３のｉ型層１７ｉ、第３導電型層１７ｎ、ｉ型非晶質半導体層２１、ｎ型非晶質半導体層２２のそれぞれの形成方法は、特に限定されないが、例えば、プラズマＣＶＤ法等の化学気相成長（ＣＶＤ）法により形成することができる。
　次に、第３導電型層１７ｎの上に第１絶縁層１６となる絶縁層を形成すると共に、ｎ型非晶質半導体層２２の上に絶縁層２３を形成する。なお、第１絶縁層１６、絶縁層２３の形成方法は特に限定されないが、例えば、スパッタリング法やＣＶＤ法等の薄膜形成法などにより形成することができる。
　次に、図４に示すように、絶縁層２３をエッチングすることにより、絶縁層２３の一部分を除去する。具体的には、絶縁層２３のうち、後工程でベース基板１０にｐ型半導体層を接合させる第２領域Ｗ２に位置する部分を除去する。なお、絶縁層２３のエッチングは、絶縁層２３が酸化シリコン、窒化シリコンまたは酸窒化シリコンからなる場合は、例えば、フッ酸水溶液等の酸性のエッチング液を用いて行うことができる。
　次に、パターニングした絶縁層２３をマスクとして用いて、ｉ型非晶質半導体層２１とｎ型非晶質半導体層２２とを、アルカリ性のエッチング液を用いてエッチングする。エッチングにより、ｉ型非晶質半導体層２１およびｎ型非晶質半導体層２２のうち、絶縁層２３により覆われてない第２領域に位置する部分を除去する。これにより、第２主面１０ｂのうち、上方に絶縁層２３が設けられない第２領域Ｗ２が露出される。なお、第１積層体１２が残ったままとなる領域は第１領域Ｗ１となる。
　次に、図５に示すように、第２主面１０ｂを覆うようにｉ型非晶質半導体層２４を形成し、ｉ型非晶質半導体層２４の上にｐ型非晶質半導体層２５を形成する。ｉ型非晶質半導体層２４、ｐ型非晶質半導体層２５の形成方法は特に限定されないが、例えば、ＣＶＤ法などの薄膜形成法により形成することができる。
　次に、図６に示すように、ｉ型非晶質半導体層２４およびｐ型非晶質半導体層２５のうち、絶縁層２３の上に位置している部分の一部分をエッチングする。これにより、ｉ型非晶質半導体層２４から第２のｉ型層１３ｉを形成し、ｐ型非晶質半導体層２５から第２導電型層１３ｐを形成する。
　次に、図７に示すように、絶縁層２３のエッチングを行う。具体的には、第２のｉ型層１３ｉ、第２導電型層１３ｐの上から、絶縁層２３が露出している部分をエッチングにより除去する。これにより、絶縁層２３に開口を形成して第１導電型層１２ｎを露出させると共に、絶縁層２３から第２絶縁層１８を形成する。絶縁層２３が除去された領域は第３領域Ｗ３となり、第２絶縁層１８が残る領域は第４領域Ｗ４となる。
　次に、図８に示すように、第１導電型層１２ｎおよび第２導電型層１３ｐの上に、導電層２６、２７を形成する。導電層２６は、インジウム錫酸化物（ＩＴＯ）などの透明電極層であり、導電層２７は、銅（Ｃｕ）などの金属や合金により構成される金属電極層である。導電層２６、２７は、プラズマＣＶＤ法等のＣＶＤ法や、スパッタリング法等の薄膜形成法により形成される。
　次に、図９に示すように、導電層２６、２７のうち、第２絶縁層１８の上に位置している部分を分断して溝３０を形成する。これにより、導電層２６、２７から第１導電層１９ａおよび第２導電層１９ｂが形成され、ｎ型電極とｐ側電極とが分離される。なお、導電層２６、２７の分断は、例えばフォトリソグラフィー法などにより行うことができる。
　このとき、図１に示した外周領域Ｃ１においては溝３０の幅が広くなるように、一方で、内側領域Ｃ２については溝３０の幅が狭くなるように溝３０を形成する。例えば、領域に応じて分断する幅が異なるように設けられるマスクを用意することで、領域に応じて幅の異なる溝３０を形成できる。
　最後に、第１導電層１９ａおよび第２導電層１９ｂの上に、銅（Ｃｕ）からなる第３導電層１９ｃと、錫（Ｓｎ）からなる第４導電層１９ｄとをめっき法により形成する。めっきの際、内側領域Ｃ２と比べて外周領域Ｃ１における電気力線の密度が高まることから、内側領域Ｃ２における第３導電層１９ｃと比べて、外周領域Ｃ１における第３導電層１９ｃは厚く形成されやすい。これにより、外周領域Ｃ１においては、下地となる第２導電層１９ｂの幅よりも水平方向に広がった第３導電層１９ｃを形成することができる。一方で、内側領域Ｃ２においては、下地となる第２導電層１９ｂと同程度の幅の第３導電層１９ｃを形成することができる。
　以上の製造工程により、図２に示す太陽電池７０を形成することができる。
　本実施形態における太陽電池７０は、外周領域Ｃ１における溝３１の幅Ｗ５１が広く設けられるため、めっきの際に第３導電層１９ｃが水平方向に広がって成膜される場合であっても、隣接するｎ側電極１４とｐ側電極１５とが接触して短絡することを防ぐことができる。これにより、太陽電池７０の信頼性を高めることができる。
　外周からの距離に応じて溝の幅に差を設けない太陽電池の場合、内側領域Ｃ２における第３導電層１９ｃの膜厚が十分となるように成膜すると、外周領域Ｃ１の第３導電層１９ｃが水平方向に成長しすぎて、隣接する電極間が接触してしまうことがあった。一方で、外周領域Ｃ１に設けられる電極間が接触しないように成膜量を抑えると、内側領域Ｃ２における第３導電層１９ｃの膜厚が不足し、集電効率が低下してしまうおそれがあった。そのため、溝の幅に差を設けない太陽電池の場合、電極として一定以上の膜厚を保ちつつ、外周領域Ｃ１における電極間の短絡を防ぐため、外周領域Ｃ１にめっきレジストを設ける必要があった。めっきレジストを設ける製造方法を用いる場合、製造工程の増加に伴ってコストが増大するとともに、歩留まりが低下するおそれがあった。
　一方、本実施形態における太陽電池７０では、領域に応じて溝の幅に差を設けることで、電極として一定以上の膜厚を保ちつつ、めっきレジストを用いることなく外周領域Ｃ１における電極間の短絡を防ぐことができる。そのため、めっきレジストを用いる場合と比べて、製造コストを抑えつつ、歩留まりを上げることができる。
　また、本実施形態における太陽電池７０では、ｎ側電極１４およびｐ側電極１５の下地となる第１導電層１９ａ、第２導電層１９ｂの幅ＷＡ１、ＷＡ２が、外周領域Ｃ１と内側領域Ｃ２とで異なるように設けられる。具体的には、第３導電層１９ｃが水平方向に成長しやすい外周領域Ｃ１における幅ＷＡ１を、内側領域Ｃ２における幅ＷＡ２よりも狭くする。これにより、本実施形態では、ｎ側電極１４およびｐ側電極１５の幅ＷＢ１、ＷＢ２を外周領域Ｃ１と内側領域Ｃ２とで均一化することができる。これにより、ｎ側電極１４およびｐ側電極１５による集電効率を高めることができる。
　一態様の概要は、次の通りである。ある態様の太陽電池７０は、
　主面１０ｂを有するベース基板１０と、
　主面１０ｂ上の第１領域Ｗ１に設けられる第１導電型層１２ｎと、
　主面１０ｂ上の第１領域Ｗ１とは異なる第２領域Ｗ２に設けられる第２導電型層１３ｐと、
　第１導電型層１２ｎの上に設けられるｎ側電極１４と、
　第２導電型層１３ｐの上に設けられるｐ側電極１５と、
　ｎ側電極１４とｐ側電極１５の間を分離する溝３１、３２と、を備える。
　主面１０ｂは、当該主面１０ｂの外周に沿って設けられる外周領域Ｃ１と、外周領域Ｃ１の内側に設けられる内側領域Ｃ２とを有し、
　溝３１、３２は、内側領域Ｃ２よりも外周領域Ｃ１において、ｎ側電極１４とｐ側電極１５が離間する方向の幅Ｗ５１、Ｗ５２が広く設けられる。
（第２の実施形態）
　本実施形態における太陽電池モジュール１００の構成について、図１０を参照しながら詳細に説明する。
　図１０は、第２の実施形態に係る太陽電池モジュール１００の構造を示す断面図である。
　太陽電池モジュール１００は、第１の実施形態に示した太陽電池７０を配線材７２によって複数接続した後、保護基板４０、封止層４２、バックシート５０によって封止したものである。太陽電池モジュール１００は、複数の太陽電池７０と、配線材７２と、保護基板４０と、封止層４２と、バックシート５０を備える。
　配線材７２は、隣接する太陽電池７０のうち一方の太陽電池７０のｎ側電極と、他方の太陽電池７０のｐ側電極を接続する。したがって、複数の太陽電池７０は、配線材７２によって互いに直列的に接続される。なお、配線材７２によって太陽電池７０の間を並列的に接続することとしてもよい。
　保護基板４０及びバックシート５０は、太陽電池７０を外部環境から保護する部材である。受光面７０ａ側に設けられる保護基板４０は、太陽電池７０が発電のために吸収する波長帯域の光を透過する。保護基板４０は、例えば、ガラス基板である。バックシート５０は、エチレン酢酸ビニル共重合体（ＥＶＡ）や、ポリビニルブチラール（ＰＶＢ）、ポリイミド等の樹脂基板や、保護基板４０と同じガラス基板で構成される。
　封止層４２は、ＥＶＡ、ＰＶＢ、ポリイミド等の樹脂材料である。これにより、太陽電池モジュール１００の発電層への水分の浸入等を防ぐとともに、太陽電池モジュール１００全体の強度を向上させる。
　次に、図１１を参照しながら、本実施形態の太陽電池モジュール１００の製造方法について説明する。
　図１１は、太陽電池モジュール１００の製造工程を概略的に示す断面図である。まず、複数の太陽電池７０を用意し、それぞれの太陽電池７０の間を配線材７２で接続する。その後、受光面７０ａ側に第１封止層４２ａおよび保護基板４０を配置し、裏面７０ｂに第２封止層４２ｂおよびバックシート５０配置する。そして、太陽電池７０を保護基板４０とバックシート５０で挟み込んだ状態で加熱圧着する。これにより、第１封止層４２ａおよび第２封止層４２ｂが融着して封止層４２となり、図１０に示す太陽電池モジュール１００が形成される。
　上述の封止工程においては、太陽電池７０の裏面７０ｂに設けられる溝に、加熱により軟化した第２封止層４２ｂが入り込んで融着する。裏面７０ｂに設けられる溝は、櫛歯状に形成されるｎ側電極およびｐ側電極を分離するように設けられることから、封止層４２を溝に入り込ませることで、太陽電池モジュール１００の封止性を高めることができる。
　また、本実施形態における太陽電池モジュール１００によれば、太陽電池７０の外周領域に幅の広い溝が設けられるため、内側領域に設けられる溝よりも外周領域に設けられる溝の方が封止層４２が入り込みやすい。その結果、太陽電池７０の裏面７０ｂでは、外周領域において太陽電池７０と封止層４２との接着性を高めることができる。太陽電池モジュール１００の封止性が損なわれて内部に水分などが入り込む場合、太陽電池７０の外周部から侵入することが多いことから、外周領域の接着性を高めることで太陽電池モジュール１００の信頼性を向上させることができる。
　本実施形態における太陽電池モジュール１００では、保護基板４０の上から入射する光が太陽電池７０の受光面７０ａへ入射せずにバックシート５０に到達し、バックシート５０に反射されて裏面７０ｂに入射することがある。このような光は、複数の太陽電池７０の隙間を通り抜けてバックシート５０に到達するため、裏面７０ｂのうち主に外周領域に入射することとなる。裏面７０ｂに入射する光は、主にｎ側電極およびｐ側電極によって反射されてしまうが、その一部の光は、電極が設けられていない溝を介してベース基板１０に入射して発電に寄与する。本実施形態における太陽電池７０は、裏面７０ｂの外周領域に幅の広い溝が設けられことから、裏面７０ｂに入射する光をより多く発電に寄与させることができる。これにより、太陽電池モジュール１００の発電効率を高めることができる。
　別の態様は、太陽電池モジュール１００である。この太陽電池モジュール１００は、
　複数の太陽電池７０と、太陽電池７０を封止する封止層４２と、を備える。
　太陽電池７０は、
　主面１０ｂを有するベース基板１０と、
　主面１０ｂ上の第１領域Ｗ１に設けられる第１導電型層１２ｎと、
　主面１０ｂ上の第１領域Ｗ１とは異なる第２領域Ｗ２に設けられる第２導電型層１３ｐと、
　第１導電型層１２ｎの上に設けられるｎ側電極１４と、
　第２導電型層１３ｐの上に設けられるｐ側電極１５と、
　ｎ側電極１４とｐ側電極１５の間を分離する溝３１、３２と、を備える。
　主面１０ｂは、当該主面１０ｂの外周に沿って設けられる外周領域Ｃ１と、外周領域Ｃ１の内側に設けられる内側領域Ｃ２とを有し、
　溝３１、３２は、内側領域Ｃ２よりも外周領域Ｃ１において、ｎ側電極１４とｐ側電極１５が離間する方向の幅Ｗ５１、Ｗ５２が広く設けられる。
　以上、本発明を上述の各実施の形態を参照して説明したが、本発明は上述の各実施の形態に限定されるものではなく、各実施の形態の構成を適宜組み合わせたものや置換したものについても本発明に含まれるものである。
（変形例１）
　変形例１における太陽電池７０の構成について、図１２を参照しながら詳細に説明する。
　図１２は、変形例１における太陽電池７０の構造を示す断面図である。
　変形例１における太陽電池７０は、第２絶縁層１８が設けられる第４領域Ｗ４１、Ｗ４２の幅が外周領域Ｃ１と内側領域Ｃ２とで異なる点で、上述した第１の実施形態における太陽電池７０と相違する。以下、第１の実施形態との相違点を中心に説明する。
　変形例１における第２絶縁層１８は、外周領域Ｃ１と内側領域Ｃ２とで第４領域Ｗ４１、Ｗ４２の幅が異なる。具体的には、外周領域Ｃ１の第２絶縁層１８は、溝３１の幅Ｗ５１に対応して第４領域Ｗ４１の幅が広く設けられる。一方、内側領域Ｃ２の第２絶縁層１８は、溝３２の幅Ｗ５２に対応して第４領域Ｗ４２の幅が狭く設けられる。これにより、変形例１においては、内側領域Ｃ２においてｎ側電極１４と第１導電型層１２ｎとが接する第３領域Ｗ３２の幅を広げることができる。これにより、ｎ側電極１４の集電効率を高めることができ、太陽電池７０の発電効率を上げることができる。
　ある態様の太陽電池７０は、第１導電型層１２ｎと第２導電型層１３ｐとの間に設けられる絶縁層１８をさらに備えてもよい。
　溝３１、３２は、絶縁層１８が設けられる位置に配置されてもよい。
　絶縁層１８は、内側領域Ｃ２よりも外周領域Ｃ１において、ｎ側電極１４とｐ側電極１５が離間する方向の幅が広く設けられてもよい。
（変形例２）
　変形例２における太陽電池７０の構成について、図１３を参照しながら詳細に説明する。
　図１２は、変形例２における太陽電池７０の構造を示す断面図である。
　変形例２における太陽電池７０は、上述した変形例１と同様に、第２絶縁層１８が設けられる第４領域Ｗ４１、Ｗ４２の幅が外周領域Ｃ１と内側領域Ｃ２とで異なる点で、上述した第１の実施形態における太陽電池７０と相違する。さらに、変形例２においては、第１積層体１２が設けられる第１領域Ｗ１１、Ｗ１２の幅が外周領域Ｃ１と内側領域Ｃ２とで異なる点で、上述した変形例１における太陽電池７０と相違する。以下、第１の実施形態および変形例１との相違点を中心に説明する。
　変形例２における第１積層体１２は、設けられる第１領域Ｗ１１、Ｗ１２の位置が外周領域Ｃ１であるか内側領域Ｃ２であるかに応じて幅が異なる。具体的には、外周領域Ｃ１の第１積層体１２は、溝３１の幅Ｗ５１に対応して第１領域Ｗ１１の幅が広く設けられる。一方、内側領域Ｃ２の第１積層体１２は、溝３２の幅Ｗ５２に対応して第１領域Ｗ１２の幅が狭く設けられる。これにより、変形例２においては、ｎ側電極１４と第１導電型層１２ｎとが接する第３領域Ｗ３１、Ｗ３２の幅を外周領域Ｃ１と内側領域Ｃ２とで均一化することができ、ｎ側電極１４の集電効率を高めることができる。特に、外周領域Ｃ１における第３領域Ｗ３１の幅を広げることで、集電効率の低下を抑えることができる。
　また、外周領域Ｃ１に設けられるｎ側電極１４は、めっき量の場所依存性により第３導電層１９ｃが厚く設けられることから、内側領域Ｃ２に設けられるｎ側電極１４と比べて集電能力が高い。そこで、ｎ側電極１４の集電能力に応じて、外周領域Ｃ１では第１領域Ｗ１１の幅を広くして発電量を増やすこととし、その一方で、内側領域Ｃ２では第１領域Ｗ１２の幅を狭くして発電量を抑えることとする。このように、ｎ側電極１４の集電能力に合わせて第１領域Ｗ１１、Ｗ１２の幅を変えることで、集電能力を高めることができる。これにより、太陽電池７０の発電効率を上げることができる。
　なお、さらなる変形例として、第２積層体１３が設けられる第２領域Ｗ２の幅を外周領域Ｃ１と内側領域Ｃ２とで変えることとしてもよい。例えば、集電能力の高いｐ側電極１５が設けられる外周領域Ｃ１においては、内側領域Ｃ２と比べて第２領域Ｗ２の幅を広くすることとしてもよい。これにより、太陽電池７０の集電能力を高めて太陽電池７０の発電効率を高めることができる。
（変形例３）
　上述の実施形態においては、外周領域Ｃ１と内側領域Ｃ２とで溝の幅を変えることとしたが、さらなる変形例として、外周領域Ｃ１に設けられる溝の幅を外周からの距離に応じて変えることとしてもよい。例えば、外周領域Ｃ１に設けられる複数の溝については、外周からの距離が近いほど溝の幅を広くし、外周からの距離が遠いほど溝の幅を狭くする。その一方で、内側領域Ｃ２に設けられる溝の幅は外周からの距離によらず一定とする。
　めっきの際に印加される電場によって生じる電気力線の密度は、内側領域Ｃ２では一定であるのに対し、外周領域Ｃ１においては外周に近くなるほどその密度が高まる。したがって、内側領域Ｃ２では一定の膜厚でめっき層が形成されるのに対し、外周領域Ｃ１では外周に近くなるほど徐々にめっき層の膜厚が厚くなり水平方向に広がりやすくなる。そこで、外周領域Ｃ１においては、外周に近くなるほど溝の幅を広げることにより、めっき層の幅を場所によらずに均一化することができる。これにより、隣接する電極間が接触して短絡することを防止するとともに、電極による集電効率を高めることができる。
　ある態様の太陽電池７０において、溝３１、３２は、主面の外周に近づくにつれてｎ側電極１４とｐ側電極１５が離間する方向の幅Ｗ５１、５２が広く設けられてもよい。
　溝３１、３２は、外周領域Ｃ１におけるｎ側電極１４とｐ側電極１５が離間する方向の幅Ｗ５１、５２が、外周からの距離に応じて定められる一方、内側領域Ｃ２におけるｎ側電極１４とｐ側電極１５が離間する方向の幅Ｗ５１、５２が、外周からの距離によらずに定められてもよい。
　Ｗ１…第１領域、Ｗ２…第２領域、Ｃ１…外周領域、Ｃ２…内側領域、１０…ベース基板、１２ｉ…第１のｉ型層、１２ｎ…第１導電型層、１３ｉ…第２のｉ型層、１３ｐ…第２導電型層、１４…ｎ側電極、１５…ｐ側電極、１８…第２絶縁層、１９ａ…第１導電層、１９ｂ…第２導電層、１９ｃ…第３導電層、１９ｄ…第４導電層、３０，３１，３２，３３…溝、４２…封止層、７０…太陽電池、７２…配線材、１００…太陽電池モジュール。
　本発明によれば、太陽電池および太陽電池モジュールの信頼性を高めることができる。

Claims (5)

  1. 　主面を有するベース基板と、
    　前記主面上の第１領域に設けられる第１導電型層と、
    　前記主面上の前記第１領域とは異なる第２領域に設けられる第２導電型層と、
    　前記第１導電型層の上に設けられるｎ側電極と、
    　前記第２導電型層の上に設けられるｐ側電極と、
    　前記ｎ側電極と前記ｐ側電極の間を分離する溝と、
    　を備え、
    　前記主面は、当該主面の外周に沿って設けられる外周領域と、前記外周領域の内側に設けられる内側領域とを有し、
    　前記溝は、前記内側領域よりも前記外周領域において、前記ｎ側電極と前記ｐ側電極が離間する方向の幅が広く設けられる太陽電池。
  2. 　前記第１導電型層と前記第２導電型層との間に設けられる絶縁層をさらに備え、
    　前記溝は、前記絶縁層が設けられる位置に配置され、
    　前記絶縁層は、前記内側領域よりも前記外周領域において、前記方向の幅が広く設けられる請求項１に記載の太陽電池。
  3. 　前記溝は、前記主面の外周に近づくにつれて前記方向の幅が広く設けられる請求項１または２に記載の太陽電池。
  4. 　前記溝は、前記外周領域における前記方向の幅が、前記外周からの距離に応じて定められる一方、前記内側領域における前記方向の幅が、前記外周からの距離によらずに定められる請求項３に記載の太陽電池。
  5. 　複数の太陽電池と、前記太陽電池を封止する封止層と、を備え、
    　前記太陽電池は、
    　主面を有するベース基板と、
    　前記主面上の第１領域に設けられる第１導電型層と、
    　前記主面上の前記第１領域とは異なる第２領域に設けられる第２導電型層と、
    　前記第１導電型層の上に設けられるｎ側電極と、
    　前記第２導電型層の上に設けられるｐ側電極と、
    　前記ｎ側電極と前記ｐ側電極の間を分離する溝と、
    　を備え、
    　前記主面は、当該主面の外周に沿って設けられる外周領域と、前記外周領域の内側に設けられる内側領域とを有し、
    　前記溝は、前記内側領域よりも前記外周領域において、前記ｎ側電極と前記ｐ側電極が離間する方向の幅が広く設けられる太陽電池モジュール。
PCT/JP2014/003952 2013-09-19 2014-07-28 太陽電池および太陽電池モジュール WO2015040780A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015537540A JPWO2015040780A1 (ja) 2013-09-19 2014-07-28 太陽電池および太陽電池モジュール
EP14846272.4A EP3048648B1 (en) 2013-09-19 2014-07-28 Solar cell and solar cell module
US15/072,903 US10121917B2 (en) 2013-09-19 2016-03-17 Solar cell and solar cell module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013194284 2013-09-19
JP2013-194284 2013-09-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/072,903 Continuation US10121917B2 (en) 2013-09-19 2016-03-17 Solar cell and solar cell module

Publications (1)

Publication Number Publication Date
WO2015040780A1 true WO2015040780A1 (ja) 2015-03-26

Family

ID=52688454

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/003952 WO2015040780A1 (ja) 2013-09-19 2014-07-28 太陽電池および太陽電池モジュール

Country Status (4)

Country Link
US (1) US10121917B2 (ja)
EP (1) EP3048648B1 (ja)
JP (1) JPWO2015040780A1 (ja)
WO (1) WO2015040780A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016157701A1 (ja) * 2015-03-30 2016-10-06 パナソニックＩｐマネジメント株式会社 太陽電池セルおよび太陽電池セルの製造方法
WO2017056370A1 (ja) * 2015-09-30 2017-04-06 パナソニックＩｐマネジメント株式会社 太陽電池セルおよび太陽電池セルの製造方法
JP2019106553A (ja) * 2015-09-30 2019-06-27 パナソニックＩｐマネジメント株式会社 太陽電池セルの製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8597970B2 (en) 2011-12-21 2013-12-03 Sunpower Corporation Hybrid polysilicon heterojunction back contact cell
US9837576B2 (en) 2014-09-19 2017-12-05 Sunpower Corporation Solar cell emitter region fabrication with differentiated P-type and N-type architectures and incorporating dotted diffusion
US9520507B2 (en) 2014-12-22 2016-12-13 Sunpower Corporation Solar cells with improved lifetime, passivation and/or efficiency
US11355657B2 (en) 2015-03-27 2022-06-07 Sunpower Corporation Metallization of solar cells with differentiated p-type and n-type region architectures
US9525083B2 (en) 2015-03-27 2016-12-20 Sunpower Corporation Solar cell emitter region fabrication with differentiated P-type and N-type architectures and incorporating a multi-purpose passivation and contact layer
US9502601B1 (en) 2016-04-01 2016-11-22 Sunpower Corporation Metallization of solar cells with differentiated P-type and N-type region architectures
JPWO2019053957A1 (ja) * 2017-09-13 2020-10-15 株式会社カネカ 太陽電池、太陽電池の製造方法、および太陽電池モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283052A (ja) * 2009-06-03 2010-12-16 Sharp Corp 配線シート、裏面電極型太陽電池セル、配線シート付き太陽電池セルおよび太陽電池モジュール
WO2011093329A1 (ja) * 2010-01-26 2011-08-04 三洋電機株式会社 太陽電池及びその製造方法
JP2011176010A (ja) * 2010-02-23 2011-09-08 Sharp Corp 裏面電極型太陽電池セル、配線シート、配線シート付き太陽電池セルおよび太陽電池モジュール
JP2012182168A (ja) 2011-02-28 2012-09-20 Sanyo Electric Co Ltd 太陽電池モジュール

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173495U (ja) * 2011-11-25 2012-02-09 三洋電機株式会社 太陽電池

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283052A (ja) * 2009-06-03 2010-12-16 Sharp Corp 配線シート、裏面電極型太陽電池セル、配線シート付き太陽電池セルおよび太陽電池モジュール
WO2011093329A1 (ja) * 2010-01-26 2011-08-04 三洋電機株式会社 太陽電池及びその製造方法
JP2011176010A (ja) * 2010-02-23 2011-09-08 Sharp Corp 裏面電極型太陽電池セル、配線シート、配線シート付き太陽電池セルおよび太陽電池モジュール
JP2012182168A (ja) 2011-02-28 2012-09-20 Sanyo Electric Co Ltd 太陽電池モジュール

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3048648A4

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016157701A1 (ja) * 2015-03-30 2016-10-06 パナソニックＩｐマネジメント株式会社 太陽電池セルおよび太陽電池セルの製造方法
CN107408588A (zh) * 2015-03-30 2017-11-28 松下知识产权经营株式会社 太阳能电池单元和太阳能电池单元的制造方法
JPWO2016157701A1 (ja) * 2015-03-30 2017-12-07 パナソニックＩｐマネジメント株式会社 太陽電池セルおよび太陽電池セルの製造方法
CN107408588B (zh) * 2015-03-30 2019-12-13 松下知识产权经营株式会社 太阳能电池单元和太阳能电池单元的制造方法
WO2017056370A1 (ja) * 2015-09-30 2017-04-06 パナソニックＩｐマネジメント株式会社 太陽電池セルおよび太陽電池セルの製造方法
JPWO2017056370A1 (ja) * 2015-09-30 2018-06-21 パナソニックＩｐマネジメント株式会社 太陽電池セルおよび太陽電池セルの製造方法
JP2019106553A (ja) * 2015-09-30 2019-06-27 パナソニックＩｐマネジメント株式会社 太陽電池セルの製造方法

Also Published As

Publication number Publication date
EP3048648A4 (en) 2016-10-12
EP3048648B1 (en) 2019-04-17
US10121917B2 (en) 2018-11-06
JPWO2015040780A1 (ja) 2017-03-02
EP3048648A1 (en) 2016-07-27
US20160197210A1 (en) 2016-07-07

Similar Documents

Publication Publication Date Title
JP6640174B2 (ja) 太陽電池及びその製造方法
US11152519B2 (en) Manufacturing method for solar cell
WO2015040780A1 (ja) 太陽電池および太陽電池モジュール
JP5171490B2 (ja) 集積型薄膜太陽電池
JP6337352B2 (ja) 太陽電池
JP6436424B2 (ja) 太陽電池セルおよび太陽電池セルの製造方法
JP6414767B2 (ja) 太陽電池セル
KR20120079215A (ko) 태양 전지 모듈
JP5430773B2 (ja) 光起電力装置およびその製造方法
KR20140095658A (ko) 태양 전지
KR101714779B1 (ko) 태양전지 및 이의 제조 방법
JP6709981B2 (ja) 太陽電池セル、太陽電池モジュール、および太陽電池セルの製造方法
JP2018170482A (ja) 太陽電池セル及び太陽電池セルの製造方法
JP6311911B2 (ja) 太陽電池、太陽電池モジュールおよび太陽電池の製造方法
JP6380822B2 (ja) 太陽電池セル
WO2014118863A1 (ja) 光起電力装置
JP6167414B2 (ja) 太陽電池および太陽電池モジュール
KR101141219B1 (ko) 태양 전지 및 그 제조 방법
KR20130011116A (ko) 태양전지 모듈
JP6206843B2 (ja) 太陽電池
WO2012132932A1 (ja) 太陽電池及び太陽電池の製造方法
JPWO2018051659A1 (ja) 太陽電池モジュールおよび太陽電池セル
WO2017056370A1 (ja) 太陽電池セルおよび太陽電池セルの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14846272

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015537540

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2014846272

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2014846272

Country of ref document: EP