[go: up one dir, main page]

WO2014188479A1 - ストレージ装置及びストレージ装置の制御方法 - Google Patents

ストレージ装置及びストレージ装置の制御方法 Download PDF

Info

Publication number
WO2014188479A1
WO2014188479A1 PCT/JP2013/063889 JP2013063889W WO2014188479A1 WO 2014188479 A1 WO2014188479 A1 WO 2014188479A1 JP 2013063889 W JP2013063889 W JP 2013063889W WO 2014188479 A1 WO2014188479 A1 WO 2014188479A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
guarantee code
address
logical
physical address
Prior art date
Application number
PCT/JP2013/063889
Other languages
English (en)
French (fr)
Inventor
貴敦 鈴木
紀夫 下薗
弘明 圷
講平 鑪
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to US14/767,019 priority Critical patent/US9760296B2/en
Priority to PCT/JP2013/063889 priority patent/WO2014188479A1/ja
Publication of WO2014188479A1 publication Critical patent/WO2014188479A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/224—Disk storage

Definitions

  • This relates to storage devices that store data in drive devices.
  • a plurality of installed disk devices form a RAID (Redundant Array Independent (Inexpensive) Disks) and host the storage area as one or more virtual disk devices.
  • RAID Redundant Array Independent (Inexpensive) Disks
  • the host device designates the logical address of the provided virtual disk device and transmits / receives data to / from the storage device.
  • the storage device that has received the designation of the logical address internally converts the logical address to a physical address indicating the address of the actual disk device, and writes / reads data to / from the disk device.
  • Patent Document 1 discloses a guarantee calculated based on a physical address of a write destination when data is stored in a disk device. It is described that the code disk LA (Logical Address) is added to the data and written, and the LA is checked to read the data, thereby detecting an address abnormality such as writing data to an incorrect address.
  • code disk LA Logical Address
  • the storage apparatus includes a plurality of drives having storage media constituting a logical volume provided to a host apparatus, an I / O request including a logical address identifying a logical storage area of the logical volume from the host apparatus, and a user A front-end I / F that receives data, a processor that controls conversion from a logical address to a physical address that identifies a physical storage area of a storage medium, and writing / writing user data to a plurality of drives based on the physical address And a back-end I / F that controls reading.
  • the data in which the first guarantee code obtained based on the physical address and the logical address corresponding to the physical address is added to the user data is stored in the physical storage area specified by the physical address of the storage medium. Stored.
  • an abnormality of a logical address can be detected, and the reliability of data in the storage apparatus can be further improved.
  • FIG. 1 is a hardware configuration diagram of a computer system related to Example 1.
  • FIG. 1 is a logical configuration diagram of a drive of a computer system related to Example 1.
  • FIG. 1 is a logical configuration diagram of a computer system related to Example 1.
  • FIG. 3 is a configuration diagram of a data block according to Embodiment 1.
  • FIG. 1 is a configuration diagram of a shared memory according to Embodiment 1.
  • FIG. 1 is a configuration diagram of a local memory according to Embodiment 1.
  • FIG. 1 is a configuration diagram of a drive memory according to Embodiment 1.
  • FIG. 3 is a configuration diagram of a cache management table according to Embodiment 1.
  • FIG. 6 is a configuration diagram of a configuration information table according to Embodiment 1.
  • FIG. 6 is a flowchart of a write-time MLA inspection process according to the first embodiment. 6 is a flowchart of a write-time MLA inspection process according to the first embodiment.
  • FIG. 3 is a flowchart of a write-time BLA inspection process according to the first embodiment.
  • 3 is a flowchart of host read processing according to the first embodiment.
  • 3 is a flowchart of front end read processing according to the first embodiment.
  • 3 is a flowchart of backend read processing according to the first embodiment.
  • FIG. 6 is a diagram illustrating a structure of a drive read command according to the first embodiment.
  • 3 is a flowchart of a read-time MLA inspection process according to Embodiment 1; 6 is a flowchart of abnormal termination processing according to the first embodiment.
  • 6 is a logical configuration diagram according to Embodiment 2.
  • FIG. It is a figure which shows a response
  • FIG. 10 is a configuration diagram of an address mapping table according to Embodiment 2.
  • FIG. 12 is a block diagram of the LDEV free block management table which concerns on Example 2.
  • FIG. 12 is a flowchart of front end light processing according to the second embodiment. 12 is a flowchart of a VVOL block allocation process according to the second embodiment. 12 is a flowchart of backend write processing according to the second embodiment. 10 is a flowchart of host read processing according to the second embodiment. 10 is a flowchart of backend read processing according to the second embodiment. 12 is a flowchart of a VVOL block allocation deletion process according to the second embodiment. 12 is a flowchart of a VVOL block allocation change process according to the second embodiment.
  • XX table various types of information may be described using the expression “XX table”, but the various types of information may be expressed using a data structure other than a table. In order to show that it does not depend on the data structure, the “XX table” can be called “XX information”.
  • processing may be described using hardware as a subject, but it is determined by executing a program by the hardware itself or a processor (for example, MP (Micro Processor)) included in the hardware.
  • the subject of the processing may be a program in order to perform the processed processing appropriately using a storage resource (for example, a memory) and / or a communication interface device (for example, a port).
  • the program source may be a program distribution server or a storage medium, for example.
  • the storage system is composed of, for example, the storage apparatus 100 shown in FIG.
  • the DKU 170 of the storage device 100 is provided with a plurality of drive devices 180.
  • a logical volume is configured by storage areas of a plurality of drive apparatuses 180. The logical volume is referenced from the host computer 10.
  • FIG. 1 is a hardware configuration diagram of the computer system 1 according to the first embodiment.
  • the computer system 1 includes one or more host computers (hereinafter referred to as hosts) 10, a management server 20, and a storage device 100.
  • the host 10, the management server 20, and the storage device 100 are connected via a network 30.
  • the network 30 may be a local area network (LAN) or a wide area network (WAN).
  • the host 10 is, for example, a computer that executes an application, and reads data necessary for the application from the storage apparatus 100 and writes data created by the application.
  • the management server 20 is a computer that executes an application for managing the computer system 1, and is a computer that is used by an administrator who executes management processing of the system.
  • the storage system is composed of, for example, the storage apparatus 100 shown in FIG.
  • the storage device includes a DKC (Disk Controller) 190 and a DKU (Disk Unit) 170.
  • the DKC 190 includes one or more front-end packages (FEPK) 110, a maintenance interface (maintenance I / F) 120, one or more microprocessor packages (MPPK) 130, one or more cache memory packages (CMPK) 140, One or more back-end packages (BEPK) 150 and an internal network 160 are included.
  • the FEPK 110, the maintenance I / F 120, the MPPK 130, the CMPK 140, and the BEPK 150 are connected via the internal network 160.
  • the BEPK 150 is connected to the DKU 170 via a plurality of paths 171 and switches 172.
  • the DKU 170 is provided with a plurality of drive devices 180.
  • the FEPK 110 is an example of a front-end interface device, and includes one or more ports 111, a front-end controller (FE controller) 112, a DMA (FE DMA) 113, and a front-end transfer buffer (FE DXBF) 114.
  • the port 111 connects the storage apparatus 100 to various apparatuses via a network or the like.
  • the maintenance I / F 120 is an interface for connecting the storage apparatus 100 to the management server 20.
  • the front-end transfer buffer (FE DXBF) 114 temporarily stores data transmitted from the host 10 and data to be transmitted to the host 10.
  • the FE controller 112 communicates with the host 10 such as various commands, write data, and read data.
  • the FE DMA 113 communicates various commands and data between the FE DXBF 114 and the CM 141.
  • the MPPK 130 includes a microprocessor (MP) 131 and a local memory (LM) 132.
  • the LM 150 stores various programs and various information.
  • the MP 131 executes programs stored in the LM 132 and executes various processes.
  • the MP 131 transmits various commands (for example, a read command and a write command in SCSI) to the drive device 180 of the DKU 170 via the BEPK 150, and receives the results of the various commands from the drive device 180 of the DKU 170.
  • the MP 131 transmits various commands to the external storage apparatus via the FEPK 110.
  • the CMPK 140 includes a cache memory (CM) 141 and a shared memory (SM) 142.
  • the CM 141 is a memory for temporarily storing data (write data) written from the host 10 to a drive or the like and data (read data) read from the drive.
  • the SM 142 is a memory for storing control information for various programs to perform processing.
  • the BEPK 150 is an example of a back-end interface device, and includes one or more ports 151, a back-end controller (BE controller) 152, a DMA (BE DMA) 153, and a back-end transfer buffer (BE DXBF) 154. .
  • the port 151 connects the storage apparatus 100 to the drive apparatus 180 via a network or the like.
  • the back-end transfer buffer (BE DXBF) 154 temporarily stores data transmitted from the drive device 180 and data transmitted to the drive device 180.
  • the BE controller 152 communicates various commands, write data, read data, and the like with the drive unit 180 of the DKU 170.
  • the BE DMA 153 communicates various commands and data between the BE DXBF 154 and the CM 141.
  • FIG. 2 is a hardware configuration diagram of the drive device 180 of the computer system 1 according to the first embodiment.
  • the drive device 180 includes one or more drive controllers 181 and one or more storage devices 182.
  • the drive controller 181 includes one or more ports 183, a cache memory 184 (referred to as DM), and a microprocessor 185 (referred to as DMP).
  • the drive device 180 is connected to the switch 172 via the port 183.
  • the storage device 182 is a non-volatile storage medium, for example, a storage medium such as a magnetic disk, a flash memory, and other semiconductor memories (PRAM, ReRAM, etc.).
  • the drive device 180 can exchange data with the storage device 100 in units of a block 186 (for example, 512B) which is the minimum unit of SCSI command processing.
  • the drive device 180 having the drive controller 181 processing that has been conventionally performed by the DKC 190 can be performed by the drive controller 181, and the load on the DKC 190 can be reduced, and I / O performance can be expected to be improved. it can.
  • an HDD Hard Disk Drive
  • SSD Solid State Drive
  • the processing performed by the drive controller 181 is replaced by the DKC 190 instead of the drive controller 181. You may go on.
  • FIG. 3 is a logical configuration diagram of the computer system 1 according to the first embodiment.
  • the storage apparatus 100 bundles a plurality of drive apparatuses 180 (referred to as PDEV 340) to form a RAID (Redundant Array of Independent (Independent) Disks) group 330 (referred to as PG), thereby ensuring data redundancy.
  • the PG 330 is configured by bundling four PDEVs 340.
  • RAID levels There are several levels of RAID (hereinafter referred to as “RAID levels.”) For example, in RAID5, each drive unit has a failure, so that data that cannot be read from the drive unit is rebuilt.
  • Redundant code Redundant information
  • parity Redundant code
  • RAID 5 Redundant information
  • RAID levels for example, RAID 1 to 4, 6, etc.
  • data redundancy technique there are a triple mirror technique and a triple parity technique using three parities.
  • a device in which the PG 330 is virtually regarded as one volume is called a VDEV 320.
  • the LDEV 310 is a virtual device and is referred from the host 10 using the host LBA.
  • the PDEV 340 is referred to using a physical LBA.
  • the storage device administrator creates the LDEV 310 via the maintenance I / F 120.
  • the LDEV 310 is configured by allocating a plurality of PDEV 340 blocks (one unit of storage area in the PDEV) constituting the VDEV 320.
  • the physical LBA and the host LBA are not limited to the LBA that designates a block, and may be information that can identify the storage areas of the PDEV 340 and the LDEV 310, such as a physical address and a logical address, respectively.
  • the LDEV 310, VDEV 320, and PDEV 340 have unique numbers (LDEV #, VDEV #, PDEV #), respectively.
  • FIG. 4 is a configuration diagram of the data block 400 of the computer system 1 according to the first embodiment.
  • the data block 400 includes a user data part (for example, 512B) 410 and a guarantee code part 420 (for example, 8B).
  • a part of the guarantee code part 420 is used as the LA area 421, and the rest is a bit error correction. It is used as a CRC area 422 for
  • the sizes of the user data part 410 and the guarantee code part 420 are arbitrary, and are not necessarily the same. Further, the entire area of the guarantee code section 420 may be used as LA.
  • the LA calculated from the host LBA is assumed to be FLA.
  • the FLA for example, the host LBA may be used as it is, or a hash value of the host LBA may be used.
  • LA be calculated from the physical LBA.
  • the BLA for example, a physical LBA may be used as it is, or a hash value of the physical LBA may be used.
  • XLA value of FLA and BLA be MLA.
  • MLA does not necessarily need to be the XOR value of FLA and BLA.
  • both FLA and BLA may be stored in the LA area.
  • the MLA may be a value that can be confirmed by comparing with a given FLA or / and BLA as to whether an address error has occurred during I / O.
  • the table described below may be a pointer structure or a hash table, or may have a reverse lookup table, in order to reduce memory usage and search time.
  • FIG. 5 is a diagram illustrating a table stored in the SM 142 according to the first embodiment.
  • the SM 142 secures an area on the CMPK 140.
  • the logical SM 142 may be configured by using a plurality of storage areas such as the drive device 180 and the LM 132.
  • the SM 142 stores a cache management table 1421 and a configuration information management table 1422.
  • FIG. 6 is a configuration diagram of the local memory 132 according to the first embodiment.
  • the LM 132 includes a host I / O processing program 1321, a drive I / O processing program 1322, a configuration information control processing program 1323, a DMA control processing program 1324, a drive format processing program 1325, an LA calculation processing program 1326,
  • the LA inspection processing program 2135 is stored.
  • the host I / O processing program 1321 is a program for executing host read / host write processing.
  • FIG. 7 is a configuration diagram of the drive memory 184 of the drive device 180 according to the first embodiment.
  • the DM 184 stores an I / O processing program 1841, a format processing program 1842, an LA calculation processing program 1843, and an LA inspection processing program 1844.
  • the I / O processing program 1841 is a program for executing read / write processing.
  • FIG. 8 is a configuration diagram of the cache management table 1421 of the computer system 1 according to the first embodiment.
  • the cache management table 1421 is information indicating the physical address correspondence relationship between the LDEV #, the LDEV LBA, and the cache memory.
  • the LDEV # 14211 stores the LDEV #
  • the LDEV LBA14212 stores the LDEV LBA
  • the cache memory address When the data of the block indicated by the corresponding LDEV LBA is stored in the cache memory, 14213 stores the address on the cache memory where the data is stored. For example, since the cache memory is allocated to the LDEV LBA0 of the LDEV # 2, the corresponding cache memory address is stored in the row in which the LDEV LBA0 of the LDEV # 2 is stored.
  • the MP 131 can check whether data of a block corresponding to the LDEV LBA used by the host 10 for access exists in the cache.
  • FIG. 9 is a configuration diagram of the configuration information table 1422 of the computer system 1 according to the first embodiment.
  • the configuration information table 1422 is information indicating a correspondence relationship between the VDEV # 14221, LDEV # 14222, LDEV310 address (host LBA) 14223, PDEV # 14224, and PDEV340 address (physical LBA) 14225.
  • the LDEV LBA is specified as the host LBA.
  • the MP 131 can check which physical LBA the LDEV LBA used by the host 10 for access corresponds to. it can.
  • FIG. 10 is a diagram illustrating the correspondence between the data guarantee outline by LA and the logical system configuration in the computer system 1 according to the first embodiment.
  • the guarantee code hereinafter referred to as FLA
  • FLA the guarantee code calculated from the logical address of the logical volume (LDEV 310) referred to by the host 10 and the physical address of the drive apparatus 180 are calculated.
  • MLA a guarantee code
  • BLA a guarantee code
  • the host 10 When the host 10 reads data from the storage device 100, if the target data exists in the drive device 180, the data is transferred from the drive device 180 to the BE DXBF 154, and then from the BE DXBF 154 to the CM 141, and from the CM 141 to the FE DXBF 114. And then transferred to the host 10 via the port 111.
  • the MP 131 uses the configuration information table 1422 on the SM 142 to convert the host LBA that the host 10 uses to access data into the physical LBA.
  • a physical LBA is used to access data in the physical drive device 180. Data in the drive device 180 is protected by MLA.
  • the DMP 185 in the drive device 180 matches the MLA obtained from the BLA and FLA related to access with the MLA stored in the read destination from the storage device 182. Is confirmed to be normal, and the guarantee code of the read data is changed from MLA to BLA.
  • the BE DMA 153 transfers the data from the BE DXBF 154 to the CM 141, it confirms that the BLA is normal and adds the FLA given by the MP 131 to the data.
  • the MP 131 updates the cache management table 1421 on the SM 142 (hereinafter referred to as back-end read processing, hereinafter referred to as BERD processing).
  • the FE DMA 113 transfers data on the CM 141 to the FE DXBF 114, it confirms that the FLA is normal and removes the FLA.
  • the data transferred to the FE DXBF 114 is transferred to the host 10 by the FE controller 112 (front end read processing, hereinafter referred to as FERD processing).
  • FERD processing front end read processing, hereinafter referred to as FERD processing.
  • the write data transferred from the host 10 is received by the FE DXBF 114 and transferred to the CM 141 by the FE DMA 113.
  • the MP 131 inputs the FLA calculated from the host LBA to the FE DMA 113, and after the FE DMA 113 adds the FLA to the data, the data is transferred from the FE DXBF 114 to the CM 141.
  • the MP 131 updates the cache management table 1421 (the front end write process, hereinafter referred to as the FEWR process).
  • the MP 131 converts from the host LBA to the physical LBA.
  • the BE DMA 153 confirms that the FLA is normal, and then adds the BLA input from the MP 131 to the data.
  • the data transferred from the BE DXBF 154 to the drive device 180 is temporarily held in the DM 184, the BLA added to the data, the FLA added to the drive write command issued to the drive device 180 by the DKC 190, and the drive After the DMP 185 confirms that the MLA stored in the write destination physical LBA is normal from the write destination physical LBA in the write command, the DMP 185 adds the MLA to the data and performs writing (the back end write process, Hereinafter referred to as BEWR processing).
  • FIG. 11 is a flowchart of the drive format process of the computer system 1 according to the first embodiment.
  • the drive format process (also simply referred to as format process) is executed when the storage apparatus receives a drive format instruction via the maintenance I / F 120.
  • the MP 131 In the drive format process, when the MP 131 receives a format instruction from the maintenance I / F 120 (step 1101), the MP 131 that has received the format instruction first creates format data with the MLA initial value added to the BE DMA 153. Processing is instructed (step 1103).
  • the format data is obtained by recording the BLA obtained from the physical address of the drive device as the MLA initial value in the LA area 421 of the guarantee code section 420 with the entire area of the user data section 410 of FIG.
  • the MLA initial value does not necessarily have to be BLA, and may be any value as long as it can be determined as the initial value.
  • the BE DMA 153 writes the created data to the BE DXBF 154 (step 1105).
  • the format data written in the BE DXBF 154 is written into the drive device 180 by the BE controller 152 (step 1107), and the drive format process is completed.
  • the drive formatting process is completed, the data transmitted from the host 10 can be written to the drive device 180.
  • FIG. 12 is a flowchart of host write processing of the computer system 1 according to the first embodiment.
  • the host write process includes a front-end write process (step 1201, hereinafter referred to as FEWR process) in which the FE DMA 113 writes the data transmitted from the host 10 to the cache, and the BE controller 152 sends the data in the cache to the drive.
  • the back-end write process for writing (step 1203; hereinafter referred to as BEWR process).
  • FIG. 13 is a flowchart of the front end light process of the computer system 1 according to the first embodiment.
  • the FEWR process is executed when the MP 131 receives a write command from the host 10 via the port 111 of the FEPK 110.
  • the FE controller 112 receives the write data transmitted from the host 10 and writes it to the FE DXBF 114 (step 1301). LA is not added to the write data in the FE DXBF 114 received from the host 10 and stored.
  • the MP 131 activates the FE DMA 113 (step 1303).
  • the FE DMA 113 calculates the FLA based on the LDEV LBA (hereinafter referred to as host LBA) input from the MP 131, and adds it to the data (step 1305).
  • CRC check is performed at the same time when FLA is added, but the order of FLA addition and CRC check does not matter.
  • the MP 131 writes the data with the FLA added to the CM 141 (step 1307), and transmits a completion report to the host 10 (step 1309).
  • FIG. 14 is a flowchart of the back-end write process of the computer system 1 according to the first embodiment.
  • the BEWR process is a process for writing the write data on the CM 141 to the drive device 180.
  • the BEWR process may be performed synchronously when the write data from the host 10 is written to the CM 141, or asynchronous with the writing to the CM 141, and when the load on the MP 131 is low, the CM 141 does not store the drive device 180. It may be performed when the amount or ratio of reflected data exceeds a certain threshold.
  • the write command transmitted from the host 10 includes, for example, a volume number that is an identifier of an LDEV to be accessed and a host LBA (Logical Block Address).
  • the MP 131 refers to the configuration information table 1422 on the SM 142 from the volume number and the host LBA, and obtains the corresponding physical LBA on the PG (Step 1401).
  • the FL 131 calculated by the MP 131 from the host LBA and the physical LBA obtained from the configuration information table 1422 on the SM 142 based on the host LBA are input to the BE DMA 153, and the BE DMA 153 transfers write data from the CM 141 to the BE DXBF 154 (steps). 1403).
  • the BE DMA 153 compares the FLA input from the MP 131 with the FLA added to the write data to be transferred (step 1405), and checks whether they match (step 1407). If they do not match (N in Step 1407), an abnormality notification is sent to the management server 20 (Step 1427), and the abnormal termination process described in FIG. 24 is performed.
  • the FLA input from the MP131 and the FLA added to the write data to be transferred are compared and confirmed, it is understood that the data having the LDEV LBA that is not the target to be written to the drive device is transferred. Data destruction due to writing to the drive device can be prevented.
  • the cause of the change in the write target is that when the cache management table 1421 is updated, the LDEV LBA or the cache memory address is rewritten to an unintended value due to a software failure, so the address conversion from the LDEV LBA to the cache memory address is performed. It is possible to make a mistake.
  • the BE DMA 153 calculates the BLA based on the physical LBA input from the MP 131 when the FLA added to the data matches the FLA input from the MP 131 (Y in Step 1407), and uses the calculated BLA as the data. In addition, a CRC check is performed, and the data loaded with BLA is transferred to BE DXBF 154 (step 1409).
  • FIG. 15 shows the structure of the drive write command 1500 of the computer system 1 according to the first embodiment.
  • the drive write command 1500 includes, for example, the identifier of the drive device 180 that is the data write destination and the physical address 1510 consisting of the physical LBA, and the FLA 1520 obtained from the LDEV LBA corresponding to the physical address 1510 of the data write destination.
  • FLA may be added to the data, and the drive write command 1500 may include the calculated BLA instead of the FLA 1520.
  • a logical address may be included, and FLA may be recalculated based on the logical address during MLA calculation.
  • the MP 131 inputs the drive write command 1500 to the BE controller 152 and activates the BE controller 152 (step 1411).
  • the BE controller 152 transmits the drive write command 1500 and the write data in the BE DXBF 154 to the drive device 180 (step 1413).
  • the drive controller 181 reads the MLA added to the data referenced by the physical LBA stored in the received drive write command (step 1417). If the MLA is not the initial value (N in Step 1419), the DMP 185 in the drive device 180 performs all the MLA inspection processes shown in FIGS. 16 and 17 and performs the MLA inspection (Step 1420).
  • the DMP in the drive device 180 stores the FLA stored in the drive write command and the drive write command.
  • the XOR value of BLA calculated from the physical LBA stored in is added to the data, and the data is written to the storage device 182 in the drive device 180.
  • the drive device 180 notifies the DKC 190 of the completion and ends the processing. If the result of the MLA inspection is abnormal (N in Step 1421), the drive device 180 notifies the DKC 190 of the abnormality, and the DKC 190 notifies the management server 20 of the abnormality, and the process is terminated.
  • FIG. 16 is a flowchart of the MLA inspection processing process during writing of the computer system 1 according to the first embodiment.
  • the MLA inspection process at the time of writing is executed when the drive device 180 receives the drive write command 1500 and the write data transmitted from the BE controller 150.
  • the drive controller 181 reads the data stored in the area indicated by the physical LBA included in the drive write command 1500, and the DMP 185 is included in the MLA and drive write command 1500 stored in the guarantee code section 420 of the read data.
  • the XOR value (referred to as BLA1) of the FLA that is currently being calculated is calculated (step 1601).
  • the DMP 185 compares BLA (referred to as BLA2) obtained from the physical LBA included in the drive write command 1500 and BLA1 (step 1603), and checks whether they match (step 1605). If the values of BLA1 and BLA2 match (Y in step 1605), it is determined that the write specified by the drive write command 1500 is a write to a normal address (step 1607).
  • Step 1605 If the values of BLA1 and BLA2 do not match (N in Step 1605), it is determined that the write is to an abnormal address, and the above is notified to the management server 20 (Step 1609). By checking whether BLA1 and BLA2 match, it is possible to prevent data destruction due to writing to an abnormal address.
  • the XOR value of MLA and FLA does not have to be compared with BLA. For example, the XOR value of BLA obtained from the physical LBA in drive write command 1500 and FLA added to drive write command 1500 A comparison with the MLA stored in the drive device may be made.
  • the XOR value between the MLA stored in the drive device and the BLA calculated from the physical LBA included in the drive write command 1500 may be compared with the FLA included in the drive write command 1500.
  • the MLA inspection may not be performed by the drive device as shown in FIG. 2, but may be performed by the DKC 190.
  • the block indicated by the physical LBA included in the drive write command 1500 is read onto the CM 141, and the MP 131 performs MLA inspection processing.
  • the reading destination does not need to be the CM 141, and may be the BE DXBF154. Further, it is not necessary for the MP131 to perform the MLA inspection processing, and the BE DMA 153 or the BE controller 152 may be used.
  • FIG. 17 is a flowchart of the write-time MLA inspection processing of the computer system 1 according to the first embodiment.
  • the MLA check process at the time of writing is executed when the drive device 180 receives the drive write command 1500 and the write data transmitted from the DKC 190.
  • the drive controller 181 reads the data indicated by the physical LBA included in the drive write command 1500, and the DMP 185 reads the MLA stored in the guarantee code portion of the read data and the XOR value of the FLA included in the drive write command 1500 (BLA1) is obtained (step 1701), and BLA (BLA2) added to the write data is compared (step 1703). It is confirmed whether BLA1 and BLA2 match (step 1705). If the two values match (Y in step 1705), it is determined that the write specified by the drive write command 1500 is a write to a normal address. (Step 1707).
  • Step 1705 If BLA1 and BLA2 do not match (N in Step 1705), it is determined that the writing is to an abnormal address, and the writing to the above address is notified to the management server. (Step 1709).
  • An address conversion error occurs, for example, when the LDEV LBA or the cache address is rewritten to an incorrect value due to a software defect when the cache management table in FIG. 8 is updated.
  • the XOR value of the BLA in the write data and the FLA added to the drive write command 1500 may be compared with the MLA stored in the drive device, or stored in the drive device.
  • the XOR value between the MLA and the BLA added to the write data may be compared with the FLA included in the drive write command 1500.
  • the MLA inspection may not be performed by the drive device 180 as shown in FIG. 2, but may be performed by the DKC 190.
  • the block indicated by the physical LBA included in the drive write command 1500 is read onto the CM 141, and the MP 131 performs MLA inspection processing.
  • the reading destination does not need to be the CM 141, and may be BE DXBF154.
  • the MP131 it is not necessary for the MP131 to perform the MLA inspection process, and the BE DMA 153 or the BE controller 152 may be used.
  • the MLA inspection with the drive controller 181 it is possible to reduce the load on the MLA inspection processing of the DKC 190, and to improve the I / O performance.
  • the MLA inspection with the DKC 190 it is possible to use a commercially available HDD or SSD that does not have the drive controller 181 that performs the inspection process.
  • the MLA inspection process can detect writing to an abnormal address by executing at least one of the processes shown in FIGS.
  • the ability to detect writing to an abnormal address is improved, and the reliability is further improved.
  • a BLA process to be described later with reference to FIG. 18 may be additionally performed.
  • FIG. 18 is a flowchart of the write-time BLA inspection process of the computer system 1 according to the first embodiment.
  • the MLA check process at the time of writing is executed when the drive device 180 receives the drive write command 1500 and the write data transmitted from the DKC 190.
  • the DMP 185 compares the BLA (referred to as BLA1) calculated from the physical LBA included in the drive write command 1500 with the BLA (referred to as BLA2) added to the write data (step 1801). It is confirmed whether BLA1 and BLA2 match (step 1803). If they match (Y in step 1803), it is determined that the physical LBA specified by the drive write command 1500 is normal (step 1805). If BLA1 and BLA2 do not match (N in Step 1803), it is determined that the write is to an abnormal address (Step 1807).
  • BLA1 and BLA2 do not match
  • the MLA check process is a guarantee code calculated from the address before address conversion in addition to the guarantee of the write destination address by the conventional LA check process, and guarantees the result of address conversion.
  • FLA calculated from LDEV LBA that is not performed must be used for inspection. For this reason, the processing of either FIG. 16 or FIG. 17 is essential.
  • the processing in FIG. 18 is not essential because the result of the address translation is not guaranteed, but since the physical LBA of the write destination is guaranteed, the reliability can be expected to be improved by performing additionally.
  • the XOR values of FLA and BLA added to the drive write command 1500 are stored in the LA area of the write data and written to the storage device 182 of the drive device 180 (step 1419 in FIG. 14). After the writing is completed, the DKC 190 is notified of the completion of the processing, and the back-end write processing is terminated.
  • FIG. 19 is a flowchart of host read processing of the computer system 1 according to the first embodiment.
  • the host read process is executed when the MP 131 receives a read command from the host 10 via the port 111 of the FEPK 110 (step 1901).
  • the read command from the host 10 includes, for example, a volume number and a host LBA that are identifiers of LDEVs to be accessed. From the volume number and the host LBA, the cache management table 1421 on the shared memory is referred to and an address on the CM 141 is obtained.
  • the MP 131 confirms whether there is data designated by the read command on the CM 141 (step 1903). When there is no data on the CM 141 (N in Step 1903), the MP 131 performs back-end read processing, which is processing for writing data read from the drive device 180 into the CM 141 (Step 2005, hereinafter referred to as BERD processing). Details of the BERD process will be described with reference to FIG.
  • the MP 131 transmits a front-end read process for transmitting the data in the CM 141 to the host 10 (Step 1907; hereinafter referred to as FERD process). Do. Details of the FERD process will be described with reference to FIG.
  • FIG. 20 is a flowchart of the front end read process of the computer system 1 according to the first embodiment.
  • the MP 131 inputs the host LBA in the read command and the FLA calculated from the host LBA, and activates the FE DMA 113 (step 2001).
  • the FE DMA 113 compares the input FLA with the FLA added to the read data for the read data on the CM 141 corresponding to the host read command (step 2003).
  • the FE DMA 113 confirms whether the input FLA matches the FLA added to the read data (step 2005).
  • the FE DMA 113 deletes the FLA of the read data, performs a CRC check, and transfers it to the FE DXBF 114 (Step) 2007).
  • the CRC check and FLA deletion are in no particular order. If the input FLA does not match the FLA added to the read data (N in Step 2005), it is determined that the writing is to an abnormal address (Step 2013). This FLA check can detect that data has been written to an abnormal address and can prevent abnormal data from being transferred to the host 10, which is effective in improving the reliability of the storage apparatus 100.
  • the MP 131 activates the FE controller 112, and the FE controller 112 transmits read data to the host 10 via the port 110 of the FEPK 110 (step 2009). After the read data is transmitted to the host 10, the MP 131 transmits a completion notification to the host 10 and ends the FERD process (step 2011).
  • FIG. 21 is a flowchart of the back-end read process of the computer system 1 according to the first embodiment.
  • the BERD process is a process for reading read data from the drive device 180 to the CM 141 when no read data exists on the CM 141.
  • FIG. 22 shows the structure of the drive read command 2200 of the computer system 1 according to the first embodiment.
  • the drive read command includes, for example, the identifier of the drive device 180 to be accessed, the physical address 2210 including the physical LBA, and the FLA 2220 obtained from the corresponding host LBA.
  • the MP 131 acquires the physical LBA from the configuration information table 1422, calculates the FLA from the host LBA, and creates the drive read command 2200 with the FLA added (step 2201).
  • the MP 131 inputs a drive read command 2200 to the BE controller 152 and activates the BE controller 152 (step 2103).
  • the BE controller 152 transmits a drive read command 2200 to the drive device 180 (step 2105).
  • the drive controller 181 performs a read MLA inspection process (step 2109).
  • FIG. 23 is a flowchart of the MLA inspection process at the time of reading of the computer system 1 according to the first embodiment.
  • the read MLA inspection process is executed when the drive device 180 receives the drive read command 2200 transmitted from the DKC 190.
  • the drive controller 181 reads the data indicated by the physical LBA included in the drive read command, and the DMP 185 reads the MLA stored in the guarantee code portion of the read data and the XOR value of the FLA included in the drive read command 2200 (BLA1 and Is calculated (step 2301).
  • the DMP 185 compares the calculated XOR value with the BLA (referred to as BLA2) calculated from the physical LBA included in the drive read command (step 2303). It is confirmed whether the values of BLA1 and BLA2 match (step 2305). If they match (Y in step 2305), it is determined that the reading specified by the drive read command 2200 is a reading to a normal address. (Step 2307). If BLA1 and BLA2 do not match (N in Step 2305), it is determined that an abnormal address is read (Step 2309). Reading from an abnormal address can be detected by the MLA inspection process at the time of reading, and reading from an abnormal address can be prevented).
  • the storage apparatus 100 may perform the MLA inspection process in the same manner as in the back-end write process.
  • the drive controller 181 confirms whether it has passed the MLA inspection process at the time of reading (step 2111), and if it has passed the MLA inspection (Y of step 2111), the BLA calculated from the physical LBA included in the drive read command 2200 is read data. The data is added to the data and transferred to the DKC 190 (step 2113).
  • the BE controller 152 stores the read data transferred from the drive device 180 in the BE DXBF 154 (step 2115)
  • the MP 131 uses the BLA calculated from the physical LBA to be read by the BE DMA 153 and the configuration information table on the shared memory.
  • the obtained host LBA is input and the BE DMA 153 is activated (step 2117).
  • the BE DMA 153 compares the BLA added to the read data in the BE DXBF 154 with the BLA input from the MP 131 (step 2119). Check if the BLA added to the read data matches the BLA input from the MP 131 (step 2121). If they match (Y in step 2121), the BE DMA 153 inputs the read data in the BE DXBF 154 from the MP 131. After adding the FLA calculated from the host LBA, and performing a CRC check, writing to the CM 141 (step 2123) and the back-end read processing are terminated. Again, the CRC check and FLA addition are out of order. If the BLA added to the read data does not match the BLA input from the MP 131 (N in Step 2121), the management server is notified of the abnormality (Step 2125), and the abnormal termination process described in FIG. Do.
  • FIG. 24 is a flowchart of processing in the case of LA mismatch in the computer system 1 according to the first embodiment.
  • the storage apparatus 100 notifies the administrator through the management I / F 120 that an LA mismatch has been detected.
  • the BE DMA 153 transfers data from the CM 141 to the BE DXBF 154, or when the FE DMA 113 transfers data from the CM 141 to the FE DXBF 114, does the FLA added to the MP131 match the FLA input from the MP131? If there is a discrepancy, the BE DMA 153 or the FE DMA 153 notifies the MP 131 of the FLA abnormality.
  • the MP 131 that has received the FLA abnormality notification notifies the management server 20 of the FLA abnormality through the management I / F 120 (Y in Step 2401, Step 2403).
  • the MP 131 receives the MLA abnormality notification from the drive device 180, it notifies the management server 20 of the BLA abnormality through the management I / F 120 (Y in step 2405, step 2407).
  • the BE DMA 153 checks whether the BLA added to the data matches the BLA input from the MP 131. If there is no match, the BE DMA 153 notifies the MP 131 of the BLA abnormality.
  • the outline of the computer system 1 including the storage system according to the second embodiment will be described.
  • the same hardware configuration as that of the first embodiment is used and common processing is also executed, only differences from the first embodiment will be described, and the same portions will be omitted.
  • FIG. 25 is a logical system configuration diagram of the computer system 1 according to the second embodiment.
  • the storage apparatus 100 forms a pool 350 that is a set of logical storage capacities by bundling a plurality of LDEVs 310.
  • a plurality of virtual volumes (VVOL) 360 exist in the pool 350.
  • the VVOL 360 is a virtual device and is referenced from the host 10.
  • the administrator of the storage apparatus 100 creates a VVOL 360 of an arbitrary size via the maintenance I / F 120. This size does not depend on the total capacity of the actual drive.
  • the MP 131 dynamically allocates one storage area (LDEV block) of the LDEV 310 to one virtual storage area (VVOL block) of the VVOL 360 that has been I / O accessed from the host 10. After the assignment, the correspondence between the VVOL LBA and the LDEV LBA is stored in the address mapping table 1423 on the shared memory 142.
  • FIG. 26 is a diagram illustrating the correspondence between the data guarantee outline by LA and the logical system configuration in the computer system 1 according to the second embodiment.
  • a guarantee code hereinafter referred to as FLA
  • FLA a guarantee code calculated from a logical address of a logical volume (VVOL) referred to by the host 10
  • VVOL logical volume
  • BLA data
  • the host 10 When the host 10 reads data from the storage device 100, if the target data exists in the drive device 180, the data is transferred from the drive device 180 to the BE DXBF 154, and then from the BE DXBF 154 to the CM 141, and from the CM 141 to the FE DXBF 114. And then transferred to the host 10 via the port 111.
  • the host LBA (VVOL LBA) used by the host 10 to access the data is converted into the LDEV LBA by the MP 131 using the address mapping table 1423 on the SM 142, and the LDEV LBA obtained by the conversion is converted into the configuration information table 1421.
  • To convert to physical LBA A physical LBA is used to access data in the physical drive device 180.
  • Data in the drive device 180 is protected by MLA.
  • the DMP 185 in the drive device 180 uses the physical LBA and FLA stored in the drive read command 1500 issued by the DKC 190 to the drive device 180, and the MLA is normal. Confirm that the warranty code is changed from MLA to BLA.
  • the BE DMA 153 transfers the data from the BE DXBF 154 to the CM 141, it confirms that the BLA is normal, and adds the FLA calculated from the MP 131 using the VVOL LBA to the data.
  • the MP 131 updates the cache management table on the SM 142 (thin provisioning back-end read processing, hereinafter referred to as Thin-pro BERD processing).
  • Thin-pro BERD processing thin provisioning back-end read processing
  • the FE DMA 113 transfers data on the CM 141 to the FE DXBF 114, it confirms that the FLA is normal and removes the FLA.
  • the data transferred to the FE DXBF 114 is transferred to the host 10 by the FE controller 112 (hereinafter referred to as thin provisioning back front end read processing, hereinafter referred to as Thin-pro FERD processing). If the target data is in the cache, only Thin-pro FERD processing is performed.
  • the write data transferred from the host 10 is received by the FE DXBF 114 and transferred to the CM 141 by the FE DMA 113.
  • the MP 131 inputs the FLA calculated from the host LBA (VVOL LBA) to the FE DMA 113, and after the FE DMA 113 adds the FLA to the data, the data is transferred from the FE DXBF 114 to the CM 141.
  • the MP 131 updates the cache management table (thin provisioning front end write processing, hereinafter referred to as Thin-pro FEWR processing).
  • the MP 131 When writing to the drive device 180 from the CM 141 via the BE DXBF 154, the MP 131 uses the address mapping table 1423 on the SM 142 to convert from the host LBA to the LDEV LBA, and the LDEV LBA obtained by the conversion is converted into the configuration information table 1421. To convert to physical LBA.
  • the BE DMA 153 When transferring from the CM 141 to the BE DXBF 154, the BE DMA 153 confirms that the FLA is normal, and then adds the BLA input from the MP 131 to the data.
  • the data transferred from the BE DXBF 154 to the drive device 180 is temporarily held in the DM 184, the BLA added to the data, the FLA added to the drive write command issued to the drive device 180 by the DKC 190, and the drive After the DMP 185 confirms that the MLA stored in the write destination physical LBA is normal from the write destination physical LBA in the write command 1500, the DMP 185 adds the MLA to the data and performs writing (thin provisioning back) End light processing, hereinafter referred to as Thin-pro BEWR processing).
  • FIG. 27 is a data mapping structure diagram of the computer system 1 according to the second embodiment.
  • the VVOL 360 that can be recognized by the host 10 is composed of a plurality of VVOL blocks 361.
  • the LDEV block 361 and the LDEV block 311-1 and the LDEV block 311-2 of the LDEV 310-2 are allocated to the VVOL block 361. This relationship is called page mapping, and the MP 131 dynamically manages the relationship by the address mapping table 1423 on the SM 142.
  • the VVOL 360 has a unique number (VVOL #) that is an identifier for identifying each VVOL 360 in the storage apparatus 100.
  • FIG. 28 is a diagram illustrating an address mapping table 1423 for managing address mapping of the computer system 1 according to the second embodiment.
  • the host 10 uses VVOL LBA to access data.
  • the address mapping management table is information indicating a correspondence relationship between Pool # 14231, VVOL # 14232, VVOL LBA 14233, LDEV # 14234, and LDEV LBA 14235. This table allows the MP 131 to check which LDEV LBA the block corresponding to the VVOL LBA used by the host 10 for access corresponds to.
  • FIG. 29 is a diagram illustrating an LDEV free block management table 1424 for managing LDEV allocation blocks of the computer system 1 according to the second embodiment.
  • the LDEV allocation block management table 1424 includes a column 14241 for storing Pool #, a column 14242 for storing LDEV #, a column 14243 for storing LDEV LBA, and a block identified by the LDEV LBA allocated to the VVOL block. It consists of a column 14244 for storing an allocation flag indicating whether or not there is, and is stored on the SM 142.
  • an LDEV LBA1 of LDEV # 1 constituting Pool # 0 has a flag indicating that it has already been assigned to the VVOL.
  • “Not-allocated” indicating that it is not assigned is stored like the LDEV LBA3 of the LDEV # 1 constituting the Pool # 0.
  • the LDEV allocation block management table is information indicating a correspondence relationship between Pool #, LDEV #, LDEV LBA, and whether or not in use. With this table, the MP 131 can check the assignable LDEV block when assigning the LDEV block to the VVOL.
  • the host write processing of the computer system 1 according to the second embodiment includes FEWR processing (referred to as Thin-pro FEWR processing in the second embodiment) and BEWR processing (thin in the second embodiment). -Called pro BEWR processing).
  • Thin-pro FEWR processing in the second embodiment FEWR processing
  • BEWR processing thin in the second embodiment
  • -Called pro BEWR processing FEWR processing
  • FIG. 30 is a flowchart of the FEWR process (Thin-pro FEWR process) of the computer system 1 according to the second embodiment.
  • the FEWR process is a process executed when the storage apparatus 100 receives a host write command from the host 10.
  • the MP 131 When the MP 131 receives the host write command from the host 10 (step 3001), the MP 131 adds the LDEV allocation block management table 1424 on the shared memory 142 to the VVOL block that is the write target indicated by the host LBA in the host write command. To determine whether an LDEV block is allocated (step 3003). When the LDEV block is assigned to the VVOL block (N in Step 3003), the FEWR process in FIG. 13 of the first embodiment is performed (Step 3013).
  • Step 3003 it is determined whether there is an LDEV block to which the MP 131 is assigned, that is, not assigned to any VDEV block (Step 3005). If there is an assignable LDEV block (Y in step 3005), the assignment process described in FIG. 31 is performed (step 3009), and then the FEWR process is performed (step 3013). When there is no assignable LDEV block (N in Step 3005), the storage apparatus 100 notifies the host 10 that write data transmission is impossible (Step 3013).
  • FIG. 31 is a flowchart of the VVOL block allocation process of the computer system 1 according to the second embodiment.
  • the MP 131 refers to the LDEV block allocation management table 1424 on the SM 142, determines the LDEV LBA of the LDEV block that can be allocated, and determines the physical LBA from the determined LDEV LBA and the configuration information table 1422. .
  • the obtained physical LBA and the VVOL LBA to which the physical LBA is allocated are input to the BE DMA 153, and the BE DMA 153 is activated (step 3101).
  • the BE DMA 153 sets all areas of the user data section 410 of FIG.
  • the initial allocation data is created and written to the BE DXBF 154 (step 3103).
  • the MP 131 inputs a drive write command 1500 to the BE controller 152 and activates the BE controller 152 (step 3105).
  • the drive write command includes the initial allocation data written in the BE DXBF 154 and the FLA calculated from the VVOL LBA. 1500 is transmitted to the drive device 180 (step 3107).
  • the drive controller 181 stores the drive write command 1500 and the initial allocation data in the DM 184 (step 3109), reads the block indicated by the write destination physical LBA contained in the drive write command 1500 (step 3111), and MLA. Is an initial value (step 3113).
  • the FLA added to the command and the XOR value of BLA calculated by the drive controller 181 are stored in the LA area 421 in the data guarantee code part and stored.
  • Data for initial allocation is written to the device 182 (step 3115).
  • the MLA is not the initial value (N in Step 3113)
  • allocating the LDEV LBA to the VDEV LBA it is possible to prevent data corruption by allocating another VVOL LBA to the allocated area by checking whether or not the MLA is the initial value (N in Step 3115).
  • the drive device 180 When the writing of the initial allocation data is completed, the drive device 180 notifies the DKC 190 of the completion of writing (step 3117). Receiving the write completion notification, the MP 131 in the storage apparatus 100 updates the address mapping table 1423 (step 3119) and ends the VVOL block allocation process.
  • FIG. 32 is a flowchart of the BEWR process (Thin-pro BEWR process) of the computer system 1 according to the second embodiment. Only differences from the first embodiment will be described.
  • the MP 131 obtains the LDEV LBA from the VVOL LBA and the address mapping table 1423 on the SM 142 (Step 3201).
  • the MP 131 obtains a physical LBA from the obtained LDEV LBA and the configuration information management table 1422 on the shared memory 142 (step 3203), and performs the BEWR process of the first embodiment (step 3205).
  • FIG. 33 is a flowchart of host read processing (Thin-pro read processing) in the computer system 1 according to the second embodiment.
  • the MP 131 receives the host read command from the host 10 (step 3301)
  • the MP 131 checks from the address mapping table 1423 on the SM 142 whether or not the LDEV LBA is assigned to the VVOL LBA requested to be read from the host 10 (step 3303).
  • the MP 131 instructs the FE DMA 113 to create data in which the user data unit 410 of FIG.
  • the data generated by the FE DMA 113 is transmitted to the host 10 (step 3305), and the read process is terminated.
  • the MP 131 checks whether there is corresponding data on the CM 141 from the cache management table 1421 on the SM 142 (step 3307).
  • the LDEV # and LDEV LBA in the cache management table are changed to VVOL # and VVOL LBA. If it exists on the CM 141 (Y in step 3307), the same FERD processing as that in the first embodiment is performed (step 3311). If there is no corresponding data on the CM 141, Thin-pro BERD processing is performed (step 3309), and FERD processing similar to that in the first embodiment is performed (step 3311).
  • FIG. 34 is a flowchart of the BERD (Thin-pro BERD) process of the computer system 1 according to the second embodiment.
  • the MP 131 acquires the LDEV LBA from the VVOL LBA and the address mapping table 1423 on the SM 142 (step 3401).
  • the MP 131 acquires the physical LBA from the acquired LDEV LBA and the configuration information table 1422 on the shared memory 142 (step 3402).
  • the same BERD processing as in the first embodiment is performed from step 2201 to step 2215 in FIG.
  • the MP 131 acquires the LDEV LBA from the physical LBA and the configuration information table 1422 on the shared memory 142 (step 3407).
  • the VVOL LBA is acquired from the acquired LDEV LBA and the address mapping table 1423 on the SM 142 (step 3409). After acquiring the VVOL LBA, the same BERD process as in the first embodiment is performed from step 2215 to step 2223 in FIG. 22, and then the same FERD process as in the first embodiment is performed.
  • FIG. 35 is a flowchart of the VVOL block allocation deletion process in the computer system 1 according to the second embodiment.
  • the VVOL block allocation deletion process is a process for efficiently using the physical capacity of the drive device 180. That is, the VVOL block 361 to which the LDEV block 311-1 is assigned in FIG. 27 shows the VVOL block 2361 in the physical LBA corresponding to the LDEV block 311-1 even if the host 10 has not written to the VVOL block 361. Since the MLA using the VVOL LBA information is written, it is not possible to accept anything other than reading / writing to the VVOL block 361.
  • a VVOL block allocation deletion process is required.
  • the host 10 may delete the VVOL block.
  • the storage system 100 executes steps 3105 to 3111 of the VVOL block allocation process of FIG. 31 (step 3501).
  • the drive controller 181 confirms whether or not the MLA is an initial value (step 3503). If the MLA of the physical LBA to be allocated and deleted is not the initial value (N in step 3503), the drive MLA check process in the first embodiment is performed. Perform (step 3505). Similar to the write-time MLA inspection process in the first embodiment, both or either one of the processes in FIGS. 16 and 17 can be performed, and the process in FIG. 18 can be optionally performed. It is confirmed whether or not the result of the MLA inspection processing is normal (step 3507).
  • the BE DMA 154 performs initialization processing of the target block (step 1107 in FIG. 11) (step 1107 in FIG. 11). Step 3509). If it is determined that the MLA is abnormal (N in Step 3507), the MP 131 abnormally ends the VVOL block allocation deletion process (Step 3511).
  • FIG. 36 is a flowchart of the VVOL block allocation change process in the computer system 1 according to the second embodiment.
  • the VVOL block allocation change processing is performed when the number of LDEV blocks allocated to the VVOL 360 is biased among the LDEVs 310 due to the increase or decrease in the number of LDEVs 310 in the Pool 350, or when the LDEV 310 allocated in the Pool 350 is deleted, This is performed when changing to another LDEV block in the Pool 350.
  • the storage apparatus 100 reads the data of the migration target LDEV block into the CM 141 by the BERD process (FIG. 22, Step 2201 to Step 2223) of the first embodiment (Step 3601). After the data is read into the CM 141, the allocation deletion processing (all steps in FIG. 35) of the migration source LDEV block is performed (step 3603).
  • the VVOL block allocation process (all steps in FIG. 31) is performed on the migration destination LDEV block (step 3605).
  • Thin-pro BEWR processing (all steps in FIG. 32) is performed, and the LDEV block in the cache is written to the drive device (step 3607).
  • the mapping table 1423 on the SM 142 is updated. If a read request or a write request is generated immediately before the update, the read / write processing may be performed using the VVOL block allocation information before the update.
  • the cause of this problem is that the correspondence between the host LBA and the physical LBA is not invariant because address conversion is performed.
  • the FLA created from the host LBA is also used, so that even if the correspondence between the host LBA and the physical LBA changes, an address translation error is detected. There is an effect that can be done.
  • a storage apparatus that can detect an abnormality in a logical address, further improve data reliability, and is suitable for mission-critical work. Further, by applying the present invention to a storage device equipped with a drive device 180 that calculates operations, the reliability of data can be improved without increasing the load on the DKC 190, that is, while maintaining high-speed I / O performance. it can.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

　論理アドレスと物理アドレスの異常を検出するため、ストレージ装置は、上位装置に提供される論理ボリュームを構成する記憶媒体を有する複数のドライブと、上位装置から論理ボリュームの論理記憶領域を識別する論理アドレスを含むＩ／Ｏ要求とユーザデータとを受信するフロントエンドＩ／Ｆと、論理アドレスから記憶媒体の物理記憶領域を識別する物理アドレスへの変換を制御するプロセッサと、物理アドレスに基づいて複数のドライブへのユーザデータの書込み／読出しを制御するバックエンドＩ／Ｆと、を有する。そして、ドライブには、物理アドレスと物理アドレスに対応する論理アドレスとに基づいて得られる第１の保証コードがユーザデータに付加されたデータが、記憶媒体の物理アドレスによって指定された物理記憶領域に格納される。

Description

ストレージ装置及びストレージ装置の制御方法
　ドライブ装置へデータを格納するストレージ装置に関する。
　高性能・高信頼性が求められるストレージ装置では、搭載する複数台のディスク装置でＲＡＩＤ（Ｒｅｄｕｎｄａｎｔ　Ａｒｒａｙ　Ｉｎｄｅｐｅｎｄｅｎｔ（Ｉｎｅｘｐｅｎｓｉｖｅ）　Ｄｉｓｋｓ）を構成し、１つまたは複数の仮想的なディスク装置として記憶領域をホストコンピュータなどの上位装置に提供することで、高速化及び冗長性を向上させている。上位装置は、この提供される仮想的なディスク装置の論理アドレスを指定して、ストレージ装置との間のデータの送受信を行う。一方、論理アドレスの指定を受けたストレージ装置は、内部で論理アドレスから実際のディスク装置のアドレスを指す物理アドレスにアドレス変換し、ディスク装置へのデータを書込み／読出しを行っている。
　このようなアドレス変換を伴うデータ転送に対して、信頼性をより向上させるため、例えば、特許文献１には、ディスク装置にデータを格納する際、書込み先の物理アドレスに基づいて計算される保証コード　ディスク側ＬＡ（Ｌｏｇｉｃａｌ　Ａｄｄｒｅｓｓ）をデータに付加して書き込み、データの読出しにＬＡをチェックすることで、誤ったアドレスにデータを書き込んでしまう等のアドレス異常を検出することが記載されている。
特開２０００－３４７８１５号公報
　しかしながら、特許文献１に記載のアドレス異常の検出方法では、指定された物理アドレスで指定された物理記憶領域とは異なる物理記憶領域にデータが書き込まれたことは検出できるが、指定された論理アドレスと対応する物理記憶領域と異なる物理記憶領域にデータが書き込まれてしまっていても、論理アドレスの異常は検出できないという課題がある。このような論理アドレスの異常は、論理アドレスから物理アドレスへの変換の際に起きやすい。近年のデータの大容量化に伴い、論理ボリュームの記憶領域を仮想ボリュームに動的に割当てるＴｈｉｎ　Ｐｒｏｖｉｓｉｏｎｉｎｇ機能や、複数のストレージ装置の記憶領域を統合した仮想ボリュームを提供するストレージ装置の仮想化機能等が急速に普及している。これらの機能では論理アドレスと物理アドレスとが固定的に対応づいておらず、動的に対応関係が変化する。また、アドレス変換も複雑化し、１回のアクセスでアドレス変換を行われる回数が増加している。このことからも、データの信頼性をより一層高めるため、論理アドレス異常を検出するニーズは高まっている。
　本発明に係るストレージ装置は、上位装置に提供される論理ボリュームを構成する記憶媒体を有する複数のドライブと、上位装置から論理ボリュームの論理記憶領域を識別する論理アドレスを含むＩ／Ｏ要求とユーザデータとを受信するフロントエンドＩ／Ｆと、論理アドレスから記憶媒体の物理記憶領域を識別する物理アドレスへの変換を制御するプロセッサと、物理アドレスに基づいて複数のドライブへのユーザデータの書込み／読出しを制御するバックエンドＩ／Ｆと、を有する。そして、ドライブには、物理アドレスと物理アドレスに対応する論理アドレスとに基づいて得られる第１の保証コードがユーザデータに付加されたデータが、記憶媒体の物理アドレスによって指定された物理記憶領域に格納される。
　本発明により、論理アドレスの異常を検出でき、ストレージ装置のデータの信頼性がより向上させることができる。
実施例１に係る計算機システムのハードウェア構成図である。 実施例１に係る計算機システムのドライブの論理構成図である。 実施例１に係る計算機システムの論理構成図である。 実施例１に係るデータブロックの構成図である。 実施例１に係る共有メモリの構成図である。 実施例１に係るローカルメモリの構成図である。 実施例１に係るドライブメモリの構成図である。 実施例１に係るキャッシュ管理テーブルの構成図である。 実施例１に係る構成情報テーブルの構成図である。 実施例１に係るＬＡによるデータ保証範囲と論理システム構成の対応を示す図である。 実施例１に係るドライブフォーマット処理のフローチャートである。 実施例１に係るホストライト処理のフローチャートである。 実施例１に係るフロントエンドライト処理のフローチャートである。 実施例１に係るバックエンドライト処理のフローチャートである。 実施例１に係るドライブライトコマンドの構造を示す図である。 実施例１に係るライト時ＭＬＡ検査処理のフローチャートである。 実施例１に係るライト時ＭＬＡ検査処理のフローチャートである。 実施例１に係るライト時ＢＬＡ検査処理のフローチャートである。 実施例１に係るホストリード処理のフローチャートである。 実施例１に係るフロントエンドリード処理のフローチャートである。 実施例１に係るバックエンドリード処理のフローチャートである。 実施例１に係るドライブリードコマンドの構造を示す図である。 実施例１に係るリード時ＭＬＡ検査処理のフローチャートである。 実施例１に係る異常終了処理のフローチャートである。 実施例２に係る論理構成図である。 実施例２に係るＬＡによるデータ保証範囲と論理システム構成の対応を示す図である。 実施例２に係るデータマッピング構造を示す図である。 実施例２に係るアドレスマッピングテーブルの構成図である。 実施例２に係るＬＤＥＶ空きブロック管理テーブルの構成図である。 実施例２に係るフロントエンドライト処理のフローチャートである。 実施例２に係るＶＶＯＬブロック割り当て処理のフローチャートである。 実施例２に係るバックエンドライト処理のフローチャートである。 実施例２に係るホストリード処理のフローチャートである。 実施例２に係るバックエンドリード処理のフローチャートである。 実施例２に係るＶＶＯＬブロック割り当て削除処理のフローチャートである。 実施例２に係るＶＶＯＬブロック割り当て変更処理のフローチャートである。
　幾つかの実施例を、図面を参照して説明する。なお、以下に説明する実施例は特許請求の範囲にかかる発明を限定するものではなく、また実施例で説明されている諸要素及びその組み合わせの全てが発明の解決手段に必須であるとは限らない。
　なお、以下の説明では、「ＸＸテーブル」の表現にて各種情報を説明することがあるが、各種情報は、テーブル以外のデータ構造で表現されていても良い。データ構造に依存しないことを示すために「ＸＸテーブル」を「ＸＸ情報」と呼ぶことができる。
　また、以下の説明では、ハードウェアを主語として処理を説明する場合があるが、プログラムをハードウェアの自体、またはハードウェアが有するプロセッサ（例えば、ＭＰ（Ｍｉｃｒｏ　Ｐｒｏｃｅｓｓｏｒ））によって実行することで、定められた処理を、適宜に記憶資源（例えばメモリ）及び／又は通信インターフェースデバイス（例えばポート）を用いながら行うため、処理の主語がプログラムとされても良い。また、プログラムソースは、例えば、プログラム配布サーバ又は記憶メディアであっても良い。
　実施例１に係るストレージシステムを含む計算機システム１の概要を説明する。ストレージシステムは、例えば、図１に示すストレージ装置１００により構成される。ストレージ装置１００のＤＫＵ１７０には、ドライブ装置１８０が複数備えられている。ストレージ装置１００においては、複数のドライブ装置１８０の記憶領域により、論理ボリュームが構成される。論理ボリュームはホストコンピュータ１０から参照される。
　図１は、実施例１に係る計算機システム１のハードウェア構成図である。　計算機システム１とは、１以上のホスト計算機（以下、ホストという）１０と、管理サーバ２０と、ストレージ装置１００とから構成される。ホスト１０、管理サーバ２０、ストレージ装置１００は、ネットワーク３０を介して接続されている。ネットワーク３０は、ローカルエリアネットワーク（ＬＡＮ）であってもよく、ワイドエリアネットワーク（ＷＡＮ）であってもよい。ホスト１０は、例えば、アプリケーションを実行する計算機であり、ストレージ装置１００から、アプリケーションで必要なデータを読み込んだり、アプリケーションで作成されたデータを書き込んだりする。管理サーバ２０は、計算機システム１を管理するためのアプリケーションを実行する計算機であり、システムの管理処理を実行する管理者により使用される計算機である。ストレージシステムは、例えば、図１に示すストレージ装置１００より構成される。ストレージ装置は、ＤＫＣ（Ｄｉｓｋ　Ｃｏｎｔｒｏｌｌｅｒ）１９０とＤＫＵ（Ｄｉｓｋ　Ｕｎｉｔ）１７０により構成される。ＤＫＣ１９０は、１以上のフロントエンドパッケージ（ＦＥＰＫ）１１０と、保守インタフェース（保守Ｉ／Ｆ）１２０と、１以上のマイクロプロセッサパッケージ（ＭＰＰＫ）１３０と、１以上のキャッシュメモリパッケージ（ＣＭＰＫ）１４０と、１以上のバックエンドパッケージ（ＢＥＰＫ）１５０と、内部ネットワーク１６０とを有する。ＦＥＰＫ１１０、保守Ｉ／Ｆ１２０、ＭＰＰＫ１３０、ＣＭＰＫ１４０、及びＢＥＰＫ１５０は、内部ネットワーク１６０を介して接続されている。ＢＥＰＫ１５０は、複数系統のパス１７１やスイッチ１７２を介してＤＫＵ１７０と接続されている。ＤＫＵ１７０には、ドライブ装置１８０が複数供えられている。
　ＦＥＰＫ１１０は、フロントエンドのインタフェースデバイスの一例であり、１以上のポート１１１、フロントエンドコントローラ（ＦＥコントローラ）１１２、ＤＭＡ(ＦＥ　ＤＭＡ)１１３、フロントエンド転送バッファ（ＦＥ　ＤＸＢＦ）１１４を有する。ポート１１１は、ストレージ装置１００を、ネットワーク等を介して種々の装置と接続する。保守Ｉ／Ｆ１２０は、ストレージ装置１００を管理サーバ２０と接続するためのインタフェースである。フロントエンド転送バッファ（ＦＥ　ＤＸＢＦ）１１４は、ホスト１０から送信されたデータや、ホスト１０へ送信するデータを一時的に格納する。ＦＥコントローラ１１２は、ホスト１０との間で各種コマンドや、ライトデータ、リードデータ等の通信を行う。ＦＥ　ＤＭＡ１１３は、ＦＥ　ＤＸＢＦ１１４とＣＭ１４１の間で各種コマンドやデータの通信を行う。
　ＭＰＰＫ１３０は、マイクロプロセッサ（ＭＰ）１３１と、ローカルメモリ（ＬＭ）１３２とを有する。ＬＭ１５０は、各種プログラムや、各種情報を記憶する。ＭＰ１３１は、ＬＭ１３２に格納されたプログラムを実行して各種処理を実行する。ＭＰ１３１は、ＢＥＰＫ１５０を介して、各種コマンド（例えばＳＣＳＩにおけるリードコマンドやライトコマンドなど）をＤＫＵ１７０のドライブ装置１８０に送信し、また、ＤＫＵ１７０のドライブ装置１８０から各種コマンドの結果を受信する。また、ＭＰ１３１は、ＦＥＰＫ１１０を介して、各種コマンドを外部ストレージ装置に送信する。
　ＣＭＰＫ１４０は、キャッシュメモリ（ＣＭ）１４１と共有メモリ（ＳＭ）１４２を有する。ＣＭ１４１は、ホスト１０からドライブ等に書き込むデータ（ライトデータ）や、ドライブから読み出したデータ（リードデータ）を一時的に格納するためのメモリである。ＳＭ１４２は、各種プログラムが処理を行うための制御情報を格納するためのメモリである。
　ＢＥＰＫ１５０は、バックエンドのインタフェースデバイスの一例であり、１以上のポート１５１と、バックエンドコントローラ（ＢＥコントローラ）１５２と、ＤＭＡ（ＢＥ　ＤＭＡ）１５３と、バックエンド転送バッファ（ＢＥ　ＤＸＢＦ）１５４とを有する。ポート１５１は、ストレージ装置１００を、ネットワーク等を介してドライブ装置１８０と接続する。バックエンド転送バッファ（ＢＥ　ＤＸＢＦ）１５４は、ドライブ装置１８０から送信されたデータや、ドライブ装置１８０へ送信するデータを一時的に格納する。ＢＥコントローラ１５２は、ＤＫＵ１７０のドライブ装置１８０との間で各種コマンドや、ライトデータ、リードデータ等の通信を行う。ＢＥ　ＤＭＡ１５３は、ＢＥ　ＤＸＢＦ１５４とＣＭ１４１の間で各種コマンドやデータの通信を行う。
　図２は、実施例１に係る計算機システム１のドライブ装置１８０のハードウェア構成図である。ドライブ装置１８０は、１以上のドライブコントローラ１８１と１以上の記憶デバイス１８２を有する。ドライブコントローラ１８１は、１以上のポート１８３と、キャッシュメモリ１８４（ＤＭと呼ぶ）と、マイクロプロセッサ１８５（ＤＭＰと呼ぶ）を有する。ドライブ装置１８０は、スイッチ１７２とポート１８３を介して接続されている。記憶デバイス１８２は、不揮発性の記憶媒体であって、例えば、磁気ディスク、フラッシュメモリ、その他半導体メモリ（ＰＲＡＭ，ＲｅＲＡＭ等）等の記憶媒体である。ドライブ装置１８０は、ストレージ装置１００との間では、ＳＣＳＩコマンド処理の最小単位であるブロック１８６（例えば、５１２Ｂ）を単位として、データの受け渡しが可能である。また、ドライブコントローラ１８１を有するドライブ装置１８０を用いることにより、従来ＤＫＣ１９０で行っていた処理をドライブコントローラ１８１で行うことができ、ＤＫＣ１９０の負荷を軽減し、Ｉ／Ｏ性能の向上等を見込むことができる。しかし、ドライブ装置１８０に代えて、ＨＤＤ（Ｈａｒｄ　Ｄｉｓｋ　Ｄｒｉｖｅ）やＳＳＤ（Ｓｏｌｉｄ　Ｓｔａｔｅ　Ｄｒｉｖｅ）を用いてることもでき、この際、ドライブコントローラ１８１が行う演算などの処理は、ドライブコントローラ１８１に代えてＤＫＣ１９０で行ってもよい。
　図３は、実施例１に係る計算機システム１の論理構成図である。ストレージ装置１００は、複数のドライブ装置１８０（ＰＤＥＶ３４０と呼ぶ）を束ねて、ＲＡＩＤ（Ｒｅｄｕｎｄａｎｔ　Ａｒｒａｙ　ｏｆ　Ｉｎｄｅｐｅｎｄｅｎｃｅ（Ｉｎｅｘｐｅｎｓｉｖｅ）　Ｄｉｓｋｓ）グループ３３０（ＰＧと呼ぶ）を構成することで、データの冗長性を確保している。たとえば、４個のＰＤＥＶ３４０を束ねてＰＧ３３０を構成する。ＲＡＩＤにはいくつかのレベル（以下、「ＲＡＩＤレベル）という）がある。例えば、ＲＡＩＤ５では、ドライブ装置に障害が発生したことにより、そのドライブ装置から読み出せなくなったデータをリビルドするために、各データに対して、“パリティ”と呼ばれる冗長な情報（以下、「冗長コード」）が生成され、その冗長コードもドライブ装置に書き込む。ＲＡＩＤ５以外にも、ＲＡＩＤレベルは存在し（例えばＲＡＩＤ１～４、６等）、また、データの冗長化技術として、３重ミラー（Ｔｒｉｐｌｉｃａｔｉｏｎ）、パリティを３個用いたトリプルパリティ技術等もある。
ＰＧ３３０を仮想的に１つのボリュームとみなしたものをＶＤＥＶ３２０と呼ぶ。ＬＤＥＶ３１０は仮想的なデバイスで、ホスト１０からホストＬＢＡを用いて参照する。また、ＰＤＥＶ３４０は、物理ＬＢＡを用いて参照する。ストレージ装置管理者は、保守Ｉ／Ｆ１２０を介してＬＤＥＶ３１０を作成する。ＬＤＥＶ３１０はＶＤＥＶ３２０を構成するＰＤＥＶ３４０のブロック（ＰＤＥＶ中の記憶領域の一単位）を複数割り当てて構成される。ここで、物理ＬＢＡ及びホストＬＢＡとは、ブロックを指定するＬＢＡに限定されるものではなく、物理アドレスや論理アドレスなど、それぞれＰＤＥＶ３４０とＬＤＥＶ３１０の記憶領域を識別できる情報であればよい。また、ストレージシステムにおいて、ＬＤＥＶ３１０、ＶＤＥＶ３２０、ＰＤＥＶ３４０はそれぞれユニークな番号（ＬＤＥＶ＃、ＶＤＥＶ＃、ＰＤＥＶ＃）を持つ。
　図４は、実施例１に係る計算機システム１のデータブロック４００の構成図である。
　データは、データブロック４００を１単位として、転送され、ＰＤＥＶ３４０に格納される。データブロック４００は、ユーザデータ部（例えば、５１２Ｂ）４１０と保証コード部４２０（例えば、８Ｂ）から構成されており、保証コード部４２０の一部をＬＡ領域４２１として使用し、残りをビットエラー訂正のためのＣＲＣ領域４２２として使用する。ユーザデータ部４１０と保証コード部４２０の大きさは任意であり、必ずしもこの通りである必要はない。また、保証コード部４２０の全領域をＬＡとして使ってもよい。
　ここで、ホストＬＢＡから計算されるＬＡをＦＬＡとする。ＦＬＡとして、例えば、ホストＬＢＡをそのまま使ってもよいし、ホストＬＢＡのハッシュ値としてもよい。物理ＬＢＡから計算されるＬＡをＢＬＡとする。ＢＬＡとして、例えば、物理ＬＢＡをそのまま使ってもよいし、物理ＬＢＡのハッシュ値としてもよい。ＦＬＡとＢＬＡのＸＯＲ値をＭＬＡとする。ここで、ＭＬＡは必ずしもＦＬＡとＢＬＡのＸＯＲ値である必要はなく、例えば、ＦＬＡとＢＬＡをＬＡ領域に両方格納してもよい。他にも、ＭＬＡは、Ｉ／Ｏ時にアドレス間違いを起こしていないか、与えられたＦＬＡ又は／及びＢＬＡと比較することにより確認できる値であればよい。
　以降、本発明におけるテーブル構造について説明する。下記で説明するテーブルはメモリ使用量や検索時間削減のため、ポインタ構造やハッシュテーブルとしてもよいし、逆引きテーブルを持ってもよい。
　図５は、実施例１に係るＳＭ１４２内に格納されているテーブルを示す図である。実施例１では、ＳＭ１４２は、ＣＭＰＫ１４０上に領域を確保するが、例えば、ドライブ装置１８０、及びＬＭ１３２等複数の構成の記憶領域を用いて論理的なＳＭ１４２を構成してもよい。ＳＭ１４２は、キャッシュ管理テーブル１４２１と、構成情報管理テーブル１４２２とを格納する。
　図６は、実施例１に係るローカルメモリ１３２の構成図である。ＬＭ１３２は、ホストＩ／Ｏ処理プログラム１３２１と、ドライブＩ／Ｏ処理プログラム １３２２と、構成情報制御処理プログラム１３２３と、ＤＭＡ制御処理プログラム１３２４と、ドライブフォーマット処理プログラム１３２５と、ＬＡ計算処理プログラム１３２６と、ＬＡ検査処理プログラム２１３５とを格納する。ホストＩ／Ｏ処理プログラム１３２１は、ホストリード／ホストライト処理を実行させるためのプログラムである。
　図７は、実施例１に係るドライブ装置１８０のドライブメモリ１８４の構成図である。ＤＭ１８４は、Ｉ／Ｏ処理プログラム１８４１と、フォーマット処理プログラム１８４２と、ＬＡ計算処理プログラム１８４３と、ＬＡ検査処理プログラム１８４４とを格納する。Ｉ／Ｏ処理プログラム１８４１は、リード／ライト処理を実行させるためのプログラムである。
　図８は、実施例１に係る計算機システム１のキャッシュ管理テーブル１４２１の構成図である。キャッシュ管理テーブル１４２１は、ＬＤＥＶ＃と、ＬＤＥＶ　ＬＢＡと、キャッシュメモリの物理のアドレス対応関係を示す情報であり、ＬＤＥＶ＃１４２１１はＬＤＥＶ＃を格納し、ＬＤＥＶ　ＬＢＡ１４２１２はＬＤＥＶ　ＬＢＡを格納し、キャッシュメモリアドレス１４２１３は対応するＬＤＥＶ　ＬＢＡで示されるブロックのデータがキャッシュメモリに格納されている場合、そのデータが格納されているキャッシュメモリ上のアドレスを格納する。例えば、ＬＤＥＶ＃２のＬＤＥＶ　ＬＢＡ０にはキャッシュメモリが割り当てられているため、対応するキャッシュメモリのアドレスがＬＤＥＶ＃２のＬＤＥＶ　ＬＢＡ０が格納されている行に格納される。ＬＤＥＶ＃２のＬＤＥＶ　ＬＢＡ１には、キャッシュメモリが割り当てられていないため、ＬＤＥＶ＃２のＬＤＥＶ　ＬＢＡ１が格納されている行に、割り当てられていないことを示す定数（列１４２１３におけるＮｏｔ－ａｌｌｏｃａｔｅｄに相当）が格納される。本テーブルにより、ＭＰ１３１は、ホスト１０がアクセスに使用したＬＤＥＶ　ＬＢＡに対応するブロックのデータがキャッシュ上に存在するか否かを調べることができる。
　図９は、実施例１に係る計算機システム１の構成情報テーブル１４２２の構成図である。構成情報テーブル１４２２は、ＶＤＥＶ＃１４２２１と、ＬＤＥＶ＃１４２２２と、ＬＤＥＶ３１０のアドレス（ホストＬＢＡ）１４２２３と、ＰＤＥＶ＃１４２２４と、ＰＤＥＶ３４０のアドレス（物理ＬＢＡ）１４２２５との対応関係を示す情報であり、ＶＤＥＶ＃を格納する列１４２２１と、ＬＤＥＶ＃を格納する列１４２２２と、ＬＤＥＶ　ＬＢＡを格納する１４２２３と、ＰＤＥＶ＃を格納する列１４２２４と、ＰＤＥＶ　ＬＢＡ（物理ＬＢＡ）を格納する列１４２２５から構成される。ホスト１０は、ストレージ装置へのアクセスの際、ホストＬＢＡとして、ＬＤＥＶ　ＬＢＡを指定するが、本テーブルにより、ＭＰ１３１は、ホスト１０がアクセスに使用するＬＤＥＶ　ＬＢＡがどの物理ＬＢＡに対応するのか調べることができる。
　図１０は、実施例１に係る計算機システム１における、ＬＡによるデータ保証概要と論理システム構成の対応を示す図である。ストレージ装置１００内のデータ転送において、ホスト１０ら参照される論理ボリューム（ＬＤＥＶ３１０）のもつ論理アドレスから計算される保証コード（以下、ＦＬＡと呼ぶ）と、ドライブ装置１８０の持つ物理アドレスから計算される保証コード（以下、ＢＬＡと呼ぶ）を合成した保証コード（以下、ＭＬＡと呼ぶ）をデータに付加することで、異常なアドレスに対するＩ／Ｏを検出し、データ破壊や誤ったデータの読み込みを防ぐ効果がある。ホスト１０がストレージ装置１００からデータをリードする際、ドライブ装置１８０内に目的のデータが存在する場合は、データはドライブ装置１８０からＢＥ　ＤＸＢＦ１５４へ転送され、その後、ＢＥ　ＤＸＢＦ１５４からＣＭ１４１、ＣＭ１４１からＦＥ　ＤＸＢＦ１１４へ転送され、その後、ポート１１１を介してホスト１０へ転送される。ホスト１０がデータへのアクセスに使用するホストＬＢＡを、ＭＰ１３１がＳＭ１４２上の構成情報テーブル１４２２を利用して、物理ＬＢＡに変換する。物理ドライブ装置１８０中のデータへのアクセスには物理ＬＢＡを使用する。ドライブ装置１８０中のデータはＭＬＡで保護されている。ドライブ装置１８０から、ＢＥ　ＤＸＢＦ１５４へ転送する際、ドライブ装置１８０中のＤＭＰ１８５が、アクセスに係るＢＬＡとＦＬＡから得られたＭＬＡと記憶デバイス１８２から読み出し先に格納されたＭＬＡとが一致する、すなわちＭＬＡが正常であることを確認し、読み出したデータの保証コードをＭＬＡからＢＬＡへ変更する。ＢＥ　ＤＭＡ１５３がデータをＢＥ　ＤＸＢＦ１５４からＣＭ１４１へ転送する際、ＢＬＡが正常であることを確認し、ＭＰ１３１より与えられたＦＬＡをデータに付加する。データをＣＭ１４１に格納後、ＭＰ１３１はＳＭ１４２上のキャッシュ管理テーブル１４２１を更新する（以上バックエンドリード処理、以後ＢＥＲＤ処理と言う）。ＦＥ　ＤＭＡ１１３が、ＣＭ１４１上のデータをＦＥ　ＤＸＢＦ１１４に転送する際、ＦＬＡが正常であることを確認し、ＦＬＡを外す。ＦＥ　ＤＸＢＦ１１４に転送されたデータは、ＦＥコントローラ１１２によりホスト１０へ転送される(以上フロントエンドリード処理、以後ＦＥＲＤ処理と言う)。目的のデータがＣＭ１４１上にある場合、ＦＥＲＤ処理のみを行う。
　ホスト１０がストレージ装置１００へデータをライトする際、ホスト１０から転送されたライトデータは、ＦＥ　ＤＸＢＦ１１４で受信され、ＦＥ　ＤＭＡ１１３でＣＭ１４１へ転送される。ＣＭ１４１へデータを転送する際、ＭＰ１３１がＦＥ　ＤＭＡ１１３にホストＬＢＡより計算したＦＬＡを入力し、ＦＥ　ＤＭＡ１１３がデータにＦＬＡを付加した後、ＦＥ　ＤＸＢＦ１１４からＣＭ１４１へデータを転送する。データをＣＭ１４１に格納後、ＭＰ１３１がキャッシュ管理テーブル１４２１を更新する（以上フロントエンドライト処理、以後ＦＥＷＲ処理と言う）。ＣＭ１４１からＢＥ　ＤＸＢＦ１５４を経由し、ドライブ装置１８０へ書き込む際、ＭＰ１３１がホストＬＢＡから物理ＬＢＡに変換を行う。ＣＭ１４１からＢＥ　ＤＸＢＦ１５４へ転送する場合、ＢＥ　ＤＭＡ１５３がＦＬＡが正常であることを確認後、ＭＰ１３１から入力されたＢＬＡをデータに付加する。ＢＥ　ＤＸＢＦ１５４からドライブ装置１８０へ転送されたデータは、一時的にＤＭ１８４に保持され、データに付加されたＢＬＡと、ＤＫＣ１９０がドライブ装置１８０に対して発行するドライブライトコマンドに付加されたＦＬＡと、ドライブライトコマンド中の書き込み先物理ＬＢＡから、書き込み先物理ＬＢＡに格納されたＭＬＡが正常であることをＤＭＰ１８５が確認した後、ＤＭＰ１８５がデータにＭＬＡを付加して書き込みを行う（以上バックエンドライト処理、以後ＢＥＷＲ処理と言う）。
　図１１は、実施例１に係る計算機システム１のドライブフォーマット処理のフローチャートである。ドライブフォーマット処理（単にフォーマット処理とも呼ぶ）は、ストレージ装置が保守Ｉ／Ｆ１２０を介してドライブフォーマット指示を受信した場合に実行される。
　ドライブフォーマット処理では、ＭＰ１３１が保守Ｉ／Ｆ１２０からフォーマット指示を出す受信すると（ステップ１１０１）、まず始めにフォーマット指示を受け取ったＭＰ１３１が、ＢＥ　ＤＭＡ１５３に、ＭＬＡ初期値を付加したフォーマット用データを作成する処理を指示する（ステップ１１０３）。フォーマット用データは、図４のユーザデータ部４１０の全領域を０とし、保証コード部４２０のＬＡ領域４２１に、ＭＬＡ初期値として、ドライブ装置の物理アドレスから求めたＢＬＡを記録したものである。ここで、ＭＬＡ初期値は、必ずしもＢＬＡである必要はなく、初期値だと判別可能な値であればどのような値でもよい。
　ＢＥ　ＤＭＡ１５３は、作成したデータをＢＥ　ＤＸＢＦ１５４に書き込む（ステップ１１０５）。ＢＥ　ＤＸＢＦ１５４に書き込まれたフォーマット用データをＢＥコントローラ１５２がドライブ装置１８０に書き込み（ステップ１１０７）、ドライブフォーマット処理が完了する。ドライブフォーマット処理が完了すると、ホスト１０から送信されたデータをドライブ装置１８０に書き込むことができるようになる。
　図１２は、実施例１に係る計算機システム１のホストライト処理のフローチャートである。ホストライト処理は、ホスト１０から送信されたデータをＦＥ　ＤＭＡ１１３がキャッシュに書き込む処理であるフロントエンドライト処理（ステップ１２０１。以下、ＦＥＷＲ処理と呼ぶ）と、キャッシュ中のデータをＢＥコントローラ１５２がドライブに書き込むバックエンドライト処理（ステップ１２０３。以下、ＢＥＷＲ処理と呼ぶ）とからなる。
　図１３は、実施例１に係る計算機システム１のフロントエンドライト処理のフローチャートである。ＦＥＷＲ処理は、ＭＰ１３１がＦＥＰＫ１１０のポート１１１を介して、ホスト１０からライトコマンドを受信した場合に実行される。
　ＦＥコントローラ１１２がホスト１０から送信されたライトデータを受信し、ＦＥ　ＤＸＢＦ１１４に書き込む（ステップ１３０１）。ホスト１０から受信し、格納されたＦＥ　ＤＸＢＦ１１４中のライトデータにはＬＡは付加されていない。次に、ＭＰ１３１がＦＥ　ＤＭＡ１１３を起動する（ステップ１３０３）。ＦＥ　ＤＸＢＦ１１４からＣＭ１４１に転送する際、ＦＥ　ＤＭＡ１１３が、ＭＰ１３１から入力されたＬＤＥＶ　ＬＢＡ（以下、ホストＬＢＡと呼ぶ）を元にＦＬＡを計算し、データに付加する（ステップ１３０５）。ＦＬＡ付加時に、同時にＣＲＣチェックを行うが、ＦＬＡ付加とＣＲＣチェックの順番は問わない。 ＭＰ１３１は、ＦＬＡを付加したデータをＣＭ１４１に書き込み（ステップ１３０７）、ホスト１０に完了報告を送信する（ステップ１３０９）。
　図１４は、実施例１に係る計算機システム１の、バックエンドライト処理のフローチャートである。ＢＥＷＲ処理は、ＣＭ１４１上のライトデータをドライブ装置１８０に書き込む処理である。ＢＥＷＲ処理は、ホスト１０からのライトデータがＣＭ１４１に書き込まれた時点で同期的に行ってもよいし、ＣＭ１４１への書き込みとは非同期で、ＭＰ１３１の負荷が低いとき、ＣＭ１４１にドライブ装置１８０に未反映のデータの量や割合がある閾値を超えたとき等に行ってもよい。
　ホスト１０から送信されるライトコマンドには、例えば、アクセス対象とするＬＤＥＶの識別子であるボリューム番号及びホストＬＢＡ（Ｌｏｇｉｃａｌ　Ｂｌｏｃｋ　Ａｄｄｒｅｓｓ）が含まれている。ＭＰ１３１は、ボリューム番号及びホストＬＢＡから、ＳＭ１４２上の構成情報テーブル１４２２を参照して、ＰＧ上の対応する物理ＬＢＡを求める（ステップ１４０１）。
　ＭＰ１３１がホストＬＢＡから計算したＦＬＡと、ホストＬＢＡを元にＳＭ１４２上の構成情報テーブル１４２２から求めた物理ＬＢＡをＢＥ　ＤＭＡ１５３に入力し、ＢＥ　ＤＭＡ１５３がＣＭ１４１からＢＥ　ＤＸＢＦ１５４へライトデータの転送を行う（ステップ１４０３）。ＢＥ　ＤＭＡ１５３が、データの転送を行う際、ＭＰ１３１から入力されたＦＬＡと、転送するライトデータに付加されたＦＬＡとを比較し（ステップ１４０５）、一致するかどうかを確認する（ステップ１４０７）。不一致の場合（ステップ１４０７のＮ）、管理サーバ２０へ異常通知を行い（ステップ１４２７）、図２４で説明する異常終了処理を行う。ＭＰ１３１から入力されたＦＬＡと、転送するライトデータに付加されたＦＬＡとを比較し、確認する処理により、ドライブ装置へ書き込む対象ではないＬＤＥＶ　ＬＢＡを持つデータを転送しようとしたことがわかるため、誤ったドライブ装置への書き込みによるデータ破壊を防ぐことができる。書き込み対象が変わってしまう原因としては、キャッシュ管理テーブル１４２１更新時に、ＬＤＥＶ　ＬＢＡもしくはキャッシュメモリアドレスが、ソフトウェア不良で意図しない値に書き換えられてしまうことで、ＬＤＥＶ　ＬＢＡからキャッシュメモリアドレスへのアドレス変換を間違えてしまうことが考えられる。
　ＢＥ　ＤＭＡ１５３は、データに付加されたＦＬＡと、ＭＰ１３１から入力されたＦＬＡの一致する場合（ステップ１４０７のＹ）、ＭＰ１３１から入力された物理ＬＢＡを基にＢＬＡを計算し、計算したＢＬＡをデータに付加し、ＣＲＣチェックを行い、ＢＬＡを負荷したデータをＢＥ　ＤＸＢＦ１５４へ転送する（ステップ１４０９）。
　図１５は、実施例１に係る計算機システム１のドライブライトコマンド１５００の構造である。ドライブライトコマンド１５００は、例えば、データ書込み先となるドライブ装置１８０の識別子および物理ＬＢＡからなる物理アドレス１５１０、そして、データ書込み先の物理アドレス１５１０と対応するＬＤＥＶ　ＬＢＡより求められたＦＬＡ１５２０が含まれている。なお、ステップ１４０９において、計算したＢＬＡに代えて、ＦＬＡをデータに付加し、ドライブライトコマンド１５００に、ＦＬＡ１５２０に代えて計算したＢＬＡを含んでもよい。また、ＦＬＡ１５２０に代えて論理アドレスを含み、ＭＬＡ計算時に論理アドレスに基づいてＦＬＡを再計算してもよい。
　再び図１４の説明に戻る。ＭＰ１３１は、ドライブ用ライトコマンド１５００をＢＥコントローラ１５２に入力し、ＢＥコントローラ１５２を起動する（ステップ１４１１）。ＢＥコントローラ１５２は、ＭＰ１３１からの指示により、ドライブライトコマンド１５００と、ＢＥ　ＤＸＢＦ１５４中のライトデータをドライブ装置１８０に送信する（ステップ１４１３）。次に、ドライブコントローラ１８１が、受信したドライブライトコマンドに格納された物理ＬＢＡで参照されるデータに付加されたＭＬＡを読み出す（ステップ１４１７）。ＭＬＡが初期値でなければ（ステップ１４１９のＮ）、ドライブ装置１８０中のＤＭＰ１８５が、図１６、図１７で示されるＭＬＡ検査処理を全ステップ行い、ＭＬＡ検査を行う（ステップ１４２０）。ＭＬＡが初期値であるか（ステップ１４１９のＹ）、ＭＬＡ検査の結果正常（ステップ１４２１のＹ）であれば、ドライブ装置１８０中のＤＭＰが、ドライブライトコマンドに格納されたＦＬＡと、ドライブライトコマンドに格納された物理ＬＢＡから計算されたＢＬＡのＸＯＲ値をデータに付加し、ドライブ装置１８０中の記憶デバイス１８２に書き込みを行う。書き込み完了後、ドライブ装置１８０はＤＫＣ１９０に完了を通知し、処理を終了する。ＭＬＡ検査の結果が異常の場合（ステップ１４２１のＮ）、ドライブ装置１８０はＤＫＣ１９０へ異常を通知し、ＤＫＣ１９０が管理サーバ２０に異常を通知することで処理を終了する。
　図１６は、実施例１に係る計算機システム１のライト時ＭＬＡ検査処理処理のフローチャートである。ライト時ＭＬＡ検査処理は、ドライブ装置１８０がＢＥコントローラ１５０より送信されたドライブライトコマンド１５００とライトデータを受信したときに実行する。
　ドライブコントローラ１８１が、ドライブライトコマンド１５００に含まれる物理ＬＢＡで示される領域に格納されたデータを読み出し、ＤＭＰ１８５が、読み出したデータの保証コード部４２０に格納されたＭＬＡとドライブライトコマンド１５００に含まれているＦＬＡのＸＯＲ値（ＢＬＡ１とする）を計算する（ステップ１６０１）。ＤＭＰ１８５は、ドライブライトコマンド１５００に含まれている物理ＬＢＡから求められるＢＬＡ（ＢＬＡ２とする）とＢＬＡ１とを比較し（ステップ１６０３）、一致するか確認する（ステップ１６０５）。ＢＬＡ１とＢＬＡ２の値が一致した場合（ステップ１６０５のＹ）、ドライブライトコマンド１５００で指定された書き込みは、正常なアドレスへの書き込みであると判断する（ステップ１６０７）。ＢＬＡ１とＢＬＡ２の値が不一致の場合（ステップ１６０５のＮ）、異常なアドレスへの書き込みであると判断し、管理サーバ２０へ以上を通知する（ステップ１６０９）。ＢＬＡ１とＢＬＡ２とが一致するか確認することにより、異常なアドレスへの書き込みによるデータの破壊を防ぐことができる。
なお、ＭＬＡとＦＬＡのＸＯＲ値と、ＢＬＡと、の比較でなくともよく、例えば、ドライブライトコマンド１５００中の物理ＬＢＡから求められたＢＬＡとドライブライトコマンド１５００に付加されたＦＬＡとのＸＯＲ値と、ドライブ装置中に保存されていたＭＬＡと、の比較を行ってもよい。また、ドライブ装置中に保存されていたＭＬＡとドライブライトコマンド１５００に含まれる物理ＬＢＡから計算されたＢＬＡとのＸＯＲ値と、ドライブライトコマンド１５００に含まれるＦＬＡと、の比較を行ってもよい。
なお、ＭＬＡ検査を行うのは図２のようなドライブ装置でなくてもよく、ＤＫＣ１９０が行ってもよい。その場合、ドライブライトコマンド１５００に含まれる物理ＬＢＡで示されるブロックをＣＭ１４１上に読み込み、ＭＰ１３１がＭＬＡ検査処理を行う。ここで、読み込む先はＣＭ１４１である必要はなく、ＢＥ　ＤＸＢＦ１５４でもよい。また、ＭＬＡ検査処理を行うのはＭＰ１３１である必要はなく、ＢＥ　ＤＭＡ１５３やＢＥコントローラ１５２であってもよい。
　図１７は、実施例１に係る計算機システム１のライト時ＭＬＡ検査処理処理のフローチャートである。ライト時ＭＬＡ検査処理は、ドライブ装置１８０がＤＫＣ１９０より送信されたドライブライトコマンド１５００とライトデータを受信したときに実行する。
　ドライブコントローラ１８１が、ドライブライトコマンド１５００に含まれる物理ＬＢＡで示されるデータを読み出し、ＤＭＰ１８５が、読み出したデータの保証コード部に格納されたＭＬＡとドライブライトコマンド１５００に含まれているＦＬＡのＸＯＲ値（ＢＬＡ１とする）を求め（ステップ１７０１）、ライトデータに付加されているＢＬＡ（ＢＬＡ２とする）を比較する（ステップ１７０３）。ＢＬＡ１とＢＬＡ２とが一致するか確認し（ステップ１７０５）、２つの値が一致した場合（ステップ１７０５のＹ）、ドライブライトコマンド１５００で指定された書き込みは、正常なアドレスへの書き込みであると判断する（ステップ１７０７）。ＢＬＡ１とＢＬＡ２とが不一致の場合（ステップ１７０５のＮ）、異常なアドレスへの書き込みであると判断し、管理サーバへ以上なアドレスへの書き込みを通知する。（ステップ１７０９）。このライト時ＭＬＡ検査処理により、アドレス変換間違いよるアドレス間違いを検出でき、異常なアドレスへの書き込みによるデータの破壊を防ぐことができる。アドレス変換間違いは、例えば、図８のキャッシュ管理テーブルの更新時に、ソフトウェア不良により、ＬＤＥＶ　ＬＢＡもしくはキャッシュアドレスが不正な値に書き換わってしまうこと等で発生する。
　なお、ＭＬＡとＦＬＡのＸＯＲ値と、ＢＬＡと、の比較しなくともよい。例えば、ライトデータ中のＢＬＡとドライブライトコマンド１５００に付加されたＦＬＡとのＸＯＲ値と、ドライブ装置中に保存されていたＭＬＡと、の比較を行ってもよいし、ドライブ装置中に保存されていたＭＬＡとライトデータに付加されたＢＬＡとのＸＯＲ値と、ドライブライトコマンド１５００に含まれるＦＬＡと、の比較を行ってもよい。
　なお、ＭＬＡ検査を行うのは図２のようなドライブ装置１８０でなくてもよく、ＤＫＣ１９０が行ってもよい。その場合、ドライブライトコマンド１５００に含まれる物理ＬＢＡで示されるブロックをＣＭ１４１上に読み込み、ＭＰ１３１がＭＬＡ検査処理を行う。ここで、読み込む先はＣＭ１４１である必要はなく、ＢＥ　ＤＸＢＦ１５４でもよい。また、ＭＬＡ検査処理を行うのはＭＰ１３１である必要はなく、ＢＥ　ＤＭＡ１５３やＢＥコントローラ１５２であってもよい。また、ＭＬＡ検査をドライブコントローラ１８１で行うことにより、ＤＫＣ１９０のＭＬＡ検査処理にかかる負荷を減らすことができ、Ｉ／Ｏ性能の向上等が見込める。一方、ＭＬＡ検査をＤＫＣ１９０で行うことにより、検査処理を行うドライブコントローラ１８１を有さない市販のＨＤＤやＳＳＤを用いることができる。
　ＭＬＡ検査処理は、少なくとも、図１６と図１７で示した処理のいずれか一方を実行することで異常アドレスへの書き込みを検出できる。図１６と図１７で示した処理の両方行った場合、異常アドレスへの書き込みを検出する能力が向上し、より信頼性が向上する効果がある。また、一層の信頼性向上のため、図１６と図１７の処理に加えて、図１８にて後述するＢＬＡ処理を追加で行ってもよい。
　図１８は、実施例１に係る計算機システム１のライト時ＢＬＡ検査処理のフローチャートである。ライト時ＭＬＡ検査処理は、ドライブ装置１８０がＤＫＣ１９０より送信されたドライブライトコマンド１５００とライトデータを受信したときに実行する。
　ＤＭＰ１８５が、ドライブライトコマンド１５００に含まれる物理ＬＢＡから計算されるＢＬＡ（ＢＬＡ１とする）と、ライトデータに付加されたＢＬＡ（ＢＬＡ２とする）を比較する（ステップ１８０１）。ＢＬＡ１とＢＬＡ２とが一致しているか確認し（ステップ１８０３）、一致した場合（ステップ１８０３のＹ）、ドライブライトコマンド１５００で指定された物理ＬＢＡが正常であると判断する（ステップ１８０５）。ＢＬＡ１とＢＬＡ２とが一致しない場合（ステップ１８０３のＮ）、異常なアドレスへの書き込みであると判断する（ステップ１８０７）。
　前述したとおり、この処理だけではＭＬＡ検査処理にならないが、信頼性向上のために、図１６と図１７で示したＭＬＡ検査処理に加えて行ってもよい。ＭＬＡ検査処理とは、従来のＬＡ検査処理による書き込み先アドレスの保証に加えて、アドレス変換を行う前のアドレスから計算される保証コードで、アドレス変換の結果を保証するものであり、アドレス変換を行っていないＬＤＥＶ　ＬＢＡから計算されるＦＬＡを検査に利用しなければならない。そのため、図１６と図１７のいずれかの処理は必須である。図１８の処理はアドレス変換の結果を保証しないため必須ではないが、書き込み先の物理ＬＢＡの保証を行うため、追加で行うことで信頼性向上を見込める。
　ＭＬＡ検査を通過したら、ドライブライトコマンド１５００に付加されたＦＬＡとＢＬＡのＸＯＲ値を、ライトデータのＬＡ領域に格納し、ドライブ装置１８０の記憶デバイス１８２への書き込みを行う（図１４のステップ１４１９）、書き込みが完了後にＤＫＣ１９０へ処理完了を通知し、バックエンドライト処理を終了する。
　図１９は、実施例１に係る計算機システム１のホストリード処理のフローチャートである。ホストリード処理は、ＭＰ１３１がＦＥＰＫ１１０のポート１１１を介して、ホスト１０からリードコマンドを受信した場合に実行される（ステップ１９０１）。
　ホスト１０からのリードコマンドには、例えば、アクセス対象とするＬＤＥＶの識別子であるボリューム番号及びホストＬＢＡが含まれている。ボリューム番号及びホストＬＢＡから、共有メモリ上のキャッシュ管理テーブル１４２１を参照し、ＣＭ１４１上のアドレスを求める。ＭＰ１３１は、ＣＭ１４１上にリードコマンドで指定されたデータがあるか確認する（ステップ１９０３）。ＣＭ１４１上にデータがない場合（ステップ１９０３のＮ）、ＭＰ１３１は、ドライブ装置１８０から読み込んだデータをＣＭ１４１に書き込む処理であるバックエンドリード処理を行う（ステップ２００５。以下、ＢＥＲＤ処理と呼ぶ）。ＢＥＲＤ処理の詳細は図２１で説明する。ＣＭ１４１上にデータがある場合（ステップ１９０３のＹ）または、ＢＥＲＤ処理が完了すると、ＭＰ１３１は、ＣＭ１４１中のデータをホスト１０に送信するフロントエンドリード処理（ステップ１９０７。以下、ＦＥＲＤ処理と呼ぶ）を行う。ＦＥＲＤ処理の詳細は図２０で説明する。
　図２０は、実施例１に係る計算機システム１のフロントエンドリード処理のフローチャートである。ＭＰ１３１は、リードコマンド中のホストＬＢＡと、ホストＬＢＡから計算したＦＬＡを入力し、ＦＥ　ＤＭＡ１１３を起動する（ステップ２００１）。ＦＥ　ＤＭＡ１１３は、ホストリードコマンドに対応するＣＭ１４１上のリードデータに関して、入力されたＦＬＡと、リードデータに付加されたＦＬＡとを比較する（ステップ２００３）。ＦＥ　ＤＭＡ１１３は、入力されたＦＬＡと、リードデータに付加されたＦＬＡとが一致するか確認する（ステップ２００５）。入力されたＦＬＡと、リードデータに付加されたＦＬＡとが一致する場合（ステップ２００５のＹ）、ＦＥ　ＤＭＡ１１３はリードデータのＦＬＡを削除し、ＣＲＣチェックを行った後、ＦＥ　ＤＸＢＦ１１４に転送する（ステップ２００７）。ＣＲＣチェックとＦＬＡ削除は順不同である。また、入力されたＦＬＡと、リードデータに付加されたＦＬＡとが一致しない場合（ステップ２００５のＮ）は、異常なアドレスへの書き込みであると判断する（ステップ２０１３）。ここでのＦＬＡ検査により、異常なアドレスへデータが書き込まれていることを検出でき、ホスト１０へ異常なデータを転送しないようにできるため、ストレージ装置１００の信頼性向上に効果がある。
　ＦＥ　ＤＸＢＦ１１４へのデータの転送完了後、ＭＰ１３１がＦＥコントローラ１１２を起動し、ＦＥコントローラ１１２が、ＦＥＰＫ１１０のポート１１０を介して、ホスト１０にリードデータを送信する（ステップ２００９）。ホスト１０へリードデータ送信後、ＭＰ１３１が完了通知をホスト１０へ送信し、ＦＥＲＤ処理を終了する（ステップ２０１１）。
　図２１は、実施例１に係る計算機システム１のバックエンドリード処理のフローチャートである。ＢＥＲＤ処理は、ＣＭ１４１上にリードデータが存在しない場合に、ドライブ装置１８０からＣＭ１４１上にリードデータを読み出すときの処理である。
　図２２は、実施例１に係る計算機システム１のドライブリードコマンド２２００の構造である。ドライブリードコマンドは、例えば、アクセス対象とするドライブ装置１８０の識別子および物理ＬＢＡからなる物理アドレス２２１０、そして対応するホストＬＢＡから求められたＦＬＡ２２２０が含まれている。
　再び、図２１に戻る。ＭＰ１３１は、構成情報テーブル１４２２から物理ＬＢＡを取得し、ホストＬＢＡからＦＬＡを計算し、ＦＬＡを付加したドライブリードコマンド２２００を作成する（ステップ２２０１）。ＭＰ１３１は、ＢＥコントローラ１５２にドライブリードコマンド２２００を入力し、ＢＥコントローラ１５２を起動する（ステップ２１０３）。ＭＰ１３１からの指示により、ＢＥコントローラ１５２は、ドライブリードコマンド２２００をドライブ装置１８０へ送信する（ステップ２１０５）。ドライブリードコマンド２２００を受信すると、ドライブコントローラ１８１は、リード時ＭＬＡ検査処理を行う(ステップ２１０９)。
　図２３は、実施例１に係る計算機システム１のリード時ＭＬＡ検査処理のフローチャートである。リード時ＭＬＡ検査処理は、ドライブ装置１８０がＤＫＣ１９０より送信されたドライブリードコマンド２２００を受信したときに実行する。
　ドライブコントローラ１８１が、ドライブリードコマンドに含まれる物理ＬＢＡで示されるデータを読み出し、ＤＭＰ１８５が、読み出したデータの保証コード部に格納されたＭＬＡとドライブリードコマンド２２００に含まれるＦＬＡのＸＯＲ値（ＢＬＡ１とする）を計算する（ステップ２３０１）。ＤＭＰ１８５が、計算したＸＯＲ値と、ドライブリードコマンドに含まれる物理ＬＢＡから計算されるＢＬＡ（ＢＬＡ２とする）を比較する（ステップ２３０３）。ＢＬＡ１とＢＬＡ２との値が一致しているか確認し（ステップ２３０５）、一致した場合（ステップ２３０５のＹ）、ドライブリードコマンド２２００で指定された読み込みは、正常なアドレスへの読み込みであると判断する（ステップ２３０７）。ＢＬＡ１とＢＬＡ２とが不一致の場合（ステップ２３０５のＮ）、異常なアドレスの読み込みであると判断する（ステップ２３０９）。リード時ＭＬＡ検査処理により、異常なアドレスからの読み込みを検出でき、異常なアドレスからの読み込みを防ぐことができる）。
　ここで、バックエンドライト処理時と同様にして、ストレージ装置１００がＭＬＡ検査処理を行ってもよい。
　再び、図２１に戻る。ドライブコントローラ１８１は、リード時ＭＬＡ検査処理を通過したか確認し（ステップ２１１１）、ＭＬＡ検査を通過したら（ステップ２１１１のＹ）、リードデータにドライブリードコマンド２２００に含まれる物理ＬＢＡから計算したＢＬＡをデータに付加し、ＤＫＣ１９０へ転送する（ステップ２１１３）。ＢＥコントローラ１５２が、ドライブ装置１８０から転送されたリードデータをＢＥ　ＤＸＢＦ１５４に格納した（ステップ２１１５）後、ＭＰ１３１が、ＢＥ　ＤＭＡ１５３にリード対象の物理ＬＢＡから計算したＢＬＡと共有メモリ上の構成情報テーブルから得たホストＬＢＡを入力し、ＢＥ　ＤＭＡ１５３を起動する（ステップ２１１７）。
　ＢＥ　ＤＭＡ１５３は、ＢＥ　ＤＸＢＦ１５４からＣＭ１４１へリードデータを転送する際、ＢＥ　ＤＸＢＦ１５４中のリードデータに付加されたＢＬＡと、ＭＰ１３１から入力されたＢＬＡとを比較する（ステップ２１１９）。リードデータに付加されたＢＬＡと、ＭＰ１３１から入力されたＢＬＡとが一致するか確認し（ステップ２１２１）、一致したら（ステップ２１２１のＹ）、ＢＥ　ＤＭＡ１５３はＢＥ　ＤＸＢＦ１５４中のリードデータに、ＭＰ１３１から入力されたホストＬＢＡより計算したＦＬＡを付加し、ＣＲＣチェックを行った後、ＣＭ１４１への書き込み（ステップ２１２３）、バックエンドリード処理を終了する。ここでも、ＣＲＣチェックとＦＬＡ付加は順不同である。また、リードデータに付加されたＢＬＡと、ＭＰ１３１から入力されたＢＬＡとが一致ない場合（ステップ２１２１のＮ）、管理サーバに異常を通知し（ステップ２１２５）、図２４で説明する異常終了処理を行う。
　図２４は、実施例１に係る計算機システム１のＬＡ不一致の場合の処理のフローチャートである。ＬＡ不一致時は、ストレージ装置１００が、管理Ｉ／Ｆ１２０を通じて、管理者にＬＡ不一致を検出したことを通知する。ＢＥ　ＤＭＡ１５３がＣＭ１４１からＢＥ　ＤＸＢＦ１５４にデータを転送する際、または、ＦＥ　ＤＭＡ１１３がＣＭ１４１からＦＥ　ＤＸＢＦ１１４へデータを転送する際、ＭＰ１３１がデータに付加されたＦＬＡと、ＭＰ１３１から入力されたＦＬＡが一致するかどうかをチェックし、不一致時はＢＥ　ＤＭＡ１５３またはＦＥ　ＤＭＡ１５３がＭＰ１３１にＦＬＡ異常を通知する。ＦＬＡ異常通知を受けたＭＰ１３１は、管理サーバ２０に管理Ｉ／Ｆ１２０を通じてＦＬＡ異常を通知する（ステップ２４０１のＹ、ステップ２４０３）。ＭＰ１３１がドライブ装置１８０からＭＬＡ異常通知を受けた場合、管理サーバ２０に管理Ｉ／Ｆ１２０を通じてＢＬＡ異常を通知する（ステップ２４０５のＹ、ステップ２４０７）。ＢＥ　ＤＸＢＦ１５４からＣＭ１４１にデータを送る際、または、ＢＥ　ＤＸＢＦ１５４からドライブ装置１８０にデータを転送する際、ＢＥ　ＤＭＡ１５３が、データに付加されたＢＬＡと、ＭＰ１３１から入力されたＢＬＡが一致するかどうかをチェックし、不一致時はＢＥ　ＤＭＡ１５３がＭＰ１３１にＢＬＡ異常を通知する。
　実施例２に係るストレージシステムを含む計算機システム１の概要を説明する。実施例２では、実施例１と同様のハードウェア構成用い、共通処理も実行するため、実施例１との差分のみ説明し、同一部分は割愛する。
　図２５は、実施例２に係る計算機システム１の、論理システム構成図である。
ストレージ装置１００は、ＬＤＥＶ３１０を複数束ねて、論理的な記憶容量の集合であるプール３５０を構成する。
プール３５０内には仮想ボリューム（ＶＶＯＬ）３６０が複数存在する。ＶＶＯＬ３６０は、仮想的なデバイスで、ホスト１０から参照する。ストレージ装置１００の管理者は、保守Ｉ／Ｆ１２０を介して、任意のサイズのＶＶＯＬ３６０を作成する。このサイズは、実際のドライブの合計容量に依存しない。ホスト１０からＩ／ＯアクセスがあったＶＶＯＬ３６０の仮想的な一記憶領域（ＶＶＯＬブロック）に対して、ＭＰ１３１がＬＤＥＶ３１０の一記憶領域（ＬＤＥＶブロック）を動的に割り当てる。割り当て後、ＶＶＯＬ　ＬＢＡとＬＤＥＶ　ＬＢＡの対応を共有メモリ１４２上のアドレスマッピングテーブル１４２３に記憶する。
　図２６は、実施例２に係る計算機システム１における、ＬＡによるデータ保証概要と論理システム構成の対応を示す図である。ストレージ装置１００内のデータ転送において、ホスト１０が参照する論理ボリューム（ＶＶＯＬ）のもつ論理アドレスから計算される保証コード（以下、ＦＬＡと呼ぶ）と、ドライブ装置の持つ物理アドレスから計算される保証コード（以下、ＢＬＡと呼ぶ）を合成した保証コード（以下、ＭＬＡと呼ぶ）をデータに付加することで、異常なアドレスに対するＩ／Ｏを検出し、データ破壊や誤ったデータの読み込みを防ぐ効果がある。
　ホスト１０がストレージ装置１００からデータをリードする際、ドライブ装置１８０内に目的のデータが存在する場合は、データはドライブ装置１８０からＢＥ　ＤＸＢＦ１５４へ転送され、その後、ＢＥ　ＤＸＢＦ１５４からＣＭ１４１、ＣＭ１４１からＦＥ　ＤＸＢＦ１１４へ転送され、その後、ポート１１１を介してホスト１０へ転送される。ホスト１０がデータへのアクセスに使用するホストＬＢＡ（ＶＶＯＬ　ＬＢＡ）を、ＭＰ１３１がＳＭ１４２上のアドレスマッピングテーブル１４２３を利用してＬＤＥＶ　ＬＢＡに変換し、変換して得たＬＤＥＶ　ＬＢＡを、構成情報テーブル１４２１を利用して、物理ＬＢＡに変換する。物理ドライブ装置１８０中のデータへのアクセスには物理ＬＢＡを使用する。ドライブ装置１８０中のデータはＭＬＡで保護されている。ドライブ装置１８０から、ＢＥ　ＤＸＢＦ１５４へ転送する際、ドライブ装置１８０中のＤＭＰ１８５が、ＤＫＣ１９０がドライブ装置１８０へ発行するドライブリードコマンド１５００に格納された物理ＬＢＡ、ＦＬＡを利用して、ＭＬＡが正常であることを確認し、保証コードをＭＬＡからＢＬＡへ変更する。ＢＥ　ＤＭＡ１５３がデータをＢＥ　ＤＸＢＦ１５４からＣＭ１４１へ転送する際、ＢＬＡが正常であることを確認し、ＭＰ１３１よりＶＶＯＬ　ＬＢＡを利用して計算されたＦＬＡをデータに付加する。データをＣＭ１４１に格納後、ＭＰ１３１はＳＭ１４２上のキャッシュ管理テーブルを更新する（以上シン・プロビジョニングバックエンドリード処理、以後Ｔｈｉｎ－ｐｒｏ　ＢＥＲＤ処理と言う）。ＦＥ　ＤＭＡ１１３が、ＣＭ１４１上のデータをＦＥ　ＤＸＢＦ１１４に転送する際、ＦＬＡが正常であることを確認し、ＦＬＡを外す。ＦＥ　ＤＸＢＦ１１４に転送されたデータは、ＦＥコントローラ１１２によりホスト１０へ転送される(以上シン・プロビジョニングバックフロントエンドリード処理、以後Ｔｈｉｎ－ｐｒｏ　ＦＥＲＤ処理と言う)。目的のデータがキャッシュ上にある場合、Ｔｈｉｎ－ｐｒｏ　ＦＥＲＤ処理のみを行う。
　ホスト１０がストレージ装置１００へデータをライトする際、ホスト１０から転送されたライトデータは、ＦＥ　ＤＸＢＦ１１４で受信され、ＦＥ　ＤＭＡ１１３でＣＭ１４１へ転送される。ＣＭ１４１へデータを転送する際、ＭＰ１３１がＦＥ　ＤＭＡ１１３にホストＬＢＡ（ＶＶＯＬ　ＬＢＡ）より計算したＦＬＡを入力し、ＦＥ　ＤＭＡ１１３がデータにＦＬＡを付加した後、ＦＥ　ＤＸＢＦ１１４からＣＭ１４１へデータを転送する。データをＣＭ１４１に格納後、ＭＰ１３１がキャッシュ管理テーブルを更新する（以上シン・プロビジョニングフロントエンドライト処理、以後Ｔｈｉｎ－ｐｒｏ　ＦＥＷＲ処理と言う）。ＣＭ１４１からＢＥ　ＤＸＢＦ１５４を経由し、ドライブ装置１８０へ書き込む際、ＭＰ１３１がＳＭ１４２上のアドレスマッピングテーブル１４２３を用いて、ホストＬＢＡからＬＤＥＶ　ＬＢＡに変換し、変換して得たＬＤＥＶ　ＬＢＡを、構成情報テーブル１４２１を利用して、物理ＬＢＡに変換する。ＣＭ１４１からＢＥ　ＤＸＢＦ１５４へ転送する場合、ＢＥ　ＤＭＡ１５３がＦＬＡが正常であることを確認後、ＭＰ１３１から入力されたＢＬＡをデータに付加する。ＢＥ　ＤＸＢＦ１５４からドライブ装置１８０へ転送されたデータは、一時的にＤＭ１８４に保持され、データに付加されたＢＬＡと、ＤＫＣ１９０がドライブ装置１８０に対して発行するドライブライトコマンドに付加されたＦＬＡと、ドライブライトコマンド１５００中の書き込み先物理ＬＢＡから、書き込み先物理ＬＢＡに格納されたＭＬＡが正常であることをＤＭＰ１８５が確認した後、ＤＭＰ１８５がデータにＭＬＡを付加して書き込みを行う（以上シン・プロビジョニングバックエンドライト処理、以後Ｔｈｉｎ－ｐｒｏ　ＢＥＷＲ処理と言う）。
　図２７は、実施例２に係る計算機システム１のデータマッピング構造図である。
　ホスト１０により認識可能なＶＶＯＬ３６０は、複数のＶＶＯＬブロック３６１により構成される。ＶＶＯＬブロック３６１には、ＬＤＥＶ３１０－１、ＬＤＥＶ３１０－２のＬＤＥＶブロック３１１－１、ＬＤＥＶブロック３１１－２が割り当てられる。この関係をページマッピングと呼び、ＳＭ１４２上のアドレスマッピングテーブル１４２３により、ＭＰ１３１が動的に関係を管理する。ＶＶＯＬ３６０は、ストレージ装置１００において、各ＶＶＯＬ３６０を識別する識別子であるユニークな番号（ＶＶＯＬ＃）を持つ。
　図２８は、実施例２に係る計算機システム１のアドレスマッピングを管理するアドレスマッピングテーブル１４２３を示す図である。実施例２において、ホスト１０はデータへのアクセスにＶＶＯＬ　ＬＢＡを利用する。アドレスマッピング管理テーブルは、Ｐｏｏｌ＃１４２３１と、ＶＶＯＬ＃１４２３２と、ＶＶＯＬ　ＬＢＡ１４２３３と、ＬＤＥＶ＃１４２３４と、ＬＤＥＶ　ＬＢＡ１４２３５の対応関係を示す情報である。本テーブルにより、ＭＰ１３１は、ホスト１０がアクセスに使用したＶＶＯＬ　ＬＢＡに対応するブロックが、どのＬＤＥＶ　ＬＢＡに対応するのかを調べることができる。
　図２９は、実施例２に係る計算機システム１のＬＤＥＶ割当ブロックを管理するＬＤＥＶ空きブロック管理テーブル１４２４を示す図である。ＬＤＥＶ割当ブロック管理テーブル１４２４は、Ｐｏｏｌ＃を格納する列１４２４１と、ＬＤＥＶ＃を格納する列１４２４２と、ＬＤＥＶ　ＬＢＡを格納する列１４２４３と、当該ＬＤＥＶ　ＬＢＡで識別されるブロックがＶＶＯＬブロックに割当てられているか否かを示す割り当てフラグを格納する列１４２４４からなり、ＳＭ１４２上に格納されている。例えば、Ｐｏｏｌ＃０を構成するＬＤＥＶ＃１のＬＤＥＶ　ＬＢＡ１には、既にＶＶＯＬへ割り当てられていることを示すフラグが立っている。ＶＶＯＬへ割り当てられていない場合、Ｐｏｏｌ＃０を構成するＬＤＥＶ＃１のＬＤＥＶ　ＬＢＡ３のように、割り当てしていないことを示す「Ｎｏｔ－ａｌｌｏｃａｔｅｄ」が格納される。
　ＬＤＥＶ割当ブロック管理テーブルは、Ｐｏｏｌ＃と、ＬＤＥＶ＃と、ＬＤＥＶ　ＬＢＡと、使用中か否かの対応関係を示す情報である。本テーブルにより、ＭＰ１３１は、ＶＶＯＬにＬＤＥＶブロックを割り当てる際、割り当て可能なＬＤＥＶブロックを調べることができる。
　実施例２に係る計算機システム１のホストライト処理は、実施例１に係る計算機システム１と同じく、ＦＥＷＲ処理（実施例２ではＴｈｉｎ－ｐｒｏ　ＦＥＷＲ処理と呼ぶ）とＢＥＷＲ処理（実施例２では、Ｔｈｉｎ－ｐｒｏ　ＢＥＷＲ処理と呼ぶ）から構成される。以後、実施例１との差分のみ説明する。
　図３０は、実施例２に係る計算機システム１の、ＦＥＷＲ処理（Ｔｈｉｎ－ｐｒｏ　ＦＥＷＲ処理）のフローチャートである。ＦＥＷＲ処理は、ストレージ装置１００がホスト１０からホストライトコマンドを受信したときに実行する処理である。
　ＭＰ１３１がホストライトコマンドをホスト１０から受領すると（ステップ３００１）、ＭＰ１３１は、ホストライトコマンド内のホストＬＢＡで示されるライトの対象となったＶＶＯＬブロックに、共有メモリ１４２上のＬＤＥＶ割当ブロック管理テーブル１４２４を参照し、ＬＤＥＶブロックが割り当てられているか判定する（ステップ３００３）。ＶＶＯＬブロックにＬＤＥＶブロックが割り当てられている場合（ステップ３００３でＮ）、実施例１の図１３におけるＦＥＷＲ処理を行う（ステップ３０１３）。
　割り当てが必要な場合（ステップ３００３でＹ）、ＭＰ１３１が割り当てられる、すなわちいずれのＶＤＥＶブロックにも割当てられていないＬＤＥＶブロックが存在するかを判定する（ステップ３００５）。割当て可能なＬＤＥＶブロックが存在する場合（ステップ３００５でＹ）、図３１で説明する割り当て処理を行い（ステップ３００９）、その後ＦＥＷＲ処理を行う（ステップ３０１３）。割当て可能なＬＤＥＶブロックが存在しない場合（ステップ３００５でＮ）、ストレージ装置１００は、ライトデータ送信が不可能であることをホスト１０に通知する（ステップ３０１３）。
　図３１は、実施例２に係る計算機システム１の、ＶＶＯＬブロック割り当て処理のフローチャートである。ＭＰ１３１が、ＳＭ１４２上のＬＤＥＶブロック割当管理テーブル１４２４を参照し、割り当て可能なＬＤＥＶブロックのＬＤＥＶ　ＬＢＡを求め、求めたＬＤＥＶ　ＬＢＡと構成情報テーブル１４２２から、物理ＬＢＡを求める。。求めた物理ＬＢＡと、物理ＬＢＡを割り当てるＶＶＯＬ　ＬＢＡをＢＥ　ＤＭＡ１５３に入力し、ＢＥ　ＤＭＡ１５３を起動する（ステップ３１０１）。ＢＥ　ＤＭＡ１５３は、図４のユーザデータ部４１０の全領域を０とし、保証コード部４２０のＬＡ領域４２１に、ＶＶＯＬ　ＬＢＡから計算したＦＬＡと、物理ＬＢＡから計算したＢＬＡのＸＯＲ値（ＭＬＡ）を格納した初期割り当て用データを作成し、ＢＥ　ＤＸＢＦ１５４へ書き込む（ステップ３１０３）。
　ＭＰ１３１が、ＢＥコントローラ１５２にドライブライトコマンド１５００を入力し、ＢＥコントローラ１５２を起動し（ステップ３１０５）、ＢＥ　ＤＸＢＦ１５４に書き込まれた初期割り当て用データと、ＶＶＯＬ　ＬＢＡから計算されたＦＬＡを含むドライブライトコマンド１５００を、ドライブ装置１８０に送信する（ステップ３１０７）。ドライブコントローラ１８１は、ドライブライトコマンド１５００と初期割り当て用データとをＤＭ１８４に格納し（ステップ３１０９）、ドライブライトコマンド１５００中に含まれる書込み先の物理ＬＢＡが示すのブロックを読み出し（ステップ３１１１）、ＭＬＡが初期値かどうかを確認する（ステップ３１１３）。読み出たＭＬＡが初期値の場合（ステップ３１１３のＹ）、データの保証コード部に、コマンドに付加されたＦＬＡと、ドライブコントローラ１８１が計算したＢＬＡのＸＯＲ値をＬＡ領域４２１に格納し、記憶デバイス１８２に初期割り当て用データの書き込みを行う（ステップ３１１５）。
ここで、ＭＬＡが初期値でない場合（ステップ３１１３のＮ）、既に他のＶＶＯＬ　ＬＢＡに割り当てられていることがわかる。そのため、○○は、○○へ異常を通知し（ステップ３１２１）、初期値でない場合、図２４の異常終了時処理を実行する。ＶＤＥＶ　ＬＢＡへのＬＤＥＶ　ＬＢＡの割当ての際に、ＭＬＡが初期値か否か確認することで、割り当て済み領域へ別のＶＶＯＬ　ＬＢＡを割り当てることによるデータ破壊を防ぐことができる（ステップ３１１５のＮ）。
　初期割り当て用データの書き込みが終了すると、ドライブ装置１８０はＤＫＣ１９０へ書き込み完了を通知する（ステップ３１１７）。書き込み完了通知を受け取ったストレージ装置１００中のＭＰ１３１は、アドレスマッピングテーブル１４２３を更新し（ステップ３１１９）、ＶＶＯＬブロック割り当て処理を終了する。
　図３２は、実施例２に係る計算機システム１の、ＢＥＷＲ処理（Ｔｈｉｎ－ｐｒｏ　ＢＥＷＲ処理）のフローチャートである。実施例１との差分のみ説明する。まず、Ｔｈｉｎ－ｐｒｏ　ＢＥＷＲ処理では、ＣＭ１４１から、ＢＥ　ＤＸＢＦ１５４へライトデータを転送する際、ＭＰ１３１が、ＶＶＯＬ　ＬＢＡとＳＭ１４２上のアドレスマッピングテーブル１４２３から、ＬＤＥＶ　ＬＢＡを求める（ステップ３２０１）。ＭＰ１３１が、求めたＬＤＥＶ　ＬＢＡと共有メモリ１４２上の構成情報管理テーブル１４２２から、物理ＬＢＡを求め（ステップ３２０３）、実施例１のＢＥＷＲ処理を行う（ステップ３２０５）。
　図３３は、実施例２に係る計算機システム１の、ホストリード処理（Ｔｈｉｎ－ｐｒｏ　リード処理）のフローチャートである。ＭＰ１３１は、ホスト１０からホストリードコマンドを受領すると（ステップ３３０１）、ＳＭ１４２上のアドレスマッピングテーブル１４２３から、ホスト１０からリード要求のあったＶＶＯＬ　ＬＢＡにＬＤＥＶ　ＬＢＡが割り当てられているかどうかを調べる（ステップ３３０３）。
未割当ブロックへのリード要求であった場合（ステップ３３０３のＮ）、ＭＰ１３１が、図４のユーザデータ部４１０が全て０のデータ作成をＦＥ　ＤＭＡ１１３に指示する。ＦＥ　ＤＭＡ１１３が生成したデータをホスト１０へ送信（ステップ３３０５）し、リード処理を終了する。
　割当済領域へのリード要求であった場合（ステップ３３０３のＹ）、ＭＰ１３１が、ＳＭ１４２上のキャッシュ管理テーブル１４２１より、ＣＭ１４１上に対応するデータがあるか否かを調べる（ステップ３３０７）。実施例２の場合、キャッシュ管理テーブルのＬＤＥＶ＃とＬＤＥＶ　ＬＢＡは、ＶＶＯＬ＃とＶＶＯＬ　ＬＢＡに変更される。ＣＭ１４１上に存在する場合（ステップ３３０７のＹ）、実施例１と同様のＦＥＲＤ処理を行う（ステップ３３１１）。ＣＭ１４１上に対応するデータが存在しない場合、Ｔｈｉｎ－ｐｒｏ　ＢＥＲＤ処理を行い（ステップ３３０９）、実施例１と同様のＦＥＲＤ処理を行う（ステップ３３１１）。
　図３４は、実施例２に係る計算機システム１の、ＢＥＲＤ（Ｔｈｉｎ－ｐｒｏ　ＢＥＲＤ）処理のフローチャートである。ＭＰ１３１が、ドライブリードコマンド１５００を作成するため、ＶＶＯＬ　ＬＢＡと、ＳＭ１４２上のアドレスマッピングテーブル１４２３から、ＬＤＥＶ　ＬＢＡを取得する（ステップ３４０１）。ＭＰ１３１が、取得したＬＤＥＶ　ＬＢＡと、共有メモリ１４２上の構成情報テーブル１４２２から、物理ＬＢＡを取得する（ステップ３４０２）。物理ＬＢＡを取得したら、実施例１と同様のＢＥＲＤ処理を、図２２のステップ２２０１からステップ２２１５まで行う。その後、ＭＰ１３１が、物理ＬＢＡと、共有メモリ１４２上の構成情報テーブル１４２２から、ＬＤＥＶ　ＬＢＡを取得する（ステップ３４０７）。取得したＬＤＥＶ　ＬＢＡと、ＳＭ１４２上のアドレスマッピングテーブル１４２３から、ＶＶＯＬ　ＬＢＡを取得する（ステップ３４０９）。ＶＶＯＬ　ＬＢＡ取得後、実施例１と同様のＢＥＲＤ処理を図２２のステップ２２１５からステップ２２２３まで行い、その後、実施例１と同様のＦＥＲＤ処理を行う。
　図３５は、実施例２にかかる計算機システム１におけるＶＶＯＬブロック割り当て削除処理のフローチャートである。ＶＶＯＬブロック割り当て削除処理は、ドライブ装置１８０の物理容量を効率よく使うための処理である。すなわち、図２７中のＬＤＥＶブロック３１１－１を割り当てたＶＶＯＬブロック３６１は、ホスト１０がＶＶＯＬブロック３６１に書き込みを行っていなくとも、ＬＤＥＶブロック３１１－１に対応する物理ＬＢＡに、ＶＶＯＬブロック２３６１を示すＶＶＯＬ　ＬＢＡ情報を利用したＭＬＡが書き込まれているため、ＶＶＯＬブロック３６１に対する読み込み／書き込み以外を受け付けることができない。従って、未使用のＶＶＯＬブロックに対して割り当てらているＬＤＥＶブロックを他のＶＶＯＬブロックへ再利用するため、ＶＶＯＬブロック割り当て削除処理が必要となる。ＶＶＯＬブロック割り当て処理の開始契機は、ホスト１０がＶＶＯＬブロックを削除した場合等が挙げられる。
　ＶＶＯＬブロック割り当て削除処理では、ストレージ装置１００は、図３１のＶＶＯＬブロック割り当て処理のステップ３１０５からステップ３１１１を実行する（ステップ３５０１）。ドライブコントローラ１８１は、ＭＬＡが初期値かどうかを確認し（ステップ３５０３）、割当削除対象となる物理ＬＢＡのＭＬＡが初期値でない場合（ステップ３５０３のＮ）、実施例１におけるライト時ＭＬＡ検査処理を行う（ステップ３５０５）。実施例１におけるライト時ＭＬＡ検査処理と同様に、図１６及び図１７の処理の両方またはいずれか一方の処理を実施するとともに、任意で図１８の処理を行うことができる。ＭＬＡ検査処理の結果が正常か否か確認し（ステップ３５０７）、ＭＬＡが正常であれば（ステップ３５０７のＹ）、ＢＥ　ＤＭＡ１５４が対象のブロックの初期化処理（図１１のステップ１１０７）を行う（ステップ３５０９）。また、ＭＬＡが異常と判定された場合（ステップ３５０７のＮ）、ＭＰ１３１はＶＶＯＬブロック割り当て削除処理を異常終了する（ステップ３５１１）。
　図３６は、実施例２にかかる計算機システム１におけるＶＶＯＬブロック割り当て変更処理のフローチャートである。ＶＶＯＬブロック割り当て変更処理は、Ｐｏｏｌ３５０中のＬＤＥＶ３１０数の増減により、ＬＤＥＶ３１０間でＶＶＯＬ３６０に割り当てたＬＤＥＶブロック量に偏りが発生した場合や、Ｐｏｏｌ３５０中のＬＤＥＶ３１０削除に伴い、ＶＶＯＬ３６０に割り当て済みのＬＤＥＶブロックをＰｏｏｌ３５０中の別のＬＤＥＶブロックへ変更させる場合に行われる。ストレージ装置１００は、移動対象のＬＤＥＶブロックのデータを、ＣＭ１４１へ実施例１のＢＥＲＤ処理（図２２、ステップ２２０１からステップ２２２３）で読み込みを行う（ステップ３６０１）。ＣＭ１４１へデータを読み込んだら、移動元のＬＤＥＶブロックの割当削除処理（図３５の全ステップ）を行う（ステップ３６０３）。
　割当削除後、移動先のＬＤＥＶブロックに対してＶＶＯＬブロック割り当て処理（図３１の全ステップ）を行う（ステップ３６０５）。Ｔｈｉｎ－ｐｒｏ　ＢＥＷＲ処理（図３２の全ステップ）を行い、キャッシュ中のＬＤＥＶブロックをドライブ装置に書き込む（ステップ３６０７）。ＶＶＯＬブロック割り当て変更時、ＳＭ１４２上のマッピングテーブル１４２３の更新を行うが、更新直前にリード要求、ライト要求が発生した場合、更新前のＶＶＯＬブロック割り当て情報を利用してリード／ライト処理を行う可能性があり、正確なデータを読み出せなかったり、別のデータを破壊してしまう課題がある。この課題の原因は、アドレス変換を行うため、ホストＬＢＡと物理ＬＢＡの対応関係が不変ではないことにある。本願発明では、これまでの物理ＬＢＡから作成されるＢＬＡに加えて、ホストＬＢＡから作成されるＦＬＡも使用することで、ホストＬＢＡと物理ＬＢＡの対応関係が変化しても、アドレス変換間違いを検出できる効果がある。
　以上、幾つかの実施例を説明したが、本発明は、これらの実施例に限定されるものでなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
　また、上述したいくつかの実施形態によれば、論理アドレスの異常を検出することができ、よりデータの信頼性を高め、ミッションクリティカルな業務にも向くストレージ装置を提供することができる。また、演算を計算するドライブ装置１８０を搭載したストレージ装置に適用することにより、ＤＫＣ１９０の負荷を増加させることなく、すなわち、高速なＩ／Ｏ性能を保ったままデータの信頼性を向上させることができる。
　１　ストレージシステム
　１００　ストレージ装置
　１１０　フロントエンドパッケージ
　１２０　保守インタフェース
　１３０　マイクロプロセッサパッケージ
　１４０　キャッシュメモリパッケージ
　１５０　バックエンドパッケージ
　１６０　内部ネットワーク
　１７０　Ｄｉｓｋ　Ｕｎｉｔ
　１８０　ドライブ装置
　１９０　Ｄｉｓｋ　Ｃｏｎｔｒｏｌｌｅｒ

Claims (14)

  1. 　上位装置に提供される論理ボリュームを構成する記憶媒体を有する複数のドライブと、　前記上位装置と接続され、前記上位装置から前記論理ボリュームの論理記憶領域を識別する論理アドレスを含むＩ／Ｏ要求とユーザデータとを受信するフロントエンドＩ／Ｆと、
    　前記フロントエンドＩ／Ｆと接続され、前記論理アドレスから前記記憶媒体の物理記憶領域を識別する物理アドレスへの変換を制御する第１のプロセッサと、
    　前記第１のプロセッサと前記複数の記憶媒体と接続され、前記物理アドレスに基づいて前記複数のドライブへの前記ユーザデータの書込み／読出しを制御するバックエンドＩ／Ｆと、
    を有するストレージ装置であって、
    　前記ドライブには、前記物理アドレスと前記物理アドレスに対応する論理アドレスとに基づいて得られる第１の保証コードが前記ユーザデータに付加されたデータが、前記記憶媒体の前記物理アドレスによって指定された物理記憶領域に格納されることを特徴とするストレージ装置。
  2. 　請求項１に記載のストレージ装置であって、
    　前記ドライブは、前記第１の保証コードを計算する第２のプロセッサを有し、
    　前記第２のプロセッサは、データの読出し／書込みコマンドを受領すると、
    　前記読出し／書込みコマンドで指定された物理アドレスからデータを読み出し、
    　当該物理アドレスと、当該物理アドレスに対応する論理アドレスと、前記読み出したデータに付加された前記第１の保証コードと、に基づいてアドレス異常を検出することを特徴とするストレージ装置。
  3. 　請求項２に記載のストレージ装置であって、
    　前記第１の保証コードは、前記物理アドレスに基づいて計算された第２の保証コードと当該物理アドレスに対応する前記論理アドレスに基づいて計算された第３の保証コードとのＸＯＲ値であることを特徴とするストレージ装置。
  4. 　請求項３に記載のストレージ装置であって、
    　前記バックエンドＩ／Ｆは、
    　前記第２の保証コードを前記ユーザデータに付加し、
    　前記第２の保証コードを前記ユーザデータに付加したデータと、前記物理アドレス及び前記第３の保証コードを含むコマンドと、を前記ドライブに送信し、
    　前記第２のプロセッサは、
    　前記第２の保証コードと前記第３の保証コードとから前記第１の保証コードを計算し、　前記第２の保証コードに代えて前記第１の保証コードを前記ユーザデータに付加することを特徴とするストレージ装置。
  5. 　請求項２に記載のストレージ装置であって、
    　前記上位装置から書込み要求と前記ユーザデータとを受信すると、
    　前記フロントエンドＩ／Ｆは、前記書込み要求に係る論理アドレスに基づいて第３の保証コードを計算し、前記第３の保証コードを前記ユーザデータに付加し、
    　前記第１のプロセッサは、
    　前記書込み要求に係る論理アドレスを前記物理アドレスに変換し、
    　前記書込み要求に係る論理アドレスに基づいて第４の保証コードを計算し、
    　前記バックエンドＩ／Ｆは、
    　前記第３の保証コードと前記第４の保証コードが一致することを確認すると、前記物理アドレスに基づいて第２の保証コードを計算し、前記第２の保証コードをユーザデータに付加し、
    　前記物理アドレス及び前記第３の保証コードを含むコマンドと、前記第２の保証コードが付加されたデータとを前記ドライブに送信することを特徴とするストレージ装置。
  6. 　請求項２に記載のストレージ装置であって、
    　前記第２のプロセッサは、
    　フォーマット処理を指示するコマンドを受信すると、フォーマットデータに保証コードの初期値として定められた値を付加した初期データを前記記憶媒体に格納し、
    　データの読出し／書込みコマンドを受領すると、読み出したデータが前記初期データの場合、前記アドレス異常を検出処理を行わないことを特徴とするストレージ装置。
  7. 　請求項２に記載のストレージ装置であって、
    　前記複数の記憶媒体は、プールボリュームを構成し、
    　前記論理ボリュームの論理記憶領域は、前記上位装置からの書込み要求に応じて、前記プールボリュームのプール記憶領域が動的に割り当てられ、
    　前記第１のプロセッサは、
    　前記論理アドレスを対応する前記プールボリュームのアドレスに変換し、
    　当該プールボリュームのアドレスを前記物理アドレスに変換することを特徴とするストレージ装置。
  8. 　ストレージ装置の制御方法であって、
    　複数のドライブに含まれる記憶媒体から構成される論理ボリュームを上位装置に提供し、
    　前記上位装置から前記論理ボリュームの論理記憶領域を識別する論理アドレスを含むＩ／Ｏ要求とユーザデータとを受信し、
    　前記論理アドレスから前記記憶媒体の物理記憶領域を識別する物理アドレスへ変換し、　前記物理アドレスに基づいて前記複数のドライブへの前記ユーザデータの書込み／読出しを制御し、
    　前記物理アドレスと前記物理アドレスに対応する論理アドレスとに基づいて得られる第１の保証コードが前記ユーザデータに付加されたデータを、前記記憶媒体の前記物理アドレスによって指定された物理記憶領域に格納することを特徴とするストレージ装置の制御方法。
  9. 　請求項８に記載のストレージ装置の制御方法であって、
    　データの読出し／書込みコマンドを受領すると、
    　前記読出し／書込みコマンドで指定された物理アドレスからデータを読み出し、
    　当該物理アドレスと、当該物理アドレスに対応する論理アドレスと、前記読み出したデータに付加された前記第１の保証コードと、に基づいてアドレス異常を検出することを特徴とするストレージ装置の制御方法。
  10. 　請求項９に記載のストレージ装置の制御方法であって、
    　前記第１の保証コードは、前記物理アドレスに基づいて計算された第２の保証コードと当該物理アドレスに対応する前記論理アドレスに基づいて計算された第３の保証コードとのＸＯＲ値であることを特徴とするストレージ装置の制御方法。
  11. 　請求項１０に記載のストレージ装置の制御方法であって、
    　前記第２の保証コードを前記ユーザデータが付加されたデータと、前記物理アドレス及び前記第３の保証コードを含むコマンドと、が前記ドライブに送信され、
    　前記第２の保証コードに代えて、前記第２の保証コードと前記第３の保証コードとから計算された前記第１の保証コードが前記ユーザデータに前記ドライブ装置で付加されることを特徴とするストレージ装置の制御方法。
  12. 　請求項９に記載のストレージ装置の制御方法であって、
    　前記上位装置から書込み要求と前記ユーザデータとを受信すると、
    　前記書込み要求に係る論理アドレスに基づいて第３の保証コードを計算し、前記第３の保証コードを前記ユーザデータに付加し、
    　前記書込み要求に係る論理アドレスを前記物理アドレスに変換し、
    　前記書込み要求に係る論理アドレスに基づいて第４の保証コードを計算し、
    　前記第３の保証コードと前記第４の保証コードが一致することを確認すると、前記物理アドレスに基づいて第２の保証コードを計算し、前記第２の保証コードをユーザデータに付加し、
    　前記物理アドレス及び前記第３の保証コードを含むコマンドと、前記第２の保証コードが付加されたデータとを前記ドライブに送信することを特徴とするストレージ装置の制御方法。
  13. 　請求項９に記載のストレージ装置の制御方法であって、
    　フォーマット処理を指示するコマンドを受信すると、フォーマットデータに保証コードの初期値として定められた値を付加した初期データを前記記憶媒体に格納し、
    　データの読出し／書込みコマンドを受領すると、読み出したデータが前記初期データの場合、前記アドレス異常を検出処理を行わないことを特徴とするストレージ装置の制御方法。
  14. 　請求項９に記載のストレージ装置の制御方法であって、
    　前記複数の記憶媒体は、プールボリュームを構成し、
    　前記上位装置からの書込み要求に応じて、前記プールボリュームのプール記憶領域を前記論理ボリュームの論理記憶領域に動的に割り当て、
    　前記論理アドレスを対応する前記プールボリュームのアドレスに変換し、
    　当該プールボリュームのアドレスを前記物理アドレスに変換することを特徴とするストレージ装置の制御方法。
PCT/JP2013/063889 2013-05-20 2013-05-20 ストレージ装置及びストレージ装置の制御方法 WO2014188479A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/767,019 US9760296B2 (en) 2013-05-20 2013-05-20 Storage device and method for controlling storage device
PCT/JP2013/063889 WO2014188479A1 (ja) 2013-05-20 2013-05-20 ストレージ装置及びストレージ装置の制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/063889 WO2014188479A1 (ja) 2013-05-20 2013-05-20 ストレージ装置及びストレージ装置の制御方法

Publications (1)

Publication Number Publication Date
WO2014188479A1 true WO2014188479A1 (ja) 2014-11-27

Family

ID=51933073

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/063889 WO2014188479A1 (ja) 2013-05-20 2013-05-20 ストレージ装置及びストレージ装置の制御方法

Country Status (2)

Country Link
US (1) US9760296B2 (ja)
WO (1) WO2014188479A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106708648A (zh) * 2015-07-14 2017-05-24 阿里巴巴集团控股有限公司 一种文本数据的存储校验方法和系统
JP2019212175A (ja) * 2018-06-07 2019-12-12 株式会社日立製作所 記憶制御システム及び記憶制御方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102438319B1 (ko) * 2018-02-07 2022-09-01 한국전자통신연구원 공통 메모리 인터페이스 장치 및 방법
TWI693517B (zh) 2018-11-16 2020-05-11 慧榮科技股份有限公司 用來進行儲存空間管理之方法以及資料儲存裝置及其控制器
TWI749516B (zh) * 2018-11-16 2021-12-11 慧榮科技股份有限公司 用來進行儲存空間管理之方法以及資料儲存裝置及其控制器
US11074130B2 (en) * 2019-03-28 2021-07-27 International Business Machines Corporation Reducing rebuild time in a computing storage environment

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0720994A (ja) * 1993-06-30 1995-01-24 Hitachi Ltd 記憶システム
JP2009080696A (ja) * 2007-09-26 2009-04-16 Hitachi Ltd ストレージサブシステム及びその制御方法
JP2009251725A (ja) * 2008-04-02 2009-10-29 Hitachi Ltd 記憶制御装置及び記憶制御装置を用いた重複データ検出方法。

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000347815A (ja) 1999-06-07 2000-12-15 Hitachi Ltd ディスクアレイシステム
US7802155B2 (en) * 2000-01-06 2010-09-21 Super Talent Electronics, Inc. Non-volatile memory device manufacturing process testing systems and methods thereof
JP4476021B2 (ja) * 2004-05-24 2010-06-09 株式会社日立製作所 ディスクアレイシステム
JP2006139478A (ja) * 2004-11-11 2006-06-01 Hitachi Ltd ディスクアレイシステム
JP5031392B2 (ja) * 2007-02-13 2012-09-19 株式会社日立製作所 記憶制御装置及びストレージシステム
EP2419817A1 (en) * 2009-10-09 2012-02-22 Hitachi, Ltd. Storage system and control method thereof, implementing data reallocation in case of load bias
JP5603997B2 (ja) * 2010-10-26 2014-10-08 株式会社日立製作所 ストレージ装置及びデータ制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0720994A (ja) * 1993-06-30 1995-01-24 Hitachi Ltd 記憶システム
JP2009080696A (ja) * 2007-09-26 2009-04-16 Hitachi Ltd ストレージサブシステム及びその制御方法
JP2009251725A (ja) * 2008-04-02 2009-10-29 Hitachi Ltd 記憶制御装置及び記憶制御装置を用いた重複データ検出方法。

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106708648A (zh) * 2015-07-14 2017-05-24 阿里巴巴集团控股有限公司 一种文本数据的存储校验方法和系统
CN106708648B (zh) * 2015-07-14 2019-11-26 阿里巴巴集团控股有限公司 一种文本数据的存储校验方法和系统
JP2019212175A (ja) * 2018-06-07 2019-12-12 株式会社日立製作所 記憶制御システム及び記憶制御方法
US10846234B2 (en) 2018-06-07 2020-11-24 Hitachi, Ltd. Storage control system and storage control method

Also Published As

Publication number Publication date
US20150378629A1 (en) 2015-12-31
US9760296B2 (en) 2017-09-12

Similar Documents

Publication Publication Date Title
US9697087B2 (en) Storage controller to perform rebuilding while copying, and storage system, and control method thereof
US9542272B2 (en) Write redirection in redundant array of independent disks systems
US8694724B1 (en) Managing data storage by provisioning cache as a virtual device
JP5635621B2 (ja) ストレージシステム及びストレージシステムのデータ転送方法
US9495110B2 (en) LUN management with distributed RAID controllers
US9009395B2 (en) Storage subsystem and its data processing method for reducing the amount of data to be stored in nonvolatile memory
US8234542B2 (en) Storage controller and method for controlling input and output of data between a storage apparatus and a host computer
US10691339B2 (en) Methods for reducing initialization duration and performance impact during configuration of storage drives
US10372538B2 (en) Computer system
JP2012505441A (ja) ストレージ装置およびそのデータ制御方法
WO2014188479A1 (ja) ストレージ装置及びストレージ装置の制御方法
US10579540B2 (en) Raid data migration through stripe swapping
US20170371782A1 (en) Virtual storage
US8041850B2 (en) Storage apparatus and data integrity assurance method
US8880939B2 (en) Storage subsystem and method for recovering data in storage subsystem
US8966173B1 (en) Managing accesses to storage objects
US9639417B2 (en) Storage control apparatus and control method
JP5856665B2 (ja) ストレージシステム及びストレージシステムのデータ転送方法
JP2020027433A (ja) 情報システム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13885133

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14767019

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13885133

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP