[go: up one dir, main page]

WO2014005628A1 - Automation device for operating an installation or a machine and method for providing regulation - Google Patents

Automation device for operating an installation or a machine and method for providing regulation Download PDF

Info

Publication number
WO2014005628A1
WO2014005628A1 PCT/EP2012/063000 EP2012063000W WO2014005628A1 WO 2014005628 A1 WO2014005628 A1 WO 2014005628A1 EP 2012063000 W EP2012063000 W EP 2012063000W WO 2014005628 A1 WO2014005628 A1 WO 2014005628A1
Authority
WO
WIPO (PCT)
Prior art keywords
fpga
automation device
values
control
input interface
Prior art date
Application number
PCT/EP2012/063000
Other languages
German (de)
French (fr)
Inventor
Nils HAGGE
Wolfgang BÖLDERL-ERMEL
Rene Graf
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to PCT/EP2012/063000 priority Critical patent/WO2014005628A1/en
Publication of WO2014005628A1 publication Critical patent/WO2014005628A1/en

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts

Definitions

  • Automation device for operating a plant or machine and method for providing a control
  • the invention relates to an automation device for operating a plant or machine.
  • the automation ⁇ apparatus includes an input interface, an off ⁇ junction interface and at least one controller.
  • the invention also includes a method for providing automation for the plant or machine.
  • this particular a process and / or Ferti generating installation may be for example, a blast furnace or a bottling plant.
  • the machine may in particular be a production machine, eg a milling machine.
  • PLC programmable logic controller
  • the automation device regulates ⁇ here operating variables of individual units or components of the system independently a so beispiels-, a speed of a conveyor belt of the plant, a pumping speed of a feed pump in a filling or a rotational speed of a roller in a print shop.
  • the auto ⁇ automation device itself can be attached to a rack z. B. in a control cabinet and be connected via a field bus, such as a fieldbus according to the standard Profinet, with the components of the system, ie with control units or control modules of the components, such as a control unit of a roller, or directly with sensors and actuators (Actuators) of the components.
  • the automation device then receives the input signals concerning current operating variables of the components via the fieldbus.
  • the input signals can be, for example, measurement signals of the sensor units, such as light barriers or temperature sensors. feel, be.
  • Other possible operating variables are internal state variables of the individual control modules of the components, ie about an operating temperature, or an indication in wel ⁇ chem operating mode, the component is being operated.
  • an automation device and operating commands are implemented, ie it also receives switching signals from egg ⁇ nem control room or controls of a control panel.
  • the input values received in their entirety by an automation device at its input interface are referred to below as status values.
  • control values To the status values is determined by the automation device, on the basis of control algorithms or control loops, such as the actuators, and control modules of the different components of the system to be provided by digital control signals in order to implement a switching command or the manufacturing process in the plant self-running at hal ⁇ th These control signals can then be transmitted again via the fieldbus to the control units or control units.
  • control values The digital control signals output by an automation device at its output interface are referred to below as control values.
  • the control task i. the set of control loops for the realization of the automation, can be formulated in a programmable logic controller either in a very simple programming language or enter graphically as a ladder diagram.
  • the translated PLC program is processed by a central processing unit, ie a CPU (Central Processing Unit) or a DSP (Digital Signal Processor).
  • a central processing unit ie a CPU (Central Processing Unit) or a DSP (Digital Signal Processor).
  • the individual commands are executed strictly sequentially, ie one after the other. With a periodic generation of control values from current status values, the result
  • This execution time is the cycle time be distinguished ⁇ . It must be included in the individual controller equations of the Re- In the case of a PLC, the cycle time enters the controller equations as a time constant. Therefore, the controller realized by a PLC only works if this cycle time is also kept. If several controllers are now realized by a PLC, this affects
  • An object of the invention is to realize short cycle times in an automation device for a plant or machine.
  • the automation device comprises at least a controller which is adapted to receive to at least one to be controlled Appendices ⁇ gene component via an input gear steep status values.
  • the status values may be control values of a control signal of an operating device for the component or measurement and state values of the component. act on your own.
  • the totality of the status values is a current process image, thus describes the Be ⁇ operating state of the system, evaluate the target state in the case of STEU ⁇ er massage and the actual situation in the case of measurement and status.
  • manipulated variables for setting or controlling the respective system component are calculated by the at least one controller.
  • a regulator is to be understood as meaning a functional unit which generates at least one manipulated variable as a function of at least one status value.
  • control values at the output interface are interconnected via at least one FPGA (Field Programmable Gate Array).
  • FPGA Field Programmable Gate Array
  • An FGPA is an integrated circuit of digital technology known per se in the art. It consists of a large number of logic gates that can be interconnected by switching to switching networks via programming technology. With the configurable logic elements and memories, you can build independent switching networks, each with its own state and individual conditions for state forwarding.
  • a switching ⁇ network of logic gates of the at least one FPGA is formed in the inventive automation ⁇ device of the at least one controller.
  • Essence of the invention is thus, instead of using a processor-sors for sequentially executing a PLC program much more ⁇ a FPGA or more FPGAs for providing the controller.
  • the advantage of the solution according to the invention is that separate control and regulating tasks do not have to be brought together in a complex sequential procedure. Instead, a modularization of the individual controllers is possible. Ie adding another controller in the form of a switching network does not affect the Zykluszei ⁇ th of the already implemented controller.
  • At least two regulators are provided as switching networks which can be operated independently of one another, which then in each case couple the input interface to the output interface.
  • switching networks then operate independently, i. the calculation of one or more control values performed by a controller is performed in parallel with the other controller, i.
  • the automation device it is also not limited to the realization of a large number of regulators that an FPGA has only a limited number of logic gates.
  • the complexity of a regulator ie the number of logic gates comprised by its switching network, can be greater than a single FPGA allows.
  • one embodiment of the automation ⁇ approximately device is that the switching network of such a controller is formed from at least two sub-networks that are arranged in different FPGAs. In other words, the switching networks form a pipeline extending over more than one FPGA.
  • a field bus is provided, which is adapted to transmit at predetermined times in each case a data packet with all current status values of at least one system component to the input interface. Then, all the status values required for the control and regulation are advantageously available at the input interface at the same time at the respective time. It is particularly advantageous in this case if the input interface is part of an FPGA. Then the signals received at the input interface the current status values are available directly as input signals for the individual switching ⁇ networks. In contrast, when using a processor of a PLC, it would be necessary to copy the data into the memory of the processor.
  • a field bus is be ⁇ riding provided which is adapted to be transmitted to Restaurantstimm ⁇ ten times in each case a data packet with all current manipulated values of the output interface to at least one installation component out. Then, the setting of the actuators or the control devices takes place in an advantageous manner in the entire system at the same time.
  • the serial transmission of the control values from a memory of the processor to a fieldbus is usually required, resulting in a time offset in the transmission of the individual control values.
  • an embodiment of the automation device provides that the output interface is a component of an FPGA. Then the control values generated by the controllers can be tapped directly at the output interface as electrical signals.
  • the status values for all controllers are received as a global process image.
  • the current status values of the individual regis- has a distribution network, by means of which a subset of the manipulated variables can be transmitted to each controller switching network of the FPGA as a local process image.
  • a distribution network comprises, in particular, direct electrical connections between contacts of the input interface and a switching network of a respective regulator. The advantage of the distribution network is that, without copying the status values, the current values are available to the individual controllers via direct electrical connections.
  • Another advantage of using FPGAs is the shared use of memory by multiple controllers. To this
  • an embodiment provides that at least one further switching network of an FPGA, a data block for storing at least one data value is realized and a plurality of controllers are connected by a signal transmission network to the data block.
  • the signal transmission network can be constructed in a manner similar to the distri ⁇ lernetztechnik. In other words, there is no need to copy the data values from the data block back to a controller, but each controller can read the data values directly from the data block via electrical connections. This is much faster than the usual copying process when using a processor with memory.
  • the automation device also makes it possible to provide controllers with different cycle times.
  • an embodiment provides a clocking device for generating at least two different clock signals for the logic gates of an FPGA from one Basic clock of the FPGA before.
  • a further clock can be obtained by a simple logical network from the basic clock, which generally has a very much ⁇ times the cycle time of the basic clock.
  • a receiving device may be provided for receiving a data set circuit, ie a ⁇ Since tensatzes through which an interconnection of logical genus tern of an FPGA to a switching network for a controller is described.
  • a programming device is then provided, by means of which the logic gates of the FPGA are interconnected in accordance with the received circuit data record.
  • Another aspect of the invention relates to a method for providing a control for a plant or machine.
  • at least one Re ⁇ gelvorschrift received by which a controller is described can be done at a workstation, such as a personal computer, such a regulation in the form of the already described ladder diagram for a PLC program and / or a source code for a PLC
  • the ladder diagram itself can consist of individual networks in which electrical inputs and outputs are linked together by logical functions (AND, OR, NOT, ). These network plans are independent of one another and can each be implemented and operated completely in parallel using electrical components.
  • the inventive method is characterized by the fact that for each rule rule, as before, a Maschi ⁇ NEN code for a PLC processor is generated, but each a separate own circuit diagram for a switching network of logic gates. For example, this may be any rule rule in a hardware description language, such as. For example, VHDL (Very High Speed Integrated Circuit Hardware Description Language).
  • VHDL Very High Speed Integrated Circuit Hardware Description Language
  • the advantage of this method is that a user can provide a control without having to be specifically designed for the configuration of FPGAs. He can also set rules in the known manner by a ladder or a PLC program.
  • a preferred embodiment of the inventive method to provide a respective prefabricated circuit module to particular logical operations and / or predetermined arithmetic operations, eg an Since ⁇ tei in which a small portion of a circuit diagram, for example, a net list is stored. This results in the
  • circuit patterns can be referenced as a fer ⁇ term component in the form of the circuit module in a Re ⁇ gelvorschrift, which significantly shortens the development of a new control device.
  • FIG. 1 is a block diagram of switching networks, which are provided in an FPGA of an embodiment of the automation device according to the invention.
  • Fig. 2 is a diagram relating to the cycle times of controllers formed of switching networks operating on identical clock signals
  • Fig. 3 is a diagram of cycle times of two controllers using
  • Switching networks are realized, which are operated with different clock signals.
  • FIG. 1 shows an FPGA 10 with which, for example, aggregates or components of a process or production plant can be regulated or controlled.
  • the FPGA 10 may also be provided for controlling or controlling a machine.
  • the FPGA 10 receives digital input values at an input interface 12.
  • the input interface 12 may be, for example, electrical contacts of the FPGA 10 via which the digital input values are received in parallel and stored in input registers 14, 16, 18, 20, for example.
  • the input interface 12 can also be designed for a serial reception of input values, i. the input values are then successively received and divided into the input registers 14 to 20.
  • the advantage of serial reception is that fewer electrical wires are required to transmit the input values to the FPGA.
  • the input interface 12 may comprise, for example, 100 to 200 registers.
  • the FPGA 10 further includes an output interface 22, which may include, for example, multiple output registers 24, 26, 28, 30 for digital output values.
  • the output values can be output from the output interface 22 in parallel via electrical contacts from the FPGA 10. It can also be provided that a serial output of the di- digital values from the output registers 24 to 30 is possible.
  • the input interface 12 and output interface 22 are coupled to each other by a plurality of switching networks 32, 34, 36, 38 from logi ⁇ rule gates of the FPGA 10th each
  • Switching network 32 to 38 receives from the input interface 12 a subset of the digital input values.
  • the input values are transmitted through a distribution network 40 of electrical traces.
  • Another distribution network 42 transmits digital output values of the switching power ⁇ plants 32 to 38 to the output interface 22.
  • the Ver ⁇ divider network 42 is formed of electrically conductive tracks. It should be noted here that of the input registers of
  • the FPGA 10 is coupled to a field bus 44.
  • Zeitab ⁇ stands of for example 1 ms to 10 ms transmits the field bus 44 current of the to be controlled by the FPGA component status values in each case in a data packet 46, 48.
  • Each data packet 46, 48 may comprise a current value for the input ⁇ register 14 to 20 of the input interface 12 included.
  • the input interface 12 may be structured in the FPGA 10 such that a respective data packet 46, 48 can be transmitted directly from the fieldbus 44 via an external bus 50 of the FPGA 10 in the registers 14 to 20 of the input interface 12 as an electrical signal.
  • the current from ⁇ output values at the output interface 22 can be transmitted over an external bus 52 of the FPGA 10 as outgoing data packet 54 for the field bus 44 to the field bus 44 which 54 transmits the data packets output to the components to be controlled as manipulated values.
  • the input values from the data packets 46, 48 are generated by sensors and control modules of the components. They are thus status values. They form a global process image of the inputs (PAE). These are read by the peripheral circuits, ie transmitted via the external bus 50 to the input interface 12.
  • the output values to the output interface 22 constitute a global process image from ⁇ gears (PAA). These are written into the fieldbus 44 via the peripheral interface, ie the external bus 52.
  • Each switching network 32-38 simulates a program (Progl, Prog2, Prog3, ProgN) of a single programmable logic controller for a single component of the plant. In Fig. 1, this is illustrated by each
  • Switching network 32 to 38 is designated as SPS1, SPS2, SPS3, SPSN.
  • Each switching network 32 to 38 has a local process image (PAE 'and PAA'). These each represent the section of the global process image that is relevant for the respective program (Prog ... ProgN).
  • PAE 'and PAA' represent the section of the global process image that is relevant for the respective program (Prog ... ProgN).
  • the Multiple Dogs ⁇ che use of an external input for a plurality of switching networks 32 to 38 is possible without copying the value via the distri ⁇ lernetztechnik 40th
  • common memory can be realized by a Speicherregis- ter is connected in the FPGA 10 with multiple switching networks 32 to 38 via direct signal connections.
  • the switching networks 32-38 may have been designed in the usual way by means of a ladder diagram or even by explicit programming. Instead of one
  • each switching network 32 to 38 has a significantly lower cycle time in the imple ⁇ tion of the control loop as if it through the individual, se- quenziell behind the other running programs to Progl
  • FIG. 2 and FIG. 3 the sequential processing of three identically long (FIG. 2) or two differently long (FIG. 3) control programs A, B, C is illustrated on the left, as represented by a processor a programmable logic controller (PLC) in the known sequential processing along the time t can take place.
  • PLC programmable logic controller
  • the sum of the execution times of all control loops determines a cycle time or cycle time tc to be considered when programming each control program. This is gen be taken into account in all other programs when adding a further program in the respective memory ⁇ program logic controller or in changing of the programs A, B, C.
  • Fig. 2 and Fig. 3 is the right parallel, ie equal ⁇ term, execution of the programs A, B, C plotted against the time t, as it is possible, for example on the FPGA 10 when each program A, B, C is implemented by its own switching ⁇ network, each of the matterssterrorismstel ⁇ le and the output interface coupled.
  • all switching networks have the same clock and thus the same cycle time, which is here tc / 3. Adding ei ⁇ nes further control program in the form of a wide ⁇ ren switching network would not change this.
  • the cycle time tB of the program B is half the cycle time tA of the program A.
  • the realized by the program B control loop can be traversed twice in a FPGA, while the loop of the Pro ⁇ program A again is going through.
  • the switch networks implementing the programs A and B do not change anything if the divider is kept to the main clock (not shown), ie if the switching signal for the switching networks of the programs A and B is not changed.
  • the different timing of the switching networks is possible if the desired clock can be achieved by dividing the central main clock. This technology makes it possible to map each time-critical subtask (eg a controller with a specific time constant) through its own switching network with its own cycle time (clocking).
  • the implementation needs not be limited a single FPGA, but can also be implemented on an entire group, wherein Sig ⁇ nel flows between the switching networks of various FPGAs are permitted.
  • this also offers the possibility ⁇ possibility that additional FPGAs are added during operation, since both this addition and the subsequent operation, the switching networks that already run in existing FPGAs, not negatively influenced in their timing, such as already executed.
  • the resources are also freely scalable, ie the memory and the computing power can be allocated to the individual control programs as required.
  • the memory and the CPU are permanently assigned by design.
  • the control program is limited by the size of the memory and / or the computing power of the PLC.
  • the memory and the computing power can be freely distributed.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

The invention relates to an automation device for operating a machine or an installation, having an input interface (12), an output interface (22) and at least one regulator (32 to 38), which is designed to receive, through the input interface (12), status values of at least one component of the installation or machine to be operated under automation in the form of an image table (PAE), to calculate from said status values setpoint specifications for controlling the components and to output the setpoint specifications at the output interface (22). Short cycle times are to be achieved in the automation device. According to the invention, the input interface (12) and the output interface (22) are connected to each other for this purpose via at least one FPGA (10) and the at least one regulator is formed as a switching network (32 to 38) of logical gates of the at least one FPGA (10).

Description

Beschreibung description
Automatisierungsvorrichtung zum Betreiben einer Anlage oder Maschine sowie Verfahren zum Bereitstellen einer Regelung Automation device for operating a plant or machine and method for providing a control
Die Erfindung betrifft eine Automatisierungsvorrichtung zum Betreiben einer Anlage oder Maschine. Die Automatisierungs¬ vorrichtung umfasst eine Eingangsschnittstelle, einer Aus¬ gangsschnittstelle und zumindest einen Regler. Zu der Erfin- dung gehört auch ein Verfahren zum Bereitstellen einer Automatisierung für die Anlage oder Maschine. Im Falle einer Anlage kann diese insbesondere eine Prozess- und/oder Ferti¬ gungsanlage sein, z.B. ein Hochofen oder eine Abfüllanlage. Die Maschine kann insbesondere eine Fertigungsmaschine sein, z.B. eine Fräse. The invention relates to an automation device for operating a plant or machine. The automation ¬ apparatus includes an input interface, an off ¬ junction interface and at least one controller. The invention also includes a method for providing automation for the plant or machine. In the case of a plant this particular a process and / or Ferti generating installation may be for example, a blast furnace or a bottling plant. The machine may in particular be a production machine, eg a milling machine.
Eine Automatisierungsvorrichtung der genannten Art ist in der Regel als speicherprogrammierbare Steuerung (SPS) realisiert. Eine solche ist beispielsweise unter dem Produktnamen An automation device of the type mentioned is usually realized as a programmable logic controller (PLC). Such is, for example, under the product name
„SIMATIC S7-400" von dem Unternehmen Siemens bekannt. Die"SIMATIC S7-400" known by the company Siemens
Funktionsweise einer Automatisierungsvorrichtung ist hier am Beispiel einer Anlage kurz beschrieben. Die Automatisierungs¬ vorrichtung regelt hier Betriebsgrößen einzelner Aggregate oder Komponenten der Anlage selbständig ein, also beispiels- weise eine Geschwindigkeit eines Förderbands der Anlage, eine Pumpgeschwindigkeit einer Förderpumpe in einer Abfüllanlage oder eine Drehzahl einer Walze in einer Druckerei. Die Auto¬ matisierungsvorrichtung selbst kann an einem Baugruppenträger z. B. in einem Schaltschrank untergebracht sein und über ei- nen Feldbus, beispielsweise einem Feldbus gemäß dem Standard Profinet, mit den Komponenten der Anlage verbunden sein, also mit Steuereinheiten oder Steuermodulen der Komponenten, etwa einem Steuergerät einer Walze, oder direkt mit Sensoren und Stelleinheiten (Aktoren) der Komponenten. Über den Feldbus empfängt die Automatisierungsvorrichtung dann die Eingangssignale betreffend momentane Betriebsgrößen der Komponenten. Die Eingangssignale können beispielsweise Messsignale der Sensoreinheiten, wie etwa von Lichtschranken oder Temperatur- fühlern, sein. Andere mögliche Betriebsgrößen sind interne Zustandsgrößen der einzelnen Steuermodule der Komponenten, also etwa eine Betriebstemperatur oder eine Angabe, in wel¬ chem Betriebsmodus die Komponente gerade betrieben wird. How an automation device works is briefly described here using the example of a system. The automation device regulates ¬ here operating variables of individual units or components of the system independently a so beispiels-, a speed of a conveyor belt of the plant, a pumping speed of a feed pump in a filling or a rotational speed of a roller in a print shop. The auto ¬ automation device itself can be attached to a rack z. B. in a control cabinet and be connected via a field bus, such as a fieldbus according to the standard Profinet, with the components of the system, ie with control units or control modules of the components, such as a control unit of a roller, or directly with sensors and actuators (Actuators) of the components. The automation device then receives the input signals concerning current operating variables of the components via the fieldbus. The input signals can be, for example, measurement signals of the sensor units, such as light barriers or temperature sensors. feel, be. Other possible operating variables are internal state variables of the individual control modules of the components, ie about an operating temperature, or an indication in wel ¬ chem operating mode, the component is being operated.
Durch eine Automatisierungsvorrichtung werden auch Bedienbefehle umgesetzt, d.h. sie empfängt auch Schaltsignale von ei¬ nem Leitstand oder von Bedienelementen einer Bedientafel. Die von einer Automatisierungsvorrichtung an ihrer Eingangsschnittstelle in der Gesamtheit empfangenen Eingangswerte sind im Folgenden als Statuswerte bezeichnet. By an automation device and operating commands are implemented, ie it also receives switching signals from egg ¬ nem control room or controls of a control panel. The input values received in their entirety by an automation device at its input interface are referred to below as status values.
Zu den Statuswerten wird durch die Automatisierungsvorrichtung auf der Grundlage von Steueralgorithmen oder Regelschleifen ermittelt, wie die Aktoren und Steuermodule der einzelnen Komponenten der Anlage durch digitale Stellsignale zu stellen sind, um einen Schaltbefehl umzusetzen oder den Fertigungsprozess in der Anlage selbständig am Laufen zu hal¬ ten. Diese Stellsignale können dann wieder über den Feldbus zu den Stelleinheiten bzw. Steuergeräten übertragen werden. Die von einer Automatisierungsvorrichtung an ihrer Ausgangsschnittstelle ausgegebenen digitalen Stellsignale sind im Folgenden als Stellwerte bezeichnet. To the status values is determined by the automation device, on the basis of control algorithms or control loops, such as the actuators, and control modules of the different components of the system to be provided by digital control signals in order to implement a switching command or the manufacturing process in the plant self-running at hal ¬ th These control signals can then be transmitted again via the fieldbus to the control units or control units. The digital control signals output by an automation device at its output interface are referred to below as control values.
Die Steuerungsaufgabe, d.h. die Gesamtheit der Regelschleifen zur Realisierung der Automatisierung, lässt sich bei einer speicherprogrammierbaren Steuerung wahlweise in einer sehr einfachen Programmiersprache formulieren oder grafisch als Kontaktplan eingeben. Nach der Übersetzung eines solchen Programms oder Kontaktplans in eine maschinenverständliche Form wird das übersetzte SPS-Programm von einer zentralen Recheneinheit, also einer CPU (Central Processing Unit) oder einem DSP (Digitaler Signalprozessor), abgearbeitet. Die einzelnen Befehle werden dabei in der Regel streng sequentiell, also nacheinander, ausgeführt. Bei einer periodischen Erzeugung von Stellwerten aus aktuellen Statuswerten ergibt sich dieThe control task, i. the set of control loops for the realization of the automation, can be formulated in a programmable logic controller either in a very simple programming language or enter graphically as a ladder diagram. After the translation of such a program or ladder diagram into a machine-understandable form, the translated PLC program is processed by a central processing unit, ie a CPU (Central Processing Unit) or a DSP (Digital Signal Processor). As a rule, the individual commands are executed strictly sequentially, ie one after the other. With a periodic generation of control values from current status values, the result
Dauer der Ausführung aller Regelschleifen aus der Gesamtlänge des Programms. Diese Ausführungsdauer wird als Zykluszeit be¬ zeichnet. Sie muss in den einzelnen Reglergleichungen der Re- gelschleifen berücksichtigt werden, d.h. bei einer SPS geht die Zykluszeit als Zeitkonstante in die Reglergleichungen ein. Daher funktioniert der durch eine SPS realisierte Regler nur, wenn diese Zykluszeit auch eingehalten wird. Werden nun mehrere Regler durch eine SPS realisiert, beeinflusst dasDuration of execution of all control loops from the total length of the program. This execution time is the cycle time be distinguished ¬. It must be included in the individual controller equations of the Re- In the case of a PLC, the cycle time enters the controller equations as a time constant. Therefore, the controller realized by a PLC only works if this cycle time is also kept. If several controllers are now realized by a PLC, this affects
Kombinieren mehrerer Regler aufgrund der sequentiellen Abarbeitung des Programms durch die SPS die einzelnen Regler untereinander. Je mehr Regler nämlich realisiert werden, desto länger wird die Zykluszeit, was wiederum in jeder Reglerglei- chung als Zeitkonstante eingetragen werden muss. Wird einCombining several controllers due to the sequential execution of the program by the PLC, the individual controllers with each other. The more controllers are realized, the longer the cycle time, which in turn must be entered as a time constant in each controller equation. Becomes a
SPS-Programm um eine weitere Regelaufgabe erweitert, so müs¬ sen also alle Regler neu dimensioniert werden. Möglicherweise kann hierbei nach der Kombination mehrerer Regler die notwendige Zykluszeit für einige zeitkritische Regelaufgaben nicht mehr erreicht werden. Dann muss sogar leistungsfähigere oder zusätzliche Hardware eingesetzt werden, d.h. die Automatisie¬ rungsvorrichtung muss ausgetauscht werden. PLC program has been extended by another control task, so so ¬ sen so all controllers must be re-dimensioned. Possibly, after the combination of several controllers, the necessary cycle time for some time-critical control tasks can no longer be achieved. Then even more powerful or additional hardware must be used, ie the automation ¬ tion device must be replaced.
Des Weiteren ist es nicht möglich, mehrere Regler mit unter- schiedlichen Zeitkonstanten zu realisieren. Somit müssen alle Regelschleifen mit derselben Abtastrate für die Statuswerte und die Stellwerte ausgelegt sein. Furthermore, it is not possible to realize several controllers with different time constants. Thus, all control loops must be designed with the same sampling rate for the status values and the manipulated variables.
Eine Aufgabe der Erfindung ist es, kurze Zykluszeiten bei ei- ner Automatisierungsvorrichtung für eine Anlage oder Maschine zu realisieren. An object of the invention is to realize short cycle times in an automation device for a plant or machine.
Die Aufgabe wird durch eine Automatisierungsvorrichtung gemäß Patentanspruch 1 und durch ein Verfahren gemäß Patentanspruch 12 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind durch die Unteransprüche gegeben. The object is achieved by an automation device according to claim 1 and by a method according to claim 12. Advantageous developments of the invention are given by the dependent claims.
Die erfindungsgemäße Automatisierungsvorrichtung weist zumindest einen Regler auf, der dazu ausgelegt ist, über eine Ein- gangssteile Statuswerte zu zumindest einer zu regelnden Anla¬ genkomponente zu empfangen. Es kann sich bei den Statuswerten um Steuerwerte eines Steuersignals einer Bedieneinrichtung für die Komponente oder um Mess- und Zustandswerte der Kompo- nente selbst handeln. Die Gesamtheit der Statuswerte stellt ein aktuelles Prozessabbild dar, beschreibt also den Be¬ triebszustand der Anlage, den Sollzustand im Falle von Steu¬ erwerten und den Ist-Zustand im Falle von Mess- und Zustands- werten. Aus dem Statuswert werden durch den zumindest einen Regler Stellwerte zum Stellen oder Steuern der jeweiligen Anlagenkomponente berechnet. Unter einem Regler ist hier also eine Funktionseinheit zu verstehen, die in Abhängigkeit von zumindest einem Statuswert zumindest einen Stellwert erzeugt. The automation device according to the invention comprises at least a controller which is adapted to receive to at least one to be controlled Appendices ¬ gene component via an input gear steep status values. The status values may be control values of a control signal of an operating device for the component or measurement and state values of the component. act on your own. The totality of the status values is a current process image, thus describes the Be ¬ operating state of the system, evaluate the target state in the case of STEU ¬ erwerten and the actual situation in the case of measurement and status. From the status value, manipulated variables for setting or controlling the respective system component are calculated by the at least one controller. In this case, a regulator is to be understood as meaning a functional unit which generates at least one manipulated variable as a function of at least one status value.
Diese Stellwerte werden an der Ausgangsschnittstelle ausgege¬ ben. Bei der erfindungsgemäßen Automatisierungsvorrichtung ist man nun nicht an eine sequentielle Abarbeitung eines SPS- Programms gebunden. Hierzu sind die Eingangsschnittstelle und die Ausgangsschnittstelle über zumindest ein FPGA (Field Pro- grammable Gate Array) miteinander verbunden. Ein FGPA ist ein an sich aus dem Stand der Technik bekannter integrierter Schaltkreis der Digitaltechnik. Er besteht aus einer Vielzahl logischer Gatter, die durch programmiertechnisches Verschal- ten zu Schaltnetzwerken verschaltet werden können. Mit den konfigurierbaren Logikelementen und Speichern ist man in der Lage, voneinander unabhängige Schaltnetzwerke aufzubauen, die jeweils einen eigenen Zustand besitzen und über individuelle Bedingungen für die Zustandsweiterschaltung verfügen können. These control values at the output interface ausgege ¬ ben. In the automation device according to the invention, one is now not bound to a sequential execution of a PLC program. For this purpose, the input interface and the output interface are interconnected via at least one FPGA (Field Programmable Gate Array). An FGPA is an integrated circuit of digital technology known per se in the art. It consists of a large number of logic gates that can be interconnected by switching to switching networks via programming technology. With the configurable logic elements and memories, you can build independent switching networks, each with its own state and individual conditions for state forwarding.
Entsprechend ist bei der erfindungsgemäßen Automatisierungs¬ vorrichtung der zumindest eine Regler als ein solches Schalt¬ netzwerk aus logischen Gattern des zumindest einen FPGAs gebildet. Kern der Erfindung ist es also, statt eines Prozes- sors zum sequentiellen Abarbeiten eines SPS-Programms viel¬ mehr ein FPGA oder mehrere FPGAs zum Bereitstellen der Regler zu verwenden. Der Vorteil der erfindungsgemäßen Lösung ist, dass getrennte Steuer- und Regelaufgaben nicht aufwändig in einen sequentiellen Ablauf zusammengeführt werden müssen. Stattdessen ist eine Modularisierung der einzelnen Regler möglich. D.h. das Hinzufügen eines weiteren Reglers in Form eines Schaltnetzwerks hat keinen Einfluss auf die Zykluszei¬ ten der bereits implementierten Regler. Nebenbei ergibt sich der weitere Vorteil, dass durch eine solche parallele Ausfüh¬ rung der Schaltnetzwerke jedes einzelne Schaltnetzwerk eine deutlich höhere Ausführungsgeschwindigkeit aufweist und damit schon aufgrund des parallelen Betriebs die Zykluszeit deut- lieh geringer ist als bei einer Implementierung der gleichen Regler auf einer herkömmlichen SPS. Accordingly, as such a switching ¬ network of logic gates of the at least one FPGA is formed in the inventive automation ¬ device of the at least one controller. Essence of the invention is thus, instead of using a processor-sors for sequentially executing a PLC program much more ¬ a FPGA or more FPGAs for providing the controller. The advantage of the solution according to the invention is that separate control and regulating tasks do not have to be brought together in a complex sequential procedure. Instead, a modularization of the individual controllers is possible. Ie adding another controller in the form of a switching network does not affect the Zykluszei ¬ th of the already implemented controller. Incidentally, results the further advantage that such a parallel Ausfüh ¬ tion of the switching networks every single switching network has a significantly higher execution speed and thus already due to the parallel operation, the cycle time leuceously leu is lower than in an implementation of the same controller on a conventional PLC.
Besonders vorteilhaft ist es, wenn zumindest zwei Regler als unabhängig voneinander betreibbare Schaltnetzwerke bereitge- stellt sind, die dann jeweils die Eingangsschnittstelle mit der Ausgangsschnittstelle koppeln. Bei einem FPGA arbeiten solche Schaltnetzwerke dann unabhängig voneinander, d.h. die von einem Regler durchgeführte Berechnung eines oder mehrerer Stellwerte erfolgt parallel zu dem anderen Regler, d.h. It is particularly advantageous if at least two regulators are provided as switching networks which can be operated independently of one another, which then in each case couple the input interface to the output interface. In an FPGA, such switching networks then operate independently, i. the calculation of one or more control values performed by a controller is performed in parallel with the other controller, i.
gleichzeitig. simultaneously.
Bei der erfindungsgemäßen Automatisierungsvorrichtung ist man auch nicht dadurch in der Realisierung einer Vielzahl von Reglern begrenzt, dass ein FPGA nur eine begrenzte Anzahl an logischen Gattern aufweist. Die Komplexität eines Reglers, d.h. die Zahl der von seinem Schaltnetzwerk umfassten logischen Gatter, kann größer sein, als es ein einzelnes FPGA zu- lässt. Hierzu sieht eine Ausführungsform der Automatisie¬ rungsvorrichtung vor, dass das Schaltnetzwerk eines solchen Reglers aus zumindest zwei Teilnetzwerken gebildet ist, die in unterschiedlichen FPGAs angeordnet sind. Mit anderen Worten bilden die Schaltnetzwerke eine sich über mehr als einen FPGA erstreckende Pipeline. Im Zusammenhang mit der erfindungsgemäßen Automatisierungsvorrichtung können die Statuswerte aus einem Sensorwert von zumindest einem Sensor einer Anlagenkomponente und/oder zu¬ mindest eine Zustandsgröße einer Steuereinrichtung der Anla¬ genkomponente und/oder Steuerwerte eines Bedienelements um- fassen. In the case of the automation device according to the invention, it is also not limited to the realization of a large number of regulators that an FPGA has only a limited number of logic gates. The complexity of a regulator, ie the number of logic gates comprised by its switching network, can be greater than a single FPGA allows. For this purpose, one embodiment of the automation ¬ approximately device is that the switching network of such a controller is formed from at least two sub-networks that are arranged in different FPGAs. In other words, the switching networks form a pipeline extending over more than one FPGA. In connection with the inventive automation device, the status values of a sensor value of at least one sensor of a system component and / or can ¬ least one state variable of a control device of Appendices ¬ gene component and / or control values of a control element environmentally grasp.
Um Statuswerte von den Anlagenkomponenten zur Eingangsschnittstelle für die Regler der FPGAs zu übertragen, sieht eine Ausführungsform der erfindungsgemäßen Regelungsvorrichtung vor, dass ein Feldbus bereitgestellt ist, welcher dazu ausgelegt ist, zu vorbestimmten Zeitpunkten jeweils ein Datenpaket mit allen aktuellen Statuswerten von zumindest einer Anlagenkomponente zur Eingangsschnittstelle zu übertragen. Dann stehen in vorteilhafter Weise zu dem jeweiligen Zeitpunkt alle für die Steuerung und Regelung benötigten Statuswerte zugleich an der Eingangsschnittstelle zur Verfügung. Besonders vorteilhaft ist es hierbei, wenn die Eingangs- schnittsteile ein Bestandteil eines FPGA ist. Dann stehen die an der Eingangsschnittstelle empfangenen aktuellen Statuswerte unmittelbar als Eingangssignale für die einzelnen Schalt¬ netzwerke zur Verfügung. Im Gegensatz dazu wäre bei der Verwendung eines Prozessors einer SPS ein Umkopieren der Daten in den Speicher des Prozessors nötig. To transfer status values from the plant components to the input interface for the controllers of the FPGAs, see an embodiment of the control device according to the invention that a field bus is provided, which is adapted to transmit at predetermined times in each case a data packet with all current status values of at least one system component to the input interface. Then, all the status values required for the control and regulation are advantageously available at the input interface at the same time at the respective time. It is particularly advantageous in this case if the input interface is part of an FPGA. Then the signals received at the input interface the current status values are available directly as input signals for the individual switching ¬ networks. In contrast, when using a processor of a PLC, it would be necessary to copy the data into the memory of the processor.
In ähnlicher Weise ist es vorteilhaft, wenn ein Feldbus be¬ reitgestellt ist, welcher dazu ausgelegt ist, zu vorbestimm¬ ten Zeitpunkten jeweils ein Datenpaket mit allen aktuellen Stellwerten von der Ausgangsschnittstelle zu zumindest einer Anlagenkomponente hin zu übertragen. Dann erfolgt das Stellen der Aktoren bzw. der Steuergeräte in vorteilhafter Weise in der gesamten Anlage gleichzeitig. Bei der Verwendung eines Prozessors ist dagegen in der Regel die serielle Übertragung der Stellwerte aus einem Speicher des Prozessors zu einem Feldbus nötig, wodurch ein Zeitversatz bei der Übertragung der einzelnen Stellwerte entsteht. Similarly, it is advantageous if a field bus is be ¬ riding provided which is adapted to be transmitted to vorbestimm ¬ ten times in each case a data packet with all current manipulated values of the output interface to at least one installation component out. Then, the setting of the actuators or the control devices takes place in an advantageous manner in the entire system at the same time. When using a processor, however, the serial transmission of the control values from a memory of the processor to a fieldbus is usually required, resulting in a time offset in the transmission of the individual control values.
Um eine Übertragung der Stellwerte weiter zu beschleunigen, sieht eine Ausführungsform der Automatisierungsvorrichtung vor, dass die Ausgangsschnittstelle ein Bestandteil eines FPGAs ist. Dann können die von den Reglern erzeugten Stellwerte direkt an der Ausgangsschnittstelle als elektrische Signale abgegriffen werden. In order to further accelerate a transmission of the control values, an embodiment of the automation device provides that the output interface is a component of an FPGA. Then the control values generated by the controllers can be tapped directly at the output interface as electrical signals.
An der Eingangsschnittstelle werden die Statuswerte für alle Regler als globales Prozessabbild empfangen. Um auch innerhalb eines FPGAs die aktuellen Statuswerte den einzelnen Reg- lern verzögerungsfrei bereitzustellen, sieht eine Ausführungsform vor, dass zumindest ein FPGA ein Verteilernetzwerk aufweist, durch welches an jedes Regler-Schaltnetzwerk des FPGAs jeweils eine Untermenge der Stellwerte als lokales Pro- zessabbild übertragbar ist. Ein solches Verteilernetzwerk um- fasst insbesondere direkte elektrische Verbindungen zwischen Kontakten der Eingangsschnittstelle und einem Schaltnetzwerk eines jeweiligen Reglers. Durch das Verteilernetzwerk ergibt sich der Vorteil, dass ohne Kopieren der Statuswerte die ak- tuellen Werte über direkte elektrische Verbindungen den einzelnen Reglern zur Verfügung stehen. Dieses lokale Prozessabbild hat den weiteren Vorteil, dass die einzelnen Regler nur Zugriff auf den für sie relevanten Teil des globalen Prozessabbildes bekommen, wodurch sie einerseits vom Aufwand des Synchronisierens entbunden sind und andererseits sicherge¬ stellt ist, dass im Falle einer Fehlprogrammierung eines Reg¬ lers ein Zerstören fremder Daten ausgeschlossen ist. At the input interface, the status values for all controllers are received as a global process image. Within an FPGA, the current status values of the individual regis- In accordance with an embodiment, at least one FPGA has a distribution network, by means of which a subset of the manipulated variables can be transmitted to each controller switching network of the FPGA as a local process image. Such a distribution network comprises, in particular, direct electrical connections between contacts of the input interface and a switching network of a respective regulator. The advantage of the distribution network is that, without copying the status values, the current values are available to the individual controllers via direct electrical connections. This local process image that the individual controllers only get access to relevant to them part of the global process image, making them one hand relieved from the hassle of synchronization and the other sicherge ¬ provides is that in case of an incorrect programming of Reg ¬ toddlers the further advantage a destruction of foreign data is excluded.
Ein weiterer Vorteil der Verwendung von FPGAs ist die gemein- same Nutzung von Speicher durch mehrere Regler. Um diesenAnother advantage of using FPGAs is the shared use of memory by multiple controllers. To this
Vorteil zu realisieren, sieht eine Ausführungsform vor, dass durch zumindest ein weiteres Schaltnetzwerk eines FPGAs ein Datenbaustein zum Speichern von zumindest einem Datenwert realisiert ist und mehrere Regler durch ein Signalübertragungs- netzwerk mit dem Datenbaustein verbunden sind. Das Signalübertragungsnetzwerk kann in ähnlicherweise wie das Vertei¬ lernetzwerk aufgebaut sein. Mit anderen Worten ist auch hier kein Umkopieren der Datenwerte von dem Datenbaustein hin zu einem Regler nötig, sondern jeder Regler kann die Datenwerte direkt über elektrische Verbindungen aus dem Datenbaustein auslesen. Dies ist wesentlich schneller als der übliche Kopiervorgang bei der Verwendung eines Prozessors mit Speicher. To realize an advantage, an embodiment provides that at least one further switching network of an FPGA, a data block for storing at least one data value is realized and a plurality of controllers are connected by a signal transmission network to the data block. The signal transmission network can be constructed in a manner similar to the distri ¬ lernetzwerk. In other words, there is no need to copy the data values from the data block back to a controller, but each controller can read the data values directly from the data block via electrical connections. This is much faster than the usual copying process when using a processor with memory.
Die erfindungsgemäße Automatisierungsvorrichtung ermöglicht es auch, Regler mit unterschiedlichen Zykluszeiten bereitzustellen. Hierzu sieht eine Ausführungsform eine Taktungseinrichtung zum Erzeugen von zumindest zwei unterschiedlichen Taktsignalen für die logischen Gatter eines FPGAs aus einem Grundtakt des FPGAs vor. Mit anderen Worten kann durch ein einfaches logisches Netzwerk aus dem Grundtakt ein weiterer Takt gewonnen werden, der in der Regel ein ganzteiliges Viel¬ faches der Taktzeit des Grundtaktes aufweist. The automation device according to the invention also makes it possible to provide controllers with different cycle times. For this purpose, an embodiment provides a clocking device for generating at least two different clock signals for the logic gates of an FPGA from one Basic clock of the FPGA before. In other words, a further clock can be obtained by a simple logical network from the basic clock, which generally has a very much ¬ times the cycle time of the basic clock.
Für die Programmierung der erfindungsgemäßen Automatisierungsvorrichtung kann eine Empfangseinrichtung zum Empfangen eines Schaltungsdatensatzes vorgesehen sein, also eines Da¬ tensatzes, durch welchen eine Verschaltung von logischen Gat- tern eines FPGAs zu einem Schaltnetzwerk für einen Regler beschrieben ist. Bei dieser Ausführungsform ist dann noch eine Programmiereinrichtung vorgesehen, mittels welcher die logischen Gatter des FPGAs gemäß dem empfangenen Schaltungsdatensatz verschaltet werden. Besonderer Vorteil dieser Weiterbil- dung ist, dass das Verschalten der logischen Gatter im laufenden Betrieb des FPGA erfolgen kann. Dies hat dabei keinen Einfluss auf die bereits im Betrieb befindlichen Regler, da das Schaltnetzwerk jedes Reglers unabhängig von den übrigen Schaltnetzwerken läuft. Mit anderen Worten ist im Gegensatz zum Stand der Technik keine Anpassung der Zykluszeiten der übrigen Regler beim Hinzufügen eines weiteren Reglers nötig. For the programming of the automation device according to the invention a receiving device may be provided for receiving a data set circuit, ie a ¬ Since tensatzes through which an interconnection of logical genus tern of an FPGA to a switching network for a controller is described. In this embodiment, a programming device is then provided, by means of which the logic gates of the FPGA are interconnected in accordance with the received circuit data record. A special advantage of this development is that the logic gates can be interconnected during operation of the FPGA. This has no influence on the controllers already in operation, since the switching network of each controller runs independently of the other switching networks. In other words, in contrast to the prior art, no adaptation of the cycle times of the other controllers is necessary when adding another controller.
Ein weiterer Aspekt der Erfindung betrifft ein Verfahren zum Bereitstellen einer Regelung für eine Anlage oder Maschine. In bekannter Weise wird bei dem Verfahren zumindest eine Re¬ gelvorschrift empfangen, durch welche ein Regler beschrieben ist. Beispielsweise kann hierzu an einer Arbeitsstation, wie beispielsweise einem Personalcomputer, eine solche Regelvorschrift in Form des bereits beschriebenen Kontaktplans für ein SPS-Programm und/oder eines Quellcodes für ein SPS-Another aspect of the invention relates to a method for providing a control for a plant or machine. In a known manner, in the method at least one Re ¬ gelvorschrift received by which a controller is described. For example, this can be done at a workstation, such as a personal computer, such a regulation in the form of the already described ladder diagram for a PLC program and / or a source code for a PLC
Programm eingegeben werden. Der Kontaktplan selbst kann aus einzelnen Netzwerken bestehen, in denen elektrische Eingänge und Ausgänge über logische Funktionen (UND, ODER, NICHT, ...) miteinander verknüpft sind. Diese Netzwerkpläne sind vonein- ander unabhängig und lassen sich jeweils mittels elektrischer Bausteine auch vollkommen parallel realisieren und betreiben. Das erfindungsgemäße Verfahren zeichnet sich nun dadurch aus, dass zu jeder Regelvorschrift nicht, wie bisher, ein Maschi¬ nencode für einen SPS-Prozessor erzeugt wird, sondern jeweils ein getrennter eigener Schaltplan für ein Schaltnetzwerk aus logischen Gattern. Beispielsweise kann hierzu jede Regelvorschrift in eine Hardwarebeschreibungssprache, wie z. B. VHDL (Very High Speed Integrated Circuit Hardware Description Lan- guage) , übersetzt werden. Anschließend werden dann logische Gatter zumindest eines FPGAs gemäß dem Schaltplan jeder Re- gelvorschrift verschaltet. Hierdurch ergeben sich dann FPGAs, wie sie in der erfindungsgemäßen Automatisierungsvorrichtung eingesetzt werden können. Program can be entered. The ladder diagram itself can consist of individual networks in which electrical inputs and outputs are linked together by logical functions (AND, OR, NOT, ...). These network plans are independent of one another and can each be implemented and operated completely in parallel using electrical components. The inventive method is characterized by the fact that for each rule rule, as before, a Maschi ¬ NEN code for a PLC processor is generated, but each a separate own circuit diagram for a switching network of logic gates. For example, this may be any rule rule in a hardware description language, such as. For example, VHDL (Very High Speed Integrated Circuit Hardware Description Language). Subsequently, logic gates of at least one FPGA are then connected in accordance with the circuit diagram of each regulation. This then results in FPGAs, as they can be used in the automation device according to the invention.
Vorteil dieses Verfahrens ist, dass ein Anwender eine Rege- lung bereitstellen kann, ohne dass er hierzu speziell für die Konfigurierung von FPGAs ausgebildet sein muss. Er kann weiterhin Regelvorschriften in der bekannten Weise durch einen Kontaktplan oder ein SPS-Programm vorgeben. Eine bevorzugte Ausführungsform des erfindungsgemäßen Verfahrens sieht vor, zu bestimmten logischen Operationen und/oder vorbestimmten arithmetischen Operationen jeweils ein vorgefertigtes Schaltungsmodul bereitzustellen, also z.B. eine Da¬ tei, in welcher ein kleiner Abschnitt eines Schaltplans, z.B. eine Netzliste, gespeichert ist. Hierdurch ergibt sich derThe advantage of this method is that a user can provide a control without having to be specifically designed for the configuration of FPGAs. He can also set rules in the known manner by a ladder or a PLC program. A preferred embodiment of the inventive method to provide a respective prefabricated circuit module to particular logical operations and / or predetermined arithmetic operations, eg an Since ¬ tei in which a small portion of a circuit diagram, for example, a net list is stored. This results in the
Vorteil, dass immer wiederkehrende Schaltungsmuster als fer¬ tiger Bestandteil in Form des Schaltungsmoduls in einer Re¬ gelvorschrift referenziert werden können, was die Entwicklung einer neuen Regelungsvorrichtung wesentlich verkürzt. Advantage that recurring circuit patterns can be referenced as a fer ¬ term component in the form of the circuit module in a Re ¬ gelvorschrift, which significantly shortens the development of a new control device.
Wie bereits ausgeführt, lässt sich ein weiterer Regler in ei¬ nen FPGA im laufenden Betrieb des FPGAs zu bereits im Betrieb befindlichen Reglern problemlos hinzufügen. Im Folgenden wird die Erfindung noch einmal genauer anhand eines konkreten Ausführungsbeispiels näher erläutert. Dazu zeigen : Fig. 1 ein Blockschaltbild von Schaltnetzwerken, die in einem FPGA einer Ausführungsform der erfindungsgemäßen Automatisierungsvorrichtung bereitgestellt sind, und As already stated, this can easily add during operation of the FPGA to already in operation controls another controller in ei ¬ nen FPGA. In the following, the invention will be explained in more detail with reference to a concrete embodiment. To show: 1 is a block diagram of switching networks, which are provided in an FPGA of an embodiment of the automation device according to the invention, and
Fig. 2 ein Diagramm betreffend die Zykluszeiten von Reglern, die aus Schaltnetzwerken gebildet sind, die mit identischen Taktsignalen betrieben werden, und Fig. 3 ein Diagramm zu Zykluszeiten zweier Regler, die mit Fig. 2 is a diagram relating to the cycle times of controllers formed of switching networks operating on identical clock signals, and Fig. 3 is a diagram of cycle times of two controllers using
Schaltnetzwerken realisiert sind, die mit unterschiedlichen Taktsignalen betrieben werden.  Switching networks are realized, which are operated with different clock signals.
In Fig. 1 ist ein FPGA 10 gezeigt, mit dem beispielsweise Ag- gregate oder Komponenten einer Prozess- oder Fertigungsanlage geregelt oder gesteuert werden können. Der FPGA 10 kann auch zur Regelung oder Steuerung einer Maschine bereitgestellt sein. Der FPGA 10 empfängt digitale Eingangswerte an einer Eingangsschnittstelle 12. Bei der Eingangsschnittstelle 12 kann es sich beispielsweise um elektrische Kontakte des FPGAs 10 handeln, über welche die digitalen Eingangswerte parallel empfangen und beispielsweise in Eingangsregistern 14, 16, 18, 20 abgespeichert werden. Die Eingangsschnittstelle 12 kann aber auch für einen seriellen Empfang von Eingangswerten aus- gelegt sein, d.h. die Eingangswerte werden dann nacheinander empfangen und auf die Eingangsregister 14 bis 20 aufgeteilt. Der serielle Empfang hat den Vorteil, dass weniger elektrische Leitungen für die Übertragung der Eingangswerte in den FPGA nötig sind. Die Eingangsschnittstelle 12 kann beispiels- weise 100 bis 200 Register umfassen. FIG. 1 shows an FPGA 10 with which, for example, aggregates or components of a process or production plant can be regulated or controlled. The FPGA 10 may also be provided for controlling or controlling a machine. The FPGA 10 receives digital input values at an input interface 12. The input interface 12 may be, for example, electrical contacts of the FPGA 10 via which the digital input values are received in parallel and stored in input registers 14, 16, 18, 20, for example. However, the input interface 12 can also be designed for a serial reception of input values, i. the input values are then successively received and divided into the input registers 14 to 20. The advantage of serial reception is that fewer electrical wires are required to transmit the input values to the FPGA. The input interface 12 may comprise, for example, 100 to 200 registers.
Der FPGA 10 weist des Weiteren eine Ausgangsschnittstelle 22 auf, die beispielsweise mehrere Ausgangsregister 24, 26, 28, 30 für digitale Ausgangswerte aufweisen kann. Die Ausgangs- werte können von der Ausgangsschnittstelle 22 parallel über elektrische Kontakte aus dem FPGA 10 ausgegeben werden. Es kann auch vorgesehen sein, dass eine serielle Ausgabe der di- gitalen Werte aus den Ausgangsregistern 24 bis 30 ermöglicht ist . The FPGA 10 further includes an output interface 22, which may include, for example, multiple output registers 24, 26, 28, 30 for digital output values. The output values can be output from the output interface 22 in parallel via electrical contacts from the FPGA 10. It can also be provided that a serial output of the di- digital values from the output registers 24 to 30 is possible.
Die Eingangsschnittstelle 12 und die Ausgangsschnittstelle 22 sind durch mehrere Schaltnetzwerke 32, 34, 36, 38 aus logi¬ schen Gattern des FPGAs 10 miteinander gekoppelt. Jedes The input interface 12 and output interface 22 are coupled to each other by a plurality of switching networks 32, 34, 36, 38 from logi ¬ rule gates of the FPGA 10th each
Schaltnetzwerk 32 bis 38 empfängt von der Eingangsschnitt¬ stelle 12 eine Untermenge der digitalen Eingangswerte. Die Eingangswerte werden durch ein Verteilernetzwerk 40 aus elektrischen Leiterbahnen übertragen. Ein weiteres Verteilernetzwerk 42 überträgt digitale Ausgangswerte der Schaltnetz¬ werke 32 bis 38 zur Ausgangsschnittstelle 22. Auch das Ver¬ teilernetzwerk 42 ist aus elektrischen Leiterbahnen gebildet. Es sei hier angemerkt, dass von den Eingangsregistern derSwitching network 32 to 38 receives from the input interface 12 a subset of the digital input values. The input values are transmitted through a distribution network 40 of electrical traces. Another distribution network 42 transmits digital output values of the switching power ¬ plants 32 to 38 to the output interface 22. Also, the Ver ¬ divider network 42 is formed of electrically conductive tracks. It should be noted here that of the input registers of
Eingangsschnittstelle 12, den Ausgangsregistern der Ausgangs¬ schnittstelle 22 und den Schaltnetzwerken des FPGAs in Fig. 1 lediglich einige beispielhaft dargestellt sind, wie durch Auslassungspunkte „..." in Fig. symbolisiert ist. In dem Bei- spiel von Fig. 1 sind insgesamt N Schaltnetzwerke in dem FPGA 10 realisiert. Input interface 12, the output registers of the output ¬ interface 22 and the switching networks of the FPGA in Fig. 1, only some are shown by way of example, as is symbolized in FIG. By ellipsis "...". In the examples game of FIG. 1, a total of N switching networks realized in the FPGA 10.
Der FPGA 10 ist mit einem Feldbus 44 gekoppelt. In Zeitab¬ ständen von beispielsweise 1 ms bis 10 ms überträgt der Feld- bus 44 von den durch den FPGA zu steuernden Komponenten aktuelle Statuswerte jeweils in einem Datenpaket 46, 48. Jedes Datenpaket 46, 48 kann einen aktuellen Wert für die Eingangs¬ register 14 bis 20 der Eingangsschnittstelle 12 enthalten. Die Eingangsschnittstelle 12 kann bei dem FPGA 10 derart strukturiert sein, dass sich ein jeweiliges Datenpaket 46, 48 direkt vom Feldbus 44 über einen externen Bus 50 des FPGAs 10 in die Register 14 bis 20 der Eingangsschnittstelle 12 als elektrisches Signal übertragen lässt. Auch die aktuellen Aus¬ gangswerte an der Ausgangsschnittstelle 22 können über einen externen Bus 52 des FPGAs 10 als ausgehendes Datenpaket 54 für den Feldbus 44 an den Feldbus 44 übertragen werden, welcher die ausgegebenen Datenpakete 54 zu den zu steuernden Komponenten als Stellwerte überträgt. Die Eingangswerte aus den Datenpaketen 46, 48 werden von Sensoren und Steuermodulen der Komponenten erzeugt. Sie sind somit Statuswerte. Sie bilden ein globales Prozessabbild der Eingänge (PAE) . Diese werden von den Peripherieanschaltungen gelesen, d.h. über den externen Bus 50 zur Eingangsschnittstelle 12 übertragen. Genauso bilden die Ausgangswerte an der Ausgangsschnittstelle 22 ein globales Prozessabbild der Aus¬ gänge (PAA) . Diese werden über die Peripherieanschaltung, d.h. den externen Bus 52, in den Feldbus 44 geschrieben. The FPGA 10 is coupled to a field bus 44. In Zeitab ¬ stands of for example 1 ms to 10 ms transmits the field bus 44 current of the to be controlled by the FPGA component status values in each case in a data packet 46, 48. Each data packet 46, 48 may comprise a current value for the input ¬ register 14 to 20 of the input interface 12 included. The input interface 12 may be structured in the FPGA 10 such that a respective data packet 46, 48 can be transmitted directly from the fieldbus 44 via an external bus 50 of the FPGA 10 in the registers 14 to 20 of the input interface 12 as an electrical signal. Also the current from ¬ output values at the output interface 22 can be transmitted over an external bus 52 of the FPGA 10 as outgoing data packet 54 for the field bus 44 to the field bus 44 which 54 transmits the data packets output to the components to be controlled as manipulated values. The input values from the data packets 46, 48 are generated by sensors and control modules of the components. They are thus status values. They form a global process image of the inputs (PAE). These are read by the peripheral circuits, ie transmitted via the external bus 50 to the input interface 12. Similarly, the output values to the output interface 22 constitute a global process image from ¬ gears (PAA). These are written into the fieldbus 44 via the peripheral interface, ie the external bus 52.
Jedes Schaltnetzwerk 32 bis 38 bildet ein Programm (Progl, Prog2, Prog3, ProgN) einer einzelnen speicherprogrammierbaren Steuerung für eine einzelne Komponente der Anlage nach. In Fig. 1 ist dies dadurch veranschaulicht, dass jedes Each switching network 32-38 simulates a program (Progl, Prog2, Prog3, ProgN) of a single programmable logic controller for a single component of the plant. In Fig. 1, this is illustrated by each
Schaltnetzwerk 32 bis 38 als SPS1, SPS2, SPS3, SPSN bezeichnet ist. Jedes Schaltnetzwerk 32 bis 38 verfügt über ein lokales Prozessabbild (PAE' und PAA'). Diese stellen jeweils den Ausschnitt des globalen Prozessabbildes dar, der für das jeweilige Programm (Progl ... ProgN) relevant ist. Das mehrfa¬ che Verwenden eines externen Eingangs für mehrere Schaltnetzwerke 32 bis 38 ist ohne Kopieren des Wertes über das Vertei¬ lernetzwerk 40 möglich. In der gleichen Weise kann auch gemeinsamer Speicher realisiert sein, indem ein Speicherregis- ter in den FPGA 10 mit mehreren Schaltnetzwerken 32 bis 38 über direkte Signalverbindungen verschaltet ist. Switching network 32 to 38 is designated as SPS1, SPS2, SPS3, SPSN. Each switching network 32 to 38 has a local process image (PAE 'and PAA'). These each represent the section of the global process image that is relevant for the respective program (Prog ... ProgN). The Multiple Dogs ¬ che use of an external input for a plurality of switching networks 32 to 38 is possible without copying the value via the distri ¬ lernetzwerk 40th In the same way, common memory can be realized by a Speicherregis- ter is connected in the FPGA 10 with multiple switching networks 32 to 38 via direct signal connections.
Die Schaltnetzwerke 32 bis 38 können in der gewohnten Weise mittels eines Kontaktplans oder sogar durch eine explizite Programmierung entworfen worden sein. Anstatt einen solchenThe switching networks 32-38 may have been designed in the usual way by means of a ladder diagram or even by explicit programming. Instead of one
Kontaktplan oder eine Programmierung im Maschinencode für einen Prozessor einer speicherprogrammierbaren Steuerung zu übersetzen, wurde für das Bereitstellen der Automatisierung mittels des FPGAs 10 stattdessen der Kontaktplan bzw. das Programm in eine Hardwarebeschreibungssprache, beispielsweise VHDL, übersetzt. Jedes Schaltnetzwerk 32 bis 38 erscheint dann in dieser Hardwarebeschreibung als eigenes, unabhängig betreibbares Schaltnetzwerk. Sofern das FPGA 10 insgesamt leistungsfähig und groß genug ist, können jederzeit weitere Schaltnetzwerke hinzugefügt werden, ohne dass dies die vorhandenen Reglerprogramme Progl bis ProgN beeinflusst. Auf diese Weise wird erreicht, dass die Reglerprogramme Progl, ... , ProgN inklusive zeitlicher An¬ forderung als Blackbox betrachtet werden können, d.h. dass sie beliebig kombiniert werden können, ohne dass sie sich ge¬ genseitig beeinflussen. To translate ladder programming or programming in machine code for a processor of a programmable logic controller, instead of providing automation through the FPGA 10, the ladder program has been translated into a hardware description language, such as VHDL. Each switching network 32 to 38 then appears in this hardware description as its own independently operable switching network. If the FPGA 10 is overall powerful and large enough, further switching networks can be added at any time without this affecting the existing controller programs Progl to ProgN. In this way ensures that the controllers programs Progl, ..., progn including time to ¬ requirement can be viewed as a black box, which means that they can be combined without being ge ¬ influence each other up.
Bei dem FPGA 10 kommen alle Schaltnetzwerke 32 bis 38 paral¬ lel zur Ausführung. Daher hat auch jedes Schaltnetzwerk 32 bis 38 eine deutlich geringere Zykluszeit bei der Durchfüh¬ rung der Regelschleife als wenn sie durch die einzelnen, se- quenziell hintereinander ausgeführten Programme Progl bisIn the FPGA 10, all switching networks 32 come to 38 paral lel ¬ for execution. Therefore, each switching network 32 to 38 has a significantly lower cycle time in the imple ¬ tion of the control loop as if it through the individual, se- quenziell behind the other running programs to Progl
ProgN realisiert sind. Dies ist anhand von Fig. 2 und Fig. 3 noch einmal verdeutlicht. In Fig. 2 und Fig. 3 ist jeweils links die sequentielle Abarbeitung von drei gleich langen (Fig. 2) bzw. zwei unterschiedlich langen (Fig. 3) Steuer- bzw. Regelprogrammen A, B, C dargestellt, wie sie durch einen Prozessor einer speicherprogrammierbaren Steuerung (SPS) in der bekannten sequentiellen Abarbeitung entlang der Zeit t stattfinden kann. Die Summe der Ausführungszeiten aller Steuer- bzw. Regelschleifen bestimmt eine Zyklusdauer oder Zyk- luszeit tc, die bei der Programmierung jedes Steuer- bzw. Regelprogramms zu berücksichtigen ist. Diese ist bei Hinzufügen eines weiteren Programms in die jeweilige speicherprogram¬ mierbare Steuerung oder bei der Veränderung eines der Programme A, B, C in allen übrigen Programmen zu berücksichti- gen. ProgN are realized. This is clarified once again with reference to FIGS. 2 and 3. In FIG. 2 and FIG. 3, the sequential processing of three identically long (FIG. 2) or two differently long (FIG. 3) control programs A, B, C is illustrated on the left, as represented by a processor a programmable logic controller (PLC) in the known sequential processing along the time t can take place. The sum of the execution times of all control loops determines a cycle time or cycle time tc to be considered when programming each control program. This is gen be taken into account in all other programs when adding a further program in the respective memory ¬ program logic controller or in changing of the programs A, B, C.
In Fig. 2 und Fig. 3 ist rechts die parallele, d.h. gleich¬ zeitige, Ausführung der Programme A, B, C über der Zeit t dargestellt, wie sie beispielsweise auf dem FPGA 10 möglich ist, wenn jedes Programm A, B, C durch ein eigenes Schalt¬ netzwerk realisiert ist, das jeweils die Eingangsschnittstel¬ le und die Ausgangsschnittstelle koppelt. Im Fall von Fig. 2 haben alle Schaltnetzwerke den gleichen Takt und damit die gleiche Zykluszeit, die hier tc/3 beträgt. Das Hinzufügen ei¬ nes weiteren Steuer- bzw. Regelprogramms in Form eines weite¬ ren Schaltnetzwerks würde hieran nichts ändern. Im Fall von Fig. 3 beträgt die Zykluszeit tB des Programms B die Hälfte der Zykluszeit tA des Programms A. Die durch das Programm B realisierte Steuer- bzw. Regelschleife kann bei einem FPGA zweimal durchlaufen werden, während die Schleife des Pro¬ gramms A einmal durchlaufen wird. Beim Hinzufügen weiterer Schaltnetzwerke ändert sich für die Schaltnetzwerke, die das Programm A und B realisieren, nichts, wenn der Teiler zum Haupttakt (nicht gezeigt) beibehalten wird, d.h. wenn das Schaltsignal für die Schaltnetzwerke der Programme A und B nicht verändert wird. Die unterschiedliche Taktung der Schaltnetzwerke ist möglich, sofern der gewünschte Takt durch Teilung des zentralen Haupttaktes erreicht werden kann. Mit dieser Technologie lässt sich ermöglichen, dass jede zeitkritische Teilaufgabe (z.B. ein Regler mit einer bestimmten Zeitkonstante) durch ein ei- genes Schaltnetzwerk mit eigener Zykluszeit (Taktung) abgebildet wird. In Fig. 2 and Fig. 3 is the right parallel, ie equal ¬ term, execution of the programs A, B, C plotted against the time t, as it is possible, for example on the FPGA 10 when each program A, B, C is implemented by its own switching ¬ network, each of the Eingangsschnittstel ¬ le and the output interface coupled. In the case of Fig. 2, all switching networks have the same clock and thus the same cycle time, which is here tc / 3. Adding ei ¬ nes further control program in the form of a wide ¬ ren switching network would not change this. In the case of Fig. 3, the cycle time tB of the program B is half the cycle time tA of the program A. The realized by the program B control loop can be traversed twice in a FPGA, while the loop of the Pro ¬ program A again is going through. When adding further switching networks, the switch networks implementing the programs A and B do not change anything if the divider is kept to the main clock (not shown), ie if the switching signal for the switching networks of the programs A and B is not changed. The different timing of the switching networks is possible if the desired clock can be achieved by dividing the central main clock. This technology makes it possible to map each time-critical subtask (eg a controller with a specific time constant) through its own switching network with its own cycle time (clocking).
Im Gegensatz zu dem in Fig. 1 gezeigten Beispiel muss die Umsetzung nicht ein einzelnes FPGA beschränkt bleiben, sondern kann auch auf eine ganze Gruppe umgesetzt werden, wobei Sig¬ nalflüsse zwischen den Schaltnetzwerken verschiedener FPGAs zulässig sind. Außerdem bietet sich hierbei auch die Möglich¬ keit, dass zusätzliche FPGAs im laufenden Betrieb hinzugefügt werden, da sowohl dieses Hinzufügen als auch der anschließen- de Betrieb die Schaltnetzwerke, die schon in vorhandenen FPGAs laufen, nicht negativ in ihrem Zeitverhalten beein- flusst, wie bereits ausgeführt wurde. In contrast to the example shown in Fig. 1, the implementation needs not be limited a single FPGA, but can also be implemented on an entire group, wherein Sig ¬ nel flows between the switching networks of various FPGAs are permitted. In addition, this also offers the possibility ¬ possibility that additional FPGAs are added during operation, since both this addition and the subsequent operation, the switching networks that already run in existing FPGAs, not negatively influenced in their timing, such as already executed.
Die Vorteile der in den Beispielen veranschaulichten erfin- dungsgemäßen Automatisierungsvorrichtung sind im Folgenden noch einmal zusammengefasst . Indem eine Signalverknüpfung zwischen einem FPGA und einem Feldbus direkt über einen externen Bus erfolgen kann, ist eine deutlich schnellere Reak- tionszeit mit einem FPGA erreichbar als mit einer CPU. So lassen sich die Datenpakete, die von einem Feldbus im Zeit¬ takt von 1 ms bis 10 ms übertragen werden, mittels eines FPGAs sämtlich bearbeiten, während bei der Verwendung einer SPS mit Prozessor in der Regel nur jedes zehnte oder hunders- te Datenpaket verarbeitet werden kann. Indem an der Ausgangs¬ schnittstelle die Ausgangsregister parallel zeitgleich an den Feldbus ausgegeben werden können, ergibt sich implizit auch eine Taktsynchronität der Ausgangssignale. Bei einem FPGA sind auch die Ressourcen frei skalierbar, d.h. der Speicher und die Rechenleistung können den einzelnen Steuer- bzw. Regelprogrammen je nach Bedarf zugeordnet werden. Bei den herkömmlichen Prozessorlösungen für eine SPS sind dagegen der Speicher und die CPU bauartbedingt fest zugeordnet. Bei stark unterschiedlichem Bedarf an Speicher und/oder Rechenleistung wird deshalb das Steuerprogramm durch die Größe des Speichers und/oder die Rechenleistung der SPS begrenzt. Bei FPGA- Lösungen ist nur die Summe der Ressourcenanforderungen begrenzt. Innerhalb der einzelnen Steuerprogramme können jedoch der Speicher und die Rechenleistung frei verteilt sein. Auch die gemeinsame Nutzung von Speichern in Form von gemeinsam genutzten Datenbausteinen kann in einem FPGA direkt nachgebildet werden, wobei hierbei der Vorteil besteht, dass kein Kopieren der Werte in die jeweiligen Speicher einzelner Pro- gramme erforderlich ist, sondern einfach eine elektrische Verbindung von den Datenbausteinen zu den Schaltnetzwerken der Regler erforderlich ist. Auch die gemeinsame Nutzung von Eingängen stellt kein Problem dar, da eintreffende Ereignisse zu mehreren Schaltnetzwerken durch ein einfaches Verbindungs- netzwerk in Echtzeit gleichzeitig übertragen werden können.The advantages of the inventive automation apparatus illustrated in the examples are summarized again below. By allowing signal linking between an FPGA and a fieldbus directly via an external bus, a significantly faster response is achieved. time with an FPGA than with a CPU. Thus, the data packets which are transmitted by a field bus in the time ¬ clock of 1 ms to 10 ms, all by means of an FPGA edit, while when using a PLC with processor usually only every tenth or hunders- th data packet are processed can. By the output registers can be output in parallel at the same time to the field bus at the output ¬ interface, there is also an implicit clock synchronicity of the output signals. In the case of an FPGA, the resources are also freely scalable, ie the memory and the computing power can be allocated to the individual control programs as required. In the case of the conventional processor solutions for a PLC, by contrast, the memory and the CPU are permanently assigned by design. In the case of greatly differing requirements for memory and / or computing power, therefore, the control program is limited by the size of the memory and / or the computing power of the PLC. For FPGA solutions, only the sum of resource requirements is limited. Within the individual control programs, however, the memory and the computing power can be freely distributed. The shared use of memories in the form of shared data blocks can be emulated directly in an FPGA, with the advantage that no copying of the values in the respective memory of individual programs is required, but simply an electrical connection from the data blocks to the switching networks the regulator is required. Sharing inputs is also not an issue as incoming events to multiple switching networks can be simultaneously communicated through a simple connection network in real time.
Durch die Erfindung ist es somit möglich, die gesamte Automa¬ tisierung mittels eines oder mehrerer FPGAs bereitzustellen. Bezugs zeichenliste By the invention it is thus possible to provide the entire automation ¬ mation by means of one or more FPGAs. Reference sign list
10 FPGA 10 FPGA
12 Eingangsschnittstelle 12 input interface
14 bis 20 Eingangsregister 14 to 20 input registers
22 Ausgangsschnittstelle 22 output interface
24 bis 30 Ausgangsregister 24 to 30 output registers
32 bis 38 Schaltnetzwerk  32 to 38 switching network
40,42 Verteilernetzwerk  40.42 distribution network
44 Feldbus  44 fieldbus
46,48 Eintreffendes Datenpaket 46.48 incoming data packet
50,52 Externer Datenbus 50.52 External data bus
54 Ausgehendes Datenpaket 54 Outgoing data packet
A, B,C Steuer- bzw. RegelprogrammA, B, C Control program
T Zeitachse T timeline
tc,tA, b Zykluszeit tc, tA, b cycle time

Claims

Patentansprüche claims
1. Automatisierungsvorrichtung zum Betreiben einer Maschine oder eine Anlage, mit einer Eingangsschnittstelle (12), einer Ausgangsschnittstelle (22) und zumindest einem Regler (32 bis 38), der dazu ausgelegt ist, über die Eingangsschnittstelle (12) Statuswerte zu zumindest einer automatisiert zu betrei¬ benden Komponente der Anlage oder Maschine als Prozessabbild (PAE) zu empfangen und aus den Statuswerten Stellwerte zum Steuern der Komponente zu berechnen und die Stellwerte an der Ausgangsschnittstelle (22) auszugeben, An automation device for operating a machine or a system, comprising an input interface (12), an output interface (22) and at least one controller (32 to 38), which is adapted to automatically via the input interface (12) status values to at least one operating ¬ receive component of the plant or machine as a process image (PAE) and to calculate from the status values control values for controlling the component and output the control values at the output interface (22),
dadurch gekennzeichnet, dass characterized in that
die Eingangsschnittstelle (12) und die Ausgangsschnittstelle (22) über zumindest ein FPGA (10) miteinander verbunden sind und der zumindest eine Regler als Schaltnetzwerk (32 bis 38) aus logischen Gattern des zumindest einen FPGAs (10) gebildet ist . the input interface (12) and the output interface (22) are interconnected via at least one FPGA (10) and the at least one controller is formed as a switching network (32 to 38) from logic gates of the at least one FPGA (10).
2. Automatisierungsvorrichtung nach Anspruch 1, dadurch ge- kennzeichnet, dass zumindest zwei Regler als unabhängig von¬ einander betreibbare Schaltnetzwerke (32 bis 38) bereitge¬ stellt sind, welche die Eingangsschnittstelle (12) mit der Ausgangsschnittstelle (22) koppeln. 2. Automation device according to claim 1, characterized denotes Ge, that at least two controllers are to be independent of ¬ each operable switching networks (32 to 38) bereitge ¬ represents that couple which the input interface (12) with the output interface (22).
3. Automatisierungsvorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Schaltnetzwerk zumindest eines Reglers aus zumindest zwei Teilschaltnetzwerken gebildet ist, die in unterschiedlichen FPGAs angeordnet sind. 3. Automation device according to claim 1 or 2, characterized in that the switching network of at least one controller is formed from at least two sub-switching networks, which are arranged in different FPGAs.
4. Automatisierungsvorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Statuswerte a) Sensorwerte von zumindest einem Sensor der zumindest einen Komponente und/oder 4. Automation device according to one of the preceding claims, characterized in that the status values a) sensor values of at least one sensor of the at least one component and / or
b) zumindest eine Zustandsgröße einer Steuereinrichtung der zumindest einen Komponente und/oder b) at least one state variable of a control device of the at least one component and / or
c) Steuerwerte eines Bedienelements umfassen. c) comprise control values of a control element.
5. Automatisierungsvorrichtung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch einen Feldbus (44), welcher dazu ausgelegt ist, zu vorbestimmten Zeitpunkten jeweils ein Datenpaket (46, 48) mit allen aktuellen Statuswerten der zu- mindest einen automatisiert zu betreibenden Komponente zur Eingangschnittstelle (12) zu übertragen. 5. Automation device according to one of the preceding claims, characterized by a field bus (44) which is designed, at predetermined times in each case a data packet (46, 48) with all current status values of at least one automatically operable component to the input interface (12 ) transferred to.
6. Automatisierungsvorrichtung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch einen Feldbus (44), welcher dazu ausgelegt ist, zu vorbestimmten Zeitpunkten jeweils ein Datenpaket (54) mit allen aktuellen Stellwerten von der Ausgangsschnittstelle (22) zu der zumindest einen automatisiert zu betreibenden Komponente zu übertragen. 6. Automation device according to one of the preceding claims, characterized by a field bus (44) which is adapted to at predetermined times in each case a data packet (54) with all current control values from the output interface (22) to the at least one component to be automated to be operated transfer.
7. Automatisierungsvorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Eingangsschnitt¬ stelle (12) und/oder die Ausgangsschnittstelle (22) ein Be¬ standteil eines FPGA (10) ist. 7. Automation device according to one of the preceding claims, characterized in that the input interface ¬ (12) and / or the output interface (22) is a loading ¬ part of a FPGA (10).
8. Automatisierungsvorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Eingangsschnitt¬ stelle (12) dazu ausgelegt ist, Statuswerte für alle Regler als globales Prozessabbild (PAE) zu empfangen, und zumindest ein FPGA (10) ein Verteilernetzwerk (40) aufweist, durch wel- ches an jedes Schaltnetzwerk (32 bis 38) des FPGAs (10) je¬ weils eine Untermenge der Stellwerte als lokales Prozessab¬ bild (PAE' ) übertragbar ist. 8. Automation device according to one of the preceding claims, characterized in that the input interface ¬ (12) is adapted to receive status values for all controllers as a global process image (PAE), and at least one FPGA (10) has a distribution network (40) by WEL ches to each switching network (32 to 38) of the FPGAs (10) is transferable per ¬ weils a subset of the set values as a local Prozessab ¬ image (PAE ').
9. Automatisierungsvorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass durch zumindest ein weiteres Schaltnetzwerk eines FPGAs (10) ein Datenbaustein zum Speichern von zumindest einem Datenwert realisiert ist und mehrere Regler (32 bis 38) durch ein Signalübertragungs¬ netzwerk mit dem Datenbaustein verbunden sind. 9. automation device according to one of the preceding claims, characterized in that by at least one further switching network of an FPGA (10) a data block for storing at least realizes a data value and a plurality of controllers (32 to 38) connected by a signal transmission ¬ network with the data block are.
10. Automatisierungsvorrichtung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Taktungseinrichtung zum Erzeugen von zumindest zwei unterschiedlichen Taktsignalen für unterschiedliche Schaltnetzwerke eines FPGA (10) aus ei¬ nem Grundtakt des FPGA (10) . 10. Automation device according to one of the preceding claims, characterized by a clocking device for generating at least two different clock signals for different switching networks of an FPGA (10) from ei ¬ nem basic clock of the FPGA (10).
11. Automatisierungsvorrichtung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Empfangseinrichtung zum11. Automation device according to one of the preceding claims, characterized by a receiving device for
Empfangen eines Schaltungsdatensatzes, durch welchen eine Verschaltung von logischen Gattern eines FPGA (10) zu einem Schaltnetzwerk (32 bis 38) für einen Regler beschrieben ist, und eine Programmiereinrichtung zum Verschalten von logischen Gattern des FPGA (10) gemäß dem empfangenen Schaltungsdatensatz im laufenden Betrieb des FPGAs (10) . Receiving a circuit record, by which an interconnection of logic gates of an FPGA (10) is described to a switching network (32 to 38) for a controller, and a programmer for interconnecting logic gates of the FPGA (10) according to the received circuit record in the current operation of the FPGA (10).
12. Verfahren zum Bereitstellen einer Automatisierung für eine Anlage oder Maschine, mit dem Schritt: 12. A method for providing automation for a plant or machine, comprising the step of:
- Empfangen von zumindest einer Regelvorschrift, durch welche ein Regler beschrieben ist, Receiving at least one control rule by which a controller is described,
gekennzeichnet durch die Schritte: characterized by the steps:
- zu jeder Regelvorschrift Erzeugen eines eigenen Schaltplans für ein Schaltnetzwerk (32 bis 38) aus logischen Gattern, - Verschalten von logischen Gattern zumindest eines FPGAs (10) gemäß dem Schaltplan jeder Regelvorschrift.  - For each control rule generating a separate circuit diagram for a switching network (32 to 38) of logical gates, - interconnecting logical gates of at least one FPGA (10) according to the circuit diagram of each rule rule.
13. Verfahren nach Anspruch 12, wobei als Regelvorschrift ein Kontaktplan und/oder ein SPS-Programm empfangen werden/wird. 13. The method according to claim 12, wherein a ladder diagram and / or a PLC program is / are received as a rule.
14. Verfahren nach Anspruch 12 oder 13, wobei zu vorbestimmten logischen Operationen und/oder vorbestimmten arithmetischen Operationen jeweils ein vorgefertigtes Modul bereitge¬ stellt wird, welches als Bestandteil einer Regelvorschrift verwendbar ist. 14. The method of claim 12 or 13, wherein at predetermined logical operations and / or predetermined arithmetic operations in each case a prefabricated module bereitge ¬ provides is, which is used as part of a rule rule.
15. Verfahren nach einem der Ansprüche 12 bis 14, wobei durch das Verschalten ein weiterer Regler in dem FPGA (10) im laufenden Betrieb des FPGAs (10) zu bereits in Betrieb befindli- chen Reglern hinzugefügt wird. 15. The method according to any one of claims 12 to 14, wherein the interconnection of another controller in the FPGA (10) during operation of the FPGAs (10) is added to already in operation befindli- chen regulators.
PCT/EP2012/063000 2012-07-04 2012-07-04 Automation device for operating an installation or a machine and method for providing regulation WO2014005628A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/EP2012/063000 WO2014005628A1 (en) 2012-07-04 2012-07-04 Automation device for operating an installation or a machine and method for providing regulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2012/063000 WO2014005628A1 (en) 2012-07-04 2012-07-04 Automation device for operating an installation or a machine and method for providing regulation

Publications (1)

Publication Number Publication Date
WO2014005628A1 true WO2014005628A1 (en) 2014-01-09

Family

ID=46513731

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/063000 WO2014005628A1 (en) 2012-07-04 2012-07-04 Automation device for operating an installation or a machine and method for providing regulation

Country Status (1)

Country Link
WO (1) WO2014005628A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731712A (en) * 1995-11-09 1998-03-24 Welch; John T. Programmable gate array for relay ladder logic
DE10159480A1 (en) * 2001-12-04 2003-06-26 Daimler Chrysler Ag control device
DE102005010477A1 (en) * 2005-03-04 2006-09-07 Daimlerchrysler Ag Device and method for processing prioritized control processes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731712A (en) * 1995-11-09 1998-03-24 Welch; John T. Programmable gate array for relay ladder logic
DE10159480A1 (en) * 2001-12-04 2003-06-26 Daimler Chrysler Ag control device
DE102005010477A1 (en) * 2005-03-04 2006-09-07 Daimlerchrysler Ag Device and method for processing prioritized control processes

Similar Documents

Publication Publication Date Title
EP1415208B1 (en) Method and process management system for the operation of a technical plant
EP0012186B1 (en) Clock pulse generating circuit
EP2067081B1 (en) Method for synchronising two control devices and redundant structured automation apparatus
EP3098673B1 (en) Method and device for automated validation of security features on a modular security system
DE102009019088A1 (en) Safety controller for controlling an automated system and method for creating a user program for a safety controller
DE19744071B4 (en) Control system using a programmable logic controller
DE102017208831A1 (en) Processing of process data
EP2732347B1 (en) Method and system for the dynamic distribution of program functions in distributed control systems
EP3082002B1 (en) Safety control and method for controlling an automated system
EP1692579B1 (en) Method and device for operating interacting different units
EP2216696B1 (en) Method and communication system for configuring a communication module containing a logic module
EP0113379B1 (en) Coupler for processors
WO2011131633A1 (en) Data management method and programmable logic controller
DE19906695A1 (en) Automatic decentralization of programs in control devices and distribution of intelligence involves replacing existing computer system with decentrally organized computer system
WO2014005628A1 (en) Automation device for operating an installation or a machine and method for providing regulation
EP3252549A1 (en) Method for operating an automation device and automation device
WO2014029609A1 (en) Automation system with decentralized control functionalities in i/o subassemblies
DE102005044728A1 (en) Programming and layout design of hardware
WO2022058153A1 (en) Method for transferring a software application from a first to a second data processing device
WO2006131317A1 (en) Stored-program control
DE10132036A1 (en) Automation system uses various process functions expressed in a descriptive form
EP4498188A1 (en) Arrangement, drive system, it network, method and computer program product and computer-readable medium
WO2016124231A1 (en) Automation system with realtime capable parameter estimation
DE102021123596A1 (en) Technique for providing diagnostic functionality for a programmable logic controller based application
DE1956225C3 (en) Digital computer and control system

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12735254

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12735254

Country of ref document: EP

Kind code of ref document: A1