[go: up one dir, main page]

WO2013187290A1 - 基板搬送方法及び基板搬送装置 - Google Patents

基板搬送方法及び基板搬送装置 Download PDF

Info

Publication number
WO2013187290A1
WO2013187290A1 PCT/JP2013/065542 JP2013065542W WO2013187290A1 WO 2013187290 A1 WO2013187290 A1 WO 2013187290A1 JP 2013065542 W JP2013065542 W JP 2013065542W WO 2013187290 A1 WO2013187290 A1 WO 2013187290A1
Authority
WO
WIPO (PCT)
Prior art keywords
transfer
processing
substrate
wafer
sequence
Prior art date
Application number
PCT/JP2013/065542
Other languages
English (en)
French (fr)
Inventor
暢明 伊藤
寛樹 岡
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to KR1020147031762A priority Critical patent/KR101757524B1/ko
Priority to US14/400,739 priority patent/US9805962B2/en
Publication of WO2013187290A1 publication Critical patent/WO2013187290A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/6776—Continuous loading and unloading into and out of a processing chamber, e.g. transporting belts within processing chambers

Definitions

  • the present invention relates to a substrate transport method and a substrate transport apparatus for transporting a substrate using a transport arm device to a plurality of processing chambers for processing a substrate.
  • a substrate such as a semiconductor wafer is carried into a plurality of processing chambers by a transfer arm device, and process processes such as etching and film formation are performed in parallel to improve throughput.
  • the processing is completed when the wafer processing is completed.
  • the wafer is unloaded and, for example, plasma is generated in the processing chamber to perform a cleaning process.
  • Patent Document 1 discloses that a transfer device is operated by performing a predetermined operation of the transfer device so that the transfer device is operated and carried in and out of the load lock chamber even during cleaning of the processing chamber. A device that exhibits the original throughput is disclosed.
  • the present invention has been made in view of such a problem, and the object of the present invention is to accurately cope with various processing conditions and changes thereof, and during the cleaning, the transfer arm can be efficiently handled according to the processing conditions. It is an object of the present invention to provide a substrate transfer method and a substrate transfer apparatus that can improve the throughput of the entire substrate processing by operating the apparatus.
  • a plurality of processing chambers capable of repeatedly executing a process performed by loading a substrate and a cleaning process performed after unloading the substrate, and the substrate
  • a substrate transfer method for a substrate transfer apparatus comprising: a load lock chamber for loading or unloading; and a transfer arm device for loading and unloading a substrate between each processing chamber and the load lock chamber
  • the substrate transfer device stores a type of transfer sequence for operating the transfer arm device for each step number operable during the cleaning process, and stores a plurality of operation patterns of the transfer arm device.
  • the storage unit stores the information in association with each type of sequence.
  • the type of transport sequence stored in the storage unit is determined based on the processing conditions including the processing time, cleaning time, and substrate loading / unloading time of the substrate.
  • a combination of operation patterns is constructed by selecting from among the operation patterns of the transfer arm device stored in the storage unit in association with the selected transfer sequence and the operation pattern combination.
  • a step of scheduling the transfer sequence by selecting and combining a next operation pattern according to a transfer state expected by the operation pattern, and controlling the transfer arm device according to the scheduled transfer sequence to control the substrate And a step of carrying out the transfer control.
  • a substrate transfer method comprising:
  • a plurality of processing chambers capable of repeatedly executing a process performed by loading a substrate and a cleaning process performed by unloading the substrate thereafter,
  • a load lock chamber for loading or unloading a substrate, a transfer arm device for loading and unloading a substrate between each processing chamber and the load lock chamber, and a transfer arm device operable during the cleaning process.
  • a type of transfer sequence for operating the number of steps is stored, a plurality of operation patterns of the transfer arm device are stored in association with each type of transfer sequence, and a plurality of the substrates are stored.
  • the processing time of the substrate Based on the processing conditions including the leaning processing time and the substrate carry-in / out time, the step of selecting from the types of transfer sequences stored in the storage unit and the storage unit stored in association with the selected transfer sequence
  • An operation pattern combination is selected by selecting from the operation patterns of the transfer arm device, and then the next operation pattern is selected and combined according to the transfer state expected by the operation pattern set immediately before
  • a controller that performs the steps of scheduling the transfer sequence, and controlling the transfer arm device according to the scheduled transfer sequence to control the transfer of the substrate.
  • a substrate transfer apparatus is provided.
  • the type of the transfer sequence corresponding to the number of steps for operating the transfer arm device during the cleaning of the processing chamber is selected according to the processing condition, and the operation pattern is selected according to the processing condition.
  • a transport sequence is scheduled by selecting and combining the next operation pattern according to the transport state predicted by the motion pattern assembled immediately before. Accordingly, it is possible to accurately cope with various processing conditions by an optimal combination of operation patterns, and it is possible to efficiently operate the transfer arm device according to the processing conditions even during cleaning, thereby improving the throughput of the entire substrate processing.
  • the transfer sequence type is selected and scheduled according to the substrate processing conditions. For example, when the first substrate having changed processing conditions is carried into the load lock chamber, the type of the transfer sequence is selected and scheduled at this timing in accordance with the processing conditions of the substrate. According to this, it is possible to accurately cope with changes in processing conditions.
  • the step of selecting the type of the transfer sequence includes the process processing time of the substrate, the cleaning time of the processing chamber, the substrate loading / unloading time during the process processing time, and the substrate loading / unloading time during the cleaning processing time. It is preferable to select the type of transfer sequence that requires the shortest operation time per one substrate when a plurality of the substrates are processed in parallel in the plurality of processing chambers based on a combination of operation times including .
  • the process of scheduling the transfer sequence is divided into a first stage, a second stage, and a third stage, and a predetermined substrate arrangement pattern necessary for assembling a regular transfer sequence is constructed in the first stage. Then, it is preferable to set this as an initial state, and in the second and third stages, combine the same number of operation patterns as the number of processing chambers that perform parallel processing into one cycle, and assemble the transfer sequence so that the one cycle is repeated. .
  • the step of controlling the transfer of the substrate based on the scheduled transfer sequence performs the transfer process of the substrate while controlling the transfer arm device in the order of the scheduled first stage, second stage, and third stage.
  • the operation pattern for one cycle is preferably repeated.
  • the step of performing the substrate transfer control based on the scheduled transfer sequence determines whether or not the transfer sequence is in a state where the transfer efficiency is lowered at each stage. If it is determined that the transfer sequence is determined, the type of the transfer sequence may be selected again and scheduling may be performed again.
  • the step of carrying out the substrate transfer control based on the scheduled transfer sequence is performed when switching to the processing of a substrate having a different operation time including the process processing time and the cleaning processing time.
  • the type of the transfer sequence may be selected again and scheduling may be performed again.
  • the present invention it is possible to accurately cope with various processing conditions and changes thereof, and it is possible to efficiently operate the transfer arm device according to the processing conditions even during cleaning to improve the overall throughput.
  • FIG. 6 is an operation explanatory diagram for describing the types of transfer sequences in the embodiment, and is a specific example of a first transfer sequence S1 in which two steps (c) to (d) are executed during the cleaning process.
  • FIG. 6 is an operation explanatory diagram for describing the types of transport sequences in the embodiment, and is a specific example of a second transport sequence S2 in which four steps (c) to (f) are executed during the cleaning process.
  • FIG. 6 is an operation explanatory diagram for describing the types of transfer sequences in the embodiment, and is a specific example of a first transfer sequence S1 in which two steps (c) to (d) are executed during the cleaning process.
  • FIG. 6 is an operation explanatory diagram for describing the types of transport sequences in the embodiment, and is a specific example of a second transport sequence S2 in which four steps (c) to (f) are executed during the cleaning process.
  • 10 is an operation explanatory diagram for describing the types of transport sequences in the embodiment, and is a specific example of a third transport sequence S3 in which six steps (c) to (h) are executed during the cleaning process. It is the figure which put together the calculation formula used for selection of conveyance sequence S1, S2, S3 in the table
  • FIG. 10 is a flowchart showing a subroutine for scheduling in the first stage of the transport sequence S2 shown in FIG. 10 is a flowchart showing a subroutine for scheduling in the second stage of the transport sequence S2 shown in FIG. 10 is a flowchart showing a subroutine for scheduling in the third stage of the transport sequence S2 shown in FIG.
  • FIG. 10 is a flowchart showing a subroutine for scheduling in the first stage of the transport sequence S3 shown in FIG. 9
  • FIG. 10 is a flowchart showing a subroutine for scheduling in the second stage of the transport sequence S3 shown in FIG. 10 is a flowchart showing a subroutine for scheduling in the third stage of the transport sequence S3 shown in FIG.
  • FIG. 1 is a cross-sectional view showing a schematic configuration of the substrate transfer apparatus.
  • the substrate transfer apparatus (substrate processing apparatus) 100 includes a plurality (six in this case) of processing chambers PM1 to PM6 that perform predetermined process processing on a substrate, for example, a semiconductor wafer (hereinafter also simply referred to as “wafer”) W. , A transfer unit 120 for loading and unloading the wafer W in and out of the atmospheric pressure atmosphere, and a control unit 300 for controlling the operation of the entire apparatus.
  • each of the processing chambers PM1 to PM6 is similarly configured.
  • each of the processing chambers PM1 to PM6 includes a processing container 140 that can be depressurized, and plasma of a processing gas is generated on the wafer W mounted on a mounting table provided therein to perform etching, film formation, or the like on the wafer surface. It is configured to perform process processing. As a result, the same process can be performed regardless of the processing chambers PM1 to PM6.
  • the wafer W is unloaded and cleaning processing (wafer rescreening) is performed in a state where no wafer exists in the processing chamber.
  • the cleaning process here is a process in which the wafer cannot be carried into the processing chamber being processed.
  • the cleaning gas may be introduced into the processing chamber to generate plasma, or may be performed without generating plasma.
  • the substrate transfer apparatus 100 shown in FIG. 1 is exemplified by the case where six processing chambers are provided, but is not limited to this, and includes five or less processing chambers. Also good.
  • the transfer chamber 130 of the transfer unit 120 is configured by a box having a substantially rectangular cross section in which an inert gas such as N 2 gas or clean air is circulated.
  • a plurality of cassette stands 132A to 132C are arranged side by side on one side of the transfer chamber 130 that forms a long side having a substantially rectangular cross section.
  • Cassette containers 134A to 134C are placed on these cassette stands 132A to 132C.
  • three load ports 136A to 136C as inlets for the wafer W are provided so as to correspond to the cassette stands 132A to 132C.
  • cassette containers 134A to 134C can be mounted one by one on each cassette base 132A to 132C, but the number of cassette bases and cassette containers is not limited to this.
  • one or two units may be provided, or four or more units may be provided.
  • Each cassette container 134A to 134C can accommodate at least one lot (for example, 25 wafers) or more of wafers W placed in multiple stages at an equal pitch, and the inside is filled with, for example, an N 2 gas atmosphere. It has a sealed structure.
  • the transfer chamber 130 is configured so that wafers W can be transferred into and out of the transfer chamber 130 via load ports 136A to 136C.
  • a transfer unit side transfer arm device 160 made of an articulated arm configured to be able to bend, stretch, move up and down, and turn is provided.
  • the transfer unit side transfer arm device 160 is configured to transfer the wafer W along its longitudinal direction (the arrow direction shown in FIG. 1).
  • the transfer unit-side transfer arm device 160 is fixed on a base 162, and this base 162 moves, for example, on a guide rail (not shown) provided in the center of the transfer chamber 130 along the longitudinal direction.
  • the drive mechanism is configured to be slidable.
  • the transfer unit side transfer arm device 160 includes a transfer arm provided with a pick (end effector) for holding a wafer.
  • the transfer unit side transfer arm device 160 may be, for example, a double arm mechanism including two transfer arms as shown in FIG. 1 or may be a single arm mechanism including one transfer arm.
  • An orientationer (pre-alignment stage) 137 as a wafer W positioning device is provided at one end of the transfer chamber 130, that is, on one side surface constituting a short side having a substantially rectangular cross section.
  • the orienter 137 includes, for example, a rotary mounting table 138 and an optical sensor 139 that optically detects the peripheral portion of the wafer W, and performs alignment by detecting an orientation flat, a notch, or the like of the wafer W.
  • the processing unit 110 includes a common transfer chamber 112 having a polygonal cross section (for example, a hexagon).
  • the processing chambers PM 1 to PM 6 are connected to each other around the common transfer chamber 112 through gate valves 142.
  • first and second load lock chambers LLM are connected to the common transfer chamber 112 via gate valves (vacuum pressure side gate valves) 142, respectively, so that the first and second load lock chambers LLM are connected.
  • gate valves vacuum pressure side gate valves
  • the common transfer chamber 112 is configured such that the inside thereof can be controlled to a predetermined vacuum pressure, and is between the processing chambers PM1 to PM6, or between the processing chambers PM1 to PM6 and the first and second load lock chambers LLM. And a function of loading / unloading the wafer W between them.
  • the first and second load lock chambers LLM have a function of temporarily holding the wafer W and adjusting the pressure to pass to the next stage.
  • a delivery table 116 on which the wafer W can be placed is provided.
  • a processing unit-side transfer arm device 150 including an articulated arm configured to be able to bend, extend, move up and down and turn is provided.
  • the processing unit side transfer arm device 150 includes two transfer arms 152A and 152B, and picks (end effectors) for holding the wafers are provided at the tips of the transfer arms. These two transfer arms 152A and 152B can handle two wafers W at a time.
  • the processing unit side transfer arm device 150 is rotatably supported by the base 154.
  • the base 154 is configured to be slidable on a guide rail 156 disposed from the base end side to the tip end side in the common transfer chamber 112 by, for example, a slide drive motor (not shown).
  • the base 154 is connected with a flexible arm 158 for passing wiring such as an arm turning motor.
  • the processing unit side transfer arm device 150 is slid along the guide rail 156, whereby the first and second load lock chambers LLM and the respective processing units are transferred.
  • the rooms PM1 to PM6 can be accessed.
  • the processing unit side transfer arm device 150 is shared along the guide rail 156. It is positioned closer to the base end side of the transfer chamber 112.
  • processing unit side transfer arm device 150 when allowed to access the other four processing chambers PM2, PM3, PM4, PM5, the processing unit side transfer arm device 150 is moved along the guide rail 156 to the tip of the common transfer chamber 112. Position it on the side. As a result, one processing unit-side transfer arm device 150 can access all the processing chambers PM1 to PM6 and the first and second load lock chambers LLM connected to the common transfer chamber 112.
  • a control unit (overall control device) 300 is connected to the substrate transfer device 100, and each unit of the substrate transfer device 100 is controlled by the control unit 300.
  • the control unit 300 includes an operation unit 310 including a keyboard for an operator to input commands for managing the substrate transfer apparatus 100, a display for visualizing and displaying the operation status of the substrate transfer apparatus 100, and the like. It is connected.
  • control unit 300 implements various processes executed by the substrate transfer apparatus 100 (process processing for the wafer W, subsequent cleaning processing, wafer W transfer control, etc.) under the control of the control unit 300.
  • a storage unit 320 that stores the program and processing conditions (recipe) necessary for executing the program are connected.
  • a plurality of processing conditions used in the process processing of the wafer W, types of transfer sequences (S 1, S 2, S 3) described later, and a plurality of operation patterns (As, In addition to Bs, Aq, Bq, etc., information necessary for various processes such as a calculation formula for selecting the type of transport sequence (for example, a calculation formula as shown in FIG. 5 described later) is stored.
  • the processing conditions include, for example, process processing time, cleaning processing time, flow rate ratio of processing gas, processing chamber pressure, and high frequency power.
  • these programs and processing conditions may be stored in a hard disk or semiconductor memory, or are stored in a storage medium readable by a portable computer such as a CD-ROM, DVD, or the like in the storage unit 320. You may set it to a position.
  • the control unit 300 reads out a desired program and processing conditions from the storage unit 320 based on an instruction from the operation unit 310 and controls each unit, thereby executing a desired process in the substrate transport apparatus 100. Further, the processing conditions can be edited by an operation from the operation unit 310.
  • the substrate transfer apparatus 100 Next, the operation of the substrate transfer apparatus 100 configured as described above will be described.
  • 25 wafers W for one lot are processed in parallel in a plurality of processing chambers.
  • the processing chamber used for such parallel processing can be set in advance, and the wafer is transferred to the set processing chamber.
  • parallel processing for example, parallel processing by OR transport can be cited.
  • the OR transfer is a transfer method in which the wafers W are sequentially transferred to a plurality of process chambers that are processable and vacant.
  • a description will be given by taking as an example a case where parallel processing of OR transfer is performed using the processing chambers PM1, PM2, and PM3 through the load lock chamber LLM.
  • the wafer W accommodated in the cassette container 134A is processed in the processing chamber PM1
  • the wafer W is first unloaded from the cassette container 134A by the transfer unit side transfer arm device 160 and then transferred to the orienter 137 for alignment. I do. Thereafter, the transport unit side transport arm device 160 unloads the sheet from the orienter 137, loads the load lock chamber LLM, and adjusts the indoor pressure.
  • the wafer W is unloaded from the load lock chamber LLM by the processing unit side transfer arm device 150 and loaded into the processing chamber PM1. Process processing is performed on the wafer W for a predetermined process processing time in the processing chamber PM1. Thereafter, the wafer W is unloaded from the processing chamber PM1 by the processing unit side transfer arm device 150, and the cleaning processing in the processing chamber PM1 is performed for a predetermined cleaning processing time.
  • next wafer W is taken out from the cassette container 134A, loaded into the load lock chamber LLM, and the pressure is adjusted.
  • the next unprocessed wafer W is unloaded from the load lock chamber LLM by the processing unit side transfer arm device 150, and the processed wafer is unloaded from the process chamber PM1 to the load lock chamber LLM. Unload W.
  • the processing unit side transfer arm device 150 of the present embodiment includes the two transfer arms 152A and 152B, the processed wafer W and the unprocessed wafer W can be transferred in and out.
  • the unprocessed wafer W is transferred from the load lock chamber LLM by the empty transfer arm 152B, and immediately thereafter, the transfer arm W The processed wafer W held by 152A is carried into the load lock chamber LLM.
  • three processing chambers PM1, PM2, and PM3 are set as processing chambers that perform parallel processing (for example, OR transfer processing), and a series of process processes as described above are performed in parallel in the processing chambers PM1, PM2, and PM3.
  • parallel processing for example, OR transfer processing
  • the overall throughput can be improved by operating the processing unit side transfer arm device 150 even during the execution of the process processing and cleaning processing in the processing chambers PM1, PM2, and PM3.
  • the process processing time and the cleaning processing time vary depending on the processing conditions (process recipe) of the wafer W, and in recent years, the processing conditions of the process processing are diversified due to diversification of elements formed on the wafer W. For this reason, if the operation of the processing unit side transfer arm device 150 is determined in advance, there is a possibility that various processing conditions cannot be handled.
  • next unprocessed wafer W cannot be loaded into the processing chamber during the cleaning process, if the cleaning process time is long, the waiting time of the processing unit side transfer arm device 150 is generated while the unprocessed wafer W is held. It can also be considered. On the other hand, if the cleaning processing time is short, even if the cleaning is completed, the next unprocessed wafer cannot be loaded into the processing chamber until the processing unit side transfer arm device 150 becomes empty, resulting in a waiting time in the processing chamber. It is also possible.
  • the process processing time and the cleaning processing time may change over time depending on the state of the processing chamber. Further, when the state of the processing chamber recovers like the processing chamber after maintenance, the process processing time and the cleaning processing time may change accordingly. Even in such a case, if the operation of the processing unit side transfer arm device 150 is determined in advance, the operation efficiency of the processing unit side transfer arm device 150 and the processing chamber may be lowered.
  • the type of transfer sequence corresponding to the number of steps for operating the processing unit side transfer arm device 150 during cleaning of the processing chamber is selected according to the processing condition, and the operation pattern is selected according to the processing condition. Then, a transport sequence is scheduled by selecting and combining the next operation pattern according to the transport state expected by the motion pattern assembled immediately before.
  • the processing unit-side transfer arm device 150 By operating the processing unit-side transfer arm device 150 based on the transfer sequence thus scheduled, it is possible to accurately cope with various processing conditions by an optimal combination of operation patterns. Accordingly, the throughput of the entire substrate processing can be improved by operating the processing unit side transfer arm device 150 efficiently. In addition, the operation efficiency of the processing unit side transfer arm device 150 and the processing chamber can be greatly increased in accordance with the process processing time and the cleaning processing time.
  • the processing unit side transfer arm device 150 is operated based on the scheduled transfer sequence, the operation is monitored to determine whether or not the transfer efficiency is in a reduced state. If this is the case, an efficient transfer sequence is selected again and scheduling is performed again. As a result, it is possible to accurately cope with changes in processing conditions such as the cleaning processing time, and to efficiently control the operation of the processing unit side transfer arm device 150 accordingly.
  • the first, second, and third transfer sequences S1, S2, and S3 are each performed after a processed wafer is unloaded from a certain processing chamber until a next unprocessed wafer is loaded, that is, during a cleaning process.
  • the operation steps of the two, four, and six processing unit side transfer arm devices 150 are performed. Since the number of steps (number of skips) operated during the cleaning process of the processing chamber in which the wafer cannot be loaded can be increased in order of the transfer sequence S1, S2, and S3, the throughput of the entire process Can be further improved.
  • FIG. 2 is a diagram for explaining the operation steps of the processing unit side transfer arm device 150 according to the first transfer sequence S1
  • FIG. 3 is a diagram for explaining the operation steps of the processing unit side transfer arm device 150 according to the transfer sequence S2.
  • FIG. 4 is a diagram for explaining the operation steps of the processing unit side transfer arm device 150 according to the transfer sequence S3.
  • one wafer W exists in each of one process chamber (for example, PM1) and one load lock chamber LLM, and the two transfer arms 152A and 152B are both wafers.
  • a state in which W is not held and is vacant is set as an initial state (FIG. 2A).
  • the processed wafer W is held and transferred by one transfer arm 152A (FIG. 2B).
  • the transfer arm When the processed wafer W is unloaded, a cleaning process is performed in the processing chamber PM1. Meanwhile, the transfer arm performs two operation steps of unloading and loading the wafer W into the load lock chamber LLM.
  • an unprocessed wafer W is unloaded from the load lock chamber LLM by the other vacant transfer arm 152B (FIG. 2C), and is held by one transfer arm 152A.
  • the processed wafer W is carried into the load lock chamber LLM (FIG. 2D).
  • the unprocessed wafer W held by the other transfer arm 152B is carried into the process chamber PM1 (FIG. 2E).
  • the transfer sequence S2 is as follows: (1) Of the three processing chambers that perform parallel processing, one processing chamber (for example, PM3) is empty with no wafer W, and the other two processing chambers ( For example, PM1 and PM2) are each loaded with a wafer W, (2) both the load lock chambers LLM are empty with no wafer W, and (3) one transfer arm 152A is empty with no wafer W.
  • the state in which the unprocessed wafer W is held on the other transfer arm 152B, such a state is defined as an initial state (FIG. 3A).
  • the process processing is completed in the processing chamber PM1 from this initial state, the processed wafer W is held and transferred by one transfer arm 152A (FIG. 3B).
  • the transfer arm When the processed wafer W is unloaded, a cleaning process is performed in the processing chamber PM1. In the meantime, the transfer arm performs four operation steps: loading the unprocessed wafer W into the empty processing chamber, unloading and loading the wafer W into the load lock chamber LLM, and unloading the processed wafer W from another processing chamber.
  • the unprocessed wafer W held on the other transfer arm 152B is carried into another vacant process chamber PM3 (FIG. 3C).
  • the unprocessed wafer W is unloaded from the load lock chamber LLM by the other transport arm 152B that has been emptied (FIG. 3D), and the processed wafer W held by the one transport arm 152A is loaded into the load lock chamber. It carries in to LLM (FIG.3 (e)).
  • the processed wafer W in another processing chamber PM2 is carried out by one empty transfer arm 152A (FIG. 3F), and the unprocessed wafer W held by the other transfer arm 152B is processed in the processing chamber. It carries into PM1 (FIG.3 (g)).
  • the transfer arm unloads the unprocessed wafer W and loads the processed wafer W into the load lock chamber LLM, loads the unprocessed wafer W into the empty process chamber, unloads the processed wafer W from another process chamber, Six operation steps of unloading another unprocessed wafer W and loading another processed wafer W into the load lock chamber LLM are performed.
  • an unprocessed wafer W is unloaded from the load lock chamber LLM by the other vacant transfer arm 152B (FIG. 4C) and is held by one transfer arm 152A.
  • the processed wafer W is carried into the load lock chamber LLM (FIG. 4D).
  • the unprocessed wafer W held on the other transfer arm 152B is loaded into another vacant process chamber PM3 (FIG. 4E).
  • the processed wafer W in another processing chamber PM2 is unloaded by one transfer arm 152A (FIG. 4F).
  • the unprocessed wafer W is unloaded from the load lock chamber LLM with the other unoccupied transfer arm 152B (FIG. 4G), and the processed wafer W held on the one transfer arm 152A is loaded into the load lock chamber. It carries in to LLM (FIG.4 (h)).
  • the unprocessed wafer W held by the other transfer arm 152B is carried into the process chamber PM1 (FIG. 4 (i)).
  • This transfer sequence type selection method is performed, for example, at the timing when the first wafer W is loaded into the load lock chamber LLM.
  • the type of transfer sequence (S1, S2, S3) includes the number of processing chambers that perform parallel processing (for example, parallel processing by OR transfer), process processing time of the processing chamber, cleaning processing time, wafer unloading time, loading time, etc. The one with the best throughput is selected on the basis of the operating time.
  • each transfer sequence S1, S2, and S3 combinations of operation times that cause slow throughput are classified into a plurality of rate-limiting patterns, and the operation time required for each wafer is calculated for each rate-limiting pattern.
  • the operation time is calculated for each rate-limiting pattern in the transfer sequences S1, S2, and S3, and the longest operation time is set as the operation time required for each wafer in the transfer sequences S1, S2, and S3.
  • FIG. 5 is a table in which each transport sequence S1, S2, S3 is divided into four rate-limiting patterns and the respective calculation formulas are summarized in a table.
  • calculation formulas are set for each of four rate-limiting patterns.
  • Tp is the process time in the processing chamber
  • Tc is the cleaning time in the processing chamber
  • Tin is a time for loading the wafer W into the processing chamber or the load lock chamber
  • Tout is a time for unloading the wafer W from the processing chamber or the load lock chamber
  • Tbf is a time for correcting the position of the wafer W by a position sensor (TNS) (not shown) provided in the common transfer chamber 112 before the wafer is loaded from the processing chamber
  • Taf is the position sensor (TNS) after the wafer is unloaded from the processing chamber.
  • the four rate-limiting patterns are set in this way mainly because the two operation times of the processing chamber (process processing time and cleaning processing time) and the two operation times of wafer loading / unloading during each of these operations are the rate-limiting factors. This is because it can be considered, and when these are combined, there are four ways. That is, the first rate-limiting pattern is when both the process processing time and the cleaning processing time are short, and the operation time for loading / unloading wafers during these operations is relatively long.
  • the second rate-limiting pattern is when the process processing time is short and the cleaning processing time is longer, and the wafer carry-in / out operation time during the process is longer.
  • the third rate limiting pattern is a case where both the process processing time and the cleaning processing time become long.
  • the fourth rate limiting pattern is when the cleaning processing time is short and the process processing time is longer, and the wafer carry-in / out operation time during cleaning is longer.
  • the operation times of the transfer sequences S1, S2, S3 calculated in this way are compared, and the transfer sequence with the shortest operation time is selected. This makes it possible to select a transfer sequence in which the operation time per wafer is the shortest, so that the throughput of the entire process can be effectively improved.
  • the transport sequences S1 (skip number 2), S3 (skip number 6), and S2 (skip number 4) are selected in this order. This is because if the operation time is the same, the initial state of the transport sequence S1 is simpler than that of the transport sequences S2 and S3. Further, the transport sequence S3 (skip number 6) has a larger number of skips than the transport sequence S2 (skip number 4), so it is easy to cope with a delay in transporting from the cassette container to the load lock chamber.
  • the order of these operation steps can be changed according to the situation. For this reason, multiple operation patterns consisting of multiple operation steps in different orders are prepared, and the combination of these operation patterns can be changed according to changes in operation time and situation such as process processing time and cleaning processing time. Thus, the transfer sequences S2 and S3 are scheduled.
  • the transport sequences S2 and S3 are each divided into three stages of a first stage (intro phase), a second stage (first phase), and a third stage (regular phase). In each stage, scheduling is performed by combining a plurality of operation patterns of the transfer arm prepared in advance.
  • the purpose of scheduling the transfer sequence here is as follows. That is, one cycle is formed by combining the same number of operation patterns as the number of processing chambers performing parallel processing so that the overall throughput is shortened according to changes in operation time and conditions such as process processing time and cleaning processing time.
  • the purpose is to assemble a regular transfer sequence for realizing the number of steps (skip number) of the transfer arm during the cleaning of the transfer sequence by repeating the one cycle.
  • an arrangement pattern (type) of a predetermined wafer W necessary for assembling a regular transfer sequence is constructed, and this is set as an initial state.
  • the same number of operation patterns as the number of processing chambers that perform parallel processing are combined to form one cycle, and the transfer sequence is assembled so that the one cycle is repeated.
  • the second stage is one cycle for shifting from the initial state to the third stage cycle (repetitive cycle).
  • the same number of operation patterns as the third stage are set to one cycle, and the construction method of the cycle is also the third stage. It is the same.
  • FIG. 6A and 6B are time charts for scheduling the transport sequence S2.
  • 6A shows a case where the process processing time is short
  • FIG. 6B shows a case where the process processing time is longer than that in FIG. 6A.
  • one cell is scheduled as 6 seconds.
  • the wafer carry-in time Tin and wafer carry-out time Tout in FIGS. 6A and 6B are each 6 seconds (one square)
  • the cleaning processing time Tc is 24 seconds (4 squares)
  • the process processing time Tp in FIG. 6A is It is assumed that the process processing time Tp in FIG. 6B is 36 seconds (6 squares) for 36 seconds (6 squares).
  • the load lock chamber uses only LLM as an example.
  • the transfer sequence S2 for example, as shown in FIG. 3 described above, since the number of steps (skip number) of the transfer arm being cleaned is four, the sequence for realizing it is changed to the first to third stages. Separately assemble and schedule motion patterns.
  • the operation pattern used at each stage for such scheduling is as follows.
  • the step including TNS is provided when the position sensor (TNS) described above is provided and the position of the wafer W is corrected by the TNS.
  • the steps including the TNS are not performed among the following operation patterns. In the present embodiment, since steps including TNS are not performed, steps including TNS are omitted.
  • Aq for unloading the wafer W from the processing chamber is repeated twice or more continuously, so that the number of steps of the transfer arm during cleaning can be made four. . Therefore, the sequence is scheduled so that such a combination of operation patterns can be repeated.
  • the wafer W is loaded into another processing chamber where cleaning is completed, rather than waiting for the process to be completed and unloading the wafer W from the processing chamber.
  • the overall throughput may be faster. Therefore, as the second and third stage operation patterns, not only the operation pattern Aq for unloading the wafer W from the processing chamber first, but also the wafer W for first loading into another processing chamber as described above. It is preferable to prepare an operation pattern Bq.
  • the scheduling of the transfer sequence S2 when the process processing time is short (FIG. 6A) will be described using such an operation pattern.
  • the operation pattern of the first stage is assembled.
  • an arrangement pattern (type) of the wafer W for realizing the number of steps (skip number) of the transfer arm being cleaned is constructed, and this is set as an initial state.
  • the state shown in FIG. since the number n of the processing chambers that perform parallel processing is 3, (1) the processing chamber PM3 is empty without the wafer W, and the wafers W are loaded into the other two processing chambers PM1 and PM2, respectively. (2) The load lock chamber LLM is empty with no wafer W, (3) One transfer arm 152A is empty with no wafer W, and the other transfer arm 152B holds an unprocessed wafer W. State, this state is the initial state.
  • the initial arrangement state of the wafer W can be constructed regardless of the arrangement state of the wafer W at that time.
  • a case where all of the processing chambers PM1, PM2, and PM3 construct an initial state from an empty state will be described as an example.
  • an operation pattern As for unloading the wafer W from the load lock chamber LLM and loading it into the processing chamber PM1 is assembled (t0 to t2).
  • an operation pattern As for unloading the next wafer W from the load lock chamber LLM and loading it into the processing chamber PM2 is formed (t2 to t6).
  • the next wafer W is unloaded from the load lock chamber LLM, and an operation pattern Bs held by the transfer arm 152B is assembled (t6 to t9).
  • one of the operation pattern Aq that first carries the wafer W out of the processing chamber and the operation pattern Bq that carries the wafer W first into another processing chamber has a higher throughput.
  • Select and build In this case, if either of the operation patterns Aq and Bq is combined, if the throughput is the same, the operation pattern Aq is preferentially combined in order to facilitate the realization of the operation pattern Aq two or more times.
  • the throughput is the same regardless of which of Aq and Bq is combined, so the operation pattern Aq is combined (t9 to t14).
  • the operation pattern Aq is formed (t14 to t18) because it is faster to unload the wafer W from another process chamber PM2 than to load the wafer W into the process chamber PM1.
  • an operation pattern Aq is formed (t19 to t22).
  • next third stage (regular phase), as in the second stage, one of the operation patterns Aq and Bq that has a higher throughput is selected and assembled.
  • the operation pattern Aq is preferentially combined in order to facilitate the continuation of the operation pattern Aq.
  • the wafer W is unloaded from another process chamber PM1 rather than loaded into the process chamber PM3. Therefore, the operation pattern Aq is assembled (t22 to t26). Similarly, since it is faster to carry out the wafer W from another processing chamber PM2 than to carry the wafer W into the processing chamber PM1, an operation pattern Aq is formed (t27 to t30). Similarly, since it is faster to carry out the wafer W from another process chamber PM3 than to carry the wafer W into the process chamber PM2, an operation pattern Aq is formed (t30 to t34).
  • the transfer sequence S2 can be scheduled by repeating this as one cycle.
  • the process processing time is short, it is possible to schedule a transport sequence S2 that can execute four steps during the cleaning process by repeating the operation pattern Aq.
  • the scheduling of the transfer sequence S2 when the process processing time is long (FIG. 6B) will be described.
  • the operation pattern of the first stage is assembled.
  • an arrangement pattern (type) of the wafer W for realizing the number of steps (skip number) of the transfer arm being cleaned is constructed, and this is set as an initial state.
  • the state shown in FIG. In order to obtain this initial state, operation patterns Aq, Aq, and Bq similar to those in FIG. 6A may be assembled (t0 to t9), and detailed description thereof is omitted here.
  • the operation pattern from the initial state differs from the case of FIG. 6A in that the wafer W is loaded into another processing chamber PM3 rather than unloading from the processing chamber PM1. Therefore, the operation pattern Bq is assembled (t9 to t15).
  • the operation pattern Aq is formed (t15 to t20) because it is faster to unload the wafer W from another process chamber PM2 than to load the wafer W into the process chamber PM1.
  • an operation pattern Aq is formed (t20 to t24).
  • the operation pattern after the completion of the second stage is faster when the wafer W is loaded into another process chamber PM3 than when the wafer W is unloaded from the process chamber PM1. Therefore, the operation pattern Bq is assembled (t24 to t31).
  • the operation pattern Aq is formed (t31 to t36) because it is faster to unload the wafer W from another process chamber PM2 than to load the wafer W into the process chamber PM1.
  • an operation pattern Aq is formed (t36 to t40).
  • the transfer sequence S2 can be scheduled by repeating this as one cycle.
  • the operation patterns Bq, Aq, and Aq are set to one cycle, and the transfer sequence S2 that can execute four steps during the cleaning process by repeating the one cycle is scheduled. can do.
  • FIG. 7A and 7B are time charts when scheduling the transport sequence S3.
  • FIG. 7A shows a case where the process processing time is short
  • FIG. 7B shows a case where the process processing time is longer than that in FIG. 7A.
  • FIGS. 7A and 7B one cell is scheduled for 6 seconds as in FIGS. 6A and 6B.
  • the wafer carry-in time Tin and wafer carry-out time Tout are each 6 seconds (one square)
  • the cleaning processing time Tc is 36 seconds (6 squares)
  • the process processing time Tp in FIG. 7A is The process processing time Tp in FIG. 6B is assumed to be 60 seconds (10 squares) for 24 seconds (4 squares).
  • the load lock chamber uses only LLM as an example.
  • the transfer sequence S2 for example, as shown in FIG. 4 described above, since the number of steps (skip number) of the transfer arm being cleaned is 6, the sequence for realizing it is changed to the first to third stages. Separately assemble and schedule motion patterns.
  • the operation pattern used at each stage for such scheduling is as follows.
  • the step including TNS is provided when the position sensor (TNS) described above is provided and the position of the wafer W is corrected by the TNS.
  • the steps including the TNS are not performed among the following operation patterns. In the present embodiment, since steps including TNS are not performed, steps including TNS are omitted.
  • the number of steps of the transfer arm during cleaning can be made six by repeating Aq for unloading the wafer W from the processing chamber two or more times continuously. . Therefore, the sequence is scheduled so that such a combination of operation patterns can be repeated.
  • the scheduling of the transfer sequence S3 when the process processing time is short (FIG. 7A) will be described using such an operation pattern.
  • the operation pattern of the first stage is assembled.
  • an arrangement pattern (type) of the wafer W for realizing the number of steps (skip number) of the transfer arm being cleaned is constructed, and this is set as an initial state.
  • the state shown in FIG. since the number n of the processing chambers that perform parallel processing is 3, (1) the processing chamber PM3 is empty without the wafer W, and the wafers W are loaded into the other two processing chambers PM1 and PM2, respectively. (2) a state in which an unprocessed wafer W is loaded into one load lock chamber LLM, (3) a state in which both transfer arms 152A and 152B have no wafer W, such a state as an initial state And
  • the initial arrangement state of the wafer W can be constructed regardless of the arrangement state of the wafer W at that time.
  • a case where all of the processing chambers PM1, PM2, and PM3 construct an initial state from an empty state will be described as an example.
  • an operation pattern As for unloading the wafer W from the load lock chamber LLM and loading it into the processing chamber PM1 is assembled (t0 to t2).
  • an operation pattern As for unloading the next wafer W from the load lock chamber LLM and loading it into the processing chamber PM2 is formed (t2 to t6).
  • a sequence for constructing an initial state as shown in FIG. 4A is scheduled.
  • an operation pattern Aq for unloading the wafer W from the processing chamber first and an operation pattern Bq for unloading the unprocessed wafer W from the load lock chamber and loading it into another processing chamber.
  • the operation pattern Aq is preferentially combined in order to facilitate the realization of the operation pattern Aq two or more times.
  • next operation pattern in the initial state as shown in FIG. 7A it is faster to unload the wafer W from the processing chamber PM1 than to unload the wafer W from the load lock chamber LLM.
  • Aq is assembled (t6 to t11). This is because the cycle time during which the wafer W can be unloaded from the load lock chamber LLM is longer. Therefore, if the cycle time during which the wafer W can be unloaded from the load lock chamber LLM is shorter, the operation pattern Bq can be assembled.
  • next third stage (regular phase), as in the second stage, one of the operation patterns Aq and Bq that has a higher throughput is selected and assembled.
  • the operation pattern Aq is preferentially combined in order to facilitate the continuation of the operation pattern Aq.
  • the transfer sequence S3 can be scheduled by repeating this as one cycle.
  • the process processing time is short, it is possible to schedule a transport sequence S3 that can execute six steps during the cleaning process by repeating the operation pattern Aq.
  • the scheduling of the transfer sequence S3 when the process processing time is long (FIG. 7B) will be described.
  • the operation pattern of the first stage is assembled.
  • an arrangement pattern (type) of the wafer W for realizing the number of steps (skip number) of the transfer arm being cleaned is constructed, and this is set as an initial state.
  • the state shown in FIG. In order to obtain this initial state, operation patterns Aq and Aq similar to those in FIG. 7A may be assembled (t0 to t9), and detailed description thereof is omitted here.
  • the operation pattern from the initial state is different from the case of FIG. 7A, in which the wafer W is unloaded from the load lock chamber LLM rather than unloaded from the processing chamber PM1. Therefore, the operation pattern Bq is assembled (t6 to t14). In this case, since there is time until the processed wafer W is subsequently loaded into the load lock chamber LLM, it is preferable to maintain the vacuum state of the load lock chamber LLM during that time.
  • an operation pattern Aq is formed ( t14 to t20).
  • the operation pattern Aq is formed (t20). To t24).
  • the operation pattern after the completion of the second stage is different from that in which the wafer W is unloaded from the load lock chamber LLM rather than unloaded from the process chamber PM1. Since it is quicker to carry into the room PM3, an operation pattern Bq is assembled (t24 to t32). As the next operation pattern, since it is faster to unload the wafer W from another process chamber PM2 than to unload the wafer W from the load lock chamber LLM and load it into the process chamber PM1, an operation pattern Aq is formed ( t32 to t38). Similarly, since it is faster to unload the wafer W from another process chamber PM3 than to unload the wafer W from the load lock chamber LLM and load it into the process chamber PM2, the operation pattern Aq is formed (t38 to t42). .
  • the transfer sequence S3 can be scheduled by repeating this as one cycle.
  • the operation pattern Bq, Aq, and Aq is set to one cycle, and a transfer sequence S3 that can execute six steps during the cleaning process by repeating the one cycle. Can be scheduled.
  • the selection and scheduling of the transfer sequences S1, S2, and S3 as described above are preferably performed at the timing when the first unprocessed wafer W is loaded into the load lock chamber LLM. Thereafter, the transfer arm is actually controlled to repeat the operation pattern based on the transfer sequence.
  • the device status may change while the repetitive operation by the transfer arm is continued. For example, when there is a switch from a dummy wafer (seasoning wafer) W to a product wafer W, or a switch from a wafer W to which a different process is performed, the process time may shift to processing of the wafer W. Even if the same process is repeated, the process processing time may vary or the cleaning processing time may vary due to changes in the conditions in the processing chamber, such as deposits adhering to the inner wall of the processing chamber. Furthermore, the number of processing chambers that perform parallel processing may change due to failure, maintenance, or restoration of processing chambers.
  • the throughput may be faster by changing the combination of the movement patterns of the transfer arm. In such a case, it is preferable to re-schedule and reconstruct the transport sequence.
  • the throughput of the transfer sequence shown in FIG. 6A or FIG. 7A not including the operation pattern Bs is faster than the transfer sequence shown in FIG. 6B or 7B including the operation pattern Bs. After that, it is possible to increase the throughput by re-scheduling and reconstructing the transport sequence shown in FIG. 6A or 7A rather than continuing the transport sequence shown in FIG. 6B or FIG. 7B.
  • whether or not the transport sequence is reconstructed in such a case can be determined, for example, by whether or not the operation pattern Bs is included in the repeated cycle of the transport sequence.
  • the time from the start of cleaning to the end of all processing chambers performing parallel processing is Tc (total)
  • the time from the start of cleaning in one processing chamber to the start of the next cleaning is Tc (cycle).
  • the cleaning processing time is Tc
  • the cycle time per load lock chamber when an unprocessed wafer is loaded into the load lock chamber is Tl
  • the number of processing chambers performing parallel processing is n
  • the cleaning processing time overlaps is Tc (total) in the transfer sequence S2
  • Tc (total) in the transport sequence S3 can be calculated by, for example, the following (4).
  • Tc (cycle) in the transfer sequence S2 can be calculated by, for example, (3) below, and Tc (cycle in the transfer sequence S3).
  • (cycle) can be calculated by, for example, the following (5).
  • Tbf is a time for correcting the position of the wafer by TNS before loading the processing chamber
  • Taf is a time for correcting the position of the wafer by TNS after loading the processing chamber.
  • Tc (total) (Tc ⁇ n) ⁇ (Tc ⁇ Tl) ⁇ n ′ (2)
  • Tc (cycle) Tout + Tc + Tin + Tp (3)
  • the wafers W may already be loaded into all the processing chambers performing parallel processing.
  • the operation patterns Aq, Bq are taken into account in consideration of the remaining time of the process processing time in each processing chamber. It is preferable to configure so as to determine which one of these should be combined.
  • FIG. 8 shows a case where parallel processing is performed in the four processing chambers PM1 to PM4, and after processing the dummy wafer W in each processing chamber with PM1 to PM4, the product wafer is processed. It is a timing chart in the case of switching to the process of W.
  • FIG. 8 shows a time chart when the dummy wafer W is processed in the transfer sequence S2 and switched to the product wafer.
  • the transfer sequence is reconstructed at the timing when the product wafer W is carried into the load lock chamber.
  • the operation patterns Cs and Bs are assembled to construct the arrangement state (type) of the wafer W in the transfer sequence S2.
  • the operation pattern Aq and Bq should be combined.
  • the remaining process processing time in the processing chamber PM2 is short, and the timing at which the process ends is earlier than the timing at which the cleaning processing of the processing chamber PM1 ends.
  • the overall throughput is faster when the wafer W is unloaded from the process chamber PM2 than when the next wafer is loaded into the process chamber PM1. Therefore, in this case, the operation pattern Aq is assembled. In this way, it is possible to schedule a transfer sequence that further improves the throughput by reconstructing the transfer sequence while taking into account the remaining process processing time in each processing chamber.
  • FIG. 9 is a flowchart of substrate transfer control of the transfer arm device 150 in the present embodiment.
  • the substrate transfer control shown in FIG. 9 is executed at the timing when the first wafer W is loaded (loaded) from the transfer chamber side into the load lock chamber LLM when a plurality of wafers W are successively processed.
  • a case where parallel processing by OR transfer is performed using three processing chambers PM1, PM2, and PM3 will be described as an example.
  • the control unit 300 selects the type of transfer sequence in step S110 shown in FIG.
  • the types of the transfer sequence here are the transfer sequence S1 (FIG. 2) in which the number of steps of the transfer arm device 150 operated during the processing chamber cleaning is two steps, the transfer sequence S2 (FIG. 3) in four steps, There are three types of six-step conveyance sequence S3 (FIG. 4).
  • the kind of conveyance sequence here is an illustration, and is not restricted to these three kinds. It is possible to select four or more types of transfer sequences according to the number of steps that the transfer arm device 150 can operate during the cleaning.
  • transport sequences S1, S2, and S3 are selected so that the throughput is the fastest based on the processing conditions such as process processing time and cleaning processing time using the calculation formula shown in FIG.
  • FIG. 10 shows a flowchart when the control unit 300 performs such a transport sequence selection process.
  • the control unit 300 first calculates the time of each rate limiting pattern using the calculation formula shown in FIG. 5 for each of the transport sequences S1, S2, and S3 in step S111 shown in FIG. Next, in step S112, the longest time among the rate limiting patterns is set as the throughput time of each of the transport sequences S1, S2, and S3. In step S113, the transport sequence S1, S2, S3 having the shortest throughput is selected.
  • step S114 it is determined whether or not there is only one transport sequence selected in step S114. If there is only one transport sequence selected, the process returns to the flowchart of FIG. 9 and proceeds to the next step S120. If there are a plurality of transport sequences selected in step S114, that is, if the throughput is the same value, one transport sequence is assigned in the order of the transport sequences S1, S3, and S2 as described above in step S115. The selection is made and the process returns to the flowchart in FIG.
  • step S120 and after, processing corresponding to the type of the selected transport sequence is performed. That is, when the type of the transfer sequence selected in step S120 is S1, the transfer arm device 150 is controlled in step S122 to start transfer control of the wafer W as shown in FIG. In the case of the transfer sequence S1, during the processing chamber cleaning, only the loading / unloading with the load lock chamber LLM is performed, and the number of steps is small. Therefore, the transfer control of the wafer W is performed without performing scheduling as in the other transfer sequences S2 and S3.
  • step S120 when the types of the transport sequence selected in step S120 are S2 and S3, the number of steps being cleaned increases to 4 and 6, respectively, so that scheduling is performed before transport control for each. As described above, the scheduling of each of the transfer sequences S2 and S3 is performed in the first stage (S130, S160), the second stage (S140, S170), and the third stage (S150, S180).
  • step S130 scheduling in the first stage is performed in step S130 (for example, t0 to t9 in FIG. 6A).
  • step S130 scheduling in the first stage is performed in step S130 (for example, t0 to t9 in FIG. 6A).
  • the operation pattern As, Bs, and Cs of the transfer sequence S2 described above are combined in the first stage here, and the above-described FIG.
  • An arrangement pattern (type) of a predetermined wafer W as shown in a) is constructed.
  • FIG. 11 shows a flowchart when the control unit 300 performs such first-stage scheduling.
  • the control unit 300 first performs n (here, three) processes for performing parallel processing at the time when the first wafer W is loaded in the load lock chamber in step S131 shown in FIG. It is determined whether or not there are wafers W in all of the chambers PM1, PM2, and PM3. If it is determined in step S131 that there are wafers W in all the processing chambers that perform parallel processing, an operation pattern Cs is formed in step S132 (eg, t0 to t4 in FIG. 8). This is because the above-described arrangement pattern of the wafer W cannot be constructed unless the process of unloading the wafer W from any of the processing chambers is started.
  • step S133 whether all the n ⁇ 1 processing chambers have wafers. It is determined whether or not there is only one empty processing chamber without the wafer W in the processing chamber performing parallel processing. If it is determined in step S133 that there is not only one empty processing chamber, the operation pattern As is assembled in step S134, and the process returns to step S133. Then, the processing of steps S133 and S134 is repeated until there is only one empty processing chamber to form an operation pattern As (for example, t0 to t6 in FIG. 6A).
  • step S133 If it is determined in step S133 that there is only one empty processing chamber, it is not necessary to carry in the wafer W anymore, so an operation pattern Bs is formed in step S135 (eg, t6 to t9 in FIG. 6A). Thus, scheduling is performed so as to construct the arrangement pattern of the wafer W shown in FIG.
  • the second stage scheduling is performed in step S140 (eg, t9 to t22 in FIG. 6A).
  • the second stage forms an operation pattern for one cycle for connection to the next third stage.
  • the operation pattern here uses the operation patterns Aq and Bq of the above-described transport sequence S2.
  • FIG. 12 shows a flowchart when the control unit 300 performs such second-stage scheduling.
  • control unit 300 first determines whether or not the operation pattern Bq is executed earlier than the operation pattern Aq in step S141 shown in FIG. If it is determined in step S141 that the operation pattern Aq is executed earlier, the operation pattern Aq is assembled in step S142 (eg, t9 to t14 in FIG. 6A).
  • the transfer arm device 150 can be controlled so that the throughput becomes faster.
  • step S141 even if it is determined that either of the operation patterns Aq and Bq is executed in step S141, the operation pattern Aq is assembled in step S142. Thereby, the operation pattern Aq can be preferentially assembled.
  • step S141 if it is determined that the execution of the operation pattern Bq in step S141 is faster than the execution of the operation pattern Aq, the operation pattern Bq is assembled in step S143 (eg, t9 to t15 in FIG. 6B). For example, when the process processing time is long, the throughput may be faster when the operation pattern Bq is assembled. This is effective in such a case.
  • step S144 it is determined whether or not an operation pattern for the same number as the number n of processing chambers performing parallel processing, that is, one cycle is assembled. If it is determined that an operation pattern for one cycle has not yet been set, the process returns to step S141. If it is determined that an operation pattern for one cycle has been set, the process returns to the process of FIG. Move on to stage scheduling.
  • an operation pattern for one cycle is assembled (for example, t22 to t34 in FIG. 6A), and a regular transport sequence can be scheduled by repeating this cycle.
  • the operation patterns here use the operation patterns Aq and Bq of the transport sequence S2 as in the second stage.
  • FIG. 13 shows a flowchart when the control unit 300 performs such third-stage scheduling.
  • steps S151 to S154 in FIG. 13 are the same as steps S141 to S144 in FIG. 12 in the second stage, and thus detailed description thereof is omitted.
  • step S156 it is determined whether or not scheduling has been completed for all wafers W scheduled for process processing. If it is determined in step S156 that all scheduling is completed, the scheduling of the transfer sequence S2 is ended, the process returns to the process of FIG. 9, and the transfer control of the wafer W in the next steps S210 to 236 is performed.
  • step S160 scheduling in the first stage is performed in step S160 (for example, t0 to t6 in FIG. 7A).
  • step S160 scheduling in the first stage is performed in step S160 (for example, t0 to t6 in FIG. 7A).
  • the operation patterns As and Bs of the transfer sequence S3 described above are combined, and the above-described FIG.
  • An arrangement pattern (type) of a predetermined wafer W as shown in FIG. FIG. 14 shows a flowchart when the control unit 300 performs such first-stage scheduling.
  • the control unit 300 first performs n (here, three) processes that perform parallel processing at the present time when the first wafer W is loaded in the load lock chamber in step S161 shown in FIG. It is determined whether or not there are wafers W in all of the chambers PM1, PM2, and PM3. If it is determined in step S161 that all the processing chambers performing parallel processing have wafers W, an operation pattern Bs is formed in step S162. This is because the above-described arrangement pattern of the wafer W cannot be constructed unless the process of unloading the wafer W from any of the processing chambers is started.
  • step S163 whether all the n ⁇ 1 processing chambers have wafers. It is determined whether or not there is only one empty processing chamber without the wafer W in the processing chamber performing parallel processing. If it is determined in step S163 that there is not only one empty processing chamber, the operation pattern As is assembled in step S164, and the process returns to step S163. Then, the processing in steps S163 and S164 is repeated to form an operation pattern As (for example, t0 to t6 in FIG. 7A) until there is only one empty processing chamber. Thereby, scheduling is performed so as to construct the arrangement pattern of the wafer W shown in FIG.
  • the second stage scheduling is performed in step S170 (eg, t6 to t19 in FIG. 7A).
  • the second stage forms an operation pattern for one cycle for connection to the next third stage.
  • the operation pattern here uses the operation patterns Aq and Bq of the above-described transport sequence S3.
  • FIG. 15 shows a flowchart when the control unit 300 performs such second-stage scheduling.
  • control unit 300 first determines whether or not the execution of the operation pattern Bq in step S171 shown in FIG. 15 is faster than the execution of the operation pattern Aq. If it is determined in step S171 that the operation pattern Aq is executed earlier, the operation pattern Aq is assembled in step S172 (eg, t6 to t11 in FIG. 7A).
  • the transfer arm device 150 can be controlled so that the throughput becomes faster.
  • step S171 Even if it is determined that either of the operation patterns Aq and Bq is executed in step S171, the operation pattern Aq is assembled in step S172. Thereby, the operation pattern Aq can be preferentially assembled.
  • step S171 when it is determined that the execution of the operation pattern Bq in step S171 is faster than the execution of the operation pattern Aq, the operation pattern Bq is assembled in step S173 (eg, t6 to t14 in FIG. 7B).
  • the throughput may be faster when the operation pattern Bq is assembled. This is effective in such a case.
  • step S174 it is determined whether or not the same number as the number n of processing chambers that perform parallel processing, that is, an operation pattern for one cycle is assembled. If it is determined that an operation pattern for one cycle has not yet been set, the process returns to step S171. If it is determined that an operation pattern for one cycle has been set, the process returns to the process of FIG. Move on to stage scheduling.
  • an operation pattern for one cycle is assembled (for example, t19 to t31 in FIG. 7A), and a regular transport sequence can be scheduled by repeating this cycle.
  • the operation pattern here uses the operation patterns Aq and Bq of the transport sequence S3 as in the case of the second stage.
  • FIG. 16 shows a flowchart when the control unit 300 performs such third-stage scheduling.
  • steps S181 to S184 in FIG. 16 are the same as steps S171 to S174 in FIG. 15 in the second stage, and detailed description thereof will be omitted.
  • step S186 it is determined whether or not the scheduling for all the wafers W scheduled to be processed is completed. If it is determined in step S186 that all scheduling has been completed, the scheduling of the transfer sequence S3 is ended, the process returns to the process of FIG. 9, and the transfer control of the wafer W in the next steps S210 to 236 is performed.
  • step S110 the selection of the transfer sequence type (step S110) and scheduling (steps S130 to S150, steps S160 to 180) in step S110 are immediately performed. Thereafter, in steps S210 to 236, the controller 300 controls the transfer arm device 150 according to the transfer sequence S2 or S3 after scheduling, thereby executing transfer control of the wafer W.
  • the transfer control of the wafer W is also executed in the order of the first stage (steps S210 to S214), the second stage (steps S220 to S224), and the third stage (steps S230 to S236) according to the scheduled transfer sequence.
  • the third stage when one cycle of processing is performed in steps S230 to S236, one cycle is repeatedly executed until processing of all the wafers W is completed in step S236.
  • the transfer arm device when carrying out from the processing chamber by the transfer arm device, it is necessary to remove the wafer W from the mounting table. At this time, in the case where the wafer W is attracted and held on the mounting table by an electrostatic chuck or the like, it may be difficult to remove the wafer W over time while it is repeatedly attached and detached, and it may take time to carry out the wafer W. . For this reason, the time for unloading the wafer W may also change over time.
  • the carrying efficiency is reduced as described above in steps S212, S222, and S232 at each stage. It is determined whether or not it is in the state, and if it is in such a state, the process returns to step S110, the type of the transport sequence is selected again, and scheduling can be performed again. As a result, even if the processing time in the processing chamber or the transfer time in the transfer arm changes with time, an optimal transfer sequence can be scheduled again.
  • processing conditions such as process processing time and cleaning processing time may be gradually adjusted according to such a change over time.
  • the state of the processing chamber is improved at a stretch, so that processing conditions such as process processing time and cleaning processing time may be greatly adjusted. Even in such a case, in steps S212, S222, and S232 shown in FIG. 9, it is possible to determine the state in which the conveyance efficiency is lowered, and to schedule the optimum conveyance sequence again as described above.
  • the transfer arm device 150 is applied to a substrate transfer apparatus that can access all the processing chambers by sliding in the common transfer chamber 112 is described as an example.
  • the substrate is provided with four processing chambers PM1 to PM4 around the common transfer chamber 112, and the transfer arm device 150 can be accessed by turning without moving the transfer arm device 150. You may apply to the conveying apparatus 101.
  • FIG. The number of processing chambers is not limited to that shown in FIGS.
  • the present invention is applicable to a substrate transport method and a substrate transport apparatus that transport a substrate using a transport arm device to a plurality of processing chambers that perform substrate processing.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Robotics (AREA)

Abstract

　様々な処理条件やその変化に的確に対応でき，クリーニング中も処理条件に応じて効率よく搬送アーム装置を動作させて全体のスループットを向上する。　ロードロック室に最初のウエハがロードされると，クリーニング処理中に動作可能な搬送アーム装置のステップ数ごとにそれを動作させるための搬送シーケンスの種類をそのウエハの処理条件に応じて選択し，複数の動作パターンを選択して組み合わせてスケジューリングする。そして，スケジューリングした搬送シーケンスに従って搬送アーム装置を制御して基板の搬送制御を行う。

Description

基板搬送方法及び基板搬送装置
　本発明は，基板のプロセス処理を行う複数の処理室に搬送アーム装置を用いて基板を搬送する基板搬送方法及び基板搬送装置に関する。
　この種の基板搬送装置では，複数の処理室内に半導体ウエハなど基板を搬送アーム装置によって搬入して，エッチングや成膜などのプロセス処理を並行して行うことで，スループットを向上させている。
　このような基板搬送装置では，処理室内で基板をプロセス処理する際に発生する反応生成物などを適切に除去して処理室内の状態を維持するために，ウエハのプロセス処理が終了すると，処理済みウエハを搬出して例えば処理室内にプラズマを生成してクリーニング処理を行う場合がある。
　ところが，クリーニング処理中の処理室へは次のウエハを搬入できないので，搬送装置は次に処理を行う未処理ウエハを保持したまま待機するようにすれば，スループットが低下してしまう。この点，下記特許文献１には，処理室のクリーニング中にも搬送装置を動作させてロードロック室への搬出入を行うように予め定められた搬送装置の動作を実行することで，搬送装置本来のスループットを発揮させるものが開示されている。
特開２０１０－２４５１２７号公報
　しかしながら，上記特許文献１のように予め搬送装置の動作を定めてしまうと，様々なプロセス処理時間，クリーニング処理時間，基板搬出入時間など多様な処理条件に対応できなくなる虞がある。また，異なる処理条件のウエハ処理に切り換える場合やプロセス処理の処理結果に応じて動作時間を補正する場合など処理条件を変更させた場合にはスループットを維持できなくなる虞がある。このような場合にも，上記特許文献１のように予め搬送装置の動作を定めてしまうと，プロセスが終了して搬出できるはずのウエハＷがそのタイミングで搬出できなくなるなど，余計な待ち時間が生じて，スループットが低下してしまう虞がある。
　そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，様々な処理条件やその変化に的確に対応でき，クリーニング中も処理条件に応じて効率よく搬送アーム装置を動作させて基板処理全体のスループットを向上できる基板搬送方法及び基板搬送装置を提供することにある。
　上記課題を解決するために，本発明のある観点によれば，基板を搬入して行うプロセス処理とその後に前記基板を搬出して行うクリーニング処理を繰り返し実行可能な複数の処理室と，前記基板をロード又はアンロードするためのロードロック室と，前記各処理室と前記ロードロック室の間で基板の搬出入を行う搬送アーム装置とを備えた基板搬送装置の基板搬送方法であって，前記基板搬送装置は，前記クリーニング処理中に動作可能な前記搬送アーム装置のステップ数ごとにそれを動作させるための搬送シーケンスの種類を記憶するとともに，前記搬送アーム装置の複数の動作パターンを，前記搬送シーケンスの種類ごとに関連づけて記憶する記憶部を備え，前記基板搬送装置の各処理室によって複数の基板を並行して処理する際に，前記ロードロック室に最初の基板がロードされると，その基板のプロセス処理時間，クリーニング処理時間，基板搬出入時間を含む処理条件に基づいて，前記記憶部に記憶された搬送シーケンスの種類の中から選択する工程と，選択された搬送シーケンスに関連づけて前記記憶部に記憶された前記搬送アーム装置の動作パターンの中から選択して動作パターンの組合せを構築し，その際にその直前に組んだ前記動作パターンによって予想される搬送状態に応じて次の動作パターンを選択して組合せることによって，前記搬送シーケンスをスケジューリングする工程と，スケジューリングした前記搬送シーケンスに従って前記搬送アーム装置を制御して前記基板の搬送制御を行う工程と，を有することを特徴とする基板搬送方法が提供される。
　上記課題を解決するために，本発明の別の観点によれば，基板を搬入して行うプロセス処理とその後に前記基板を搬出して行うクリーニング処理を繰り返し実行可能な複数の処理室と，前記基板をロード又はアンロードするためのロードロック室と，前記各処理室と前記ロードロック室の間で基板の搬出入を行う搬送アーム装置と，前記クリーニング処理中に動作可能な前記搬送アーム装置のステップ数ごとにそれを動作させるための搬送シーケンスの種類を記憶するとともに，前記搬送アーム装置の複数の動作パターンを，前記搬送シーケンスの種類ごとに関連づけて記憶する記憶部と，複数の前記基板を複数の前記処理室にて並行して処理する際に，前記ロードロック室に最初の基板がロードされると，その基板のプロセス処理時間，クリーニング処理時間，基板搬出入時間を含む処理条件に基づいて，前記記憶部に記憶された搬送シーケンスの種類の中から選択する工程と，選択された搬送シーケンスに関連づけて前記記憶部に記憶された前記搬送アーム装置の動作パターンの中から選択して動作パターンの組合せを構築し，その際にその直前に組んだ前記動作パターンによって予想される搬送状態に応じて次の動作パターンを選択して組合せることによって，前記搬送シーケンスをスケジューリングする工程と，スケジューリングした前記搬送シーケンスに従って前記搬送アーム装置を制御して前記基板の搬送制御を行う工程と，を実行する制御部と，を備えることを特徴とする基板搬送装置が提供される。
　このような本発明によれば，処理室のクリーニング中に搬送アーム装置を動作させるステップ数に応じた搬送シーケンスの種類を処理条件に応じて選択し，その処理条件に応じて動作パターンを選択して組み，その際にその直前に組んだ動作パターンによって予想される搬送状態に応じて次の動作パターンを選択して組合せることによって，搬送シーケンスをスケジューリングする。これにより，様々な処理条件に対しても動作パターンの最適な組合せによって的確に対応でき，クリーニング中も処理条件に応じて効率よく搬送アーム装置を動作させて基板処理全体のスループットを向上できる。
　またロードロック室に最初の基板が搬入したタイミングで基板の処理条件に応じて搬送シーケンスの種類を選択してスケジューリングする。例えば処理条件が変わった最初の基板がロードロック室に搬入されるとそのタイミングで，今度はその基板の処理条件に応じて搬送シーケンスの種類が選択され，スケジューリングされる。これによれば，処理条件の変化にも的確に対応できる。
　また，上記搬送シーケンスの種類を選択する工程は，前記基板のプロセス処理時間，前記処理室のクリーニング処理時間，前記プロセス処理時間中の基板搬出入時間，前記クリーニング処理時間中の基板搬出入時間を含む動作時間の組合せに基づいて，複数の前記基板を複数の前記処理室にて並行処理した際の前記基板１枚当たりに必要な動作時間が最も短くなる搬送シーケンスの種類を選択することが好ましい。
　また，上記搬送シーケンスをスケジューリングする工程は，第１段階，第２段階，第３段階に分けて，前記第１段階では規則的な搬送シーケンスを組み立てるために必要となる所定の基板配置パターンを構築してこれを初期状態とし，前記第２，第３段階では並行処理を行う処理室数と同数の前記動作パターンを組合せて１サイクルとし，その１サイクルを繰り返すように搬送シーケンスを組み立てることが好ましい。
　また，スケジューリングした前記搬送シーケンスに基づいて基板の搬送制御を行う工程は，スケジューリングした第１段階，第２段階，第３段階の順に前記搬送アーム装置を制御しながら前記基板の搬送処理を行い，第３段階では前記１サイクル分の動作パターンを繰り返すことが好ましい。
　また，スケジューリングした前記搬送シーケンスに基づいて基板の搬送制御を行う工程は，前記各段階のごとに，前記搬送シーケンスが搬送効率が低下している状態になっているかを判断し，そのような状態になっていると判断した場合には，前記搬送シーケンスの種類を再度選択し，再度スケジューリングを行うようにしてもよい。
　また，スケジューリングした前記搬送シーケンスに基づいて基板の搬送制御を行う工程は，前記プロセス処理時間，前記クリーニング処理時間を含む動作時間の異なる基板の処理に切り換える際には，その切り換えの最初の基板がロードロック室にロードされたときに，前記搬送シーケンスの種類を再度選択し，再度スケジューリングを行うようにしてもよい。
　本発明によれば，様々な処理条件やその変化に的確に対応でき，クリーニング中も処理条件に応じて効率よく搬送アーム装置を動作させて全体のスループットを向上できる。
本発明の第１実施形態にかかる基板搬送装置の構成例を示す断面図である。 同実施形態における搬送シーケンスの種類を説明するための作用説明図であって，クリーニング処理中に２ステップ（ｃ）～（ｄ）を実行する第１の搬送シーケンスＳ１の具体例である。 同実施形態における搬送シーケンスの種類を説明するための作用説明図であって，クリーニング処理中に４ステップ（ｃ）～（ｆ）を実行する第２の搬送シーケンスＳ２の具体例である。 同実施形態における搬送シーケンスの種類を説明するための作用説明図であって，クリーニング処理中に６ステップ（ｃ）～（ｈ）を実行する第３の搬送シーケンスＳ３の具体例である。 搬送シーケンスＳ１，Ｓ２，Ｓ３の選択に用いられる計算式を表にまとめた図である。 搬送シーケンスＳ２のスケジューリングの具体例を示すタイムチャートであって，処理室でのプロセス処理時間Ｔｐが短い場合の具体例である。 搬送シーケンスＳ２のスケジューリングの具体例を示すタイムチャートであって，処理室でのプロセス処理時間Ｔｐが長い場合の具体例である。 搬送シーケンスＳ３のスケジューリングの具体例を示すタイムチャートであって，処理室でのプロセス処理時間Ｔｐが短い場合の具体例である。 搬送シーケンスＳ３のスケジューリングの具体例を示すタイムチャートであって，処理室でのプロセス処理時間Ｔｐが長い場合の具体例である。 搬送シーケンスＳ２のスケジューリングの具体例を示すタイムチャートであって，搬送シーケンスを途中で再度スケジューリングを行う場合の具体例である。 同実施形態における制御部が行うウエハ搬送制御のメインルーチンを示すフローチャートである。 図９に示す搬送シーケンス種類の選択処理についてのサブルーチンを示すフローチャートである。 図９に示す搬送シーケンスＳ２の第１段階のスケジューリングについてのサブルーチンを示すフローチャートである。 図９に示す搬送シーケンスＳ２の第２段階のスケジューリングについてのサブルーチンを示すフローチャートである。 図９に示す搬送シーケンスＳ２の第３段階のスケジューリングについてのサブルーチンを示すフローチャートである。 図９に示す搬送シーケンスＳ３の第１段階のスケジューリングについてのサブルーチンを示すフローチャートである。 図９に示す搬送シーケンスＳ３の第２段階のスケジューリングについてのサブルーチンを示すフローチャートである。 図９に示す搬送シーケンスＳ３の第３段階のスケジューリングについてのサブルーチンを示すフローチャートである。 同実施形態における他の基板搬送装置の構成例を示す断面図である。
　以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
（基板搬送装置の構成例）
　まず，本発明の実施形態にかかる基板搬送方法を実施可能な基板搬送装置について図面を参照しながら説明する。図１は，基板搬送装置の概略構成を示す断面図である。この基板搬送装置（基板処理装置）１００は，基板例えば半導体ウエハ（以下，単に「ウエハ」ともいう。）Ｗに対して所定のプロセス処理を行う複数（ここでは６つ）の処理室ＰＭ１～ＰＭ６を備える処理ユニット１１０と，この処理ユニット１１０に対して大気圧雰囲気中でウエハＷを搬出入させる搬送ユニット１２０と，装置全体の動作を制御する制御部３００とを備える。
　ここでの各処理室ＰＭ１～ＰＭ６はそれぞれ同様に構成される。例えば各処理室ＰＭ１～ＰＭ６はそれぞれ減圧可能な処理容器１４０を備え，その内部に設けた載置台に載置したウエハＷ上に処理ガスのプラズマを生成してウエハ表面にエッチングや成膜などのプロセス処理を施すように構成される。これにより，どの処理室ＰＭ１～ＰＭ６にウエハを搬入しても同様のプロセス処理を行うことができる。
　また，各処理室ＰＭ１～ＰＭ６では，ウエハＷのプロセス処理が終了した後に，ウエハＷを搬出して処理室内にウエハが存在しない状態でクリーニング処理（ウエハレスクリーニング）を行うようになっている。ここでのクリーニング処理は，その処理中の処理室にはウエハを搬入できないような処理である。例えば処理室内にクリーニングガスを導入してプラズマを生成して行うようにしてもよく，またプラズマを生成しないで行うようにしてもよい。なお，図１に示す基板搬送装置１００は，処理室を６つ設けた場合を例に挙げているが，これに限定されるものではなく，５つ以下の処理室を備えたものであってもよい。
　上記搬送ユニット１２０の搬送室１３０は，例えばＮ２ガス等の不活性ガスや清浄空気が循環される断面略矩形状の箱体により構成されている。搬送室１３０における断面略矩形状の長辺を構成する一側面には，複数のカセット台１３２Ａ～１３２Ｃが並設されている。これらカセット台１３２Ａ～１３２Ｃには，カセット容器１３４Ａ～１３４Ｃを載置される。搬送室１３０の側壁には，ウエハＷの投入口としての３つのロードポート１３６Ａ～１３６Ｃが各カセット台１３２Ａ～１３２Ｃに対応するように設けられている。
　図１では，例えば各カセット台１３２Ａ～１３２Ｃに３台のカセット容器１３４Ａ～１３４Ｃをそれぞれ１つずつ載置することができる例を挙げているが，カセット台とカセット容器の数はこれに限られず，例えば１台又は２台であってもよく，また４台以上設けてもよい。
　各カセット容器１３４Ａ～１３４Ｃには，少なくとも１ロット分（例えば２５枚）以上のウエハＷを等ピッチで多段に載置して収容できるようになっており，内部は例えばＮ２ガス雰囲気で満たされた密閉構造となっている。そして，搬送室１３０はその内部へロードポート１３６Ａ～１３６Ｃを介してウエハＷを搬出入可能に構成されている。
　搬送室１３０内には，例えば屈伸・昇降・旋回可能に構成された多関節アームよりなる搬送ユニット側搬送アーム装置１６０が設けられている。この搬送ユニット側搬送アーム装置１６０は，ウエハＷをその長手方向（図１に示す矢印方向）に沿って搬送するように構成されている。具体的には搬送ユニット側搬送アーム装置１６０は基台１６２上に固定され，この基台１６２は搬送室１３０内の中心部を長手方向に沿って設けられた図示しない案内レール上を例えばリニアモータ駆動機構によりスライド移動可能に構成されている。搬送ユニット側搬送アーム装置１６０はウエハを保持するピック（エンドエフェクタ）が設けられた搬送アームを備える。この場合，搬送ユニット側搬送アーム装置１６０は例えば図１に示すような２つの搬送アームを備えるダブルアーム機構であってもよく，また１つの搬送アームを備えるシングルアーム機構であってもよい。
　搬送室１３０の一端部，すなわち断面略矩形状の短辺を構成する一方の側面には，ウエハＷの位置決め装置としてのオリエンタ（プリアライメントステージ）１３７が設けられている。オリエンタ１３７は，例えば内部に回転載置台１３８とウエハＷの周縁部を光学的に検出する光学センサ１３９とを備え，ウエハＷのオリエンテーションフラットやノッチ等を検出して位置合せを行う。
　次に，処理ユニット１１０の構成例について説明する。処理ユニット１１０は図１に示すように，断面多角形（例えば六角形）に形成された共通搬送室１１２を備える。共通搬送室１１２の周囲には各処理室ＰＭ１～ＰＭ６が各ゲートバルブ１４２を介して接続されている。
　また，共通搬送室１１２の周囲には，第１，第２ロードロック室ＬＬＭの先端がそれぞれゲートバルブ（真空圧側ゲートバルブ）１４２を介して接続されており，第１，第２ロードロック室ＬＬＭの基端は，それぞれゲートバルブ（大気圧側ゲートバルブ）１１８を介して搬送室１３０における断面略多角形状の長辺を構成する他側面に接続されている。
　共通搬送室１１２は，その内部を所定の真空圧力に制御できるように構成されており，各処理室ＰＭ１～ＰＭ６の間，又は各処理室ＰＭ１～ＰＭ６と各第１，第２ロードロック室ＬＬＭとの間でウエハＷを搬出入する機能を有する。
　第１，第２ロードロック室ＬＬＭは，ウエハＷを一時的に保持して圧力調整後に，次段へパスする機能を有している。第１，第２ロードロック室ＬＬＭの内部にはそれぞれ，ウエハＷを載置可能な受渡台１１６が設けられている。
　共通搬送室１１２内には，例えば屈伸・昇降・旋回可能に構成された多関節アームよりなる処理ユニット側搬送アーム装置１５０が設けられている。処理ユニット側搬送アーム装置１５０は，２つの搬送アーム１５２Ａ，１５２Ｂを有しており，これらの先端にはそれぞれウエハを保持するピック（エンドエフェクタ）が設けられている。これら２つの搬送アーム１５２Ａ，１５２Ｂによって一度に２枚のウエハＷを取り扱うことができるようになっている。
　処理ユニット側搬送アーム装置１５０は基台１５４に回転自在に支持されている。基台１５４は，共通搬送室１１２内の基端側から先端側にわたって配設された案内レール１５６上を例えば図示しないスライド駆動用モータによりスライド移動自在に構成されている。なお，基台１５４には例えばアーム旋回用のモータなどの配線を通すためのフレキシブルアーム１５８が接続されている。
　このように構成された処理ユニット側搬送アーム装置１５０によれば，この処理ユニット側搬送アーム装置１５０を案内レール１５６に沿ってスライド移動させることにより，第１，第２ロードロック室ＬＬＭ及び各処理室ＰＭ１～ＰＭ６にアクセス可能となる。例えば処理ユニット側搬送アーム装置１５０を第１，第２ロードロック室ＬＬＭ及び対向配置された処理室ＰＭ１，ＰＭ６にアクセスさせる際には，処理ユニット側搬送アーム装置１５０を案内レール１５６に沿って共通搬送室１１２の基端側寄りに位置させる。
　また，処理ユニット側搬送アーム装置１５０を他の４つの処理室ＰＭ２，ＰＭ３，ＰＭ４，ＰＭ５にアクセスさせる際には，処理ユニット側搬送アーム装置１５０を案内レール１５６に沿って共通搬送室１１２の先端側寄りに位置させる。これにより，１つの処理ユニット側搬送アーム装置１５０により，共通搬送室１１２に接続されているすべての処理室ＰＭ１～ＰＭ６と第１，第２ロードロック室ＬＬＭにアクセス可能となる。
　基板搬送装置１００には，制御部（全体制御装置）３００が接続されており，この制御部３００によって基板搬送装置１００の各部が制御されるようになっている。また，制御部３００には，オペレータが基板搬送装置１００を管理するためにコマンドの入力操作等を行うキーボードや，基板搬送装置１００の稼働状況を可視化して表示するディスプレイ等からなる操作部３１０が接続されている。
　さらに，制御部３００には，基板搬送装置１００で実行される各種処理（ウエハＷに対するプロセス処理，その後のクリーニング処理の他，ウエハＷの搬送制御など）を制御部３００の制御にて実現するためのプログラムやプログラムを実行するために必要な処理条件（レシピ）などが記憶された記憶部３２０が接続されている。
　記憶部３２０には，例えばウエハＷのプロセス処理に用いられる複数の処理条件（レシピ）や後述する搬送シーケンスの種類（Ｓ１，Ｓ２，Ｓ３）やそれらにそれぞれ関連づけられた複数の動作パターン（Ａｓ，Ｂｓ，Ａｑ，Ｂｑなど）の他，搬送シーケンスの種類を選択するための計算式（例えば後述する図５に示すような計算式）など各種処理に必要な情報が記憶されている。処理条件は例えばプロセス処理時間，クリーニング処理時間，処理ガスの流量比，処理室内圧力，高周波電力などである。
　なお，これらのプログラムや処理条件はハードディスクや半導体メモリに記憶されていてもよく，またＣＤ－ＲＯＭ，ＤＶＤ等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で記憶部３２０の所定位置にセットするようになっていてもよい。
　制御部３００は，操作部３１０からの指示等に基づいて所望のプログラム，処理条件を記憶部３２０から読み出して各部を制御することで，基板搬送装置１００での所望の処理を実行する。また，操作部３１０からの操作により処理条件を編集できるようになっている。
（基板搬送装置の動作）
　次に，上述したように構成された基板搬送装置１００の動作について説明する。本実施形態にかかる基板搬送装置１００では，１ロット分２５枚のウエハＷを複数の処理室で並行してプロセス処理を実行するようになっている。このような並行処理に用いる処理室は予め設定できるようになっており，設定された処理室にウエハが搬送される。ここでの並行処理としては，例えばオア搬送による並行処理が挙げられる。オア搬送とは，処理可能でかつ空いている複数の処理室に対して順番にウエハＷを搬送する搬送方法である。ここでは，ロードロック室ＬＬＭを経由しながら処理室ＰＭ１，ＰＭ２，ＰＭ３を用いてオア搬送の並行処理を行う場合を例に挙げて説明する。
　例えばカセット容器１３４Ａに収容されたウエハＷを処理室ＰＭ１でプロセス処理する際には，先ず搬送ユニット側搬送アーム装置１６０によってカセット容器１３４ＡからウエハＷを搬出して，オリエンタ１３７に搬入して位置合わせを行う。その後，搬送ユニット側搬送アーム装置１６０によってオリエンタ１３７から搬出して，ロードロック室ＬＬＭに搬入され室内圧力が調整される。
　次に，ロードロック室ＬＬＭにて圧力調整が終了すると，処理ユニット側搬送アーム装置１５０によってウエハＷはロードロック室ＬＬＭから搬出され，処理室ＰＭ１に搬入される。処理室ＰＭ１にてウエハＷに対して所定のプロセス処理時間だけプロセス処理を行う。その後，処理ユニット側搬送アーム装置１５０によって処理室ＰＭ１からウエハＷを搬出して，所定のクリーニング処理時間だけ処理室ＰＭ１内のクリーニング処理を行う。
　このとき，カセット容器１３４Ａからは次のウエハＷが取り出され，ロードロック室ＬＬＭに搬入され，圧力が調整される。ロードロック室ＬＬＭの圧力調整が終了すると，処理ユニット側搬送アーム装置１５０によってロードロック室ＬＬＭから次の未処理ウエハＷを搬出して，ロードロック室ＬＬＭに処理室ＰＭ１から搬出された処理済ウエハＷを搬出する。
　ここで，本実施形態の処理ユニット側搬送アーム装置１５０は２つの搬送アーム１５２Ａ，１５２Ｂを備えるので，処理済ウエハＷと未処理ウエハＷを交換するように搬出入することができる。例えば搬送アーム１５２Ａで処理済ウエハＷを保持し，他方の搬送アーム１５２Ｂが空いている場合は，その空きの搬送アーム１５２Ｂで未処理ウエハＷをロードロック室ＬＬＭから搬出し，その直後に搬送アーム１５２Ａで保持している処理済ウエハＷをロードロック室ＬＬＭに搬入する。
　この場合，３つの処理室ＰＭ１，ＰＭ２，ＰＭ３を並行処理（例えばオア搬送処理）を行う処理室に設定し，上述したような一連のプロセス処理を処理室ＰＭ１，ＰＭ２，ＰＭ３で並行して実行する際には，これら処理室ＰＭ１，ＰＭ２，ＰＭ３でのプロセス処理やクリーニング処理の実行中にも処理ユニット側搬送アーム装置１５０を動作させるようにすることで，全体のスループットを向上させることができる。
　ところが，プロセス処理時間やクリーニング処理時間は，ウエハＷの処理条件（プロセスレシピ）によって異なり，近年ではウエハＷ上に形成される素子の多様化によって，プロセス処理の処理条件も多様化している。このため，処理ユニット側搬送アーム装置１５０の動作を予め定めてしまうと，多様な処理条件に対応できなくなる虞がある。
　特にクリーニング処理中の処理室内には次の未処理ウエハＷを搬入できないので，クリーニング処理時間が長いと，未処理ウエハＷを保持したまま，処理ユニット側搬送アーム装置１５０の待ち時間が発生してしまうことも考えられる。逆にクリーニング処理時間が短いと，クリーニングが終了しても，処理ユニット側搬送アーム装置１５０が空くまでその処理室に次の未処理ウエハを搬入できなくなり，処理室の待ち時間が発生してしまうことも考えられる。
　また，プロセス処理時間やクリーニング処理時間は，処理室内の状態に応じて経時的に変化することもある。またメンテナンス後の処理室のように処理室内の状態が回復すると，それに応じてプロセス処理時間やクリーニング処理時間も変化することがある。このような場合にも，処理ユニット側搬送アーム装置１５０の動作を予め定めてしまうと，処理ユニット側搬送アーム装置１５０や処理室の動作効率が低下してしまう虞がある。
　さらに，異なる処理条件のウエハ処理に切り換えた場合やプロセス処理の処理結果に応じて動作時間を補正したい場合もある。このような場合にも，予め処理ユニット側搬送アーム装置１５０の動作を定めてしまうと，プロセスが終了して搬出できるはずのウエハＷがそのタイミングで搬出できなくなるなど，余計な待ち時間が生じて，スループットが低下してしまう虞がある。
　そこで，本実施形態では，処理室のクリーニング中に処理ユニット側搬送アーム装置１５０を動作させるステップ数に応じた搬送シーケンスの種類を処理条件に応じて選択し，処理条件に応じて動作パターンを選択して組み，その際にその直前に組んだ動作パターンによって予想される搬送状態に応じて次の動作パターンを選択して組合せることによって，搬送シーケンスをスケジューリングする。
　こうしてスケジューリングされた搬送シーケンスに基づいて処理ユニット側搬送アーム装置１５０を動作させることで，これにより，様々な処理条件に対しても動作パターンの最適な組合せによって的確に対応でき，クリーニング中も処理条件に応じて効率よく処理ユニット側搬送アーム装置１５０を動作させて基板処理全体のスループットを向上できる。また，プロセス処理時間やクリーニング処理時間に応じて処理ユニット側搬送アーム装置１５０と処理室の動作効率を大幅に高めることができる。
　さらに，スケジューリングされた搬送シーケンスに基づいて処理ユニット側搬送アーム装置１５０を動作させている間でも，その動作を監視して搬送効率が低下している状態になっているか否かを判定し，そのような状態になっていれば，効率のよい搬送シーケンスを再度選択し，再度スケジューリングを行う。これにより，クリーニング処理時間などの処理条件の変化に的確に対応でき，それに応じて効率よく処理ユニット側搬送アーム装置１５０の動作を制御することができる。
　ここで，このような搬送シーケンスの種類の具体例について説明する。ここでは，ロードロック室ＬＬＭを経由しながら処理室ＰＭ１，ＰＭ２，ＰＭ３で並行して実行する際に，予め処理ユニット側搬送アーム装置１５０の３つの第１，第２，第３の搬送シーケンスＳ１，Ｓ２，Ｓ３を選択できるようにする場合を例に挙げて説明する。
　ここでの第１，第２，第３の搬送シーケンスＳ１，Ｓ２，Ｓ３はそれぞれ，ある処理室から処理済ウエハを搬出してから次の未処理ウエハを搬入するまで，すなわちクリーニング処理中に，２つ，４つ，６つの処理ユニット側搬送アーム装置１５０の動作ステップを行うものである。搬送シーケンスＳ１，Ｓ２，Ｓ３の順に２ステップ，４ステップ，６ステップと，ウエハを搬入できない処理室のクリーニング処理中に動作するステップ数（スキップ数）を増加させることができるので，処理全体のスループットをより向上させることができる。
（搬送シーケンスの種類）
　以下，搬送シーケンスＳ１，Ｓ２，Ｓ３について図面を参照しながら詳細に説明する。図２は第１の搬送シーケンスＳ１による処理ユニット側搬送アーム装置１５０の動作ステップを説明するための図であり，図３は搬送シーケンスＳ２による処理ユニット側搬送アーム装置１５０の動作ステップを説明するための図であり，図４は搬送シーケンスＳ３による処理ユニット側搬送アーム装置１５０の動作ステップを説明するための図である。
　第１の搬送シーケンスＳ１は図２に示すように，１つの処理室（例えばＰＭ１）と１つのロードロック室ＬＬＭにそれぞれウエハＷが１枚ずつ存在し，２つの搬送アーム１５２Ａ，１５２ＢはともにウエハＷを保持せず空いている状態を初期状態とする（図２（ａ））。この初期状態から，処理室ＰＭ１でプロセス処理が終了すると，一方の搬送アーム１５２Ａで処理済ウエハＷを保持して搬出する（図２（ｂ））。
　処理済ウエハＷが搬出されると，処理室ＰＭ１ではクリーニング処理が行われる。その間に，搬送アームは，ロードロック室ＬＬＭに対するウエハＷの搬出及び搬入という２つの動作ステップを行う。
　具体的には図２に示すように，空いている他方の搬送アーム１５２Ｂでロードロック室ＬＬＭから未処理ウエハＷを搬出し（図２（ｃ）），一方の搬送アーム１５２Ａに保持している処理済ウエハＷをロードロック室ＬＬＭに搬入する（図２（ｄ））。その後，他方の搬送アーム１５２Ｂで保持している未処理ウエハＷを処理室ＰＭ１に搬入する（図２（ｅ））。
　搬送シーケンスＳ２は図３に示すように，（１）並行処理を行う３つの処理室のうち，１つの処理室（例えばＰＭ３）はウエハＷがない空き状態であり，他の２つの処理室（例えばＰＭ１，ＰＭ２）にはそれぞれウエハＷが搬入されている状態，（２）ロードロック室ＬＬＭは両方ともウエハＷがない空き状態，（３）一方の搬送アーム１５２ＡはウエハＷがない空き状態で，他方の搬送アーム１５２Ｂに未処理ウエハＷを保持している状態，このような状態を初期状態とする（図３（ａ））。この初期状態から，処理室ＰＭ１でプロセス処理が終了すると，一方の搬送アーム１５２Ａで処理済ウエハＷを保持して搬出する（図３（ｂ））。
　処理済ウエハＷが搬出されると，処理室ＰＭ１ではクリーニング処理が行われる。その間に，搬送アームは，空き処理室への未処理ウエハＷの搬入，ロードロック室ＬＬＭに対するウエハＷの搬出及び搬入，別の処理室から処理済ウエハＷの搬出という４つの動作ステップを行う。
　具体的には図３に示すように，他方の搬送アーム１５２Ｂに保持している未処理ウエハＷを空いている他の処理室ＰＭ３に搬入する（図３（ｃ））。次いで，空になった他方の搬送アーム１５２Ｂでロードロック室ＬＬＭから未処理ウエハＷを搬出し（図３（ｄ）），一方の搬送アーム１５２Ａに保持している処理済ウエハＷをロードロック室ＬＬＭに搬入する（図３（ｅ））。次いで，空になった一方の搬送アーム１５２Ａで別の処理室ＰＭ２の処理済ウエハＷを搬出し（図３（ｆ）），他方の搬送アーム１５２Ｂで保持している未処理ウエハＷを処理室ＰＭ１に搬入する（図３（ｇ））。
　搬送シーケンスＳ３は図４に示すように，（１）並行処理を行う３つの処理室のうち，１つの処理室（例えばＰＭ３）はウエハＷがない空き状態であり，他の２つの処理室（例えばＰＭ１，ＰＭ２）にはそれぞれウエハＷが搬入されている状態，（２）一方のロードロック室ＬＬＭには未処理ウエハＷが搬入されている状態，（３）搬送アーム１５２Ａ，１５２Ｂは両方ともウエハＷがない空き状態，このような状態を初期状態とする（図４（ａ））。この初期状態から，処理室ＰＭ１でプロセス処理が終了すると，一方の搬送アーム１５２Ａで処理済ウエハＷを保持して搬出する（図４（ｂ））。
　処理済ウエハＷが搬出されると，処理室ＰＭ１ではクリーニング処理が行われる。その間に，搬送アームは，ロードロック室ＬＬＭに対する未処理ウエハＷの搬出及び処理済ウエハＷの搬入，空き処理室への未処理ウエハＷの搬入，別の処理室から処理済ウエハＷの搬出，ロードロック室ＬＬＭに対する別の未処理ウエハＷの搬出及び別の処理済ウエハＷの搬入，という６つの動作ステップを行う。
　具体的には図４に示すように，空いている他方の搬送アーム１５２Ｂでロードロック室ＬＬＭから未処理ウエハＷを搬出し（図４（ｃ）），一方の搬送アーム１５２Ａに保持している処理済ウエハＷをロードロック室ＬＬＭに搬入する（図４（ｄ））。次いで，他方の搬送アーム１５２Ｂに保持している未処理ウエハＷを空いている他の処理室ＰＭ３に搬入する（図４（ｅ））。次いで，一方の搬送アーム１５２Ａで別の処理室ＰＭ２の処理済ウエハＷを搬出する（図４（ｆ））。
　次に，空いている他方の搬送アーム１５２Ｂでロードロック室ＬＬＭから未処理ウエハＷを搬出し（図４（ｇ）），一方の搬送アーム１５２Ａに保持している処理済ウエハＷをロードロック室ＬＬＭに搬入する（図４（ｈ））。次いで，他方の搬送アーム１５２Ｂで保持している未処理ウエハＷを処理室ＰＭ１に搬入する（図４（ｉ））。
　このような搬送シーケンスＳ１，Ｓ２，Ｓ３のうち，搬送シーケンスＳ１を基本シーケンスとし，この搬送シーケンスＳ１を用いるよりも搬送シーケンスＳ２，Ｓ３を用いた方がスループットが向上する場合にこれら搬送シーケンスＳ２，Ｓ３を選択する。
（搬送シーケンスの種類の選択方法）
　次に，このような搬送シーケンスの種類の選択方法について図面を参照しながら説明する。この搬送シーケンスの種類の選択方法は，例えばロードロック室ＬＬＭに最初のウエハＷが搬入されたタイミングで行われる。
　搬送シーケンスの種類（Ｓ１，Ｓ２，Ｓ３）は，並行処理（例えばオア搬送による並行処理）を行う処理室数の他，処理室のプロセス処理時間やクリーニング処理時間，ウエハの搬出時間や搬入時間などの動作時間などに基づいて，最もスループットがよくなるものを選択する。
　例えば各搬送シーケンスＳ１，Ｓ２，Ｓ３において，スループットが遅い要因となっている動作時間の組合せを場合分けして複数の律速パターンとし，各律速パターンにおいてウエハ１枚当たりに必要な動作時間を算出するための計算式を設定する。そして，搬送シーケンスＳ１，Ｓ２，Ｓ３においてそれぞれ各律速パターンごとに動作時間を算出し，最も長い動作時間を各搬送シーケンスＳ１，Ｓ２，Ｓ３のウエハ１枚当たりに必要な動作時間とする。
　ここで，上述した各律速パターンにおいてウエハ１枚当たりに必要な動作時間を算出するための計算式の具体例について説明する。図５は各搬送シーケンスＳ１，Ｓ２，Ｓ３を４つの律速パターンに分けてそれぞれの計算式を表にまとめたものである。ここでは図５に示すように４つの律速パターンでそれぞれ計算式を設定している。
　図５において，Ｔｐは処理室でのプロセス処理時間，Ｔｃは処理室でのクリーニング処理時間である。Ｔｉｎは処理室又はロードロック室にウエハＷを搬入する時間，Ｔｏｕｔは処理室又はロードロック室からウエハＷを搬出する時間である。Ｔｂｆは処理室からウエハを搬入する前に共通搬送室１１２内に設けられる図示しない位置センサ（ＴＮＳ）によってウエハＷの位置補正を行う時間，Ｔａｆは処理室から搬出した後に上記位置センサ（ＴＮＳ）によるウエハＷの位置補正を行う時間であり，これらＴＮＳによる位置補正を行わない場合は，Ｔｂｆ，Ｔａｆをゼロとして算出する。
　このように４つの律速パターンを設定したのは，主として処理室の２つの動作時間（プロセス処理時間，クリーニング処理時間）と，これらの各動作中のウエハ搬出入の２つの動作時間が律速要因と考えられるためであり，これらを組合せると４通りとなるからである。すなわち，第１の律速パターンは，プロセス処理時間とクリーニング処理時間がともに短く，これらの動作中のウエハ搬出入の動作時間の方が相対的に長くなる場合である。第２の律速パターンは，プロセス処理時間が短くてクリーニング処理時間の方が長く，プロセス中のウエハ搬出入の動作時間が長くなる場合である。第３の律速パターンは，プロセス処理時間とクリーニング処理時間がともに長くなる場合である。第４の律速パターンは，クリーニング処理時間が短くてプロセス処理時間の方が長く，クリーニング中のウエハ搬出入の動作時間が長くなる場合である。
　こうして算出した各搬送シーケンスＳ１，Ｓ２，Ｓ３の動作時間を比較し，最も動作時間が短い搬送シーケンスを選択する。これにより，ウエハ１枚当たりの動作時間が最も短くなる搬送シーケンスを選択できるので，処理全体のスループットを効果的に向上させることができる。
　なお，各搬送シーケンスＳ１，Ｓ２，Ｓ３の動作時間が同じ値のときには，搬送シーケンスＳ１（スキップ数２），Ｓ３（スキップ数６），Ｓ２（スキップ数４）の順に選択する。これは動作時間が同じであれば，搬送シーケンスＳ１では搬送シーケンスＳ２，Ｓ３に比して初期状態が単純であるため，初期動作時間が少なくて済むからである。また，搬送シーケンスＳ３（スキップ数６）は搬送シーケンスＳ２（スキップ数４）に比してスキップ数が多いので，カセット容器からロードロック室へ搬送する際の遅れに対応し易いからである。
　ところで，上述した搬送シーケンスＳ２，Ｓ３では，処理室のクリーニング中に行う搬送アームの動作ステップが多いため，プロセス処理やクリーニング処理の実行時間の組合せによっては各動作ステップの順序を変える方が早いこともある。例えば搬送シーケンスＳ２の図２（ｃ）では，未処理ウエハＷを他の処理室ＰＭ３に搬入する動作を先に行った場合を例に挙げているが，プロセス処理の実行時間が短い場合のように，先に処理室ＰＭ２の処理済ウエハを搬出した方が装置全体の動作効率がよい場合もある。
　従って，これらの動作ステップの順序は状況に応じて変えることができるようにしておくことが好ましい。このため，順序の異なる複数の動作ステップからなる動作パターンを複数用意しておき，プロセス処理時間やクリーニング処理時間などの動作時間や状況の変化に応じて，これらの各動作パターンの組合せを変えることによって各搬送シーケンスＳ２，Ｓ３をスケジューリングする。
（搬送シーケンスのスケジューリング）
　以下，このような搬送シーケンスＳ２，Ｓ３のスケジューリング方法について説明する。ここでは，搬送シーケンスＳ２，Ｓ３をそれぞれ，第１段階（イントロフェーズ），第２段階（ファーストフェーズ），第３段階（レギュラーフェーズ）の３つの段階に分ける。そして，各段階において予め用意した搬送アームの複数の動作パターンを組み合わせてスケジューリングする。
　ここでの搬送シーケンスのスケジューリングの目的は以下の通りである。すなわち，プロセス処理時間，クリーニング処理時間などの動作時間や状況の変化に応じて全体のスループットが短くなるように，並行処理を行う処理室数と同数の動作パターンを組合せて１サイクルとすること，そしてその１サイクルを繰り返すことによって，その搬送シーケンスのクリーニング中の搬送アームのステップ数（スキップ数）を実現するための規則的な搬送シーケンスを組み立てることが目的である。
　このため，先ず第１段階では，規則的な搬送シーケンスを組み立てるために必要となる所定のウエハＷの配置パターン（型）を構築し，これを初期状態とする。第２，第３段階では並行処理を行う処理室数と同数の動作パターンを組合せて１サイクルとし，その１サイクルを繰り返すように搬送シーケンスを組み立てる。第２段階は初期状態から第３段階のサイクル（繰り返しサイクル）に移行させるための１サイクルであり，第３段階と同様の数の動作パターンを１サイクルとし，そのサイクルの構築方法も第３段階と同様である。
（第２の搬送シーケンスのスケジューリング）
　ここで，このような方法で搬送シーケンスＳ２をスケジューリングする際の具体例について，プロセス処理時間が短い場合と長い場合に分けて説明する。図６Ａ，図６Ｂはそれぞれ搬送シーケンスＳ２をスケジューリングする際のタイムチャートである。図６Ａはプロセス処理時間が短い場合であり，図６Ｂは図６Ａよりもプロセス処理時間が長い場合である。
　図６Ａ，図６Ｂでは，１マスを６秒としてスケジューリングしたものである。図６Ａ，図６Ｂでのウエハ搬入時間Ｔｉｎ，ウエハ搬出時間Ｔｏｕｔはそれぞれ６秒（１マス分）とし，クリーニング処理時間Ｔｃは２４秒（４マス分）とし，図６Ａでのプロセス処理時間Ｔｐは３６秒（６マス分），図６Ｂでのプロセス処理時間Ｔｐは３６秒（６マス）とする。
　ここでは，並行処理を行う処理室はＰＭ１，ＰＭ２，ＰＭ３の３つとし（ｎ＝３），ロードロック室はＬＬＭのみを用いる場合を例に挙げる。この場合，搬送シーケンスＳ２では，例えば上述した図３に示すように，クリーニング中の搬送アームのステップ数（スキップ数）は４つであるため，それを実現するシーケンスを第１～第３段階に分けて動作パターンを組み立ててスケジューリングする。このようなスケジューリングをするために各段階で用いる動作パターンは以下の通りである。
　なお，下記の動作パターンのうち，ＴＮＳを含むステップは上述した位置センサ（ＴＮＳ）を備え，このＴＮＳによるウエハＷの位置補正を行う場合に適用する。ＴＮＳを備えていない場合やＴＮＳによるウエハＷの位置補正を行わない場合は，下記の動作パターンのうちＴＮＳを含むステップは行わない。本実施形態ではＴＮＳを含むステップは行わないので，ＴＮＳを含むステップは省略して考える。
［第１段階の動作パターン］
（動作パターンＡｓ）
　ロードロック室ＬＬＭからウエハを搬出するステップ
　処理室搬入前のウエハをＴＮＳによって位置補正するステップ（本実施形態では省略）
　処理室ＰＭにウエハを搬入するステップ
（動作パターンＢｓ）
　ロードロック室ＬＬＭからウエハを搬出するステップ
（動作パターンＣｓ）
　処理室ＰＭからウエハを搬出するステップ
　処理室搬出後のウエハをＴＮＳによって位置補正するステップ（本実施形態では省略）
　ロードロック室ＬＬＭにウエハを搬入するステップ
［第２段階及び第３段階の動作パターン］
（動作パターンＡｑ）
　処理室ＰＭからウエハを搬出するステップ
　処理室搬入前のウエハをＴＮＳによって位置補正するステップ（本実施形態では省略）
　別の処理室ＰＭにウエハを搬入するステップ
　処理室搬出後のウエハをＴＮＳによって位置補正するステップ（本実施形態では省略）
　ロードロック室ＬＬＭからウエハを搬出するステップ
　ロードロック室ＬＬＭにウエハを搬入するステップ
（動作パターンＢｑ）
　処理室搬入前のウエハをＴＮＳによって位置補正するステップ（本実施形態では省略）
　処理室ＰＭにウエハを搬入するステップ
　別の処理室ＰＭからウエハを搬出するステップ
　処理室搬出後のウエハをＴＮＳによって位置補正するステップ（本実施形態では省略）
　ロードロック室ＬＬＭからウエハを搬出するステップ
　ロードロック室ＬＬＭにウエハを搬入するステップ
　上記第２，第３段階の動作パターンのうち，先に処理室からウエハＷを搬出するＡｑを２回以上連続で繰り返すことで，クリーニング中の搬送アームのステップ数を４つにすることができる。従って，そのような動作パターンの組み合わせを繰り返すことができるようにシーケンスをスケジューリングする。
　但し，例えば処理室でのプロセス処理時間が長いときは，そのプロセスが終了するのを待ってその処理室からウエハＷを搬出するよりも，クリーニングが終了した別の処理室にウエハＷを搬入した方が全体のスループットが早くなる場合もある。このため，上記第２，第３段階の動作パターンとしては，上記のように，先に処理室からウエハＷを搬出する動作パターンＡｑのみならず，先に別の処理室にウエハＷを搬入する動作パターンＢｑも用意しておくことが好ましい。
　このような動作パターンを用いて，プロセス処理時間が短い場合（図６Ａ）の搬送シーケンスＳ２のスケジューリングについて説明する。先ず第１段階の動作パターンを組み立てる。ここでの第１段階では，クリーニング中の搬送アームの４つのステップ数（スキップ数）を実現するためのウエハＷの配置パターン（型）を構築し，これを初期状態とする。
　具体的には，図３（ａ）に示すような状態にする。ここでは，並行処理を行う処理室の数ｎが３であるので，（１）処理室ＰＭ３はウエハＷがない空き状態，他の２つの処理室ＰＭ１，ＰＭ２にはそれぞれウエハＷが搬入されている状態，（２）ロードロック室ＬＬＭはウエハＷがない空き状態，（３）一方の搬送アーム１５２ＡはウエハＷがない空き状態で，他方の搬送アーム１５２Ｂに未処理ウエハＷを保持している状態，このような状態を初期状態とする。
　このとき，上述した動作パターンＡｓ，Ｂｓ，Ｃｓを組み合わせることで，そのときのウエハＷの配置状態に拘わらず，初期状態のウエハＷの配置状態を構築することができる。ここでは処理室ＰＭ１，ＰＭ２，ＰＭ３のすべてが空き状態から初期状態を構築する場合を例に挙げる。
　最初の第１段階（イントロフェーズ）では，先ずロードロック室ＬＬＭからウエハＷを搬出して，処理室ＰＭ１に搬入する動作パターンＡｓを組む（ｔ０～ｔ２）。次いでロードロック室ＬＬＭから次のウエハＷを搬出して，処理室ＰＭ２に搬入する動作パターンＡｓを組む（ｔ２～ｔ６）。続いてロードロック室ＬＬＭから次のウエハＷを搬出して，搬送アーム１５２Ｂで保持する動作パターンＢｓを組む（ｔ６～ｔ９）。こうして，図３（ａ）に示すような初期状態を構築するシーケンスがスケジューリングされる。
　次の第２段階（ファーストフェーズ）では，先に処理室からウエハＷを搬出する動作パターンＡｑと，先に別の処理室にウエハＷを搬入する動作パターンＢｑとのうち，スループットが早くなる方を選択して組んでいく。この場合，動作パターンＡｑとＢｑのどちらを組んでも，スループットが同等になる場合は，動作パターンＡｑの２回以上の連続を実現し易くさせるため，動作パターンＡｑを優先して組む。
　具体的には，図６Ａに示すような初期状態の次の動作パターンとしては，ＡｑとＢｑのどちらを組んでも，スループットが同等になるので，動作パターンＡｑを組む（ｔ９～ｔ１４）。その次の動作パターンとしては，処理室ＰＭ１にウエハＷを搬入するよりも，別の処理室ＰＭ２からウエハＷを搬出する方が早いので，動作パターンＡｑを組む（ｔ１４～ｔ１８）。次も同様に処理室ＰＭ１にウエハＷを搬入するよりも，別の処理室ＰＭ３からウエハＷを搬出する方が早いので，動作パターンＡｑを組む（ｔ１９～ｔ２２）。こうして，並行処理を行う処理室数分のスケジューリングが終了したら第３段階に移る。
　次の第３段階（レギュラフェーズ）では，第２段階と同様に，動作パターンＡｑとＢｑとのうち，スループットが早くなる方を選択して組んでいく。この場合，動作パターンＡｑとＢｑのどちらを組んでも，スループットが同等になる場合は，動作パターンＡｑの連続を実現し易くさせるため，動作パターンＡｑを優先して組む。
　具体的には，図６Ａに示すような第２段階が終了した状態の次の動作パターンとしては，処理室ＰＭ３にウエハＷを搬入するよりも，別の処理室ＰＭ１からウエハＷを搬出する方が早いので，動作パターンＡｑを組む（ｔ２２～ｔ２６）。次も同様に処理室ＰＭ１にウエハＷを搬入するよりも，別の処理室ＰＭ２からウエハＷを搬出する方が早いので，動作パターンＡｑを組む（ｔ２７～ｔ３０）。次も同様に処理室ＰＭ２にウエハＷを搬入するよりも，別の処理室ＰＭ３からウエハＷを搬出する方が早いので，動作パターンＡｑを組む（ｔ３０～ｔ３４）。
　こうして，並行処理を行う処理室数分のスケジューリングが終了すると，その後はこれを１サイクルとして繰り返すことによって，搬送シーケンスＳ２をスケジューリングすることができる。この図６Ａの例のように，プロセス処理時間が短い場合は，動作パターンＡｑの繰り返しで，クリーニング処理中に４ステップを実行可能な搬送シーケンスＳ２をスケジューリングすることができる。
　次に上記と同様の動作パターンを用いて，プロセス処理時間が長い場合（図６Ｂ）の搬送シーケンスＳ２のスケジューリングについて説明する。先ず第１段階の動作パターンを組み立てる。ここでの第１段階では，クリーニング中の搬送アームの４つのステップ数（スキップ数）を実現するためのウエハＷの配置パターン（型）を構築し，これを初期状態とする。この場合も図３（ａ）に示すような状態にする。なお，この初期状態にするためには，上記図６Ａと同様の動作パターンＡｑ，Ａｑ，Ｂｑを組めばよいので（ｔ０～ｔ９），ここではその詳細な説明は省略する。
　次の第２段階（ファーストフェーズ）において，初期状態からの動作パターンは，図６Ａの場合と異なり，処理室ＰＭ１からウエハＷを搬出するよりも，別の処理室ＰＭ３にウエハＷを搬入する方が早いので，動作パターンＢｑを組む（ｔ９～ｔ１５）。その次の動作パターンとしては，処理室ＰＭ１にウエハＷを搬入するよりも，別の処理室ＰＭ２からウエハＷを搬出する方が早いので，動作パターンＡｑを組む（ｔ１５～ｔ２０）。次も同様に処理室ＰＭ２にウエハＷを搬入するよりも，別の処理室ＰＭ３からウエハＷを搬出する方が早いので，動作パターンＡｑを組む（ｔ２０～ｔ２４）。こうして，並行処理を行う処理室数分のスケジューリングが終了したら第３段階に移る。
　次の第３段階（レギュラフェーズ）では，第２段階が終了した状態からの動作パターンは，処理室ＰＭ１からウエハＷを搬出するよりも，別の処理室ＰＭ３にウエハＷを搬入する方が早いので，動作パターンＢｑを組む（ｔ２４～ｔ３１）。その次の動作パターンとしては，処理室ＰＭ１にウエハＷを搬入するよりも，別の処理室ＰＭ２からウエハＷを搬出する方が早いので，動作パターンＡｑを組む（ｔ３１～ｔ３６）。次も同様に処理室ＰＭ２にウエハＷを搬入するよりも，別の処理室ＰＭ３からウエハＷを搬出する方が早いので，動作パターンＡｑを組む（ｔ３６～ｔ４０）。
　こうして，並行処理を行う処理室数分のスケジューリングが終了すると，その後はこれを１サイクルとして繰り返すことによって，搬送シーケンスＳ２をスケジューリングすることができる。この図６Ｂの例のように，プロセス処理時間が長い場合は，動作パターンＢｑ，Ａｑ，Ａｑを１サイクルとし，その１サイクルの繰り返しでクリーニング処理中に４ステップを実行可能な搬送シーケンスＳ２をスケジューリングすることができる。
（第３の搬送シーケンスのスケジューリング）
　次に，搬送シーケンスＳ３をスケジューリングする際の具体例について，プロセス処理時間が短い場合と長い場合に分けて説明する。図７Ａ，図７Ｂはそれぞれ，搬送シーケンスＳ３をスケジューリングする際のタイムチャートである。図７Ａはプロセス処理時間が短い場合であり，図７Ｂは図７Ａよりもプロセス処理時間が長い場合である。
　図７Ａ，図７Ｂでは，図６Ａ，図６Ｂと同様に，１マスを６秒としてスケジューリングしたものである。図７Ａ，図７Ｂでのウエハ搬入時間Ｔｉｎ，ウエハ搬出時間Ｔｏｕｔはそれぞれ６秒（１マス分）とし，クリーニング処理時間Ｔｃは３６秒（６マス分）とし，図７Ａでのプロセス処理時間Ｔｐは２４秒（４マス分），図６Ｂでのプロセス処理時間Ｔｐは６０秒（１０マス）とする。
　ここでは，並行処理を行う処理室はＰＭ１，ＰＭ２，ＰＭ３の３つとし（ｎ＝３），ロードロック室はＬＬＭのみを用いる場合を例に挙げる。この場合，搬送シーケンスＳ２では，例えば上述した図４に示すように，クリーニング中の搬送アームのステップ数（スキップ数）は６つであるため，それを実現するシーケンスを第１～第３段階に分けて動作パターンを組み立ててスケジューリングする。このようなスケジューリングをするために各段階で用いる動作パターンは以下の通りである。
　なお，下記の動作パターンのうち，ＴＮＳを含むステップは上述した位置センサ（ＴＮＳ）を備え，このＴＮＳによるウエハＷの位置補正を行う場合に適用する。ＴＮＳを備えていない場合やＴＮＳによるウエハＷの位置補正を行わない場合は，下記の動作パターンのうちＴＮＳを含むステップは行わない。本実施形態ではＴＮＳを含むステップは行わないので，ＴＮＳを含むステップは省略して考える。
［第１段階の動作パターン］
（動作パターンＡｓ）
　ロードロック室ＬＬＭからウエハを搬出するステップ
　処理室搬入前のウエハをＴＮＳによって位置補正するステップ（本実施形態では省略）
　処理室ＰＭにウエハを搬入するステップ
（動作パターンＢｓ）
　処理室ＰＭからウエハを搬出するステップ
　処理室搬出後のウエハをＴＮＳによって位置補正するステップ（本実施形態では省略）
　ロードロック室ＬＬＭにウエハを搬入するステップ
［第２段階及び第３段階の動作パターン］
（動作パターンＡｑ）
　処理室ＰＭからウエハを搬出するステップ
　ロードロック室ＬＬＭからウエハを搬出するステップ
　処理室搬出後のウエハをＴＮＳによって位置補正するステップ（本実施形態では省略）
　ロードロック室ＬＬＭにウエハを搬入するステップ
　処理室搬入前のウエハをＴＮＳによって位置補正するステップ（本実施形態では省略）
　別の処理室ＰＭにウエハを搬入するステップ
（動作パターンＢｑ）
　ロードロック室ＬＬＭからウエハを搬出するステップ（搬出後ＬＬＭ真空状態保持）
　処理室搬入前のウエハをＴＮＳによって位置補正するステップ（本実施形態では省略）
　処理室ＰＭにウエハを搬入するステップ
　別の処理室ＰＭからウエハを搬出するステップ
　処理室搬出後のウエハをＴＮＳによって位置補正するステップ（本実施形態では省略）
　ロードロック室ＬＬＭにウエハを搬入するステップ（搬入後ＬＬＭ真空状態終了）
　上記第２，第３段階の動作パターンのうち，先に処理室からウエハＷを搬出するＡｑを２回以上連続で繰り返すことで，クリーニング中の搬送アームのステップ数を６つにすることができる。従って，そのような動作パターンの組み合わせを繰り返すことができるようにシーケンスをスケジューリングする。
　但し，例えば処理室でのプロセス処理時間が長いときは，そのプロセスが終了するのを待ってその処理室からウエハＷを搬出するよりも，ロードロック室から未処理ウエハＷを搬出してクリーニングが終了した別の処理室に搬入した方が全体のスループットが早くなる場合もある。このため，上記第２，第３段階の動作パターンとしては，上記のように，先に処理室からウエハＷを搬出する動作パターンＡｑのみならず，先にロードロック室から未処理ウエハＷを搬出して別の処理室に搬入する動作パターンＢｑも用意しておくことが好ましい。
　このような動作パターンを用いて，プロセス処理時間が短い場合（図７Ａ）の搬送シーケンスＳ３のスケジューリングについて説明する。先ず第１段階の動作パターンを組み立てる。ここでの第１段階では，クリーニング中の搬送アームの６つのステップ数（スキップ数）を実現するためのウエハＷの配置パターン（型）を構築し，これを初期状態とする。
　具体的には，図４（ａ）に示すような状態にする。ここでは，並行処理を行う処理室の数ｎが３であるので，（１）処理室ＰＭ３はウエハＷがない空き状態，他の２つの処理室ＰＭ１，ＰＭ２にはそれぞれウエハＷが搬入されている状態，（２）一方のロードロック室ＬＬＭには未処理ウエハＷが搬入されている状態，（３）搬送アーム１５２Ａ，１５２Ｂは両方ともウエハＷがない空き状態，このような状態を初期状態とする。
　このとき，上述した動作パターンＡｓ，Ｂｓを組み合わせることで，そのときのウエハＷの配置状態に拘わらず，初期状態のウエハＷの配置状態を構築することができる。ここでは処理室ＰＭ１，ＰＭ２，ＰＭ３のすべてが空き状態から初期状態を構築する場合を例に挙げる。
　最初の第１段階（イントロフェーズ）では，先ずロードロック室ＬＬＭからウエハＷを搬出して，処理室ＰＭ１に搬入する動作パターンＡｓを組む（ｔ０～ｔ２）。次いでロードロック室ＬＬＭから次のウエハＷを搬出して，処理室ＰＭ２に搬入する動作パターンＡｓを組む（ｔ２～ｔ６）。その後，ロードロック室に未処理ウエハＷが搬入されると，図４（ａ）に示すような初期状態を構築するシーケンスがスケジューリングされる。
　次の第２段階（ファーストフェーズ）では，先に処理室からウエハＷを搬出する動作パターンＡｑと，先にロードロック室から未処理ウエハＷを搬出して別の処理室に搬入する動作パターンＢｑとのうち，スループットが早くなる方を選択して組んでいく。この場合，動作パターンＡｑとＢｑのどちらを組んでも，スループットが同等になる場合は，動作パターンＡｑの２回以上の連続を実現し易くさせるため，動作パターンＡｑを優先して組む。
　具体的には，図７Ａに示すような初期状態の次の動作パターンとしては，ロードロック室ＬＬＭからウエハＷを搬出するよりも，処理室ＰＭ１からウエハＷを搬出する方が早いので，動作パターンＡｑを組む（ｔ６～ｔ１１）。これは，ロードロック室ＬＬＭからウエハＷを搬出できるサイクル時間の方が長いためである。従って，ロードロック室ＬＬＭからウエハＷを搬出できるサイクル時間の方が短ければ，動作パターンＢｑを組むことも可能である。
　その次の動作パターンとしては，ロードロック室ＬＬＭから未処理ウエハＷを搬出して処理室ＰＭ１に搬入するよりも，別の処理室ＰＭ２からウエハＷを搬出する方が早いので，動作パターンＡｑを組む（ｔ１１～ｔ１５）。次も同様にロードロック室ＬＬＭから未処理ウエハＷを搬出して処理室ＰＭ２に搬入するよりも，別の処理室ＰＭ３からウエハＷを搬出する方が早いので，動作パターンＡｑを組む（ｔ１５～ｔ１９）。こうして，並行処理を行う処理室数分のスケジューリングが終了したら第３段階に移る。
　次の第３段階（レギュラフェーズ）では，第２段階と同様に，動作パターンＡｑとＢｑとのうち，スループットが早くなる方を選択して組んでいく。この場合，動作パターンＡｑとＢｑのどちらを組んでも，スループットが同等になる場合は，動作パターンＡｑの連続を実現し易くさせるため，動作パターンＡｑを優先して組む。
　具体的には，図７Ａに示すような第２段階が終了した状態の次の動作パターンとしては，ロードロック室ＬＬＭからウエハＷを搬出して処理室ＰＭ３に搬入するよりも，別の処理室ＰＭ１からウエハＷを搬出する方が早いので，動作パターンＡｑを組む（ｔ１９～ｔ２３）。次も同様にロードロック室ＬＬＭからウエハＷを搬出して処理室ＰＭ１にウエハＷを搬入するよりも，別の処理室ＰＭ２からウエハＷを搬出する方が早いので，動作パターンＡｑを組む（ｔ２３～ｔ２７）。
　こうして，並行処理を行う処理室数分のスケジューリングが終了すると，その後はこれを１サイクルとして繰り返すことによって，搬送シーケンスＳ３をスケジューリングすることができる。この図７Ａの例のように，プロセス処理時間が短い場合は，動作パターンＡｑの繰り返しで，クリーニング処理中に６ステップを実行可能な搬送シーケンスＳ３をスケジューリングすることができる。
　次に上記と同様の動作パターンを用いて，プロセス処理時間が長い場合（図７Ｂ）の搬送シーケンスＳ３のスケジューリングについて説明する。先ず第１段階の動作パターンを組み立てる。ここでの第１段階では，クリーニング中の搬送アームの６つのステップ数（スキップ数）を実現するためのウエハＷの配置パターン（型）を構築し，これを初期状態とする。この場合も図４（ａ）に示すような状態にする。なお，この初期状態にするためには，上記図７Ａと同様の動作パターンＡｑ，Ａｑを組めばよいので（ｔ０～ｔ９），ここではその詳細な説明は省略する。
　次の第２段階（ファーストフェーズ）において，初期状態からの動作パターンは，図７Ａの場合と異なり，処理室ＰＭ１からウエハＷを搬出するよりも，ロードロック室ＬＬＭからウエハＷを搬出して別の処理室ＰＭ３に搬入する方が早いので，動作パターンＢｑを組む（ｔ６～ｔ１４）。なお，この場合，その後にロードロック室ＬＬＭに処理済ウエハＷを搬入するまでに時間があるので，その間はロードロック室ＬＬＭの真空状態を保持しておくことが好ましい。
　その次の動作パターンとしては，ロードロック室ＬＬＭからウエハＷを搬出して処理室ＰＭ１に搬入するよりも，別の処理室ＰＭ２からウエハＷを搬出する方が早いので，動作パターンＡｑを組む（ｔ１４～ｔ２０）。次も同様にロードロック室ＬＬＭからウエハＷを搬出して処理室ＰＭ２にウエハＷを搬入するよりも，別の処理室ＰＭ３からウエハＷを搬出する方が早いので，動作パターンＡｑを組む（ｔ２０～ｔ２４）。こうして，並行処理を行う処理室数分のスケジューリングが終了したら第３段階に移る。
　次の第３段階（レギュラフェーズ）では，第２段階が終了した状態からの動作パターンは，処理室ＰＭ１からウエハＷを搬出するよりも，ロードロック室ＬＬＭからウエハＷを搬出して別の処理室ＰＭ３に搬入する方が早いので，動作パターンＢｑを組む（ｔ２４～ｔ３２）。その次の動作パターンとしては，ロードロック室ＬＬＭからウエハＷを搬出して処理室ＰＭ１に搬入するよりも，別の処理室ＰＭ２からウエハＷを搬出する方が早いので，動作パターンＡｑを組む（ｔ３２～ｔ３８）。次も同様にロードロック室ＬＬＭからウエハＷを搬出して処理室ＰＭ２に搬入するよりも，別の処理室ＰＭ３からウエハＷを搬出する方が早いので，動作パターンＡｑを組む（ｔ３８～ｔ４２）。
　こうして，並行処理を行う処理室数分のスケジューリングが終了すると，その後はこれを１サイクルとして繰り返すことによって，搬送シーケンスＳ３をスケジューリングすることができる。この図７Ｂの例のように，プロセス処理時間が長い場合は，動作パターンＢｑ，Ａｑ，Ａｑを１サイクルとし，その１サイクルの繰り返しで，クリーニング処理中に６ステップを実行可能な搬送シーケンスＳ３をスケジューリングすることができる。
　ところで，上述したような搬送シーケンスＳ１，Ｓ２，Ｓ３の選択やスケジューリングは，最初の未処理ウエハＷがロードロック室ＬＬＭに搬入されたタイミングで行うことが好ましい。そして，その後はその搬送シーケンスに基づいて，その動作パターンを繰り返すように実際に搬送アームが制御される。
　このような搬送アームによる繰り返し動作の継続中に，装置状況が変化する場合がある。例えばダミーウエハ（シーズニングウエハ）Ｗから製品ウエハＷへの切り換えがあったり，異なる処理を行うウエハＷへの切り換えがあったりする場合など，プロセス処理時間が異なるウエハＷの処理に移行することがある。また，同じプロセス処理を繰り返していても，処理室内の内壁に付着物が付着するなど処理室内の状況の変化によってプロセス処理時間が変動したり，クリーニング処理時間が変動したりすることもある。さらに処理室の故障やメンテナンス，その復帰などによって並行処理を行う処理室の数が変わったりすることもある。
　このように装置状況が変化したときには，搬送アームの動作パターンの組合せを変えた方がスループットが早くなる場合もある。このような場合には，スケジューリングをし直して搬送シーケンスを再構築することが好ましい。
（搬送シーケンスの再構築）
　ここで，このような搬送シーケンスの再構築について説明する。ここではプロセス処理時間の長いダミーウエハＷの処理を図６Ｂ又は図７Ｂに示す搬送シーケンスで行った後に，図６Ａ又は図７Ａに示す搬送シーケンスをスケジューリングできる，プロセス処理時間が短い製品ウエハの処理に切り換える場合を考える。
　この場合，動作パターンＢｓを含む図６Ｂ又は図７Ｂに示す搬送シーケンスよりも，動作パターンＢｓを含まない図６Ａ又は図７Ａに示す搬送シーケンスの方がスループットが早いので，製品ウエハＷの処理に切り換えた後も図６Ｂ又は図７Ｂに示す搬送シーケンスをそのまま続けるより，スケジューリングし直して図６Ａ又は図７Ａに示す搬送シーケンスを再構築した方がスループットを早くすることができる。
　そこで，このような場合に搬送シーケンスを再構築するか否かについては，例えば搬送シーケンスの繰り返しサイクルに動作パターンＢｓが含まれるか否かで判定することができる。この場合の判定は，並行処理を行うすべての処理室のクリーニング開始から終了までの時間をＴｃ（ｔｏｔａｌ）とし，１つの処理室でのクリーニング開始から次のクリーニング開始までの時間をＴｃ（ｃｙｃｌｅ）とすると，下記数式（１）によって判定できる。すなわち，下記数式（１）を満たすときに，搬送シーケンスの繰り返しサイクルに動作パターンＢｓが含まれるので，再構築が必要であると判定することができる。
Ｔｃ（ｔｏｔａｌ）＜Ｔｃ（ｃｙｃｌｅ）　　　・・・（１）
　ここで，クリーニング処理時間をＴｃ，ロードロック室に未処理ウエハが搬入される際の１つのロードロック室当たりのサイクルタイムをＴｌ，並行処理を行う処理室数をｎ，クリーニング処理時間が重複する回数すなわちｎ／２の整数値をｎ′とし，２つの処理室で重複するクリーニング処理時間と重複回数を考慮すると，搬送シーケンスＳ２におけるＴｃ（ｔｏｔａｌ）は例えば下記（２）によって算出することができ，搬送シーケンスＳ３におけるＴｃ（ｔｏｔａｌ）は例えば下記（４）によって算出することができる。
　また，ウエハ搬出時間をＴｏｕｔ，ウエハ搬入時間をＴｉｎ，プロセス処理時間をＴｐ，とすると，搬送シーケンスＳ２におけるＴｃ（ｃｙｃｌｅ）は例えば下記（３）で算出することができ，搬送シーケンスＳ３におけるＴｃ（ｃｙｃｌｅ）は例えば下記（５）で算出することができる。なお，下記数式（４）においてＴｂｆは処理室搬入前にウエハをＴＮＳによって位置補正する時間であり，Ｔａｆは処理室搬入後にウエハをＴＮＳによって位置補正する時間である。このＴＮＳによるウエハの位置補正を行わない場合は，ＴｂｆとＴａｆはともにゼロとする。
（搬送シーケンスＳ２）
Ｔｃ（ｔｏｔａｌ）＝（Ｔｃ×ｎ）－（Ｔｃ－Ｔｌ）×ｎ′・・・（２）
Ｔｃ（ｃｙｃｌｅ）＝Ｔｏｕｔ＋Ｔｃ＋Ｔｉｎ＋Ｔｐ　　　・・・（３）
（搬送シーケンスＳ３）
Ｔｃ（ｔｏｔａｌ）＝（Ｔｃ×ｎ）－（Ｔｃ－Ｔｌ）×ｎ′
　　　　　　＋（Ｔｏｕｔ＋Ｔｃ＋Ｔｂｆ＋Ｔａｆ）×（ｎ－ｎ′－１）
・・・（４）
Ｔｃ（ｃｙｃｌｅ）＝Ｔｏｕｔ＋Ｔｃ＋Ｔｉｎ＋Ｔｐ　　　・・・（５）
　例えば図６Ｂに示す搬送シーケンスには，動作パターンＢｓが含まれているので，Ｔｃ（ｔｏｔａｌ）とＴｃ（ｃｙｃｌｅ）を比較してみると，確かに（１）式を満たすことが分かる。また図７Ｂに示す搬送シーケンスでも，動作パターンＢｓが含まれているので，Ｔｃ（ｔｏｔａｌ）とＴｃ（ｃｙｃｌｅ）を比較してみると，確かに（１）式を満たすことが分かる。このように数式（１）を用いれば，動作パターンＢｓを含む搬送シーケンスであるかを判定できる。
　そこで，プロセス処理の時間が異なるウエハＷの処理に切り換える場合には，その切り換えの最初のウエハＷが搬送室１３０側からロードロック室ＬＬＭに搬入されたときに，搬送シーケンスを再構築するか否かの判定を行う。そして，上記数式（１）を満たさないと判定した場合は搬送シーケンスを再構築せずにそのままウエハＷの処理を続行し，上記数式（１）を満たすと判定した場合は搬送シーケンスを再構築し，再構築後の搬送シーケンスにてウエハＷの処理を行う。
　例えば上述したようにダミーウエハＷの後に製品ウエハＷの処理を行う例では，最初に製品ウエハＷが搬送室１３０側からロードロック室ＬＬＭに搬入されたときに，搬送シーケンスを再構築するか否かの判定を行う。そして，上記数式（１）を満たすと判定した場合は搬送シーケンスを再構築し，再構築後の搬送シーケンスにて製品ウエハＷの処理を行う。これにより，製品ウエハＷについては，より早いスループットでプロセス処理を行うことができる。
　次に，搬送シーケンスＳ３を再構築する場合の例を挙げる。ここでは図７Ｂに示す搬送シーケンスでプロセス処理時間の長いダミーウエハＷの処理を行った後に，図７Ａに示す搬送シーケンスが可能なプロセス処理時間が短い製品ウエハの処理に切り換える場合を考える。
　なお，搬送シーケンスを再構築する際のタイミングによっては，並行処理を行っているすべての処理室に既にウエハＷが搬入されている場合もある。このように，すべての処理室に既にウエハＷが搬入されている状態で搬送シーケンスを再構築する際には，各処理室でのプロセス処理時間の残時間を考慮して，動作パターンＡｑ，Ｂｑのいずれを組む方がよいかを判断するように構成することが好ましい。
　ここで，具体例を挙げて説明すると，図８は，４つの処理室ＰＭ１～ＰＭ４で並行処理を行う場合に，各処理室にてＰＭ１～ＰＭ４でダミーウエハＷの処理を行った後に，製品ウエハＷの処理に切り換える場合のタイミングチャートである。図８では，ダミーウエハＷの処理では，搬送シーケンスＳ２で処理を行っていて，製品ウエハに切り換える際のタイムチャートを示す。この図８においては，製品ウエハＷがロードロック室に搬入されたタイミングで，搬送シーケンスを再構築する。このとき，第１段階では動作パターンＣｓ，Ｂｓを組んで，搬送シーケンスＳ２のウエハＷの配置状態（型）を構築する。
　次の第２段階に移る際に，動作パターンＡｑ，Ｂｑのいずれを組む方がよいかの判断が必要となる。図８の例では，処理室ＰＭ２でのプロセス処理時間の残時間が短く，そのプロセスが終了するタイミングの方が処理室ＰＭ１のクリーニング処理が終了するタイミングよりも早い。このため，処理室ＰＭ１に次のウエハを搬入するよりも，処理室ＰＭ２からウエハＷを搬出する方が全体のスループットが早くなる。従って，この場合は，動作パターンＡｑを組む。こうして，各処理室でのプロセス処理時間の残時間を考慮しながら，搬送シーケンスの再構築することで，よりスループットを向上させる搬送シーケンスをスケジューリングすることができる。
（基板搬送制御）
　次に，本実施形態にかかる搬送アーム装置１５０の基板搬送制御を図１に示す基板搬送装置の制御部３００で行う際の具体例について，図面を参照しながら説明する。図９は，本実施形態における搬送アーム装置１５０の基板搬送制御のフローチャートである。図９に示す基板搬送制御は，複数のウエハＷを連続して処理する場合には，ロードロック室ＬＬＭに搬送室側から最初のウエハＷが搬入（ロード）されたタイミングで実行される。ここでは，３つの処理室ＰＭ１，ＰＭ２，ＰＭ３を用いてオア搬送による並行処理を行う場合を例に挙げる。
　ロードロック室ＬＬＭに搬送室側から最初のウエハＷが搬入されると，制御部３００は，図９に示すステップＳ１１０にて搬送シーケンスの種類を選択する。ここでの搬送シーケンスの種類は上述したように，処理室クリーニング中に動作させる搬送アーム装置１５０のステップ数が２ステップの搬送シーケンスＳ１（図２），４ステップの搬送シーケンスＳ２（図３），６ステップの搬送シーケンスＳ３（図４）の３種類である。なお，ここでの搬送シーケンスの種類は例示であり，これらの３種類に限られるものではない。クリーニング実行中に搬送アーム装置１５０が動作可能なステップ数に応じて４種類以上の搬送シーケンスを選択可能としてもよい。
　これらの搬送シーケンスＳ１，Ｓ２，Ｓ３は，上述した手法により図５に示す計算式を用いてプロセス処理時間，クリーニング処理時間などの処理条件に基づいてスループットが最も早くなるものが選択される。このような搬送シーケンス選択処理を制御部３００が行う場合のフローチャートを図１０に示す。
　搬送シーケンス選択処理では，制御部３００は先ず図１０に示すステップＳ１１１にて搬送シーケンスＳ１，Ｓ２，Ｓ３ごとに図５に示す計算式を用いて各律速パターンの時間を算出する。次にステップＳ１１２にて各律速パターンのうち最も長い時間をそれぞれ各搬送シーケンスＳ１，Ｓ２，Ｓ３のスループット時間とする。そしてステップＳ１１３にて各搬送シーケンスＳ１，Ｓ２，Ｓ３のうち，最もスループットが短いものを選択する。
　次いでステップＳ１１４にて選択した搬送シーケンスは１つか否かを判断し，選択した搬送シーケンスは１つの場合は，図９のフローチャートに戻って次のステップＳ１２０の処理に移る。また，ステップＳ１１４にて選択した搬送シーケンスが複数の場合，すなわちスループットが同じ値の場合にはステップＳ１１５にて上述したように搬送シーケンスＳ１，Ｓ３，Ｓ２の順の優先度で１つの搬送シーケンスを選択して図９のフローチャートに戻って次のステップＳ１２０の処理に移る。
　次のステップＳ１２０以降では，選択した搬送シーケンスの種類に応じた処理を行う。すなわち，ステップＳ１２０にて選択した搬送シーケンスの種類がＳ１である場合は，ステップＳ１２２にて搬送アーム装置１５０を制御して図２に示すようなウエハＷの搬送制御を開始する。搬送シーケンスＳ１の場合には，処理室クリーニング中にはロードロック室ＬＬＭとの搬出入だけでありステップ数が少ない。このため，他の搬送シーケンスＳ２，Ｓ３のようなスケジューリングを行うことなく，ウエハＷの搬送制御を行う。
　これに対して，ステップＳ１２０にて選択した搬送シーケンスの種類がＳ２，Ｓ３の場合にはそれぞれ，クリーニング中のステップ数が４つ，６つと多くなるので，それぞれについて搬送制御前にスケジューリングを行う。このような各搬送シーケンスＳ２，Ｓ３のスケジューリングはそれぞれ上述したように第１段階（Ｓ１３０，Ｓ１６０），第２段階（Ｓ１４０，Ｓ１７０），第３段階（Ｓ１５０，Ｓ１８０）に分けて行う。
　先ずステップＳ１２０にて選択した搬送シーケンスの種類がＳ２の場合について説明する。この場合には先ずステップＳ１３０にて第１段階のスケジューリングを行う（例えば図６Ａのｔ０～ｔ９）。ここでは並行処理を行う処理室はＰＭ１，ＰＭ２，ＰＭ３の３つであるため，ここでの第１段階では上述した搬送シーケンスＳ２の動作パターンＡｓ，Ｂｓ，Ｃｓを組み合わせて，上述した図３（ａ）に示すような所定のウエハＷの配置パターン（型）を構築する。このような第１段階のスケジューリングを制御部３００が行う場合のフローチャートを図１１に示す。
　第１段階のスケジューリングでは，制御部３００は先ず図１１に示すステップＳ１３１にてロードロック室に最初のウエハＷがロードされている現時点において，並行処理を行うｎ個（ここでは３個）の処理室ＰＭ１，ＰＭ２，ＰＭ３のすべてにウエハＷがあるか否かを判断する。ステップＳ１３１にて並行処理を行う処理室のすべてにウエハＷがあると判断した場合はステップＳ１３２にて動作パターンＣｓを組む（例えば図８のｔ０～ｔ４）。この場合はいずれかの処理室からウエハＷを搬出する処理から始めないと上述したウエハＷの配置パターンを構築できないからである。
　これに対して，ステップＳ１３１にて並行処理を行う処理室にウエハＷのない空きの処理室があると判断した場合は，ステップＳ１３３にてｎ－１個の処理室のすべてにウエハがあるか否か，すなわち並行処理を行う処理室にウエハＷのない空きの処理室が１つだけであるか否かを判断する。ステップＳ１３３にて空きの処理室が１つだけでないと判断した場合はステップＳ１３４にて動作パターンＡｓを組んでステップＳ１３３の処理に戻る。そして空きの処理室が１つだけになるまでステップＳ１３３，Ｓ１３４の処理を繰り返して動作パターンＡｓを組む（例えば図６Ａのｔ０～ｔ６）。
　ステップＳ１３３にて空きの処理室が１つだけと判断した場合は，もうウエハＷを搬入する必要がないので，ステップＳ１３５にて動作パターンＢｓを組む（例えば図６Ａのｔ６～ｔ９）。これにより，図３（ａ）に示すウエハＷの配置パターンを構築するようにスケジューリングされる。
　続いて，図９の処理に戻りステップＳ１４０にて第２段階のスケジューリングを行う（例えば図６Ａのｔ９～ｔ２２）。第２段階は次の第３段階に繋げるための１サイクル分だけ動作パターンを組む。ここでの動作パターンは上述した搬送シーケンスＳ２の動作パターンＡｑ，Ｂｑを用いる。このような第２段階のスケジューリングを制御部３００が行う場合のフローチャートを図１２に示す。
　第２段階のスケジューリングでは，制御部３００は先ず図１２に示すステップＳ１４１にて動作パターンＢｑを実行した方が動作パターンＡｑを実行するよりも早いか否かを判断する。そして，ステップＳ１４１にて動作パターンＡｑを実行した方が早いと判断した場合はステップＳ１４２にて動作パターンＡｑを組む（例えば図６Ａのｔ９～ｔ１４）。
　例えば図６Ａに示すようにプロセス処理時間が短い場合は，図６Ｂに示すようにプロセス処理時間が長い場合よりも，動作パターンＡｑを実行した方が早くなる場合が多いので，動作パターンＡｑを連続して組むことができる（例えば図６Ａのｔ９～ｔ２２）。このため，そのようにスケジューリングしておくことで，スループットがより早くなるように搬送アーム装置１５０を制御させることができる。
　なお，ステップＳ１４１にて動作パターンＡｑ，Ｂｑのどちらを実行しても同じと判断した場合もステップＳ１４２にて動作パターンＡｑを組む。これにより，動作パターンＡｑを優先して組むことができる。
　これに対して，ステップＳ１４１にて動作パターンＢｑを実行した方が動作パターンＡｑを実行するよりも早いと判断した場合はステップＳ１４３にて動作パターンＢｑを組む（例えば図６Ｂのｔ９～ｔ１５）。例えばプロセス処理時間が長い場合には，動作パターンＢｑを組んだ方がスループットが早くなる場合もあるので，そのような場合に有効である。
　そして，ステップＳ１４４にて並行処理を行う処理室数ｎと同数，すなわち１サイクル分の動作パターンを組んだか否かを判断する。未だ１サイクル分の動作パターンを組んでいないと判断した場合は，ステップＳ１４１の処理に戻り，１サイクル分の動作パターンを組んだと判断した場合は図９の処理に戻りステップＳ１５０にて第３段階のスケジューリングに移る。
　次の第３段階では１サイクル分の動作パターンを組み（例えば図６Ａのｔ２２～ｔ３４），このサイクルを繰り返すことで規則的な搬送シーケンスをスケジューリングすることができる。ここでの動作パターンは第２段階の場合と同様に搬送シーケンスＳ２の動作パターンＡｑ，Ｂｑを用いる。このような第３段階のスケジューリングを制御部３００が行う場合のフローチャートを図１３に示す。
　第３段階のスケジューリングにおいて，最初の１サイクルは第２段階の場合と同様にスケジューリングする。従って，図１３のステップＳ１５１～Ｓ１５４は，第２段階の場合の図１２のステップＳ１４１～Ｓ１４４と同様であるため，その詳細な説明を省略する。
　そして，１サイクル分の動作パターンを組むと，次のステップＳ１５５にてそのサイクルを繰り返すようにスケジューリングする。そしてステップＳ１５６にてプロセス処理を予定しているすべてのウエハＷについてのスケジューリングが終了したか否かを判断する。そして，ステップＳ１５６にてすべてのスケジューリングが終了したと判断すると，搬送シーケンスＳ２のスケジューリングを終了して図９の処理に戻り，次のステップＳ２１０～２３６におけるウエハＷの搬送制御を行う。
　次に，ステップＳ１２０にて選択した搬送シーケンスの種類がＳ３の場合について説明する。この場合には先ずステップＳ１６０にて第１段階のスケジューリングを行う（例えば図７Ａのｔ０～ｔ６）。ここでは並行処理を行う処理室はＰＭ１，ＰＭ２，ＰＭ３の３つであるため，ここでの第１段階では上述した搬送シーケンスＳ３の動作パターンＡｓ，Ｂｓを組み合わせて，上述した図４（ａ）に示すような所定のウエハＷの配置パターン（型）を構築する。このような第１段階のスケジューリングを制御部３００が行う場合のフローチャートを図１４に示す。
　第１段階のスケジューリングでは，制御部３００は先ず図１４に示すステップＳ１６１にてロードロック室に最初のウエハＷがロードされている現時点において，並行処理を行うｎ個（ここでは３個）の処理室ＰＭ１，ＰＭ２，ＰＭ３のすべてにウエハＷがあるか否かを判断する。ステップＳ１６１にて並行処理を行う処理室のすべてにウエハＷがあると判断した場合はステップＳ１６２にて動作パターンＢｓを組む。この場合はいずれかの処理室からウエハＷを搬出する処理から始めないと上述したウエハＷの配置パターンを構築できないからである。
　これに対して，ステップＳ１６１にて並行処理を行う処理室にウエハＷのない空きの処理室があると判断した場合は，ステップＳ１６３にてｎ－１個の処理室のすべてにウエハがあるか否か，すなわち並行処理を行う処理室にウエハＷのない空きの処理室が１つだけであるか否かを判断する。ステップＳ１６３にて空きの処理室が１つだけでないと判断した場合はステップＳ１６４にて動作パターンＡｓを組んでステップＳ１６３の処理に戻る。そして空きの処理室が１つだけになるまでステップＳ１６３，Ｓ１６４の処理を繰り返して動作パターンＡｓを組む（例えば図７Ａのｔ０～ｔ６）。これにより，図４（ａ）に示すウエハＷの配置パターンを構築するようにスケジューリングされる。
　続いて，図９の処理に戻りステップＳ１７０にて第２段階のスケジューリングを行う（例えば図７Ａのｔ６～ｔ１９）。第２段階は次の第３段階に繋げるための１サイクル分だけ動作パターンを組む。ここでの動作パターンは上述した搬送シーケンスＳ３の動作パターンＡｑ，Ｂｑを用いる。このような第２段階のスケジューリングを制御部３００が行う場合のフローチャートを図１５に示す。
　第２段階のスケジューリングでは，制御部３００は先ず図１５に示すステップＳ１７１にて動作パターンＢｑを実行した方が動作パターンＡｑを実行するよりも早いか否かを判断する。そして，ステップＳ１７１にて動作パターンＡｑを実行した方が早いと判断した場合はステップＳ１７２にて動作パターンＡｑを組む（例えば図７Ａのｔ６～ｔ１１）。
　例えば図７Ａに示すようにプロセス処理時間が短い場合は，図７Ｂに示すようにプロセス処理時間が長い場合よりも，動作パターンＡｑを実行した方が早くなる場合が多いので，動作パターンＡｑを連続して組むことができる（例えば図７Ａのｔ６～ｔ１９）。このため，そのようにスケジューリングしておくことで，スループットがより早くなるように搬送アーム装置１５０を制御させることができる。
　なお，ステップＳ１７１にて動作パターンＡｑ，Ｂｑのどちらを実行しても同じと判断した場合もステップＳ１７２にて動作パターンＡｑを組む。これにより，動作パターンＡｑを優先して組むことができる。
　これに対して，ステップＳ１７１にて動作パターンＢｑを実行した方が動作パターンＡｑを実行するよりも早いと判断した場合はステップＳ１７３にて動作パターンＢｑを組む（例えば図７Ｂのｔ６～ｔ１４）。例えばプロセス処理時間が長い場合には，動作パターンＢｑを組んだ方がスループットが早くなる場合もあるので，そのような場合に有効である。
　そして，ステップＳ１７４にて並行処理を行う処理室数ｎと同数，すなわち１サイクル分の動作パターンを組んだか否かを判断する。未だ１サイクル分の動作パターンを組んでいないと判断した場合は，ステップＳ１７１の処理に戻り，１サイクル分の動作パターンを組んだと判断した場合は図９の処理に戻りステップＳ１８０にて第３段階のスケジューリングに移る。
　次の第３段階では１サイクル分の動作パターンを組み（例えば図７Ａのｔ１９～ｔ３１），このサイクルを繰り返すことで規則的な搬送シーケンスをスケジューリングすることができる。ここでの動作パターンは第２段階の場合と同様に搬送シーケンスＳ３の動作パターンＡｑ，Ｂｑを用いる。このような第３段階のスケジューリングを制御部３００が行う場合のフローチャートを図１６に示す。
　第３段階のスケジューリングにおいて，最初の１サイクルは第２段階の場合と同様にスケジューリングする。従って，図１６のステップＳ１８１～Ｓ１８４は，第２段階の場合の図１５のステップＳ１７１～Ｓ１７４と同様であるため，その詳細な説明を省略する。
　そして，１サイクル分の動作パターンを組むと，次のステップＳ１８５にてそのサイクルを繰り返すようにスケジューリングする。そしてステップＳ１８６にてプロセス処理を予定しているすべてのウエハＷについてのスケジューリングが終了したか否かを判断する。そして，ステップＳ１８６にてすべてのスケジューリングが終了したと判断すると，搬送シーケンスＳ３のスケジューリングを終了して図９の処理に戻り，次のステップＳ２１０～２３６におけるウエハＷの搬送制御を行う。
　このように，ロードロック室ＬＬＭにロードされたタイミングで，ステップＳ１１０の搬送シーケンスの種類の選択（ステップＳ１１０）とスケジューリング（ステップＳ１３０～Ｓ１５０，ステップＳ１６０～１８０）が即座に行われる。その後，制御部３００はステップＳ２１０～２３６にて，スケジューリング後の搬送シーケンスＳ２又はＳ３に従って搬送アーム装置１５０を制御することで，ウエハＷの搬送制御を実行する。
　以下，このようなウエハＷの搬送制御を図９を参照しながら説明する。ウエハＷの搬送制御についても，スケジューリングした搬送シーケンスの通り，第１段階（ステップＳ２１０～Ｓ２１４），第２段階（ステップＳ２２０～Ｓ２２４），第３段階（ステップＳ２３０～Ｓ２３６）の順に実行する。なお，第３段階ではステップＳ２３０～Ｓ２３６にて１サイクル分の処理を行うと，ステップＳ２３６にてすべてのウエハＷの処理が終了するまで１サイクルを繰り返し実行する。
　ところで，各処理室でウエハＷに対してエッチングなどのプロセス処理を続けていると，処理室内に付着物が付着して徐々に変化するので，プロセス処理時間やクリーニング処理時間など同じ処理条件を繰り返していても，エッチング量などの処理結果は経時的に変化する傾向がある。この場合，ウエハＷのプロセス処理中にプラズマ状態やガス成分などを検出しながらプロセス終了時やクリーニング終了時を決める制御を行っている場合には，プロセス処理時間やクリーニング処理時間が変化する場合がある。
　また，搬送アーム装置で処理室内から搬出する際には，載置台からウエハＷを離脱させる必要がある。このとき，静電チャックなどでウエハＷを載置台上に吸着保持するようなものでは，着脱を繰り返しているうちに，経時的に離脱し難くなってウエハＷの搬出に時間がかかることもある。このため，ウエハＷを搬出する時間も経時的に変化する場合がある。
　このように，プロセス処理時間やクリーニング処理時間の変化が大きかったり，ウエハの離脱時間が長かったりするように，処理室内での処理時間や搬送アームでの搬送時間に経時的な変化があると，各処理室でウエハＷを搬出したり搬入したりするタイミングがずれて，搬送シーケンスが崩れてしまう虞がある。例えばスケジューリングした通りに搬送アーム装置１５０を制御しても，搬出できるはずのウエハＷがそのタイミングで搬出できないなどの不都合が生じ，搬送効率が低下している状態になっている場合がある。
　そこで，本実施形態では，図９に示すステップＳ２１０～Ｓ２３６による搬送制御を実行する際，その各段階においてステップＳ２１２，Ｓ２２２，Ｓ２３２にて，搬送シーケンスが上記のように搬送効率が低下している状態になっているか否か判断し，もしそのような状態になっている場合にはステップＳ１１０に戻って，搬送シーケンスの種類を再度選択し，再度スケジューリングを行うことができるようになっている。これにより，処理室内での処理時間や搬送アームでの搬送時間に経時的な変化があっても，最適な搬送シーケンスを再度スケジューリングすることができる。
　また，プロセス処理時間やクリーニング処理時間などの処理条件もこのような経時的変化に応じて徐々に調整されることがある。またメンテナンスを行うと，処理室内の状態が一気に改善するので，プロセス処理時間やクリーニング処理時間などの処理条件も大きく調整されることがある。このような場合も，図９に示すステップＳ２１２，Ｓ２２２，Ｓ２３２において，搬送効率が低下している状態を判断して，上記と同様に最適な搬送シーケンスを再度スケジューリングすることができる。
　なお，本実施形態では，搬送アーム装置１５０が共通搬送室１１２内をスライドすることですべての処理室にアクセス可能にした基板搬送装置に適用した場合を例に挙げて説明したが，これに限られるものではなく，図１７に示すように共通搬送室１１２の周りに４つの処理室ＰＭ１～ＰＭ４を備え，搬送アーム装置１５０がスライドしないで旋回によって各処理室ＰＭ１～ＰＭ４にアクセス可能にした基板搬送装置１０１に適用してもよい。また処理室の数は図１，図１７に図示したものに限られるものではない。
　以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
　本発明は，基板のプロセス処理を行う複数の処理室に搬送アーム装置を用いて基板を搬送する基板搬送方法及び基板搬送装置に適用可能である。
１００，１０１　　　基板搬送装置
１１０　　　処理ユニット
１１２　　　共通搬送室
１１６　　　受渡台
１２０　　　搬送ユニット
１３０　　　搬送室
１３２Ａ～１３２Ｃ　　　カセット台
１３４Ａ～１３４Ｃ　　　カセット容器
１３６Ａ～１３６Ｃ　　　ロードポート
１３７　　　オリエンタ
１３８　　　回転載置台
１３９　　　光学センサ
１４０　　　処理容器
１４２　　　各ゲートバルブ
１５０　　　処理ユニット側搬送アーム装置
１５０　　　搬送アーム装置
１５２Ａ，１５２Ｂ　　　搬送アーム
１５４　　　基台
１５６　　　案内レール
１５８　　　フレキシブルアーム
１６０　　　搬送ユニット側搬送アーム装置
１６２　　　基台
３００　　　制御部
３１０　　　操作部
３２０　　　記憶部
Ａｑ，Ｂｑ　　　動作パターン
Ａｓ，Ｂｓ，Ｃｓ　　　動作パターン
ＬＬＭ　　　ロードロック室
ＰＭ１～ＰＭ６　　　処理室
Ｓ１，Ｓ２，Ｓ３　　搬送シーケンスの種類
Ｔｃ　　クリーニング処理時間
Ｔｐ　　プロセス処理時間
Ｗ　　　ウエハ
 

Claims (7)

  1. 基板を搬入して行うプロセス処理とその後に前記基板を搬出して行うクリーニング処理を繰り返し実行可能な複数の処理室と，前記基板をロード又はアンロードするためのロードロック室と，前記各処理室と前記ロードロック室の間で基板の搬出入を行う搬送アーム装置とを備えた基板搬送装置の基板搬送方法であって，
    　前記基板搬送装置は，前記クリーニング処理中に動作可能な前記搬送アーム装置のステップ数ごとにそれを動作させるための搬送シーケンスの種類を記憶するとともに，前記搬送アーム装置の複数の動作パターンを，前記搬送シーケンスの種類ごとに関連づけて記憶する記憶部を備え，
    　前記基板搬送装置の各処理室によって複数の基板を並行して処理する際に，前記ロードロック室に最初の基板がロードされると，その基板のプロセス処理時間，クリーニング処理時間，基板搬出入時間を含む処理条件に基づいて，前記記憶部に記憶された搬送シーケンスの種類の中から選択する工程と，
    　選択された搬送シーケンスに関連づけて前記記憶部に記憶された前記搬送アーム装置の動作パターンの中から選択して動作パターンの組合せを構築し，その際にその直前に組んだ前記動作パターンによって予想される搬送状態に応じて次の動作パターンを選択して組合せることによって，前記搬送シーケンスをスケジューリングする工程と，
    　スケジューリングした前記搬送シーケンスに従って前記搬送アーム装置を制御して前記基板の搬送制御を行う工程と，
    を有することを特徴とする基板搬送方法。
  2. 前記搬送シーケンスの種類を選択する工程は，
    　前記基板のプロセス処理時間，前記処理室のクリーニング処理時間，前記プロセス処理時間中の基板搬出入時間，前記クリーニング処理時間中の基板搬出入時間を含む動作時間の組合せに基づいて，複数の前記基板を複数の前記処理室にて並行処理した際の前記基板１枚当たりに必要な動作時間が最も短くなる搬送シーケンスの種類を選択することを特徴とする請求項１に記載の基板搬送方法。
  3. 前記搬送シーケンスをスケジューリングする工程は，
    　第１段階，第２段階，第３段階に分けて，前記第１段階では規則的な搬送シーケンスを組み立てるために必要となる所定の基板配置パターンを構築してこれを初期状態とし，前記第２，第３段階では並行処理を行う処理室数と同数の前記動作パターンを組合せて１サイクルとし，その１サイクルを繰り返すように搬送シーケンスを組み立てることを特徴とする請求項１又は２に記載の基板搬送方法。
  4. スケジューリングした前記搬送シーケンスに基づいて基板の搬送制御を行う工程は，
    　スケジューリングした第１段階，第２段階，第３段階の順に前記搬送アーム装置を制御しながら前記基板の搬送処理を行い，第３段階では前記１サイクル分の動作パターンを繰り返すことを特徴とする請求項３に記載の基板搬送方法。
  5. スケジューリングした前記搬送シーケンスに基づいて基板の搬送制御を行う工程は，
    　前記各段階のごとに，前記搬送シーケンスが搬送効率が低下している状態になっているかを判断し，そのような状態になっていると判断した場合には，前記搬送シーケンスの種類を再度選択し，再度スケジューリングを行うことを特徴とする請求項４に記載の基板搬送方法。
  6. スケジューリングした前記搬送シーケンスに基づいて基板の搬送制御を行う工程は，
    　前記プロセス処理時間，前記クリーニング処理時間を含む動作時間の異なる基板の処理に切り換える際には，その切り換えの最初の基板がロードロック室にロードされたときに，前記搬送シーケンスの種類を再度選択し，再度スケジューリングを行うことを特徴とする請求項４に記載の基板搬送方法。
  7. 基板を搬入して行うプロセス処理とその後に前記基板を搬出して行うクリーニング処理を繰り返し実行可能な複数の処理室と，
    　前記基板をロード又はアンロードするためのロードロック室と，
    　前記各処理室と前記ロードロック室の間で基板の搬出入を行う搬送アーム装置と，
    　前記クリーニング処理中に動作可能な前記搬送アーム装置のステップ数ごとにそれを動作させるための搬送シーケンスの種類を記憶するとともに，前記搬送アーム装置の複数の動作パターンを，前記搬送シーケンスの種類ごとに関連づけて記憶する記憶部と，
    　複数の前記基板を複数の前記処理室にて並行して処理する際に，前記ロードロック室に最初の基板がロードされると，その基板のプロセス処理時間，クリーニング処理時間，基板搬出入時間を含む処理条件に基づいて，前記記憶部に記憶された搬送シーケンスの種類の中から選択する工程と，
    　選択された搬送シーケンスに関連づけて前記記憶部に記憶された前記搬送アーム装置の動作パターンの中から選択して動作パターンの組合せを構築し，その際にその直前に組んだ前記動作パターンによって予想される搬送状態に応じて次の動作パターンを選択して組合せることによって，前記搬送シーケンスをスケジューリングする工程と，
    　スケジューリングした前記搬送シーケンスに従って前記搬送アーム装置を制御して前記基板の搬送制御を行う工程と，を実行する制御部と，
    を備えることを特徴とする基板搬送装置。
     
PCT/JP2013/065542 2012-06-12 2013-06-05 基板搬送方法及び基板搬送装置 WO2013187290A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020147031762A KR101757524B1 (ko) 2012-06-12 2013-06-05 기판 반송 방법 및 기판 반송 장치
US14/400,739 US9805962B2 (en) 2012-06-12 2013-06-05 Substrate conveyance method, and substrate conveyance device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012133021A JP6013792B2 (ja) 2012-06-12 2012-06-12 基板搬送方法及び基板搬送装置
JP2012-133021 2012-06-12
US201261663041P 2012-06-22 2012-06-22
US61/663,041 2012-06-22

Publications (1)

Publication Number Publication Date
WO2013187290A1 true WO2013187290A1 (ja) 2013-12-19

Family

ID=49758116

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/065542 WO2013187290A1 (ja) 2012-06-12 2013-06-05 基板搬送方法及び基板搬送装置

Country Status (5)

Country Link
US (1) US9805962B2 (ja)
JP (1) JP6013792B2 (ja)
KR (1) KR101757524B1 (ja)
TW (1) TWI590366B (ja)
WO (1) WO2013187290A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6002532B2 (ja) * 2012-10-10 2016-10-05 株式会社日立ハイテクノロジーズ 真空処理装置及び真空処理方法
JP6003859B2 (ja) * 2013-09-18 2016-10-05 東京エレクトロン株式会社 塗布、現像装置、塗布、現像方法及び記憶媒体
JP5679498B1 (ja) * 2014-05-01 2015-03-04 上野精機株式会社 ウェハ搬送装置及びウェハ供給排出装置
KR102238649B1 (ko) * 2014-09-16 2021-04-09 삼성전자주식회사 반도체 칩 본딩 장치
JP6415971B2 (ja) 2014-12-25 2018-10-31 東京エレクトロン株式会社 基板処理装置、基板処理方法及び基板処理プログラムを記録した記録媒体
KR102440321B1 (ko) 2015-09-04 2022-09-06 삼성전자주식회사 기판 처리 방법
US10359769B2 (en) * 2017-09-15 2019-07-23 Applied Materials, Inc. Substrate routing and throughput modeling
JP7163106B2 (ja) * 2018-08-28 2022-10-31 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、基板処理方法、及びコンピュータープログラム
JP7175151B2 (ja) * 2018-09-28 2022-11-18 東京エレクトロン株式会社 搬送方法
CN111105062B (zh) * 2018-10-26 2024-06-25 北京北方华创微电子装备有限公司 基于设备状态的物料调度方法及物料调度系统
JP7242890B2 (ja) * 2020-09-25 2023-03-20 株式会社日立ハイテク 真空処理装置の運転方法
KR20220156138A (ko) * 2021-05-17 2022-11-25 세메스 주식회사 링 캐리어 및 기판 처리 시스템
CN113871330A (zh) * 2021-08-30 2021-12-31 北京北方华创微电子装备有限公司 一种物料调度方法和一种半导体工艺设备
JP7324811B2 (ja) 2021-09-22 2023-08-10 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法、及びプログラム
WO2023091198A1 (en) * 2021-11-19 2023-05-25 Applied Materials, Inc. Apparatus and methods for reducing substrate cool down time
KR102774565B1 (ko) * 2022-04-12 2025-03-04 주식회사 테스 기판처리장치 및 기판처리방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06328112A (ja) * 1993-05-20 1994-11-29 Nippon Steel Corp 搬送装置の稼働スケジューリング装置
JP2008135630A (ja) * 2006-11-29 2008-06-12 Jel:Kk 基板搬送装置
JP2010199427A (ja) * 2009-02-26 2010-09-09 Tokyo Electron Ltd 基板処理装置
JP2010245127A (ja) * 2009-04-01 2010-10-28 Tokyo Electron Ltd 基板交換方法及び基板処理装置
JP2010251507A (ja) * 2009-04-15 2010-11-04 Panasonic Corp 半導体製造装置の制御システムおよび制御方法
JP2012069707A (ja) * 2010-09-22 2012-04-05 Hitachi Kokusai Electric Inc 基板処理装置
JP2012216852A (ja) * 2012-06-06 2012-11-08 Tokyo Electron Ltd 基板処理装置の制御装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223549A (ja) * 1999-01-29 2000-08-11 Canon Inc 基板搬送装置、基板搬送方法、基板搬送用ハンド機構、灰化処理装置及び灰化処理方法
JP4493955B2 (ja) * 2003-09-01 2010-06-30 東京エレクトロン株式会社 基板処理装置及び搬送ケース
WO2006057319A1 (ja) * 2004-11-24 2006-06-01 Hitachi Kokusai Electric Inc. 基板処理装置
JP4577886B2 (ja) * 2005-01-21 2010-11-10 東京エレクトロン株式会社 基板搬送処理装置及び基板搬送処理装置における障害対策方法並びに基板搬送処理装置における障害対策用プログラム
JP4973267B2 (ja) * 2007-03-23 2012-07-11 東京エレクトロン株式会社 基板搬送装置、基板搬送モジュール、基板搬送方法及び記憶媒体
US8731706B2 (en) * 2008-09-12 2014-05-20 Hitachi High-Technologies Corporation Vacuum processing apparatus
JP5586271B2 (ja) * 2010-03-02 2014-09-10 株式会社日立ハイテクノロジーズ 真空処理装置及びプログラム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06328112A (ja) * 1993-05-20 1994-11-29 Nippon Steel Corp 搬送装置の稼働スケジューリング装置
JP2008135630A (ja) * 2006-11-29 2008-06-12 Jel:Kk 基板搬送装置
JP2010199427A (ja) * 2009-02-26 2010-09-09 Tokyo Electron Ltd 基板処理装置
JP2010245127A (ja) * 2009-04-01 2010-10-28 Tokyo Electron Ltd 基板交換方法及び基板処理装置
JP2010251507A (ja) * 2009-04-15 2010-11-04 Panasonic Corp 半導体製造装置の制御システムおよび制御方法
JP2012069707A (ja) * 2010-09-22 2012-04-05 Hitachi Kokusai Electric Inc 基板処理装置
JP2012216852A (ja) * 2012-06-06 2012-11-08 Tokyo Electron Ltd 基板処理装置の制御装置

Also Published As

Publication number Publication date
KR20150023254A (ko) 2015-03-05
US9805962B2 (en) 2017-10-31
TW201413855A (zh) 2014-04-01
KR101757524B1 (ko) 2017-07-12
JP2013258260A (ja) 2013-12-26
US20150139758A1 (en) 2015-05-21
TWI590366B (zh) 2017-07-01
JP6013792B2 (ja) 2016-10-25

Similar Documents

Publication Publication Date Title
JP6013792B2 (ja) 基板搬送方法及び基板搬送装置
JP5469015B2 (ja) 基板処理装置および基板搬送方法
JP6002532B2 (ja) 真空処理装置及び真空処理方法
CN105529293B (zh) 用于传送晶片的设备前端模块以及传送晶片的方法
KR102490646B1 (ko) 기판 처리 장치의 제어 장치 및 기판 처리 표시 방법
JP6454201B2 (ja) 基板搬送方法及び基板処理装置
JP6105436B2 (ja) 基板処理システム
JP5592863B2 (ja) 真空処理装置および被処理体の搬送方法
JP2010245127A (ja) 基板交換方法及び基板処理装置
JP2014072359A (ja) 基板処理装置、基板搬送方法及び記憶媒体
JP4695598B2 (ja) ウエハ取扱い方法及びシステム
JP7548666B2 (ja) 半導体製造装置、基板搬送方法及びプログラム
JP2019153787A (ja) スケジューラ、基板処理装置、及び基板搬送方法
US20160276193A1 (en) Substrate processing method and substrate processing apparatus
JP4610317B2 (ja) 基板処理装置及び基板処理装置の基板搬送方法
US11101154B2 (en) Method of processing target substrate
JP6113670B2 (ja) 基板処理装置、その運用方法及び記憶媒体
JP5695956B2 (ja) コンディショニング方法、コンピュータ読み取り可能な記憶媒体及び基板処理装置
JP5997542B2 (ja) 真空処理装置及び真空処理方法
JP4258000B2 (ja) マルチチャンバシステムを用いた処理方法
JP2024089465A (ja) 基板処理システム、制御装置および基板搬送処理方法
JP2023148823A (ja) 基板処理システム、制御装置および基板搬送処理方法
TW202213587A (zh) 真空處理裝置之運轉方法
JP2024090250A (ja) 真空処理装置の運転方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13805061

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20147031762

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14400739

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13805061

Country of ref document: EP

Kind code of ref document: A1