[go: up one dir, main page]

WO2013065939A1 - Ic 칩 및 이에 대한 데이터 검증 방법 - Google Patents

Ic 칩 및 이에 대한 데이터 검증 방법 Download PDF

Info

Publication number
WO2013065939A1
WO2013065939A1 PCT/KR2012/006828 KR2012006828W WO2013065939A1 WO 2013065939 A1 WO2013065939 A1 WO 2013065939A1 KR 2012006828 W KR2012006828 W KR 2012006828W WO 2013065939 A1 WO2013065939 A1 WO 2013065939A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
verification value
integrity verification
chip
integrity
Prior art date
Application number
PCT/KR2012/006828
Other languages
English (en)
French (fr)
Inventor
이준호
유영선
Original Assignee
삼성에스디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디에스 주식회사 filed Critical 삼성에스디에스 주식회사
Priority to US14/355,284 priority Critical patent/US20140289874A1/en
Publication of WO2013065939A1 publication Critical patent/WO2013065939A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips

Definitions

  • the present invention relates to an IC chip and a data verification method thereof, and more particularly, to an IC chip and data verification method for verifying the integrity of data in order to confirm whether data is normally recorded or whether the stored data is changed. will be.
  • An integrated circuit chip is a device capable of storing and processing various digital information. Such IC chips are used in various fields such as smart cards, transportation cards, credit cards, debit cards, security tokens, and copy protection modules. Accordingly, there is a growing concern and concern about the security of data recorded on IC chips.
  • the IC chip cannot perform its original function.
  • the integrity of data recorded on the IC chip is damaged by an external malicious attack, the IC chip may be abused. Therefore, it is necessary to develop a method for verifying the integrity of data written on the IC chip.
  • An object of the present invention is to provide an IC chip and a data verification method for verifying the integrity of data in order to confirm whether data is normally recorded or stored data is changed.
  • the technical problem to be achieved by the present invention can be read by a computer that records a program for executing a data verification method for the IC chip for verifying the integrity of the data to verify whether the data is normally recorded or whether the stored data has been changed.
  • a computer that records a program for executing a data verification method for the IC chip for verifying the integrity of the data to verify whether the data is normally recorded or whether the stored data has been changed.
  • an IC chip includes a storage unit configured to hold recorded data regardless of whether a power supply is applied; A verification value generation unit generating a first integrity verification value from data recorded in the storage unit by using an integrity verification value generation algorithm after a write operation of writing data to the storage unit is completed; And comparing the second integrity verification value generated from the data with the first integrity verification value by using the integrity verification value generation algorithm before a write operation of writing the data to the storage unit is performed. It includes; Verification unit for verifying.
  • a computer-readable medium comprising: performing a write operation of recording data in a storage means for holding recorded data regardless of whether power is applied; Generating a first integrity verification value from data recorded in the storage means by using an integrity verification value generation algorithm after the write operation is completed; And comparing the first integrity verification value with a second integrity verification value generated from the data using the integrity verification value generation algorithm before the write operation is performed to verify the integrity of the data.
  • a program is recorded for causing a computer to execute the data verification method for the characterized IC chip.
  • the IC chip and the data verification method thereof by comparing the integrity verification values generated from the data before and after recording the data, whether or not the normal data recording on the IC chip at the time of manufacturing / issuance You can check. In addition, it is possible to check whether or not the data stored in the IC chip is normally recorded while the IC chip is in use.
  • FIG. 1 is a view for explaining the configuration of an IC chip according to an embodiment of the present invention.
  • FIG. 2 is a view for explaining a structure of a storage unit of an IC chip according to an embodiment of the present invention
  • 3 and 4 are views for explaining the operation of verifying the integrity of the data to confirm whether or not the normal recording of the data according to an embodiment of the present invention
  • 5 and 6 are views for explaining an operation of verifying the integrity of the data to confirm whether or not the stored data according to an embodiment of the present invention
  • FIG. 7 is a flowchart for explaining a data verification method performed when data is written to an IC chip according to an embodiment of the present invention.
  • FIG. 8 is a flowchart for explaining a method of verifying data recorded on an IC chip according to an embodiment of the present invention.
  • FIG. 1 is a view for explaining the configuration of an IC chip according to an embodiment of the present invention.
  • the IC chip 100 is connected to an external device (not shown) in a contact or non-contact manner.
  • the IC chip 100 may be mounted on a smart card, a traffic card, a credit card, a debit card, a hardware security module, a copy protection module, an electronic identity card, or the like.
  • the IC chip 100 verifies the integrity of the data in order to confirm whether data received from an external device or data generated by its own operation is normally recorded in the storage means or whether the data recorded in the storage means has changed. Do this.
  • the IC chip 100 includes a storage 110, a verification value generator 130, a verification unit 150, and a controller 170.
  • FIG. 2 is a view for explaining the structure of the storage unit of the IC chip according to an embodiment of the present invention.
  • the storage unit 110 stores programs and various data necessary for the operation of the IC chip 100.
  • the storage unit 110 includes a first storage unit 211, a second storage unit 213, and a third storage unit 215.
  • the first storage unit 211 stores software data such as an operating system OS_DATA mounted on the IC chip 100, an application IAPP_DATA mounted on the manufacture / issuance of the IC chip 100, and the like.
  • the first storage unit 211 is a storage medium that retains stored data and cannot store new data or delete stored data regardless of whether power is applied.
  • the storage means that may be adopted as the first storage unit 211 may include a read only memory (ROM).
  • the second storage unit 213 is data written at the time of manufacture / issuance of the IC chip 100 or after issuance, data used when the IC chip 100 is operated, and software data recorded in the first storage unit 211. Or various data USR_DATA such as integrity verification values corresponding to the data recorded in the second storage unit 213.
  • the data used in the operation of the IC chip 100 is data necessary for the use of the IC chip 100 and refers to a certificate, a charged amount, a remaining amount, a page counter, a dot counter, a resident number, and the like.
  • the second storage unit 213 is a storage medium capable of retaining stored data and storing new data or deleting stored data regardless of whether power is applied.
  • Storage means that may be adopted as the second storage unit 213 may be an EEPROM (electrically erasable programmable ROM), flash memory (flash memory) and the like.
  • the third storage unit 215 temporarily stores data provided from an external device or generated by its own operation during the operation of the IC chip 100.
  • the third storage unit 215 is a storage medium capable of maintaining stored data only when power is applied and storing new data or deleting stored data.
  • Storage means that may be adopted as the third storage unit 215 may be a random access memory (RAM) or the like.
  • the verification value generator 130 may write the data to the third storage unit 215 using an integrity verification value generation algorithm before a write operation of writing data to the first storage unit 211 or the second storage unit 213 is performed.
  • the integrity verification value is generated from the temporarily recorded data.
  • the integrity verification value generation algorithm may include a cipher block chaining (CBC) message authentication code (MAC) algorithm, a cyclic redundancy check algorithm, a one-way hash algorithm, and the like.
  • CBC MAC algorithm cipher block chaining
  • MAC message authentication code
  • a cyclic redundancy check algorithm a cyclic redundancy check algorithm
  • a one-way hash algorithm and the like.
  • the verification value generation unit 130 may record the integrity verification value generated from the data in the second storage unit 213. In this case, the verification value generator 130 stores the integrity verification value in the protection memory area.
  • the verification value generation unit 130 generates an integrity verification value from data recorded in the first storage unit 211 or the second storage unit 213 using the integrity verification value generation algorithm after the write operation is completed. Here, whether the write operation is completed is checked through a hardware register for writing.
  • the verification value generation unit 130 generates an integrity verification value from data recorded in the first storage unit 211 or the second storage unit 213 using an integrity verification value generation algorithm.
  • 3 and 4 are diagrams for explaining an operation of verifying the integrity of data to confirm whether data is normally recorded according to an exemplary embodiment of the present invention.
  • the verification unit 150 is generated from the data DATA3 before a write operation of writing the data DATA3 to the first storage unit 211 when the IC chip 100 is manufactured / issued.
  • the integrity verification value IV3_1 is compared with the integrity verification value IV3_2 generated from the data DATA3 recorded in the first storage unit 211 after the write operation is completed to verify the integrity of the data DATA3.
  • the integrity verification value IV3_1 generated from the data DATA3 before the writing operation is received from the external device is temporarily recorded in the third storage unit 215.
  • the verification unit 150 may use the CBC MAC algorithm as the integrity verification value generation algorithm when generating the integrity verification values IV3_1 and IV3_2 from the data DATA3.
  • a CBC MAC algorithm or the like may be used to verify whether data DATA3 is normally recorded at high intensity.
  • the verification unit 150 may determine from the data DATA4 temporarily recorded in the third storage unit 215 before a write operation of writing the data DATA4 to the second storage unit 213 is performed.
  • the integrity of the data DATA4 is verified by comparing the generated integrity verification value IV4_1 with the integrity verification value IV4_2 generated from the data DATA4 recorded in the second storage unit 213 after the write operation is completed.
  • 5 and 6 are diagrams for explaining an operation of verifying the integrity of data in order to confirm whether the stored data is changed according to an embodiment of the present invention.
  • the verification unit 150 is recorded in the integrity verification value IV5_2 generated from the data DATA5 recorded in the first storage unit 211 and the second storage unit 213. The integrity of the data DATA5 is verified by comparing the integrity verification value IV5_1 corresponding to DATA5).
  • the verification unit 150 is recorded in the integrity verification value IV6_2 generated from the data DATA6 recorded in the second storage unit 213 and the second storage unit 213. The integrity of the data DATA6 is verified by comparing the integrity verification value IV6_1 corresponding to DATA6).
  • the verification unit 150 may compare the integrity verification value in order to verify the integrity of data recorded in the first storage unit 211 or the second storage unit 213 with a comparison command or periodically. At this time, the verification unit 150 uses a CRC algorithm or a one-way hash algorithm as an integrity verification value generation algorithm when generating the integrity verification value from the data recorded in the first storage unit 211 or the second storage unit 213. In order to periodically verify the integrity of the recorded data in order to ensure the response time of the IC chip 100, an algorithm having a small amount of computation such as a CRC algorithm or a one-way hash algorithm is used. In this case, an integrity verification value corresponding to the data recorded in the first storage unit 211 or the second storage unit 213 is also generated by using the CRC algorithm or the one-way hash algorithm and recorded in the second storage unit 213. do.
  • the controller 170 controls the overall operation of the IC chip 100.
  • the controller 170 records / receives data received from an external device in the first storage unit 211 or the second storage unit 213 when the IC chip 100 is manufactured / issued, the verification value generator 130 and the verification are performed.
  • the controller 150 controls the unit 150 to perform integrity verification of data recorded in the first storage unit 211 or the second storage unit 213. In this case, the controller 170 may perform the data integrity verification operation only when the data integrity verification command is received from the external device.
  • the controller 170 provides the data integrity verification result ('success' or 'failure') to the external device or stores the data in the storage 110.
  • the controller 170 controls the verification value generation unit 130 and the verification unit 150 while the IC chip 100 is used, and records the data recorded in the first storage unit 211 or the second storage unit 213. Perform an integrity verification operation.
  • the controller 170 may exchange data with an external device while the IC chip 100 is in use, receive a data integrity verification command from the external device, or periodically perform a data integrity verification operation.
  • the controller 170 may shut down the IC chip 100 when the integrity verification fails.
  • FIG. 7 is a flowchart illustrating a data verification method performed when data is written to an IC chip according to an embodiment of the present invention.
  • the IC chip 100 generates an integrity verification value from the data before performing a write operation of writing data to the storage means (S710).
  • the storage means holds the recorded data regardless of whether power is applied or not.
  • the IC chip 100 records the generated integrity verification value in the storage means.
  • the IC chip 100 performs a write operation for writing data to the storage means (S720), and generates an integrity verification value from the data recorded in the storage means after the write operation is completed (S730). Thereafter, the IC chip 100 compares the integrity verification value generated before the write operation is performed with the integrity verification value generated after the write operation is completed (S740). The IC chip 100 provides the result of verifying the integrity of the data to an external device or stores it in the storage means.
  • the IC chip 100 may perform the data integrity verification operation only when the data integrity verification command is received from the external device.
  • FIG. 8 is a flowchart for explaining a method of verifying data recorded on an IC chip according to an embodiment of the present invention.
  • the IC chip 100 generates an integrity verification value from the data recorded in the storage means (S810).
  • the IC chip 100 may generate an integrity verification value from the data using a CRC algorithm or a one-way hash algorithm.
  • the IC chip 100 verifies the integrity of the data by comparing the generated integrity verification value with the integrity verification value recorded in the storage means and corresponding to the data (S820).
  • the IC chip 100 may provide a result of verifying the integrity of the data to an external device or store the result in a storage means.
  • the IC chip 100 may perform the data integrity verification operation as described above when the data integrity verification command is received from the external device or periodically.
  • an operation of generating an integrity verification value from the data before the write operation of writing data to the IC chip 100 is performed, and an operation of generating an integrity verification value from the data written to the IC chip 100 after the writing operation is completed.
  • the IC chip 100 performs an operation of comparing the integrity verification value generated before the write operation with the integrity verification value generated after the write operation is completed.
  • the present invention is not limited thereto, and according to an exemplary embodiment, the IC chip 100 may receive an integrity verification value generated from data before performing a write operation from an external device.
  • the IC chip 100 may provide an external device with an integrity verification value generated from data written to the IC chip 100 after the write operation is completed. The external device then compares the integrity verification value generated before the write operation with the integrity verification value generated after the write operation is completed.
  • the IC chip 100 may provide an external device with an integrity verification value generated from data recorded in the storage means. The external device then compares the integrity verification values. In this case, the external device stores the integrity verification value corresponding to the data recorded in the IC chip 100.
  • an authentication operation is performed between the IC chip 100 and the external device. That is, when authentication is normally performed between the IC chip 100 and an external device, the data integrity verification operation according to the embodiment of the present invention is performed.
  • the invention can also be embodied as computer readable code on a computer readable recording medium.
  • the computer-readable recording medium includes all kinds of recording devices in which data that can be read by a computer device is stored. Examples of computer-readable recording media include ROM, RAM, CD-ROM, magnetic tape, floppy disk, optical data storage, and also in the form of carrier wave (transfer over the Internet). It includes what is implemented.
  • the computer-readable recording medium can also be distributed over computer devices connected over a wired or wireless communication network so that the computer-readable code is stored and executed in a distributed fashion.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Storage Device Security (AREA)

Abstract

IC 칩 및 이에 대한 데이터 검증 방법이 개시된다. 본 발명은, 데이터를 저장 수단에 기록하는 쓰기 동작이 수행되기 전에 무결성 검증값 생성 알고리즘을 이용하여 데이터로부터 생성된 무결성 검증값과 쓰기 동작이 완료된 후에 무결성 검증값 생성 알고리즘을 이용하여 저장 수단에 기록된 데이터로부터 생성된 무결성 검증값을 비교하여 데이터의 무결성을 검증한다. 본 발명에 따르면, IC 칩의 제조/발급 시에 IC 칩에 저장되는 데이터의 정상적인 기록 여부와 IC 칩이 사용되는 도중에 IC 칩에 저장되는 데이터의 정상적인 기록 여부를 확인할 수 있다.

Description

IC 칩 및 이에 대한 데이터 검증 방법
본 발명은 IC 칩 및 이에 대한 데이터 검증 방법에 관한 것으로, 보다 상세하게는 데이터의 정상적인 기록 여부나 저장된 데이터의 변경 여부를 확인하기 위해 데이터의 무결성을 검증하는 IC 칩 및 이에 대한 데이터 검증 방법에 관한 것이다.
IC 칩(integrated circuit chip)은 각종 디지털 정보를 저장 및 처리할 수 있는 장치이다. 이러한 IC 칩은 스마트 카드, 교통 카드, 신용 카드, 직불 카드, 보안 토큰, 복제 방지 모듈 등과 같이 다양한 분야에서 이용되고 있다. 이에 따라 IC 칩에 기록된 데이터의 보안에 대한 우려와 관심이 증가하고 있다.
IC 칩에 기록된 데이터가 외부의 공격이나 자체적인 오류로 인하여 그 무결성(integrity)이 훼손되는 경우에는 IC 칩은 본연의 기능을 수행할 수 없게 된다. 아울러, 외부의 악의적인 공격에 의해 IC 칩에 기록된 데이터의 무결성이 훼손되는 경우에는 IC 칩이 악용될 우려가 있다. 따라서 IC 칩에 기록된 데이터의 무결성을 검증하는 방법의 개발이 필요한 실정이다.
본 발명이 이루고자 하는 기술적 과제는, 데이터의 정상적인 기록 여부나 저장된 데이터의 변경 여부를 확인하기 위해 데이터의 무결성을 검증하는 IC 칩 및 이에 대한 데이터 검증 방법을 제공하는 데 있다.
본 발명이 이루고자 하는 기술적 과제는, 데이터의 정상적인 기록 여부나 저장된 데이터의 변경 여부를 확인하기 위해 데이터의 무결성을 검증하는 IC 칩에 대한 데이터 검증 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체를 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 IC 칩은, 전원의 인가 여부에 상관없이 기록된 데이터를 유지하는 저장부; 데이터를 상기 저장부에 기록하는 쓰기 동작이 완료된 후에 무결성 검증값 생성 알고리즘을 이용하여 상기 저장부에 기록된 데이터로부터 제1무결성 검증값을 생성하는 검증값 생성부; 및 상기 데이터를 상기 저장부에 기록하는 쓰기 동작이 수행되기 전에 상기 무결성 검증값 생성 알고리즘을 이용하여 상기 데이터로부터 생성된 제2무결성 검증값과 상기 제1무결성 검증값을 비교하여 상기 데이터의 무결성을 검증하는 검증부;를 포함한다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 컴퓨터로 읽을 수 있는 매체는, 전원의 인가 여부에 상관없이 기록된 데이터를 유지하는 저장 수단에 데이터를 기록하는 쓰기 동작을 수행하는 단계; 상기 쓰기 동작이 완료된 후에 무결성 검증값 생성 알고리즘을 이용하여 상기 저장 수단에 기록된 데이터로부터 제1무결성 검증값을 생성하는 단계; 및 상기 쓰기 동작이 수행되기 전에 상기 무결성 검증값 생성 알고리즘을 이용하여 상기 데이터로부터 생성된 제2무결성 검증값과 상기 제1무결성 검증값을 비교하여 상기 데이터의 무결성을 검증하는 단계;를 포함하는 것을 특징으로 하는 IC 칩에 대한 데이터 검증 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한다.
본 발명에 따른 IC 칩 및 이에 대한 데이터 검증 방법에 의하면, 데이터의 기록전후에 데이터로부터 각각 생성된 무결성 검증값을 비교함으로써, IC 칩의 제조/발급 시에 IC 칩에 탑재되는 데이터의 정상적인 기록 여부를 확인할 수 있다. 아울러, IC 칩이 사용되는 도중에 IC 칩에 저장되는 데이터의 정상적인 기록 여부도 확인할 수 있다.
또한, IC 칩에 저장된 데이터로부터 생성된 무결성 검증값과 데이터에 대응되고 IC 칩에 저장된 무결성 검증값을 비교함으로써, IC 칩에 저장된 데이터의 변경 여부를 확인할 수 있다.
도 1은 본 발명의 실시예에 따른 IC 칩의 구성을 설명하기 위한 도면,
도 2는 본 발명의 실시예에 따른 IC 칩의 저장부 구조를 설명하기 위한 도면,
도 3 및 도 4는 본 발명의 실시예에 따른 데이터의 정상적인 기록 여부를 확인하기 위해 데이터의 무결성을 검증하는 동작을 설명하기 위한 도면,
도 5 및 도 6은 본 발명의 실시예에 따른 저장된 데이터의 변경 여부를 확인하기 위해 데이터의 무결성을 검증하는 동작을 설명하기 위한 도면,
도 7은 본 발명의 실시예에 따른 IC 칩에 데이터를 기록하는 경우에 수행되는 데이터 검증 방법을 설명하기 위한 흐름도, 그리고,
도 8은 본 발명의 실시예에 따른 IC 칩에 기록되어 있는 데이터의 검증 방법을 설명하기 위한 흐름도이다.
이하에서 첨부한 도면을 참조하여 본 발명에 따른 IC 칩 및 이에 대한 데이터 검증 방법의 바람직한 실시예에 대해 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 IC 칩의 구성을 설명하기 위한 도면이다.
본 발명의 실시예에 따른 IC 칩(100)은 외부 장치(도시하지 않음)와 접촉식 또는 비접촉식으로 연결된다. 이러한 IC 칩(100)은 스마트 카드(smart card), 교통 카드, 신용 카드(credit card), 직불 카드(debit card), 보안 토큰(hardware security module), 복제 방지 모듈, 전자식 신분증 등에 탑재될 수 있다. IC 칩(100)은 외부 장치로부터 제공받은 데이터나 자체적인 동작에 의해 생성된 데이터가 저장 수단에 정상적으로 기록되었는지 확인하거나 저장 수단에 기록된 데이터의 변경 여부를 확인하기 위해 데이터의 무결성(integrity) 검증을 수행한다. 이를 위해 IC 칩(100)은 저장부(110), 검증값 생성부(130), 검증부(150) 및 제어부(170)를 구비한다.
도 2는 본 발명의 실시예에 따른 IC 칩의 저장부 구조를 설명하기 위한 도면이다.
저장부(110)는 IC 칩(100)의 동작에 필요한 프로그램이나 각종 데이터를 저장한다. 도 2를 참조하면, 저장부(110)는 제1저장부(211), 제2저장부(213) 및 제3저장부(215)를 포함한다.
제1저장부(211)는 IC 칩(100)에 탑재되는 운영체제(OS_DATA), IC 칩(100)의 제조/발급 시에 탑재되는 어플리케이션(IAPP_DATA) 등과 같은 소프트웨어 데이터를 저장한다. 제1저장부(211)는 전원의 인가 여부에 상관없이 저장된 데이터를 유지하고 새로운 데이터의 저장이나 저장된 데이터의 삭제가 불가능한 저장 매체이다. 제1저장부(211)로 채택될 수 있는 저장 수단으로는 롬(read only memory : ROM) 등을 들 수 있다.
제2저장부(213)는 IC 칩(100)의 제조/발급 시나 발급 이후에 기록되는 데이터, IC 칩(100)의 동작 시 이용되는 데이터, 제1저장부(211)에 기록되어 있는 소프트웨어 데이터나 제2저장부(213)에 기록되어 있는 데이터에 대응되는 무결성 검증값 등과 같은 각종 데이터(USR_DATA)를 저장한다. IC 칩(100)의 동작 시 이용되는 데이터는 IC 칩(100)의 사용 시 필요한 데이터로서, 인증서, 충전된 금액, 잔여 금액, 페이지 카운터, 도트 카운터, 주민번호 등을 말한다.
제2저장부(213)는 전원의 인가 여부에 상관없이 저장된 데이터를 유지하고 새로운 데이터의 저장이나 저장된 데이터의 삭제가 가능한 저장 매체이다. 제2저장부(213)로 채택될 수 있는 저장 수단으로는 EEPROM(electrically erasable programmable ROM), 플래시 메모리(flash memory) 등을 들 수 있다.
제3저장부(215)는 IC 칩(100)의 동작 중에 외부 장치로부터 제공받거나 자체적인 동작에 의해 생성되는 데이터를 임시로 저장한다. 제3저장부(215)는 전원이 인가되는 경우에만 저장된 데이터를 유지하고 새로운 데이터의 저장이나 저장된 데이터의 삭제가 가능한 저장 매체이다. 제3저장부(215)로 채택될 수 있는 저장 수단으로는 램(random access memory : RAM) 등을 들 수 있다.
검증값 생성부(130)는 데이터를 제1저장부(211) 또는 제2저장부(213)에 기록하는 쓰기 동작이 수행되기 전에 무결성 검증값 생성 알고리즘을 이용하여 제3저장부(215)에 임시로 기록된 데이터로부터 무결성 검증값을 생성한다. 여기서, 무결성 검증값 생성 알고리즘으로는 CBC(cipher block chaining) MAC(message authentication code) 알고리즘, CRC 알고리즘(cyclic redundancy check algorithm), 일방향 해시 알고리즘(one-way hash algorithm) 등을 들 수 있다. 이때, 무결성 검증값 생성 알고리즘으로 CBC MAC 알고리즘을 이용하는 경우에는 대칭키(symmetric key)가 필요하다. 대칭키는 IC 칩(100)의 제조/발급 시나 발급 이후에 저장부(110)에 미리 기록되어 있거나 외부 장치로부터 제공받을 수 있다. 아울러, 검증값 생성부(130)는 데이터로부터 생성된 무결성 검증값을 제2저장부(213)에 기록할 수 있다. 이때, 검증값 생성부(130)는 무결성 검증값을 보호 메모리 영역에 저장한다.
또한, 검증값 생성부(130)는 쓰기 동작이 완료된 후에 무결성 검증값 생성 알고리즘을 이용하여 제1저장부(211) 또는 제2저장부(213)에 기록된 데이터로부터 무결성 검증값을 생성한다. 여기서, 쓰기 동작의 완료 여부는 쓰기용 하드웨어 레지스터(register)를 통해 확인한다.
검증값 생성부(130)는 무결성 검증값 생성 알고리즘을 이용하여 제1저장부(211) 또는 제2저장부(213)에 기록되어 있는 데이터로부터 무결성 검증값을 생성한다.
도 3 및 도 4는 본 발명의 실시예에 따른 데이터의 정상적인 기록 여부를 확인하기 위해 데이터의 무결성을 검증하는 동작을 설명하기 위한 도면이다.
도 3을 참조하면, 검증부(150)는 IC 칩(100)의 제조/발급 시 데이터(DATA3)를 제1저장부(211)에 기록하는 쓰기 동작이 수행되기 전에 데이터(DATA3)로부터 생성된 무결성 검증값(IV3_1)과 쓰기 동작이 완료된 후에 제1저장부(211)에 기록된 데이터(DATA3)로부터 생성된 무결성 검증값(IV3_2)을 비교하여 데이터(DATA3)의 무결성을 검증한다. 여기서, 쓰기 동작이 수행되기 전에 데이터(DATA3)로부터 생성된 무결성 검증값(IV3_1)은 외부 장치로부터 제공받아 제3저장부(215)에 임시로 기록된다. 이때, 검증부(150)는 데이터(DATA3)로부터 무결성 검증값(IV3_1과 IV3_2) 생성 시 무결성 검증값 생성 알고리즘으로 CBC MAC 알고리즘을 이용할 수 있다. 데이터(DATA3)의 정상적인 기록 여부를 높은 강도에서 검증하기 위해 CBC MAC 알고리즘 등을 이용할 수 있다.
도 4를 참조하면, 검증부(150)는 데이터(DATA4)를 제2저장부(213)에 기록하는 쓰기 동작이 수행되기 전에 제3저장부(215)에 임시로 기록된 데이터(DATA4)로부터 생성된 무결성 검증값(IV4_1)과 쓰기 동작이 완료된 후에 제2저장부(213)에 기록된 데이터(DATA4)로부터 생성된 무결성 검증값(IV4_2)를 비교하여 데이터(DATA4)의 무결성을 검증한다.
도 5 및 도 6은 본 발명의 실시예에 따른 저장된 데이터의 변경 여부를 확인하기 위해 데이터의 무결성을 검증하는 동작을 설명하기 위한 도면이다.
도 5를 참조하면, 검증부(150)는 제1저장부(211)에 기록되어 있는 데이터(DATA5)로부터 생성된 무결성 검증값(IV5_2)과 제2저장부(213)에 기록되어 있고 데이터(DATA5)에 대응되는 무결성 검증값(IV5_1)을 비교하여 데이터(DATA5)의 무결성을 검증한다. 도 6을 참조하면, 검증부(150)는 제2저장부(213)에 기록되어 있는 데이터(DATA6)로부터 생성된 무결성 검증값(IV6_2)과 제2저장부(213)에 기록되어 있고 데이터(DATA6)에 대응되는 무결성 검증값(IV6_1)을 비교하여 데이터(DATA6)의 무결성을 검증한다.
검증부(150)는 비교 명령이 있거나 주기적으로 제1저장부(211) 또는 제2저장부(213)에 기록되어 있는 데이터의 무결성을 검증하기 위해 무결성 검증값을 비교할 수 있다. 이때, 검증부(150)는 제1저장부(211) 또는 제2저장부(213)에 기록되어 있는 데이터로부터 무결성 검증값 생성 시 무결성 검증값 생성 알고리즘으로 CRC 알고리즘 또는 일방향 해시 알고리즘을 이용한다. IC 칩(100)의 응답 시간(response time)을 보장하기 위해 기록되어 있는 데이터의 무결성을 주기적으로 검증하는 경우에는 CRC 알고리즘, 일방향 해시 알고리즘 등과 같이 적은 연산량을 가지는 알고리즘을 이용한다. 이 경우, 제1저장부(211) 또는 제2저장부(213)에 기록되어 있는 데이터에 대응되는 무결성 검증값도 CRC 알고리즘 또는 일방향 해시 알고리즘을 이용하여 생성되어 제2저장부(213)에 기록된다.
제어부(170)는 IC 칩(100)의 전반적인 동작을 제어한다. 제어부(170)는 IC 칩(100)의 제조/발급 시 외부 장치로부터 제공받은 데이터를 제1저장부(211) 또는 제2저장부(213)에 기록하는 경우 검증값 생성부(130) 및 검증부(150)를 제어하여 제1저장부(211) 또는 제2저장부(213)에 기록된 데이터의 무결성 검증 동작을 수행한다. 이때, 제어부(170)는 외부 장치로부터 데이터의 무결성 검증 명령을 받은 경우에만 데이터 무결성 검증 동작을 수행할 수 있다. 제어부(170)는 데이터의 무결성 검증 결과('성공' 또는 '실패')를 외부 장치에 제공하거나 저장부(110)에 저장한다.
제어부(170)는 IC 칩(100)이 사용되는 도중 검증값 생성부(130) 및 검증부(150)를 제어하여 제1저장부(211) 또는 제2저장부(213)에 기록되어 있는 데이터의 무결성 검증 동작을 수행한다. 이때, 제어부(170)는 IC 칩(100)이 사용되는 도중에 외부 장치와 데이터를 주고받는 경우, 외부 장치로부터 데이터의 무결성 검증 명령을 받은 경우 또는 주기적으로 데이터 무결성 검증 동작을 수행할 수 있다. 제어부(170)는 무결성 검증이 실패한 경우 IC 칩(100)을 사용 정지(shut down)시킬 수 있다.
도 7은 본 발명의 실시예에 따른 IC 칩에 데이터를 기록하는 경우에 수행되는 데이터 검증 방법을 설명하기 위한 흐름도이다.
IC 칩(100)은 저장 수단에 데이터를 기록하는 쓰기 동작을 수행하기 전에 데이터로부터 무결성 검증값을 생성한다(S710). 여기서, 저장 수단은 전원의 인가 여부에 상관없이 기록된 데이터를 유지한다. 이때, IC 칩(100)은 생성된 무결성 검증값을 저장 수단에 기록한다.
IC 칩(100)은 데이터를 저장 수단에 기록하는 쓰기 동작을 수행하고(S720), 쓰기 동작이 완료된 후 저장 수단에 기록된 데이터로부터 무결성 검증값을 생성한다(S730). 이후, IC 칩(100)은 쓰기 동작이 수행되기 전에 생성된 무결성 검증값과 쓰기 동작이 완료된 후에 생성된 무결성 검증값을 비교하여 데이터의 무결성을 검증한다(S740). IC 칩(100)은 데이터의 무결성 검증 결과를 외부 장치에 제공하거나 저장 수단에 저장한다.
IC 칩(100)은 외부 장치로부터 데이터의 무결성 검증 명령을 받은 경우에만 위와 같은 데이터 무결성 검증 동작을 수행할 수 있다.
도 8은 본 발명의 실시예에 따른 IC 칩에 기록되어 있는 데이터의 검증 방법을 설명하기 위한 흐름도이다.
IC 칩(100)은 저장 수단에 기록되어 있는 데이터로부터 무결성 검증값을 생성한다(S810). 이때, IC 칩(100)은 CRC 알고리즘 또는 일방향 해시 알고리즘을 이용하여 데이터로부터 무결성 검증값을 생성할 수 있다.
IC 칩(100)은 생성된 무결성 검증값과 저장 수단에 기록되어 있고 데이터에 대응되는 무결성 검증값을 비교하여 데이터의 무결성을 검증한다(S820). IC 칩(100)은 데이터의 무결성 검증 결과를 외부 장치에 제공하거나 저장 수단에 저장할 수 있다.
IC 칩(100)은 IC 칩(100)이 사용되는 도중에 외부 장치와 데이터를 주고받는 경우, 외부 장치로부터 데이터의 무결성 검증 명령을 받은 경우 또는 주기적으로 위와 같은 데이터 무결성 검증 동작을 수행할 수 있다.
한편, IC 칩(100)에 데이터를 기록하는 쓰기 동작이 수행되기 전에 데이터로부터 무결성 검증값을 생성하는 동작, 쓰기 동작이 완료된 후에 IC 칩(100)에 기록된 데이터로부터 무결성 검증값을 생성하는 동작 및 쓰기 동작 수행전에 생성된 무결성 검증값과 쓰기 동작 완료후에 생성된 무결성 검증값을 비교하는 동작을 IC 칩(100)이 수행하는 것으로 앞에서 설명하였다. 그러나, 이에 한정되지 않고 실시예에 따라 IC 칩(100)은 쓰기 동작이 수행되기 전에 데이터로부터 생성된 무결성 검증값을 외부 장치로부터 제공받을 수 있다. 아울러, IC 칩(100)은 쓰기 동작이 완료된 후에 IC 칩(100)에 기록된 데이터로부터 생성된 무결성 검증값을 외부 장치에 제공할 수 있다. 그러면 외부 장치는 쓰기 동작 수행전에 생성된 무결성 검증값과 쓰기 동작 완료후에 생성된 무결성 검증값을 비교하는 동작을 수행한다.
또한, IC 칩(100)에 기록되어 있는 데이터로부터 무결성 검증값을 생성하는 동작 및 IC 칩(100)에 기록되어 있고 데이터에 대응되는 무결성 검증값과 생성된 무결성 검증값을 비교하는 동작을 IC 칩(100)이 수행하는 것으로 앞에서 설명하였다. 그러나, 이에 한정되지 않고 실시예에 따라 IC 칩(100)은 저장 수단에 기록되어 있는 데이터로부터 생성된 무결성 검증값을 외부 장치에 제공할 수 있다. 그러면, 외부 장치는 무결성 검증값을 비교하는 동작을 수행한다. 이 경우, 외부 장치는 IC 칩(100)에 기록되어 있는 데이터에 대응되는 무결성 검증값을 저장하고 있다.
한편, IC 칩(100)과 외부 장치가 연결되어 본 발명의 실시예에 따른 데이터의 무결성 검증 동작을 수행하는 경우, IC 칩(100)과 외부 장치사이에 인증 동작이 수행된다. 즉, IC 칩(100)과 외부 장치사이에 정상적으로 인증이 이루어진 경우에 본 발명의 실시예에 따른 데이터의 무결성 검증 동작을 수행한다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록 매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록 매체는 컴퓨터 장치에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록 장치를 포함한다. 컴퓨터가 읽을 수 있는 기록 매체의 예로는 롬(ROM), 램(RAM), CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한, 컴퓨터가 읽을 수 있는 기록 매체는 유무선 통신망으로 연결된 컴퓨터 장치에 분산되어 분산 방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 다음의 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.

Claims (11)

  1. 전원의 인가 여부에 상관없이 기록된 데이터를 유지하는 저장부;
    데이터를 상기 저장부에 기록하는 쓰기 동작이 완료된 후에 무결성 검증값 생성 알고리즘을 이용하여 상기 저장부에 기록된 데이터로부터 제1무결성 검증값을 생성하는 검증값 생성부; 및
    상기 데이터를 상기 저장부에 기록하는 쓰기 동작이 수행되기 전에 상기 무결성 검증값 생성 알고리즘을 이용하여 상기 데이터로부터 생성된 제2무결성 검증값과 상기 제1무결성 검증값을 비교하여 상기 데이터의 무결성을 검증하는 검증부;를 포함하는 것을 특징으로 하는 IC 칩.
  2. 제 1항에 있어서,
    상기 검증값 생성부는 상기 쓰기 동작이 수행되기 전에 상기 무결성 검증값 생성 알고리즘을 이용하여 상기 데이터로부터 상기 제2무결성 검증값을 생성하는 것을 특징으로 하는 IC 칩.
  3. 제 1항 또는 제 2항에 있어서,
    상기 제2무결성 검증값은 상기 저장부에 저장되고,
    상기 검증부는 상기 무결성 검증값 생성 알고리즘을 이용하여 상기 저장부에 기록되어 있는 상기 데이터로부터 주기적으로 상기 제1무결성 검증값을 생성하고, 생성된 상기 제1무결성 검증값을 상기 제2무결성 검증값을 비교하여 상기 데이터의 무결성을 검증하는 것을 특징으로 하는 IC 칩.
  4. 제 3항에 있어서,
    상기 무결성 검증값 생성 알고리즘은 CRC 알고리즘(cyclic redundancy check algorithm) 또는 일방향 해시 알고리즘(one-way hash algorithm)인 것을 특징으로 하는 IC 칩.
  5. 제 1항 또는 제 2항에 있어서,
    상기 무결성 검증값 생성 알고리즘은 CBC MAC 알고리즘(cipher block chaining message authentication code algorithm)인 것을 특징으로 하는 IC 칩.
  6. 제 1항 또는 제 2항에 기재된 IC 칩은 보안 토큰에 탑재되는 것을 특징으로 하는 IC 칩.
  7. 전원의 인가 여부에 상관없이 기록된 데이터를 유지하는 저장 수단에 데이터를 기록하는 쓰기 동작을 수행하는 단계;
    상기 쓰기 동작이 완료된 후에 무결성 검증값 생성 알고리즘을 이용하여 상기 저장 수단에 기록된 데이터로부터 제1무결성 검증값을 생성하는 단계; 및
    상기 쓰기 동작이 수행되기 전에 상기 무결성 검증값 생성 알고리즘을 이용하여 상기 데이터로부터 생성된 제2무결성 검증값과 상기 제1무결성 검증값을 비교하여 상기 데이터의 무결성을 검증하는 단계;를 포함하는 것을 특징으로 하는 IC 칩에 대한 데이터 검증 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체.
  8. 제 7항에 있어서,
    상기 쓰기 동작이 수행되기 전에 상기 무결성 검증값 생성 알고리즘을 이용하여 상기 데이터로부터 상기 제2무결성 검증값을 생성하는 단계를 더 포함하는 것을 특징으로 하는 IC 칩에 대한 데이터 검증 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체.
  9. 제 7항 또는 제 8항에 있어서,
    상기 제2무결성 검증값을 상기 저장 수단에 기록하는 단계를 더 포함하고,
    상기 검증 단계에서 상기 무결성 검증값 생성 알고리즘을 이용하여 상기 저장 수단에 기록되어 있는 상기 데이터로부터 주기적으로 상기 제1무결성 검증값을 생성하고, 생성된 상기 제1무결성 검증값을 상기 제2무결성 검증값을 비교하여 상기 데이터의 무결성을 검증하는 것을 특징으로 하는 IC 칩에 대한 데이터 검증 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체.
  10. 제 9항에 있어서,
    상기 무결성 검증값 생성 알고리즘은 CRC 알고리즘 또는 일방향 해시 알고리즘인 것을 특징으로 하는 IC 칩에 대한 데이터 검증 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체.
  11. 제 7항 또는 제 8항에 있어서,
    상기 무결성 검증값 생성 알고리즘은 CBC MAC 알고리즘인 것을 특징으로 하는 IC 칩에 대한 데이터 검증 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체.
PCT/KR2012/006828 2011-10-31 2012-08-27 Ic 칩 및 이에 대한 데이터 검증 방법 WO2013065939A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/355,284 US20140289874A1 (en) 2011-10-31 2012-08-27 Integrated circuit (ic) chip and method of verifying data thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0111802 2011-10-31
KR1020110111802A KR101312293B1 (ko) 2011-10-31 2011-10-31 Ｉｃ 칩 및 이에 대한 데이터 검증 방법

Publications (1)

Publication Number Publication Date
WO2013065939A1 true WO2013065939A1 (ko) 2013-05-10

Family

ID=48192254

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2012/006828 WO2013065939A1 (ko) 2011-10-31 2012-08-27 Ic 칩 및 이에 대한 데이터 검증 방법

Country Status (3)

Country Link
US (1) US20140289874A1 (ko)
KR (1) KR101312293B1 (ko)
WO (1) WO2013065939A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105519028B (zh) * 2015-07-01 2019-05-28 海能达通信股份有限公司 一种无线系统接入控制方法及装置
FR3092679B1 (fr) * 2019-02-12 2021-02-19 Idemia France Elément électronique, système comprenant un tel élément électronique et procédé de surveillance d’un processeur
CN110401673B (zh) * 2019-08-09 2022-01-21 北京安迅伟业科技有限公司 网间数据安全传输方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040042123A (ko) * 2002-11-13 2004-05-20 주식회사 퓨쳐시스템 휴대용 인증 장치 및 이를 이용한 인증 방법
KR100453471B1 (ko) * 2001-09-26 2004-10-20 가부시끼가이샤 도시바 플래시 메모리 재기입 회로, ｉｃ 카드용 ｌｓｉ,ｉｃ카드, 플래시 메모리 재기입 방법 및 플래시 메모리재기입 프로그램
KR20060067584A (ko) * 2004-12-15 2006-06-20 삼성전자주식회사 해킹 방지 기능이 있는 스마트 카드
KR20070074308A (ko) * 2006-01-09 2007-07-12 삼성전자주식회사 불 휘발성 메모리의 프로그램 동작을 검증하는 장치 및방법, 그리고 그 장치를 포함한 메모리 카드
KR20100110642A (ko) * 2009-04-03 2010-10-13 유비벨록스(주) 보안토큰 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8122215B1 (en) * 2003-09-15 2012-02-21 The Directv Group, Inc. Method and apparatus for verifying memory contents
JP4036838B2 (ja) * 2004-03-12 2008-01-23 インターナショナル・ビジネス・マシーンズ・コーポレーション セキュリティ装置、情報処理装置、セキュリティ装置が実行する方法、情報処理装置が実行する方法、該方法を実行させるための装置実行可能なプログラムおよびチケット・システム
US7707480B2 (en) * 2005-07-01 2010-04-27 Qnx Software Systems Gmbh & Co. Kg System employing data verification operations of differing computational costs
KR20090063633A (ko) * 2007-12-14 2009-06-18 삼성전자주식회사 변조 방지를 위한 컨텐트 식별자 생성 방법
US8582771B2 (en) * 2008-09-10 2013-11-12 Lg Electronics Inc. Method for selectively encrypting control signal

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100453471B1 (ko) * 2001-09-26 2004-10-20 가부시끼가이샤 도시바 플래시 메모리 재기입 회로, ｉｃ 카드용 ｌｓｉ,ｉｃ카드, 플래시 메모리 재기입 방법 및 플래시 메모리재기입 프로그램
KR20040042123A (ko) * 2002-11-13 2004-05-20 주식회사 퓨쳐시스템 휴대용 인증 장치 및 이를 이용한 인증 방법
KR20060067584A (ko) * 2004-12-15 2006-06-20 삼성전자주식회사 해킹 방지 기능이 있는 스마트 카드
KR20070074308A (ko) * 2006-01-09 2007-07-12 삼성전자주식회사 불 휘발성 메모리의 프로그램 동작을 검증하는 장치 및방법, 그리고 그 장치를 포함한 메모리 카드
KR20100110642A (ko) * 2009-04-03 2010-10-13 유비벨록스(주) 보안토큰 장치

Also Published As

Publication number Publication date
US20140289874A1 (en) 2014-09-25
KR20130047037A (ko) 2013-05-08
KR101312293B1 (ko) 2013-09-27

Similar Documents

Publication Publication Date Title
US20190253417A1 (en) Hardware device and authenticating method thereof
CN103778374B (zh) 可信终端、双信道卡、抗克隆芯片、芯片指纹和抗信道攻击的方法
US7392404B2 (en) Enhancing data integrity and security in a processor-based system
CN105160242B (zh) 一种读卡器的证书加载方法、证书更新方法及读卡器
US8250288B2 (en) Flash memory storage system and controller and data protection method thereof
CN106462509A (zh) 用于保全存取保护方案的设备及方法
JPS63503335A (ja) ポータブル　データ　キャリヤのための保安ファイル　システム
WO2004086234A1 (ja) メモリデバイス
CN106845289A (zh) 一种安全芯片及其非易失性存储控制装置、方法
TWI363966B (en) Method, system and controller for transmitting and dispatching data stream
CN100498741C (zh) 一种智能卡与u盘复合设备及其通过认证程序控制闪存读写的方法
CN101673330A (zh) 一种基于bios的计算机安全防护方法及系统
CN104410968A (zh) 一种便携式uicc卡用户终端设备及其身份认证系统
WO2013065939A1 (ko) Ic 칩 및 이에 대한 데이터 검증 방법
CN100481119C (zh) 一种实现多业务软件智能卡芯片的方法与装置
CN102013026B (zh) 一种智能卡动态密码认证系统和智能卡动态密码认证方法
WO2012016504A1 (zh) 电子票存储设备、电子检票系统及方法
RU2008140114A (ru) Способ и аппаратура для безопасной обработки информации, подлежащей защите
JP4338989B2 (ja) メモリデバイス
CN201150069Y (zh) 一种支持多身份认证的信息安全设备
CN101777979B (zh) 一种智能密钥设备的工作方法和系统
CN105913508B (zh) 一种基于智能nfc标签的考勤方法
CN103105783A (zh) 嵌入式元件与控制方法
US20160119786A1 (en) Mobile device-based authentication method and authentication apparatus
CN106096408A (zh) 一种Java卡越界访问静态变量漏洞的检测方法和装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12845261

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14355284

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 12845261

Country of ref document: EP

Kind code of ref document: A1