[go: up one dir, main page]

WO2012060066A1 - 遅延回路、遅延制御装置、メモリ制御装置及び情報端末機器 - Google Patents

遅延回路、遅延制御装置、メモリ制御装置及び情報端末機器 Download PDF

Info

Publication number
WO2012060066A1
WO2012060066A1 PCT/JP2011/005884 JP2011005884W WO2012060066A1 WO 2012060066 A1 WO2012060066 A1 WO 2012060066A1 JP 2011005884 W JP2011005884 W JP 2011005884W WO 2012060066 A1 WO2012060066 A1 WO 2012060066A1
Authority
WO
WIPO (PCT)
Prior art keywords
delay
signal
unit
delay control
control signal
Prior art date
Application number
PCT/JP2011/005884
Other languages
English (en)
French (fr)
Inventor
大輔 村上
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to CN2011800505320A priority Critical patent/CN103168420A/zh
Publication of WO2012060066A1 publication Critical patent/WO2012060066A1/ja
Priority to US13/845,510 priority patent/US8842485B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines

Definitions

  • the present invention relates to a delay circuit, a delay control device, a memory control device, and an information terminal device, and more particularly to a delay circuit that generates a delay signal by delaying an input signal.
  • SDRAM Serial Dynamic Random Access Memory
  • memory control devices that send and receive data to and from memory devices
  • a source-synchronous method that sends and receives strobe signals along with data to meet the demands for faster data transfer
  • a technique for transferring data is used.
  • the strobe signal and the data are received so that the data can be received based on the strobe signal during the valid period of the data.
  • the timing is adjusted.
  • the conventional data receiving circuit uses, for example, a configuration in which the timing of the strobe signal and the data is matched by delaying the strobe signal with a delay element (see Patent Document 1). Further, in the conventional data receiving circuit, the delay amount by the delay element can be variably controlled.
  • the memory control device sets a certain delay amount, writes data to the memory device, reads the data from the memory device, and reads the data. It is determined whether or not the set delay amount is a data transferable delay amount based on whether or not the data matches the written data. Then, by repeating this operation, the memory control device detects a delay amount range (Window) in which stable data transfer is possible.
  • Window delay amount range
  • the memory control device constantly monitors a change in the reference delay amount using the phase of the internal clock in order to keep the delay amount determined in this way constant even during the operation of the system.
  • the memory control device reflects the change in the delay amount for the timing adjustment.
  • the delay setting value is reflected not only at the time of refreshing but also at the time of non-reading such as writing if it is a delay element for reading (see Patent Document 2).
  • the said prior art can increase the update frequency of the delay amount of a delay element.
  • Patent Document 2 has a problem that the control is complicated.
  • the delay amount that can be adjusted is generally small.
  • the technique of Patent Document 3 has a problem that it is difficult to ensure a sufficient delay amount adjustment range in a delay circuit for data transmission / reception.
  • the present invention can increase the update frequency of the delay amount of the delay element, suppress the control complexity, and realize a sufficient delay amount adjustment range, delay circuit, delay control device, memory control device, and information terminal device The purpose is to provide.
  • a delay circuit includes a first delay unit and a second delay unit connected in series, which generate a delay signal by delaying an input signal
  • the first delay unit has a first signal transmission path, and switches the signal transmission path through which the input signal is transmitted among the first signal transmission paths in accordance with a first delay control signal, thereby changing the input signal to the input signal.
  • the first delay amount is changed
  • the second delay unit has a second signal transmission path, and does not switch the second signal transmission path transmitted by the input signal, according to the second delay control signal.
  • the second delay amount given to the input signal is changed.
  • the delay circuit according to an aspect of the present invention includes the second delay unit that does not generate noise in the output signal even when the delay amount is changed.
  • the delay circuit according to an aspect of the present invention can change the delay amount of the second delay unit regardless of the operating state, so that the frequency of updating the delay amount of the delay element can be increased and the control can be complicated. Can be suppressed.
  • the delay circuit according to an aspect of the present invention includes the first delay unit that generates noise in the output signal when the delay amount is changed, but has a wide delay adjustment range, thereby providing a sufficient delay amount adjustment range. realizable.
  • the first delay unit is included in series in the signal transmission path by switching a signal transmission path through which the input signal is transmitted among the first signal transmission paths according to the first delay control signal.
  • the number of gate elements is changed, and the second delay unit sets the second delay time by changing the size of a capacitor added to the second signal transmission path according to the second delay control signal. It may be changed.
  • the delay control device includes the delay circuit, a delay adjustment unit that generates the first delay control signal and the second delay control signal, and the delay signal generated by the delay circuit. And a processing unit that performs processing using the delay control unit, wherein the delay adjustment unit outputs the first delay control signal and the second delay control signal during an invalid period when the processing unit does not perform processing using the delay signal.
  • the second delay amount may be updated.
  • the delay control device can realize a wide range of delay adjustment in the invalid period, and can also adjust the delay amount in the valid period.
  • the delay adjustment unit may update the second delay control signal at predetermined time intervals in the effective period.
  • the delay control device can adjust the speed of following the change in the operating environment or the like.
  • the delay control device further includes a delay detection unit that detects a reference delay amount that indicates an index of the delay amount in the current operating environment of the delay control device, and the delay adjustment unit responds to the reference delay amount. Then, the first delay control signal and the second delay control signal may be generated.
  • the delay control device can optimally adjust the delay amount according to the operating environment.
  • the delay adjustment unit may be configured such that, in the effective period, a difference between the reference delay amount newly detected by the delay detection unit and the reference delay amount when the second delay control signal is updated immediately before. May be larger than a predetermined value, the second delay control signal may be updated.
  • the delay control device can adjust the update frequency of the delay amount.
  • the delay adjustment unit calculates a new first delay control signal and a new second delay control signal according to the reference delay amount newly detected by the delay detection unit during the effective period.
  • the second delay control signal is output to the second delay unit to output the second delay control signal.
  • the first delay amount and the second delay amount may not be updated.
  • the delay control device can prevent noise from occurring in the delay signal during the operation of the processing unit.
  • the delay adjustment unit calculates a new first delay control signal and a new second delay control signal according to the reference delay amount newly detected by the delay detection unit during the effective period.
  • the second delay control signal is output to the second delay unit to output the second delay control signal.
  • the processing unit performs control so as not to perform processing using the delay signal.
  • the first delay control signal and the second delay control signal may be updated.
  • the delay control device can further increase the update amount of the delay amount.
  • the delay adjustment unit may be configured such that when the difference between the calculated new first delay control signal and the current first delay control signal is equal to or greater than a predetermined value in the effective period, the processing unit The first delay control signal and the second delay control signal may be updated after controlling not to perform the process using the delay signal.
  • the delay control device can reduce the frequency of stopping the processing of the processing unit.
  • the memory control device is a memory control device that reads data from a memory, includes the delay control device, and the input signal is a strobe signal output from the memory, The processing unit may capture data output from the memory using the delay signal.
  • an information terminal device may include a memory and the memory control device that reads data from the memory.
  • the present invention can be realized not only as a delay circuit, a delay control device, a memory control device, and an information terminal device, but also as a delay control method using characteristic means included in the delay control device and the memory control device as steps. It can also be realized as a memory control method, or as a program for causing a computer to execute such characteristic steps. Needless to say, such a program can be distributed via a recording medium such as a CD-ROM and a transmission medium such as the Internet.
  • the present invention can be realized as a semiconductor integrated circuit (LSI) that realizes part or all of the functions of such a delay circuit, delay control device, memory control device, and information terminal device.
  • LSI semiconductor integrated circuit
  • the present invention can increase the update frequency of the delay amount of the delay element, suppress the control complexity, and realize a sufficient delay amount adjustment range, delay circuit, delay control device, memory control device, and information terminal Equipment can be provided.
  • FIG. 1 is a block diagram of a memory system according to Embodiment 1 of the present invention.
  • FIG. 2A is a circuit diagram of the first delay unit according to Embodiment 1 of the present invention.
  • FIG. 2B is a circuit diagram of the second delay unit according to Embodiment 1 of the present invention.
  • FIG. 3 is a flowchart of the delay adjustment operation according to Embodiment 1 of the present invention.
  • FIG. 4 is a diagram illustrating an operation example by the memory control device according to the first embodiment of the present invention.
  • FIG. 5 is a diagram illustrating an operation example by the memory control device according to the first embodiment of the present invention.
  • FIG. 6 is a flowchart of a modification of the delay amount adjustment operation according to the first embodiment of the present invention.
  • FIG. 1 is a block diagram of a memory system according to Embodiment 1 of the present invention.
  • FIG. 2A is a circuit diagram of the first delay unit according to Embodiment 1 of the present invention.
  • FIG. 7 is a block diagram of a memory system according to Embodiment 2 of the present invention.
  • FIG. 8 is a flowchart of the delay amount adjustment operation according to Embodiment 2 of the present invention.
  • FIG. 9 is a diagram illustrating an operation example by the memory control device according to the second embodiment of the present invention.
  • FIG. 10 is a flowchart of a modification of the delay amount adjustment operation according to Embodiment 2 of the present invention.
  • the memory control device includes a first delay unit that changes a delay amount by switching a signal transmission path through which a signal is transmitted, and a delay amount without switching a signal transmission path through which the signal is transmitted.
  • the memory control device updates the delay amount of the second delay unit during operation, thereby increasing the update frequency of the delay amount and suppressing control complexity.
  • the memory control device can achieve a sufficient delay amount adjustment range by using the first delay unit and the second delay unit together.
  • FIG. 1 is a block diagram showing a configuration of a memory system 10 according to Embodiment 1 of the present invention.
  • a memory system 10 shown in FIG. 1 includes a memory control device 100 (delay control device) and an SDRAM 101.
  • the memory control device 100 writes and reads data to and from the SDRAM 101.
  • the memory control device 100 includes a delay control unit 110, a command control unit 120, and a data control unit 130.
  • the data control unit 130 acquires the read data and strobe signal output from the SDRAM 101. Further, the data control unit 130 outputs write data and a strobe signal to be written to the SDRAM 101 to the SDRAM 101.
  • the data control unit 130 includes a data reception unit 134 and a delay circuit 131.
  • the delay circuit 131 generates the delay signal 153 by delaying the strobe signal DQS that is an input signal.
  • the delay circuit 131 includes a first delay unit 133 and a second delay unit 132.
  • the first delay unit 133 and the second delay unit 132 generate the delay signal 153 by delaying the strobe signal DQS.
  • the first delay unit 133 and the second delay unit 132 are connected in series.
  • the first delay unit 133 includes a first signal transmission path, and a signal transmission path through which the strobe signal DQS is transmitted in the first signal transmission path according to the first delay control value 151 (first delay control signal). By switching, the first delay amount given to the strobe signal DQS is changed.
  • the second delay unit 132 has a second signal transmission path, and switches the strobe according to the second delay control value 152 (second delay control signal) without switching the second signal transmission path through which the strobe signal DQS is transmitted.
  • the second delay amount corresponding to the signal DQS is changed.
  • FIG. 2A is a circuit diagram showing a configuration of the first delay unit 133.
  • FIG. 2B is a circuit diagram showing a configuration of the second delay unit 132.
  • the first delay unit 133 generates the delay signal 160 by delaying the strobe signal DQS, and then the second delay unit 132 generates the delay signal 153 by delaying the delay signal 160.
  • the order in which the first delay unit 133 and the second delay unit 132 give a delay to the strobe signal DQS may be arbitrary. That is, the second delay unit 132 may generate the delay signal 160 by delaying the strobe signal DQS, and then the first delay unit 133 may generate the delay signal 153 by delaying the delay signal 160.
  • the first delay unit 133 includes a plurality of first delay elements 143.
  • Each first delay element 143 has a structure for switching the signal transmission path in accordance with the first delay control value 151.
  • each first delay element 143 includes a buffer 143a and a selector 143b.
  • the plurality of first delay elements 143 are connected in series.
  • each buffer 143a is connected to the input terminal of the next-stage buffer 143a.
  • the two input terminals of the selector 143b are connected to the output terminal of the next-stage selector 143b and the output terminal of the same-stage buffer 143a.
  • one selector 143b among the plurality of selectors 143b selects the output signal of the buffer 143a at the same stage, and the other selectors 143b receive from the selector 143b at the next stage.
  • a signal transmission path is determined by selecting an output signal. Further, the signal transmission path is switched by switching the one selector 143b. Thereby, the delay amount of the first delay unit 133 is changed.
  • the first delay unit 133 changes the number of gate elements (buffers 143a) included in series in the signal transmission path through which the input signal passes according to the value of the first delay control value 151.
  • the delay time of the path from the input terminal to the output terminal can be changed.
  • the second delay unit 132 includes a plurality of second delay elements 142. Each second delay element 142 is configured to switch the connection of the load capacitance on the signal transmission path according to the second delay control value 152.
  • each second delay element 142 includes a buffer 142a, a capacitor 142b, and a switch 142c.
  • the plurality of second delay elements 142 are connected in series.
  • each buffer 142a is connected to the input terminal of the next-stage buffer 142a. Further, a capacitor 142b and a switch 142c connected in series with each other are connected to the output terminal of each buffer 142a. Therefore, when the switch 142c is turned on, the capacitor 142b is added to the signal transmission path. For example, the number of capacitors 142b added to the signal transmission path is changed by changing the number of switches 142c to be turned on among the plurality of switches 142c in accordance with the second delay control value 152.
  • the second delay unit 132 changes the size of the capacitance added to the signal transmission path according to the value of the second delay control value 152, thereby delaying the path from the input terminal to the output terminal. You can change the time.
  • the first delay unit 133 can change the delay time using the delay time required for the signal to pass through each buffer as an adjustment unit.
  • the first delay unit 133 switches the signal transmission path, if the first delay control value 151 is changed during a period in which the input signal is changing, noise may be added to the output signal. Therefore, the first delay control value 151 cannot be changed while the input signal is changing.
  • the second delay unit 132 uses the change in the signal change speed due to the added capacitance as the change in the delay time, the unit of the delay time that can be changed is smaller than that of the first delay element 143. In addition, since the second delay unit 132 does not switch the signal transmission path, the second delay control value 152 can be changed even during a period in which the input signal is changing.
  • first delay unit 133 and the second delay unit 132 are not limited to the configurations shown in FIGS. 2A and 2B.
  • an inverter may be used instead of the buffers 142a and 143a.
  • the structures of the first delay element 143 and the second delay element 142 are not limited to the configurations shown in FIGS. 2A and 2B.
  • the data control unit 130 further delays the command transmitted from the command control unit 120 and the circuit that transmits data (writes data) to the SDRAM 101.
  • a delay circuit or the like may be provided.
  • this delay circuit can have the same configuration as the delay circuit 131.
  • the command control unit 120 controls the SDRAM 101 by generating a command and outputting the generated command to the SDRAM 101. For example, when the command control unit 120 outputs a read command, the SDRAM 101 outputs read data as a data signal DQ and also outputs a strobe signal DQS. The data control unit 130 receives the data signal DQ using the strobe signal DQS.
  • the data control unit 130 receives the read data
  • the strobe signal DQS is delayed by passing through the first delay unit 133 and the second delay unit 132, respectively.
  • the delayed delayed signal 153 is used by the data receiving unit 134.
  • the data receiving unit 134 captures the data signal DQ at the change timing of the delay signal 153.
  • the delay time added to the data signal DQ by the first delay unit 133 and the second delay unit 132 is determined by the first delay control value 151 and the second delay control value 152 output from the delay control unit 110, respectively. It is done.
  • the delay control unit 110 controls the delay amount of the delay circuit 131.
  • the delay control unit 110 includes a delay adjustment unit 111, a delay calculation unit 114, a master DLL (Delay Locked Loop) 115, and a delay setting unit 116.
  • the delay adjustment unit 111 includes a delay control value generation unit 112 and a delay adjustment control unit 113.
  • Master DLL 115 detects a reference delay amount indicating an index of the delay amount in the current operating environment (power supply voltage, temperature, etc.) of memory control device 100. Specifically, the Master DLL 115 constantly detects how many delay times corresponding to one clock period can be realized by the first delay element 143 as the reference delay amount. Further, the MasterDLL 115 outputs the detected number of first delay elements 143 as a lock value 154.
  • the delay setting unit 116 holds a delay setting value 155 set from the outside, for example.
  • This delay setting value 155 indicates how many% of the delay time of one clock cycle is to be realized by the delay circuit 131.
  • the delay calculation unit 114 calculates the requested delay amount 156 based on the lock value 154 output from the MasterDLL 115 and the delay setting value 155 held in the delay setting unit 116, and delay-adjusts the calculated requested delay amount 156. Output to the unit 111. Specifically, the delay calculation unit 114 multiplies the lock value 154 by the delay setting value 155. For example, when the lock value 154 is “101” and the delay setting value 155 is 25%, the delay calculation unit 114 calculates “25.25” as the requested delay amount 156.
  • the delay adjustment unit 111 generates the first delay control value 151 and the second delay control value 152 according to the requested delay amount 156 (lock value 154).
  • the delay adjustment unit 111 updates the first delay control value 151 and the second delay control value 152 in the refresh period, which is a period during which the data reception unit 134 is not operating, so that the first delay unit 133 and the second delay control value 152 are updated. 2
  • the delay amount of the delay unit 132 is updated.
  • the delay adjustment unit 111 updates the delay amount of the second delay unit 132 by updating the second delay control value 152 even in the data reception period in which data is read from the SDRAM 101.
  • the delay adjustment control unit 113 When the delay adjustment control unit 113 receives the delay update permission signal 157 from the command control unit 120, the delay adjustment control unit 113 issues a delay control value generation instruction 158 to the delay control value generation unit 112.
  • the delay control value generation unit 112 When receiving the delay control value generation instruction 158, the delay control value generation unit 112 generates the first delay control value 151 and the second delay control value 152 based on the requested delay amount 156, and generates the generated first delay control value. 151 and the second delay control value 152 are output to the delay circuit 131. As in the above example, when the required delay amount 156 is “25.25”, the delay control value generation unit 112 sets “25” as the first delay control value 151 and “0. 25 "is output.
  • the capacitor 142 b is added only to the first second delay element 142 among the plurality of second delay elements 142 included in the second delay unit 132.
  • the switch 142c is controlled so that the capacitor 142b is not added to the other second delay elements 142.
  • the value “0.25” corresponds to one delay of the second delay element 142. It corresponds to the amount.
  • each of the first delay control value 151 and the second delay control value 152 includes a plurality of bits each corresponding to each first delay element 143 or each second delay element 142, and only one bit is valid. Also good. Further, the first delay control value 151 and the second delay control value 152 may be composed of a plurality of bits, and may indicate values by the number of valid bits.
  • the command control unit 120 includes a delayed update permission signal during a refresh period during which the data receiving unit 134 is not operating and a data transmission period during which data is transmitted from the memory control device 100 to the SDRAM 101. 157 is output.
  • the delay circuit 131 is also used for the data transmission unit (not shown)
  • the command control unit 120 permits the delay update only during the refresh period because the delay control value cannot be updated during the data transmission period.
  • the signal 157 is output.
  • FIG. 3 is a flowchart of the delay amount adjustment operation by the memory control device 100.
  • the memory control device 100 starts a normal operation (S101).
  • the delay adjustment control unit 113 holds the requested delay amount 156 received from the delay calculation unit 114.
  • the delay adjustment control unit 113 checks whether or not the delay update permission signal 157 is output from the command control unit 120 (S102).
  • the delay adjustment control unit 113 When the delay update permission signal 157 is output (Yes in S102), the delay adjustment control unit 113 outputs a delay control value generation instruction 158 to the delay control value generation unit 112. Upon receiving the delay control value generation instruction 158, the delay control value generation unit 112 generates a first delay control value 151 and a second delay control value 152, and generates the generated first delay control value 151 and second delay control value 152. Output to the delay circuit 131 (S103).
  • the delay adjustment control unit 113 determines that the new requested delay amount 156 currently output by the delay calculation unit 114 is the delay adjustment. It is determined whether or not the request delay amount 156 held by the control unit 113 is different (S104).
  • the delay adjustment control unit 113 performs the processing subsequent to step S102 again.
  • the delay control value generation unit 112 selects the new request delay amount.
  • the first delay control value 151 and the second delay control value 152 are calculated using 156 (S105).
  • the delay control value generation unit 112 does not yet output the calculated first first delay control value 151 and second delay control value 152 to the delay circuit 131.
  • the delay control value generation unit 112 determines whether or not the calculated new first delay control value 151 is different from the currently output first delay control value 151 (S106).
  • the delay adjustment control unit 113 sets the first delay control value 151 and the second delay control value 152. Next, the processing after step S102 is performed without updating.
  • the delay control value generation unit 112 when the new first delay control value 151 is the same as the currently output first delay control value 151 (No in S106), in other words, the new first delay control value 151 is currently output.
  • the delay control value generation unit 112 When the delay control value 151 is the same as the delay control value 151 and the new second delay control value 152 is different from the currently output second delay control value 152, the delay control value generation unit 112 generates a new second delay control value 152.
  • the control value 152 is output to the second delay unit 132 (S109).
  • step S103 and step S105 calculation examples in step S103 and step S105 are shown.
  • the lock value 154 is “101” and the delay setting value 155 is “25%”
  • the requested delay amount 156 is “25.25”.
  • the first delay control value 151 is “25”
  • the second delay control value 152 is “0.25”.
  • the first delay unit 133 sets “1” to only the selector 143 b of the 25th first delay element 143, thereby setting the signal transmission path to pass 25 buffers 143 a.
  • the In the second delay unit 132 only the first capacitor 142b is enabled, and a delay amount that is one-fourth that of the first delay element 143 is set.
  • step S105 when the lock value changes to “102” (Yes in S104), in step S105, the delay calculation unit 114 outputs the requested delay amount 156 of the value “25.50”. Therefore, the delay control value generation unit 112 newly generates the first delay control value 151 having the value “25” and the second delay control value 152 having the value “0.50”. At this time, the delay control value generation unit 112 does not yet output the generated first delay control value 151 and second delay control value 152 to the delay circuit 131.
  • the delay control value generation unit 112 confirms that the first delay control value 151 remains “25” and is not changed from the original value (No in S106), and sets the value to “0.5”.
  • the updated second delay control value 152 is output to the second delay unit 132.
  • the first and second two capacitors 142b become effective. Therefore, a delay amount that is 1 ⁇ 2 of the first delay element 143 is set in the second delay unit 132.
  • the delay control value 151 is “26” and the second delay control value 152 is “0.25”. Therefore, since the first delay control value 151 is changed from the original value “25” (Yes in S106), the delay control value is not updated, and the processes after Step S102 are performed again.
  • the memory control device 100 according to Embodiment 1 of the present invention does not update the first delay control value 151 even when the delay update permission signal 157 is not output (other than the refresh period). In this case, the delay amount of the second delay unit 132 is updated.
  • the second delay unit 132 has a circuit configuration in which noise is hardly generated in the output signal even when the delay amount is changed. Therefore, the memory control device 100 according to the first embodiment of the present invention can increase the update frequency of the delay amount without generating noise.
  • the memory control device 100 can adjust the delay amount even during the operation of the system application without stopping the data transfer. Therefore, the memory control apparatus 100 according to the first embodiment of the present invention performs timing adjustment for performing high-speed data transfer with high accuracy without affecting the execution of an application that requires real-time characteristics. be able to.
  • the memory control device 100 includes the first delay unit 133 that generates noise in the output signal when the delay amount is changed, but has a wide delay adjustment range. A delay adjustment range can be realized.
  • FIG. 4 shows an example in which the voltage increases with time.
  • the delay time per buffer decreases, and the lock value 154 increases.
  • the change of the lock value 154 is indicated by (A).
  • the request delay amount 156 corresponding to this is indicated by (B).
  • the request delay amount 156 is a value reflecting the lock value 154 at each time point, the request delay amount 156 is equal to the ideal delay control value at each time point.
  • the delay time corresponding to this delay control value is indicated by (E).
  • (C) shows a change in the delay control value when the delay control value is changed only when the delay update permission signal 157 according to the conventional method is output.
  • the change in the delay time at that time is indicated by (F).
  • the change (D) of the delay control value in the present invention and the change (G) of the delay time at that time will be described together.
  • the delayed update permission signal 157 is output at time t1.
  • both the first delay control value 151 and the second delay control value 152 are updated. Therefore, both the delay control value (C) of the conventional method and the delay control value (D) of the present invention coincide with the ideal delay control value (B). This processing corresponds to the processing in steps S102 to S103 shown in FIG.
  • the period from time t1 to time t2 is a period in which the delayed update permission signal 157 is not output.
  • the delay control value is not updated and takes a constant value.
  • the delay control value changes up to the delay control value corresponding to the delay amount adjustable by the second delay unit 132. That is, during this period, the ideal delay control value (B) and the delay control value (D) of the present invention match. This processing corresponds to the processing in steps S104 to S107 shown in FIG.
  • the ideal delay control value (B) reaches the delay control value corresponding to the delay amount that can be adjusted by the second delay unit 132.
  • the delay amount of the first delay unit 133 needs to be changed. Therefore, the memory control device 100 stops updating the delay control value. Thereby, the delay control value takes a constant value. Therefore, the ideal delay control value (B) is different from the delay control value (D) of the present invention only from time t2 to time t3. This process corresponds to the process in the case of Yes in steps S104 to S106 shown in FIG.
  • the delay control value (C) of the conventional method and the delay control value (D) of the present invention are both the ideal delay control value (B). Match.
  • This processing corresponds to the processing in steps S102 to S103 shown in FIG.
  • time t1 to time t3 is repeated between time t3 and time t4.
  • the memory control device 100 causes the delay circuit 131 to be close to an ideal delay amount compared to the conventional method.
  • the amount of delay can be controlled. Therefore, the memory control device 100 according to the present invention can improve the stability during high-speed data transmission / reception as compared with the conventional method.
  • FIG. 5 is a diagram illustrating an operation example of the memory control device 100 when the voltage decreases with time. The detailed operation is the same as that in FIG.
  • the memory control device 100 can cause the delay amount in the delay circuit 131 to follow the ideal delay amount even when the voltage changes with time. As a result, the memory control device 100 can realize more stable high-speed data transfer.
  • the time t2 shown in FIG. Therefore, it is possible to prevent a state such as time t3 from occurring, or to widen the width that can follow the ideal delay amount. It is also possible to determine such that it is possible to follow only the direction in which the delay control value increases, or to follow only the direction in which the delay control value decreases. Conversely, by limiting the amount of delay that can be followed, the number of second delay elements 142 constituting the second delay unit 132 can be reduced.
  • step S104 shown in FIG. 3 the change of the lock value 154 may be confirmed at regular time intervals without immediately confirming the change of the lock value 154. That is, when the delay update permission signal 157 is not output (No in S102), the delay adjustment unit 111 may update the second delay control value 152 at predetermined time intervals. In this way, by providing a time allowance for the determination process, the speed of following the change of the lock value 154 can be adjusted.
  • the method is not limited to confirming the change of the lock value 154 every fixed period. If the difference between the new request delay amount 156 and the held request delay amount 156 exceeds a predetermined value, step S105 is performed. It is also possible to do so.
  • FIG. 6 is a flowchart of the delay amount adjustment operation by the memory control device 100 in this case. 6 differs from the process in step S104 in the process of step S114 with respect to the process shown in FIG. Specifically, in step S ⁇ b> 114, the delay adjustment control unit 113 sets the new request delay amount 156 currently output by the delay calculation unit 114 and the request delay amount 156 held by the delay adjustment control unit 113. It is determined whether or not the difference is greater than or equal to a predetermined value. When the difference between the new requested delay amount 156 and the requested delay amount 156 held by the delay adjustment control unit 113 is less than a predetermined value (No in S114), the delay adjustment control unit 113 again The process after step S102 is performed.
  • the delay adjustment control unit 113 determines whether the difference between the new requested delay amount 156 and the requested delay amount 156 held by the delay adjustment control unit 113 is greater than or equal to a predetermined value (Yes in S114).
  • a delay control value generation is performed.
  • the unit 112 generates the first delay control value 151 and the second delay control value 152 using the new requested delay amount 156 (S105).
  • the memory control device 100 described above can be applied not only to the memory control device 100 connected to the SDRAM 101 but also to a memory control device connected to another type of memory. Further, the present invention does not depend on a board and a package to be mounted.
  • the present invention may be applied to other than memory control. That is, the present invention can be applied to a delay control device that performs delay control.
  • the present invention can be applied to a case where highly accurate delay control is required, such as a circuit that performs data transmission / reception.
  • the data receiving unit 134 described above can be replaced with a processing unit that performs processing using the delay signal 153 generated by the delay circuit 131, and the refresh period includes the processing unit. Can be replaced with an invalid period in which processing using the delay signal 153 is not performed, and the data reception period can be replaced with an effective period in which the processing unit performs processing using the delay signal 153.
  • FIG. 7 is a block diagram showing a configuration of the memory system 20 according to the second embodiment of the present invention.
  • elements similar to those in FIG. 1 are denoted by the same reference numerals, and hereinafter, differences from the first embodiment will be mainly described.
  • the memory system 20 illustrated in FIG. 7 is different from the memory system 10 illustrated in FIG. 1 in that the command control unit 220 and the delay adjustment control unit 213 included in the memory control device 200 have the same functions as the command control unit 120 included in the memory control device 100. And the function of the delay adjustment control unit 113 is different.
  • the delay adjustment control unit 213 further outputs a delay update request 259 to the command control unit 220.
  • FIG. 8 is a flowchart of the delay amount adjustment operation by the memory control device 200. Note that the processing in the case of Yes in step S106 is different from that in FIG. 3, and the other processing is the same as that in FIG.
  • the delay adjustment control unit 213 When the new first delay control value 151 is different from the currently output first delay control value 151 (Yes in S106), the delay adjustment control unit 213 outputs a delay update request 259 to the command control unit 220 (S208). .
  • the command control unit 220 receives the delay update request 259, the command control unit 220 stops the command processing currently being processed, and then outputs the delay update permission signal 157.
  • the delay adjustment control unit 213 receives the delay update permission signal 157 (Yes in S102), and updates the first delay control value 151 and the second delay control value 152 (S103).
  • the memory control device 200 according to the second embodiment of the present invention further includes the case where the delayed update permission signal 157 is not output (other than the refresh period). ), When the first delay control value 151 is updated, the delay amount can be updated after the command processing is stopped. Therefore, the memory control device 200 according to Embodiment 2 of the present invention can further increase the update amount of the delay amount.
  • FIG. 9 is a diagram illustrating an operation example of the memory control device 200 when the voltage increases with time. 9A to 9G are the same as FIG.
  • step S208 shown in FIG. 8
  • the command control unit 220 receives the delay update request 259 and outputs a delay update permission signal 157 at time t5.
  • the ideal delay control value (B) and the delay control value (D) of the present invention coincide with each other by the processing of steps S102 to S103 shown in FIG.
  • the memory control device 200 forcibly outputs the delay update permission signal 157 by the delay update request 259, thereby causing the delay value to follow a more ideal delay value. It becomes possible.
  • step S106 when the first delay control value 151 is different, the method is not limited to immediately executing step S209, and the following method may be used.
  • FIG. 10 is a flowchart of a modified example of the delay amount adjusting operation by the memory control device 200.
  • the process of FIG. 10 adds the process of step S209 with respect to the process shown in FIG.
  • the delay adjustment control unit 113 when the new first delay control value 151 calculated in step S105 is different from the currently output first delay control value 151 (Yes in S106), the delay adjustment control unit 113 then performs step It is determined whether or not the difference between the new first delay control value 151 calculated in S105 and the current first delay control value 151 is greater than or equal to a predetermined value (S209). When the difference between the new first delay control value 151 and the current first delay control value 151 is less than a predetermined value (No in S209), the delay adjustment unit 111 determines that the first delay control value 151 and the first delay control value 151 The 2 delay control value 152 is not updated, and then the processing after step S102 is performed.
  • the delay adjustment control unit 213 when the difference between the new first delay control value 151 and the current first delay control value 151 is greater than or equal to a predetermined value (Yes in S209), the delay adjustment control unit 213 then performs command control.
  • the delay update request 259 is output to the unit 220 (S208).
  • the command control unit 220 can output the delay update permission signal 157 while issuing a refresh command.
  • the delay update permission signal 157 to the data transmission unit and the delay update permission signal 157 to the data reception unit are separated to adjust the delay. It is also possible for the unit 111 to control the delay adjustment for the data transmission unit and the delay adjustment for the data reception unit at different timings.
  • the data transfer by the source synchronous method is taken as an example.
  • the present invention is not limited to this, and can be applied to all systems that require adjustment of the delay amount.
  • Each processing unit included in the memory systems 10 and 20 according to the first and second embodiments is typically realized as an LSI that is an integrated circuit. These may be individually made into one chip, or may be made into one chip so as to include a part or all of them.
  • circuits are not limited to LSI, and may be realized by a dedicated circuit or a general-purpose processor.
  • An FPGA Field Programmable Gate Array
  • reconfigurable processor that can reconfigure the connection and setting of circuit cells inside the LSI may be used.
  • a part of the functions of the memory systems 10 and 20 according to the first and second embodiments of the present invention may be realized by a processor such as a CPU executing a program.
  • the present invention may be the above program or a recording medium on which the above program is recorded.
  • the program can be distributed via a transmission medium such as the Internet.
  • the present invention can be realized not only as the memory system but also as a memory control device or a delay circuit included in the memory system. Further, the present invention may be realized as an information terminal device including the memory system.
  • the order in which the steps described above are executed is for illustration in order to specifically describe the present invention, and may be in an order other than the above. Moreover, a part of the above steps may be executed simultaneously (in parallel) with other steps.
  • the present invention can be applied to a delay circuit, a delay control device, a memory control device, and a memory system. Further, the present invention can be applied to information terminal devices such as mobile phone devices, personal computers, and portable information terminals including a memory system.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dram (AREA)
  • Pulse Circuits (AREA)

Abstract

　本発明に係る遅延回路（１３１）は、入力信号を遅延させることにより遅延信号（１５３）を生成する、直列に接続された第１遅延部（１３３）及び第２遅延部（１３２）を備え、第１遅延部（１３３）は、第１信号伝達経路を有し、第１遅延制御値（１５１）に応じて、第１信号伝達経路のうち入力信号が伝達する信号伝達経路を切り替えることで、入力信号にあたえる第１遅延量を変更し、第２遅延部（１３２）は、第２信号伝達経路を有し、入力信号が伝達する第２信号伝達経路を切り替えずに、第２遅延制御値（１５２）に応じて、入力信号にあたえる第２遅延量を変更する。

Description

遅延回路、遅延制御装置、メモリ制御装置及び情報端末機器
　本発明は、遅延回路、遅延制御装置、メモリ制御装置及び情報端末機器に関し、特に、入力信号を遅延させることにより遅延信号を生成する遅延回路に関するものである。
　ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ　Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）などのメモリ装置、及びメモリ装置とのデータ送受信を行うメモリ制御装置では、データ転送の高速化の要求を満たすために、データとともにストローブ信号を送受信するソースシンクロナス方式でデータ転送を行う技術が用いられている。
　ソースシンクロナス方式でデータ転送を行うシステムでは、例えば、メモリ制御装置がメモリ装置からのデータを受信する場合、データの有効期間において、当該データをストローブ信号に基づき受け取れるように、ストローブ信号とデータとのタイミングが調整される。
　このタイミング調整において、データ転送の高周波数化に伴い、ストローブ信号でデータを受け取る際に安定してデータを受信できる、データの有効期間が短くなる。さらに、プロセス特性、温度変化、及び電圧変化等の要因で、データとストローブ信号との関係が変動するため、上記のタイミング調整を柔軟に行う必要が生じている。
　このため、従来のデータ受信回路は、例えば、ストローブ信号を遅延素子で遅延させることにより、ストローブ信号とデータとのタイミングを合わせる構成を用いている（特許文献１参照）。また、従来のデータ受信回路では、遅延素子による遅延量を可変制御できるようにしている。
　一般的に、データ転送を安定して行える遅延量を探索するためには、まず、メモリ制御装置は、ある遅延量を設定し、メモリ装置にデータを書き込み、そのデータをメモリ装置から読み出し、読み出したデータが書き込んだデータと一致するかどうかで、設定した遅延量がデータ転送可能な遅延量かどうかを判断する。そしてメモリ制御装置は、この動作を繰り返すことで、安定してデータ転送が可能な遅延量の範囲（Ｗｉｎｄｏｗ）を検出する。
　また、メモリ制御装置は、このようにして決定した遅延量をシステムの動作中においても一定に保つために、内部クロックの位相を利用して基準となる遅延量の変化を常に監視する。そして、メモリ制御装置は、基準遅延量に変化があった場合はその変化を上記のタイミング調整のための遅延量に反映させている。
　しかし、一般的な遅延素子の構成では、遅延量を指示するための遅延設定値を変化させると、遅延素子の出力にノイズがのるため、データの送受信時には遅延設定値を変化させることができない。このため、上記ＳＤＲＡＭの場合は、一般的にはデータの送受信が行われないリフレッシュコマンドの実行時に上記の遅延設定値の変更が行われている（特許文献２参照）。このようなシステムでは、リフレッシュコマンドは一定期間ごとにしか実施されないため、その間は遅延量が変化しても遅延設定値に反映させることができない。よって、遅延素子の遅延量が最適な遅延量から離れてしまい、その分だけ高速データ転送の安定性が悪くなるという問題がある。
　ある従来技術は、遅延設定値の反映をリフレッシュ時のみだけでなく、リード用の遅延素子であればライト時など非リード時にも行う（特許文献２参照）。これにより、当該従来技術は、遅延素子の遅延量の更新頻度を増やすことができる。
　また、別の従来技術では、信号経路に容量を付加し、その付加の有効、無効を切り替えることで遅延量を変化させることが開示されている（特許文献３参照）。これにより、当該従来技術は、動作中に遅延量を変化させた場合に生じるノイズを低減できる。よって、当該従来技術は、動作中にも遅延量を更新できるので、遅延量の更新頻度を増やすことができる。
米国特許第６６６５２３０号明細書 米国特許第７３６６８６２号明細書 特開２００６－１７２６４１号公報
　しかしながら、上記特許文献２の技術のように、該当パスを使用していない場合に遅延設定値を更新する場合は、使用される箇所に応じた更新タイミングを検出する必要があるという問題が生じる。また、上記特許文献２の技術は、リフレッシュコマンド以外の、ライト転送が発生するタイミングなど、予測できないタイミングを利用するため、遅延量の調整タイミングの確保が困難であるという問題が生じる。
　このように、特許文献２の技術は、制御が複雑化するという課題を有する。
　また、上記特許文献３の技術の構成では、調整できる遅延量が一般的に少ない。これにより、上記特許文献３の技術は、データ送受信のための遅延回路において、十分な遅延量調整範囲を確保することが困難であるという課題を有する。
　そこで、本発明は、遅延素子の遅延量の更新頻度を増加できるとともに、制御の複雑化を抑制でき、十分な遅延量調整範囲を実現できる遅延回路、遅延制御装置、メモリ制御装置及び情報端末機器を提供することを目的とする。
　上記目的を達成するために、本発明の一形態に係る遅延回路は、入力信号を遅延させることにより遅延信号を生成する、直列に接続された第１遅延部及び第２遅延部を備え、前記第１遅延部は、第１信号伝達経路を有し、第１遅延制御信号に応じて、前記第１信号伝達経路のうち前記入力信号が伝達する信号伝達経路を切り替えることで、前記入力信号にあたえる第１遅延量を変更し、前記第２遅延部は、第２信号伝達経路を有し、前記入力信号が伝達する前記第２信号伝達経路を切り替えずに、第２遅延制御信号に応じて、前記入力信号にあたえる第２遅延量を変更する。
　この構成によれば、本発明の一形態に係る遅延回路は、遅延量を変更しても出力信号にノイズが発生しない第２遅延部を備える。これにより、本発明の一形態に係る遅延回路は、動作状態によらず、第２遅延部の遅延量を変更できるので、遅延素子の遅延量の更新頻度を増加できるとともに、制御の複雑化を抑制できる。さらに、本発明に一形態に係る遅延回路は、遅延量を変更した場合に出力信号にノイズが発生するが遅延調整の範囲が広い第１遅延部を備えることにより、十分な遅延量調整範囲を実現できる。
　また、前記第１遅延部は、前記第１遅延制御信号に応じて、前記第１信号伝達経路のうち前記入力信号が伝達する信号伝達経路を切り替えることで、当該信号伝達経路に直列に含まれるゲート素子の数を変更し、前記第２遅延部は、前記第２遅延制御信号に応じて、前記第２信号伝達経路に付加される容量の大きさを変更することで前記第２遅延時間を変更してもよい。
　また、本発明の一形態に係る遅延制御装置は、前記遅延回路と、前記第１遅延制御信号及び前記第２遅延制御信号を生成する遅延調整部と、前記遅延回路により生成された前記遅延信号を用いた処理を行う処理部とを備え、前記遅延調整部は、前記処理部が前記遅延信号を用いた処理を行わない無効期間に、前記第１遅延制御信号及び前記第２遅延制御信号を更新することにより、前記第１遅延量及び前記第２遅延量を更新し、前記処理部が前記遅延信号を用いた処理を行う有効期間に、前記第２遅延制御信号を更新することにより、前記第２遅延量を更新してもよい。
　この構成によれば、本発明の一形態に遅延制御装置は、無効期間において、広い遅延調整の範囲を実現できるとともに、有効期間においても遅延量の調整が可能となる。
　また、遅延調整部は、前記有効期間において、予め定められた一定時間間隔で前記第２遅延制御信号を更新してもよい。
　この構成によれば、本発明の一形態に遅延制御装置は、動作環境等の変化への追従の速度を調整することができる。
　また、前記遅延制御装置は、さらに、当該遅延制御装置の現在の動作環境における遅延量の指標を示す基準遅延量を検出する遅延検出部を備え、前記遅延調整部は、前記基準遅延量に応じて、前記第１遅延制御信号及び前記第２遅延制御信号を生成してもよい。
　この構成によれば、本発明の一形態に遅延制御装置は、動作環境に応じて、遅延量を最適に調整できる。
　また、前記遅延調整部は、前記有効期間において、新たに前記遅延検出部により検出された前記基準遅延量と、直前の、前記第２遅延制御信号を更新した際の前記基準遅延量との差分が予め定められた値より大きい場合、前記第２遅延制御信号を更新してもよい。
　この構成によれば、本発明の一形態に係る遅延制御装置は、遅延量の更新頻度を調整できる。
　また、前記遅延調整部は、前記有効期間において、新たに前記遅延検出部により検出された前記基準遅延量に応じて、新たな前記第１遅延制御信号及び新たな前記第２遅延制御信号を算出し、算出した前記新たな第１遅延制御信号が、現在の前記第１遅延制御信号と同じ場合、前記新たな第２遅延制御信号を前記第２遅延部に出力することにより、前記第２遅延量を更新し、算出した前記新たな第１遅延制御信号が、現在の前記第１遅延制御信号と異なる場合、前記第１遅延量及び前記第２遅延量を更新しなくてもよい。
　この構成によれば、本発明の一形態に係る遅延制御装置は、処理部の動作中に、遅延信号にノイズが発生することを防止できる。
　また、前記遅延調整部は、前記有効期間において、新たに前記遅延検出部により検出された前記基準遅延量に応じて、新たな前記第１遅延制御信号及び新たな前記第２遅延制御信号を算出し、算出した前記新たな第１遅延制御信号が、現在の前記第１遅延制御信号と同じ場合、前記新たな第２遅延制御信号を前記第２遅延部に出力することにより、前記第２遅延量を更新し、算出した前記新たな第１遅延制御信号が、現在の前記第１遅延制御信号と異なる場合、前記処理部が前記遅延信号を用いた処理を行わないように制御したうえで、前記第１遅延制御信号及び前記第２遅延制御信号を更新してもよい。
　この構成によれば、本発明の一形態に係る遅延制御装置は、さらに、遅延量の更新頻度を増加できる。
　また、前記遅延調整部は、前記有効期間において、算出した前記新たな第１遅延制御信号と、現在の前記第１遅延制御信号との差分が予め定められた値以上の場合、前記処理部が前記遅延信号を用いた処理を行わないように制御したうえで、前記第１遅延制御信号及び前記第２遅延制御信号を更新してもよい。
　この構成によれば、本発明の一形態に係る遅延制御装置は、処理部の処理を停止する頻度を低減できる。
　また、本発明の一形態に係るメモリ制御装置は、メモリからデータを読み出すメモリ制御装置であって、前記遅延制御装置を備え、前記入力信号は、前記メモリから出力されるストローブ信号であり、前記処理部は、前記遅延信号を用いて、前記メモリから出力されるデータを取り込んでもよい。
　この構成によれば、遅延素子の遅延量の更新頻度を増加できるとともに、制御の複雑化を抑制でき、十分な遅延量調整範囲を実現できるメモリ制御装置を実現できる。
　また、本発明の一形態に係る情報端末機器は、メモリと、前記メモリからデータを読み出す、前記メモリ制御装置とを備えてもよい。
　この構成によれば、遅延素子の遅延量の更新頻度を増加できるとともに、制御の複雑化を抑制でき、十分な遅延量調整範囲を実現できる情報端末機器を実現できる。
　なお、本発明は、このような遅延回路、遅延制御装置、メモリ制御装置及び情報端末機器として実現できるだけでなく、遅延制御装置及びメモリ制御装置に含まれる特徴的な手段をステップとする遅延制御方法及びメモリ制御方法として実現したり、そのような特徴的なステップをコンピュータに実行させるプログラムとして実現したりすることもできる。そして、そのようなプログラムは、ＣＤ－ＲＯＭ等の記録媒体及びインターネット等の伝送媒体を介して流通させることができるのは言うまでもない。
　さらに、本発明は、このような遅延回路、遅延制御装置、メモリ制御装置及び情報端末機器の機能の一部又は全てを実現する半導体集積回路（ＬＳＩ）として実現したりできる。
　以上より、本発明は、遅延素子の遅延量の更新頻度を増加できるとともに、制御の複雑化を抑制でき、十分な遅延量調整範囲を実現できる遅延回路、遅延制御装置、メモリ制御装置及び情報端末機器を提供できる。
図１は、本発明の実施の形態１に係るメモリシステムのブロック図である。 図２Ａは、本発明の実施の形態１に係る第１遅延部の回路図である。 図２Ｂは、本発明の実施の形態１に係る第２遅延部の回路図である。 図３は、本発明の実施の形態１に係る遅延量調整動作のフローチャートである。 図４は、本発明の実施の形態１に係るメモリ制御装置による動作例を示す図である。 図５は、本発明の実施の形態１に係るメモリ制御装置による動作例を示す図である。 図６は、本発明の実施の形態１に係る遅延量調整動作の変形例のフローチャートである。 図７は、本発明の実施の形態２に係るメモリシステムのブロック図である。 図８は、本発明の実施の形態２に係る遅延量調整動作のフローチャートである。 図９は、本発明の実施の形態２に係るメモリ制御装置による動作例を示す図である。 図１０は、本発明の実施の形態２に係る遅延量調整動作の変形例のフローチャートである。
　以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
　（実施の形態１）
　本発明の実施の形態１に係るメモリ制御装置は、信号が伝達する信号伝達経路を切り替えることで遅延量を変更する第１遅延部と、信号が伝達する信号伝達経路を切り替えずに遅延量を変更する第２遅延部とを備える。また、本発明の実施の形態１に係るメモリ制御装置は、動作中に第２遅延部の遅延量を更新することで、遅延量の更新頻度を増加できるとともに、制御の複雑化を抑制できる。また、本発明の実施の形態１に係るメモリ制御装置は、第１遅延部及び第２遅延部を併用することにより、十分な遅延量調整範囲を実現できる。
　図１は、本発明の実施の形態１に係るメモリシステム１０の構成を示すブロック図である。図１に示すメモリシステム１０は、メモリ制御装置１００（遅延制御装置）と、ＳＤＲＡＭ１０１とを含む。
　メモリ制御装置１００は、ＳＤＲＡＭ１０１へのデータの書き込み及び読み出しを行う。このメモリ制御装置１００は、遅延制御部１１０と、コマンド制御部１２０と、データ制御部１３０とを備える。
　データ制御部１３０は、ＳＤＲＡＭ１０１から出力されたリードデータ及びストローブ信号を取得する。また、データ制御部１３０は、ＳＤＲＡＭ１０１へ書き込むライトデータ及びストローブ信号をＳＤＲＡＭ１０１へ出力する。このデータ制御部１３０は、データ受信部１３４と、遅延回路１３１とを備える。
　遅延回路１３１は、入力信号であるストローブ信号ＤＱＳを遅延させることにより遅延信号１５３を生成する。この遅延回路１３１は、第１遅延部１３３と、第２遅延部１３２とを備える。
　第１遅延部１３３及び第２遅延部１３２は、ストローブ信号ＤＱＳを遅延させることにより遅延信号１５３を生成する。また、第１遅延部１３３と第２遅延部１３２とは直列に接続される。
　第１遅延部１３３は、第１信号伝達経路を有し、第１遅延制御値１５１（第１遅延制御信号）に応じて、第１信号伝達経路のうちストローブ信号ＤＱＳが伝達する信号伝達経路を切り替えることで、ストローブ信号ＤＱＳにあたえる第１遅延量を変更する。
　第２遅延部１３２は、第２信号伝達経路を有し、ストローブ信号ＤＱＳが伝達する第２信号伝達経路を切り替えずに、第２遅延制御値１５２（第２遅延制御信号）に応じて、ストローブ信号ＤＱＳにあたえる第２遅延量を変更する。
　図２Ａは、第１遅延部１３３の構成を示す回路図である。また、図２Ｂは、第２遅延部１３２の構成を示す回路図である。
　なお、ここでは、第１遅延部１３３がストローブ信号ＤＱＳを遅延させることにより、遅延信号１６０を生成し、その後、第２遅延部１３２が遅延信号１６０を遅延させることにより遅延信号１５３を生成する例を述べるが、第１遅延部１３３及び第２遅延部１３２がストローブ信号ＤＱＳに遅延をあたえる順序は任意でよい。つまり、第２遅延部１３２がストローブ信号ＤＱＳを遅延させることにより、遅延信号１６０を生成し、その後、第１遅延部１３３が遅延信号１６０を遅延させることにより遅延信号１５３を生成してもよい。
　図２Ａに示すように、第１遅延部１３３は、複数の第１遅延素子１４３を含む。各第１遅延素子１４３は、第１遅延制御値１５１に応じて信号伝達経路を切り替える構造になっている。　具体的には、各第１遅延素子１４３は、バッファ１４３ａと、セレクタ１４３ｂとを含む。また、複数の第１遅延素子１４３は直列に接続される。
　各バッファ１４３ａの出力端子は、次段のバッファ１４３ａの入力端子に接続されている。また、セレクタ１４３ｂの二つの入力端子には、次段のセレクタ１４３ｂの出力端子と、同じ段のバッファ１４３ａの出力端子とが接続されている。また、例えば、第１遅延制御値１５１に応じて、複数のセレクタ１４３ｂのうち、一つのセレクタ１４３ｂが同じ段のバッファ１４３ａの出力信号を選択し、それ以外のセレクタ１４３ｂが次段のセレクタ１４３ｂの出力信号を選択することにより、信号伝達経路が決定される。また、上記一つのセレクタ１４３ｂを切り替えることにより、信号伝達経路が切り替わる。これにより、第１遅延部１３３の遅延量が変更される。
　このように、第１遅延部１３３は、第１遅延制御値１５１の値に応じて、入力信号が通過する信号伝達経路に直列に含まれるゲート素子（バッファ１４３ａ）の数を変更することにより、入力端子から出力端子までの経路の遅延時間を変更することができる。
　また、第２遅延部１３２は、複数の第２遅延素子１４２を含む。各第２遅延素子１４２は、第２遅延制御値１５２に応じて信号伝達経路上の負荷容量の接続を切り替える構造になっている。
　具体的には、各第２遅延素子１４２は、バッファ１４２ａと、容量１４２ｂと、スイッチ１４２ｃとを含む。また、複数の第２遅延素子１４２は直列に接続される。
　各バッファ１４２ａの出力端子は、次段のバッファ１４２ａの入力端子に接続されている。また、各バッファ１４２ａの出力端子には、互いに直列に接続された容量１４２ｂ及びスイッチ１４２ｃが接続されている。よって、スイッチ１４２ｃがオンすることにより、信号伝達経路に容量１４２ｂが付加される。また、例えば、第２遅延制御値１５２に応じて、複数のスイッチ１４２ｃのうち、オンさせるスイッチ１４２ｃの数を変更することにより、信号伝達経路に付加させる容量１４２ｂの数を変更する。
　このように、第２遅延部１３２は、第２遅延制御値１５２の値に応じて、信号伝達経路に付加される容量の大きさを変更することにより、入力端子から出力端子までの経路の遅延時間を変更することができる。
　一般的に、第１遅延部１３３は、信号が各バッファを通過するのに要する遅延時間を調整単位として、遅延時間を変更することができる。また、第１遅延部１３３は、信号伝達の経路を切り替えるので、入力信号が変化している期間に第１遅延制御値１５１を変更すると出力信号にノイズがのる可能性がある。よって、入力信号の変化中に第１遅延制御値１５１を変更することができない。
　また、第２遅延部１３２は、付加する容量による信号変化速度の変化を遅延時間の変化として用いるため、変更できる遅延時間の単位は第１遅延素子１４３と比較して小さい。また、第２遅延部１３２は、信号伝達の経路を切り替えないので、入力信号が変化している期間でも第２遅延制御値１５２を変更することができる。
　また、ここでは、１つの例として、第２遅延素子１４２の遅延時間の４倍が第１遅延素子１４３の遅延時間と等しいとする。つまり、第１遅延制御値１５１と第２遅延制御値１５２との間で、互いに換算が可能なものとして説明する。
　なお、第１遅延部１３３及び第２遅延部１３２の構成は、図２Ａ及び図２Ｂに示す構成に限るものではない。例えば、上記構成において、バッファ１４２ａ及び１４３ａの代わりにインバータを用いてもよい。同様に、第１遅延素子１４３及び第２遅延素子１４２の構造も図２Ａ及び図２Ｂに示す構成に限るものではない。
　また、図１では、データ受信部１３４のみ記載しているが、データ制御部１３０は、さらに、ＳＤＲＡＭ１０１へデータを送信する（データを書き込む）回路、及びコマンド制御部１２０から送信されたコマンドを遅延させる遅延回路等を備えてもよい。例えば、この遅延回路は、遅延回路１３１と同等の構成をとることができる。
　コマンド制御部１２０は、コマンドを生成し、生成したコマンドをＳＤＲＡＭ１０１へ出力することにより、ＳＤＲＡＭ１０１を制御する。例えば、コマンド制御部１２０がリードコマンドを出力した場合、ＳＤＲＡＭ１０１は、リードデータをデータ信号ＤＱとして出力するとともに、ストローブ信号ＤＱＳを出力する。データ制御部１３０は、このストローブ信号ＤＱＳを用いて、データ信号ＤＱを受信する。
　また、データ制御部１３０がリードデータを受信する際、ストローブ信号ＤＱＳは、第１遅延部１３３及び第２遅延部１３２をそれぞれ通過することで遅延させられる。そして、当該遅延した遅延信号１５３がデータ受信部１３４で使用される。具体的には、データ受信部１３４は、遅延信号１５３の変化のタイミングで、データ信号ＤＱを取り込む。
　このとき、第１遅延部１３３及び第２遅延部１３２によりデータ信号ＤＱに付加される遅延時間は、遅延制御部１１０からそれぞれ出力される第１遅延制御値１５１及び第２遅延制御値１５２によって決められる。
　遅延制御部１１０は、遅延回路１３１の遅延量を制御する。この遅延制御部１１０は、遅延調整部１１１と、遅延計算部１１４と、ＭａｓｔｅｒＤＬＬ（Ｄｅｌａｙ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）１１５と、遅延設定部１１６とを備える。遅延調整部１１１は、遅延制御値生成部１１２と、遅延調整制御部１１３とを備える。
　ＭａｓｔｅｒＤＬＬ１１５（遅延検出部）は、メモリ制御装置１００の現在の動作環境（電源電圧、及び温度等）における遅延量の指標を示す基準遅延量を検出する。具体的には、ＭａｓｔｅｒＤＬＬ１１５は、基準遅延量として、クロック１周期に相当する遅延時間が第１遅延素子１４３いくつで実現できるかを常時検出する。また、ＭａｓｔｅｒＤＬＬ１１５は、検出した第１遅延素子１４３の数をロック値１５４として出力する。
　遅延設定部１１６は、例えば、外部より設定された遅延設定値１５５を保持する。この遅延設定値１５５は、遅延回路１３１でクロック１周期の何％分の遅延時間を実現したいかを示す。
　遅延計算部１１４は、ＭａｓｔｅｒＤＬＬ１１５により出力されたロック値１５４と、遅延設定部１１６に保持されている遅延設定値１５５とに基づき、要求遅延量１５６を算出し、算出した要求遅延量１５６を遅延調整部１１１へ出力する。具体的には、遅延計算部１１４は、ロック値１５４に遅延設定値１５５を乗算する。例えば、ロック値１５４が「１０１」であり、遅延設定値１５５が２５％であった場合は、遅延計算部１１４は、要求遅延量１５６として「２５．２５」を算出する。
　遅延調整部１１１は、要求遅延量１５６（ロック値１５４）に応じて、第１遅延制御値１５１及び第２遅延制御値１５２を生成する。
　また、遅延調整部１１１は、データ受信部１３４が動作していない期間であるリフレッシュ期間に、第１遅延制御値１５１及び第２遅延制御値１５２を更新することにより、第１遅延部１３３及び第２遅延部１３２の遅延量を更新する。さらに、遅延調整部１１１は、ＳＤＲＡＭ１０１からデータを読み出すデータ受信期間においても、第２遅延制御値１５２を更新することにより、第２遅延部１３２の遅延量を更新する。
　遅延調整制御部１１３は、コマンド制御部１２０から遅延更新許可信号１５７を受け取ると、遅延制御値生成部１１２に対して、遅延制御値生成指示１５８を出す。
　遅延制御値生成部１１２は、遅延制御値生成指示１５８を受けた場合、要求遅延量１５６に基づき、第１遅延制御値１５１及び第２遅延制御値１５２を生成し、生成した第１遅延制御値１５１及び第２遅延制御値１５２を遅延回路１３１へ出力する。上記の例のように、要求遅延量１５６が「２５．２５」の場合、遅延制御値生成部１１２は、第１遅延制御値１５１として「２５」を、第２遅延制御値１５２として「０．２５」を出力する。
　そして、第１遅延制御値１５１が「２５」の場合、第１遅延部１３３に含まれる複数のセレクタ１４３ｂのうち、２５番目の第１遅延素子１４３のセレクタ１４３ｂに「１」が入力され、それ以外の第１遅延素子１４３のセレクタ１４３ｂに「０」が入力される。これにより、第１遅延部１３３の入力端子から出力端子までの信号伝達経路に、２５個のバッファ１４３ａが直列に接続される。
　また、第２遅延制御値１５２が「０．２５」の場合、第２遅延部１３２に含まれる複数の第２遅延素子１４２のうち、１つ目の第２遅延素子１４２のみに容量１４２ｂが付加されて、それ以外の第２遅延素子１４２には容量１４２ｂが付加されないようにスイッチ１４２ｃが制御される。ここで、本実施の形態では、第１遅延素子１４３の遅延時間は、第２遅延素子１４２の４倍であるため、「０．２５」という値は第２遅延素子１４２の１つ分の遅延量に相当する。
　なお、上述した第１遅延制御値１５１及び第２遅延制御値１５２のフォーマットは一つの例であり、ここで説明した限りではない。例えば、第１遅延制御値１５１及び第２遅延制御値１５２は、各第１遅延素子１４３又は各第２遅延素子１４２に１ビットが対応する複数ビットで構成され、１ビットのみが有効になってもよい。また、第１遅延制御値１５１及び第２遅延制御値１５２は、複数ビットで構成され、有効になっているビットの数で値を示してもよい。
　また一般的に、コマンド制御部１２０は、データ受信部１３４が動作していない期間であるリフレッシュ期間、及び、メモリ制御装置１００からＳＤＲＡＭ１０１へデータを送信する期間であるデータ送信期間に遅延更新許可信号１５７を出力する。なお、データ送信部（図示せず）に対しても遅延回路１３１を用いる場合には、データ送信期間には遅延制御値の更新ができないため、コマンド制御部１２０は、リフレッシュ期間のみに遅延更新許可信号１５７を出力する。
　次に、図３を用いて、遅延調整部１１１の機能を説明する。
　図３は、メモリ制御装置１００による遅延量調整動作のフローチャートである。
　まず、メモリ制御装置１００は、通常動作を開始する（Ｓ１０１）。このとき、遅延調整制御部１１３は、遅延計算部１１４から受け取った要求遅延量１５６を保持している。
　次に、遅延調整制御部１１３は、遅延更新許可信号１５７がコマンド制御部１２０から出力されているか否かを確認する（Ｓ１０２）。
　遅延更新許可信号１５７が出力されている場合（Ｓ１０２でＹｅｓ）、遅延調整制御部１１３は、遅延制御値生成部１１２に遅延制御値生成指示１５８を出力する。遅延制御値生成指示１５８を受けた遅延制御値生成部１１２は、第１遅延制御値１５１及び第２遅延制御値１５２を生成し、生成した第１遅延制御値１５１及び第２遅延制御値１５２を遅延回路１３１へ出力する（Ｓ１０３）。
　一方、遅延更新許可信号１５７が出力されていない場合（Ｓ１０２でＮｏ）、次に、遅延調整制御部１１３は、現在遅延計算部１１４が出力している新たな要求遅延量１５６が、当該遅延調整制御部１１３が保持している要求遅延量１５６と異なっているか否かを判断する（Ｓ１０４）。
　新たな要求遅延量１５６が、当該遅延調整制御部１１３が保持している要求遅延量１５６と同じ場合（Ｓ１０４でＮｏ）、遅延調整制御部１１３は、再度、ステップＳ１０２以降の処理を行う。
　一方、新たな要求遅延量１５６が、当該遅延調整制御部１１３が保持している要求遅延量１５６と異なる場合（Ｓ１０４でＹｅｓ）、次に、遅延制御値生成部１１２は、新たな要求遅延量１５６を用いて第１遅延制御値１５１及び第２遅延制御値１５２を算出する（Ｓ１０５）。なお、ここでは、遅延制御値生成部１１２は、算出した新たな第１遅延制御値１５１及び第２遅延制御値１５２を、遅延回路１３１へまだ出力しない。
　次に、遅延制御値生成部１１２は、算出した新たな第１遅延制御値１５１が現在出力している第１遅延制御値１５１と異なるか否かを判断する（Ｓ１０６）。
　新たな第１遅延制御値１５１が現在出力している第１遅延制御値１５１と異なる場合（Ｓ１０６でＹｅｓ）、遅延調整制御部１１３は、第１遅延制御値１５１及び第２遅延制御値１５２を更新せず、次に、ステップＳ１０２以降の処理を行う。
　一方、新たな第１遅延制御値１５１が現在出力している第１遅延制御値１５１と同じ場合（Ｓ１０６でＮｏ）、言い換えると、新たな第１遅延制御値１５１が現在出力している第１遅延制御値１５１と同じであり、かつ、新たな第２遅延制御値１５２が現在出力している第２遅延制御値１５２と異なっている場合、遅延制御値生成部１１２は、新たな第２遅延制御値１５２を第２遅延部１３２へ出力する（Ｓ１０９）。
　ここでステップＳ１０３及びステップＳ１０５での計算例を示す。例えば、先に述べた通り、ロック値１５４が「１０１」であり、遅延設定値１５５が「２５％」であった場合は、要求遅延量１５６は「２５．２５」である。この場合は、第１遅延制御値１５１は「２５」であり、第２遅延制御値１５２は、「０．２５」である。
　これを受けて、第１遅延部１３３では、２５番目の第１遅延素子１４３のセレクタ１４３ｂのみに「１」が入力されることにより、バッファ１４３ａを２５個通過するように信号伝達経路が設定される。また、第２遅延部１３２では、１つ目の容量１４２ｂのみが有効になり、第１遅延素子１４３の４分の１の遅延量が設定される。
　次に、ロック値が「１０２」に変化した場合（Ｓ１０４でＹｅｓ）、ステップＳ１０５では、遅延計算部１１４は、値「２５．５０」の要求遅延量１５６を出力する。よって、遅延制御値生成部１１２は、値「２５」の第１遅延制御値１５１と、値「０．５０」の第２遅延制御値１５２とを新たに生成する。なお、この時点では、遅延制御値生成部１１２は、遅延回路１３１には、生成した第１遅延制御値１５１及び第２遅延制御値１５２をまだ出力しない。
　次に、遅延制御値生成部１１２は、第１遅延制御値１５１が「２５」のままであり、元の値から変更がないことが確認し（Ｓ１０６でＮｏ）、値「０．５」に更新した第２遅延制御値１５２を第２遅延部１３２へ出力する。これにより、第２遅延部１３２では、１つ目と２つ目の２つの容量１４２ｂが有効になる。よって、第２遅延部１３２に第１遅延素子１４３の２分の１の遅延量が設定される。
　また、例えば、ロック値１５４が「１０５」になった場合は、第１遅延制御値１５１は「２６」、第２遅延制御値１５２は「０．２５」となる。よって、第１遅延制御値１５１が元の値「２５」から変更されるので（Ｓ１０６でＹｅｓ）、遅延制御値の更新は行なわず、ステップＳ１０２以降の処理が再度行われる。
　以上のように、本発明の実施の形態１に係るメモリ制御装置１００は、遅延更新許可信号１５７が出力されていない場合（リフレッシュ期間以外）であっても、第１遅延制御値１５１が更新されない場合には、第２遅延部１３２の遅延量を更新する。ここで、第２遅延部１３２は、遅延量を変化させても出力信号にノイズが発生しにくい回路構成である。よって、本発明の実施の形態１に係るメモリ制御装置１００は、ノイズを発生させることなく遅延量の更新頻度を増加できる。
　これにより、本発明の実施の形態１に係るメモリ制御装置１００は、データ転送を停止することなく、システムのアプリケーションの動作中にも遅延量の調整を行うことができる。よって、本発明の実施の形態１に係るメモリ制御装置１００は、リアルタイム性を必要とするアプリケーションの実行へ影響することなく、高速なデータ転送を安定して行うためのタイミング調整を高精度で行うことができる。
　さらに、本発明の実施の形態１に係るメモリ制御装置１００は、遅延量を変更した場合に出力信号にノイズが発生するが遅延調整の範囲が広い第１遅延部１３３を備えることにより、十分な遅延量調整範囲を実現できる。
　次に、図４を用いて実際に遅延制御値及び遅延時間がどのように変化するかを説明する。
　図４では、電圧が時間とともに上昇する場合の例を記載している。電圧が上昇すると、バッファ１つあたりの遅延時間は小さくなるため、ロック値１５４は大きくなる。このロック値１５４の変化を（Ａ）で示している。また、これに対する要求遅延量１５６を（Ｂ）で示している。また、要求遅延量１５６は各時点でのロック値１５４を反映させた値であるため、各時点での理想的な遅延制御値と同等の値になる。この遅延制御値に対応する遅延時間を（Ｅ）で示している。また（Ｃ）は従来手法である遅延更新許可信号１５７が出力されているときのみに遅延制御値を変更する場合の遅延制御値の変化を示す。また、そのときの遅延時間の変化を（Ｆ）で示す。以下、本発明での遅延制御値の変化（Ｄ）と、そのときの遅延時間の変化（Ｇ）とを合わせて説明する。
　まず、時刻ｔ１において遅延更新許可信号１５７が出力される。これにより、第１遅延制御値１５１及び第２遅延制御値１５２ともに更新される。よって、従来手法の遅延制御値（Ｃ）、及び本発明の遅延制御値（Ｄ）はともに理想的な遅延制御値（Ｂ）と一致する。この処理は、図３に示すステップＳ１０２～Ｓ１０３の処理に対応する。
　次に、時刻ｔ１から時刻ｔ２までの間は、遅延更新許可信号１５７が出力されていない期間である。このとき従来手法では遅延制御値は更新されずに一定値を取る。これに対して、本発明では図３で示したフローに従うため、第２遅延部１３２が調整可能な遅延量分の遅延制御値までは、遅延制御値が変化する。つまりこの間は理想的な遅延制御値（Ｂ）と本発明の遅延制御値（Ｄ）とが一致する。また、この処理は、図３に示すステップＳ１０４～Ｓ１０７の処理に対応する。
　次に、時刻ｔ２では、理想的な遅延制御値（Ｂ）が、第２遅延部１３２が調整可能な遅延量分の遅延制御値に達する。言い換えると、第１遅延部１３３の遅延量の変更が必要になる。よって、メモリ制御装置１００は、遅延制御値の更新を停止する。これにより、遅延制御値は一定値を取る。そのため時刻ｔ２から時刻ｔ３までの間のみ理想的な遅延制御値（Ｂ）と本発明の遅延制御値（Ｄ）とが異なる。この処理は、図３に示すステップＳ１０４～Ｓ１０６でＹｅｓの場合の処理に対応する。
　次に、時刻ｔ３では、次の遅延更新許可信号１５７が出力され、従来手法の遅延制御値（Ｃ）、及び本発明の遅延制御値（Ｄ）はともに理想的な遅延制御値（Ｂ）と一致する。この処理は、図３に示すステップＳ１０２～Ｓ１０３の処理に対応する。
　また、時刻ｔ３から時刻ｔ４の間も時刻ｔ１から時刻ｔ３と同様の処理が繰り返される。
　以上の処理を繰り返すことにより、電圧が時間とともに上がっていく変化の場合に、本発明に係るメモリ制御装置１００は、従来手法と比較して、理想的な遅延量に近い状態に遅延回路１３１の遅延量を制御することができる。よって、本発明に係るメモリ制御装置１００は、従来手法に比べて、高速データ送受信時の安定性を向上できる。
　また、図５は、電圧が時間とともに下がっていく場合の、メモリ制御装置１００の動作例を示す図である。なお、詳細動作は図４の場合と同様であるので説明は省略する。
　以上より、本発明の実施の形態１に係るメモリ制御装置１００は、電圧が時間とともに変化する場合でも、遅延回路１３１での遅延量を理想的な遅延量に追従させることができる。これにより、メモリ制御装置１００は、より安定した高速データ転送を実現できる。
　なお、ここでは、電圧が時間とともに変化する場合を例に説明したが、温度などその他の要因によってロック値１５４が変化する場合も同様である。
　また、第２遅延部１３２に含まれる第２遅延素子１４２の数を多くしたり、図３のステップＳ１０３で決定する第２遅延制御値１５２にオフセット値を設けることで、図４に示す時刻ｔ２から時間ｔ３のような状態が起こらないようにしたり、理想的な遅延量に追従できる幅を広くしたりすることができる。また、遅延制御値が増加する方向のみに追従可能にしたり、減少する方向のみに追従可能にしたりといった決め方も可能である。また、逆に追従できる遅延量に制限を加えることで、第２遅延部１３２を構成する第２遅延素子１４２の数を少なく抑えることができる。
　また、図３に示すステップＳ１０４で、ロック値１５４の変化を即時に確認せずに、一定時間間隔で、ロック値１５４の変化を確認してもよい。つまり、遅延調整部１１１は、遅延更新許可信号１５７が出力されていない場合（Ｓ１０２でＮｏ）において、予め定められた一定時間間隔で第２遅延制御値１５２を更新してもよい。このように、判定処理に時間的な余裕を持たせることで、ロック値１５４の変化への追従の速度を調整することができる。
　また、一定期間ごとに、ロック値１５４の変化を確認するというやり方には限らず、新しい要求遅延量１５６と保持している要求遅延量１５６との差分が一定値以上になったらステップＳ１０５を実施するなどの方法も可能である。
　図６は、この場合のメモリ制御装置１００による遅延量調整動作のフローチャートである。なお、図６の処理は、図３に示す処理に対して、ステップＳ１１４の処理が、ステップＳ１０４の処理と異なる。具体的には、ステップＳ１１４において、遅延調整制御部１１３は、現在遅延計算部１１４が出力している新たな要求遅延量１５６と、当該遅延調整制御部１１３が保持している要求遅延量１５６との差分が予め定められた値以上であるか否かを判断する。新たな要求遅延量１５６と、当該遅延調整制御部１１３が保持している要求遅延量１５６との差分が予め定められた値未満の場合（Ｓ１１４でＮｏ）、遅延調整制御部１１３は、再度、ステップＳ１０２以降の処理を行う。
　一方、新たな要求遅延量１５６と、当該遅延調整制御部１１３が保持している要求遅延量１５６との差分が予め定められた値以上の場合（Ｓ１１４でＹｅｓ）、次に、遅延制御値生成部１１２は、新しい要求遅延量１５６を用いて第１遅延制御値１５１及び第２遅延制御値１５２を生成する（Ｓ１０５）。
　また、以上で説明したメモリ制御装置１００は、ＳＤＲＡＭ１０１に接続されるメモリ制御装置１００に限らず、他の種類のメモリに接続されるメモリ制御装置にも適用できる。また、本発明は、実装されるボード及びパッケージにも依存しない。
　また、上記説明では、本発明に係る遅延回路１３１及び遅延制御部１１０をメモリ制御に適用した例を述べたが、メモリ制御以外に適用してもよい。つまり、本発明は、遅延制御を行なう遅延制御装置に適用できる。例えば、データ送受信を行う回路など、高精度な遅延制御が必要な場合に、本発明を適用することができる。また、このような遅延制御装置では、上述したデータ受信部１３４は、遅延回路１３１により生成された遅延信号１５３を用いた処理を行う処理部と置き換え可能であり、上記リフレッシュ期間は、当該処理部が遅延信号１５３を用いた処理を行わない無効期間と置き換え可能であり、上記データ受信期間は、当該処理部が遅延信号１５３を用いた処理を行う有効期間と置き換え可能である。
　（実施の形態２）
　本発明の実施の形態２では、上述した実施の形態１に係るメモリ制御装置１００の変形例について説明する。
　図７は、本発明の実施の形態２に係るメモリシステム２０の構成を示すブロック図である。なお、図７において、図１と同様の要素には同一の符号を付しており、以下では、主に、実施の形態１との相違点を説明する。
　図７に示すメモリシステム２０は、図１に示すメモリシステム１０に対して、メモリ制御装置２００が備えるコマンド制御部２２０及び遅延調整制御部２１３の機能が、メモリ制御装置１００が備えるコマンド制御部１２０及び遅延調整制御部１１３の機能と異なる。
　具体的には、遅延調整制御部２１３は、さらに、コマンド制御部２２０への遅延更新要求２５９を出力する。
　以下、図８を用いて遅延調整部１１１の動作を説明する。
　図８は、メモリ制御装置２００による遅延量調整動作のフローチャートである。なお、ステップＳ１０６でＹｅｓの場合の処理が図３と異なり、それ以外の処理は、図３と同様である。
　新たな第１遅延制御値１５１が現在出力している第１遅延制御値１５１と異なる場合（Ｓ１０６でＹｅｓ）遅延調整制御部２１３は、コマンド制御部２２０へ遅延更新要求２５９を出力する（Ｓ２０８）。コマンド制御部２２０は、遅延更新要求２５９を受け取った場合、現在処理しているコマンド処理を停止させ、その後、遅延更新許可信号１５７を出力する。
　よって、遅延調整制御部２１３は、遅延更新許可信号１５７を受け取り（Ｓ１０２でＹｅｓ）、第１遅延制御値１５１及び第２遅延制御値１５２を更新する（Ｓ１０３）。
　以上により、本発明の実施の形態２に係るメモリ制御装置２００は、実施の形態１に係るメモリ制御装置１００の機能に加え、さらに、遅延更新許可信号１５７が出力されていない場合（リフレッシュ期間以外）において、第１遅延制御値１５１が更新される場合には、コマンド処理を停止したうえで、遅延量を更新できる。よって、本発明の実施の形態２に係るメモリ制御装置２００は、遅延量の更新頻度をさらに増加できる。
　次に、図９を用いて実際に遅延制御値及び遅延時間がどのように変化するかを説明する。
　図９は、電圧が時間とともに上がっていく場合のメモリ制御装置２００の動作例を示す図である。なお、図９に示す（Ａ）～（Ｇ）は図４と同様である。
　時刻ｔ２で、第２遅延部１３２が調整可能な遅延量分の遅延制御値に達した場合、図８に示すステップＳ２０８の処理が行われ、遅延調整制御部２１３から遅延更新要求２５９が出力される。次に、コマンド制御部２２０は、遅延更新要求２５９を受けて、遅延更新許可信号１５７を、時刻ｔ５で出力する。これにより、図８に示すステップＳ１０２～Ｓ１０３の処理により、理想的な遅延制御値（Ｂ）と本発明の遅延制御値（Ｄ）は一致する。
　なお、ここでは電圧が時間とともに上がっていく場合の動作例を示したが、下がっていく場合も同様である。また、電圧が変化する場合だけでなく、温度など他の要因によって変化する場合も同様である。
　以上により、本発明の実施の形態２に係るメモリ制御装置２００は、遅延更新要求２５９により遅延更新許可信号１５７を強制的に出力させることで、遅延値を、より理想的な遅延値へ追従させることが可能になる。
　なお、ステップＳ１０６の条件判定において、第１遅延制御値１５１が異なる場合に、即時にステップＳ２０９を実行するという方法には限らず、以下の方法を用いてもよい。
　図１０は、メモリ制御装置２００による遅延量調整動作の変形例のフローチャートである。なお、図１０の処理は、図８に示す処理に対して、ステップＳ２０９の処理が追加されている。
　具体的には、ステップＳ１０５で算出した新たな第１遅延制御値１５１が現在出力している第１遅延制御値１５１と異なる場合（Ｓ１０６でＹｅｓ）、次に、遅延調整制御部１１３は、ステップＳ１０５で算出した新たな第１遅延制御値１５１と、現在の第１遅延制御値１５１との差分が予め定められた値以上であるか否かを判定する（Ｓ２０９）。新たな第１遅延制御値１５１と、現在の第１遅延制御値１５１との差分が予め定められた値未満の場合（Ｓ２０９でＮｏ）、遅延調整部１１１は、第１遅延制御値１５１及び第２遅延制御値１５２の更新を行なわず、次に、ステップＳ１０２以降の処理を行う。
　一方、新たな第１遅延制御値１５１と、現在の第１遅延制御値１５１との差分が予め定められた値以上の場合（Ｓ２０９でＹｅｓ）、次に、遅延調整制御部２１３は、コマンド制御部２２０へ遅延更新要求２５９を出力する（Ｓ２０８）。
　これにより、遅延更新要求２５９を出力する頻度を抑えることができる。
　また、遅延更新要求２５９が出力された場合に、コマンド制御部２２０は、リフレッシュコマンドを発行しつつ、遅延更新許可信号１５７を出力することも可能である。もしくは、データ制御部１３０が、データ送信部とデータ受信部とを備える場合は、データ送信部への遅延更新許可信号１５７と、データ受信部への遅延更新許可信号１５７とを分けて、遅延調整部１１１がそれぞれ別のタイミングでデータ送信部に対する遅延調整と、データ受信部に対する遅延調整とを制御することも可能である。
　また、上記では、ソースシンクロナス方式でのデータ転送を例に挙げた説明を行ったが、本発明はこれに限定するものではなく、遅延量の調整が必要なシステムすべてに当てはめることができる。
　また、上記実施の形態１～２に係るメモリシステム１０及び２０に含まれる各処理部は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。
　また、集積回路化はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
　また、本発明の実施の形態１～２に係るメモリシステム１０及び２０の機能の一部を、ＣＰＵ等のプロセッサがプログラムを実行することにより実現してもよい。
　さらに、本発明は上記プログラムであってもよいし、上記プログラムが記録された記録媒体であってもよい。また、上記プログラムは、インターネット等の伝送媒体を介して流通させることができるのは言うまでもない。
　また、上記実施の形態１～２に係るメモリシステム及びその変形例の機能のうち少なくとも一部を組み合わせてもよい。
　また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。さらに、ハイ／ロー（「１」／「０」）により表される論理レベル又はオン／オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。
　また、本発明は、上記メモリシステムとして実現できるだけなく、メモリシステムに含まれるメモリ制御装置、又は遅延回路として実現してもよい。また、本発明は、当該メモリシステムを含む情報端末機器等として実現してもよい。
　また、上記で説明したステップが実行される順序は、本発明を具体的に説明するために例示するためのものであり、上記以外の順序であってもよい。また、上記ステップの一部が、他のステップと同時（並列）に実行されてもよい。
　更に、本発明の主旨を逸脱しない限り、本実施の形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本発明に含まれる。
　以上説明してきた通り、本発明は、遅延回路、遅延制御装置、メモリ制御装置及びメモリシステムに適用できる。また、本発明は、メモリシステムを含む、携帯電話機器、パーソナルコンピュータ、及び携帯情報端末等の情報端末機器に適用できる。
　１０、２０　メモリシステム
　１００、２００　メモリ制御装置
　１０１　ＳＤＲＡＭ
　１１０　遅延制御部
　１１１　遅延調整部
　１１２　遅延制御値生成部
　１１３、２１３　遅延調整制御部
　１１４　遅延計算部
　１１５　ＭａｓｔｅｒＤＬＬ
　１１６　遅延設定部
　１２０、２２０　コマンド制御部
　１３０　データ制御部
　１３１　遅延回路
　１３２　第２遅延部
　１３３　第１遅延部
　１３４　データ受信部
　１４２　第２遅延素子
　１４２ａ、１４３ａ　バッファ
　１４２ｂ　容量
　１４２ｃ　スイッチ
　１４３　第１遅延素子
　１４３ｂ　セレクタ
　１５１　第１遅延制御値
　１５２　第２遅延制御値
　１５３、１６０　遅延信号
　１５４　ロック値
　１５５　遅延設定値
　１５６　要求遅延量
　１５７　遅延更新許可信号
　１５８　遅延制御値生成指示
　２５９　遅延更新要求

Claims (11)

  1. 　入力信号を遅延させることにより遅延信号を生成する、直列に接続された第１遅延部及び第２遅延部を備え、
    　前記第１遅延部は、第１信号伝達経路を有し、第１遅延制御信号に応じて、前記第１信号伝達経路のうち前記入力信号が伝達する信号伝達経路を切り替えることで、前記入力信号にあたえる第１遅延量を変更し、
    　前記第２遅延部は、第２信号伝達経路を有し、前記入力信号が伝達する前記第２信号伝達経路を切り替えずに、第２遅延制御信号に応じて、前記入力信号にあたえる第２遅延量を変更する
    　遅延回路。
  2. 　前記第１遅延部は、前記第１遅延制御信号に応じて、前記第１信号伝達経路のうち前記入力信号が伝達する信号伝達経路を切り替えることで、当該信号伝達経路に直列に含まれるゲート素子の数を変更し、
    　前記第２遅延部は、前記第２遅延制御信号に応じて、前記第２信号伝達経路に付加される容量の大きさを変更することで前記第２遅延時間を変更する
    　請求項１記載の遅延回路。
  3. 　請求項１記載の前記遅延回路と、
    　前記第１遅延制御信号及び前記第２遅延制御信号を生成する遅延調整部と、
    　前記遅延回路により生成された前記遅延信号を用いた処理を行う処理部とを備え、
    　前記遅延調整部は、
    　前記処理部が前記遅延信号を用いた処理を行わない無効期間に、前記第１遅延制御信号及び前記第２遅延制御信号を更新することにより、前記第１遅延量及び前記第２遅延量を更新し、
    　前記処理部が前記遅延信号を用いた処理を行う有効期間に、前記第２遅延制御信号を更新することにより、前記第２遅延量を更新する
    　遅延制御装置。
  4. 　遅延調整部は、前記有効期間において、予め定められた一定時間間隔で前記第２遅延制御信号を更新する
    　請求項３記載の遅延制御装置。
  5. 　前記遅延制御装置は、さらに、
    　当該遅延制御装置の現在の動作環境における遅延量の指標を示す基準遅延量を検出する遅延検出部を備え、
    　前記遅延調整部は、前記基準遅延量に応じて、前記第１遅延制御信号及び前記第２遅延制御信号を生成する
    　請求項３記載の遅延制御装置。
  6. 　前記遅延調整部は、前記有効期間において、新たに前記遅延検出部により検出された前記基準遅延量と、直前の、前記第２遅延制御信号を更新した際の前記基準遅延量との差分が予め定められた値より大きい場合、前記第２遅延制御信号を更新する
    　請求項５記載の遅延制御装置。
  7. 　前記遅延調整部は、前記有効期間において、
    　新たに前記遅延検出部により検出された前記基準遅延量に応じて、新たな前記第１遅延制御信号及び新たな前記第２遅延制御信号を算出し、
    　算出した前記新たな第１遅延制御信号が、現在の前記第１遅延制御信号と同じ場合、前記新たな第２遅延制御信号を前記第２遅延部に出力することにより、前記第２遅延量を更新し、
    　算出した前記新たな第１遅延制御信号が、現在の前記第１遅延制御信号と異なる場合、前記第１遅延量及び前記第２遅延量を更新しない
    　請求項５記載の遅延制御装置。
  8. 　前記遅延調整部は、前記有効期間において、
    　新たに前記遅延検出部により検出された前記基準遅延量に応じて、新たな前記第１遅延制御信号及び新たな前記第２遅延制御信号を算出し、
    　算出した前記新たな第１遅延制御信号が、現在の前記第１遅延制御信号と同じ場合、前記新たな第２遅延制御信号を前記第２遅延部に出力することにより、前記第２遅延量を更新し、
    　算出した前記新たな第１遅延制御信号が、現在の前記第１遅延制御信号と異なる場合、前記処理部が前記遅延信号を用いた処理を行わないように制御したうえで、前記第１遅延制御信号及び前記第２遅延制御信号を更新する
    　請求項５記載の遅延制御装置。
  9. 　前記遅延調整部は、前記有効期間において、算出した前記新たな第１遅延制御信号と、現在の前記第１遅延制御信号との差分が予め定められた値以上の場合、前記処理部が前記遅延信号を用いた処理を行わないように制御したうえで、前記第１遅延制御信号及び前記第２遅延制御信号を更新する
    　請求項８記載の遅延制御装置。
  10. 　メモリからデータを読み出すメモリ制御装置であって、
    　請求項５記載の前記遅延制御装置を備え、
    　前記入力信号は、前記メモリから出力されるストローブ信号であり、
    　前記処理部は、前記遅延信号を用いて、前記メモリから出力されるデータを取り込む
    　メモリ制御装置。
  11. 　メモリと、
    　前記メモリからデータを読み出す、請求項１０記載の前記メモリ制御装置とを備える
    　情報端末機器。
PCT/JP2011/005884 2010-11-01 2011-10-20 遅延回路、遅延制御装置、メモリ制御装置及び情報端末機器 WO2012060066A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2011800505320A CN103168420A (zh) 2010-11-01 2011-10-20 延迟电路、延迟控制装置、存储器控制装置以及信息终端设备
US13/845,510 US8842485B2 (en) 2010-11-01 2013-03-18 Delay circuit, delay controller, memory controller, and information terminal

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010245714A JP2012100058A (ja) 2010-11-01 2010-11-01 遅延回路、遅延制御装置、メモリ制御装置及び情報端末機器
JP2010-245714 2010-11-01

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/845,510 Continuation US8842485B2 (en) 2010-11-01 2013-03-18 Delay circuit, delay controller, memory controller, and information terminal

Publications (1)

Publication Number Publication Date
WO2012060066A1 true WO2012060066A1 (ja) 2012-05-10

Family

ID=46024194

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/005884 WO2012060066A1 (ja) 2010-11-01 2011-10-20 遅延回路、遅延制御装置、メモリ制御装置及び情報端末機器

Country Status (4)

Country Link
US (1) US8842485B2 (ja)
JP (1) JP2012100058A (ja)
CN (1) CN103168420A (ja)
WO (1) WO2012060066A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6179206B2 (ja) * 2013-06-11 2017-08-16 株式会社リコー メモリ制御装置
US10785144B2 (en) * 2016-12-30 2020-09-22 Equinix, Inc. Latency equalization
KR20220074348A (ko) * 2020-11-27 2022-06-03 에스케이하이닉스 주식회사 미세 딜레이 셀 및 이를 포함하는 딜레이 회로
CN112291120B (zh) * 2020-12-29 2021-06-15 苏州裕太微电子有限公司 一种延时线结构及其时延抖动的校正方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0946195A (ja) * 1995-07-26 1997-02-14 Advantest Corp 可変遅延回路
JPH10135801A (ja) * 1996-10-30 1998-05-22 Rhythm Watch Co Ltd 遅延回路及び信号遅延用集積回路
JP2000165216A (ja) * 1998-11-27 2000-06-16 Nec Ic Microcomput Syst Ltd 可変遅延回路およびその遅延時間設定方法
JP2005056334A (ja) * 2003-08-07 2005-03-03 Ricoh Co Ltd 同期式メモリからのデータ取込み回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3690899B2 (ja) 1997-05-30 2005-08-31 富士通株式会社 クロック発生回路及び半導体装置
US5963074A (en) * 1997-06-18 1999-10-05 Credence Systems Corporation Programmable delay circuit having calibratable delays
JP3439670B2 (ja) * 1998-10-15 2003-08-25 富士通株式会社 階層型ｄｌｌ回路を利用したタイミングクロック発生回路
US6795931B1 (en) * 1999-09-30 2004-09-21 Micron Technology, Inc. Method and apparatus for an adjustable delay circuit having arranged serially coarse stages received by a fine delay stage
US6665230B1 (en) 2001-09-14 2003-12-16 Denali Software, Inc. Programmable delay compensation circuit
JP4450586B2 (ja) 2003-09-03 2010-04-14 株式会社ルネサステクノロジ 半導体集積回路
US6914492B2 (en) * 2003-09-25 2005-07-05 Lsi Logic Corporation Digital programmable delay scheme with automatic calibration
US7366862B2 (en) 2004-11-12 2008-04-29 Lsi Logic Corporation Method and apparatus for self-adjusting input delay in DDR-based memory systems
JP2006172641A (ja) 2004-12-17 2006-06-29 Toshiba Corp 半導体回路およびその動作方法および遅延量制御回路システム
CN101110582B (zh) * 2006-07-17 2010-05-12 凌阳科技股份有限公司 延迟控制电路
US7433262B2 (en) * 2006-08-22 2008-10-07 Atmel Corporation Circuits to delay a signal from DDR-SDRAM memory device including an automatic phase error correction
US7669072B2 (en) * 2007-01-30 2010-02-23 Atmel Corporation Clock circuitry architecture to improve electro-magnetic compatibility and optimize peak of currents in micro-controller
US8593191B1 (en) * 2013-03-01 2013-11-26 Laurence H. Cooke Aligning multiple chip input signals using digital phase lock loops

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0946195A (ja) * 1995-07-26 1997-02-14 Advantest Corp 可変遅延回路
JPH10135801A (ja) * 1996-10-30 1998-05-22 Rhythm Watch Co Ltd 遅延回路及び信号遅延用集積回路
JP2000165216A (ja) * 1998-11-27 2000-06-16 Nec Ic Microcomput Syst Ltd 可変遅延回路およびその遅延時間設定方法
JP2005056334A (ja) * 2003-08-07 2005-03-03 Ricoh Co Ltd 同期式メモリからのデータ取込み回路

Also Published As

Publication number Publication date
US20130219115A1 (en) 2013-08-22
US8842485B2 (en) 2014-09-23
JP2012100058A (ja) 2012-05-24
CN103168420A (zh) 2013-06-19

Similar Documents

Publication Publication Date Title
CN106936421B (zh) 半导体装置
JP3922765B2 (ja) 半導体装置システム及び半導体装置
JP2007200542A (ja) 半導体メモリ装置を装着したメモリモジュールを有するシステム
KR102473661B1 (ko) 듀티 사이클을 조절하는 메모리 장치 및 이를 포함하는 메모리 시스템
US11099774B2 (en) Command address input buffer bias current reduction
JP4959264B2 (ja) メモリ制御装置
JP2009004032A (ja) 半導体メモリ装置、半導体メモリ装置の動作方法
US8514639B2 (en) Semiconductor memory device and method for operating the same
KR20080112944A (ko) 반도체 메모리 장치, 반도체 메모리 장치의 동작 방법
WO2012060066A1 (ja) 遅延回路、遅延制御装置、メモリ制御装置及び情報端末機器
JP7338685B2 (ja) 可変遅延回路および半導体集積回路
US11302402B2 (en) Semiconductor integrated circuit, memory controller, and memory system
CN110782929B (zh) 每个通路的占空比校正
US20080043545A1 (en) Multiple Data Rate Ram Memory Controller
JP5113433B2 (ja) メモリコントローラ
CN116662227A (zh) 与时钟同步有关的存储系统
JP5188119B2 (ja) メモリコントローラ
US9128511B2 (en) Semiconductor device and operation method thereof
JP5072317B2 (ja) メモリコントローラ
JP2008225775A (ja) メモリ制御装置
JP4536736B2 (ja) 半導体装置システム及び半導体装置
KR20120076406A (ko) 내부클럭 생성회로
US9019776B2 (en) Memory access circuit for double data/single data rate applications
CN117524277A (zh) 存储器模块、其训练方法和存储器系统
JP2005293013A (ja) メモリ制御装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11837720

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11837720

Country of ref document: EP

Kind code of ref document: A1