[go: up one dir, main page]

WO2012005237A1 - 炭化珪素基板、半導体装置およびｓｏｉウエハ - Google Patents

炭化珪素基板、半導体装置およびｓｏｉウエハ Download PDF

Info

Publication number
WO2012005237A1
WO2012005237A1 PCT/JP2011/065342 JP2011065342W WO2012005237A1 WO 2012005237 A1 WO2012005237 A1 WO 2012005237A1 JP 2011065342 W JP2011065342 W JP 2011065342W WO 2012005237 A1 WO2012005237 A1 WO 2012005237A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
layer
carbide substrate
carbide layer
thermal conductivity
Prior art date
Application number
PCT/JP2011/065342
Other languages
English (en)
French (fr)
Inventor
川本　聡
将基 中村
Original Assignee
三井造船株式会社
株式会社アドマップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三井造船株式会社, 株式会社アドマップ filed Critical 三井造船株式会社
Priority to US13/808,556 priority Critical patent/US8507922B2/en
Priority to EP11803571.6A priority patent/EP2592650B1/en
Priority to KR1020127033927A priority patent/KR101261898B1/ko
Priority to CN2011800323572A priority patent/CN103003937A/zh
Publication of WO2012005237A1 publication Critical patent/WO2012005237A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a silicon carbide substrate, a semiconductor device, and an SOI wafer, and more particularly, to a silicon carbide substrate for mounting a semiconductor element that operates in a high frequency region, and a semiconductor device and an SOI wafer using the silicon carbide substrate.
  • Patent Document 1 discloses a silicon carbide substrate made of polycrystalline silicon carbide in which loss in a high frequency region is reduced by performing heat treatment or the like.
  • the silicon layer is utilized by mounting a semiconductor element on the surface of the silicon carbide substrate or after forming a silicon layer on the silicon carbide substrate via an insulating film. By forming the element, a semiconductor device with low high-frequency loss can be manufactured.
  • the silicon carbide substrate disclosed in Patent Document 1 does not have a high thermal conductivity, there is a possibility that heat cannot be sufficiently radiated when a semiconductor element having a large calorific value is mounted.
  • the silicon carbide substrate disclosed in Patent Document 1 has high insulation, as described above, since the thermal conductivity is not high, both insulation and thermal conductivity are provided. It was not suitable when excellent properties were required.
  • a first silicon carbide substrate according to the present invention includes a first layer made of polycrystalline silicon carbide, and a second layer made of polycrystalline silicon carbide formed on the surface of the first layer,
  • the second layer has a smaller high-frequency loss than the first layer, and the first layer has a higher thermal conductivity than the second layer.
  • the high-frequency loss at a frequency of 20 GHz on the surface side of the second layer is 2 dB / mm or less, and the thermal conductivity is 200 W / mK or more.
  • the second layer preferably has a thickness of 20% or less of the total thickness of the silicon carbide substrate and 10 ⁇ m or more.
  • a second silicon carbide substrate includes a first layer made of polycrystalline silicon carbide, and a second layer made of polycrystalline silicon carbide formed on the surface of the first layer,
  • the second layer has a larger specific resistance than the first layer
  • the first layer has a larger thermal conductivity than the second layer.
  • the specific resistance on the surface side of the second layer is 10 4 ⁇ cm or more
  • the thermal conductivity is 200 W / mK or more.
  • the first layer is formed by a CVD method in an atmosphere containing nitrogen
  • the second layer is a CVD method in an atmosphere not containing nitrogen. Can be formed.
  • a semiconductor device includes the above-described silicon carbide substrate and a semiconductor element bonded onto the surface of the second layer of the silicon carbide substrate.
  • An SOI wafer according to the present invention includes the silicon carbide substrate described above, an insulating layer formed on the surface of the second layer of the silicon carbide substrate, and a silicon layer formed on the surface of the insulating layer. It is a thing.
  • the first layer and the second layer each made of polycrystalline silicon carbide are provided, the second layer has a high frequency loss smaller than that of the first layer, and the first layer has the first layer Since it has a thermal conductivity larger than that of the second layer, a silicon carbide substrate having a low high-frequency loss and excellent heat dissipation can be obtained.
  • FIG. 6 is a cross-sectional view showing a semiconductor device according to a second embodiment. 6 is a cross-sectional view showing an SOI wafer according to a third embodiment.
  • FIG. 1 shows silicon carbide substrate S according to the first embodiment.
  • Silicon carbide substrate S has a two-layer structure composed of first silicon carbide layer 1 having a thickness D1 and second silicon carbide layer 2 having a thickness D2 formed on the surface of first silicon carbide layer 1.
  • the first silicon carbide layer 1 and the second silicon carbide layer 2 are both made of polycrystalline silicon carbide, and the second silicon carbide layer 2 has a high frequency loss smaller than that of the first silicon carbide layer 1.
  • the first silicon carbide layer 1 has a larger thermal conductivity than the second silicon carbide layer 2 in the thickness direction.
  • first silicon carbide layer 1 is approximately 260 W / mK
  • second silicon carbide layer 2 is approximately 100 W / mK
  • the high frequency loss at a frequency of 20 GHz is as large as about 50 dB / mm for the first silicon carbide layer 1 whereas about 1.4 to 1.5 dB / mm for the second silicon carbide layer 2. It has a very small value.
  • the second silicon carbide layer 2 has a specific resistance of 10 4 ⁇ cm or more.
  • the silicon carbide substrate S has a high frequency loss at a frequency of 20 GHz on the surface side of the second silicon carbide layer 2. And has a value of 2 dB / mm or less and a thermal conductivity of 200 W / mK or more in the thickness direction. Silicon carbide substrate S has a value of 10 4 ⁇ cm or more as the specific resistance on the surface side of second silicon carbide layer 2.
  • Such a silicon carbide substrate S can be manufactured as follows. First, the graphite substrate is held in a CVD apparatus, and the pressure in the CVD apparatus is set to, for example, 1.3 kPa. SiCl 4 and C 3 H 8 that are source gases of silicon carbide together with hydrogen gas as a carrier gas in the CVD apparatus Etc. are supplied at a volume ratio of 5 to 20%, and further, nitrogen gas is supplied at a volume ratio of 0.5 to 2.5% with respect to these raw material gases, and is heated to a temperature of 1000 to 1600 ° C., for example. Silicon carbide is grown to a predetermined thickness on the upper, lower and side surfaces of the material. This silicon carbide forms first silicon carbide layer 1.
  • the surface of the first silicon carbide layer 1 is the same as the method for forming the first silicon carbide layer 1 described above except that nitrogen gas is not supplied into the CVD apparatus. Silicon carbide is grown thereon to form second silicon carbide layer 2.
  • the silicon carbide formed on the side surface of the graphite base material is ground and removed.
  • the two-layer structure of the first silicon carbide layer 1 and the second silicon carbide layer 2 remains on the upper surface and the lower surface of the graphite substrate, respectively, and the side surface of the graphite substrate is exposed.
  • the graphite substrate is heated at a temperature of 900 to 1400 ° C. in an oxygen atmosphere to burn and remove the graphite substrate. Thereby, two silicon carbide substrates S are obtained.
  • SiH 4 / CH 4 , SiH 4 / C 2 H 4 , SiH 4 / C 3 H 8 , SiCl 4 / CCl 4 , SiCl 4 / CH 4 , CH 3 SiCl 3 , ( CH 3 ) 2 SiCl 2 can also be used.
  • second silicon carbide layer 2 is formed on the surface of first silicon carbide layer 1 without supplying nitrogen gas.
  • the second silicon carbide layer 2 is formed under the condition that the nitrogen gas is not supplied, and then the nitrogen gas is supplied to form the second silicon carbide layer 2 on the surface of the second silicon carbide layer 2.
  • One silicon carbide layer 1 can also be formed.
  • the formation of the first silicon carbide layer 1 and the formation of the second silicon carbide layer 2 may be performed continuously by changing the conditions relating to the nitrogen gas supply, or may be performed in separate processes. it can.
  • the total thickness Dt of the silicon carbide substrate S having the two-layer structure of the first silicon carbide layer 1 and the second silicon carbide layer 2 is 500 ⁇ m
  • the thickness D2 of the second silicon carbide layer 2 is A plurality of silicon carbide substrates S with various changes are manufactured, and the results of measuring the high-frequency loss at a frequency of 20 GHz on the surface side of the second silicon carbide layer 2 for each silicon carbide substrate S are shown in FIG.
  • thickness D2 of second silicon carbide layer 2 is smaller than about 10 ⁇ m, the value of high-frequency loss on the surface side of second silicon carbide layer 2 increases rapidly as thickness D2 approaches zero.
  • the thickness D2 of the second silicon carbide layer 2 is 10 ⁇ m or more, the high-frequency loss on the surface side of the second silicon carbide layer 2 shows a small value of 2 dB / mm or less. Even when D2 increases as it approaches 500 ⁇ m, the high-frequency loss on the surface side of second silicon carbide layer 2 is stable at 1.4 to 1.5 dB / mm. According to the knowledge of the present inventors, there is no practical problem in mounting a semiconductor element that operates in a high frequency region as long as the substrate exhibits a high frequency loss of 2.0 dB / mm or less at a frequency of 20 GHz. Therefore, the thickness D2 of the second silicon carbide layer 2 is preferably 10 ⁇ m or more.
  • the thermal conductivity of the first silicon carbide layer 1 is 264 W / mK
  • the thermal conductivity of the second silicon carbide layer 2 is about 105 W / mK
  • the total thickness Dt of the silicon carbide substrate S is 1650 ⁇ m.
  • FIG. 3 shows the relationship between thickness D2 of second silicon carbide layer 2 and thermal conductivity of silicon carbide substrate S as a whole in the thickness direction. As the thickness D2 of second silicon carbide layer 2 decreases, the thermal conductivity of silicon carbide substrate S as a whole increases. The present inventors have found that if the substrate has a thermal conductivity of 200 W / mK or more, even if a semiconductor element that operates in a high frequency region is mounted, a sufficient heat dissipation effect can be exhibited.
  • the thermal conductivity of silicon carbide substrate S is the second silicon carbide layer 2 relative to the total thickness Dt of silicon carbide substrate S. It seems that it is determined by the ratio of the thickness D2.
  • thickness D2 of second silicon carbide layer 2 is 20% or less of total thickness Dt of silicon carbide substrate S. Is preferred. That is, considering both high-frequency loss and heat dissipation, it is preferable to set the thickness D2 of second silicon carbide layer 2 to 20% or less of the total thickness Dt of silicon carbide substrate S and to 10 ⁇ m or more. .
  • FIG. 4 shows the configuration of the semiconductor device according to the second embodiment.
  • semiconductor element 3 is bonded to the surface of second silicon carbide layer 2 of silicon carbide substrate S shown in the first embodiment.
  • Semiconductor element 3 is bonded onto the surface of second silicon carbide layer 2 by brazing or the like. It is also possible to form a predetermined conductive pattern on the surface of second silicon carbide layer 2 and to bond semiconductor element 3 onto the conductive pattern using solder.
  • the silicon carbide substrate S has a small high-frequency loss of 2 dB / mm or less at a frequency of 20 GHz on the surface side of the second silicon carbide layer 2 that is the mounting surface of the semiconductor element 3, and 200 W.
  • FIG. 5 shows a configuration of an SOI (Silicon on Insulator) wafer according to the third embodiment.
  • an insulating layer 4 such as SiO 2 is formed on the surface of the second silicon carbide layer 2 of the silicon carbide substrate S shown in the first embodiment, and a silicon layer 5 is formed on the surface of the insulating layer 4. Is formed.
  • a circuit element is formed using the silicon layer 5.
  • the silicon carbide substrate S has a small high-frequency loss of 2 dB / mm or less at a frequency of 20 GHz and a thermal conductivity of 200 W / mK or more on the surface side of the second silicon carbide layer 2, the silicon layer Even if an element that operates in a high-frequency region is formed using 5, a highly reliable and stable device is realized.
  • silicon carbide substrate S has a high specific resistance of 10 4 ⁇ cm or more on the surface side of second silicon carbide layer 2, the silicon layer 5 is used to constitute a circuit that requires excellent insulation. However, a reliable and stable operation is possible.
  • a high-frequency wiring board for handling signals such as microwaves and millimeter waves can be manufactured by forming a high-frequency transmission line on the silicon carbide substrate S shown in the first embodiment. Due to the presence of the silicon carbide substrate S, a high-frequency wiring board with a reduced transmission loss of high-frequency signals can be obtained.
  • SYMBOLS 1 1st silicon carbide layer, 2nd 2nd silicon carbide layer, 3 semiconductor element, 4 insulating layer, 5 silicon layer, S silicon carbide substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　高周波損失が少なく且つ優れた放熱性を示す炭化珪素基板を提供する。　炭化珪素基板Ｓは、多結晶炭化珪素からなる第１の炭化珪素層１と、第１の炭化珪素層の表面上に形成された多結晶炭化珪素からなる第２の炭化珪素層２とを備え、第２の炭化珪素層２は、第１の炭化珪素層１より小さな高周波損失を有し、第１の炭化珪素層１は、第２の炭化珪素層２より大きな熱伝導率を有し、第２の炭化珪素層２の表面側における周波数２０ＧＨｚでの高周波損失が２ｄＢ／ｍｍ以下であり、熱伝導率が２００Ｗ／ｍＫ以上である。

Description

炭化珪素基板、半導体装置およびＳＯＩウエハ
　この発明は、炭化珪素基板、半導体装置およびＳＯＩウエハに係り、特に高周波領域で作動する半導体素子を搭載するための炭化珪素基板およびそれを用いた半導体装置とＳＯＩウエハに関する。
　従来から、携帯電話および各種通信機器等の電子デバイスには、高周波領域で作動する半導体素子が用いられており、このような半導体素子を実装するための基板材料として各種の誘電体セラミックスが提案されている。
　これらの誘電体セラミックスのうち、特に、高い機械的強度と安定した化学的特性を兼ね備えたものとして、炭化珪素が知られているが、従来の機械部品等に用いられていた炭化珪素は、高周波領域における損失が大きいため、高周波用の半導体素子を搭載する基板の材料には適していなかった。
　そこで、例えば、特許文献１には、熱処理を加える等により、高周波領域における損失を低減させた多結晶炭化珪素からなる炭化珪素基板が開示されている。
特開２００９－２６０１１７号公報
　このような炭化珪素基板を用いれば、炭化珪素基板の表面上に半導体素子を搭載することにより、あるいは、炭化珪素基板の上に絶縁膜を介してシリコン層を形成した後、このシリコン層を利用して素子を形成することにより、高周波損失の少ない半導体装置を製作することができる。
　しかしながら、特許文献１に開示された炭化珪素基板は、熱伝導率が高いものではないため、発熱量の大きな半導体素子を搭載すると、十分に放熱を行うことができないおそれがあった。
　また、特許文献１に開示された炭化珪素基板は、高い絶縁性を有することがわかっているが、上述したように、熱伝導率が高いものではないため、絶縁性と熱伝導性の双方において優れた特性が要求される場合には、適していなかった。
　この発明は、このような従来の問題点を解消するためになされたもので、高周波損失が少なく且つ優れた放熱性を示す炭化珪素基板を提供することを目的とする。
　また、この発明は、優れた絶縁性と放熱性を示す炭化珪素基板を提供することも目的とする。
　さらに、この発明は、このような炭化珪素基板を用いた半導体装置並びにＳＯＩウエハを提供することも目的としている。
　この発明に係る第１の炭化珪素基板は、多結晶炭化珪素からなる第１の層と、第１の層の表面上に形成された多結晶炭化珪素からなる第２の層とを備え、第２の層は、第１の層より小さな高周波損失を有し、第１の層は、第２の層より大きな熱伝導率を有するものである。
　好ましくは、第２の層の表面側における周波数２０ＧＨｚでの高周波損失が２ｄＢ／ｍｍ以下であり、熱伝導率が２００Ｗ／ｍＫ以上である。
　また、第２の層は、炭化珪素基板の全厚の２０％以下で且つ１０μｍ以上の厚さを有することが好ましい。
　この発明に係る第２の炭化珪素基板は、多結晶炭化珪素からなる第１の層と、第１の層の表面上に形成された多結晶炭化珪素からなる第２の層とを備え、第２の層は、第１の層より大きな比抵抗を有し、第１の層は、第２の層より大きな熱伝導率を有するものである。
　好ましくは、第２の層の表面側における比抵抗が１０４Ωｃｍ以上であり、熱伝導率が２００Ｗ／ｍＫ以上である。
　これら第１の炭化珪素基板および第２の炭化珪素基板において、第１の層は、窒素を含有する雰囲気中でＣＶＤ法により形成され、第２の層は、窒素を含有しない雰囲気中でＣＶＤ法により形成されることができる。
　この発明に係る半導体装置は、上述した炭化珪素基板と、炭化珪素基板の第２の層の表面上に接合された半導体素子とを備えたものである。
　また、この発明に係るＳＯＩウエハは、上述した炭化珪素基板と、炭化珪素基板の第２の層の表面上に形成された絶縁層と、絶縁層の表面上に形成されたシリコン層とを備えたものである。
　この発明によれば、それぞれ多結晶炭化珪素からなる第１の層および第２の層を備え、第２の層は、第１の層より小さな高周波損失を有し、第１の層は、第２の層より大きな熱伝導率を有するので、高周波損失が少なく且つ優れた放熱性を示す炭化珪素基板が得られる。
この発明の実施の形態１に係る炭化珪素基板を示す断面図である。 第２の炭化珪素層の厚さと炭化珪素基板全体の高周波損失との関係を示すグラフである。 第２の炭化珪素層の厚さと炭化珪素基板全体の熱伝導率との関係を示すグラフである。 実施の形態２に係る半導体装置を示す断面図である。 実施の形態３に係るＳＯＩウエハを示す断面図である。
　以下、この発明の実施の形態を添付図面に基づいて説明する。
実施の形態１
　図１に、実施の形態１に係る炭化珪素基板Ｓを示す。炭化珪素基板Ｓは、厚さＤ１の第１の炭化珪素層１と、第１の炭化珪素層１の表面上に形成された厚さＤ２の第２の炭化珪素層２からなる２層構造を有している。これら第１の炭化珪素層１および第２の炭化珪素層２は、いずれも多結晶炭化珪素からなり、第２の炭化珪素層２は、第１の炭化珪素層１より小さな高周波損失を有し、第１の炭化珪素層１は、厚さ方向に第２の炭化珪素層２より大きな熱伝導率を有している。
　例えば、第１の炭化珪素層１の熱伝導率は約２６０Ｗ／ｍＫであるのに対し、第２の炭化珪素層２の熱伝導率は約１００Ｗ／ｍＫである。
　また、周波数２０ＧＨｚにおける高周波損失は、第１の炭化珪素層１が約５０ｄＢ／ｍｍもの大きな値を有するのに対して、第２の炭化珪素層２は１．４～１．５ｄＢ／ｍｍ程度の極めて小さな値を有している。
　さらに、第２の炭化珪素層２は、１０４Ωｃｍ以上の比抵抗を有している。
　これら第１の炭化珪素層１と第２の炭化珪素層２からなる２層構造を形成することにより、炭化珪素基板Ｓは、第２の炭化珪素層２の表面側における周波数２０ＧＨｚでの高周波損失として２ｄＢ／ｍｍ以下の値を有し、厚さ方向に２００Ｗ／ｍＫ以上の熱伝導率を有している。また、炭化珪素基板Ｓは、第２の炭化珪素層２の表面側における比抵抗として１０４Ωｃｍ以上の値を有している。
　このような炭化珪素基板Ｓは、次のようにして製作することができる。
　まず、黒鉛基材をＣＶＤ装置内に保持させ、ＣＶＤ装置内の圧力を例えば１．３ｋＰａとして、ＣＶＤ装置内にキャリアガスである水素ガスと共に炭化珪素の原料ガスとなるＳｉＣｌ４、Ｃ３Ｈ８等を体積比で５～２０％供給し、さらに、これら原料ガスに対する体積比０．５～２．５％の窒素ガスを供給し、例えば１０００～１６００℃の温度に加熱することにより、黒鉛基材の上面、下面および側面に炭化珪素を所定の厚さだけ成長させる。この炭化珪素が、第１の炭化珪素層１を形成することとなる。
　次に、ＣＶＤ装置内を一旦排気した後、ＣＶＤ装置内に窒素ガスを供給しない他は、上述した第１の炭化珪素層１の形成方法と同様にして、第１の炭化珪素層１の表面上に炭化珪素を成長させて、第２の炭化珪素層２を形成する。
　このようにして形成された第２の炭化珪素層２の表面を、例えばダイヤモンド砥粒を用いて機械研磨した後、黒鉛基材の側面上に形成された炭化珪素を研削して除去することにより、黒鉛基材の上面および下面にそれぞれ第１の炭化珪素層１と第２の炭化珪素層２の２層構造が残り、黒鉛基材の側面は露出した状態となる。
　その後、黒鉛基材を酸素雰囲気で温度９００～１４００℃で加熱することにより、黒鉛基材を燃焼させて除去する。これにより、２枚の炭化珪素基板Ｓが得られる。
　なお、炭化珪素の原料ガスとしては、ＳｉＨ４／ＣＨ４、ＳｉＨ４／Ｃ２Ｈ４、ＳｉＨ４／Ｃ３Ｈ８、ＳｉＣｌ４／ＣＣｌ４、ＳｉＣｌ４／ＣＨ４、ＣＨ３ＳｉＣｌ３、（ＣＨ３）２ＳｉＣｌ２を用いることもできる。
　また、上述した方法では、窒素ガスを供給して第１の炭化珪素層１を形成した後に、窒素ガスを供給しないで第１の炭化珪素層１の表面上に第２の炭化珪素層２を形成したが、これとは逆に、まず、窒素ガスを供給しない条件で第２の炭化珪素層２を形成し、その後、窒素ガスを供給して第２の炭化珪素層２の表面上に第１の炭化珪素層１を形成することもできる。
　これら第１の炭化珪素層１の形成と第２の炭化珪素層２の形成は、窒素ガス供給に関する条件を変更して連続的に行ってもよく、あるいは、それぞれ独立した別工程で行うこともできる。
　ここで、第１の炭化珪素層１と第２の炭化珪素層２の２層構造からなる炭化珪素基板Ｓの全厚Ｄｔを５００μｍとする反面、第２の炭化珪素層２の厚さＤ２を種々変化させた複数の炭化珪素基板Ｓを製作し、それぞれの炭化珪素基板Ｓに対して第２の炭化珪素層２の表面側における周波数２０ＧＨｚでの高周波損失を測定した結果を図２に示す。
　第２の炭化珪素層２の厚さＤ２が、１０μｍ程度より小さい場合には、この厚さＤ２が０に近づくほど、第２の炭化珪素層２の表面側における高周波損失の値は急激に増加することがわかる。これは、第２の炭化珪素層２が薄いために、高周波の影響が、表面層である第２の炭化珪素層２だけでなく、第２の炭化珪素層２の下側に位置する第１の炭化珪素層１にまで及ぶことに起因すると思われる。
　これに対して、第２の炭化珪素層２の厚さＤ２が１０μｍ以上になると、第２の炭化珪素層２の表面側における高周波損失は、２ｄＢ／ｍｍ以下と小さな値を示し、この厚さＤ２が５００μｍに近づくほど大きくなっても、第２の炭化珪素層２の表面側における高周波損失は、１．４～１．５ｄＢ／ｍｍで安定している。
　本発明者等の知見によれば、周波数２０ＧＨｚにおいて２．０ｄＢ／ｍｍ以下の高周波損失を示す基板であれば、高周波領域で作動する半導体素子を実装するのに実用上問題がない。したがって、第２の炭化珪素層２の厚さＤ２は、１０μｍ以上であることが好ましい。
　また、例えば、第１の炭化珪素層１の熱伝導率を２６４Ｗ／ｍＫ、第２の炭化珪素層２の熱伝導率を約１０５Ｗ／ｍＫとし、炭化珪素基板Ｓの全厚Ｄｔを１６５０μｍとした場合の、第２の炭化珪素層２の厚さＤ２と厚さ方向における炭化珪素基板Ｓ全体の熱伝導率の関係を図３に示す。
　第２の炭化珪素層２の厚さＤ２が小さくなるほど、炭化珪素基板Ｓ全体の熱伝導率は増加する。
　本発明者等は、基板の熱伝導率が２００Ｗ／ｍＫ以上であれば、高周波領域で作動する半導体素子を実装しても、十分な放熱作用を発揮し得ると知見している。
　そこで、図３のグラフから、熱伝導率２００Ｗ／ｍＫに対応する第２の炭化珪素層２の厚さＤ２を求めると、約３５０μｍとなり、第２の炭化珪素層２の厚さＤ２が約３５０μｍ以下であれば、炭化珪素基板Ｓの熱伝導率は２００Ｗ／ｍＫ以上の値を有することとなる。ただし、この厚さＤ２＝約３５０μｍは、炭化珪素基板Ｓの全厚Ｄｔ＝１６５０μｍに対して求められた値であり、炭化珪素基板Ｓの全厚Ｄｔが変われば、熱伝導率２００Ｗ／ｍＫに対応する第２の炭化珪素層２の厚さＤ２も変化する。第１の炭化珪素層１と第２の炭化珪素層２の熱伝導率がそれぞれ決まれば、炭化珪素基板Ｓの熱伝導率は、炭化珪素基板Ｓの全厚Ｄｔに対する第２の炭化珪素層２の厚さＤ２の比率によって決定されると思われる。全厚Ｄｔ＝１６５０μｍに対する厚さＤ２＝３５０μｍの比率は、約２０％である。
　したがって、炭化珪素基板Ｓが、２００Ｗ／ｍＫ以上の熱伝導率を有するためには、第２の炭化珪素層２の厚さＤ２は、炭化珪素基板Ｓの全厚Ｄｔの２０％以下であることが好ましい。
　すなわち、高周波損失および放熱性の双方を考慮すると、第２の炭化珪素層２の厚さＤ２を、炭化珪素基板Ｓの全厚Ｄｔの２０％以下で且つ１０μｍ以上に設定することが好適である。
実施の形態２
　図４に、実施の形態２に係る半導体装置の構成を示す。この半導体装置は、実施の形態１に示した炭化珪素基板Ｓの第２の炭化珪素層２の表面上に半導体素子３が接合されたものである。半導体素子３は、ろう付け等により第２の炭化珪素層２の表面上に接合される。また、第２の炭化珪素層２の表面上に所定の導電パターンを形成し、導電パターンの上にハンダを用いて半導体素子３を接合することもできる。
　このような構成の半導体装置によれば、炭化珪素基板Ｓが、半導体素子３の実装面である第２の炭化珪素層２の表面側において周波数２０ＧＨｚで２ｄＢ／ｍｍ以下の小さな高周波損失と、２００Ｗ／ｍＫ以上の熱伝導率を有するので、半導体素子３が高周波領域で作動する素子であっても、信頼性の高い、安定した動作を行うことが可能となる。
　また、炭化珪素基板Ｓが、第２の炭化珪素層２の表面側において１０４Ωｃｍ以上の高い比抵抗を有しているので、半導体素子３を用いて優れた絶縁性が要求される回路を構成しても、安定した動作が確保される。
実施の形態３
　図５に、実施の形態３に係るＳＯＩ（Silicon on Insulator）ウエハの構成を示す。ＳＯＩウエハは、実施の形態１に示した炭化珪素基板Ｓの第２の炭化珪素層２の表面上にＳｉＯ２等の絶縁層４が形成されると共に、絶縁層４の表面上にシリコン層５が形成されたものである。シリコン層５を利用して回路素子が形成される。
　このＳＯＩウエハにおいても、炭化珪素基板Ｓが、第２の炭化珪素層２の表面側において周波数２０ＧＨｚで２ｄＢ／ｍｍ以下の小さな高周波損失と、２００Ｗ／ｍＫ以上の熱伝導率を有するので、シリコン層５を利用して高周波領域で作動する素子が形成されても、信頼性の高い、安定した動作を行う装置が実現される。
　また、炭化珪素基板Ｓが、第２の炭化珪素層２の表面側において１０４Ωｃｍ以上の高い比抵抗を有するので、シリコン層５を利用して優れた絶縁性が要求される回路を構成しても、信頼性の高い、安定した動作が可能となる。
　この他、実施の形態１に示した炭化珪素基板Ｓに高周波伝送線路を形成して、マイクロ波、ミリ波等の信号を取り扱うための高周波用配線基板を製作することもできる。炭化珪素基板Ｓの存在により、高周波信号の伝送損失を小さくした高周波用配線基板が得られる。
　１　第１の炭化珪素層、２　第２の炭化珪素層、３　半導体素子、４　絶縁層、５　シリコン層、Ｓ　炭化珪素基板。
 

Claims (8)

  1. 　多結晶炭化珪素からなる第１の層と、
    　前記第１の層の表面上に形成された多結晶炭化珪素からなる第２の層と
    　を備え、
    　前記第２の層は、前記第１の層より小さな高周波損失を有し、前記第１の層は、前記第２の層より大きな熱伝導率を有することを特徴とする炭化珪素基板。
  2. 　前記第２の層の表面側における周波数２０ＧＨｚでの高周波損失が２ｄＢ／ｍｍ以下であり、熱伝導率が２００Ｗ／ｍＫ以上である請求項１に記載の炭化珪素基板。
  3. 　前記第２の層は、前記炭化珪素基板の全厚の２０％以下で且つ１０μｍ以上の厚さを有する請求項１または２に記載の炭化珪素基板。
  4. 　多結晶炭化珪素からなる第１の層と、
    　前記第１の層の表面上に形成された多結晶炭化珪素からなる第２の層と
    　を備え、
    　前記第２の層は、前記第１の層より大きな比抵抗を有し、前記第１の層は、前記第２の層より大きな熱伝導率を有することを特徴とする炭化珪素基板。
  5. 　前記第２の層の表面側における比抵抗が１０４Ωｃｍ以上であり、熱伝導率が２００Ｗ／ｍＫ以上である請求項４に記載の炭化珪素基板。
  6. 　前記第１の層は、窒素を含有する雰囲気中でＣＶＤ法により形成され、前記第２の層は、窒素を含有しない雰囲気中でＣＶＤ法により形成された請求項１～５のいずれか一項に記載の炭化珪素基板。
  7. 　請求項１～６のいずれか一項に記載の炭化珪素基板と、
    　前記炭化珪素基板の前記第２の層の表面上に接合された半導体素子と
    　を備えたことを特徴とする半導体装置。
  8. 　請求項１～６のいずれか一項に記載の炭化珪素基板と、
    　前記炭化珪素基板の前記第２の層の表面上に形成された絶縁層と、
    　前記絶縁層の表面上に形成されたシリコン層と
    　を備えたことを特徴とするＳＯＩウエハ。
PCT/JP2011/065342 2010-07-06 2011-07-05 炭化珪素基板、半導体装置およびｓｏｉウエハ WO2012005237A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US13/808,556 US8507922B2 (en) 2010-07-06 2011-07-05 Silicon carbide substrate, semiconductor device, and SOI wafer
EP11803571.6A EP2592650B1 (en) 2010-07-06 2011-07-05 Silicon carbide substrate, semiconductor device, and soi wafer
KR1020127033927A KR101261898B1 (ko) 2010-07-06 2011-07-05 탄화규소 기판, 반도체 장치 및 soi 웨이퍼
CN2011800323572A CN103003937A (zh) 2010-07-06 2011-07-05 碳化硅基板、半导体装置及soi晶圆

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010153730A JP4956649B2 (ja) 2010-07-06 2010-07-06 炭化珪素基板、半導体装置およびｓｏｉウエハ
JP2010-153730 2010-07-06

Publications (1)

Publication Number Publication Date
WO2012005237A1 true WO2012005237A1 (ja) 2012-01-12

Family

ID=45441216

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/065342 WO2012005237A1 (ja) 2010-07-06 2011-07-05 炭化珪素基板、半導体装置およびｓｏｉウエハ

Country Status (7)

Country Link
US (1) US8507922B2 (ja)
EP (1) EP2592650B1 (ja)
JP (1) JP4956649B2 (ja)
KR (1) KR101261898B1 (ja)
CN (1) CN103003937A (ja)
TW (1) TWI536558B (ja)
WO (1) WO2012005237A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2953640B1 (fr) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
JP2016092122A (ja) * 2014-10-31 2016-05-23 三井造船株式会社 炭化珪素基板
KR20170019676A (ko) * 2015-08-12 2017-02-22 삼성전자주식회사 반도체 장치의 제조 방법
JP6533451B2 (ja) * 2015-11-09 2019-06-19 住友電気工業株式会社 無線電力受電装置
KR102051668B1 (ko) * 2016-12-20 2019-12-04 주식회사 티씨케이 SiC 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
JP2018157165A (ja) 2017-03-21 2018-10-04 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US10600635B2 (en) 2017-04-20 2020-03-24 Elyakim Kassel Method and apparatus for a semiconductor-on-higher thermal conductive multi-layer composite wafer
JP7322371B2 (ja) * 2018-09-27 2023-08-08 住友金属鉱山株式会社 炭化珪素多結晶基板の製造方法
US11942534B2 (en) 2022-03-08 2024-03-26 Globalfoundries U.S. Inc. Bipolar transistor with thermal conductor
FR3150342A1 (fr) 2023-06-26 2024-12-27 Soitec Support en carbure de silicium polycristallin pour un substrat destine a recevoir des dispositifs semi-conducteurs de puissance et substrat comprenant un tel support.

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002525839A (ja) * 1998-07-10 2002-08-13 コミツサリア タ レネルジー アトミーク 熱伝導層を有する薄膜層型半導体構造体
JP2009260117A (ja) 2008-04-18 2009-11-05 Tohoku Univ 炭化珪素基板、半導体装置、配線基板及び炭化珪素の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020089016A1 (en) 1998-07-10 2002-07-11 Jean-Pierre Joly Thin layer semi-conductor structure comprising a heat distribution layer
US7009209B2 (en) * 2001-01-03 2006-03-07 Mississippi State University Research And Technology Corporation (Rtc) Silicon carbide and related wide-bandgap transistors on semi-insulating epitaxy for high-speed, high-power applications
JP3881562B2 (ja) * 2002-02-22 2007-02-14 三井造船株式会社 ＳｉＣモニタウェハ製造方法
US20050070048A1 (en) * 2003-09-25 2005-03-31 Tolchinsky Peter G. Devices and methods employing high thermal conductivity heat dissipation substrates
US7361930B2 (en) * 2005-03-21 2008-04-22 Agilent Technologies, Inc. Method for forming a multiple layer passivation film and a device incorporating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002525839A (ja) * 1998-07-10 2002-08-13 コミツサリア タ レネルジー アトミーク 熱伝導層を有する薄膜層型半導体構造体
JP2009260117A (ja) 2008-04-18 2009-11-05 Tohoku Univ 炭化珪素基板、半導体装置、配線基板及び炭化珪素の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2592650A4

Also Published As

Publication number Publication date
EP2592650A1 (en) 2013-05-15
JP4956649B2 (ja) 2012-06-20
EP2592650B1 (en) 2016-09-07
CN103003937A (zh) 2013-03-27
EP2592650A4 (en) 2015-04-01
US8507922B2 (en) 2013-08-13
JP2012018960A (ja) 2012-01-26
TWI536558B (zh) 2016-06-01
KR20130018338A (ko) 2013-02-20
KR101261898B1 (ko) 2013-05-07
TW201212225A (en) 2012-03-16
US20130112997A1 (en) 2013-05-09

Similar Documents

Publication Publication Date Title
JP4956649B2 (ja) 炭化珪素基板、半導体装置およびｓｏｉウエハ
US10250282B2 (en) Structure for radiofrequency applications
JP2019527925A5 (ja)
KR20160044489A (ko) 열적 비아들 내 다이아몬드의 선택적 증착
JP2018501651A5 (ja)
TW200614377A (en) A support for hybrid epitaxy, and a method of fabricating it
KR20210027261A (ko) 집적 무선 주파수 디바이스를 위한 기판 및 이를 제조하기 위한 방법
US8465719B2 (en) Silicon carbide substrate, semiconductor device, wiring substrate, and silicon carbide manufacturing method
JP2007201068A (ja) 静電チャック
US20090250248A1 (en) Support substrate structure for supporting electronic component thereon and method for fabricating the same
CN102460687A (zh) 层叠配线基板
CN107958839B (zh) 晶圆键合方法及其键合装置
JP2016092122A (ja) 炭化珪素基板
KR101525653B1 (ko) 3차원 집적회로 구조체
US20180308682A1 (en) Method and apparatus for a semiconductor-on-higher thermal conductive multi-layer composite wafer
US10847862B2 (en) High-frequency substrate and manufacturing method for high-performance, high-frequency applications
JP7334869B2 (ja) 窒化物半導体基板及びその製造方法
WO2023162448A1 (ja) 高周波デバイス用基板、及びその製造方法
TWI751352B (zh) 集成射頻元件用底材及其製作方法
US8716104B1 (en) Method of fabricating isolation structure
JP2005524986A (ja) ダイヤモンド材料よりなる電気抵抗コンポーネント
JP2013080936A (ja) 炭化珪素基板、半導体装置及び配線基板
TW202416453A (zh) 包括不對稱錐形穿通孔的貫孔、包括貫孔的裝置以及製造貫孔的方法
JP2023060634A (ja) 放熱基板およびその製造方法
JPS61172355A (ja) 高熱伝導性絶縁基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11803571

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20127033927

Country of ref document: KR

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2011803571

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13808556

Country of ref document: US

Ref document number: 2011803571

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE