[go: up one dir, main page]

WO2010071074A1 - イオン注入装置、イオン注入方法及び半導体装置 - Google Patents

イオン注入装置、イオン注入方法及び半導体装置 Download PDF

Info

Publication number
WO2010071074A1
WO2010071074A1 PCT/JP2009/070688 JP2009070688W WO2010071074A1 WO 2010071074 A1 WO2010071074 A1 WO 2010071074A1 JP 2009070688 W JP2009070688 W JP 2009070688W WO 2010071074 A1 WO2010071074 A1 WO 2010071074A1
Authority
WO
WIPO (PCT)
Prior art keywords
ion implantation
plasma
substrate
gas
power
Prior art date
Application number
PCT/JP2009/070688
Other languages
English (en)
French (fr)
Inventor
大見　忠弘
後藤　哲也
Original Assignee
国立大学法人東北大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人東北大学 filed Critical 国立大学法人東北大学
Priority to US13/139,335 priority Critical patent/US20110248323A1/en
Publication of WO2010071074A1 publication Critical patent/WO2010071074A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412—Plasma immersion ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Definitions

  • the present invention relates to an ion implantation apparatus and an ion implantation method, and more particularly to an ion implantation apparatus and an ion implantation method used for manufacturing a semiconductor device such as an IC or an LSI.
  • the present invention also relates to a semiconductor device such as an IC or LSI, and more particularly to a MOS transistor formed on an SOI substrate.
  • Non-Patent Document 1 plasma is generated by a gas containing atoms to be implanted, and a negative voltage is applied to a processing substrate to be processed to accelerate positive ions in the sheath. This is a technique for implanting ions into a substrate.
  • plasma ion implantation is low in cost and can generate a large amount of low energy ions of 10 keV or less. It is advantageous when forming the layer.
  • a negative high voltage DC pulse of usually several tens of ⁇ s is applied to an electrode provided in a holding table for holding a processing substrate, and a transient occurs immediately after the DC pulse is applied.
  • ions are accelerated by an electric field generated on the surface of the processing substrate and are implanted into the processing substrate.
  • the processing chamber capable of depressurization, the plasma excitation means for exciting the plasma in the processing chamber, the holding table provided in the processing chamber for holding the processing substrate, and the holding table
  • An ion implantation apparatus that applies RF power to generate a self-bias voltage on the surface of the processing substrate, accelerates positive ions in the plasma, and implants the processing substrate.
  • An ion implantation apparatus characterized in that the frequency of the RF power is 4 MHz or more and the ion implantation is performed in a plurality of times by applying the RF power in pulses.
  • the plasma excitation means includes means for propagating an electromagnetic wave having a frequency selected from the range of 100 MHz to 3 GHz into the processing chamber as a metal surface wave, and a plasma excitation gas in the processing chamber.
  • the ion implantation apparatus according to the first aspect is provided.
  • the holding table has an electrostatic chuck function, and the electrostatic chuck function fills a space between the holding table and the processing substrate, so that the ion implantation is performed.
  • the gas filling pressure is set to a pressure higher than the pressure in the processing chamber, A shielding plate for preventing the gas leaked from the space from entering the plasma excitation region is provided around the holding table.
  • the ion implantation apparatus according to the first or second aspect is obtained. It is done.
  • an ion implantation method for performing ion implantation using the ion implantation apparatus according to any one of the first to third aspects.
  • the ion implantation according to the fourth aspect is characterized in that ion implantation is performed with at least a plurality of self-bias voltages by changing the RF power applied to the holding table. A method is obtained.
  • the process substrate surface is made of a semiconductor crystal containing silicon, and the ion implantation is performed while the semiconductor crystal is amorphized by at least the first self-bias voltage, and the second self-bias.
  • an ion implantation density of the outermost surface of the semiconductor crystal is set to at least 1 ⁇ 10 20 cm ⁇ 3 or more by voltage, to obtain an ion implantation method according to the fifth aspect.
  • the ion implantation method according to any one of the fourth to sixth aspects, wherein the plasma excitation gas is a fluoride gas of implanted atoms.
  • the plasma excitation gas is a gas selected from BF 3 , PF 3 , and AsF 3. Is obtained.
  • a substrate having at least a first semiconductor region, a buried insulating layer formed thereon, and a second semiconductor region formed thereon is used.
  • the thickness of the layer of the second semiconductor region is more than twice the thickness of the layer of the source / drain region with respect to the thickness of the layer of the channel region. A featured semiconductor device is obtained.
  • the semiconductor device according to the ninth aspect, wherein the channel region, the source region, and the drain region are of an accumulation type having the same conductivity type. .
  • a semiconductor device manufactured using the ion implantation apparatus according to any one of the first to third aspects is obtained.
  • a semiconductor device manufactured using the ion implantation method according to any of the fourth to eighth aspects is obtained.
  • a method for manufacturing a semiconductor device comprising a step of performing ion implantation by the ion implantation method according to any of the fourth to eighth aspects.
  • an ion implantation method and an ion implantation apparatus that can precisely control the acceleration energy of ions and accurately control the implantation distribution when forming a shallow junction in a semiconductor.
  • (a) and (b) show the energy distribution of implanted ions and implanted ions when BF 2 + ions are implanted into a silicon substrate by plasma doping according to the present invention to form p + -Si source / drain layers, respectively. It is a figure which shows the depth direction dependence of a density. It is a figure which shows schematic structure of the ion implantation apparatus which concerns on 1st embodiment of this invention.
  • (A) is a diagram showing the dependence of the energy of the average implantation depth Rp and width ⁇ Rp the incident ion BF 2 +
  • (c) is a diagram showing the dependency on the energy of the average implantation depth Rp and width ⁇ Rp the incident ion AsF 2 +.
  • (A) And (b) is a figure which respectively shows the energy distribution of the implantation ion at the time of performing ion implantation by changing the frequency of board
  • the energy distribution of the incident ions at the time of performing the implantation of the PF 2 + ions by plasma excited by PF3 gas is a diagram showing the implantation distribution of the incident ions.
  • (a) And (b) is a figure which shows the energy distribution of the incident ion when the RF frequency is changed to 1 MHz, 2 MHz, 4 MHz, 6 MHz, and 10 MHz, and the implantation distribution of the incident ion, respectively.
  • FIG. 10 is a transverse sectional view taken along the line AA of the plasma processing apparatus shown in FIG. 9.
  • FIG. 10 is a cross-sectional view taken along line BB of the plasma processing apparatus shown in FIG. 9.
  • FIG. 10 is a transverse sectional view taken along the line CC of the plasma processing apparatus shown in FIG. 9.
  • FIGS. 1 (a) and 1 (b) show energy distributions of implanted ions when a BF 2 + ion is implanted into a silicon substrate by plasma doping and a p + -Si source / drain layer is formed according to the present invention.
  • the depth direction dependence of the implanted ion density is not limited.
  • FIG. 2 shows a schematic configuration of the plasma doping apparatus used in FIG.
  • 201 is a processing chamber
  • 202 is a holding table on which a silicon substrate 206 is placed, that is, a substrate electrode stage
  • 203 is an RF power generation unit to be applied to the substrate electrode
  • 205 is a conductor surface wave (metal surface wave) plasma excitation.
  • Reference numeral 204 denotes an excited plasma.
  • the processing chamber can be depressurized by an exhaust pump (not shown).
  • the source gas includes, for example, BF 3 , PF 3 , AsF 3, etc.
  • F has a very high electronegativity and easily attaches electrons, so a large amount of F ⁇ ions are generated. This reduces the electron density. Therefore, it is desirable to use a conductor surface wave (metal surface wave) excitation method that can stably maintain plasma excitation even at a low electron density.
  • a conductor surface wave (metal surface wave) method using a 915 MHz microwave is adopted.
  • the material gas also include a gas containing hydrogen such as B 2 H 6, since hydrogen is lighter atom, a factor causing the damage to be greatly accelerated to a high energy are implanted into the substrate Therefore, it is desirable not to use a gas containing hydrogen.
  • the conductor surface wave (metal surface wave) type plasma processing apparatus used in the present invention is a metal processing container that houses a substrate to be plasma processed (in the present invention, plasma doping), and excites plasma in the processing container.
  • the plasma processing apparatus is provided with a plurality of dielectrics partially exposed inside the processing container, which are introduced into the bottom surface of the lid of the processing container.
  • a metal electrode is provided on the lower surface of the dielectric, and electromagnetic waves emitted from an exposed portion of the dielectric exposed between the metal electrode and the lower surface of the lid are metal surfaces on both the metal electrode and the lower surface of the lid. Is propagated as a metal surface wave, and the gas is excited to generate plasma.
  • the plasma excited in the processing vessel by the surface wave of the conductor with a relatively low frequency microwave such as 915 MHz becomes uniform.
  • uniform processing can be performed on the entire processing surface of the substrate.
  • the plasma can be excited by the electromagnetic wave (conductor surface wave) propagated along the surface wave propagation part arranged around the dielectric, the amount of dielectric used can be greatly reduced. . Further, by reducing the exposed area of the dielectric exposed inside the processing container, the dielectric is not damaged or etched due to overheating of the dielectric, and metal contamination from the inner surface of the processing container is eliminated.
  • the lower limit electron density for obtaining a plasma with a stable and low electron temperature can be reduced to about 1/7 (in the case of 915 MHz) as compared with the case of using a microwave having a frequency of 3 GHz or more.
  • Plasma suitable for plasma processing can be obtained under a wider range of conditions that could not be used, and the versatility of the processing apparatus can be significantly improved.
  • FIG. 9 is a longitudinal sectional view (D-O′-OE cross section in FIGS. 10 to 12) showing a schematic configuration of an example of the plasma processing apparatus used in the present invention.
  • FIG. 10 is a cross-sectional view along the line AA in FIG.
  • FIG. 11 is a cross-sectional view taken along the line BB in FIG. 12 is a cross-sectional view taken along the line CC in FIG.
  • the plasma processing apparatus includes a hollow container body 201 and a lid 3 attached above the container body 201. A sealed space is formed inside the processing container 201.
  • the processing container 201 and the lid 3 are made of a conductive material, for example, an aluminum alloy, and are electrically grounded.
  • a susceptor 202 as a mounting table for mounting the semiconductor substrate 206 is provided inside the processing container 201.
  • the susceptor 202 is made of, for example, aluminum nitride, and a power supply unit 11 for applying a predetermined bias voltage to the substrate is provided therein.
  • the power supply unit 11 is connected to a high-frequency power source unit 203 for bias application provided outside the processing container.
  • the illustrated high frequency power supply unit 203 includes a high frequency power supply 13 and a matching unit 14 including a capacitor and the like.
  • an exhaust port 20 is provided for decompressing the inside of the processing vessel by an exhaust device (not shown) such as a vacuum pump provided outside the processing vessel.
  • an exhaust device such as a vacuum pump provided outside the processing vessel.
  • a baffle plate 21 is provided around the susceptor 202 to control the gas flow to a preferable state inside the processing vessel 201.
  • dielectrics 25 made of, for example, Al 2 O 3 are attached to the lower surface of the lid 3.
  • a dielectric material such as fluororesin or quartz can be used.
  • the dielectric 25 is configured in a square plate shape or a square plate shape close thereto. As shown in FIG. 10, these four dielectrics 25 are arranged so that their apex angles (flat portions 26) are adjacent to each other.
  • a metal electrode 27 is attached to the lower surface of each dielectric 25.
  • the metal electrode 27 is made of a conductive material such as an aluminum alloy. Similar to the dielectric 25, the metal electrode 27 is also formed in a square plate shape.
  • the width N of the metal electrode 27 is slightly shorter than the width L of the dielectric 25. For this reason, when viewed from the inside of the processing container, the peripheral portion of the dielectric 25 is exposed around the metal electrode 27 in a state where a square outline appears. And when it sees from the inside of a processing container, the apex angles of the square outline formed by the peripheral part of the dielectric material 25 are arrange
  • the dielectric 25 and the metal electrode 27 are attached to the lower surface of the lid 3 by a connecting member 30 such as a screw.
  • a metal cover 45 is attached to the center area of the lower surface of the lid 3 surrounded by the four dielectrics 25.
  • the metal cover 45 is made of a conductive material, such as an aluminum alloy, and is electrically connected to the lower surface of the lid 3 and is electrically grounded. That is, it can be regarded as a part of the lid. Similar to the metal electrode 27, the metal cover 45 is formed in a square plate shape having a width N. The metal cover 45 has a total thickness of the dielectric 25 and the metal electrode 27. For this reason, the lower surface of the metal cover 45 and the lower surface of the metal electrode 27 are the same surface.
  • the metal cover 45 is attached to the lower surface of the lid 3 by a connecting member 46 such as a screw. The lower surface 47 of the connection member 46 exposed inside the processing container is flush with the lower surface of the metal cover 45.
  • a vertical gas flow path 50 is provided at the center of the connection member 46, and a horizontal gas flow path 51 is provided between the lower surface of the lid 3 and the metal cover 45. Is provided. A plurality of gas discharge holes 52 are distributed and opened on the lower surface of the metal cover 45. The predetermined gas supplied to the space portion 32 in the lid 3 is distributed and supplied toward the inside of the processing container 4 through the gas flow paths 50 and 51 and the gas discharge holes 52. Yes.
  • the microwave propagated from the microwave supply device 85 to each dielectric 25 is from the periphery of the dielectric 25 exposed on the lower surface of the lid 3 to the lower surface of the metal cover 45, the lower surface of the metal electrode 27, and the side cover. Propagated along the lower surface of the inner portion 58.
  • the grooves 56 and 57 prevent the microwave (conductor surface wave) propagated along the lower surface of the side cover inner portion 58 from propagating beyond the grooves 56 and 57 to the outside (side cover outer portion 59).
  • the lower surface of the lid 3, the lower surface of the metal cover 45, the lower surface of the metal electrode 27, and the lower surface of the side cover inner portion 58, which are regions surrounded by the grooves 56 and 57, are the surface wave propagation portions.
  • the side cover 55 is attached to the lower surface of the lid 3 by a connection member 65 such as a screw.
  • the lower surface 66 of the connection member 65 exposed inside the processing container is flush with the lower surface of the side cover 55.
  • a vertical gas flow path 70 is provided at the center of the connection member 65, and a horizontal gas flow path 71 is provided between the lower surface of the lid 3 and the side cover 55.
  • a plurality of gas discharge holes 72 are dispersed and opened on the lower surface of the side cover 55.
  • the predetermined gas supplied to the space portion 32 in the lid 3 is distributed and supplied toward the inside of the processing container 4 through the gas flow paths 70 and 71 and the gas discharge hole 72. Yes.
  • a coaxial tube 86 that transmits a microwave supplied from a microwave source 85 disposed outside the processing container 4 is connected to the center of the upper surface of the lid 3.
  • the coaxial tube 86 is constituted by an inner conductor 87 and an outer conductor 88.
  • the inner conductor 87 is connected to a branch plate 90 disposed inside the lid 3.
  • the branch plate 90 has a configuration in which four branch conductors 91 centering on the connection position with the internal conductor 87 are arranged in a cross shape.
  • a metal bar 92 is attached to the lower surface of the distal end of each branch conductor 91.
  • the coaxial tube 86, the branch plate 90, and the metal rod 92 are formed of a conductive member such as Cu.
  • a microwave having a frequency of, for example, 915 MHz is introduced from the microwave supply device 85 to the coaxial tube 86 as a microwave having a frequency of 3 GHz or less.
  • the microwave of 915 MHz is branched by the branch plate 90 and transmitted to each dielectric 25 (FIGS. 9 and 10) via the metal rod 92.
  • a gas pipe 100 for supplying a predetermined gas necessary for plasma processing is connected to the upper surface of the lid 3.
  • a refrigerant pipe 101 for supplying a refrigerant is provided inside the lid 3.
  • the predetermined gas supplied from the gas supply source 102 disposed outside the processing container 4 through the gas pipe 100 is supplied to the space 32 in the lid 3, and then the gas flow paths 40, 41, 50, 51. , 70 and 71 and the gas discharge holes 42, 52 and 72 are distributed and supplied toward the inside of the processing container 4.
  • BF 3 gas was introduced into the processing chamber of the ion implantation apparatus, 915 MHz microwave was introduced as a conductor surface wave (metal surface wave) at a pressure of 100 mTorr, and plasma was excited to generate BF 2 + ions.
  • 915 MHz microwave was introduced as a conductor surface wave (metal surface wave) at a pressure of 100 mTorr, and plasma was excited to generate BF 2 + ions.
  • the impurity concentration distribution is ideally maintained at 2 ⁇ 10 20 cm ⁇ 3 at a desired depth of about 10 to 20 nm, and it is ideal that the impurity concentration distribution is sharply decreased at a deeper depth.
  • ⁇ E is the spread of energy and is expressed by the following formula 2.
  • V RF is the amplitude of the RF voltage at the substrate surface
  • omega is the angular frequency of the RF power
  • d is the thickness of the sheath formed between the substrate surface and the plasma
  • m i is the mass of the incident ion is there.
  • the energy of the incident ions has an energy spread of 2 ⁇ E, is distributed from the minimum energy eV DC ⁇ E to the maximum energy eV DC + ⁇ E, and has sharp peaks at the minimum energy and the maximum energy.
  • Delta] E is inversely proportional to the square root of frequency and ion mass m i of RF power, high frequency, or energy spread as using heavy ions is reduced. As a result, the energy distribution of BF 2 + ions reaching the substrate surface in this example was as shown in FIG.
  • N 0 is the total driving amount expressed in the unit cm ⁇ 2 .
  • RP and ⁇ Rp depend on the energy of the incident ions, and BF 2 + , PF 2 + , and AsF 2 + have the dependencies shown in FIGS. 3A, 3B, and 3C. .
  • BF 2 + ions are accelerated to 5 keV and implanted, whereby a region of 1 ⁇ 10 20 cm ⁇ 3 or more is formed in FIG. ) To a region with a depth of about 13 nm. Charge-up damage could be suppressed by dividing and injecting into 70,000 pulses.
  • the pulse width of the RF power was 10 ⁇ s, and the pulse interval was 90 ⁇ s.
  • the main implantation made the silicon substrate amorphous, and it became possible to activate the dopant to be performed later at a relatively low temperature of about 550 ° C. to 600 ° C.
  • the B concentration on the outermost surface does not reach 2 ⁇ 10 20 cm ⁇ 3 only by this implantation. That is, when a metal electrode is subsequently formed on the surface, the contact resistance with the metal is not sufficiently lowered. Therefore, as shown in FIG. 1 (b), the implantation energy is set to 0.3 keV, the implantation for increasing the concentration of the outermost surface is performed by BF 2 + ion implantation with 30,000 pulses, and the final implantation distribution is obtained. Obtained. The total injection amount is 3 ⁇ 10 14 cm ⁇ 2 .
  • the B concentration on the outermost surface was 2 ⁇ 10 20 cm ⁇ 3 , and a low resistance contact could be realized.
  • BF 2 + ions having a total implantation amount of 3 ⁇ 10 14 cm ⁇ 2 were first pulsed 70,000 times with a self-bias voltage of ⁇ 5 kV. This is the dependence of implanted ion energy distribution and implanted ion density on the depth direction when implantation is performed by applying 30,000 pulses at a self-bias voltage of ⁇ 0.3 kV.
  • the RF power pulse width is 10 ⁇ s
  • the pulse interval is 90 ⁇ s
  • the RF power frequency is 1 MHz, 2 MHz, 4 MHz, 6 MHz, and 10 MHz.
  • the energy distribution converges to 5 keV and 0.3 keV as the frequency increases, and the implantation distribution is localized in a shallower region as shown in FIG. 4 (b). And has a steep distribution.
  • Equation (3) it can be seen that even if the energy is monochromatic, the implantation distribution has a spread of ⁇ Rp, so that the implantation distribution does not change significantly at a frequency of 6 MHz or more. Since the power for generating the same self-bias voltage increases as the RF frequency increases, the lower frequency is desirable in that sense. Therefore, as a condition that has a steeper distribution and does not require a large amount of RF power, the RF frequency is preferably 4 MHz or more, and preferably about 6 MHz.
  • ions having a positive charge are implanted and secondary electrons having a negative charge are knocked out, so that the ion implantation region is positively charged.
  • the source / drain region is implanted, it is necessary to implant ions with an ion dose of about 10 14 cm ⁇ 2 .
  • positive charges of 1 ⁇ 10 15 cm ⁇ 2 are accumulated. As a result, a strong electric field is generated in the gate insulating film, and charge-up damage is induced.
  • ion implantation may be performed in a plurality of times by pulses. That is, the generation of a strong electric field can be suppressed by neutralizing the charging with electrons diffused from the plasma excitation region between pulses.
  • ion implantation is performed in 100,000 times. That is, when the RF power of the substrate is applied in pulses while exciting the microwave plasma, a self-bias voltage is generated only when the RF power is turned on, and ion implantation is performed. When the RF power is off, the charge is removed by the electrons in the plasma. Since the dose of 3 ⁇ 10 14 cm ⁇ 2 is performed in total, the dose amount per time becomes 3 ⁇ 10 9 cm ⁇ 2 . The time for neutralizing the positively charged electric charge on the wafer with electrons in one pulse, that is, the pulse interval was 10 times the pulse width.
  • the pulse interval is the reciprocal of the ratio of the number of electrons to the total number of ion charges in the unit volume existing in the plasma, the secondary electron emission coefficient of the processing substrate, and the pulse width. If the time is longer than the product, the charge can be sufficiently removed.
  • the pulse width for applying the substrate RF power was 10 ⁇ s, and the time for neutralization with electrons was 90 ⁇ s. Since almost all of the ions irradiated on the wafer are BF 2 + , the necessary ion current density J is set to the following formula 4.
  • the current density is proportional to the plasma density if the electron temperature is constant, it may be controlled by changing the plasma density with the microwave power for plasma excitation or adjusting the distance between the processing substrate and the plasma excitation region. . Since the non-application time is 10 times the RF application time, ion implantation can be performed without charging.
  • the necessary ion current density J is more generally given by the following equation (5).
  • D is the dose
  • e is the elementary charge
  • N is the number of pulses
  • ⁇ t is the pulse width.
  • the implanted ions are ionized monovalently.
  • multiply the elementary charge e by the valence and obtain the current density for each valence ion.
  • the combined value may be set as the current density.
  • FIGS. 5 (a) and 5 (b) show the energy distribution of incident ions and the implantation distribution of incident ions, respectively, when plasma excitation is performed with PF 3 gas and PF 2 + ions are implanted.
  • the RF power frequency was 4 MHz, and the self-bias voltage and the number of pulse applications were changed in the following order. 1st -7kV 45,000 times 2nd -3kV 22,000 times 3rd -0.3kV 33,000 times The total implantation amount was 5 ⁇ 10 14 cm ⁇ 2 .
  • both Rp and ⁇ Rp are smaller at the same implantation energy as shown in FIG. Therefore, it was found that the implantation distribution easily reflects the energy distribution and tends to be non-uniform. Therefore, in the case of BF 2 + ions, the self-bias was changed in two ways, but in the case of PF 2 + ions, a second implantation that flattens the implantation distribution is introduced and three types of self-bias voltages are used. It was. Also in this case, it is preferable that the self-bias voltage is implanted in order from the larger absolute value, and the low energy implantation is sequentially performed while promoting preamorphization.
  • 6A and 6B show incident ion energy distribution and incident ion implantation distribution when the RF frequency is changed to 1 MHz, 2 MHz, 4 MHz, 6 MHz, and 10 MHz.
  • the RF frequency is preferably 4 MHz or more, and preferably about 6 MHz as a condition that has a steep implantation distribution and does not require a large amount of RF power.
  • FIG. 7 shows a third embodiment of the present invention. Note that the description of the same parts as those in the first and second embodiments is omitted.
  • FIG. 7 shows a MOSFET manufactured on an SOI (Silicon on Insulator) substrate.
  • 701 is a silicon bulk substrate
  • 702 is a buried oxide film layer
  • 703 is a source / drain region of the SOI layer
  • 704 is a channel region of the SOI layer
  • 705 is a gate insulating film
  • 706 is a gate electrode.
  • the thickness of the SOI layer in the channel region is 25 nm.
  • the thickness of the SOI layer of the source / drain layer needs to be about 25 nm, but BF 2 + ions or PF 2 + ions are implanted by plasma doping, and the concentration of B or P is increased. If it is 2 ⁇ 10 20 cm ⁇ 3 or more in the region, the implantation front reaches about 60 nm. Therefore, if the silicon of the source / drain region 703 is 25 nm, which is the same as the channel region, ions are implanted up to the buried oxide film layer 702 and noise is generated in the fabricated device. .
  • the silicon thickness of the source / drain region 703 needs to be more than twice the silicon thickness of the channel region 704.
  • the silicon thickness of the source / drain region 703 is set to 70 nm so as to satisfy this condition.
  • an SOIMOSFET device in which the source / drain series resistance is sufficiently small and noise is not generated is realized.
  • the same effect can be obtained even if the MOSFET is an inversion type in which the channel region and the source / drain regions are different in conductivity type or an accumulation type of the same conductivity type (WO 2008/007749 A1). Can do.
  • FIG. 8 is a detailed view of the periphery of the substrate electrode stage in FIG.
  • Reference numeral 801 denotes a He gas control plate
  • 802 denotes a He gas introduction unit
  • 803 denotes a silicon wafer
  • 804 denotes an electrostatic chuck and a substrate electrode for applying RF power
  • 805 denotes an exhaust port inside the He gas control plate
  • 806 denotes He.
  • Exhaust port on the outside of the gas control plate 807 is an RF power supply, 808 is a DC power supply for electrostatic chuck (one outputs a positive voltage, the other outputs a negative voltage), 809 is a parallel resonance filter, 810 is a blocking capacitor, 811 is Conductive ceramics, 812 is insulating ceramics, and 813 is a ground plate.
  • the conductive ceramic 811 has a resistivity controlled to about 10 10 ⁇ cm at room temperature and a thickness of 1 mm.
  • the insulating ceramic 812 has a relatively large thickness of 2 cm so that the capacitance between the ground plate 813 and the substrate electrode 804 is reduced.
  • the substrate electrode 804 uses a bipolar chuck, and +500 V is applied to the electrode on one side and ⁇ 500 V is applied to the other electrode by the DC power source 808 to adsorb the silicon wafer 803.
  • the DC power source 808 is connected to the substrate electrode via the parallel resonance filter 809.
  • the parallel resonance filter 809 sets the resonance frequency to the frequency of the RF power, and the impedance has an extremely large value at that frequency. This prevents RF power from being supplied to the DC power source 808 side.
  • He gas was filled from the He gas introduction unit 802 between the wafer and the conductive ceramics, the He gas flow rate was adjusted, and the pressure was 10 Torr. As a result, the thermal conductivity between the wafer and the conductive ceramic can be ensured, and the heat generated during ion implantation can be efficiently removed.
  • the He gas returns to the plasma excitation region, it is ionized and becomes He + ions. Since He + ions are very light, when accelerated by a self-bias voltage, they are implanted into the wafer with high energy and cause damage.
  • a He gas control plate 801 is installed on the outer periphery of the conductive ceramic. He leaking from the outer periphery of the wafer is exhausted from the inner exhaust port 805 from this control plate. As a result, the He gas does not return to the plasma excitation region, and ionization of the He gas can be prevented. Note that the plasma excitation gas is exhausted from both the inner exhaust port 805 and the outer exhaust port.
  • the present invention can be applied not only to the manufacture of semiconductor devices but also to the manufacture of various electronic devices such as flat display display devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma Technology (AREA)

Abstract

　プラズマを励起された処理室内において、保持台上に設けられた処理基板へ前記プラズマ内の正イオンを加速して打ち込むプラズマイオン注入する際、前記保持台に、４ＭＨｚ以上の周波数を有するＲＦ電力を印加して処理基板表面にセルフバイアス電圧を発生させて、イオン注入を行う。ＲＦ電力は、パルスで印加され、複数回に分けて印加される。

Description

イオン注入装置、イオン注入方法及び半導体装置
　本発明は、イオン注入装置およびイオン注入方法に関し、特にＩＣ、ＬＳＩ等の半導体装置の製造に用いられるイオン注入装置およびイオン注入方法に関する。また本発明は、ＩＣ、ＬＳＩ等の半導体装置、特に、ＳＯＩ基板に形成されるＭＯＳトランジスタに関するものである。
　プラズマイオン注入は、非特許文献１に示すとおり、注入したい原子を含むガスによりプラズマを発生させ、処理されるべき処理基板に負の電圧をかけることにより、正イオンをシース中で加速させて処理基板にイオン注入を行う技術である。
　従来のイオンビームを用いたイオン注入法に比べて、プラズマイオン注入は、低コストであり、かつ、１０ｋｅＶ以下の低エネルギーのイオンを大量に生成することができる為、ＭＯＳトランジスタにおける浅いソース・ドレイン層を形成する際に有利である。
　上記非特許文献で開示されたプラズマイオン注入においては、処理基板を保持する保持台内に設けられた電極に、通常数十μｓの負の高電圧ＤＣパルスを印加し、ＤＣパルス印加直後に過渡的に処理基板表面に発生する電界により、イオンを加速して処理基板に打ち込む。
　しかしながら、本方式では過渡現象を用いるため、処理基板の導電率や誘電率に依存して過渡現象の時定数が変化してしまい、イオンの加速エネルギーを精密に制御することが困難であった。このことにより、イオンの注入分布を制御することも困難であった。特に、ＭＯＳトランジスタ製造工程において、ソース・ドレインの浅い接合を作るには、注入した不純物イオンの拡散を抑える必要が有り、６００℃以下の低温での活性化アニールが必要である。すなわち高温アニールでの拡散による注入分布均一化効果は用いることができず、精密に注入分布を制御できるイオン注入方法が必要である。
　本発明の第１の態様によれば、減圧可能な処理室と、該処理室内にプラズマを励起するプラズマ励起手段と、前記処理室内に設けられ処理基板を保持する保持台と、前記保持台にＲＦ電力を印加して処理基板表面にセルフバイアス電圧を発生させ、前記プラズマ内の正イオンを加速して処理基板へ打ち込むイオン注入装置であり、
　前記ＲＦ電力の周波数が４ＭＨｚ以上であり、かつＲＦ電力をパルスで印加することで、複数回に分けてイオン注入を行うことを特徴とするイオン注入装置が得られる。
　本発明の第２の態様によれば、前記プラズマ励起手段が、１００ＭＨｚから３ＧＨｚの範囲から選ばれる周波数をもつ電磁波を金属表面波として前記処理室内へ伝搬させる手段と前記処理室内にプラズマ励起用ガスを導入する手段とを有することを特徴とする第１の態様に記載のイオン注入装置が得られる。
　本発明の第３の態様によれば、前記保持台に静電チャック機能を有し、前記静電チャック機能により前記保持台と前記処理基板との間の空間にガスを充填し、イオン注入時に、前記ガスの充填圧力を前記処理室内の圧力より高い圧力に設定することを特徴とし、
　前記保持台の周辺に、前記空間から漏れた前記ガスをプラズマ励起領域へ侵入させないための遮蔽プレートが設けられていることを特徴とする、第１または２の態様に記載のイオン注入装置が得られる。
　本発明の第４の態様によれば、第１から３の態様のいずれかに記載のイオン注入装置を用いてイオン注入を行うイオン注入方法が得られる。
　本発明の第５の態様によれば、保持台に印加する前記ＲＦ電力を変化させることにより、少なくとも複数のセルフバイアス電圧によりイオン注入を行うことを特徴とする第４の態様に記載のイオン注入方法が得られる。
　本発明の第６の態様によれば、処理基板表面がシリコンを含む半導体結晶からなり、少なくとも第１のセルフバイアス電圧により、半導体結晶をアモルファス化しながらイオン注入を行う工程と、第２のセルフバイアス電圧により半導体結晶の最表面のイオン注入密度を少なくとも１×１０20ｃｍ-3以上にする工程とを含むことを特徴とする第５の態様に記載のイオン注入方法が得られる。
　本発明の第７の態様によれば、プラズマ励起ガスが、注入原子のフッ化物のガスであることを特徴とする第４から６の態様のいずれかに記載のイオン注入方法が得られる。
　本発明の第８の態様によれば、プラズマ励起ガスが、ＢＦ3、ＰＦ3、ＡｓＦ3より選ばれるガスであることを特徴とする第４から７の態様のいずれかに記載のイオン注入方法が得られる。
　本発明の第９の態様によれば、第１の半導体領域と、その上に形成された埋込絶縁物層と、その上に形成された第２の半導体領域とを少なくとも有する基板を用いて形成される半導体装置であり、前記第２の半導体領域の層の厚さが、チャネル領域の層の厚さに対してソース・ドレイン領域の層の厚さが２倍以上となっていることを特徴とする半導体装置が得られる。
　本発明の第１０の態様によれば、前記チャネル領域、前記ソース領域及び前記ドレイン領域が同一の導電型を有するアキュムレーション型であることを特徴とする第９の態様に記載の半導体装置が得られる。
　本発明の第１１の態様によれば、第１から第３の態様のいずれかに記載のイオン注入装置を用いて製造した半導体装置が得られる。
　本発明の第１２の態様によれば、第４から第８の態様のいずれかに記載のイオン注入方法を用いて製造した半導体装置が得られる。
　本発明の第１３の態様によれば、第４から第８の態様のいずれかに記載のイオン注入方法によってイオン注入を行う工程を有することを特徴とする半導体装置の製造方法が得られる。
　本発明によれば、イオンの加速エネルギーを精密に制御でき、半導体中に浅い接合を形成する際に、注入分布を正確に制御できるイオン注入方法及びイオン注入装置が得られる。
(a)及び(b)は、それぞれ、本発明によりシリコン基板にＢＦ2 +イオンをプラズマドーピングにより注入し、ｐ+－Ｓｉのソース・ドレイン層を形成した際の注入イオンのエネルギー分布及び注入イオン密度の深さ方向依存性を示す図である。 本発明の第一の実施形態に係るイオン注入装置の概略構成を示す図である。 （ａ）は、入射イオンＢＦ2 +における平均打ち込み深さＲｐ及び幅ΔＲｐのエネルギーに依存性を示す図であり、（ｂ）は、入射イオンＰＦ2 +における平均打ち込み深さＲｐ及び幅ΔＲｐのエネルギーに依存性を示す図であり、（ｃ）は、入射イオンＡｓＦ2 +における平均打ち込み深さＲｐ及び幅ΔＲｐのエネルギーに依存性を示す図である。 （a)及び(b)は、基板ＲＦ電力の周波数を変えてイオン注入を行った場合における注入イオンのエネルギー分布、及び注入イオン密度の深さ方向依存性をそれぞれ示す図である。 （a）及び(b)は、それぞれ、ＰＦ３ガスによりプラズマ励起を行いＰＦ2 +イオンの打ち込みを行った際における入射イオンのエネルギー分布、入射イオンの打ち込み分布を示す図である。 (a)及び(b)は、１ＭＨｚ、２ＭＨｚ、４ＭＨｚ、６ＭＨｚ、及び１０ＭＨｚと、ＲＦ周波数を変化させたときの入射イオンのエネルギー分布及び入射イオンの打ち込み分布をそれぞれ示す図である。 本発明の第三の実施形態に係る半導体装置の構成を示す断面図である。 本発明の第四の実施形態に係るイオン注入装置の部分的構成を示す概略図である。 本発明で用いるプラズマ処理装置の一例の概略的な構成を示した縦断面図である。 図９に示されたプラズマ処理装置のＡ－Ａ線に沿った横断面図である。 図９に示されたプラズマ処理装置のＢ－Ｂ線に沿った横断面図である。 図９に示されたプラズマ処理装置のＣ－Ｃ線に沿った横断面図である。
（第一の実施形態）
　本発明の第一の実施形態を示す。図１(a)及び１(b)は、それぞれ、本発明によりシリコン基板にＢＦ2 +イオンをプラズマドーピングにより注入し、ｐ+－Ｓｉのソース・ドレイン層を形成した際の注入イオンのエネルギー分布、注入イオン密度の深さ方向依存性である。
　図２は、図１において使用したプラズマドーピングの装置の概略構成を示している。詳細は後述するが、２０１は処理室、２０２はシリコン基板２０６を乗せる保持台、すなわち基板電極ステージ、２０３は基板電極に印加するＲＦ電力発生部、２０５は導体表面波（金属表面波）プラズマ励起部、２０４は励起されたプラズマである。処理室は、図示しない排気ポンプにより、処理室内を減圧にすることが可能となっている。
　通常、プラズマを安定に励起するには、Ａｒ等の希ガスに原料ガスを希釈することが望ましいが、イオン注入をプラズマドーピングで行う場合、Ａｒ等のガスにより希釈すると、Ａｒイオンも基板に注入されてしまうため、原料ガスのみでプラズマ励起することが望ましい。
　原料ガスは、例えばＢＦ3、ＰＦ3、ＡｓＦ3等があるが、これらのガスをプラズマ化すると、Ｆは電気陰性度が非常に大きく電子が付着しやすいため、Ｆ-イオンが大量に発生し、このために電子密度が低下する。よって、低い電子密度でも安定してプラズマ励起が維持できる導体表面波（金属表面波）励起方式を用いることが望ましい。
　このことを考慮して、本実施形態では９１５ＭＨｚのマイクロ波を用いた導体表面波（金属表面波）方式を採用した。なお、材料ガスにはＢ2Ｈ6等の水素を含むガスも挙げられるが、水素は軽い原子であるため、非常に高エネルギーに加速されて基板に打ち込まれるためにダメージを発生させる要因となるため、水素を含むガスは使用しない方が望ましい。
　ここで、図９乃至１２を参照して、本発明で用いる導体表面波（金属表面波）方式プラズマ処理装置の一例を説明する。
　本発明において使用される導体表面波（金属表面波）方式プラズマ処理装置は、プラズマ処理（本発明ではプラズマドーピング）される基板を収納する金属製の処理容器と、前記処理容器内にプラズマを励起させるために必要なガスを前記処理容器内に導入する手段と、プラズマを励起させるために必要な電磁波を供給する電磁波源とを備え更に、前記電磁波源から供給される電磁波を前記処理容器の内部に導入する、前記処理容器の内部に一部を露出させた複数の誘電体を、前記処理容器の蓋体下面に備えたプラズマ処理装置である。また、前記誘電体の下面に金属電極が設けられ、前記金属電極と前記蓋体下面の間に露出する前記誘電体の露出部分から放出された電磁波が金属電極と蓋体下面の両方の金属表面を金属表面波として伝搬し、前記ガスを励起してプラズマを発生させるように構成されている。
　この構成によれば、たとえば９１５ＭＨｚのような比較的低周波数のマイクロ波による導体表面波によって処理容器内に励起されるプラズマが均一となる。その結果、基板の処理面全体に均一な処理ができるようになる。また、誘電体周囲に配置させた表面波伝搬部に沿って伝搬させた電磁波（導体表面波）でプラズマを励起させることができるので、誘電体の使用量を大幅に少なくすることが可能となる。また、処理容器の内部に露出する誘電体の露出面積を小さくすることにより、誘電体の過熱による誘電体の破損やエッチング等が抑制されるとともに、処理容器内面からの金属汚染の発生がなくなる。特に、３ＧＨｚ以上の周波数のマイクロ波を利用した場合と比べて、安定で電子温度が低いプラズマを得るための下限の電子密度を約１／７（９１５ＭＨｚの場合）とすることができ、これまで使えなかったより広範囲な条件でプラズマ処理に適したプラズマが得られるようになり、処理装置の汎用性を著しく向上させることができる。
　図９は、本発明で用いるプラズマ処理装置の一例の概略的な構成を示した縦断面図（図１０～１２中のＤ－Ｏ’－Ｏ－Ｅ断面）である。図１０は、図９中のＡ－Ａ線に沿った横断面図である。図１１は、図２中のＢ－Ｂ線に沿った横断面図である。図１２は、図９中のＣ－Ｃ線に沿った横断面図である。このプラズマ処理装置は、中空の容器本体２０１と、この容器本体２０１の上方に取り付けられた蓋体３を備えている。処理容器２０１の内部には密閉空間が形成されている。処理容器２０１および蓋体３は導電性を有する材料、例えばアルミニウム合金からなり、電気的に接地された状態になっている。
　処理容器２０１の内部には、半導体基板２０６を載置するための載置台としてのサセプタ２０２が設けられている。このサセプタ２０２は例えば窒化アルミニウムからなり、その内部には、基板に所定のバイアス電圧を印加させるための給電部１１が設けられている。給電部１１には、処理容器の外部に設けられたバイアス印加用の高周波電源部２０３が接続されている。図示された高周波電源部２０３は高周波電源１３と、コンデンサなどを備えた整合器１４を備えている。
　処理容器２０１の底部には、処理容器の外部に設けられた真空ポンプなどの排気装置（図示せず）によって処理容器内を減圧するための排気口２０が設けられている。また、サセプタ２０２の周囲には、処理容器２０１の内部において、ガスの流れを好ましい状態に制御するためのバッフル板２１が設けられている。
　蓋体３の下面には、例えば、Ａｌ2Ｏ3からなる４つの誘電体２５が取付けられている。誘電体２５として、例えばフッ素樹脂、石英などの誘電材料を用いることもできる。図１０に示すように、誘電体２５は正方形かまたはそれに近い四角形の板状に構成されている。図１０に示すように、これら４つの誘電体２５は、互いの頂角同士（平坦部２６同士）を隣接させるように配置されている。
　各誘電体２５の下面には、金属電極２７が取り付けられている。金属電極２７は、導電性を有する材料、例えばアルミニウム合金からなる。誘電体２５と同様に、金属電極２７も正方形の板状に構成されている。金属電極２７の幅Ｎは、誘電体２５の幅Ｌに比べて僅かに短い。このため、処理容器の内部から見ると、金属電極２７の周囲には、誘電体２５の周辺部が正方形の輪郭を現す状態で露出している。そして、処理容器の内部から見ると、誘電体２５の周辺部によって形成された正方形の輪郭の頂角同士が隣接させて配置されている。
　誘電体２５および金属電極２７は、ネジ等の接続部材３０によって、蓋体３の下面に取り付けられている。
　接続部材３０の中心部には、縦方向のガス流路４０が設けられており、誘電体２５と金属電極２７との間には、横方向のガス流路４１が設けられている。金属電極２７の下面には、複数のガス放出孔４２が分散して開口されている。蓋体３内の空間部３２に供給された所定のガスが、ガス流路４０、４１およびガス放出孔４２を通って、処理容器４の内部に向けて分散して供給されるようになっている。
　図１０に示すように、４つの誘電体２５に囲まれた蓋体３の下面中央の領域には、金属カバー４５が取り付けられている。この金属カバー４５は、導電性を有する材料、例えばアルミニウム合金からなり、蓋体３の下面に電気的に接続されて、電気的に接地された状態になっている。すなわち蓋体の一部とみなすことができる。金属カバー４５は、金属電極２７と同様に、幅Ｎの正方形の板状に構成されている。金属カバー４５は、誘電体２５と金属電極２７の合計程度の厚さを有する。このため、金属カバー４５下面と金属電極２７下面は、同一面になっている。金属カバー４５は、ネジ等の接続部材４６によって、蓋体３の下面に取り付けられている。処理容器の内部に露出している接続部材４６の下面４７は、金属カバー４５の下面と同一面になっている。
　接続部材４６の中心部には、図９に示すように、縦方向のガス流路５０が設けられており、蓋体３下面と金属カバー４５との間には、横方向のガス流路５１が設けられている。金属カバー４５の下面には、複数のガス放出孔５２が分散して開口されている。蓋体３内の空間部３２に供給された所定のガスが、ガス流路５０、５１およびガス放出孔５２を通って、処理容器４の内部に向けて分散して供給されるようになっている。
　プラズマ処理中、マイクロ波供給装置８５から各誘電体２５に伝搬されたマイクロ波は、蓋体３の下面に露出している誘電体２５の周囲から金属カバー４５下面、金属電極２７下面およびサイドカバー内側部分５８下面に沿って伝搬させられる。その際、溝５６、５７は、サイドカバー内側部分５８下面に沿って伝搬させられたマイクロ波（導体表面波）が、溝５６、５７を超えて外側（サイドカバー外側部分５９）に伝搬させないようにするための、伝搬障害部として機能する。このため、蓋体３の下面において溝５６、５７で囲まれた領域である金属カバー４５下面、金属電極２７下面およびサイドカバー内側部分５８下面が表面波伝搬部となる。
　サイドカバー５５は、ネジ等の接続部材６５によって、蓋体３の下面に取り付けられている。処理容器の内部に露出している接続部材６５の下面６６は、サイドカバー５５の下面と同一面になっている。接続部材６５の中心部には、縦方向のガス流路７０が設けられており、蓋体３下面とサイドカバー５５との間には、横方向のガス流路７１が設けられている。サイドカバー５５の下面には、複数のガス放出孔７２が分散して開口されている。蓋体３内の空間部３２に供給された所定のガスが、ガス流路７０、７１およびガス放出孔７２を通って、処理容器４の内部に向けて分散して供給されるようになっている。
　蓋体３の上面中央には、処理容器４の外部に配置されたマイクロ波源８５から供給されるマイクロ波を伝送させる同軸管８６が接続されている。同軸管８６は、内部導体８７と外部導体８８とによって構成されている。内側導体８７は、蓋体３の内部に配置された分岐板９０に接続されている。
　図１２に示すように、分岐板９０は、内部導体８７との連結位置を中心とする４本の枝導体９１を十字状に配置した構成である。各枝導体９１の先端下面には、金属棒９２が取付けてある。これら同軸管８６、分岐板９０、金属棒９２は、Ｃｕなどの導電性部材により形成される。
　マイクロ波供給装置８５からは、周波数が３ＧＨｚ以下のマイクロ波として例えば９１５ＭＨｚの周波数をもったマイクロ波が、同軸管８６に対して導入されるようになっている。これにより、９１５ＭＨｚのマイクロ波が、分岐板９０で分岐されて、金属棒９２を介して各誘電体２５（図９及び１０）に伝送される。
　蓋体３の上面には、プラズマ処理に必要な所定のガスの供給用のガス配管１００が接続されている。また、蓋体３の内部には、冷媒供給用の冷媒配管１０１が設けられている。処理容器４の外部に配置されたガス供給源１０２からガス配管１００を通じて供給された所定のガスは、蓋体３内の空間部３２に供給された後、ガス流路４０、４１、５０、５１、７０、７１およびガス放出孔４２、５２、７２を通って、処理容器４の内部に向けて分散して供給されるようになっている。
　以下、図１を参照して、上記したプラズマイオン注入装置を用いたイオン注入方法を説明する。ＢＦ3ガスをイオン注入装置の処理室に導入し、圧力を１００ｍＴｏｒｒとして９１５ＭＨｚのマイクロ波を導体表面波（金属表面波）として導入してプラズマを励起し、ＢＦ2 +イオンを生成した。
　一方、基板バイアスを発生させるために、本実施形態では、ＤＣパルスを用いるのではなく、４ＭＨｚのＲＦ電力を１０μｓのパルス幅、９０μｓ間隔で印加した。即ち、この実施形態では、パルス幅がパルス停止期間よりも短いＲＦ電力パルス（ここでは、デューティ比が１／１０のＲＦ電力パルス）を使用した。
　まず、セルフバイアス電圧を－５ｋＶとして７万回のパルス印加を行い、引き続きセルフバイアス電圧を－０．３ｋＶとして３万回のイオン注入を行った。トータルの注入量は３×１０14cm-2とした。その分布を図１(b)に示す。ボロンＢは、Ｓｉに対して最大２×１０20ｃｍ-3の密度まで活性化し、高濃度であればあるほど低抵抗化する。一般的に、ＭＯＳトランジスタを高性能化するための微細化に伴い、短チャネル効果を抑制するためには、高濃度層を薄くする必要がある。しかしながら一方で、ソース・ドレイン層の直列抵抗増加を防ぐためには、少なくとも不純物濃度が１×１０20ｃｍ-3以上、望ましくは２×１０20ｃｍ-3の領域がなるべく多い方が望ましい。すなわち、不純物濃度分布が、１０から２０ｎｍ程度の所望の深さまでは２×１０20ｃｍ-3を維持し、それより深くなると急峻に減少させることが理想的である。
　一般的にプラズマ中で処理基板へ電極を介してＲＦ電力を印加し、正イオンを加速して処理基板へ注入する場合、正イオンのエネルギーに分布を持つことが知られている。　
　（例えば　M. A. Lieberman and A. J. Lichtenberg, Principles of Plasma Discharges and Materials Processing Second Edition, Wiley Interscience, 2005）
　すなわち、入射イオンのエネルギーをＥとして、そのエネルギー分布をｆ(Ｅ)とすると、下記の数１となる。
Figure JPOXMLDOC01-appb-M000001
　ここで、ｅは素電荷、ＶDCは処理基板に発生したセルフバイアス電圧である。また、ΔＥはエネルギーの広がりで、下記の数２で表される。
Figure JPOXMLDOC01-appb-M000002
　ここで、ＶRFは、処理基板表面でのＲＦ電圧の振幅、ωはＲＦ電力の角周波数、ｄは処理基板表面とプラズマの間に形成されるシースの厚み、ｍiは入射イオンの質量である。式（１）から分かるように、入射イオンのエネルギーは２ΔＥのエネルギー広がりを有し、最小エネルギーｅＶDC－ΔＥから最大エネルギーｅＶDC+ΔＥにわたって分布し、最小エネルギー及び最大エネルギーで鋭いピークを持つ。ただし、ΔＥはＲＦ電力の周波数及びイオン質量ｍiの平方根に反比例するため、周波数を高くする、もしくは重いイオンを用いるほどエネルギー広がりは小さくなる。結果として、本実施例における、基板表面に到達するＢＦ2 +イオンのエネルギー分布は図１(a)のようになった。
　単色エネルギーのイオンがシリコンへ打ち込まれた場合、平均打ち込み深さＲｐを中心として、幅ΔＲｐを持つガウシアン分布を有することが知られている。すなわち、打ち込みイオンの密度の深さｘ方向の依存性、すなわち、打ち込み深さ分布ｎ(ｘ)とすると、下記の数３となる。
Figure JPOXMLDOC01-appb-M000003
　Ｎ0は、単位ｃｍ-2で表される、トータルの打ち込み量である。なお、ＲＰ,ΔＲｐは入射イオンのエネルギーに依存し、ＢＦ2 +、ＰＦ2 +、ＡｓＦ2 +に対しては、図３（ａ）、（ｂ）、（ｃ）のような依存性を示す。
　本実施形態においては、まず、－５ｋＶのセルフバイアス電圧を発生させることで、ＢＦ2 +イオンを５ｋｅＶまで加速させて注入することで、１×１０20ｃｍ-3以上の領域を図１(b)で示すように、深さ約１３ｎｍの領域まで形成した。７万回のパルスに分割して注入することで、チャージアップダメージを抑制することができた。ＲＦ電力のパルス幅は１０μｓ、パルス間隔９０μｓ間隔とした。また、本注入により、シリコン基板がアモルファス化し、後に行うドーパントの活性化を５５０℃から６００℃程度と比較的低温で行うことが可能となった。ただし、この打ち込みだけでは、最表面のＢ濃度が２×１０20ｃｍ-3まで達していない。すなわち、この後に表面に金属電極を形成した場合の金属とのコンタクト抵抗が十分低くならない。よって、図１(b)に示すように、打ち込みエネルギーを０．３ｋｅVとして、最表面を高濃度化する打ち込みを３万回のパルスでＢＦ2 +イオンの注入を行い、最終的な打ち込み分布を得た。トータルの注入量は３×１０14ｃｍ－2である。最表面のＢ濃度が２×１０20ｃｍ-3となり、低抵抗コンタクトを実現することができた。
　次に、図４(a),４(b)を用いて、基板ＲＦ電力の周波数を変えた効果について述べる。図４(a),４(b)はそれぞれ、トータルの注入量３×１０14ｃｍ-2のＢＦ2 +イオンを、まず、セルフバイアス電圧を－５ｋＶとして７万回のパルス印加を行い、引き続きセルフバイアス電圧を－０．３ｋＶとして３万回のパルス印加で注入した際の、注入イオンのエネルギー分布、及び注入イオン密度の深さ方向依存性である。ＲＦ電力のパルス幅は１０μｓ、パルス間隔９０μｓ間隔とし、ＲＦ電力の周波数が１ＭＨｚ、２ＭＨｚ、４ＭＨｚ、６ＭＨｚ、１０ＭＨｚの場合について示している。図４(a)から分かるように、周波数が増加するに従い、エネルギー分布は５ｋｅＶと０．３ｋｅＶに収束し、それに対応して図４(b)に示すように打ち込み分布もより浅い領域に局在化し、急峻な分布となる。ただし、式（３）で表されるように、単色エネルギーであっても打ち込み分布はΔＲｐの広がりを持つため、打ち込み分布は６ＭＨｚ以上の周波数においては、大きく変化することが無いことが分かる。ＲＦ周波数が増加するに従い同じセルフバイアス電圧を発生させるための電力が増大してしまうため、その意味では周波数は低い方が望ましい。よって、より急峻な分布を持ち、かつ多大なＲＦ電力を要しない条件として、ＲＦ周波数は４ＭＨｚ以上、望ましくは６ＭＨｚ程度であることが好ましい。
　次に、パルス幅、パルス間隔、及びイオン電流密度の設定方法の一例について説明する。イオン注入は、正電荷を持ったイオンが打ち込まれ、負電荷を持った２次電子がたたき出されるため、イオン注入領域は正に帯電する。ソース・ドレイン領域打ち込みであると、イオンドーズ量としては１０14ｃｍ-2程度のイオンを打ち込む必要がある。１回のイオン衝撃で１０個程度の２次電子が放出されると、１×１０15ｃｍ-2もの正電荷が蓄積されてしまう。これにより、ゲート絶縁膜に強い電界が発生してしまい、チャージアップダメージが誘起される。強い電界を発生させないためには、パルスで複数回に分けてイオン注入すれば良い。すなわちパルスとパルスの間に、プラズマ励起領域から拡散してきた電子により帯電を中和することで、強電界発生を抑制できる。
　例えば、イオン注入を１０万回に分けて行う場合について説明する。すなわち、マイクロ波プラズマを励起しながら、基板のＲＦ電力をパルスで印加すると、ＲＦ電力がオンになった時だけセルフバイアス電圧が発生し、イオン注入がおこなわれる。ＲＦ電力がオフの時に、プラズマ中の電子により帯電を除去する。トータルで３×１０14ｃｍ-2のドーズを行うので、１回のドーズ量は３×１０9ｃｍ-2となる。１回のパルスでウェーハ上に正に帯電した電荷を電子で中和する時間、すなわちパルス間隔はパルス幅の１０倍とした。より一般的には、パルス幅とパルス間隔において、パルス間隔が、前記プラズマに存在する単位体積のイオン電荷総数に対する電子数の割合の逆数と、処理基板の２次電子放出係数と、パルス幅の積よりも長い時間であれば十分帯電除去が可能である。
　１０秒で１枚のウェーハを処理するために、基板ＲＦ電力を印加するパルス幅を１０μｓとし、電子により中和させる時間を９０μｓとした。ウェーハに照射されるイオンはほぼ全てがＢＦ2 +であるから、必要なイオン電流密度Ｊは、下記の数４と設定した。
Figure JPOXMLDOC01-appb-M000004
　電流密度は電子温度が一定であればプラズマ密度に比例するので、プラズマ励起用のマイクロ波電力でプラズマの密度を変化させたり、処理基板とプラズマ励起領域の距離を調整することで制御すれば良い。ＲＦ印加時間に対し、非印加時間が１０倍あるので、帯電させることなくイオン注入を行うことが可能となった。必要なイオン電流密度Ｊは、より一般的には、下記の数５のように与えられる。
Figure JPOXMLDOC01-appb-M000005
　ここで、Ｄはドーズ量、ｅは素電荷、Ｎはパルス回数、Δｔはパルス幅である。なお、ここでは注入イオンが一価に電離しているとしたが、多価イオンが存在する場合は、素電荷ｅに価数を掛けて、それぞれの価数のイオンについて電流密度を求めて足し合わせた値を電流密度として設定すれば良い。
（第二の実施形態）
　次に、ｎ+－Ｓｉソース・ドレイン領域を形成するためのＰＦ2 +イオンの打ち込みについて述べる。なお、第一実施例と重複する部分は説明を省略する。図５(a)及び５(b)はそれぞれ、ＰＦ３ガスによりプラズマ励起を行いＰＦ2 +イオンの打ち込みを行った際の入射イオンのエネルギー分布、入射イオンの打ち込み分布である。ＲＦ電力周波数は４ＭＨｚであり、セルフバイアス電圧とパルス印加回数は下記の通り順番に変化させた。　
　　１番目　－７ｋＶ　４．５万回
　　２番目　－３ｋＶ　２．２万回
　　３番目　－０．３ｋＶ　３．３万回
　また、トータルの打ち込み量は５×１０14ｃｍ-2とした。ＰＦ2 +イオンはＢＦ2 +イオンに比べて大きく、かつ質量が重いため、図３で示すように、同じ打ち込みエネルギーではＲｐ,ΔＲｐともに小さくなる。よって、打ち込み分布がエネルギー分布を反映しやすく、不均一になりやすいということが分かった。よって、ＢＦ2 +イオンの場合はセルフバイアスを２通りに変化させたが、ＰＦ2 +イオンの場合は、２番目に打ち込み分布を平坦化させる打ち込みを導入し、３通りのセルフバイアス電圧を用いた。この場合も、セルフバイアス電圧は絶対値で大きい方から順に注入を行い、プリアモルファス化を促進しながら順次低エネルギー注入を行うことが好ましい。図６(a),６(b)は、ＲＦ周波数を、１ＭＨｚ、２ＭＨｚ、４ＭＨｚ、６ＭＨｚ、１０ＭＨｚと変化させたときの入射イオンのエネルギー分布、入射イオンの打ち込み分布である。図４に示すＢＦ2 +イオンの場合と同様に、急峻な打ち込み分布を持ち、かつ多大なＲＦ電力を要しない条件として、ＲＦ周波数は４ＭＨｚ以上、望ましくは６ＭＨｚ程度であることが好ましい。
（第三の実施形態）
　図７に、本発明の第三の実施形態を示す。なお、第一、第二の実施形態と重複する部分は説明を省略する。図７は、ＳＯＩ（Silicon on Insulator）基板上に製作されたＭＯＳＦＥＴである。７０１はシリコンのバルク基板、７０２は埋め込み酸化膜層、７０３はＳＯＩ層のソース・ドレイン領域、７０４はＳＯＩ層のチャネル領域、７０５はゲート絶縁膜、７０６はゲート電極である。チャネル領域のＳＯＩ層の厚みは２５ｎｍである。ソース・ドレインの直列抵抗を下げるためにはソース・ドレイン層のＳＯＩ層の厚みは同じ２５ｎｍ程度必要となるが、プラズマドーピングによりＢＦ2 +イオンやＰＦ2 +イオンを注入し、ＢやＰの濃度をその領域内において２×１０20ｃｍ-3以上にすると、注入の打ち込みフロントは６０ｎｍ程度まで達してしまう。ゆえに、ソース・ドレイン領域７０３のシリコンがチャネル領域と同じ２５ｎｍであると、埋め込み酸化膜層７０２までイオンが注入されてしまい、作成したデバイスに雑音が発生してしまう等、特性劣化が起こってしまう。
　チャネル領域７０４のシリコン厚みと同程度の高濃度ドープのソース・ドレイン層をプラズマドーピングで製造する場合、打ち込みフロントはおおよそチャネル領域の２倍程度となる。よって、ソース・ドレインの直列抵抗も十分小さく、かつ雑音が発生させないためには、ソース・ドレイン領域７０３のシリコンの厚みをチャネル領域７０４のシリコンの厚みに対し２倍以上とる必要がある。
　図７に示すように、本発明ではソース・ドレイン領域７０３のシリコンの厚みを７０ｎｍとし、この条件を満たすようにした。これにより、ソース・ドレインの直列抵抗も十分小さく、かつ雑音が発生させないＳＯＩＭＯＳＦＥＴデバイスが実現した。なお、ＭＯＳＦＥＴはチャネル領域とソース・ドレイン領域が異なる導電型であるインバージョン型であっても、もしくは同一の導電型のアキュムレーション型（ＷＯ　２００８／００７７４９　Ａ１）であっても同様の効果を得ることができる。
（第四の実施形態）
　図８を用いて本発明の第四の実施形態を示す。図８は、図２における基板電極ステージ周辺の詳細図である。８０１はＨｅガス制御板、８０２はＨｅガス導入部、８０３はシリコンウェーハ、８０４は静電チャック及びＲＦ電力を印加するための基板電極、８０５はＨｅガス制御板の内側の排気ポート、８０６はＨｅガス制御板の外側の排気ポート、８０７はＲＦ電源、８０８は静電チャック用ＤＣ電源（片方は正電圧、もう一方は負電圧を出力）、８０９は並列共振フィルタ、８１０はブロッキングコンデンサ、８１１は導電性セラミックス、８１２は絶縁性セラミックス、８１３はグランド板である。
　導電性セラミックス８１１は室温で抵抗率が１０10Ωｃｍ程度に制御され、厚みは１ｍｍとなっている。絶縁性セラミックス８１２は、厚みが２ｃｍと比較的大きくして、グランド板８１３と基板電極８０４の間の静電容量を小さくなるようにしている。
　この構成では、基板電極８０４にＲＦ電力を印加した際に、効率よくセルフバイアスを発生させることが可能となる。基板電極８０４は双極性のチャックを用いており、片側の電極に＋５００Ｖ、もう一方に－５００ＶをＤＣ電源８０８により印加し、シリコンウェーハ８０３を吸着させる。双極型のチャックを用いることで、双方の電荷がウェーハ内では打ち消され、ＤＣ電源起因の電圧はウェーハ８０３では発生せず、ＲＦ電源８０７で印加するＲＦ電力のみでセルフバイアス電圧を制御することが可能となる。また、ＤＣ電源８０８は、並列共振フィルタ８０９を介して基板電極に接続されている。並列共振フィルタ８０９は、共振周波数をＲＦ電力の周波数に設定し、その周波数ではインピーダンスが極端に大きい値となっている。これによりＤＣ電源８０８側にＲＦ電力が給電されないようにしている。ウェーハと導電性セラミックスとの間には、Ｈｅガス導入部８０２よりＨｅガスが充填され、Ｈｅガス流量を調節し、圧力を１０Ｔｏｒｒとした。これによりウェーハと導電性セラミックスとの間の熱伝導性を確保し、イオン注入時に発生する熱を効率よく除去することが可能となっている。Ｈｅガスがプラズマ励起領域に戻ると、イオン化されＨｅ+イオンとなってしまう。Ｈｅ+イオンは非常に軽いため、セルフバイアス電圧で加速されることにより高エネルギーでウェーハに打ち込まれてダメージの要因となる。
　それを防ぐために、導電性セラミックスの外周部には、Ｈｅガス制御板８０１が設置されている。ウェーハ外周より漏れ出たＨｅこの制御板より内側排気ポート８０５より排気されるようになっている。このことにより、Ｈｅガスがプラズマ励起領域へ戻らなくなりＨｅガスのイオン化を防ぐことが可能となった。なお、プラズマ励起ガスは、内側排気ポート８０５及び外側排気ポートの両方から排気される。
　以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
　本発明は、半導体装置の製造に適用できるだけでなく、フラットディスプレイ表示装置等、各種の電子装置の製造に適用できる。

Claims (14)

  1. 　減圧可能な処理室と、該処理室内にプラズマを励起するプラズマ励起手段と、前記処理室内に設けられ処理基板を保持する保持台とを有し、前記保持台にＲＦ電力を印加して前記処理基板の表面にセルフバイアス電圧を発生させ、前記プラズマ内の正イオンを加速して前記処理基板へ打ち込むイオン注入装置であり、
    　前記ＲＦ電力の周波数が４ＭＨｚ以上であり、かつ前記ＲＦ電力をパルスで印加することで、複数回に分けてイオン注入を行うことを特徴とするイオン注入装置。
  2. 　前記プラズマ励起手段が、１００ＭＨｚから３ＧＨｚの範囲から選ばれる周波数をもつ電磁波を金属表面波として前記処理室内へ伝搬させる手段と前記処理室内にプラズマ励起用ガスを導入する手段とを有することを特徴とする請求項１に記載のイオン注入装置。
  3. 　前記保持台に静電チャック機能を有し、前記静電チャック機能により前記保持台と前記処理基板との間の空間にガスを充填し、前記イオン注入時に、前記ガスの充填圧力を前記処理室内の圧力より高い圧力に設定し、
    　前記保持台の周辺に、前記空間から漏れた前記ガスをプラズマ励起領域へ侵入させないための遮蔽プレートが設けられていることを特徴とする請求項１または２に記載のイオン注入装置。
  4. 　請求項１から３のいずれか一つに記載のイオン注入装置を用いてイオン注入を行うイオン注入方法。
  5. 　前記保持台に印加する前記ＲＦ電力を変化させることにより、少なくとも複数のセルフバイアス電圧により前記イオン注入を行うことを特徴とする請求項４に記載のイオン注入方法。
  6. 　前記処理基板の表面がシリコンを含む半導体結晶からなり、少なくとも第１のセルフバイアス電圧により、前記半導体結晶をアモルファス化しながら前記イオン注入を行う工程と、第２のセルフバイアス電圧により前記半導体結晶の最表面のイオン注入密度を少なくとも１×１０20ｃｍ-3以上にする工程とを含むことを特徴とする請求項５に記載のイオン注入方法。
  7. 　前記プラズマ励起用ガスが、注入原子のフッ化物のガスであることを特徴とする請求項４から６のいずれか一つに記載のイオン注入方法。
  8. 　前記プラズマ励起用ガスが、ＢＦ3、ＰＦ3、ＡｓＦ3から成るグループの中から選ばれる少なくとも一つのガスであることを特徴とする請求項４から７のいずれか一つに記載のイオン注入方法。
  9. 　第１の半導体領域と、前記第１の半導体領域の上に形成された埋込絶縁物層と、前記埋込絶縁物層の上に形成された第２の半導体領域とを少なくとも有する基板を用いて形成される半導体装置であり、
    　前記第２の半導体領域は、チャネル領域とソース・ドレイン領域を有し、
    　前記第２の半導体領域の層の厚さが、前記チャネル領域の層の厚さに対して前記ソース・ドレイン領域の層の厚さが２倍以上となっていることを特徴とする半導体装置。
  10. 　前記チャネル領域、前記ソース領域及び前記ドレイン領域が同一の導電型を有するアキュムレーション型であることを特徴とする請求項９に記載の半導体装置。
  11. 　請求項１から請求項３のいずれか一つに記載のイオン注入装置を用いて製造した半導体装置。
  12. 　請求項４から請求項８のいずれか一つに記載のイオン注入方法を用いて製造した半導体装置。
  13. 　請求項４から請求項８のいずれか一つに記載のイオン注入方法によってイオン注入を行う工程を有することを特徴とする半導体装置の製造方法。
  14. 　請求項１において、前記ＲＦ電力のパルス幅は、前記ＲＦ電力のパルス停止期間よりも短いことを特徴とするイオン注入装置。
PCT/JP2009/070688 2008-12-16 2009-12-10 イオン注入装置、イオン注入方法及び半導体装置 WO2010071074A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/139,335 US20110248323A1 (en) 2008-12-16 2009-12-10 Ion implantation apparatus, ion implantation method, and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-319269 2008-12-16
JP2008319269A JP5424299B2 (ja) 2008-12-16 2008-12-16 イオン注入装置、イオン注入方法、及び半導体装置

Publications (1)

Publication Number Publication Date
WO2010071074A1 true WO2010071074A1 (ja) 2010-06-24

Family

ID=42268744

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/070688 WO2010071074A1 (ja) 2008-12-16 2009-12-10 イオン注入装置、イオン注入方法及び半導体装置

Country Status (4)

Country Link
US (2) US20110248323A1 (ja)
JP (1) JP5424299B2 (ja)
KR (1) KR20110104509A (ja)
WO (1) WO2010071074A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107102804A (zh) * 2016-02-19 2017-08-29 索尼移动通信株式会社 控制设备、控制方法和程序

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5583076B2 (ja) * 2011-06-02 2014-09-03 住友重機械工業株式会社 プラズマ処理装置
JP2013165254A (ja) * 2012-01-13 2013-08-22 Tokyo Electron Ltd プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
US9006065B2 (en) * 2012-10-09 2015-04-14 Advanced Ion Beam Technology, Inc. Plasma doping a non-planar semiconductor device
JP6303321B2 (ja) * 2013-08-08 2018-04-04 株式会社Sumco 貼り合わせウェーハの製造方法および貼り合わせウェーハ
US9450078B1 (en) 2015-04-03 2016-09-20 Advanced Ion Beam Technology, Inc. Forming punch-through stopper regions in finFET devices
CN108882854B (zh) * 2016-03-21 2022-05-24 华盛顿大学 3d医学图像的虚拟现实或增强现实可视化
US11497569B2 (en) 2017-08-01 2022-11-15 Intuitive Surgical Operations, Inc. Touchscreen user interface for interacting with a virtual model
CN108962734B (zh) * 2018-06-27 2021-01-01 武汉华星光电半导体显示技术有限公司 一种多晶硅半导体层的制备方法、薄膜晶体管及制备方法
CN110941388A (zh) * 2019-11-27 2020-03-31 北京字节跳动网络技术有限公司 任务执行过程中的界面控制方法、装置、终端和存储介质
US11276601B2 (en) * 2020-04-10 2022-03-15 Applied Materials, Inc. Apparatus and methods for manipulating power at an edge ring in a plasma processing device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145481A (ja) * 1997-11-06 1999-05-28 Denso Corp 半導体基板およびその製造方法
WO2008007749A1 (en) * 2006-07-13 2008-01-17 National University Corporation Tohoku University Transistor and semiconductor device
WO2008041702A1 (fr) * 2006-10-03 2008-04-10 Panasonic Corporation Procédé et appareil de dopage de plasma
JP2008159928A (ja) * 2006-12-25 2008-07-10 Tohoku Univ イオン注入装置およびイオン注入方法
WO2008149643A1 (ja) * 2007-05-31 2008-12-11 Tokyo Electron Limited プラズマドーピング装置及び方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348265B2 (en) * 2004-03-01 2008-03-25 Texas Instruments Incorporated Semiconductor device having a silicided gate electrode and method of manufacture therefor
US7858155B2 (en) * 2004-11-02 2010-12-28 Panasonic Corporation Plasma processing method and plasma processing apparatus
EP1865544A4 (en) * 2005-03-31 2010-12-22 Panasonic Corp PLASMA DOPING PROCESS AND DEVICE
JP5102615B2 (ja) * 2005-04-04 2012-12-19 パナソニック株式会社 プラズマ処理方法及び装置
JP4664777B2 (ja) * 2005-09-07 2011-04-06 株式会社東芝 半導体装置
US8089055B2 (en) * 2008-02-05 2012-01-03 Adam Alexander Brailove Ion beam processing apparatus
US20110039034A1 (en) * 2009-08-11 2011-02-17 Helen Maynard Pulsed deposition and recrystallization and tandem solar cell design utilizing crystallized/amorphous material

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145481A (ja) * 1997-11-06 1999-05-28 Denso Corp 半導体基板およびその製造方法
WO2008007749A1 (en) * 2006-07-13 2008-01-17 National University Corporation Tohoku University Transistor and semiconductor device
WO2008041702A1 (fr) * 2006-10-03 2008-04-10 Panasonic Corporation Procédé et appareil de dopage de plasma
JP2008159928A (ja) * 2006-12-25 2008-07-10 Tohoku Univ イオン注入装置およびイオン注入方法
WO2008149643A1 (ja) * 2007-05-31 2008-12-11 Tokyo Electron Limited プラズマドーピング装置及び方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107102804A (zh) * 2016-02-19 2017-08-29 索尼移动通信株式会社 控制设备、控制方法和程序

Also Published As

Publication number Publication date
JP5424299B2 (ja) 2014-02-26
US20140151853A1 (en) 2014-06-05
JP2010147045A (ja) 2010-07-01
KR20110104509A (ko) 2011-09-22
US20110248323A1 (en) 2011-10-13

Similar Documents

Publication Publication Date Title
JP5424299B2 (ja) イオン注入装置、イオン注入方法、及び半導体装置
KR101090918B1 (ko) 이온 주입 장치 및 이온 주입 방법
JP5896572B2 (ja) 基板プラズマ処理方法
JP5745843B2 (ja) 強化された電荷中和及びプロセス制御を具えたプラズマ処理装置
US20110146910A1 (en) Plasma processing apparatus
KR20130026489A (ko) 유전체 기판의 플라즈마 침지 이온 주입을 위한 제어 장치
TWI734755B (zh) 處理設備及處理襯底的方法
US8760054B2 (en) Microwave plasma electron flood
TWI467621B (zh) 選擇性控制離子源之離子組成物之系統和方法
TWI428965B (zh) 電漿摻雜設備與共形電漿摻雜方法
JP3758520B2 (ja) イオンビーム照射装置および関連の方法
KR102017520B1 (ko) 저압형 플라즈마 투입 방식 이온주입기
JPH11288798A (ja) プラズマ生成装置
KR101124686B1 (ko) 전하효과를 제한하는 이온 주입기 전원공급장치
WO2005117059A1 (ja) 電荷中和装置
US20080078959A1 (en) Method for controlling charge amount of ion beam and a wafer applied in the method
US20140094024A1 (en) Plasma doping apparatus, plasma doping method, and method for manufacturing semiconductor device
Qin et al. High dose rate hydrogen plasma ion implantation
JP2683509B2 (ja) イオン注入装置
TWI587348B (zh) 用於以低壓法的電漿浸沒模式來植入離子的機器
KR20100126418A (ko) 감소된 폴리실리콘 게이트의 손실 및 감소된 입자 증착에 의한 플라즈마 침적 이온 주입 프로세스
KR20100121988A (ko) 플라즈마 도핑방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09833377

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13139335

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20117015027

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 09833377

Country of ref document: EP

Kind code of ref document: A1