[go: up one dir, main page]

WO2009122764A1 - ホール形成方法、ホール形成装置及びプログラム - Google Patents

ホール形成方法、ホール形成装置及びプログラム Download PDF

Info

Publication number
WO2009122764A1
WO2009122764A1 PCT/JP2009/050760 JP2009050760W WO2009122764A1 WO 2009122764 A1 WO2009122764 A1 WO 2009122764A1 JP 2009050760 W JP2009050760 W JP 2009050760W WO 2009122764 A1 WO2009122764 A1 WO 2009122764A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
regions
region
forming
hole
Prior art date
Application number
PCT/JP2009/050760
Other languages
English (en)
French (fr)
Inventor
明威 田村
輝幸 林
馨 藤原
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Publication of WO2009122764A1 publication Critical patent/WO2009122764A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Definitions

  • the present invention relates to a hole forming method, a hole forming apparatus, and a program for forming holes in a plurality of regions of a film on a substrate.
  • holes In the manufacturing process of a semiconductor device, a large number of contact holes (hereinafter referred to as holes) for lead electrodes are formed in a silicon oxide film on a substrate. These holes are formed through a photolithography process, an etching process, and a resist stripping process. In recent years, high-density hole formation is required, but the resolution of the exposure apparatus in the photolithography process is also limited. Conventionally, a technique has been proposed in which holes are first formed in half and then exposed again to form holes in the gaps of holes that have already been formed (see, for example, Patent Document 1). JP 2006-261307 A
  • the conventional technique requires two exposures, and it is also necessary to shrink holes in an atmosphere containing oxygen radicals. Furthermore, in the second exposure, it is necessary to improve the position accuracy.
  • the present invention has been made in view of such circumstances.
  • the purpose is to form more holes in a single exposure by selecting one region surrounded by a plurality of other regions and forming protrusions in other regions except the one region.
  • a hole forming method, a hole forming apparatus, and a program are provided.
  • the hole forming method according to the present invention is a hole forming method in which holes are formed in a plurality of regions of a film on a substrate, and a plurality of other regions surrounding one region of the plurality of regions serving as hole formation positions are formed on the film. Forming a protrusion on the film, forming an auxiliary film on the film and the protrusion, forming a sidewall surrounding the protrusion by etch back, etching the protrusion, A step of etching the plurality of other regions and the film in one region using the sidewall as a mask.
  • the protrusion in the step of forming the protrusion, is formed on a film in a plurality of other regions of three or more surrounding one region out of the plurality of regions of four or more serving as hole formation positions. It is characterized by forming an object.
  • the step of forming the protrusion surrounds one region among the step of forming the first film on the film and the four or more regions serving as the hole formation positions.
  • a hole forming apparatus is a hole forming apparatus that forms holes in a plurality of regions of a film on a substrate, and is formed on a plurality of other regions surrounding one region among the plurality of regions serving as hole formation positions. And a transport means for transporting the substrate on which the auxiliary film is formed on the film to an etching apparatus, and the controller of the etching apparatus has a sidewall surrounding the protrusion by etch back. Forming means; etching means for etching the protrusion; and means for etching the plurality of other regions and the film in one region using the sidewall as a mask.
  • the program according to the present invention is a program used in a computer for controlling an etching apparatus that forms holes in a plurality of regions of a film on a substrate.
  • the computer further includes a plurality of other regions among a plurality of regions serving as hole formation positions. Determining whether or not the protrusion formed on the film in the other region excluding the one region surrounded by the substrate and the substrate on which the auxiliary film is formed on the film are transported, When it is determined that the substrate has been transported, a step of forming a sidewall surrounding the protrusion by etching back, a step of etching the protrusion, and the plurality of other regions and the one of the other regions using the sidewall as a mask. Etching the film in a region.
  • the protrusion is formed on the film of the plurality of other regions surrounding the one region among the plurality of regions serving as the hole forming positions. Specifically, a protrusion is formed on the film of three or more other regions surrounding one region among the four or more regions. Next, an auxiliary film is formed on the film and the protrusion. The auxiliary film is etched back. By this etch back, a sidewall surrounding the projection is formed. The cylinder surrounded by the sidewall is etched. Finally, a plurality of other regions and the film in one region are etched using the sidewall as a mask.
  • a protrusion is formed on the film of the other region excluding one region surrounded by the other plurality of regions among the plurality of regions serving as hole formation positions, and the side based on the protrusion Form a wall. Then, a plurality of other regions and one region of the film are etched using the sidewall as a mask. Accordingly, a film corresponding to another region is etched by one sidewall. Further, the film corresponding to one region surrounded by the plurality of sidewalls is also etched.
  • the formation of the side wall based on the formation of the protrusions related to the other region enables high-density and shorter at the hole forming position corresponding to one region as well as the other region by only one exposure.
  • the present invention has excellent effects, such as being able to form holes in the process.
  • FIG. 6 is a schematic cross-sectional view showing a configuration of a plasma processing apparatus according to Embodiment 3.
  • FIG. It is a flowchart which shows the procedure of a hole formation process.
  • FIG. 1 is a schematic plan view showing an outline of the hole forming apparatus 1.
  • the hole forming apparatus 1 includes a first carry-in chamber 401, a first film formation chamber 61, a spin coater 63, a first vacuum transfer robot 41 (hereinafter referred to as a first robot 41), a second carry-in chamber 402, a second film formation chamber 62,
  • the first processing chamber 501, the exposure apparatus 70, the etching apparatus 10, the second processing chamber 502, a second vacuum transfer robot (hereinafter referred to as second robot 42), a discharge chamber 403, a vacuum gate G, and the like are configured.
  • the substrate W is a silicon wafer and is transferred into the hole forming apparatus 1. In the following description, the substrate W is replaced with the wafer W.
  • the first carry-in chamber 401, the first film forming chamber 61, the spin coater 63, the first processing chamber 501, and the second carry-in chamber 402 are provided around the first robot 41, and each device and chamber are sealed. It is connected through a vacuum gate G having a property.
  • the second film forming chamber 62, the exposure apparatus 70, the second carry-in chamber 402, the etching apparatus 10, the second processing chamber 502, and the carry-out chamber 403 are provided around the second robot 42, and The apparatus and the chamber are connected through a vacuum gate G having a sealing property.
  • the first film formation chamber 61, the second film formation chamber 62, the etching apparatus 10, the exposure apparatus 70, and the like are connected to each other via a communication network N, and transmit and receive information using a predetermined protocol.
  • the exposure apparatus 70, the first film formation chamber 61, the etching apparatus 10 and the like are shown as an integral connection, but this is only an example and is not limited to the configuration shown in FIG. .
  • FIG. 2 is an explanatory diagram showing the hole formation position.
  • FIG. 2A shows a region where a hole is to be formed. Regions C1 and C2 indicated by white circles correspond to hole formation positions.
  • FIG. 2B shows a pattern M1 formed on the photomask 70M.
  • the photomask 70M is formed of a translucent quartz substrate, and the pattern M1 is formed on the photomask 70M with chromium or the like. Specifically, the areas corresponding to the areas C1, C1,... Excluding the area (one area) C2 surrounded by the four areas (other areas) C1, C1, C1, C1 shown in FIG. Patterns M1, M1,... Are formed on the photomask 70M.
  • regions C1, C1, C1, and C1 are arranged in a lattice pattern.
  • other regions C1, C1, C1, and C1 having the center are arranged on each vertex of the square in plan view.
  • a region located in the center of the four other regions C1, C1, C1, and C1 will be described as one region C2.
  • hatched patterns M1, M1,... are formed on the photomask 70M.
  • M2 indicated by a dotted circle is illustrated for easy understanding.
  • M2 indicated by a dotted circle is a hole formation region, but corresponds to one region C2, and thus no pattern is formed on the photomask 70M.
  • a positive type is used in the exposure apparatus 70 will be described, but it is needless to say that a negative type may be used.
  • FIGS. 3 to 7 are process diagrams showing a hole forming process.
  • the hole forming process will be described in the order of (a) to (h) in FIGS.
  • the wafer W is transferred to the first loading chamber 401.
  • the first robot 41 transfers the wafer W transferred to the first carry-in chamber 401 to the first film forming chamber 61.
  • the film 51 is formed on the wafer W by CVD (Chemical Vapor Deposition), ALD (Atomic Layer Deposition), sputtering, or the like.
  • CVD Chemical Vapor Deposition
  • ALD Atomic Layer Deposition
  • sputtering or the like.
  • a silicon oxide film (SiO 2 ) 51 is formed on the wafer W by CVD will be described.
  • the first film forming chamber 61 grows a silicon oxide film 51 in which holes are formed on the wafer W by reacting oxygen and silicon in a steam atmosphere of about 900 ° C. Note that another film may be formed between the wafer W and
  • the first film 52 is formed on the silicon oxide film 51.
  • the first film 52 is, for example, an amorphous silicon film, a polysilicon film, a silicon nitride film (Si 3 N 4 ), or the like.
  • the first film 52 will be described as being an amorphous silicon film 52, and the wafer W and the film formed on the wafer W are collectively referred to as a sample S.
  • the first film formation chamber 61 forms an amorphous silicon film 52 on the silicon oxide film 51 by supplying SiH 4 gas and heating the wafer W. Thereafter, the first film forming chamber 61 ends the film forming process.
  • the first robot 41 takes out the sample S from the first film formation chamber 61 and transports the sample S to the spin coater 63.
  • the spin coater 63 a photoresist solution is dropped on the amorphous silicon film 52.
  • the spin coater 63 rotates the sample S at a high speed and applies a photoresist thin film 53 having a uniform thickness.
  • the first robot 41 takes out the sample S from the spin coater 63 and conveys the taken out sample S to the second carry-in chamber 402.
  • FIG. 3A is a process diagram showing an exposure process. 3 to 7, the upper diagram is a plan view of the photomask 70M or the sample S, and the lower diagram is a schematic cross-sectional view of the photomask 70M or the sample S taken along line III-III in FIG. . The description of the line III-III is omitted from FIG.
  • the exposure apparatus 70 irradiates the photoresist thin film 53 with laser light through the photomask 70M.
  • FIG. 3A the laser beam is irradiated on the region excluding the region where the pattern M1 is formed.
  • the second robot 42 takes out the sample S from the exposure apparatus 70 and transports the sample S to the second carry-in chamber 402 again for the development process.
  • the first robot 41 transfers the sample S transferred to the second carry-in chamber 402 to the first processing chamber 501.
  • FIG. 3B is a process diagram showing a process of removing the photoresist thin film 53.
  • the first processing chamber 501 is provided with a spin developer.
  • the developer is applied onto the photoresist thin film 53, the exposed photoresist thin film 53 is dissolved, and the remaining photoresist thin film 531 on the region corresponding to the other pattern M1 is not dissolved. Remains. As shown in FIG. 3B, a remaining photoresist thin film 531 protrudes from the amorphous silicon film 52 in a region corresponding to the pattern M1.
  • the first robot 41 takes out the sample S from the first processing chamber 501 through post-baking or the like, and conveys the taken out sample S to the second carry-in chamber 402.
  • the second robot 42 determines that the sample S has been transferred to the second carry-in chamber 402
  • the second robot 42 then transfers the sample S to the etching apparatus 10.
  • the etching apparatus 10 each film including the amorphous silicon film 52 and the like is etched.
  • RIE reactive Ion Etching
  • FIG. 8 is a schematic cross-sectional view showing the configuration of the plasma processing apparatus 10.
  • the plasma processing apparatus 10 includes a chamber 11, a CPU (central processing unit), a control unit 210 including a memory that stores programs for executing various software processes, a LAN (local area network) card connected to the communication network N, and the like
  • the communication unit 211 and the like are included.
  • the plasma processing apparatus 10 includes, for example, a chamber 11 that stores a sample S having a diameter of 300 nm, and a cylindrical susceptor 12 on which the sample S is placed is disposed in the chamber 11.
  • the side exhaust path 13 that functions as a flow path for discharging the gas above the susceptor 12 to the outside of the chamber 11 is formed by the inner wall of the chamber 11 and the side surface of the susceptor 12.
  • a baffle plate 14 is disposed in the middle of the side exhaust passage 13.
  • the baffle plate 14 is a plate-like member having a large number of holes, and functions as a partition plate that partitions the chamber 11 into an upper part and a lower part.
  • a susceptor 12 or the like on which the sample S is placed is disposed on the upper portion of the chamber 11 partitioned by the baffle plate 14 to generate plasma described later.
  • the upper part of the chamber 11 is referred to as a “reaction chamber”.
  • a roughing exhaust pipe 15 and a main exhaust pipe 16 for discharging the gas in the chamber 11 are opened at the lower part of the chamber 11 (hereinafter referred to as “exhaust chamber (manifold)”).
  • DP Downlink Pump
  • TMP Trobo Molecular Pump
  • the baffle plate 14 captures or reflects ions or radicals generated in a processing space S ⁇ b> 1 (to be described later) of the reaction chamber 17 to prevent leakage to these manifolds 18.
  • the roughing exhaust pipe 15, the main exhaust pipe 16, DP, TMP, and the like constitute an exhaust device, and the rough exhaust pipe 15 and the main exhaust pipe 16 pass the gas in the reaction chamber 17 to the outside of the chamber 11 through the manifold 18. Discharge. Specifically, the roughing exhaust pipe 15 depressurizes the inside of the chamber 11 from the atmospheric pressure to a low vacuum state, and the main exhaust pipe 16 cooperates with the roughing exhaust pipe 15 in the chamber 11 from the atmospheric pressure to a low vacuum state. The pressure is reduced to a high vacuum state (for example, 133 Pa (1 Torr or less)) which is a lower pressure.
  • a high vacuum state for example, 133 Pa (1 Torr or less
  • a lower high frequency power supply 20 is connected to the susceptor 12 via a matcher 22, and the lower high frequency power supply 20 supplies predetermined high frequency power to the susceptor 12. Thereby, the susceptor 12 functions as a lower electrode.
  • the matching unit 22 reduces the reflection of the high frequency power from the susceptor 12 to maximize the supply efficiency of the high frequency power to the susceptor 12.
  • a disk-shaped ESC electrode plate 23 made of a conductive film is disposed above the susceptor 12.
  • a DC power supply 24 is electrically connected to the ESC electrode plate 23.
  • the sample S is adsorbed and held on the upper surface of the susceptor 12 by a Coulomb force or a Johnson-Rahbek force generated by a DC voltage applied to the ESC electrode plate 23 from the DC power source 24.
  • An annular focus ring 25 is disposed above the susceptor 12 so as to surround the sample S adsorbed and held on the upper surface of the susceptor 12.
  • the focus ring 25 is exposed to a processing space S1 to be described later, and the plasma is focused toward the surface of the sample S in the processing space S1, thereby improving the efficiency of the RIE processing.
  • annular refrigerant chamber 26 extending in the circumferential direction is provided inside the susceptor 12.
  • a refrigerant having a predetermined temperature for example, cooling water or galden, is circulated and supplied from the chiller unit (not shown) to the refrigerant chamber 26 via a refrigerant pipe 27 and is adsorbed and held on the upper surface of the susceptor 12 by the temperature of the refrigerant.
  • the processing temperature of the sample S is controlled.
  • a plurality of heat transfer gas supply holes 28 are opened in a portion where the sample S on the upper surface of the susceptor 12 is adsorbed and held (hereinafter referred to as “adsorption surface”).
  • the plurality of heat transfer gas supply holes 28 are connected to a heat transfer gas supply unit (not shown) via a heat transfer gas supply line 30, and the heat transfer gas supply unit transfers helium gas as the heat transfer gas.
  • the gas is supplied to the gap between the adsorption surface and the back surface of the sample S through the hot gas supply hole 28.
  • the helium gas supplied to the gap between the adsorption surface and the back surface of the sample S transfers the heat of the sample S to the susceptor 12.
  • a plurality of pusher pins 33 as lift pins that can protrude from the upper surface of the susceptor 12 are arranged on the suction surface of the susceptor 12. These pusher pins 33 are connected via a motor (not shown) and a ball screw (not shown), and freely protrude from the suction surface due to the rotational motion of the motor converted into a linear motion by the ball screw. To do.
  • the pusher pin 33 When the sample S is sucked and held on the suction surface in order to perform the RIE process on the sample S, the pusher pin 33 is accommodated in the susceptor 12, and when the sample S subjected to the RIE process is carried out of the chamber 11, the pusher pin 33 is The sample S protrudes from the upper surface of the susceptor 12 and is lifted upward while being separated from the susceptor 12.
  • a gas introduction shower head 34 (processing gas supply device) is arranged on the ceiling of the chamber 11 (reaction chamber 17) so as to face the susceptor 12.
  • An upper high-frequency power source 36 is connected to the gas introduction shower head 34 via a matching unit 35, and the upper high-frequency power source 36 supplies predetermined high-frequency power to the gas introduction shower head 34. Functions as an electrode.
  • the function of the matching unit 35 is the same as the function of the matching unit 22 described above.
  • the gas introduction shower head 34 includes a ceiling electrode plate 38 having a large number of gas holes 37 and an electrode support 39 that detachably supports the ceiling electrode plate 38.
  • a buffer chamber 29 is provided inside the electrode support 39, and a processing gas introduction pipe 41 is connected to the buffer chamber 29.
  • the gas introduction shower head 34 supplies the processing gas supplied from the processing gas introduction pipe 41 to the buffer chamber 29 into the chamber 11 (reaction chamber 17) via the gas hole 37.
  • the supplied processing gas is, for example, CF 4 , C 4 F 8 , O 2 , Ar, or the like.
  • the side wall of the chamber 11 is provided with an inlet / outlet G1 for the sample S at a position corresponding to the height of the sample S lifted upward from the susceptor 12 by the pusher pin 33.
  • the inlet / outlet G1 includes the inlet / outlet G1.
  • a vacuum gate G that opens and closes G1 is attached.
  • high frequency power is supplied to the susceptor 12 and the gas introduction shower head 34.
  • the processing gas supplied from the gas introduction shower head 34 in the processing space S1 is changed to high-density plasma to generate ions or radicals.
  • the sample S is etched by ions or the like.
  • FIG. 4C is a process diagram showing an etching process of the amorphous silicon film 52.
  • the plasma processing apparatus 10 supplies, for example, O 2 gas and HBr gas from the gas introduction shower head 34 in the processing space S1.
  • the plasma processing apparatus 10 converts these gases into plasma and etches the amorphous silicon film 52 using the remaining photoresist thin film 531 as a mask to form cylindrical projections 521, 521,.
  • the diameter of the cylindrical projection 521 (hereinafter referred to as the cylinder 521) may be 40 nm, for example, and the height may be 80 nm, which is about twice the diameter.
  • the distance between the center of the cross section of the cylinder 521 and the center of the cross section of another cylinder 521 located on the top, bottom, left, and right in plan view may be 80 nm.
  • the numerical value described above is an example to the last, and is not restricted to this.
  • FIG. 4D is a process diagram showing a dissolution process of the remaining photoresist thin film 531.
  • the second processing chamber 502 as shown in FIG. 4D, a process of removing the remaining photoresist thin film 531 remaining on the head of the cylinder 521 is performed.
  • the second processing chamber 502 is provided with a wet stripping device, and strips the remaining photoresist thin film 531 on the cylinder 521 with a stripping solution.
  • the second robot 42 takes out the sample S from the second processing chamber 502 and transports it to the second film forming chamber 62.
  • FIG. 5E is a process diagram showing a process of forming the auxiliary film 54.
  • an auxiliary film 54 is formed on the silicon oxide film 51 and the cylinder 521 as shown in FIG.
  • a silicon nitride film (Si 3 N 4 ) or a polysilicon film may be used as the auxiliary film 54.
  • a silicon nitride film 54 is formed on the silicon film 51 and the cylinder 521 by plasma CVD using a reactive gas (SiH 4 , NH 3 and N 2 ).
  • the second robot 42 takes out the sample S from the second film forming chamber 62 and transports the sample S to the plasma processing apparatus 10.
  • FIG. 5F is a process diagram showing an etch-back process.
  • the plasma processing apparatus 10 supplies a processing gas from the processing gas introduction pipe 41 ⁇ / b> A, etches back the silicon nitride film 54, and forms a side wall 541 having a donut shape in plan view around the cylinder 521.
  • the processing gas include CF 4 gas, CHF 3 gas, Ar gas, O 2 gas, CH 2 F 2 gas, and F 2 gas.
  • the plasma processing apparatus 10 converts the processing gas into plasma and etches back the silicon nitride film 54 by anisotropic dry etching. As shown in FIG.
  • the shoulder portion in the cross-sectional view of the cylinder 521 that is, the silicon nitride film 54 near the 2 o'clock position and the 10 o'clock position is thicker than the other portions.
  • etching is performed until the silicon nitride film 54 disappears, the sidewalls 541 remain as shown in FIG.
  • Various controls including the etch back process are executed according to programs stored in the control unit 210.
  • FIG. 6G is a process diagram showing an etching process of the cylinder 521.
  • the plasma processing apparatus 10 supplies a processing gas from the gas introduction shower head 34 and etches the column 521 made of amorphous silicon except for the sidewalls 541. Specifically, the plasma processing apparatus 10 supplies, for example, O 2 gas and HBr gas from the gas introduction shower head 34. The plasma processing apparatus 10 converts these gases into plasma and etches the cylinders 521, 521,.
  • FIG. 6H is a process diagram showing an etching process of the silicon oxide film 51.
  • the plasma processing apparatus 10 supplies a processing gas from the gas introduction shower head 34 and etches the silicon oxide film 51 using the sidewall 541 as a mask to form holes 511 and 512.
  • the plasma processing apparatus 10 supplies, for example, Ar gas and C 4 F 8 gas from the gas introduction shower head 34.
  • the plasma processing apparatus 10 converts these gases into plasma and etches the silicon oxide film 51 using the sidewalls 541 as a mask.
  • a hole 511 is formed in the other region C1 surrounded by the inner periphery of the side wall 541 that is annular in plan view.
  • a hole 512 is formed in one region C2 surrounded by the outer periphery of the four sidewalls 541, 541, 541, 541.
  • FIG. 7I is a process diagram showing an etching process of the sidewall 541.
  • the plasma processing apparatus 10 supplies a processing gas from the gas introduction shower head 34 and etches the sidewall 541 made of silicon nitride. Specifically, the plasma processing apparatus 10 supplies, for example, CF 4 gas, CHF 3 gas, Ar gas, O 2 gas, CH 2 F 2 gas, and F 2 gas from the gas introduction shower head 34. The plasma processing apparatus 10 converts these gases into plasma and removes the side walls 541 on the silicon oxide film 51 by etching.
  • a star-shaped hole 512 is formed in a central portion surrounded by four lattice-shaped holes 511, 511, 511, and 511 indicated by white circles.
  • the hole 512 corresponds to one region C2 shown in FIG. 2A, and the hole 511 corresponds to another region C1.
  • the hole 512 corresponds to the pattern M2 indicated by the dotted line in FIG. 2B, and the hole 511 corresponds to the pattern M1.
  • the shape of the hole 512 is indicated by a star for easy identification of the hole 511 and the hole 512, but becomes substantially circular like the hole 511 by etching.
  • the cylinder 521 having the center thereof is formed at a predetermined distance on the apex of the square in plan view. Then, etching is performed using a sidewall 541 formed around the cylinder 521 as a mask. As a result, a hole 511 corresponding to the other region C1 is formed in the cylindrical portion 521, and a hole 512 corresponding to one region C2 centered on the approximate center of the square is formed. By executing this process, holes can be formed at a high density exceeding the resolution by a single exposure.
  • Embodiment 2 The second embodiment relates to a form in which the hole formation position is different.
  • cylinders 521, 521, 521, and 521 relating to four other regions are formed on the vertices of a square in plan view, and are surrounded by these cylinders 521, 521, 521, and 521 at a substantially central portion thereof.
  • the hole 512 related to one region is formed, the present invention is not limited to this. You may make it form the cylinder 521 which concerns on at least 3 or more other area
  • FIG. 9 is an explanatory view schematically showing a process of forming the cylinder 521 in a triangular shape in plan view.
  • FIG. 9A is an explanatory diagram showing the formation positions of holes.
  • the other regions C1, C1, C1 are formed on the vertices of an equilateral triangle in plan view, and there is one region C2 surrounded by these at the substantially central portion.
  • an example will be described in which another region C1 is arranged on the apex of an equilateral triangle, and one region C2 is present at substantially the center thereof. However, it is not necessarily strictly an equilateral triangle.
  • the one region C2 located at the substantially central portion does not need to be strictly at the center, and there may be some deviation.
  • the four other regions C1 described in the first embodiment do not have to be strictly on the vertices of a square in plan view, and may be slightly shifted.
  • the one region C2 in the first embodiment does not have to be strictly located at the center, and may be slightly shifted.
  • FIG. 9B is an explanatory diagram showing an arrangement example of the pattern M1 formed on the photomask 70M.
  • three patterns M1, M1, and M1 corresponding to the other region C1 are formed to be similar to the other regions C1, C1, and C1.
  • a pattern M2 indicated by a dotted line corresponding to one region C2 is not formed even though it is a hole forming position.
  • FIG. 9C is a plan view showing a state after the etching process of the silicon oxide film 51.
  • FIG. 9 (c) corresponds to FIG. 6 (h).
  • description of the film-formed material other than the three points constituting the triangle is omitted.
  • the sidewalls 541, 541, 541 are formed in a regular triangle shape in plan view.
  • FIG. 9D is a plan view showing a state after the etching process of the sidewall 541.
  • FIG. 9 (d) corresponds to FIG. 7 (i).
  • holes 511, 511, and 511 are formed on the vertices of a regular triangle.
  • a hole 512 is formed at substantially the center of the three holes 511, 511, and 511 corresponding to one region C2.
  • FIG. 10 is an explanatory view schematically showing a process of forming the cylinder 521 into a pentagonal shape in plan view.
  • the total number of regions may be at least 4 or more, and as described below, the shape formed by the other regions C1 may be a pentagon or more.
  • FIG. 10A is an explanatory diagram showing the hole formation position. Around one region C2, there are five other regions C1, C1, C1, C1, C1 located within a predetermined distance range from the center of the one region C2. The centers of the other regions C1, C1, C1, C1, and C1 are arranged on the apexes of a regular pentagon in plan view. One region C2 surrounded by these regions C1, C1, C1, C1, and C1 is present at a substantially central portion. Needless to say, there may be some deviation between the one region C2 and the other region C1.
  • FIG. 10B is an explanatory diagram showing an arrangement example of the pattern M1 formed on the photomask 70M.
  • five patterns M1, M1, M1, M1, and M1 corresponding to other regions C1 are formed to have similar shapes to the other regions C1, C1, C1, C1, and C1.
  • a pattern M2 indicated by a dotted line corresponding to one region C2 is not formed even though it is a hole forming position.
  • FIG. 10C is a plan view showing a state after the etching process of the silicon oxide film 51.
  • FIG. 10 (c) corresponds to FIG. 6 (h).
  • description about the film-formed product other than the five points constituting the pentagon is omitted.
  • the sidewalls 541, 541, 541, 541, 541 are formed in a pentagonal shape in plan view.
  • FIG. 10D is a plan view showing a state after the etching process of the sidewall 541.
  • FIG. 10 (d) corresponds to FIG. 7 (i).
  • holes 511, 511, 511, 511, and 511 are formed on the apexes of a regular pentagon in plan view.
  • a hole 512 is formed at substantially the center of the five holes 511, 511, 511, and 511 corresponding to one region C2.
  • FIG. 11 is an explanatory view schematically showing a process of forming the cylinder 521 in a parallelogram shape in plan view.
  • FIG. 11A is an explanatory diagram showing the formation positions of holes.
  • the centers of four other regions C1, C1, C1, and C1 are arranged on the apexes of the parallelogram in plan view.
  • the center of one region C2 exists at the intersection of a line segment connecting a pair of other regions C1 and C1 and a line segment connecting a pair of other regions C1 and C1 intersecting the line segment. Needless to say, there may be some deviation between the one region C2 and the other region C1.
  • FIG. 11B is an explanatory diagram showing an arrangement example of the pattern M1 formed on the photomask 70M.
  • four patterns M1, M1, M1, and M1 corresponding to other regions C1 are formed to have similar shapes to the other regions C1, C1, C1, and C1.
  • a pattern M2 indicated by a dotted line corresponding to one region C2 is not formed even though it is a hole forming position.
  • FIG. 11C is a plan view showing a state after the etching process of the silicon oxide film 51.
  • FIG. 11 (c) corresponds to FIG. 6 (h).
  • description of the film formation other than the four points constituting the parallelogram is omitted.
  • the sidewalls 541, 541, 541, 541 are formed in a parallelogram shape in plan view.
  • FIG. 11D is a plan view showing a state after the etching process of the sidewall 541.
  • FIG. 11 (d) corresponds to FIG. 7 (i).
  • the centers of the holes 511, 511, 511, 511 are formed on the apexes of the parallelogram in plan view corresponding to the other regions C1, C1, C1, C1.
  • a hole 512 is formed at a substantially central portion of the four holes 511, 511, 511, and 511 corresponding to one region C2.
  • the second embodiment has the above-described configuration, and the other configurations and operations are the same as those of the first embodiment. Therefore, corresponding parts are denoted by the same reference numerals, and detailed description thereof is omitted.
  • FIG. 12 is a schematic cross-sectional view showing the configuration of the plasma processing apparatus 10 according to the third embodiment.
  • the control unit 210 includes a CPU 218, a RAM (Random Access Memory) 212, an input unit 213, a storage unit 215, and the like.
  • the CPU 218 is connected to each hardware unit of the control unit 210 via the bus 217, and controls the plasma processing apparatus 10 according to a control program 215P stored in the storage unit 215.
  • the input unit 213 includes operation buttons and the like, and inputs etching conditions including temperature, gas inflow amount, etching time, and the like.
  • the CPU 218 stores the etching conditions input from the input unit 213 in the storage unit 215.
  • the CPU 218 executes the control program 215P, and controls the plasma processing apparatus 10 according to the etching conditions stored in the storage unit 215.
  • a program for operating the plasma processing apparatus 10 according to the first and second embodiments is similar to the third embodiment in that a portable recording medium 1A such as a CD-ROM is installed in a recording medium reading apparatus (not shown). It can also be read and stored in the storage unit 215 or downloaded from another computer (not shown) connected via a communication network such as the Internet (not shown).
  • a portable recording medium 1A such as a CD-ROM
  • a recording medium reading apparatus not shown
  • It can also be read and stored in the storage unit 215 or downloaded from another computer (not shown) connected via a communication network such as the Internet (not shown).
  • FIG. 13 is a flowchart showing the procedure of the hole forming process.
  • the CPU 218 determines whether or not the sample S (FIG. 5E) in which the silicon nitride film 54 is formed on the silicon oxide film 51 and the cylinder 521 has been transferred (step S121). Specifically, the CPU 218 determines whether or not the formation information of the silicon nitride film 54 transmitted from the second film formation chamber 62 connected via the communication unit 211 has been received. When the sample S is transferred after receiving the information on the formation of the silicon nitride film 54, the CPU 218 determines that the sample S is the sample S in which the silicon nitride film 54 is formed on the silicon oxide film 51 and the cylinder 521. Then, the processing after step S121 is executed.
  • step S121 When the CPU 218 determines that the sample S having the silicon nitride film 54 formed on the silicon oxide film 51 and the cylinder 521 is not transported (NO in step S121), the above processing is repeated. On the other hand, when the CPU 218 determines that the sample S having the silicon nitride film 54 formed on the silicon oxide film 51 and the cylinder 521 has been transported (YES in step S121), the CPU 218 reads the etching conditions stored in the storage unit 215 and performs plasma processing.
  • the side wall 541 is formed by controlling the apparatus 10 (step S122).
  • the CPU 218 etches the cylinder 521 (step S123).
  • step S124 the CPU 218 etches the silicon oxide film 51 using the sidewall 541 as a mask to form holes 511 and 512 (step S124).
  • step S125 the specific processing contents of steps S122 to S125 are as described in the first embodiment, and thus detailed description thereof is omitted.
  • the third embodiment is configured as described above, and the other configurations and operations are the same as those of the first and second embodiments. Therefore, corresponding parts are denoted by the same reference numerals, and detailed description thereof is omitted. To do.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

ホール５１１、５１２の形成位置となる複数領域の内、一の領域を囲む他の領域のシリコン酸化膜５１上に円柱を形成する。具体的には、４以上の複数領域の内、平面視において一の領域を囲む他の領域のシリコン酸化膜５１上に円柱を形成する。次いで、シリコン酸化膜５１及び円柱上にシリコン窒化膜を形成する。シリコン窒化膜はエッチバックされる。このエッチバックにより円柱を囲むサイドウォール５４１が形成される。円柱はエッチングされる。最後に、サイドウォール５４１をマスクにシリコン酸化膜５１をエッチングする。これにより一の領域に対応するホール５１２及び他の領域に対応するホール５１１が形成される。

Description

ホール形成方法、ホール形成装置及びプログラム
　本発明は、基板上の膜の複数領域にホールを形成するホール形成方法、ホール形成装置及びプログラムに関する。
　半導体装置の製造工程においては、基板上のシリコン酸化膜に引出電極用等のコンタクトホール（以下ホールという）が多数形成される。これらのホールはフォトリソグラフィ工程、エッチング工程及びレジスト剥離工程を経て形成される。近年では高密度でのホール形成が要求されているが、フォトリソグラフィ工程における露光装置の解像度にも限界がある。従来は、最初に半分だけホールを形成し、その後に再び露光を行い既に形成されたホールの隙間にホールを形成する技術が提案されている（例えば特許文献１参照）。
特開２００６－２６１３０７号公報
　しかしながら、従来の技術では２回の露光が必要となり、またホールを、酸素ラジカルを含む雰囲気中でシュリンクさせる必要もあった。さらに、２回目の露光においては、位置精度を向上させる必要もあった。
　本発明は斯かる事情に鑑みてなされたものである。その目的は、複数の他の領域に囲まれる一の領域を選択し、当該一の領域を除く他の領域に突起物を形成することにより、１回の露光でより多くのホールを形成することが可能なホール形成方法、ホール形成装置及びプログラムを提供することにある。
　本発明に係るホール形成方法は、基板上の膜の複数領域にホールを形成するホール形成方法において、ホールの形成位置となる複数領域の内、一の領域を囲む複数の他の領域の膜上に突起物を形成する工程と、前記膜及び前記突起物上に補助膜を形成する工程と、エッチバックにより前記突起物を囲むサイドウォールを形成する工程と、前記突起物をエッチングする工程と、前記サイドウォールをマスクに前記他の複数の領域及び一の領域の前記膜をエッチングする工程とを備えることを特徴とする。
　本発明に係るホール形成方法は、前記突起物を形成する工程は、ホールの形成位置となる４以上の複数領域の内、一の領域を囲む３以上の複数の他の領域の膜上に突起物を形成することを特徴とする。
　本発明に係るホール形成方法は、前記突起物を形成する工程は、前記膜上に第１膜を形成する工程と、ホールの形成位置となる４以上の複数領域の内、一の領域を囲む３以上の複数の他の領域の前記第１膜上にフォトレジストを形成する工程と、該フォトレジストをマスクに前記第１膜をエッチングし突起物を形成する工程とを含むことを特徴とする。
　本発明に係るホール形成装置は、基板上の膜の複数領域にホールを形成するホール形成装置において、ホールの形成位置となる複数領域の内、一の領域を囲む複数の他の領域の膜上に形成された突起物、及び、前記膜上に補助膜が形成された基板をエッチング装置へ搬送する搬送手段を備え、前記エッチング装置の制御部は、エッチバックにより前記突起物を囲むサイドウォールを形成する手段と、前記突起物をエッチングする手段と、前記サイドウォールをマスクに前記複数の他の領域及び一の領域の前記膜をエッチングする手段とを実行することを特徴とする。
　本発明に係るプログラムは、基板上の膜の複数領域にホールを形成するエッチング装置を制御するコンピュータに用いられるプログラムにおいて、コンピュータに、ホールの形成位置となる複数領域の内、他の複数の領域に囲まれる一の領域を除く前記他の領域の膜上に形成された突起物、及び、前記膜上に補助膜が形成された基板が搬送されたか否かを判断するステップと、該ステップにより基板が搬送されたと判断した場合に、エッチバックにより前記突起物を囲むサイドウォールを形成するステップと、前記突起物をエッチングするステップと、前記サイドウォールをマスクに前記他の複数の領域及び一の領域の前記膜をエッチングするステップとを実行させることを特徴とする。
　本発明にあっては、ホールの形成位置となる複数領域の内、一の領域を囲む複数の他の領域の膜上に突起物を形成する。具体的には、４以上の複数領域の内、一の領域を囲む３つ以上の他の領域の膜上に突起物を形成する。次いで、膜及び突起物上に補助膜を形成する。補助膜はエッチバックされる。このエッチバックにより突起物を囲むサイドウォールが形成される。サイドウォールに囲まれる円柱はエッチングされる。最後に、サイドウォールをマスクに他の複数の領域及び一の領域の膜をエッチングする。
　本発明にあっては、ホールの形成位置となる複数領域の内、他の複数の領域に囲まれる一の領域を除く他の領域の膜上に突起物を形成し、当該突起物に基づくサイドウォールを形成する。そしてサイドウォールをマスクに複数の他の領域及び一の領域の膜をエッチングする。従って一つのサイドウォールにより他の領域に対応する膜がエッチングされる。さらに、複数のサイドウォールにより囲まれる一の領域に対応する膜もがエッチングされる。このように、他の領域に係る突起物の形成に基づくサイドウォールの形成により、一度の露光だけで、他の領域のみならず一の領域に対応するホール形成位置に高密度で、またより短い工程でホールを形成することが可能となる等、本発明は優れた効果を奏する。
ホール形成装置の概要を示す模式的平面図である。 ホールの形成位置を示す説明図である。 ホールの形成工程を示す工程図である。 ホールの形成工程を示す工程図である。 ホールの形成工程を示す工程図である。 ホールの形成工程を示す工程図である。 ホールの形成工程を示す工程図である。 プラズマ処理装置の構成を示す模式的断面図である。 円柱を平面視において三角形状に形成する工程を模式的に示す説明図である。 円柱を平面視において５角形状に形成する工程を模式的に示す説明図である。 円柱を平面視において平行四辺形状に形成する工程を模式的に示す説明図である。 実施の形態３に係るプラズマ処理装置の構成を示す模式的断面図である。 ホール形成処理の手順を示すフローチャートである。
符号の説明
　１　　　ホール形成装置
　１Ａ　　可搬型記録媒体
　１０　　プラズマ処理装置
　４１　　第１ロボット
　４２　　第２ロボット
　５１　　シリコン酸化膜
　５２　　アモルファスシリコン膜
　５３　　フォトレジスト薄膜
　５４　　シリコン窒化膜
　６１　　第１成膜室
　６２　　第２成膜室
　６３　　スピンコータ
　７０　　露光装置
　７０Ｍ　フォトマスク
　２１０　制御部
　２１１　通信部
　２１５　記憶部
　２１５Ｐ　制御プログラム
　２１８　ＣＰＵ
　４０１　第１搬入室
　４０２　第２搬入室
　４０３　排出室
　５０１　第１処理室
　５０２　第２処理室
　５１１、５１２　ホール
　５２１　円柱
　５３１　残存フォトレジスト薄膜
　５４１　サイドウォール
　Ｃ１、Ｃ２　領域
　Ｇ　　　真空ゲート
　Ｍ１、Ｍ２　パターン
　Ｎ　　　通信網
　Ｓ　　　試料
　Ｗ　　　ウエハ
　実施の形態１
　以下本発明の実施の形態を、図面を参照して説明する。図１はホール形成装置１の概要を示す模式的平面図である。ホール形成装置１は第１搬入室４０１、第１成膜室６１、スピンコータ６３、第１真空搬送用ロボット４１（以下、第１ロボット４１）、第２搬入室４０２、第２成膜室６２、第１処理室５０１、露光装置７０、エッチング装置１０、第２処理室５０２、第２真空搬送用ロボット（以下、第２ロボット４２）、排出室４０３、及び、真空ゲートＧ等を含んで構成される。基板Ｗはシリコンウエハでありホール形成装置１内へ搬送される。以下では基板ＷをウエハＷと読み替えて説明する。
　第１搬入室４０１、第１成膜室６１、スピンコータ６３、第１処理室５０１、及び第２搬入室４０２は第１ロボット４１を中心にその周囲に設けられており、各装置及び室は密閉性を有する真空ゲートＧを介して接続されている。同様に、第２成膜室６２、露光装置７０、第２搬入室４０２、エッチング装置１０、第２処理室５０２及び搬出室４０３は第２ロボット４２を中心にその周囲に設けられており、各装置及び室は密閉性を有する真空ゲートＧを介して接続されている。また第１成膜室６１、第２成膜室６２、エッチング装置１０、及び露光装置７０等は相互に通信網Ｎを介して接続されており、所定のプロトコルにより情報の送受信を行う。なお、本実施の形態においては、露光装置７０、第１成膜室６１及びエッチング装置１０等を一体的に連結した形態を示すが、あくまで一例であり、図１に示す構成に限るものではない。
　図２はホールの形成位置を示す説明図である。図２（ａ）はホールを形成すべき領域を示す図である。白丸で示す領域Ｃ１、Ｃ２がホールの形成位置に該当する。図２（ｂ）はフォトマスク７０Ｍに形成されるパターンＭ１を示す図である。フォトマスク７０Ｍは透光性の石英基板で形成され、フォトマスク７０Ｍ上にクロム等によりパターンＭ１が形成される。具体的には図２（ａ）に示す４つの領域（他の領域）Ｃ１、Ｃ１、Ｃ１、Ｃ１に囲まれる領域（一の領域）Ｃ２を除く領域Ｃ１、Ｃ１、・・・に対応する領域についてパターンＭ１、Ｍ１、・・・をフォトマスク７０Ｍ上に形成する。本例では、４つの他の領域Ｃ１、Ｃ１、Ｃ１、Ｃ１が格子状に配置されている。換言すれば平面視正方形の各頂点上にその中心を有する他の領域Ｃ１、Ｃ１、Ｃ１、Ｃ１が配置される。４つの他の領域Ｃ１、Ｃ１、Ｃ１、Ｃ１の中心に位置する領域を一の領域Ｃ２として説明する。
　図２（ｂ）に示す如くハッチングが施された丸で示すパターンＭ１、Ｍ１、・・・がフォトマスク７０Ｍ上に形成される。一方、点線の丸で示すＭ２は、理解を容易にするために図示したものである。点線の丸で示すＭ２は、ホールの形成領域であるが、一の領域Ｃ２に対応するため、フォトマスク７０Ｍ上にパターンが形成されない。なお、本実施の形態においては露光装置７０においてポジ型を用いる例を説明するが、ネガ型を用いても良いことはもちろんである。
　図３乃至図７はホールの形成工程を示す工程図である。図３乃至図７における（ａ）乃至（ｈ）の順に沿って、ホール形成工程を説明する。ウエハＷは第１搬入室４０１に搬送される。第１ロボット４１は第１搬入室４０１に搬送されたウエハＷを第１成膜室６１へ搬送する。第１成膜室６１では、ＣＶＤ(Chemical Vapor Deposition)、ＡＬＤ（Atomic Layer Deposition）または、スパッタリング等により、ウエハＷ上に膜５１が形成される。以下では、ＣＶＤによりウエハＷ上に、シリコン酸化膜（ＳｉＯ2 ）５１を形成する例を説明する。第１成膜室６１は、約９００℃程度のスチーム雰囲気中で酸素とシリコンとを反応させることにより、ウエハＷ上に、ホールが形成されるシリコン酸化膜５１を成長させる。なお、ウエハＷとシリコン酸化膜５１との間には他の膜が成膜されていても良い。
　第１成膜室６１は、シリコン酸化膜５１の成膜後、シリコン酸化膜５１上に第１膜５２を成膜する。この第１膜５２は例えばアモルファスシリコン膜、ポリシリコン膜またはシリコン窒化膜（Ｓｉ3 Ｎ4 ）等である。以下では第１膜５２をアモルファスシリコン膜５２であるものとして説明し、またウエハＷ及びウエハＷ上の成膜物等をまとめて試料Ｓという。第１成膜室６１は、ＳｉＨ4 ガスを供給すると共にウエハＷを加熱することにより、シリコン酸化膜５１上にアモルファスシリコン膜５２を成膜する。その後第１成膜室６１は成膜処理を終了する。
　第１ロボット４１はシリコン酸化膜５１及びアモルファスシリコン膜５２の成膜が終了した場合、試料Ｓを第１成膜室６１から取り出し、試料Ｓをスピンコータ６３へ搬送する。スピンコータ６３ではアモルファスシリコン膜５２上にフォトレジスト液が滴下される。スピンコータ６３は試料Ｓを高速回転させ、均一な厚さのフォトレジスト薄膜５３を塗布する。フォトレジスト薄膜５３の塗布を終えた場合、第１ロボット４１は試料Ｓをスピンコータ６３から取り出し、取り出した試料Ｓを第２搬入室４０２へ搬送する。
　第２ロボット４２は試料Ｓが第２搬入室４０２へ搬送されたと判断した場合、試料Ｓを露光装置７０へ搬送する。露光装置７０には予め図２で説明したパターンＭ１、Ｍ１、・・・が形成されたフォトマスク７０Ｍが装着されている。図３（ａ）は露光工程を示す工程図である。図３乃至図７において上段に示す図はフォトマスク７０Ｍまたは試料Ｓの平面図であり、下段に示す図は図３のＩＩＩ－ＩＩＩ線で示すフォトマスク７０Ｍまたは試料Ｓの模式的断面図である。なおＩＩＩ－ＩＩＩ線の記載は図４以降では省略する。露光装置７０は、フォトマスク７０Ｍと試料Ｓとを目合わせした後、フォトマスク７０Ｍを通してレーザ光をフォトレジスト薄膜５３に照射する。
　図３（ａ）に示す如く、パターンＭ１が形成された領域を除く領域上にレーザ光が照射される。第２ロボット４２は試料Ｓに対する露光処理後、試料Ｓを露光装置７０から取り出し、現像処理を行うべく再び第２搬入室４０２へ試料Ｓを搬送する。第１ロボット４１は第２搬入室４０２に搬送された試料Ｓを第１処理室５０１へ搬送する。図３（ｂ）はフォトレジスト薄膜５３の除去工程を示す工程図である。第１処理室５０１にはスピンデベロッパが設けられている。第１処理室５０１では現像液がフォトレジスト薄膜５３上に塗布され、露光されたフォトレジスト薄膜５３が溶解し、それ以外のパターンＭ１に対応する領域上の残存フォトレジスト薄膜５３１は溶解せずに残存する。図３（ｂ）に示す如く、アモルファスシリコン膜５２上にはパターンＭ１に対応する領域に残存フォトレジスト薄膜５３１が突設される。
　残存フォトレジスト薄膜５３１の形成後、ポストベーク等を経て、第１ロボット４１は試料Ｓを第１処理室５０１から取り出し、取り出した試料Ｓを第２搬入室４０２へ搬送する。第２ロボット４２は試料Ｓが第２搬入室４０２へ搬送されたと判断した場合、次に試料Ｓをエッチング装置１０へ搬送する。エッチング装置１０ではアモルファスシリコン膜５２等を含む各膜のエッチングが行われる。エッチングはウェット式またはドライ式のいずれかが用いられるが、本実施の形態においては、試料ＳにＲＩＥ（Reactive Ion Etching）処理を施すプラズマ処理装置を用いる形態につき説明する。以下ではエッチング装置１０をプラズマ処理装置１０と読み替えて説明する。
　図８はプラズマ処理装置１０の構成を示す模式的断面図である。プラズマ処理装置１０はチャンバ１１、ＣＰＵ（central processing unit）及び各種ソフトウェア処理を実行するプログラムを記憶したメモリ等を備える制御部２１０、並びに、通信網Ｎに接続されたＬＡＮ（local area network）カード等の通信部２１１等を含んで構成される。
　プラズマ処理装置１０は、例えば、直径が３００ｎｍの試料Ｓを収容するチャンバ１１を有し、チャンバ１１内には試料Ｓを載置する円柱状のサセプタ１２が配置されている。プラズマ処理装置１０では、チャンバ１１の内側壁とサセプタ１２の側面とによって、サセプタ１２上方のガスをチャンバ１１の外へ排出する流路として機能する側方排気路１３が形成される。この側方排気路１３の途中にはバッフル板１４が配置される。
　バッフル板１４は多数の孔を有する板状部材であり、チャンバ１１を上部と下部に仕切る仕切り板として機能する。バッフル板１４によって仕切られたチャンバ１１の上部には、試料Ｓを載置するサセプタ１２等が配置され、後述するプラズマが発生する。以下、チャンバ１１の上部を「反応室」と称する。また、チャンバ１１の下部（以下、「排気室（マニホールド）」という。）にはチャンバ１１内のガスを排出する粗引き排気管１５及び本排気管１６が開口する。粗引き排気管１５にはＤＰ（Dry Pump）（図示せず）が接続され、本排気管１６にはＴＭＰ（Turbo Molecular Pump）（図示せず）が接続される。また、バッフル板１４は反応室１７の後述する処理空間Ｓ１において発生するイオンまたはラジカルを捕捉又は反射してこれらのマニホールド１８への漏洩を防止する。
　粗引き排気管１５、本排気管１６、ＤＰ及びＴＭＰ等は排気装置を構成し、粗引き排気管１５及び本排気管１６は反応室１７のガスを、マニホールド１８を介してチャンバ１１の外部へ排出する。具体的には、粗引き排気管１５はチャンバ１１内を大気圧から低真空状態まで減圧し、本排気管１６は粗引き排気管１５と協働してチャンバ１１内を大気圧から低真空状態より低い圧力である高真空状態（例えば、１３３Ｐａ（１Ｔｏｒｒ）以下）まで減圧する。サセプタ１２には下部高周波電源２０が整合器（Matcher）２２を介して接続されており、下部高周波電源２０は、所定の高周波電力をサセプタ１２に供給する。これにより、サセプタ１２は下部電極として機能する。また、整合器２２は、サセプタ１２からの高周波電力の反射を低減して高周波電力のサセプタ１２への供給効率を最大にする。
　サセプタ１２の内部上方には、導電膜からなる円板状のＥＳＣ電極板２３が配置されている。ＥＳＣ電極板２３には直流電源２４が電気的に接続されている。試料Ｓは、直流電源２４からＥＳＣ電極板２３に印加された直流電圧により発生するクーロン力又はジョンソン・ラーベック(Johnsen-Rahbek)力によってサセプタ１２の上面に吸着保持される。また、サセプタ１２の上方には、サセプタ１２の上面に吸着保持された試料Ｓの周りを囲うように円環状のフォーカスリング２５が配設される。このフォーカスリング２５は、後述する処理空間Ｓ１に露出し、該処理空間Ｓ１においてプラズマを試料Ｓの表面に向けて収束し、ＲＩＥ処理の効率を向上させる。
　また、サセプタ１２の内部には、例えば、円周方向に延在する環状の冷媒室２６が設けられる。この冷媒室２６には、チラーユニット（図示しない）から冷媒用配管２７を介して所定温度の冷媒、例えば、冷却水やガルデンが循環供給され、当該冷媒の温度によってサセプタ１２上面に吸着保持された試料Ｓの処理温度が制御される。
　サセプタ１２の上面の試料Ｓが吸着保持される部分（以下、「吸着面」という。）には、複数の伝熱ガス供給孔２８が開口している。これら複数の伝熱ガス供給孔２８は、伝熱ガス供給ライン３０を介して伝熱ガス供給部（図示しない）に接続され、該伝熱ガス供給部は伝熱ガスとしてのヘリウムガスを、伝熱ガス供給孔２８を介して吸着面及び試料Ｓの裏面の間隙に供給する。吸着面及び試料Ｓの裏面の間隙に供給されたヘリウムガスは試料Ｓの熱をサセプタ１２に伝熱する。
　また、サセプタ１２の吸着面には、サセプタ１２の上面から突出自在なリフトピンとしての複数のプッシャーピン３３が配置されている。これらのプッシャーピン３３は、モータ（図示せず）とボールねじ（図示せず）を介して接続され、ボールねじによって直線運動に変換されたモータの回転運動に起因して吸着面から自在に突出する。試料ＳにＲＩＥ処理を施すために試料Ｓを吸着面に吸着保持する場合、プッシャーピン３３はサセプタ１２に収容され、ＲＩＥ処理が施された試料Ｓをチャンバ１１から搬出する場合、プッシャーピン３３はサセプタ１２の上面から突出して試料Ｓをサセプタ１２から離間させて上方へ持ち上げる。
　チャンバ１１（反応室１７）の天井部には、サセプタ１２と対向するようにガス導入シャワーヘッド３４（処理ガス供給装置）が配置されている。ガス導入シャワーヘッド３４には整合器３５を介して上部高周波電源３６が接続されており、上部高周波電源３６は所定の高周波電力をガス導入シャワーヘッド３４に供給するので、ガス導入シャワーヘッド３４は上部電極として機能する。なお、整合器３５の機能は上述した整合器２２の機能と同じである。
　ガス導入シャワーヘッド３４は、多数のガス穴３７を有する天井電極板３８と、該天井電極板３８を着脱可能に支持する電極支持体３９とを有する。また、電極支持体３９の内部にはバッファ室２９が設けられ、このバッファ室２９には処理ガス導入管４１が接続されている。ガス導入シャワーヘッド３４は、処理ガス導入管４１からバッファ室２９へ供給された処理ガスを、ガス穴３７を経由してチャンバ１１（反応室１７）内へ供給する。供給される処理ガスは例えば、ＣＦ4 、または、Ｃ4 Ｆ8 ，Ｏ2 ，Ａｒ等である。
　また、チャンバ１１の側壁には、プッシャーピン３３によってサセプタ１２から上方へ持ち上げられた試料Ｓの高さに対応する位置に試料Ｓの搬出入口Ｇ１が設けられ、搬出入口Ｇ１には、該搬出入口Ｇ１を開閉する真空ゲートＧが取り付けられている。このプラズマ処理装置１０のチャンバ１１内では、上述したように、サセプタ１２及びガス導入シャワーヘッド３４に高周波電力を供給する。そして、サセプタ１２及びガス導入シャワーヘッド３４の間の処理空間Ｓ１に高周波電力を印加することにより、処理空間Ｓ１においてガス導入シャワーヘッド３４から供給された処理ガスを高密度のプラズマにしてイオンまたはラジカルを発生させ、イオン等によって試料Ｓにエッチングを施す。
　図４（ｃ）はアモルファスシリコン膜５２のエッチング工程を示す工程図である。プラズマ処理装置１０は処理空間Ｓ１においてガス導入シャワーヘッド３４から例えばＯ２ガス及びＨＢｒガスを供給する。プラズマ処理装置１０はこれらのガスをプラズマ化し、残存フォトレジスト薄膜５３１をマスクとしてアモルファスシリコン膜５２をエッチングし、円柱状の突起物５２１、５２１、・・・を形成する。この円柱状の突起物５２１（以下、円柱５２１という）の直径は例えば４０ｎｍ、高さを直径の２倍程度である８０ｎｍとすればよい。また円柱５２１の断面における中心と、平面視における上下左右に位置する他の円柱５２１の断面における中心との距離は、８０ｎｍとすればよい。なお、以上述べた数値はあくまで一例でありこれに限るものではない。
　平面視においてシリコン酸化膜５１上に格子状に円柱５２１が形成された試料Ｓは、第２ロボット４２によりプラズマ処理装置１０から取り出され、第２処理室５０２へ搬送される。図４（ｄ）は残存フォトレジスト薄膜５３１の溶解工程を示す工程図である。第２処理室５０２では図４（ｄ）に示す如く、円柱５２１の頭部に残った残存フォトレジスト薄膜５３１を除去する処理が行われる。第２処理室５０２にはウェット剥離装置が設けられており、剥離液により円柱５２１上の残存フォトレジスト薄膜５３１を剥離する。第２ロボット４２は残存フォトレジスト薄膜５３１の剥離後、試料Ｓを第２処理室５０２から取り出し、第２成膜室６２へ搬送する。
　図５（ｅ）は補助膜５４の成膜工程を示す工程図である。第２成膜室６２ではシリコン酸化膜５１及び円柱５２１上に図５（ｅ）に示す如く補助膜５４を成膜する。補助膜５４は例えば、シリコン窒化膜（Ｓｉ3 Ｎ4 ）またはポリシリコン膜等を用いればよい。以下では補助膜５４としてシリコン窒化膜５４を用いた例を説明する。第２成膜室６２では、反応ガス（ＳｉＨ4 、ＮＨ3 及びＮ2 ）を用いたプラズマＣＶＤによりシリコン窒化膜５４がシリコン膜５１及び円柱５２１上に成膜される。シリコン窒化膜５４の成膜後、第２ロボット４２は、第２成膜室６２から試料Ｓを取り出し、プラズマ処理装置１０へ試料Ｓを搬送する。
　図５（ｆ）はエッチバック工程を示す工程図である。プラズマ処理装置１０は処理ガス導入管４１Ａから処理ガスを供給し、シリコン窒化膜５４のエッチバックを行い、円柱５２１の周囲に平面視ドーナツ状のサイドウォール５４１を形成する。処理ガスとしては、例えばＣＦ4 ガス、ＣＨＦ3 ガス、Ａｒガス、Ｏ2 ガス、ＣＨ2 Ｆ2 ガス及びＦ2 ガスである。プラズマ処理装置１０は処理ガスをプラズマ化し、異方性ドライエッチングによりシリコン窒化膜５４をエッチバックする。図５（ｅ）に示す如く、円柱５２１の断面視における肩部分、すなわち２時位置及び１０時位置近傍のシリコン窒化膜５４は他の部分に対して厚みが大きいことから、当該他の部分に係るシリコン窒化膜５４がなくなるまでエッチングを行った場合、図５（ｆ）に示す如く、サイドウォール５４１が残存する。なお、エッチバック工程を含む各種制御は、制御部２１０に記憶されたプログラムに従い実行される。
　図６（ｇ）は円柱５２１のエッチング工程を示す工程図である。プラズマ処理装置１０はガス導入シャワーヘッド３４から処理ガスを供給し、サイドウォール５４１を除いて、アモルファスシリコンからなる円柱５２１をエッチングする。具体的にはプラズマ処理装置１０は、ガス導入シャワーヘッド３４から例えばＯ2 ガス及びＨＢｒガスを供給する。プラズマ処理装置１０はこれらのガスをプラズマ化し、サイドウォール５４１を除いて、円柱５２１、５２１、・・・をエッチングする。
　これによりシリコン酸化膜５１上には多数のサイドウォール５４１が格子状に残存することになる。図６（ｈ）はシリコン酸化膜５１のエッチング工程を示す工程図である。プラズマ処理装置１０はガス導入シャワーヘッド３４から処理ガスを供給し、サイドウォール５４１をマスクとして、シリコン酸化膜５１をエッチングし、ホール５１１、５１２を形成する。具体的にはプラズマ処理装置１０は、ガス導入シャワーヘッド３４から例えばＡｒガス及びＣ4 Ｆ8 ガスを供給する。プラズマ処理装置１０はこれらのガスをプラズマ化し、サイドウォール５４１をマスクとして、シリコン酸化膜５１をエッチングする。これにより、一つの平面視環状のサイドウォール５４１内周により囲まれる他の領域Ｃ１についてホール５１１が形成されることとなる。これと同時に、４つのサイドウォール５４１、５４１、５４１、５４１外周により囲まれる一の領域Ｃ２についてホール５１２が形成されることになる。
　図７（ｉ）はサイドウォール５４１のエッチング工程を示す工程図である。プラズマ処理装置１０はガス導入シャワーヘッド３４から処理ガスを供給し、窒化シリコンからなるサイドウォール５４１をエッチングする。具体的には、プラズマ処理装置１０は、ガス導入シャワーヘッド３４から例えばＣＦ4 ガス、ＣＨＦ3 ガス、Ａｒガス、Ｏ2 ガス、ＣＨ2 Ｆ2 ガス及びＦ2 ガスを供給する。プラズマ処理装置１０はこれらのガスをプラズマ化し、シリコン酸化膜５１上のサイドウォール５４１をエッチングすることにより、除去する。
　図７（ｉ）に示す如く白丸で示す格子状の４つのホール５１１、５１１、５１１、５１１で囲む中央部に星形のホール５１２が形成される。このホール５１２は図２（ａ）に示す一の領域Ｃ２に対応するものであり、ホール５１１は他の領域Ｃ１に対応するものである。同様に、ホール５１２は図２（ｂ）に点線で示すパターンＭ２に対応するものであり、ホール５１１はパターンＭ１に対応するものである。なお、図７においてはホール５１１とホール５１２との識別を容易にするためにホール５１２の形状を星形で示したが、エッチングによりホール５１１と同じく略円形となる。このように、平面視正方形の頂点上にその中心を有する円柱５２１を所定距離間にて形成する。そして当該円柱５２１の周囲に形成されるサイドウォール５４１をマスクに、エッチングする。これにより円柱５２１部分に他の領域Ｃ１に対応するホール５１１を形成し、さらに正方形の略中心を中心とする一の領域Ｃ２に対応するホール５１２を形成する。当該工程を実行することで一度の露光により解像度を超えた高密度でのホールの形成が可能となる。
　実施の形態２
　実施の形態２はホールの形成位置が異なる形態に関する。実施の形態１においては４つの他の領域に係る円柱５２１、５２１、５２１、５２１を平面視における正方形の頂点上に形成し、その略中央部にこれら円柱５２１、５２１、５２１、５２１に囲まれる一の領域に係るホール５１２を形成したが、これに限るものではない。少なくとも３つ以上の他の領域に係る円柱５２１が、その略中央部に位置する一の領域を囲む形で形成するようにしても良い。
　図９は円柱５２１を平面視において三角形状に形成する工程を模式的に示す説明図である。図９（ａ）はホールの形成位置を示す説明図である。一の領域Ｃ２の周辺には、一の領域Ｃ２の中心から所定距離範囲内に位置する３つの他の領域Ｃ１、Ｃ１、Ｃ１が存在する。他の領域Ｃ１、Ｃ１、Ｃ１は平面視における正三角形の頂点上に形成され、その略中央部にこれらに囲まれる一の領域Ｃ２が存在する。なお、本実施の形態においては他の領域Ｃ１が正三角形の頂点上に配置され、その略中央部に一の領域Ｃ２が存在する例を説明するが、必ずしも厳密に正三角形である必要はなく、多少のズレがあっても良い。また略中央部に位置する一の領域Ｃ２も厳密に中心に存在する必要はなく多少のズレがあっても良い。同様に、実施の形態１で述べた４つの他の領域Ｃ１も厳密に平面視における正方形の頂点上に存在する必要はなく、多少のズレがあっても良い。また実施の形態１における一の領域Ｃ２も厳密に中央に位置する必要はなく、多少のズレがあっても良い。
　図９（ｂ）はフォトマスク７０Ｍに形成されるパターンＭ１の配置例を示す説明図である。フォトマスク７０Ｍ上には他の領域Ｃ１に対応する３つのパターンＭ１、Ｍ１、Ｍ１が、他の領域Ｃ１、Ｃ１、Ｃ１と相似形となるよう形成される。一の領域Ｃ２に対応する点線で示すパターンＭ２は、ホール形成位置であるにもかかわらず、パターンは形成されない。図９（ｃ）はシリコン酸化膜５１のエッチング工程後の状態を示す平面図である。図９（ｃ）は、図６（ｈ）に対応するものである。なお、説明を容易にするために、３角形を構成する３つの点以外の成膜物についての記載は省略している。サイドウォール５４１、５４１、５４１は平面視正三角形状に形成される。
　サイドウォール５４１をマスクにシリコン酸化膜５１がエッチングされ、一つのサイドウォール５４１内周で囲まれるホール５１１、及び、３つのサイドウォール５４１、５４１、５４１外周で囲まれるホール５１２が形成される。図９（ｄ）はサイドウォール５４１のエッチング工程後の状態を示す平面図である。図９（ｄ）は図７（ｉ）に対応するものである。他の領域Ｃ１、Ｃ１、Ｃ１に対応してホール５１１、５１１、５１１が正三角の頂点上に形成される。また一の領域Ｃ２に対応して、３つのホール５１１、５１１、５１１の略中央部にホール５１２が形成される。
　図１０は円柱５２１を平面視において５角形状に形成する工程を模式的に示す説明図である。上述した如く、領域の総数は少なくとも４以上であればよく、以下に述べるように他の領域Ｃ１により構成される形状は、５角形以上であっても良い。図１０（ａ）はホールの形成位置を示す説明図である。一の領域Ｃ２の周辺には、一の領域Ｃ２の中心から所定距離範囲内に位置する５つの他の領域Ｃ１、Ｃ１、Ｃ１、Ｃ１、Ｃ１が存在する。他の領域Ｃ１、Ｃ１、Ｃ１、Ｃ１、Ｃ１はその中心が平面視における正５角形の頂点上に配置される。他の領域Ｃ１、Ｃ１、Ｃ１、Ｃ１、Ｃ１の略中央部にこれらに囲まれる一の領域Ｃ２が存在する。なお、一の領域Ｃ２及び他の領域Ｃ１に多少のズレがあっても良いことはもちろんである。
　図１０（ｂ）はフォトマスク７０Ｍに形成されるパターンＭ１の配置例を示す説明図である。フォトマスク７０Ｍ上には他の領域Ｃ１に対応する５つのパターンＭ１、Ｍ１、Ｍ１、Ｍ１、Ｍ１が、他の領域Ｃ１、Ｃ１、Ｃ１、Ｃ１、Ｃ１と相似形となるよう形成される。一の領域Ｃ２に対応する点線で示すパターンＭ２は、ホール形成位置であるにもかかわらず、パターンは形成されない。図１０（ｃ）はシリコン酸化膜５１のエッチング工程後の状態を示す平面図である。図１０（ｃ）は、図６（ｈ）に対応するものである。なお、説明を容易にするために、５角形を構成する５つの点以外の成膜物についての記載は省略している。サイドウォール５４１、５４１、５４１、５４１、５４１は平面視５角形状に形成される。
　サイドウォール５４１をマスクにシリコン酸化膜５１がエッチングされ、一のサイドウォール５４１内周に囲まれるホール５１１、及び、５つのサイドウォール５４１、５４１、５４１、５４１、５４１外周に囲まれるホール５１２が形成される。図１０（ｄ）はサイドウォール５４１のエッチング工程後の状態を示す平面図である。図１０（ｄ）は図７（ｉ）に対応するものである。他の領域Ｃ１、Ｃ１、Ｃ１、Ｃ１、Ｃ１に対応してホール５１１、５１１、５１１、５１１、５１１が平面視正５角形の頂点上に形成される。また一の領域Ｃ２に対応して、５つのホール５１１、５１１、５１１、５１１、５１１の略中央部にホール５１２が形成される。
　図１１は円柱５２１を平面視において平行四辺形状に形成する工程を模式的に示す説明図である。図１１（ａ）はホールの形成位置を示す説明図である。４つの他の領域Ｃ１、Ｃ１、Ｃ１、Ｃ１はその中心が平面視平行四辺形の頂点上に配置される。一の領域Ｃ２はその中心が一対の他の領域Ｃ１、Ｃ１を結ぶ線分と、当該線分と交差する一対の他の領域Ｃ１、Ｃ１を結ぶ線分との交点上に存在する。なお、一の領域Ｃ２及び他の領域Ｃ１に多少のズレがあっても良いことはもちろんである。
　図１１（ｂ）はフォトマスク７０Ｍに形成されるパターンＭ１の配置例を示す説明図である。フォトマスク７０Ｍ上には他の領域Ｃ１に対応する４つのパターンＭ１、Ｍ１、Ｍ１、Ｍ１が、他の領域Ｃ１、Ｃ１、Ｃ１、Ｃ１と相似形となるよう形成される。一の領域Ｃ２に対応する点線で示すパターンＭ２は、ホール形成位置であるにもかかわらず、パターンは形成されない。図１１（ｃ）はシリコン酸化膜５１のエッチング工程後の状態を示す平面図である。図１１（ｃ）は、図６（ｈ）に対応するものである。なお、説明を容易にするために、平行四辺形を構成する４つの点以外の成膜物についての記載は省略している。サイドウォール５４１、５４１、５４１、５４１は平面視平行四辺形状に形成される。
　サイドウォール５４１をマスクにシリコン酸化膜５１がエッチングされ、一のサイドウォール５４１内周に囲まれるホール５１１、及び、４つのサイドウォール５４１、５４１、５４１、５４１外周に囲まれるホール５１２が形成される。図１１（ｄ）はサイドウォール５４１のエッチング工程後の状態を示す平面図である。図１１（ｄ）は図７（ｉ）に対応するものである。他の領域Ｃ１、Ｃ１、Ｃ１、Ｃ１に対応してホール５１１、５１１、５１１、５１１の中心が平面視平行四辺形の頂点上に形成される。また一の領域Ｃ２に対応して、４つのホール５１１、５１１、５１１、５１１の略中央部にホール５１２が形成される。
　本実施の形態２は以上の如き構成としてあり、その他の構成及び作用は実施の形態１と同様であるので、対応する部分には同一の参照番号を付してその詳細な説明を省略する。
　実施の形態３
　図１２は実施の形態３に係るプラズマ処理装置１０の構成を示す模式的断面図である。制御部２１０はＣＰＵ２１８、ＲＡＭ（Random Access Memory）２１２、入力部２１３及び記憶部２１５等を含んで構成される。ＣＰＵ２１８は、バス２１７を介して制御部２１０のハードウェア各部と接続されていて、記憶部２１５に記憶された制御プログラム２１５Ｐに従いプラズマ処理装置１０を制御する。入力部２１３は操作ボタン等から構成され、温度、ガス流入量及びエッチング時間等を含むエッチング条件が入力される。ＣＰＵ２１８は入力部２１３から入力されたエッチング条件を記憶部２１５に記憶する。ＣＰＵ２１８は制御プログラム２１５Ｐを実行し、記憶部２１５に記憶したエッチング条件に従いプラズマ処理装置１０を制御する。
　実施の形態１及び２に係るプラズマ処理装置１０を動作させるためのプログラムは、本実施の形態３のように、記録媒体読み取り装置（図示せず）にＣＤ－ＲＯＭ等の可搬型記録媒体１Ａを読み取らせて記憶部２１５に記憶、または、図示しないインターネット等の通信網を介して接続される他のコンピュータ（図示せず）からダウンロードすることも可能である。
　図１３はホール形成処理の手順を示すフローチャートである。ＣＰＵ２１８はシリコン酸化膜５１及び円柱５２１上にシリコン窒化膜５４が成膜された試料Ｓ（図５（ｅ））が搬送されたか否かを判断する（ステップＳ１２１）。具体的にはＣＰＵ２１８は通信部２１１を介して接続される第２成膜室６２から送信されるシリコン窒化膜５４の成膜済み情報を受信したか否かを判断する。ＣＰＵ２１８はシリコン窒化膜５４の成膜済み情報受信後に試料Ｓが搬送された場合、当該試料Ｓはシリコン酸化膜５１及び円柱５２１上にシリコン窒化膜５４が成膜された試料Ｓであると判断し、ステップＳ１２１以降の処理を実行する。
　ＣＰＵ２１８はシリコン酸化膜５１及び円柱５２１上にシリコン窒化膜５４が成膜された試料Ｓが搬送されていないと判断した場合（ステップＳ１２１でＮＯ）、以上の処理を繰り返す。一方ＣＰＵ２１８はシリコン酸化膜５１及び円柱５２１上にシリコン窒化膜５４が成膜された試料Ｓが搬送されたと判断した場合（ステップＳ１２１でＹＥＳ）、記憶部２１５に記憶したエッチング条件を読み出し、プラズマ処理装置１０を制御することによりサイドウォール５４１を形成する（ステップＳ１２２）。ＣＰＵ２１８は円柱５２１をエッチングする（ステップＳ１２３）。
　続いてＣＰＵ２１８はサイドウォール５４１をマスクにシリコン酸化膜５１をエッチングし、ホール５１１，５１２を形成する（ステップＳ１２４）。ＣＰＵ２１８は最後にサイドウォール５４１をエッチングする（ステップＳ１２５）。なお、ステップＳ１２２乃至ステップＳ１２５の具体的な処理内容は実施の形態１で述べたとおりであるので詳細な説明は省略する。
　本実施の形態３は以上の如き構成としてあり、その他の構成及び作用は実施の形態１及び２と同様であるので、対応する部分には同一の参照番号を付してその詳細な説明を省略する。

Claims (5)

  1. 　基板上の膜の複数領域にホールを形成するホール形成方法において、
    　ホールの形成位置となる複数領域の内、一の領域を囲む複数の他の領域の膜上に突起物を形成する工程と、
    　前記膜及び前記突起物上に補助膜を形成する工程と、
    　エッチバックにより前記突起物を囲むサイドウォールを形成する工程と、
    　前記突起物をエッチングする工程と、
    　前記サイドウォールをマスクに前記他の複数の領域及び一の領域の前記膜をエッチングする工程と
    　を備えることを特徴とするホール形成方法。
  2. 　前記突起物を形成する工程は、
    　ホールの形成位置となる４以上の複数領域の内、一の領域を囲む３以上の複数の他の領域の膜上に突起物を形成する
    　ことを特徴とする請求項１に記載のホール形成方法。
  3. 　前記突起物を形成する工程は、
    　前記膜上に第１膜を形成する工程と、
    　ホールの形成位置となる４以上の複数領域の内、一の領域を囲む３以上の複数の他の領域の前記第１膜上にフォトレジストを形成する工程と、
    　該フォトレジストをマスクに前記第１膜をエッチングし突起物を形成する工程と
    　を含むことを特徴とする請求項２に記載のホール形成方法。
  4. 　基板上の膜の複数領域にホールを形成するホール形成装置において、
    　ホールの形成位置となる複数領域の内、一の領域を囲む複数の他の領域の膜上に形成された突起物、及び、前記膜上に補助膜が形成された基板をエッチング装置へ搬送する搬送手段を備え、
    　前記エッチング装置の制御部は、
    　エッチバックにより前記突起物を囲むサイドウォールを形成する手段と、
    　前記突起物をエッチングする手段と、
    　前記サイドウォールをマスクに前記複数の他の領域及び一の領域の前記膜をエッチングする手段と
    　を実行することを特徴とするホール形成装置。
  5. 　基板上の膜の複数領域にホールを形成するエッチング装置を制御するコンピュータに用いられるプログラムにおいて、
    　コンピュータに、
    　ホールの形成位置となる複数領域の内、他の複数の領域に囲まれる一の領域を除く前記他の領域の膜上に形成された突起物、及び、前記膜上に補助膜が形成された基板が搬送されたか否かを判断するステップと、
    　該ステップにより基板が搬送されたと判断した場合に、エッチバックにより前記突起物を囲むサイドウォールを形成するステップと、
    　前記突起物をエッチングするステップと、
    　前記サイドウォールをマスクに前記他の複数の領域及び一の領域の前記膜をエッチングするステップと
    　を実行させるプログラム。
PCT/JP2009/050760 2008-03-31 2009-01-20 ホール形成方法、ホール形成装置及びプログラム WO2009122764A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008092688A JP2009246226A (ja) 2008-03-31 2008-03-31 ホール形成方法、ホール形成装置及びプログラム
JP2008-092688 2008-03-31

Publications (1)

Publication Number Publication Date
WO2009122764A1 true WO2009122764A1 (ja) 2009-10-08

Family

ID=41135164

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/050760 WO2009122764A1 (ja) 2008-03-31 2009-01-20 ホール形成方法、ホール形成装置及びプログラム

Country Status (3)

Country Link
JP (1) JP2009246226A (ja)
TW (1) TW200949935A (ja)
WO (1) WO2009122764A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456606A (zh) * 2012-06-04 2013-12-18 中芯国际集成电路制造(上海)有限公司 一种用于形成硬掩膜层的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101653149B1 (ko) * 2010-07-06 2016-09-02 에스케이하이닉스 주식회사 반도체 장치의 콘택홀 형성 방법
KR101355930B1 (ko) * 2012-07-27 2014-01-28 한국과학기술원 측벽 스페이서 기술과 촉매 금속 식각 방법을 이용한 수직 나노튜브 구조 제조 방법 및 이에 의하여 제조된 수직 나노튜브 구조
JP2014187246A (ja) * 2013-03-25 2014-10-02 Toshiba Corp 半導体装置及びその製造方法
KR102420150B1 (ko) 2015-08-19 2022-07-13 삼성전자주식회사 반도체 소자의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63258020A (ja) * 1987-04-15 1988-10-25 Nec Corp 素子分離パタ−ンの形成方法
JPH06224161A (ja) * 1992-11-04 1994-08-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH0774157A (ja) * 1993-08-31 1995-03-17 Sony Corp 固体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63258020A (ja) * 1987-04-15 1988-10-25 Nec Corp 素子分離パタ−ンの形成方法
JPH06224161A (ja) * 1992-11-04 1994-08-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH0774157A (ja) * 1993-08-31 1995-03-17 Sony Corp 固体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456606A (zh) * 2012-06-04 2013-12-18 中芯国际集成电路制造(上海)有限公司 一种用于形成硬掩膜层的方法

Also Published As

Publication number Publication date
TW200949935A (en) 2009-12-01
JP2009246226A (ja) 2009-10-22

Similar Documents

Publication Publication Date Title
KR101565174B1 (ko) 기판 처리 방법
US20100233885A1 (en) Substrate processing method
TWI490912B (zh) Pattern forming method and manufacturing method of semiconductor device
JP2004507086A (ja) 基板の処理方法及び処理システム
TWI820059B (zh) 保護膜形成方法
WO2009122764A1 (ja) ホール形成方法、ホール形成装置及びプログラム
JP2010192825A (ja) 基板処理方法
TWI854153B (zh) 具有用於精確腔室匹配和製程控制的基座支座設計的處理室及其處理方法
TW202235977A (zh) 先進液晶覆矽背板中之雙層像素隔離之結構及方法
JP2007005377A (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体及びプラズマエッチング装置
WO2013073193A1 (ja) 半導体装置の製造方法
JP2005217240A (ja) ドライエッチング装置およびドライエッチング方法
US11631590B2 (en) Substrate processing method, substrate processing apparatus and cleaning apparatus
US7608544B2 (en) Etching method and storage medium
WO2013190812A1 (ja) 半導体装置の製造方法及び半導体装置並びに半導体装置の製造システム
WO2024157943A1 (ja) 基板処理方法及び基板処理システム
WO2024111454A1 (ja) ドライ現像方法及びドライ現像装置
JP7612537B2 (ja) プラズマ処理装置および半導体装置の製造方法
TWI856312B (zh) 微影遮罩處理腔室及處理微影遮罩基板的方法
JP7292014B2 (ja) マイクロレンズの製造方法およびプラズマ処理装置
US20220406609A1 (en) Plasma processing method, plasma processing apparatus, and plasma processing system
US20240047220A1 (en) Substrate processing method and substrate processing apparatus
WO2024024373A1 (ja) 基板処理方法及び基板処理システム
WO2024024922A1 (ja) 基板処理方法及び基板処理装置
KR20250044878A (ko) 기판 처리 방법 및 기판 처리 시스템

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09727228

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09727228

Country of ref document: EP

Kind code of ref document: A1