[go: up one dir, main page]

WO2007072684A1 - インターフェイス回路 - Google Patents

インターフェイス回路 Download PDF

Info

Publication number
WO2007072684A1
WO2007072684A1 PCT/JP2006/324360 JP2006324360W WO2007072684A1 WO 2007072684 A1 WO2007072684 A1 WO 2007072684A1 JP 2006324360 W JP2006324360 W JP 2006324360W WO 2007072684 A1 WO2007072684 A1 WO 2007072684A1
Authority
WO
WIPO (PCT)
Prior art keywords
interface circuit
mask
signal
circuit
transmission
Prior art date
Application number
PCT/JP2006/324360
Other languages
English (en)
French (fr)
Inventor
Takeshi Kado
Hideo Imai
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US12/093,689 priority Critical patent/US8027389B2/en
Priority to JP2007551033A priority patent/JP4728352B2/ja
Publication of WO2007072684A1 publication Critical patent/WO2007072684A1/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1423—Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals

Definitions

  • the present invention relates to an interface circuit that performs high-speed communication, and particularly relates to an interface circuit that takes measures against reflected waves.
  • an output circuit that makes output impedance variable by a control signal, a dummy transmission line equivalent to an actual load transmission line connected to the output circuit, and the other end of the dummy transmission line are connected to each other.
  • a voltage detection circuit that detects the initial voltage amplitude of the output circuit force and an impedance control signal generation circuit that generates a control signal for controlling the output impedance based on the detected voltage value (Patent Document 1) reference).
  • Patent Document 1 Japanese Patent Application Laid-Open No. 11-17518
  • USB Universal Serial Bus
  • the user can freely change the cable and the connection partner, so there is a possibility of connecting to various devices on the market.
  • the present invention masks the reflected wave to counter the reflected wave. Provide responding methods.
  • the interface circuit includes a transmission circuit connected to a transmission line, a reception circuit for receiving a signal from a communication partner via the transmission line, and the transmission circuit. Based on the transmission timing notification signal from the transmission circuit, the reception circuit masks the reflected wave of the signal transmitted to the transmission line and only receives the signal received from the communication partner via the transmission line. And a mask means for supplying to the head.
  • the interface circuit of the present invention can realize a countermeasure against reflected waves that cannot be handled by the conventional technology.
  • FIG. 1 is a block diagram of an interface circuit according to a first embodiment of the present invention.
  • FIG. 2 is a timing chart showing the operation of the interface circuit of FIG.
  • FIG. 3 is a block diagram of an interface circuit according to a second embodiment of the present invention.
  • FIG. 4 is a block diagram of an interface circuit according to a third embodiment of the present invention.
  • FIG. 5 is a block diagram of an interface circuit according to a fourth embodiment of the present invention.
  • FIG. 6 is a block diagram of an interface circuit according to a fifth embodiment of the present invention.
  • FIG. 7 is a block diagram of an interface circuit according to a sixth embodiment of the present invention.
  • FIG. 8 is a block diagram of an interface circuit according to a seventh embodiment of the present invention. Explanation of symbols
  • FIG. 1 is a diagram showing a first embodiment of the present invention.
  • 101 is a transmission circuit for transmitting a packet to the USB bus
  • 103 is a reception circuit for receiving a packet with the USB bus power
  • 102 is a timing for receiving a transmission timing notification signal 104 from the transmission circuit 101
  • a mask circuit 302 for determining the received signal 107 masks the received signal 106 from the USB bus for the valid period of the mask signal 105 and supplies the masked received signal 107 to the receiving circuit 103.
  • the mask circuit 102 includes a timer circuit 301 that sets the mask signal 105 to the HIGH level for a predetermined time after receiving the transmission timing notification signal 104.
  • FIG. 2 shows the relationship between the reflected wave and transmission / reception.
  • 201 is a transmission wave
  • 202 is a reflected wave that appears on the USB bus when the transmission wave 201 is reflected
  • 203 is a received wave of a packet to be received.
  • mask signal 105 becomes valid (HIGH) This is the period, ie mask time.
  • the mask signal 105 becomes valid for a mask time T after transmission. If the mask time T is set so that the reflected wave 202 is masked and the received wave 203 is not masked, the masked received signal 107 transmitted to the receiving circuit 103 becomes a signal in which only the reflected wave 202 is masked. Only the signal is input to the receiving circuit 103.
  • FIG. 3 is a diagram showing a second embodiment of the present invention.
  • a time measurement circuit 401 is a circuit that measures the duration of a received signal immediately after transmission, and sets the time measured by the time measurement circuit 401 in the timer circuit 301. Since the received signal that lasts immediately after transmission is assumed to be a reflected wave, the received signal being measured can be assumed to be a reflected wave.
  • a mask signal 105 is output from the timer circuit 301, and a masked reception signal 107 in which the reflected wave is masked is input to the reception circuit 103.
  • the mask time T can be updated by the first communication measurement at the start of communication. Alternatively, update the measurement result as mask time T every time after transmission or after transmission of a specific signal.
  • the mask time T for the first communication may be set to 0, or a fixed value may be set as an initial value in advance.
  • the reflected wave of a predetermined time can be masked, and it is not possible to cope with the case where the reflected wave duration exceeds the expectation.
  • the mask time can be extended based on the actual reflected wave, the corresponding range of the reflected wave can be widened as compared with the first embodiment.
  • FIG. 4 is a diagram showing a third embodiment of the present invention.
  • the intensity measurement circuit 50 1 is a circuit that measures the amplitude intensity of the signal waveform on the USB bus
  • the threshold setting circuit 502 is a mask threshold based on the transmission timing notification signal 104 and the result of the intensity measurement circuit 501. It is a circuit that controls The intensity measurement of the reflected wave 202 in FIG. 2 is performed immediately after the transmission is completed, and the result is taken into the threshold setting circuit 502 to generate the mask signal 105.
  • Mask signal 105 is strong It is effective when the intensity measured by the degree measuring circuit 501 is less than or equal to the reflected wave intensity measured in advance.
  • the range corresponding to the reflected wave is wider than that in the first embodiment, but in this embodiment, the mask timing is based on the intensity of the reflected wave. Therefore, if the difference between the intensity of the reflected wave and the actual received signal is a measurable difference, the reflected wave can be eliminated uniformly, so it is simpler than the second embodiment. It can be configured with a simple circuit.
  • FIG. 5 is a diagram showing a fourth embodiment of the present invention.
  • a time setting circuit 601 is a circuit controlled by a reception timing notification signal 602 output from the reception circuit 103.
  • the time setting circuit 601 is notified of the reception timing of the reception waveform successfully received by the reception circuit 103.
  • the notified reception timing indicates the time when the reception wave 203 arrives in FIG.
  • the mask signal 105 becomes an effective signal for the time during which the reflected wave 202 can be masked. .
  • FIG. 6 is a diagram showing a fifth embodiment of the present invention.
  • a threshold setting circuit 502 is a circuit controlled by a reception timing notification signal 701 output from the reception circuit 103.
  • the reception timing of the reception waveform normally received in the reception circuit 103 is notified to the threshold setting circuit 502 using the reception timing notification signal 701.
  • the notified reception timing becomes effective at the time when the reception wave 203 arrives in FIG.
  • the threshold setting circuit 502 takes in the intensity of the received wave 203 at the timing when the reception timing notification signal 701 becomes valid, and determines the threshold to be masked.
  • the masking intensity can be dynamically changed based on the received wave, and if the received wave intensity is strong, the masking threshold can be set higher. Malfunctions due to reflected waves can be effectively prevented.
  • FIG. 7 is a diagram showing a sixth embodiment of the present invention.
  • the intensity measurement circuit 501 outputs a mask interruption signal 801 for interrupting the mask when a received wave having a predetermined intensity or higher is received.
  • the timer circuit 301 receives the transmission timing notification signal 104 from the transmission circuit 101, and validates the mask signal 105 for a preset mask time T after the end of transmission.
  • the first and second logic circuits 802 and 803 mask the received signal 106 when the mask signal 105 is at a high level and the mask interruption signal 801 is at a low level.
  • the mask is interrupted when becomes HIGH level. Therefore, the mask interruption signal 801 can forcibly interrupt the mask even if the mask signal 105 is valid, and can respond when the received wave 203 comes within the set time of the mask time T. Monkey.
  • the present embodiment it is possible to provide a circuit that can prevent malfunction due to a reflected wave and can cope with an environment in which an original signal may be received within a mask time.
  • FIG. 8 is a diagram showing a seventh embodiment of the present invention.
  • the intensity measurement circuit 501 outputs a mask time update signal 901 that becomes effective when a received wave having a predetermined intensity or more is received, and is connected to the timer circuit 301.
  • the timer circuit 301 receives the transmission timing notification signal 104 from the transmission circuit 101, and validates the mask signal 105 for a preset time T after the end of transmission. However, when the mask time update signal 901 becomes valid within the mask time T, the timer circuit 301 decreases the mask time T set in advance. That is, the mask circuit 102 operates so as not to mask the received signal 106 when the received wave 203 comes within the set time of the mask time T.
  • the interface circuit of the present invention is useful as a means for realizing a device that operates stably and prevents the influence of reflected waves.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Small-Scale Networks (AREA)

Abstract

　伝送線路上にデータを送信する送信回路（１０１）と、この送信回路（１０１）から与えられる送信タイミング通知信号（１０４）をもとに反射波を除去するためのマスク信号（１０５）を生成するマスク回路（１０２）とを設ける。例えば、タイマ回路（３０１）が送信直後の一定時間だけマスク信号（１０５）を有効にする。このマスク信号（１０５）をもとに論理回路（３０２）により受信信号（１０６）から反射波を除去したマスク済み受信信号（１０７）を受信回路（１０３）に入力する。

Description

明 細 書
インターフェイス回路
技術分野
[0001] 本発明は、高速通信を行うインターフェイス回路に関し、特に反射波の対策を行つ たインターフェイス回路に関するものである。
背景技術
[0002] 従来の技術では、例えば出力インピーダンスを調整することで送信側回路で起こる インピーダンス不整合をなくし、反射波を軽減していた。具体的には、制御信号により 出力インピーダンスを可変にする出力回路と、この出力回路と接続される実負荷伝 送線路と等価なダミー伝送線路と、このダミー伝送線路の他端に接続され、前記出 力回路力 の初期電圧振幅を検出する電圧検出回路と、その検出した電圧値によつ て出力インピーダンスを制御するための制御信号を生成するインピーダンス制御信 号生成回路とを備える (特許文献 1参照)。
特許文献 1：特開平 11— 17518号公報
発明の開示
発明が解決しょうとする課題
[0003] し力しながら、上記従来の技術では、実際の伝送線路のインピーダンスがダミー伝 送線路と一致して ヽることを前提にして ヽるために、実際の伝送線路とダミー伝送線 路とのインピーダンスがずれて 、る場合にぉ 、ては、インピーダンスの整合をとること ができな!/、ので、反射波が依然発生してしまうと！、う課題があった。
[0004] 特に USB (Universal Serial Bus)等のインターフェイスでは、ケーブルや接続相手 をユーザーが自由に変更できるために、市場に出回っているさまざまな機器と接続 する可能性がある。巿場に出回っている機器の中には、規格からインピーダンスの大 きくずれたものも多ぐ反射波の対策を出力インピーダンスの調整で行うことには限界 があり、別の手法を用いた対策が必要となって 、る。
課題を解決するための手段
[0005] 上記課題を解決するために、本発明では反射波をマスクすることにより反射波に対 応する手法を提供する。
[0006] 具体的に説明すると、本発明に係るインターフェイス回路は、伝送線路に接続され た送信回路と、通信相手から前記伝送線路を介して信号を受信するための受信回 路と、前記送信回路からの送信タイミング通知信号をもとに、前記送信回路が前記伝 送線路へ送信した信号の反射波をマスクして、前記通信相手から前記伝送線路を介 して受信した信号のみを前記受信回路へ供給するためのマスク手段とを備えたもの である。
発明の効果
[0007] 本発明のインターフェイス回路は、上記従来の技術では対応できない反射波の対 策を実現できる。
図面の簡単な説明
[0008] [図 1]図 1は、本発明の第 1実施形態に係るインターフェイス回路のブロック図である。
[図 2]図 2は、図 1のインターフェイス回路の動作を示すタイミング図である。
[図 3]図 3は、本発明の第 2実施形態に係るインターフェイス回路のブロック図である。
[図 4]図 4は、本発明の第 3実施形態に係るインターフェイス回路のブロック図である。
[図 5]図 5は、本発明の第 4実施形態に係るインターフェイス回路のブロック図である。
[図 6]図 6は、本発明の第 5実施形態に係るインターフェイス回路のブロック図である。
[図 7]図 7は、本発明の第 6実施形態に係るインターフェイス回路のブロック図である。
[図 8]図 8は、本発明の第 7実施形態に係るインターフェイス回路のブロック図である。 符号の説明
[0009] 101 送信回路
102 マスク回路
103 受信回路
104 送信タイミング通知信号
105 マスク信号
106 受信信号
107 マスク済み受信信号
201 送信波 202 反射波
203 受信波
301 タイマ回路
302 論理回路
401 時間測定回路
501 強度測定回路
502 閾値設定回路
601 時間設定回路
602 受信タイミング通知信号
701 受信タイミング通知信号
801 マスク中断信号
802, 803 論理回路
901 マスク時間更新信号
T マスク時間
発明を実施するための最良の形態
[0010] 以下、本発明の実施の形態を、図面を参照しながら説明する。
[0011] 《第 1の実施形態》
図 1は、本発明の第 1の実施形態を示す図である。図 1において、 101は USBバス にパケットを送信する送信回路、 103は USBバス力もパケットを受信する受信回路、 102は送信回路 101より送信タイミング通知信号 104を受け取って USBバスの信号 をマスクするタイミングを決定するマスク回路、 302はマスク信号 105の有効期間だけ USBバスからの受信信号 106をマスクしてマスク済み受信信号 107を受信回路 103 へ供給する論理回路である。マスク回路 102は、送信タイミング通知信号 104を受け 取ってから予め定められた一定時間だけマスク信号 105を HIGHレベルにするタイ マ回路 301を備えている。
[0012] 図 2は、反射波と送信、受信の関係を示したものである。図 2において、 201は送信 波であり、 202は送信波 201が反射したことにより USBバスに現れる反射波、 203は 受信するべきパケットの受信波である。 Tは、マスク信号 105が有効 (HIGH)になる 期間、すなわちマスク時間である。
[0013] 図 1において、マスク信号 105は送信後にマスク時間 Tの間、有効になる。反射波 2 02をマスクし、かつ受信波 203をマスクしないようにマスク時間 Tを設定すると、受信 回路 103に伝わるマスク済み受信信号 107は反射波 202のみをマスクした信号にな り、正規の受信信号のみが受信回路 103に入力される。
[0014] 本実施形態によれば、受信回路 103に簡単な回路を追加するだけで、反射波によ る誤動作を防ぐことができる。
[0015] 《第 2の実施形態》
図 3は、本発明の第 2の実施形態を示す図である。図 3において、時間測定回路 40 1は送信直後の受信信号の持続時間を測定する回路であり、時間測定回路 401で 測定した時間をタイマ回路 301に設定する。送信直後から持続している受信信号は 反射波と想定されるために、測定している受信信号は反射波と想定できる。タイマ回 路 301からはマスク信号 105が出力されて、受信回路 103には反射波がマスクされ たマスク済み受信信号 107が入力される。マスク時間 Tの更新は、通信開始時の 1回 目の通信の測定で更新することが考えられる。あるいは、送信後毎回、又は特定信 号の送信後に測定結果をマスク時間 Tとして更新することでもよ 、。 1回目の通信時 のマスク時間 Tは 0にしておいても、予め初期値として固定値を設定しておいてもよい
[0016] 第 1の実施形態では予め決められた時間の反射波しかマスクすることができず、反 射波の持続時間が予想を超えた場合に対応できない。しかし、本実施形態によれば 、実際の反射波をもとにマスク時間を延長することができるために、第 1の実施形態に 比べると反射波の対応範囲を広くすることができる。
[0017] 《第 3の実施形態》
図 4は、本発明の第 3の実施形態を示す図である。図 4において、強度測定回路 50 1は USBバス上の信号波形の振幅強度を測定する回路であり、閾値設定回路 502 は送信タイミング通知信号 104と強度測定回路 501の結果とをもとにマスク閾値を制 御する回路である。図 2の反射波 202の強度測定を送信終了直後に行い、その結果 を閾値設定回路 502に取り込んでマスク信号 105を生成する。マスク信号 105は、強 度測定回路 501で測定された強度が予め測定した反射波強度以下であれば有効に なる。
[0018] 本実施形態によれば、第 2の実施形態と同様に第 1の実施形態よりも反射波に対 する対応範囲が広がるが、本実施形態では反射波の強度をもとにマスクタイミングを 決定して!/、るために、反射波の強度と実際の受信信号との差が測定可能な差である 場合には反射波を一律に排除できるため、第 2の実施形態よりも単純な回路で構成 することができる。
[0019] 《第 4の実施形態》
図 5は、本発明の第 4の実施形態を示す図である。図 5において、時間設定回路 60 1は受信回路 103より出力される受信タイミング通知信号 602により制御される回路 である。受信回路 103において正常に受信できた受信波形について受信タイミング を、受信タイミング通知信号 602を用いて時間設定回路 601に通知する。通知された 受信タイミングは、図 2において受信波 203が到達する時刻を示すものになる。時間 設定回路 601で受信波 203が到達するまでの時間をマスク時間 Tとしてタイマ回路 3 01に設定することで、マスク信号 105は反射波 202をマスクすることができる時間の 間有効な信号となる。
[0020] 本実施形態によれば、マスク範囲を受信波形力 決定しているために反射波の測 定回路が必要ではなくなる。反射波の強度が変動して、反射波の測定が難しい条件 のときに本実施形態を採用すると、反射波の測定を行わずにマスク範囲を決定する ことができて有用である。
[0021] 《第 5の実施形態》
図 6は、本発明の第 5の実施形態を示す図である。図 6において、閾値設定回路 50 2は受信回路 103より出力される受信タイミング通知信号 701により制御される回路 である。受信回路 103において正常に受信している受信波形について受信タイミン グを、受信タイミング通知信号 701を用いて閾値設定回路 502に通知する。通知され た受信タイミングは、図 2において受信波 203が到達する時刻に有効になる。閾値設 定回路 502は受信タイミング通知信号 701が有効になったタイミングで受信波 203の 強度を取り込み、マスクする閾値を決定する。 [0022] 本実施形態によれば、マスクする強度を受信波をもとに動的に変化させることがで き、受信波の強度が強ければ、マスクする閾値をより高く設定することができ、反射波 による誤動作を効果的に防ぐことができる。
[0023] 《第 6の実施形態》
図 7は、本発明の第 6の実施形態を示す図である。図 7において、強度測定回路 50 1からは、予め設定された強度以上の受信波を受け取ったときにマスクを中断させる マスク中断信号 801が出力される。タイマ回路 301は、送信回路 101から送信タイミ ング通知信号 104を受け取り、送信終了後に予め設定されたマスク時間 Tだけマスク 信号 105を有効にする。第 1及び第 2の論理回路 802, 803は、マスク信号 105が HI GHレベルであり、力つマスク中断信号 801が LOWレベルであるときに受信信号 10 6にマスクをかけるが、マスク中断信号 801が HIGHレベルになるとマスクを中断する 。したがって、マスク中断信号 801はマスク信号 105が有効であっても強制的にマス クを中断させることができ、マスク時間 Tの設定時間以内に受信波 203が来た場合で ち対応することがでさる。
[0024] 本実施形態によれば、反射波による誤動作を防ぐとともに、マスク時間内に本来の 信号を受信する可能性がある環境にも対応することができる回路を提供することがで きる。
[0025] 《第 7の実施形態》
図 8は、本発明の第 7の実施形態を示す図である。図 8において、強度測定回路 50 1からは、予め設定された強度以上の受信波を受け取ったときに有効になるマスク時 間更新信号 901が出力されており、タイマ回路 301に接続される。タイマ回路 301は 送信回路 101から送信タイミング通知信号 104を受け取り、送信終了後に予め設定 された時間 Tだけマスク信号 105を有効にする。ただし、タイマ回路 301はマスク時間 T以内にマスク時間更新信号 901が有効になった場合には予め設定されているマス ク時間 Tを減少させる。つまり、マスク回路 102は、マスク時間 Tの設定時間以内に受 信波 203が来た場合には受信信号 106をマスクしないように動作する。
[0026] 本実施形態によれば、反射波による誤動作を防ぐとともに、マスク時間内に来た受 信波にもマスク時間を調整して対応することができる回路を構成することができる。 産業上の利用の可能性
本発明のインターフェイス回路は、反射波の影響を防ぎ、安定して動作する装置を 実現する手段として有用である。

Claims

請求の範囲
[1] 伝送線路に接続された送信回路と、
通信相手から前記伝送線路を介して信号を受信するための受信回路と、 前記送信回路からの送信タイミング通知信号をもとに、前記送信回路が前記伝送 線路へ送信した信号の反射波をマスクして、前記通信相手から前記伝送線路を介し て受信した信号のみを前記受信回路へ供給するためのマスク手段とを備えたことを 特徴とするインターフェイス回路。
[2] 請求項 1記載のインターフェイス回路において、
前記マスク手段は、送信直後の一定時間受信波形をマスクすることを特徴とするィ ンターフェイス回路。
[3] 請求項 1記載のインターフェイス回路において、
前記マスク手段のマスク時間は、送信直後の受信信号の持続時間を計測した結果 により制御されることを特徴とするインターフェイス回路。
[4] 請求項 3記載のインターフェイス回路において、
前記マスク手段のマスク時間として、初回の受信時には予め設定した初期値を使 用することを特徴とするインターフェイス回路。
[5] 請求項 1記載のインターフェイス回路において、
前記マスク手段は、マスクする信号強度が反射波の強度測定の結果によって制御 されることを特徴とするインターフェイス回路。
[6] 請求項 5記載のインターフェイス回路において、
前記マスク手段は、前記反射波の強度測定を送信直後の受信信号の強度を測定 することで行 、、閾値を決定することを特徴とするインターフェイス回路。
[7] 請求項 1記載のインターフェイス回路において、
前記マスク手段のマスク時間は、送信直後の反射波でな!、正規の受信信号の到達 時間の測定結果によって制御されることを特徴とするインターフェイス回路。
[8] 請求項 1記載のインターフェイス回路において、
前記マスク手段は、正規の受信信号の強度を測定した結果から、マスクする信号強 度の閾値を制御することを特徴とするインターフェイス回路。
[9] 請求項 2記載のインターフェイス回路において、
前記マスク手段は、受信信号の強度が一定強度を超えると前記受信信号のマスク を停止する回路を備えたことを特徴とするインターフェイス回路。
[10] 請求項 2記載のインターフェイス回路において、
前記マスク手段は、マスク中に受信信号の強度が一定強度を超えるとマスク時間を 少なくする制御を行う回路を備えたことを特徴とするインターフェイス回路。
PCT/JP2006/324360 2005-12-22 2006-12-06 インターフェイス回路 WO2007072684A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/093,689 US8027389B2 (en) 2005-12-22 2006-12-06 Interface circuit
JP2007551033A JP4728352B2 (ja) 2005-12-22 2006-12-06 インターフェイス回路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005369967 2005-12-22
JP2005-369967 2005-12-22

Publications (1)

Publication Number Publication Date
WO2007072684A1 true WO2007072684A1 (ja) 2007-06-28

Family

ID=38188465

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/324360 WO2007072684A1 (ja) 2005-12-22 2006-12-06 インターフェイス回路

Country Status (3)

Country Link
US (1) US8027389B2 (ja)
JP (1) JP4728352B2 (ja)
WO (1) WO2007072684A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6654449B2 (ja) * 2016-01-29 2020-02-26 株式会社Ｌｉｘｉｌ 便器装置
JP2017156281A (ja) * 2016-03-03 2017-09-07 キヤノン株式会社 装置および方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60153236A (ja) * 1984-01-20 1985-08-12 Sharp Corp 光伝送回路
JPS62179043A (ja) * 1986-02-03 1987-08-06 Canon Inc 伝送制御装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4839908A (en) 1986-02-03 1989-06-13 Canon Kabushiki Kaisha Transmission control apparatus
JP3156638B2 (ja) 1997-06-24 2001-04-16 日本電気株式会社 出力インピーダンス調整回路内蔵半導体集積回路
US7113491B2 (en) * 2001-07-31 2006-09-26 Conexant, Inc. Method and system for varying an echo canceller filter length based on data rate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60153236A (ja) * 1984-01-20 1985-08-12 Sharp Corp 光伝送回路
JPS62179043A (ja) * 1986-02-03 1987-08-06 Canon Inc 伝送制御装置

Also Published As

Publication number Publication date
US20090046785A1 (en) 2009-02-19
US8027389B2 (en) 2011-09-27
JPWO2007072684A1 (ja) 2009-05-28
JP4728352B2 (ja) 2011-07-20

Similar Documents

Publication Publication Date Title
US8804792B1 (en) Intermediary signal conditioning device with interruptible detection mode
EP2533156A1 (en) Compliance mode detection from limited information
CN113424164B (zh) USB 2.0转接驱动器和eUSB2中继器中的功耗降低
JP2016034080A (ja) 信号伝送回路
CN110309092B (zh) 电路装置、电子设备以及线缆束
US20220206983A1 (en) Low Power Embedded USB2 (eUSB2) Repeater
US8284823B2 (en) Serial data communication system and method
US8842983B2 (en) Data transmission systems and methods
US11934282B2 (en) Error detection device and error detection method
US10432188B2 (en) Ringing suppression circuit and ringing suppression method
WO2007072684A1 (ja) インターフェイス回路
JP2001068989A (ja) ケーブル検出機能付き入力バッファ回路
US20140094128A1 (en) Receiver in physical layer of mobile industry processor interface (mipi-phy)
US20070229185A1 (en) Signal level adjustment method, signal level adjustment system and signal level adjustment circuit
US7834638B2 (en) Differential transmission circuit, disk array apparatus, and output signal setting method
US10909062B2 (en) Circuit device and electronic apparatus
US20220255294A1 (en) Communication device, terminal device and active optical cable
US8212589B2 (en) Circuit, apparatus, and method for signal transfer
US8942568B2 (en) Optical communication apparatus
Percival PCIe over Fibre Optics: challenges and pitfalls
KR100403371B1 (ko) 범용 직렬 버스를 이용한 무선 단말기의 전원 공급 장치및 방법
US7259584B1 (en) Methods and structure for selective impedance control of bus driver circuits
CN103780270B (zh) 移动业界处理器介面的实体层接收器
KR20230093800A (ko) 반 이중 방식 통신 회로
CN116436489A (zh) 一种半双工模式下的uart交互系统及其方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2007551033

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 12093689

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06834115

Country of ref document: EP

Kind code of ref document: A1