[go: up one dir, main page]

WO2000014937A1 - Procede et dispositif de recuperation de porteuse d'un signal numerique - Google Patents

Procede et dispositif de recuperation de porteuse d'un signal numerique Download PDF

Info

Publication number
WO2000014937A1
WO2000014937A1 PCT/FR1999/002114 FR9902114W WO0014937A1 WO 2000014937 A1 WO2000014937 A1 WO 2000014937A1 FR 9902114 W FR9902114 W FR 9902114W WO 0014937 A1 WO0014937 A1 WO 0014937A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase
estimated
error signal
received signal
phase error
Prior art date
Application number
PCT/FR1999/002114
Other languages
English (en)
Inventor
Dominique Nussbaum
Original Assignee
Telediffusion De France
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telediffusion De France filed Critical Telediffusion De France
Priority to EP99941697A priority Critical patent/EP1112649A1/fr
Publication of WO2000014937A1 publication Critical patent/WO2000014937A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
    • H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
    • H04L27/3872—Compensation for phase rotation in the demodulated signal

Definitions

  • the present invention relates to a method and a device for recovering the carrier of a digital signal.
  • the problem of recovering and tracking the carrier wave, hereinafter referred to as the carrier, of a digital signal frequently arises in the technical field of transmissions.
  • Such a problem consists in fact in compensating for the phase and / or frequency difference between an oscillator on transmission, generating this carrier wave, and an oscillator on reception intended in fact to regenerate the carrier wave for which it is desired to ensure detection for demodulation.
  • the corrected received signal u (n) is subject to a non-linear decision process to generate a decided symbol d (n).
  • a phase detection is performed between the corrected received signal u (n) and the decided symbol d (n) to generate a phase error signal ⁇ ( n) between the corrected received signal u (n) and the decided symbol d (n)
  • An estimated parasitic phase value is then calculated for the sample according to the current sample from a loop filter delivering a signal d filtered phase error ⁇ f (n) and an integrating operator delivering the estimated value ⁇ (n + l) for the following sample.
  • the object of the present invention is to remedy the drawbacks and limitations of the processes of the prior art, in particular by introducing a minimization of the phase error, by reducing this phase error to its unpredictable value.
  • Another object of the present invention is also the implementation of a method and of a carrier recovery device allowing an operating mode todidacte, in the absence of introduction of any known symbol, or a supervised operating mode, thanks to the introduction of known symbols.
  • Another object of the present invention is therefore the implementation of a method and a device for recovering the carrier of a digital signal in the presence a phase, frequency or frequency ramp deviation, major disturbances appearing between oscillator on transmission and oscillator on reception.
  • the method and the device, objects of the present invention find application in the implementation of digital signal reception chains.
  • FIG. 1 relating to a device implementing a phase locking process and with non-linear decision in the art previous:
  • Figure 2a shows an illustrative flowchart of the carrier recovery method, object of the present invention
  • FIG. 2b shows a specific detail of implementation of the method, object of the invention, illustrated in Figure 2a;
  • FIGS. 4a, 4b represent the behavior of a linear prediction filter applied to the phase error in terms of convergence, respectively of prediction error, in the case of a frequency ramp affecting the frequency difference between oscillator on transmission and oscillator on reception;
  • FIG. 5a, 5b show the behavior of the device shown in Figure 3 during the implementation of a synchronization process for a frequency difference between oscillator on transmission and oscillator on reception;
  • FIG. 7a and 7b show the compensation of a frequency ramp, relative to the filtered phase error ⁇ f (n), respectively to the phase error ⁇ (n), for a corresponding frequency ramp .
  • FIG. 8 represents a device allowing the implementation of the method, object of the present invention, in a preferred embodiment in which an optimization of the synchronization process in function tion of the reception conditions of the carrier to be recovered is carried out.
  • n denotes the rank of the corresponding sample of the received signal and, by extension, of all signals resulting from the processing of this received signal.
  • the method, object of the present invention consists, analogously to a method of conventional style as shown in connection with FIG. 1, of subjecting the received signal r (n) to a phase lock process from an estimated parasitic phase value for the current sample, noted phase value ⁇ (n), to generate a gnal received corrected noted u (n), which checks the relation (2):
  • phase locking operation a correction operation is in fact carried out on each successive current sample, and the corrected received signal u (n) obtained constitutes an estimate of the current symbol.
  • a reference allowing the implementation of phase locking can be provided either by a training sequence, or by a non-linear decision operation to which the corrected received signal u (n) is subjected to obtain a decided symbol, denoted by (not) .
  • the decided symbol d (n) and the corrected received signal u (n) are then subjected to phase detection to generate a phase error signal ⁇ (n) between the corrected received signal u (n) and the symbol decided d (n).
  • an estimated parasitic phase value, denoted ⁇ (n + l), of this useful signal is calculated for the sample of rank n + 1 according to the current sample of rank n, from a filter of transfer function loop H (z) of the form, relation (3):
  • the loop filter delivers a filtered phase error signal, noted ⁇ f (n), and the estimated parasitic phase value ⁇ (n + l) for the next sample of rank n + 1 is obtained by means of an integrator or accumulator operator delivering, from this filtered phase error signal ⁇ f (n), the phase value estimated parasite mentioned above.
  • the parasitic phase value estimated for the sample of rank n + 1 checks the relation (4):
  • ⁇ (n + l) ⁇ (n) + ⁇ f (n).
  • the method which is the subject of the present invention consists in subjecting the phase error signal ⁇ (n) to a bleaching process in order to generate an estimated phase error signal, noted ⁇ (n +1) for the next sample.
  • it then consists in subjecting the corrected received signal u (n) to a phase correction process for the current sample, from the error signal estimated phase ⁇ (n), to generate a received signal corrects estimate v (n), verifying the relation (5):
  • This received signal corrects estimated v (n) constitutes the best estimate of the current symbol.
  • the aforementioned corrected received signal estimates v (n) is then subjected to the non-linear decision process in place of the corrected received signal u (n) to generate a decided symbol estimates dv (n).
  • the process of phase detection is then carried out between the corrected received signal u (n) and the estimated signal or symbol estimated dv (n), the phase error value ⁇ (n) thus obtained which then ensures phase locking for perform the phase lock operation for the corresponding next sample.
  • FIG. 2a A description of all of the successive steps implemented within the framework of the process which is the subject of the present invention will be given with reference to FIG. 2a in which:
  • step 1000 represents the step of receiving the received signal r (n).
  • step 1001 of phase locking allowing, from the received signal r (n), to obtain, by correction from the estimated parasitic phase value ⁇ (n), the value of the signal corrected receipt u (n) verifying the relation (2) previously exposed.
  • phase correction operation 1002 makes it possible to obtain the signal v (n) verifying the above-mentioned relation (5).
  • step 1003 consisting in subjecting the signal v (n) to the non-linear decision process, the latter verifying the relation (6):
  • DD denotes the non-linear decision process.
  • step 1003 is followed by the phase detection step 1004 between the estimated symbol estimated dv (n) and the corrected received signal u (n) estimation of the current symbol.
  • step 1004 makes it possible to generate the phase error signal ⁇ (n).
  • step 1004 is then followed by step 1005 consisting in carrying out the process of bleaching the abovementioned phase error signal, to generate an estimated phase error signal ⁇ (n + l) for the sample followed - before.
  • step 1005 The estimated phase error signal obtained at the end of step 1005 allows the implementation of the phase correction step 1002, while the signal ⁇ (n) allows the implementation of l step of calculating the estimated parasitic phase value ⁇ (n + l) for the next sample of rank n + 1, step 1006 shown in FIG. 2a. This step ensures phase locking in step 1001.
  • phase error signal to be minimized ⁇ (n) in fact represents the phase difference between the reference signal u (n) and the estimated decided symbol dv ( n) obtained after a non-linear decision.
  • phase error signal ⁇ (n) that is to say in the form of the relation (7) :
  • dv (n) designates in fact the combined complex value of the decided symbol ⁇ estimated dv (n).
  • phase error ⁇ (n) after hanging checks the relation (10): ⁇ (n) ⁇ ⁇ (n) - ⁇ (n) + w '(n)
  • phase error signal ⁇ (n) thus makes it possible to reduce this signal to its non-predictable part, as will be described below.
  • the bleaching process applied to the phase error signal ⁇ (n) thus makes it possible, in accordance with a remarkable aspect of the method, object of the present invention, to generate an estimated phase error signal ⁇ (n) for l 'current sample.
  • step 1005 With regard to the actual bleaching process, carried out in step 1005 shown in FIG. 2a, it is indicated that according to a preferred mode of implementation of the method, object of the present invention, this can consist in subjecting the phase error signal ⁇ (n) to a linear prediction filtering on the sample of the phase error signal ⁇ (n) of rank n corresponding to rank n of the current sample.
  • the linear prediction filtering is then controlled from the prediction error signal verifying the relation (11):
  • This prediction error signal consists of the difference between the phase error signal ⁇ (n) and the estimated phase error signal ⁇ (n) corresponding to the current sample.
  • the estimated phase error signal ⁇ (n) for the current sample ⁇ (n) subjected to such filtering at N filter coefficients, each filter coefficient being noted p k , verifies the relation:
  • the phase error signal ⁇ (n) for the current sample of rank n considered can be subjected to a step 1005a of prediction filtering linear proper to deliver the estimated phase error signal ⁇ (n + l), for the sample of next rank n + 1.
  • a sample delay step, step 1005b makes it possible to recover the estimated phase error ⁇ (n) for the sample of current rank n.
  • the linear prediction filtering in step 1005a is itself controlled by the prediction error signal ep (n) obtained in step 1005c by subtraction from the phase error signal ⁇ (n) of the signal d ' estimated phase error ⁇ (n).
  • this ⁇ includes a phase locked loop formed by a complex multiplier circuit 1, receiving the received signal r (n).
  • the phase locked loop allows, from the corrected received signal u (n) delivered by the multiplier 1, from a non-linear decision circuit 2 and a calculation circuit 3 of real and imaginary part and of a phase detection circuit 4 ensuring phase detection between the corrected received signal u (n) and the estimated decided symbol dv (n) delivered by the non-linear circuit 2, to generate the signal error of phase ⁇ (n).
  • This signal ⁇ (n) is delivered to a loop filter 5 with transfer function H (z) and gain K, then, by means of an accumulator system 6 from the filtered phase error signal ⁇ f ( n) delivered by the loop filter 5, the estimated parasitic phase value ⁇ (n) is generated and a complex exponential calculation circuit 6 a delivers the phase correction term to the multiplier circuit 1 to thus constitute the loop aforementioned phase lock.
  • the multiplier circuit 1 is a conventional digital circuit making it possible to ensure the complex product of two input signals.
  • the non-linear decision circuit 2 is a conventional type circuit making it possible to apply the non-linear decision to the real parts and imaginary parts of the estimated corrected received signal v (n).
  • the phase detection circuit 4 is a circuit making it possible to ensure phase detection between the estimated symbol estimated dv (n) and the corrected received signal u (n).
  • the loop filter 5 is a conventional type filter and, for this reason, will not be described in detail. It is the same with regard to the accumulator circuit 6, which, in a manner known as such, can consist of a master circuit 6 0 receiving the filtered phase error signal ⁇ f (n) delivered by the loop filter 5, a delay circuit of a sample, denoted 6 ⁇ , and delivering the aforementioned estimated parasitic phase value ⁇ (n) to module 6 a for calculating the phase correction term whose output is connected to the other multiplier input of the multiplier circuit 1. In addition, the output of the delay element 6 ⁇ is also connected to the second summing input of the summing circuit 6n.
  • the device which is the subject of the present invention comprises a circuit 7 making it possible to whiten the phase error signal ⁇ (n), which makes it possible to generate , from the latter, an estimated phase error signal ⁇ (n) for the current sample.
  • a complex exponential calculation module 8 receives the estimated phase error signal ⁇ (n) delivered by the bleaching circuit 7 and delivers this complex exponential value to a multiplier 9, which is inserted in the phase loop between the multiplier circuit 1 and the non-linear processing circuit 2 for ensuring the phase correction of the current sample, as described previously in the description.
  • the multiplier circuit 9 receives the signal u (n), corrected received signal, in order to deliver from the correction introduced by the correction term delivered by the module 8, the corrected received signal estimated v (n), which constitutes the best estimate of the current symbol taking into account the minimization of the probability of error on the decided symbol introduced due to the whitening of the aforementioned phase error signal ⁇ (n).
  • the whitening circuit 7 can comprise, as shown in FIG. 3, a linear prediction filter 7 0 , receiving the signal phase error signal ⁇ (n) and delivering the estimated phase error signal ê (n + l) for the sample of next rank n + 1, a delay circuit of a sample 7 ⁇ , making it possible to recover the estimated phase error signal ⁇ (n) for the current sample, and a subtractor circuit 7 2 receiving the phase error signal ⁇ (n) and the estimated phase error signal ⁇ (n) and delivering the prediction error signal verifying the previous relation (11).
  • the device as shown in FIG. 3 makes it possible, on the one hand, to improve the steady state when the phase error ⁇ (n) is colored, and, on the other hand, to accelerate the convergence of the loop. phase lock during acquisition period.
  • the phase error signal ⁇ (n) is colored, for example, during a drift in the frequency of the transmission oscillator relative to the reception oscillator. Under such conditions, the parasitic phase to be compensated then appears as a frequency ramp as it is all the more difficult to compensate for when the constellation is complex, that is to say that M for a type constellation. MAQ-M is great.
  • the variance of the phase error i.e. the variance of the prediction error of the linear prediction filtering applied to the phase error signal ⁇ (n) is given by the expression:
  • Figures 4a and 4b relate to the behavior of such a device.
  • phase error in permanent mode is the form expressed according to the relation (14):
  • G 2 represents the parameter of the transfer function loop filter H (z) defined previously, while ⁇ x represents the slope of the disturbing frequency ramp considered.
  • such a device has an operating threshold, the phase loop not being able to follow the phase variation caused by the aforementioned frequency ramp beyond this threshold.
  • FIGS. 4a and 4b make it possible to verify that the results obtained are still satisfactory.
  • FIG. 4a represents the value of the filtering coefficient pi of the linear prediction filter 7 0 with a single coefficient as a function of the number of iterations
  • FIG. 4b represents the variance of the phase error as defined above and expressed in dB decibels based on this number of iterations.
  • Figures 4a and 4b were obtained for a
  • FIG. 4a shows the convergence of the predictor filter at a coefficient p ⁇ towards the theoretical value provided by the resolution of the Wiener-Hopf equations.
  • the device and the method, objects of the present invention can be implemented according to a process of the type known as supervised synchronization.
  • phase detectors are used which are obtained from the application of the maximum likelihood.
  • phase detector has proved to be ill-suited.
  • phase detector such as for example a phase detector whose response of the phase error signal is given according to the relation (8) previously mentioned in the description.
  • phase detector is linear for the estimated phase values between - ⁇ and ⁇ .
  • the phase lock loop parameters can then be chosen so that the phase error does not fall outside the linearity range.
  • FIGS. 5a and 5b An example of the optimization results obtained in the case of the reception of a channel modulation of the MAQ-4 type in the presence of noise and a frequency difference is given in connection with FIGS. 5a and 5b.
  • FIG. 5b By considering the transient regime as a sinusoid on the scale of the linear prediction filter 7 0 , a two-coefficient filter adapted by an MCR algorithm designating the algorithm of fast least squares or LMS in Anglo-Saxon language, convergence, in such a situation, as represented in FIG. 5b, is obtained in a few samples, that is to say a number of samples equal to 4, FIG. 5b representing the convergence of the prediction error ep (n) as a function of the number of iterations .
  • FIGS. 6a and 6b relate to the behavior of the device, object of the present invention, during of a so-called self-taught operating process, that is to say in the absence of learning.
  • the self-taught operation can be reduced to supervised operation because, in such a case, the linear prediction filter provides sufficiently reliable information.
  • the phase error signal ⁇ (n) in radian being represented on the ordinate as a function of the number of iterations on the abscissa, corresponds substantially to the supervised linear mode represented in solid line and designated by theoretical model.
  • T acq2 designates the acquisition time, or convergence time, ⁇ f the frequency difference and Bl the monolateral noise band.
  • the aforementioned acquisition time for a conventional device as shown in FIG. 1 is 4.8 10 6 samples, which naturally is inhibited - roof.
  • the residual phase error or, in other words, the piloting signal of the predictive filtering ep (n) is sufficiently weak to allow the correct decision to be taken.
  • ten random draws of the useful signal and of the corresponding phase difference were carried out.
  • phase to be recovered to ensure carrier recovery, obeys a much more complex model, such as for example the frequency drift of the oscillators mentioned previously in the description, which results in reception by the existence of a frequency ramp generating a parasitic phase to be recovered.
  • the modulation, the signal to noise ratio and the system parameters are the same as for the previous tests.
  • the value of the filtered phase error signal ⁇ f (n) is given in radians as a function of the number of iterations, this value being substantially linear and corresponding to the frequency ramp considered.
  • FIG. 7b represents the value of the phase error signal ⁇ (n) as a function of the number of iterations, convergence being acquired from the 140th iteration significantly.
  • the carrier recovery process thus appears more robust when, in the presence of a frequency ramp, the phase error is colored in steady state.
  • the carrier recovery method and device, objects of the present invention are of major interest in periods of reception difficult for the carrier wave to be recovered. These difficult conditions concern the acquisition and variations of the model of the phase to be recovered.
  • the method and the device, objects of the present invention are sub-optimal because the filter of linear prediction actually increases the noise level.
  • the phase detector used is suboptimal.
  • the device shown in Figure 8 allows to use the whitening circuit 7, that is to say the linear prediction filter, only in the case of a so-called convergence mode, but on the contrary to switch, so reversible, this operating mode towards a so-called tracking operating mode allowing the use of an optimal detector.
  • the operation in convergence mode uses the prediction filter 7 0 , that is to say the whitening circuit 7, preferably with a phase detector delivering a phase error signal given by the relation (8) previously mentioned in the description.
  • the device, object of the present invention under these conditions comprises a circuit 10 for estimating the power of the phase error signal ⁇ (n) connected for example at the output of the phase detector 4.
  • a satisfactory solution may consist in estimating sea the power of the phase error signal recursively. Under these conditions, the recursive estimation of the power of the phase error signal can verify the relation (17) below:
  • Pe (n) ⁇ Pe (n - 1) + (1 - ⁇ ) ⁇ 2 (n).
  • the hardware embodiment of the estimation circuit 10 can consist of a circuit for calculating the square of the phase error signal to which is assigned a weighting coefficient of 1- ⁇ , ⁇ being close to but less than 1, a circuit delay of a sample receiving the estimated value of the power of the phase error signal for the current sample and delivering the corresponding power value for the previous sample Pe (nl) assigned a weighting coefficient of ⁇ and in a summing circuit realizing the sum of the two previous values.
  • This circuit will not be described in detail since it corresponds to the implementation of conventional components.
  • the estimation circuit 10 is followed by a threshold comparator 11 receiving the value of the power of the phase error signal Pe (n) for the current sample delivered by the estimation circuit 10, and a value of threshold S, which, experimentally, has been set at a value of -23 dB.
  • the circuit 11 delivers a command, or control signal, to two switch circuits 12 a , 12 b ensuring the connection of the output of the predictor filter 7 0 to the complex exponential calculation module 8 and of the input of the predictor filter 7 0 and subtractor 7 2 at the output of phase detector 4 respectively.
  • the command switching of the switches 12 a and 12 b is ensured by the element in synchronism threshold comparator 11.
  • the switch 12 may be configured to switch, the po- sition of the disconnect bleaching circuit 7 and of the complex exponential calculation module 8 also making it possible to connect this calculation module 8 to a circuit 12 c delivering a value 0, which by definition allows, in the switched position to the calculation module complex exponential 8, to deliver a value 1 to the multiplier 9.
  • steps 1001, 1002, 1003 and 1004 as shown in FIG. 2a are then carried out.
  • step 1004 it is indicated that the phase detector used corresponds to a detector delivering a phase error signal corresponding either to relation (7) or to relation (8) previously mentioned in the description .
  • Step 1006 is carried out by implementing the H loop filter and then calculating the phase estimate for the next instant, according to equation (4).
  • I N denotes the identity matrix of dimension N * N.
  • phase detector 4 is connected to the control or to the control signal SC delivered by the threshold comparator 11, the phase detection switching being effected between a detector operating according to the relation (8) previously mentioned in the description and between a maximum likelihood detector, denoted ⁇ M v (n). In FIG. 8 above, this switching takes place in the phase detector 4, and for this reason is not shown.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

L'invention concerne un procédé et un dispositif de récupération de porteuse d'un signal numérique. Le signal reçu r(n) échantillon courant de rang (n) est soumis à un verrouillage de phase (1001), par correction à partir d'une valeur de phase parasite estimée ζ(n), pour engendrer un signal corrigé u(n)=r(n)exp(-jζ(n)), le signal corrigé u(n) est soumis à une correction de phase (1002) pour l'échantillon courant pour engendrer un signal corrigé estimé v(n)=u(n).exp(-jε(n)), meilleure estimation du symbole courant, lequel est soumis (1003) à une décision non linéaire engendrant un symbole décidé estimé courant dv(n)=DD(v(n)). Une détection de phase (1004) entre u(n) et dv(n) engendre un signal d'erreur de phase ε(n) soumis à un blanchiment (1005) engendrant un signal d'erreur de phase estimée ε(n), lequel permet l'étape de correction de phase (1002) et le calcul (1006) à partir de ε(n) de la valeur de phase parasite estimée ζ(n+1) pour l'échantillon suivant pour assurer le verrouillage de phase (1001). Application à la réception de signaux numériques notamment de type MAQ-M.

Description

PROCEDE ET DISPOSITIF DE RECUPERATION DE PORTEUSE D'UN SIGNAL NUMERIQUE
La présente invention est relative à un procédé et un dispositif de récupération de porteuse d'un signal numérique.
Le problème de la récupération et de la poursuite de l'onde porteuse, ci-après désignée par la porteuse, d'un signal numérique se pose fréquemment dans le domaine technique des transmissions. Un tel problème consiste en fait à compenser l'écart de phase et/ou de fréquence entre un oscillateur à l'émission, engendrant cette onde porteuse, et un oscillateur à la réception destiné en fait à régénérer l'onde porteuse dont on veut assurer la détec- tion en vue d'une démodulation.
D'une manière générale, un tel problème a fait l'objet d'études et de développements qui ont conduit à la proposition de solutions dans le cas de la transmission de signaux numériques, suite d'échantillons successifs r(n) représentatifs d'un signal utile d(n), constitutif d'un symbole courant, et d'un bruit additif w(n).
Parmi les solutions proposées, un processus classique, pour un signal reçu r(n) vérifiant la relation : r(n) = ejφ(n)-d(n) + w(n) où d(n) est le signal utile de variance unité, φ(n) l'argument de phase, parasite, à récupérer et w(n) un bruit additif, consiste, en l'absence d'apprentissage en référence à la figure 1, à corriger le déphasage parasite φ(n) du signal reçu r(n) pour engendrer un signal reçu corrigé u(n) par un processus de verrouillage de phase à partir d'une valeur de phase parasite estimée φ(n) . Le signal reçu corrigé u(n) vérifie la relation : u(n) = r(n).exp"J(*(n)) et constitue une estimation du symbole courant. Le signal reçu corrigé u(n) est soumis à un processus de décision non linéaire pour engendrer un symbole décidé d(n) . Une détection de phase est effectuée entre le signal reçu corrigé u(n) et le symbole décidé d(n) pour engendrer un signal d'erreur de phase ε(n) entre le signal reçu corrigé u(n) et le symbole décidé d(n) . Une valeur de phase parasite estimée est alors calculée pour l'échantillon suivant l'échantillon courant à partir d'un filtre de boucle délivrant un signal d'erreur de phase filtré εf(n) et d'un opérateur intégrateur délivrant la valeur estimée φ(n + l) pour l'échantillon suivant.
Des processus analogues mettant en jeu une séquence d'apprentissage pour constituer le signal de référence ont en outre été proposés.
Toutefois, de tels processus ne permettent de mi- nimiser ni l'erreur de phase ε(n), ni, en conséquence, la probabilité d'erreur sur le symbole décidé.
La présente invention a pour objet de remédier aux inconvénients et limitations des processus de l'art antérieur, notamment par l'introduction d'une minimisation de l'erreur de phase, en ramenant cette erreur de phase à sa valeur non prédictible.
Un autre objet de la présente invention est également la mise en œuvre d'un procédé et d'un dispositif de récupération de porteuse permettant un mode opératoire au- todidacte, en l'absence d'introduction de tout symbole connu, ou un mode opératoire supervisé, grâce à l'introduction de symboles connus.
Un autre objet de la présente invention est égale- ment la mise en œuvre d'un procédé et d'un dispositif de récupération de porteuse d'un signal numérique notamment constitué par un signal utile formé d'une séquence indépendante et identiquement distribuée de symboles de type MAQ-M avec M = 4,16,64 ou 256. Un autre objet de la présente invention est en conséquence la mise en œuvre d'un procédé et d'un dispositif de récupération de porteuse d'un signal numérique en présence d'un écart de phase, de fréquence ou d'une rampe de fréquences, perturbations majeures apparaissant entre oscillateur à l'émission et oscillateur à la réception.
Le procédé de récupération de porteuse d'un signal reçu r(n), constitué par une suite d'échantillons courants successifs r(n) de rang (n) représentatifs d'un signal utile d(n) et d'un bruit additif w(n), avec r(n) = ejφ(n)-d(n) + w(n) où φ(n) représente l'argument de phase parasite de ce signal reçu, consiste, pour chaque échantillon courant de rang n, à mettre en œuvre les étapes consistant à soumettre le signal reçu r(n) à un verrouillage de phase à par- tir d'une valeur de phase parasite estimée φ(n) pour engendrer un signal reçu corrigé u(n) = r(n).exp~j(φ(n)) , estimation d'un symbole courant, à soumettre le signal reçu corrigé u(n) à un processus de décision non linéaire pour engendrer un symbole décidé d(n) , à une détection de phase, pour engendrer un signal d'erreur de phase ε(n) en- tre le signal reçu corrigé u(n) et le symbole décidé d(n) , à calculer une valeur de phase parasite estimée φ(n + l) de ce signal pour l'échantillon suivant l'échantillon cou-
rant, à partir d'un filtre de boucle H(z) = G,H 2— déli-
1 -z vrant un signal d'erreur de phase filtré εf(n) et d'un opérateur intégrateur délivrant à partir de ce signal d'erreur de phase filtré ladite valeur de phase parasite estimée φ(n + l) pour l'échantillon suivant de rang n+1.
Il est en outre remarquable en ce qu'il consiste à soumet- tre le signal d'erreur de phase ε(n) à un processus de blanchiment pour engendrer un signal d'erreur de phase estimée ε(n) pour l'échantillon courant, à soumettre ledit signal reçu corrigé u(n) à un processus de correction de phase estimée ε(n) pour engendrer un signal reçu corrigé estimé v(n) = u(n).exp(-jε(n)) , meilleure estimation du symbole courant, et à soumettre ledit signal reçu corrigé estimé v(n) audit processus de décision non linéaire, en lieu et place dudit signal reçu corrigé u(n), pour engendrer un symbole décidé estimé dv(n) . Le procédé et le dispositif, objets de la présente invention, trouvent application à la mise en œuvre de chaînes de réception de signaux numériques.
Ils seront mieux compris à la lecture de la description et à l'observation des dessins ci-après, dans lesquels, outre la figure 1 relative à un dispositif mettant en œuvre un processus de verrouillage de phase et à décision non linéaire de l'art antérieur : - la figure 2a représente un organigramme illus- tratif du procédé de récupération de porteuse, objet de la présente invention ;
- la figure 2b représente un détail spécifique de mise en œuvre du procédé, objet de l'invention, illustré en figure 2a ;
- la figure 3 représente un dispositif permettant la mise en œuvre du procédé, objet de l'invention, tel qu'illustré en figures 2a et 2b ; - les figures 4a, 4b représentent le comportement d'un filtre de prédiction linéaire appliqué à l'erreur de phase en termes de convergence, respectivement d'erreur de prédiction, dans le cas d'une rampe de fréquences affectant l'écart de fréquence entre oscillateur à l'émission et oscillateur à la réception ;
- les figures 5a, 5b représentent le comportement du dispositif représenté en figure 3 lors de la mise en œuvre d'un processus de synchronisation pour un écart de fréquence entre oscillateur à l'émission et oscillateur à la réception ;
- les figures 6a et 6b représentent le comportement du dispositif, objet de l'invention, en fonctionnement autodidacte ;
- les figures 7a et 7b représentent la compensa- tion d'une rampe de fréquences, relativement à l'erreur de phase filtrée εf(n), respectivement à l'erreur de phase ε(n), pour une rampe de fréquences correspondante.
- la figure 8 représente un dispositif permettant la mise en œuvre du procédé, objet de la présente inven- tion, dans un mode de réalisation préférentiel dans lequel une optimisation du processus de synchronisation en fonc- tion des conditions de réception de la porteuse à récupérer est effectuée.
Une description plus détaillée du procédé de récupération de porteuse d'un signal reçu tel que notamment un signal numérique de télédiffusion à module sensiblement constant, c'est-à-dire un signal modulé en fréquence ou en phase, sera maintenant donnée en liaison avec les figures 2a et 2b.
D'une manière générale, on indique que le signal reçu r(n) vérifie la relation (1) :
r(n) = ejφ(n).d(n) + w(n)
Cette relation représente le signal reçu avant ré- cupération de la porteuse. Dans cette relation, d(n) représente le signal utile de variance unité, φ(n) représente l'argument de phase parasite de ce signal reçu, c'est-à-dire en fait la phase à récupérer ou compenser afin d'assurer le processus de récupération de porteuse et w(n) un bruit additif. On rappelle en outre que n désigne le rang de l'échantillon correspondant du signal reçu et, par extension, de tous signaux issus par traitement de ce signal reçu.
De manière plus spécifique, on indique que le pro- cédé, objet de la présente invention, consiste, de manière analogue à un procédé de style classique tel que représenté en liaison avec la figure 1, à soumettre le signal reçu r(n) à un processus de verrouillage de phase à partir d'une valeur de phase parasite estimée pour l'échantillon courant, valeur de phase notée φ(n) , pour engendrer un si- gnal reçu corrigé noté u(n), lequel vérifie la relation (2) :
u(n) = r(n)exp(-jφ(n)) = d(n)expj(φ(n)-φ(n)) + w(n)exp(-jφ(n))
Par cette opération de verrouillage de phase, une opération de correction est en fait effectuée sur chaque échantillon courant successif, et le signal reçu corrigé u(n) obtenu constitue une estimation du symbole courant. Une référence permettant la mise en œuvre du verrouillage de phase peut être fournie soit par une séquence d'apprentissage, soit par une opération non linéaire de décision à laquelle le signal reçu corrigé u(n) est soumis pour obtenir un symbole décidé, noté d(n) . Le symbole décidé d(n) ainsi que le signal reçu corrigé u(n) sont ensuite soumis à une détection de phase pour engendrer un signal d'erreur de phase ε(n) entre le signal reçu corrigé u(n) et le symbole décidé d(n) . En outre, une valeur de phase parasite estimée, notée φ(n + l), de ce signal utile, est calculée pour l'échantillon de rang n+1 suivant l'échantillon courant de rang n, à partir d'un filtre de boucle de fonction de transfert H(z) de la forme, relation (3) :
G,
H(z) = G, +- l-Z
Gi et G désignent des termes réels positifs constants.
Le filtre de boucle délivre un signal d'erreur de phase filtré, noté εf(n), et la valeur de phase parasite estimée φ(n + l) pour l'échantillon suivant de rang n+1 est obtenue au moyen d'un opérateur intégrateur ou accumulateur délivrant, à partir de ce signal d'erreur de phase filtré εf(n), la valeur de phase parasite estimée précitée. La valeur de phase parasite estimée pour l'échantillon de rang n+1 vérifie la relation (4) :
φ(n + l) = φ(n) + εf(n) .
Outre les opérations classiques précédemment citées, le procédé, objet de la présente invention, consiste à soumettre le signal d'erreur de phase ε(n) à un processus de blanchiment pour engendrer un signal d'erreur de phase estimée, noté ε(n + l), pour l'échantillon suivant. Conformément à un aspect particulièrement remarquable du procédé, objet de la présente invention, celui- ci consiste alors a soumettre le signal reçu corrigé u(n) à un processus de correction de phase pour l'échantillon courant, à partir du signal d'erreur de phase estimée ε(n) , pour engendrer un signal reçu corrige estime v(n), vérifiant la relation (5) :
v(n) = u(n).exp(-jε(n))
Ce signal reçu corrige estimé v(n) constitue la meilleure estimation du symbole courant.
Le signal reçu corrigé estime précité v(n) est ensuite soumis au processus de décision non linéaire en lieu et place du signal reçu corrige u(n) pour engendrer un symbole décidé estime dv(n) . Bien entendu, le processus de détection de phase est ensuite réalisé entre le signal reçu corrigé u(n) et le signal ou symbole décidé estimé dv(n) , la valeur d'erreur de phase ε(n) ainsi obtenue permettant d'assurer ensuite le verrouillage de phase pour assurer l'opération de verrouillage de phase pour l'échantillon suivant correspondant.
Une description de l'ensemble des étapes successives mises en œuvre dans le cadre du procédé, objet de la présente invention, sera donnée en référence à la figure 2a dans laquelle :
- l'étape 1000 représente l'étape de réception du signal reçu r (n) .
- Cette étape est suivie de l'étape 1001 de verrouillage de phase permettant, à partir du signal reçu r(n), d'obtenir, par correction à partir de la valeur de phase parasite estimée φ(n) , la valeur du signal reçu corrigé u(n) vérifiant la relation (2) précédemment exposée.
- Le signal reçu corrigé u(n) est alors ensuite soumis à l'étape de correction de phase pour l'échantillon considéré, compte tenu du processus de blanchiment appliqué au signal d'erreur de phase ε(n). Cette opération de correction de phase 1002 permet d'obtenir le signal v(n) vérifiant la relation (5) précitée.
- L'étape 1002 est suivie de l'étape 1003 consis- tant à soumettre le signal v(n) au processus de décision non linéaire, ce dernier vérifiant la relation (6) :
dv(n) = DD(v(n)) .
DD désigne le processus de décision non linéaire. - L'étape 1003 précitée est suivie de l'étape 1004 de détection de phase entre le symbole décidé estimé dv(n) et le signal reçu corrigé u(n) estimation du symbole courant. L'étape 1004 précitée permet d'engendrer le signal d'erreur de phase ε(n).
- L'étape 1004 est alors suivie de l'étape 1005 consistant à effectuer le processus de blanchiment du signal d'erreur de phase précité, pour engendrer un signal d'erreur de phase estimée ε(n + l) pour l'échantillon sui- vant.
- Le signal d'erreur de phase estimée, obtenu à l'issue de l'étape 1005 permet la mise en œuvre de l'étape de correction de phase 1002, alors que le signal ε(n) permet la mise en œuvre de l'étape de calcul de la valeur de phase parasite estimée φ(n +l) pour l'échantillon suivant de rang n+1, étape 1006 représentée en figure 2a. Cette étape permet d'assurer le verrouillage de phase à l'étape 1001.
Un justificatif du mode opératoire du procédé, ob- jet de la présente invention, tel que représenté en figure 2a, sera donné ci-après.
En référence à la relation (2) précédente, on peut constater que le signal d'erreur de phase à minimiser ε(n) représente en fait la différence de phase entre le signal de référence u(n) et le symbole décidé estimé dv(n) obtenu après décision non linéaire.
La détection de l'erreur de phase peut alors être réalisée grâce à la mise en œuvre d'un calcul d'argument de phase délivrant le signal d'erreur de phase ε(n), soit sous la forme de la relation (7) :
Figure imgf000013_0001
soit sous la forme de la relation
Figure imgf000013_0002
Dans ces relations, on indique que I [ . ] désigne la partie imaginaire de l'expression sous crochet, Re [ . ] indique la partie réelle de l'expression sous crochet,
dv(n) désigne en fait la valeur complexe conjuguée du sym¬ bole décidé estimé dv(n) .
Compte tenu de la notation complexe précitée, le produit complexe du signal reçu corrigé u(n) et du symbole décidé estimé dans sa notation complexe vérifie la relation (9) :
u(n)d v(n) = exp jlφ(n) - φ(n) )+ w(n)d v(n) exp(-jφ(n))
Compte tenu de la relation précédente, il apparaît que le processus de récupération de porteuse, conformément à un aspect remarquable du procédé, objet de la présente invention, se résume ainsi à la poursuite d'une phase à partir d'une valeur de phase parasite estimée φ(n) .
L'erreur de phase ε(n) après accrochage vérifie alors la relation (10) : ε(n) ≈ φ(n) - φ(n) + w'(n)
Dans la relation précédente, w' (n) désigne une valeur de bruit issue du bruit w(n) .
En référence à la relation précitée, on indique qu'il est ainsi possible de retrancher à l'erreur de phase ε(n) sa partie predictible en diminuant ainsi l'erreur de phase et finalement la probabilité d'erreur sur le symbole décidé.
Un processus de blanchiment du signal d'erreur de phase ε(n) permet ainsi de réduire ce signal à sa partie non predictible, ainsi qu'il sera décrit ci-après.
Le processus de blanchiment appliqué au signal d'erreur de phase ε(n) permet ainsi, conformément à un aspect remarquable du procédé, objet de la présente invention, d'engendrer un signal d'erreur de phase estimé ε(n) pour l'échantillon courant.
En ce qui concerne le processus de blanchiment proprement dit, réalisé à l'étape 1005 représentée en figure 2a, on indique que selon un mode de mise en œuvre préférentiel du procédé, objet de la présente invention, celui-ci peut consister à soumettre le signal d'erreur de phase ε(n) à un filtrage de prédiction linéaire sur l'échantillon du signal d'erreur de phase ε(n) de rang n correspondant au rang n de l'échantillon courant. Le filtrage de prédiction linéaire est alors piloté à partir du signal d'erreur de prédiction vérifiant la relation (11) :
ep(n) = ε(n)-ε(n) . Ce signal d'erreur de prédiction est constitué par la différence entre le signal d'erreur de phase ε(n) et le signal d'erreur de phase estimée ε(n) correspondant à l'échantillon courant. Compte tenu du processus de filtrage de prédiction linéaire appliqué au signal d'erreur de phase ε(n), le signal d'erreur de phase estimée ε(n) , pour l'échantillon courant ε(n) soumis à un tel filtrage à N coefficients de filtrage, chaque coefficient de filtrage étant noté pk, vérifie la relation :
Figure imgf000015_0001
où k désigne le rang du coefficient correspondant.
Dans ces conditions, la meilleure estimation de phase permettant, à partir du signal reçu r(n), d'obtenir le signal reçu corrigé estimé v(n), meilleure estimation du symbole courant, est donnée par la relation (12) :
Φ(n) + ∑Pkε(n-k) k≈l
Dans ces conditions de traitement, la meilleure estimation du symbole courant, c'est-à-dire le signal v(n), vérifie la relation (13) :
Figure imgf000015_0002
Pour la mise en œuvre du filtrage de prédiction linéaire précité, ainsi que représenté en figure 2b, le signal d'erreur de phase ε(n) pour l'échantillon courant de rang n considéré peut être soumis à une étape 1005a de filtrage de prédiction linéaire proprement dite pour délivrer le signal d'erreur de phase estimée ε(n + l), pour l'échantillon de rang suivant n+1. Une étape de retard d'un échantillon, étape 1005b, permet de récupérer l'erreur de phase estimée ε(n) pour l'échantillon de rang n courant. Le filtrage de prédiction linéaire à l'étape 1005a est lui-même piloté par le signal d'erreur de prédiction ep(n) obtenu à l'étape 1005c par soustraction au signal d'erreur de phase ε(n) du signal d'erreur de phase estimée ε(n) . Une description plus détaillée d'un dispositif permettant la mise en œuvre du procédé de récupération de porteuse d'un signal reçu, conforme à l'objet de la présente invention, sera maintenant donnée en liaison avec la figure 3. Ainsi que représenté sur la figure précitée, ce¬ lui-ci comprend une boucle à verrouillage de phase formée par un circuit multiplicateur complexe 1, recevant le signal reçu r(n). La boucle à verrouillage de phase permet, à partir du signal reçu corrigé u(n) délivré par le multi- plicateur 1, à partir d'un circuit non linéaire de décision 2 et d'un circuit de calcul 3 de partie réelle et imaginaire et d'un circuit de détection de phase 4 assurant une détection de phase entre le signal reçu corrigé u(n) et le symbole décidé estimé dv(n) délivré par le cir- cuit non linéaire 2, d'engendrer le signal d'erreur de phase ε(n). Ce signal ε(n) est délivré à un filtre de boucle 5 de fonction de transfert H(z) et de gain K, puis, au moyen d'un système accumulateur 6 à partir du signal d'erreur de phase filtré εf(n) délivré par le filtre de boucle 5, la valeur de phase parasite estimée φ(n) est engendrée et un circuit 6a de calcul d'exponentielle complexe délivre le terme de correction de phase au circuit multiplicateur 1 pour constituer ainsi la boucle de verrouillage de phase précitée. D'une manière générale, on indique que le circuit multiplicateur 1 est un circuit numérique classique permettant d'assurer le produit complexe de deux signaux d'entrée. Le circuit 2 non linéaire de décision est un circuit de type classique permettant d'appliquer la déci- sion non linéaire sur les parties réelles et parties imaginaires du signal reçu corrigé estimé v(n). Le circuit de détection de phase 4 est un circuit permettant d'assurer la détection de phase entre le symbole décidé estimé dv(n) et le signal reçu corrigé u(n) . Le filtre de boucle 5 est un filtre de type classique et, pour cette raison, ne sera pas décrit en détail. Il en est de même en ce qui concerne le circuit accumulateur 6, lequel, de manière connue en tant que telle, peut consister en un circuit so mateur 60 recevant le signal d'erreur de phase filtré εf(n) délivré par le filtre de boucle 5, un circuit retardateur d'un échantillon, noté 6ι, et délivrant la valeur de phase parasite estimée précitée φ(n) au module 6a de calcul du terme de correction de phase dont la sortie est connectée à l'autre entrée multiplicatrice du circuit multiplicateur 1. En outre, la sortie de l'élément retardateur 6χ est également connectée à la deuxième entrée sommatrice du circuit sommateur 6n.
Ainsi qu'on l'a en outre représenté en figure 3, le dispositif, objet de la présente invention, comporte un circuit 7 permettant d'assurer le blanchiment du signal d'erreur de phase ε(n), lequel permet d'engendrer, à partir de ce dernier, un signal d'erreur de phase estimée ε(n) pour l'échantillon courant. Un module de calcul d'exponentielle complexe 8 reçoit le signal d'erreur de phase estimée ε(n) délivré par le circuit de blanchiment 7 et délivre cette valeur exponentielle complexe à un multiplicateur 9, lequel est inséré dans la boucle de phase entre le circuit multiplicateur 1 et le circuit de traitement non linéaire 2 pour assurer la correction de phase de l'échantillon courant, ainsi qu'il a été décrit précédemment dans la description. Le circuit multiplicateur 9 reçoit le signal u(n), signal reçu corrigé, pour délivrer à partir de la correction introduite par le terme de correction délivré par le module 8, le signal reçu corrigé esti- mé v(n), lequel constitue la meilleure estimation du symbole courant compte tenu de la minimisation de la probabilité d'erreur sur le symbole décidé introduite du fait du blanchiment du signal d'erreur de phase ε(n) précité.
Pour réaliser le blanchiment du signal d'erreur de phase ε(n) selon le processus décrit en figure 2b, le circuit de blanchiment 7 peut comprendre, ainsi que représenté sur la figure 3, un filtre de prédiction linéaire 70, recevant le signal d'erreur de phase ε(n) et délivrant le signal d'erreur de phase estimée ê(n + l) pour l'échantillon de rang suivant n+1, un circuit de retard d'un échantillon 7ι, permettant de récupérer le signal d'erreur de phase estimée ε(n) pour l'échantillon courant, et un circuit soustracteur 72 recevant le signal d'erreur de phase ε(n) et le signal d'erreur de phase estimée ε(n) et délivrant le signal d'erreur de prédiction vérifiant la relation (11) précédente.
Le dispositif tel que représenté en figure 3 permet, d'une part, d'améliorer le régime permanent lorsque l'erreur de phase ε(n) est colorée, et, d'autre part, d'accélérer la convergence de la boucle de verrouillage de phase en période d'acquisition. On rappelle que le signal d'erreur de phase ε(n) est coloré, par exemple, lors d'une dérive de la fréquence de l'oscillateur d'émission par rapport à l'oscillateur de réception. Dans de telles con- ditions, la phase parasite à compenser apparaît alors comme une rampe de fréquences qu'il est d'autant plus difficile à compenser que la constellation est complexe, c'est-à-dire que M pour une constellation de type MAQ-M est grand. Enfin, on indique que la variance de l'erreur de phase, c'est-à-dire la variance de l'erreur de prédiction du filtrage de prédiction linéaire appliqué au signal d'erreur de phase ε(n), est donnée par l'expression :
Figure imgf000019_0001
où E désigne l'espérance mathématique de l'expression sous crochet.
Différents résultats de mise en œuvre du dispositif et du procédé de récupération de porteuse, objets de la présente invention, tels que représentés en figures 3 et 2a, 2b respectivement, seront donnés dans le cas de l'utilisation d'une modulation de canal de type MAQ-4, soit M = 4.
Les figures 4a et 4b concernent le comportement d'un tel dispositif.
Lorsque le dispositif, objet de la présente invention, tel que représenté en figure 3 fonctionne en présence d'une rampe de fréquences mais en l'absence de bruit, dans un tel cas, l'erreur de phase en régime perma- nent est de la forme exprimée selon la relation (14) :
ε(n) = -
G2
Dans cette relation, G2 représente le paramètre du filtre de boucle de fonction de transfert H(z) définie précédemment, alors que Ωx représente la pente de la rampe de fréquences perturbatrice considérée.
Dans un tel cas, le filtre prédicteur 70 permet de compenser parfaitement la rampe précitée, la récupération des données sans erreur étant obtenue quelle que soit la rampe génératrice de l'erreur de phase correspondante.
Au contraire, dans un dispositif classique tel que représenté en figure 1, un tel dispositif présente un seuil de fonctionnement, la boucle de phase ne parvenant pas à suivre la variation de phase provoquée par la rampe de fréquences précitée au-delà de ce seuil.
Grâce à la mise en œuvre d'un filtre prédicteur, conformément au dispositif, objet de la présente invention, tel que représenté en figure 3, un tel seuil dispa- raît, la seule limitation résidant dans la plage de linéarité du détecteur de phase utilisé. Pour un détecteur de phase linéaire entre les valeurs -π et π, il est possible de compenser une rampe de fréquences dont le terme de
71 pente Ωi est compris entre ±—G2.
De même, en présence de bruit, une rampe de fréquences étant toujours présente et le bruit étant un bruit blanc gaussien, les figures 4a et 4b permettent de vérifier que les résultats obtenus sont encore satisfaisants. La figure 4a représente la valeur du coefficient de filtrage pi du filtre de prédiction linéaire 70 à un seul coefficient en fonction du nombre d'itérations, et la figure 4b représente la variance de l'erreur de phase telle que définie précédemment et exprimée en décibels dB en fonction de ce nombre d'itérations. Les figures 4a et 4b ont été obtenues pour une
2Ω, rampe de fréquences définie par le paramètre = 0,225 et
G2 pour une variance de bruit blanc gaussien, vérifiant la relation σ^,=0,01.
L'observation de la figure 4a montre la conver- gence du filtre prédicteur à un coefficient pλ vers la valeur théorique fournie par la résolution des équations de Wiener-Hopf .
La figure 4b montre, dans les mêmes conditions, que la variance de l'erreur de prédiction converge égale- ment vers une valeur minimale théorique, inférieure à -16 dB dans l'exemple précité.
En outre, le dispositif et le procédé, objets de la présente invention, peuvent être mis en œuvre selon un processus de type dit de synchronisation supervisée. D'une manière générale, on rappelle que dans les procédés de récupération de porteuse, on utilise des détecteurs de phase issus de l'application du maximum de vraisemblance. Toutefois, pour la mise en œuvre du procédé et du dispositif, objets de la présente invention, un tel type de détecteur de phase s'est révélé mal adapté.
En pratique, il est commode de choisir un détecteur de phase plus simple tel que par exemple un détecteur de phase dont la réponse du signal d'erreur de phase est donnée selon la relation (8) précédemment mentionnée dans la description. Un tel type de détecteur est linéaire pour les valeurs de phase estimées comprises entre -π et π. Les paramètres de boucle de verrouillage de phase peuvent alors être choisis pour que l'erreur de phase ne sorte pas de la plage de linéarité.
Un exemple des résultats d'optimisation obtenus dans le cas de la réception d'une modulation de canal de type MAQ-4 en présence de bruit et d'un écart de fréquence est donné en liaison avec les figures 5a et 5b. Les essais ont été réalisés pour un écart de fréquence maximum rencontré correspondant au produit Δf.Ts = 0,1 où Δf représente l'écart de fréquence et Ts la période d'échantillonnage du signal reçu. La bande monolatérale de bruit était imposée à une valeur Bl.Ts = 1,25 10"2 où Bl représente la valeur de la bande monolatérale et Ts la période d'échantillonnage du signal reçu.
Alors qu'une récupération classique par boucle, mise en œuvre avec un détecteur sinusoïdal nécessiterait une séquence d'apprentissage importante, de l'ordre de
20 000 échantillons successifs, la réponse de la boucle lors de l'utilisation d'un dispositif conforme à l'objet de la présente invention, tel que représenté en figure 3, dans lequel un détecteur de phase à extension de saut de phase a été utilisé, et pour une valeur d'erreur de phase maximale |ε(n)max| = 12,2572 radians, la convergence de cette boucle ne nécessite, ainsi que représenté en figure 5a, qu'un nombre Na de symboles d'apprentissage égal sensiblement à 170 échantillons. Ce résultat montre un gain considérable en matière de vitesse de convergence par rapport au dispositif classique dans lequel un détecteur sinusoïdal est utilisé.
En considérant le régime transitoire comme une sinusoïde à l'échelle du filtre de prédiction linéaire 70, un filtre à deux coefficients adapté par un algorithme MCR désignant l'algorithme des moindres carrés rapides ou LMS en langage anglo-saxon, la convergence, dans une telle situation, ainsi que représenté en figure 5b, est obtenue en quelques échantillons, soit un nombre d'échantillons égal à 4, la figure 5b représentant la convergence de l'erreur de prédiction ep(n) en fonction du nombre d'itérations.
Le dispositif et le procédé, objets de la présente invention, permettent donc une augmentation de la vitesse de convergence d'une synchronisation supervisée. Il est ainsi possible d'envisager l'utilisation du dispositif et du procédé, objets de la présente invention, lors d'applications de transmission par paquets où, à l'heure actuelle, on utilise des dispositifs non bouclés qui convergent rapidement mais au prix d'une augmentation du taux d'erreur. Les figures 6a et 6b sont relatives au comportement du dispositif, objet de la présente invention, lors d'un processus de fonctionnement dit autodidacte, c'est-à- dire en l'absence d'apprentissage.
Dans un tel cas, on distingue essentiellement deux cas de figure en fonction de l'importance de l'écart de fréquence .
Lorsque, ainsi que représenté en figure 6a, l'écart de fréquence est faible, on considère que le fonctionnement autodidacte peut être ramené à un fonctionnement supervisé car, dans un tel cas, le filtre de prédiction linéaire fournit une information suffisamment fiable .
La figure 6a représente la convergence de l'erreur de phase ε(n) pour une modulation de type MAQ-64 en présence d'un bruit tel que le rapport signal à bruit soit de -23 dB et pour un écart de fréquence Δf.Ts = 0,001, l'écart de phase initial étant aléatoire, de loi uniforme sur l'intervalle ]-π,π] . Le résultat obtenu, représenté sur la figure 6a, le signal d'erreur de phase ε(n) en radian étant représenté en ordonnées en fonction du nombre d'itérations en abscisses, correspond sensiblement au mode linéaire supervisé représenté en trait plein et désigné par modèle théorique.
Au contraire, lorsque l'écart de fréquence est trop important, le modèle linéaire n'est plus acceptable. Dans un tel cas, pour estimer le temps d'accrochage et de convergence, il est possible de faire appel à des règles empiriques.
Dans le cas où un dispositif de récupération de porteuse tel que représenté en figure 1 est mis en œuvre, le temps d'acquisition pour une modulation de type MAQ-64 est donné par la formule approchée ci-après, vérifiant la relation (15) :
Figure imgf000025_0001
Dans cette relation, Tacq2 désigne le temps d'acquisition, ou de convergence, Δf l'écart de fréquence et Bl la bande monolatérale de bruit.
A titre d'exemple non limitatif, on indique que pour Δf.Ts = 0,02, le temps d'acquisition précité pour un dispositif classique tel que représenté en figure 1 est de 4,8 106 échantillons, ce qui naturellement est rédhibi- toire .
Au contraire, lors de la mise en œuvre d'un dispositif et du procédé, objet de la présente invention, ainsi qu'il apparaît sur la figure 6b dans la cas d'un écart de fréquence important, l'acquisition se déroule en deux temps :
- en premier lieu, convergence de l'algorithme MCR, - en deuxième lieu, convergence de la boucle de verrouillage de phase.
Après convergence de l'algorithme MCR, l'erreur résiduelle de phase ou, en d'autres termes, le signal de pilotage du filtrage prédictif ep(n), est suffisamment faible pour permettre la prise de décision correcte.
Compte tenu de ces observations, plusieurs essais ont été réalisés avec différents écarts de fréquence, ces essais étant reportés en figure 6b où le signal d'erreur de phase filtré εf(n) par le filtre de boucle est repré- sente en ordonnées en fonction du nombre d'itérations. La figure 6b représente ainsi la convergence de la boucle de phase dans le cas de la réception d'une modulation de type MAQ-64 pour un rapport signal/bruit de 25 dB en présence d'un écart de fréquence Δf.Ts = 0,01 et Δf.Ts = 0,015, ainsi que d'un écart de phase initial aléatoire de loi uniforme sur l'intervalle ]-π,π]. Pour ces essais, on a effectué dix tirages aléatoires du signal utile et de l'écart de phase correspondant.
Le tableau ci-après récapitule les temps d'acquisition obtenus avec une bande de bruit équivalente de Bl.Ts = 5 10"3 et un amortissement de ς = 0,7. Le filtre de prédiction linéaire P(z) comprenait deux coefficients et était adapté par un algorithme MCR piloté par le signal ep(n) avec un facteur d'oubli W = 0,95.
Figure imgf000026_0001
Le tableau précité est introduit, les temps étant indiqués en nombre d'échantillons ou de périodes d'échantillonnage, le temps classique correspondant au temps d'acquisition d'un dispositif tel que représenté en figure 1 et le temps avec prédicteur correspondant au temps d'acquisition d'un dispositif conforme à l'objet de la présente invention tel que représenté en figure 3. En référence au résultat précité, une formule approchée du temps d'acquisition en fonction de l'écart de fréquence vérifie la relation (16) ci-après :
Figure imgf000027_0001
Alors que cette formule est à rapprocher de la formule donnée en relation (15) précédemment dans la description, relativement à l'art antérieur, le gain obtenu est de l'ordre d'un facteur de 330 en terme de vitesse de convergence.
Des indications relatives à la robustesse de la synchronisation obtenue seront maintenant données en liaison avec les figures 7a et 7b.
D'une manière générale, alors que les études de l'art antérieur ont été effectuées en présence d'un écart de phase et/ou de fréquence simple, dans de nombreux cas pratiques, la phase à récupérer pour assurer la récupération de porteuse, obéit à un modèle beaucoup plus complexe, tel que par exemple la dérive en fréquence des oscillateurs mentionnés précédemment dans la description, ce qui se traduit à la réception par l'existence d'une rampe de fréquences génératrice d'une phase parasite à récupérer.
Alors que des études théoriques ont montré que les dispositifs de l'art antérieur tels que représentés en figure 1 présentaient un seuil de fonctionnement dépendant de la géométrie de la constellation, c'est-à-dire de la modulation effectivement utilisée, l'erreur de phase en régime permanent ne doit bien entendu pas dépasser les li- mites de la plage de linéarité. Pour un système de type classique tel que représenté en figure 1, et pour un filtre de boucle de paramètre de boucle G2 = 8,89xl0"5, la limite de la rampe de fréquences tolerable pour les paramètres choisis, pour une modulation de type MAQ-64 et pour une erreur de phase en valeur absolue |ε(n)| < 7,5° à la valeur |Ωllim| = 5,89 -10"6.
Au contraire, grâce à la mise en œuvre du procédé et du dispositif, objets de la présente invention, tels que représentés en figure 3, l'existence d'un tel seuil disparaît, la seule limitation résidant dans la plage de linéarité du détecteur de phase utilisé. Pour un détecteur linéaire de -π à +π, il est possible de compenser une
rampe de fréquences de pente comprise entre ±—G2 où G2
désigne le paramètre du filtre de boucle utilisé défini précédemment dans la description. L'utilisation de détecteurs à intégration de saut permet d'étendre ces capacités de correction.
La figure 7a représente l'acquisition d'une rampe de fréquences de pente Ωx = 10~4 avec un déphasage initial aléatoire et un écart de fréquence initial nul. La modulation, le rapport signal à bruit et les paramètres du système sont les mêmes que pour les essais précédents. La valeur du signal d'erreur de phase filtré εf(n) est donnée en radian en fonction du nombre d'itérations, cette valeur étant sensiblement linéaire et correspondant à la rampe de fréquences considérée.
De la même manière, la figure 7b représente la valeur du signal d'erreur de phase ε(n) en fonction du nombre d'itérations, la convergence étant acquise dès la 140ème itération sensiblement. Le processus de récupération de porteuse apparaît donc ainsi plus robuste lorsque, en présence d'une rampe de fréquences, l'erreur de phase est colorée en régime permanent. Le procédé et le dispositif de récupération de porteuse, objets de la présente invention, présentent un intérêt majeur dans les périodes de réception difficiles de l'onde porteuse à récupérer. Ces conditions difficiles concernent l'acquisition et les variations du modèle de la phase à récupérer.
Dans des conditions de réception faciles, c'est-à- dire en régime permanent en présence d'un simple écart de phase ou de fréquence, le procédé et le dispositif, objets de la présente invention, sont sous-optimaux car le filtre de prédiction linéaire augmente en fait le niveau de bruit. En outre, le détecteur de phase utilisé est sous- optimal .
Afin de remédier aux inconvénients précités, un mode de réalisation préférentiel du dispositif, objet de la présente invention, mettant tout de même en œuvre le procédé de récupération de porteuse tel que décrit précédemment dans la description, sera maintenant donné en liaison avec la figure 8.
Le dispositif représenté en figure 8 permet de n'utiliser le circuit de blanchiment 7, c'est-à-dire le filtre de prédiction linéaire, que dans le cas d'un mode dit de convergence, mais au contraire de basculer, de manière réversible, ce mode de fonctionnement vers un mode de fonctionnement dit de poursuite permettant d'utiliser un détecteur optimal. Dans ces conditions, le fonctionnement en mode de convergence utilise le filtre de prédiction 70, c'est-à- dire le circuit de blanchiment 7, avec de préférence un détecteur de phase délivrant un signal d'erreur de phase donné par la relation (8) précédemment mentionnée dans la description.
Au contraire, lorsque les conditions de réception deviennent faciles, il est alors possible, conformément à un aspect particulièrement avantageux du mode opératoire mis en œuvre par le dispositif, objet de la présente invention, tel que représente en figure 8, de passer en fonctionnement en mode poursuite dans lequel le circuit de blanchiment 7, et donc le filtre prédicteur 70, est déconnecté, la correction de phase au niveau du multiplicateur 9 n'étant plus effectuée.
Selon un aspect particulièrement avantageux du mode opératoire précité, on mαique que dans ce mode de fonctionnement, la réception étant devenue facile, la puissance du signal d'erreur de phase ε(n) diminue, la va- leur de puissance de ce signal pouvant ainsi être utilisée comme critère de commutation. Cette commutation peut alors être réalisée par rapport à une valeur de seuil définie de manière expérimentale, pour assurer la commutation entre le mode convergence et le mode poursuite. Dans ce but, ainsi que représenté en figure 8, le dispositif, objet de la présente invention, comprend dans ces conditions un circuit 10 d'estimation de la puissance du signal d'erreur de phase ε(n) connecte par exemple en sortie du détecteur de phase 4. En ce qui concerne ce circuit d'estimation, on indique qu'une solution satisfaisante peut consister à esti- mer la puissance du signal d'erreur de phase de manière récursive. Dans ces conditions, l'estimation récursive de la puissance du signal d'erreur de phase peut vérifier la relation (17) ci-après :
Pe(n) = λ Pe(n - 1) + (1 - λ)ε2 (n) .
La réalisation matérielle du circuit d'estimation 10 peut consister en un circuit de calcul du carré du signal d'er- reur de phase auquel est affecté un coefficient de pondération de 1-λ, λ étant proche de mais inférieur à 1, un circuit de retard d'un échantillon recevant la valeur estimée de la puissance du signal d'erreur de phase pour l'échantillon courant et délivrant la valeur correspon- dante de puissance pour l'échantillon précédent Pe(n-l) affectée d'un coefficient de pondération de λ et en un circuit sommateur réalisant la somme des deux valeurs précédentes. Ce circuit ne sera pas décrit en détail car il correspond à la mise en œuvre de composants classiques. Le circuit d'estimation 10 est suivi d'un comparateur à seuil 11 recevant la valeur de la puissance du signal d'erreur de phase Pe(n) pour l'échantillon courant délivré par le circuit d'estimation 10, et une valeur de seuil S, laquelle, expérimentalement, a été fixée à la va- leur de -23 dB. Le circuit 11 délivre une commande, ou signal de commande, à deux circuits interrupteurs 12a, 12b assurant la connexion de la sortie du filtre prédicteur 70 au module de calcul d'exponentielle complexe 8 et de l'entrée du filtre prédicteur 70 et du soustracteur 72 à la sortie du détecteur de phase 4 respectivement. La commande de commutation des interrupteurs 12a et 12b est ainsi assurée en synchronisme par l'élément comparateur à seuil 11. De préférence, mais de manière non limitative, l'interrupteur 12a peut être configuré en commutateur, la po- sition de déconnexion du circuit de blanchiment 7 et du module de calcul d'exponentielle complexe 8 permettant en outre d'assurer la connexion de ce module de calcul 8 à un circuit 12c délivrant une valeur 0, laquelle par définition permet, en position commutée au module de calcul d'exponentielle complexe 8, de délivrer une valeur 1 au multiplicateur 9. Dans ces conditions et en position commutée correspondant au mode de poursuite, la multiplication unité implique v(n) = u(n) et donc l'absence de correction de phase du signal reçu corrigé u(n) en signal reçu corrigé estimé v(n) .
Le fonctionnement global de l'ensemble est le suivant :
- mode de convergence : les étapes 1001, 1002, 1003 et 1004 telles que représen- tées en figure 2a, sont alors réalisées. En ce qui concerne l'étape 1004, on indique que le détecteur de phase utilisé correspond à un détecteur délivrant un signal d'erreur de phase correspondant soit à la relation (7), soit à la relation (8) précédemment mentionnées dans la description.
L'étape 1006 est réalisée par la mise en œuvre du filtre de boucle H puis du calcul de l'estimation de la phase pour l'instant suivant, selon la relation (4).
En ce qui concerne la mise à jour du filtre de prédiction linéaire 70 d'un échantillon à l'échantillon suivant, les éléments successifs ci-après sont précisés : à partir de l'erreur de prédiction ep(n) = ε(n) - ε(n) , une estimation de la matrice d'autocorrélation du signal d'erreur de phase ε(n) est calculée.
Cette matrice d'autocorrélation vérifie la rela- tion (18) :
Rs(n) = WRs(n-l) + E(n-l)E'(n-l).
Dans cette relation, Rs (n) désigne la matrice d'autocorré- lation précitée, W désigne le facteur d'oubli de l'algorithme MCR, E(n-l) désigne la matrice formée par les valeurs du signal d'erreur de phase ε(n) aux instants d'échantillonnage n courant et antérieur n-1 à n-N+1 où N désigne le nombre de coefficients du filtre de prédiction linéaire utilisé. Le symbole Et désigne la matrice transposée de cette dernière. La mise à jour du filtre prédicteur 70 est alors effectuée à l'aide de l'algorithme MCR à partir de la relation (19) ci-après :
P(n) = P(n-l) + (Rs(n) + 0,01IN)-' ep(n)E(n-l) .
Dans cette relation, IN désigne la matrice identité de dimension N*N.
Dans ces conditions, la correction apportée par le filtre de prédiction linéaire pour l'instant suivant s'écrit, selon la relation (20) :
ê(n + l) = Pt(n)E(n) . Les conditions d'initialisation de l'ensemble sont les suivantes :
P(0) ≈ 0 Rs(0) = 0,1 IN W = 0,98
Et ( 0 ) = 0,01*(1,1,....,1) . Dans ces conditions, la bande monolatérale peut être prise égale à la valeur Bl.Ts = 5.10"3 et le facteur d'atténuation ς = 0,7. Dans ces conditions, le fonctionnement en mode de poursuite s'exprime simplement par :
- v(n) = u(n) pour l'étape 1002, et
- choix d'un détecteur de phase à maximum de vraisemblance, détecteur optimal, à l'étape 1004. Pour cette raison, sur la figure 8, le détecteur de phase 4 est relié à la commande ou au signal de commande SC délivré par le comparateur à seuil 11, la commutation de détection de phase s 'effectuant entre un détecteur opérant selon la relation (8) précédemment mentionnée dans la des- cription et entre un détecteur à maximum de vraisemblance, noté εMv(n). Sur la figure 8 précitée, cette commutation s'effectue dans le détecteur de phase 4, et pour cette raison n'est pas représentée.
On indique enfin que la commutation entre mode de convergence et mode de poursuite est réversible, ce qui permet de gagner en robustesse dans le cas d'une variation des conditions de transmission.
On a ainsi décrit un procédé et un dispositif de récupération de porteuse particulièrement performants, dans la mesure où ces derniers permettent d'améliorer de manière significative la vitesse de convergence et la ro- bustesse des processus de récupération de porteuse, tant dans le cas d'une réception supervisée, que dans le cas d'une réception autodidacte.
En outre, compte tenu des deux modes de fonctionnement possibles, le procédé et le dispositif, objets de la présente invention, présentent des performances identiques aux solutions de l'art antérieur dans les périodes de réception facile.

Claims

REVENDICATIONS
1. Procédé de récupération de porteuse d'un signal reçu, ce signal reçu r(n) étant constitué par une suite d'échantillons courants successifs r(n) de rang n repré- sentatifs d'un signal utile d(n) et d'un bruit additif w(n) vérifiant la relation : r(n) = ejφ(n).d(n) + w(n) φ(n) représentant l'argument de phase parasite de ce signal reçu, ce procédé consistant, pour chaque échantillon courant de rang n : à soumettre ce signal reçu r(n) à un verrouillage de phase à partir d'une valeur de phase parasite estimée φ(n) pour engendrer un signal reçu corrigé u(n), vérifiant la relation u(n) = r(n).exp(~j(n)) , estimation d'un symbole courant ;
- à soumettre le signal reçu corrigé u(n) à un processus de décision non linéaire, pour engendrer un symbole décidé d(n) ;
- à soumettre le signal reçu corrigé u(n) et le symbole décidé d(n) à une détection de phase, pour engendrer un signal d'erreur de phase ε(n) entre ledit signal reçu corrigé u(n) et ledit symbole décidé d(n) ;
- à calculer une valeur de phase parasite estimée φ(n + l) de ce signal utile pour l'échantillon suivant ledit échantillon courant, à partir d'un filtre de boucle
H(z) = G1H ^7- délivrant un signal d'erreur de phase fil¬
1-z" tré εf(n) et d'un opérateur intégrateur délivrant à partir de ce signal d'erreur de phase filtré ladite valeur de phase parasite estimée φ(n + l) pour l'échantillon suivant de rang n+1, caractérisé en ce que ce procédé consiste en outre :
- à soumettre ledit signal d'erreur de phase ε(n) à un processus de blanchiment, pour engendrer un signal d'erreur de phase estimée ε(n) pour l'échantillon courant ;
- à soumettre ledit signal reçu corrigé u(n) à un processus de correction de phase à partir dudit signal d'erreur de phase estimée ε(n) pour engendrer un signal reçu corrigé estimé v(n) vérifiant la relation v(n) = u(n).exp(-jε(n)) , meilleure estimation du symbole courant ;
- à soumettre ledit signal reçu corrigé estimé v(n) audit processus de décision non linéaire, en lieu et place dudit signal reçu corrigé u(n), pour engendrer un symbole décidé estimé dv(n) .
2. Procédé selon la revendication 1, caractérisé en ce que ledit processus de blanchiment consiste à sou- mettre ledit signal d'erreur de phase ε(n) à un filtrage de prédiction linéaire sur l'échantillon du signal d'erreur de phase ε(n-l) de rang (n-1) antérieur au rang n de l'échantillon courant ε(n), ledit filtrage de prédiction linéaire étant piloté à partir du signal d'erreur de pré- diction ep(n) = ε(n) - ε(n) entre ledit signal d'erreur de phase ε(n) et ledit signal d'erreur de phase estimée ε(n) correspondant à l'échantillon courant.
3. Dispositif de récupération de porteuse d'un signal reçu, ce signal reçu r(n) étant constitué par une suite d'échantillons successifs r(n) de rang n représentatifs d'un signal utile et d'un bruit additif w(n) vérifiant la relation : r(n) = ejφ(n).d(n) + w(n) φ(n) représentant l'argument de phase parasite de ce signal reçu, ce dispositif comportant une boucle à verrouillage de phase permettant, à partir d'une valeur de phase parasite estimée φ(n) , d'engendrer un signal reçu corrigé u(n), vérifiant la relation u(n) = r(n).exp(_jφ(n)) , esti- mation d'un symbole courant, de soumettre le signal corrigé u(n) à un processus de décision non linéaire, pour engendrer un symbole décidé d(n) , de soumettre le signal reçu corrigé u(n) et le symbole décidé d(n) à une détection de phase pour engendrer un signal d'erreur de phase ε(n) entre ledit signal reçu corrigé u(n) et ledit symbole décidé d(n) , de calculer l'argument de phase parasite estimée φ(n + l) pour l'échantillon suivant cet échantillon
courant, à partir d'un filtre de boucle H(z) = G, dé-
Figure imgf000038_0001
livrant un signal d'erreur de phase filtré εf(n) et d'un opérateur intégrateur délivrant à partir de ce signal d'erreur de phase filtré ladite valeur de phase parasite estimée φ(n + l) pour l'échantillon suivant de rang n+1, caractérisé en ce qu'il comporte en outre :
- des moyens de blanchiment dudit signal d'erreur de phase ε(n), permettant d'engendrer à partir dudit signal d'erreur de phase ε(n) un signal d'erreur de phase estimée ε(n) pour l'échantillon courant ; - des moyens correcteurs de phase dudit signal reçu corrigé u(n) par ledit signal d'erreur de phase estimée ε(n) , pour engendrer un signal reçu corrigé estimé v(n) vérifiant la relation v(n) = u(n).exp(-jε(n)) , meilleure estima- tion du symbole courant, ce qui permet, par soumission dudit signal reçu corrigé estimé v(n) audit processus de décision non linéaire, en lieu et place dudit signal reçu corrigé u(n), d'engendrer un symbole décidé estimé dv(n) .
4. Dispositif selon la revendication 3, caractéri- se en ce que lesdits moyens de blanchiment dudit signal d'erreur de phase comportent au moins :
- un filtre de prédiction linéaire comportant une entrée de commande d'erreur de prédiction et recevant sur une entrée de filtrage ledit signal d'erreur de phase ε(n), ledit filtre de prédiction linéaire délivrant en sortie ledit signal d'erreur de phase estimée ε(n + l) ;
- un circuit retardateur d'une période d'échantillonnage délivrant à partir du signal d'erreur de phase estimée ε(n + l) le signal d'erreur de phase estimée ε(n) pour 1 ' échantillon courant ;
- un circuit soustracteur recevant ledit signal d'erreur de phase ε(n) et ledit signal d'erreur de phase estimée ε(n) et délivrant un signal d'erreur de prédiction à ladite entrée de commande d'erreur de prédiction du fil- tre prédicteur.
5. Dispositif selon la revendication 3 ou 4, caractérisé en ce que lesdits moyens correcteurs de phase dudit signal reçu corrigé comportent : - des moyens de calcul d'un terme de correction complexe exp(-jε(n)) à partir dudit signal d'erreur de phase estimée ε(n) ;
- des moyens multiplicateurs complexes dudit si- gnal reçu corrigé recevant sur une première et une deuxième entrée de multiplication ledit signal reçu corrigé u(n) et ledit terme de correction complexe exp(-jε(n)) et délivrant ledit signal reçu corrigé estimé v(n).
6. Dispositif selon l'une des revendications 3 à 5, caractérisé en ce que celui-ci comporte en outre :
- des moyens d'estimation de la puissance Pe(n) du signal d'erreur de phase ε(n) ;
- des moyens de comparaison de la valeur de la puissance Pe(n) du signal d'erreur de phase à une valeur de seuil S prédéterminée ;
- des moyens de commutation assurant la liaison entre lesdits moyens de blanchiment du signal d'erreur de phase ε(n) et lesdits moyens correcteurs de phase, lesdits moyens de commutation permettant d'assurer, pour une va- leur de la puissance Pe(n) du signal d'erreur de phase supérieure à ladite valeur de seuil, la connexion desdits moyens correcteurs de phase auxdits moyens de blanchiment et le fonctionnement dudit dispositif en mode de convergence, dans lequel ledit processus de correction de phase du signal reçu corrigé u(n) en signal reçu corrigé estimé v(n) est réalisée, et, pour une valeur de la puissance
Pe(n) du signal d'erreur de prédiction inférieure à ladite valeur de seuil, la déconnexion desdits moyens correcteurs de phase desdits moyens de blanchiment et le fonctionne- ment dudit dispositif en mode poursuite dans lequel ledit processus de correction de phase du signal reçu corrigé u(n) en signal reçu corrigé estimé v(n) n'est plus réalisée.
7. Dispositif selon la revendication 6, caractérisé en ce que lesdits moyens de commutation permettent en outre la commutation entre un détecteur de phase délivrant un argument de phase de la forme :
Figure imgf000041_0001
lors du fonctionnement en mode de convergence et un détecteur de phase à maximum de vraisemblance lors du fonctionnement en mode de poursuite.
PCT/FR1999/002114 1998-09-07 1999-09-06 Procede et dispositif de recuperation de porteuse d'un signal numerique WO2000014937A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP99941697A EP1112649A1 (fr) 1998-09-07 1999-09-06 Procede et dispositif de recuperation de porteuse d'un signal numerique

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9811141A FR2783121B1 (fr) 1998-09-07 1998-09-07 Procede et dispositif de recuperation de porteuse d'un signal numerique
FR98/11141 1998-09-07

Publications (1)

Publication Number Publication Date
WO2000014937A1 true WO2000014937A1 (fr) 2000-03-16

Family

ID=9530179

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR1999/002114 WO2000014937A1 (fr) 1998-09-07 1999-09-06 Procede et dispositif de recuperation de porteuse d'un signal numerique

Country Status (3)

Country Link
EP (1) EP1112649A1 (fr)
FR (1) FR2783121B1 (fr)
WO (1) WO2000014937A1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7929630B2 (en) * 2006-09-11 2011-04-19 Symbol Technologies, Inc. Adaptive RFID receiver for QAM signals
CN113347120B (zh) * 2021-05-06 2022-04-29 武汉大学 一种估计lte采样频率偏差的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0498704A1 (fr) * 1991-01-31 1992-08-12 Alcatel Telspace Procédé de démodulation cohérente pour modulation à déplacement de phase et dispositif de mise en oeuvre de ce procédé

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0498704A1 (fr) * 1991-01-31 1992-08-12 Alcatel Telspace Procédé de démodulation cohérente pour modulation à déplacement de phase et dispositif de mise en oeuvre de ce procédé

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DIEZ DEL RIO L ET AL: "ADAPTIVE PREDICTORS FOR CARRIER JITTER SUPPRESSION IN HIGHLY EFFICIENT DIGITAL MODEMS", SIGNAL PROCESSING THEORIES AND APPLICATIONS, BRUSSELS, vol. 3, no. 6, 24 August 1992 (1992-08-24) - 27 August 1992 (1992-08-27), ELSEVIER, AMSTERDAM, NL, pages 1673 - 1676, XP000356568 *
LEE L-N ET AL: "DIGITAL SIGNAL PROCESSOR-BASED PROGRAMMABLE BPSK/QPSK/OFFSET-QPSK MODEMS", COMSAT TECHNICAL REVIEW, vol. 19, no. 2, 21 September 1989 (1989-09-21), pages 195 - 234, XP000110500 *

Also Published As

Publication number Publication date
EP1112649A1 (fr) 2001-07-04
FR2783121A1 (fr) 2000-03-10
FR2783121B1 (fr) 2000-11-10

Similar Documents

Publication Publication Date Title
EP0006121B1 (fr) Procédé et dispositif pour initialiser un égaliseur adaptatif à partir d&#39;un signal de données inconnu dans un système de transmission utilisant la modulation d&#39;amplitude en quadrature
EP0530107B1 (fr) Démodulation PSK avec correction en bande de base d&#39;erreurs de phase ou de fréquence
FR3046709B1 (fr) Recepteur rf a poursuite de frequence
EP0017716B1 (fr) Procédé pour initialiser un égaliseur adaptatif à partir d&#39;un signal de données inconnu dans un système de transmission utilisant une modulation à double bande latérale-porteuse en quadrature
EP0709959B1 (fr) Correction d&#39;un décalage de fréquence
FR3014268A1 (fr) Procede et dispositif de compensation du desappariement de bandes passantes de plusieurs convertisseurs analogiques/numeriques temporellement entrelaces
EP0081437A1 (fr) Systéme annuleur d&#39;écho
EP0798902A1 (fr) Estimateur et récupérateur de phase robuste pour signaux numériques affectés notamment de gigue de phase
FR2825552A1 (fr) Dispositif et procede de demodulation numerique d&#39;un signal recu par selection d&#39;un filtre et recepteur de communication numerique le comportant
CA2109880C (fr) Dispositif de recuperation du rythme baud dans un recepteur pour modem
EP0127544B1 (fr) Annuleur d&#39;écho à filtre numérique adaptatif pour système de transmission
WO2000014937A1 (fr) Procede et dispositif de recuperation de porteuse d&#39;un signal numerique
FR2786965A1 (fr) Procede de recuperation de porteuse de signal
EP0461022B1 (fr) Dispositif de récupération d&#39;une onde porteuse muni d&#39;un moyen d&#39;inhibition de faux accrochages en fréquence
EP0333044A1 (fr) Dispositif de synchronisation en modulation de phase a quatre etats decalée
FR2659811A1 (fr) Recepteur de radionavigation par satellite.
EP1792463B1 (fr) Procede d&#39;estimation de la phase et du gain de donnees d&#39;observation transmises sur un canal de transmission en modulation qam
EP0494003B1 (fr) Un système récepteur pour le traitement de signaux reçus sur des voies de diversité
WO2021099071A1 (fr) Procédé de traitement d&#39;un signal mis en œuvre par un dispositif de réception d&#39;un premier site de diffusion pour supprimer un signal interférent, dispositif de réception et programme d&#39;ordinateur correspondants.
EP0831626B1 (fr) Procédé et dispositif pour déterminer l&#39;erreur sur la fréquence d&#39;une porteuse
FR2825550A1 (fr) Dispositif et procede de demodulation numerique d&#39;un signal recu par selection d&#39;un filtre et recepteur de communication numerique le comportant
EP1826973A1 (fr) Procédé et dispositif d&#39;estimation de la fonction de transfert du canal de transmission pour démodulateur COFDM
EP1241784A1 (fr) Modulateur numerique
Tibenderana et al. Investigation of offset recovery algorithms for high performance Bluetooth receivers
EP0944211A1 (fr) Procédé et dispositif d&#39;égalisation autodidacte prédictive d&#39;un canal de transmission d&#39;un signal radioélectrique diffusé

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1999941697

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1999941697

Country of ref document: EP