[go: up one dir, main page]

WO1999035820A1 - Dispositif de prise de vue a transfert de charges sur un element de connexion - Google Patents

Dispositif de prise de vue a transfert de charges sur un element de connexion Download PDF

Info

Publication number
WO1999035820A1
WO1999035820A1 PCT/FR1999/000015 FR9900015W WO9935820A1 WO 1999035820 A1 WO1999035820 A1 WO 1999035820A1 FR 9900015 W FR9900015 W FR 9900015W WO 9935820 A1 WO9935820 A1 WO 9935820A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
shooting
elements
transistor
charge
Prior art date
Application number
PCT/FR1999/000015
Other languages
English (en)
Inventor
Luc Audaire
Philippe Medina
Eric Mottin
Original Assignee
Commissariat A L'energie Atomique
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat A L'energie Atomique filed Critical Commissariat A L'energie Atomique
Publication of WO1999035820A1 publication Critical patent/WO1999035820A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/768—Addressed sensors, e.g. MOS or CMOS sensors for time delay and integration [TDI]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals

Definitions

  • the invention relates to a charge transfer method and a micro-electronic picture taking device comprising picture taking elements, for example, in the form of bars juxtaposed or arranged in the form of a matrix, and implementing the charge transfer method.
  • the invention relates in particular to shooting devices operating in a so-called TDI mode ("Time Delay and Integration", in which when a point of an image passes successively in front of shooting elements different, the electric charges generated during the detection of this image point are memorized and summed in the same memory.
  • TDI mode Time Delay and Integration
  • the invention finds applications for shooting in the visible spectral domain and in the infrared domain.
  • the invention can be implemented in the production of panoramic monitoring systems or in the production of infrared spectroscopy systems.
  • Figures 1 to 4 attached make it possible to specify the operation of a shooting line operating according to the TDI mode mentioned above.
  • the expression line is understood to mean a set of shooting elements, generally arranged in line, and a set of memory elements intended for receive, memorize and summon the signals produced by the shooting elements.
  • FIG. 1 a matrix of only three shooting elements and three memory elements also called “memories”.
  • the shooting elements and the memories are respectively identified by the references Pi, P 2 , P 3 , Mi, M 2 and M 3 . They are respectively connected by electrical connections L shown schematically.
  • An image moving in front of the shooting elements at a speed V, called the scanning speed, is represented by four points, called image points, identified with the references Xi, X 2 , X 3 and X till.
  • the first image point Xi is in front of the first image pickup element Pi and y generates a signal in the form of an electric charge C x . This signal is stored in the memory Mi.
  • flight time denotes the time increment ⁇ t that an image point takes to go from one shooting element to the next shooting element.
  • the displacement of the image in front of the shooting elements and the flight time ⁇ t are linked by the scanning speed V mentioned previously and an acquisition cycle for a shooting element is adjusted to be synchronous with the time of flight.
  • image Xi generates in the first shooting element a signal in the form of a charge Ci, summed in the memory Mi.
  • the second image point X 2 generates a signal corresponding to a load denoted C 2 and is stored in the memory M 2 .
  • a third image point X 3 is opposite the first shooting element.
  • These signals are stored and summed respectively in the memories Mi, M 2 and M 3 .
  • the first image point Xi leaves the field of the detection matrix. All the charges (3xC ⁇ ) which have been supplied by the shooting elements, relating to this image point, and stored in the first memory Mi, are directed to an output S of the shooting line.
  • the other image points are processed according to the same reading cycle with an offset depending on the flight time.
  • a fourth image point, denoted X 4 enters the field of the detection matrix and is located in front of the first shooting element Pi.
  • a detection signal in the form of a charge C 4 corresponding to this image point is memorized in the first memory Mi whose content has been reset to zero by the transfer to the output S of the charges corresponding to the first image point Xi. 99/35820,
  • the charges d generated by an image point X_ which passes successively in front of the shooting elements are summed in the same memory M_ taken from among n memories.
  • the improvement of the shooting devices has led to a reduction in the pitch of the elementary detectors of the detection matrices and, consequently, in a reduction in the pitch of the electronic means for reading each shooting element.
  • the space below each shooting element is generally used to house the electronic interface means.
  • the means and for storing the electrical signals produced by the detectors are deported outside the detection zone and are therefore separated from the detection matrix.
  • the transmission of the signal requires a succession of transmitting sites and adjacent receiving sites between each shooting element and each associated memory. This requirement constitutes a topological constraint in producing circuits for CCD devices.
  • connections by metallic connection elements in the form of conductive tracks are also envisaged.
  • the electrical signal provided by the imaging elements which is in the form of an electrical charge, is coded before being transmitted.
  • the signals undergo a charge / voltage or charge / current conversion so that they can be transmitted over the metal connection to the storage areas.
  • the need to use electronic charge / voltage or charge / current conversion circuits constitutes a constraint in the production of miniaturized devices.
  • the aim of the present invention is to propose a shooting device which does not present the difficulties mentioned above. 99/35820,
  • the object of the invention is to propose a device which does not require a succession of transmitter sites and charge receiver sites for transferring the detection signals from the shooting elements to the storage elements.
  • Another object of the invention is to provide a device that does not require conversion circuits for the transfer of detection signals.
  • Another object of the invention is to propose a shooting device usable in the visible and infrared fields, using a reduced number of components.
  • an aim is to propose such a device capable of being produced with strong integration of the components.
  • the subject of the invention is more precisely a device for taking pictures comprising: a plurality of picture-taking elements,
  • the device further comprises at least one charge transfer connection element, with floating potential, constituting a capacitor, and connecting together, at least one shooting element, a set of elements of storage and at least one signal output circuit.
  • the connection element can be produced, for example, in the form of a metal track or of polycrystalline silicon, forming a bus line. 99/35820 -
  • the charges which encode the optical signal detected in the shooting elements are transferred to the storage elements by means of a direct charge transfer which takes place via the metallic connection elements.
  • the device of the invention has, like the CCD type structures, the advantage of not requiring any conversion of the signals.
  • the device of the invention is free from the topological constraints specific to CCD structures, mentioned above.
  • the shooting elements may include a generator capable of delivering an electric current in response to the reception of photons, a capacitor for integrating said electric current and a transistor connecting said capacitor to the connection element.
  • the imaging elements may include depletion MOS structures. These structures then constitute both the current generator and the integration capacitor. In particular, - the capacitor plates are formed by the channel and the grid of the MOS structure.
  • the photoelectric current generator of the photographic elements can comprise photodiodes or photoconductive. It can also include variable resistances with temperature or capacitors generating 99/35820 Q
  • a device intended to operate with numerous shooting elements, arranged in a matrix, may comprise a plurality of metallic connection elements in the form of bus lines, each connection element connecting a plurality of shooting elements, a plurality of storage elements and an associated signal output circuit.
  • the signal output circuits are connected for example to a multiplexer circuit for processing these signals and forming, for example, an image.
  • these can each include a sample-and-hold circuit comprising a capacitor for receiving signals in the form of electrical charges, coming from all the storage elements connected to the same connection element, and a follower transistor stage adapted to measure and output the potential of the receiving capacitor.
  • Signal output circuits may also include an anti-glare system.
  • the device of the invention may further comprise for each connection element a so-called initialization circuit, connected to said connection element.
  • the initialization circuit makes it possible to prepare the state charge of the connection element prior to each charge transfer and thus facilitate the charge transfer. It comprises, for example, 99/35820 Q
  • the invention also relates to a method for transferring an electrical charge from a first capacitor to a second capacitor, by means of an electrical connection element with floating potential, constituting a third capacitor, and connected to the second capacitor by a field effect transistor, in which:
  • an initialization load is applied to the electrical connection element to fix an electrical initialization potential of the connection element at a value substantially equal to a threshold voltage of the field effect transistor, and greater than a charge potential of the second capacitor and then
  • the first capacitor brought to a potential greater than the initialization potential, is connected to the connection element to cause a flow of charges from the first capacitor to the connection element and from the connection element to the second capacitor .
  • This method can be implemented by a device as described " above in particular for a charge transfer between the shooting elements and the storage elements, that is to say between the storage elements and the output circuit.
  • FIG. 5 is a simplified schematic representation of a particular embodiment of a shooting line of a device according to the invention.
  • FIG. 6 and 7 are simplified schematic representations illustrating particular embodiments of the shooting elements of the device of the invention.
  • - Figure 8 is a simplified overall schematic representation of a shooting device according to the invention.
  • FIGS. 9A to 9F represent in the form of timing diagrams of the signals controlling the operation of the device of FIG. 5.
  • FIG. 10 shows a connection element according to the invention and indicates its operation, in the form of load diagrams.
  • FIG. 11 shows, in the form of load diagrams, the steps of an initialization cycle of a connection element according to one invention.
  • FIG. 12 shows in the form of charge diagrams the steps of a charge transfer cycle, according to the invention.
  • - Figure 13 indicates, in the form of diagrams, control signals of the device of one invention.
  • - Figure 14 shows schematically and simplified charge transfer sequences in a shooting device according to one invention.
  • Figure 5 shows a line of view 1 of a device according to the invention.
  • the shooting line comprises a plurality of shooting elements 10 capable of transforming a light signal into a signal in the form of an electric charge. Among these shooting elements only one is shown in detail in the figure.
  • the line of view in FIG. 1 further comprises a plurality of storage elements 20, only one of which is shown in detail.
  • the number of memory elements preferably corresponds to the number of shooting elements.
  • Line 1 also includes a circuit 30, called the initialization circuit, and a signal output circuit 40 allowing the reading of the storage elements.
  • the signal output circuit 40 is connected to a line multiplexer device 50 which is not shown in detail in this figure and the operation of which is known per se.
  • the multiplexer receives signals from a set of shooting lines and makes it possible to manage these signals, for example, for the formation of an image.
  • the picture-taking elements, the memory elements, the initialization circuit and the signal output circuit mentioned above are connected together by a floating potential connection element. 9/35820 2
  • bus line 2 which is, in the embodiment described, in the form of a bus line 2.
  • the shooting elements 10 each comprise a field effect transistor 12, one channel terminal of which, for example the source, is connected to the bus line 2 and of which another channel terminal, for example the drain, is connected to an electro-optical sensor and to a first armature of an accumulation capacitor 16.
  • the electro-optical sensor is shown diagrammatically by a current generator 14 delivering a current, denoted I ph , which results from a conversion of the photons received into an electric current .
  • I ph a current
  • the second armature of the accumulation capacitor 16 is connected to an external control line receiving a signal denoted F ci which is used to control the charge transfer.
  • the gate of the transistor 12 is addressed by a control line receiving a signal F a ⁇ which makes it possible to control the reading of the accumulation capacitor 16, that is to say the transfer of the charges accumulated in this transistor to an element of memorization.
  • Figures 6 and 7 show two particular embodiments of the shooting elements. For reasons of simplification, the parts of this figure identical or similar to those of FIG. 5, bear the same references. In the shooting elements of FIGS. 6 and 7, the components are produced according to a technology of the MOS (Metal-Oxide-Semiconductor) type. 99/35820 - -
  • the current generator 14 and the accumulation capacitor are produced by an MOS structure, the silicon of which under the grid is put into a deep depletion regime.
  • the depleted volume acts as a generator of photon conversion current and the inversion channel which forms acts as an accumulation capacitor 16.
  • the shooting element comprises the MOS structure described above and a switch formed by the field effect transistor 12, also of the MOS type. These components can be implanted in a silicon substrate with a pitch of less than 10 ⁇ m.
  • the shooting element of FIG. 6 is particularly suitable for the production of a shooting device operating in the visible spectrum.
  • an embodiment of the shooting element according to FIG. 7 can be retained.
  • the signal F inj and the impedance matching transistor 15 also make it possible to 99/35820 14
  • the detection element 14 here constitutes the current generator capable of delivering an electric current corresponding to the conversion of light energy.
  • the detection element is made of a semiconductor material other than silicon, such as, for example, CdHgTe or InSb. Indeed, a silicon detector is incapable of detecting photons whose energy is lower than the forbidden band of silicon, that is to say a wavelength of 1 ⁇ m.
  • the detection element 14 is shown diagrammatically by a diode.
  • the detection element 14 can, however, be produced by another type of detector, such as photoconductors, for example.
  • each storage element 20 comprises an addressing transistor 22, for example of the field effect type, one channel terminal of which is connected to the bus line 2 and the other of which channel terminal can be selectively connected, either to a first armature of a memory capacitor 26, or to a source of bus reset voltage denoted Vi.
  • the selective connection of the addressing transistor 22 to the memory capacitor or to the voltage Vi is ensured by switches 27e and 27i respectively.
  • the switches 27e and 27i are controlled by signals Fe and Fi. During a read or write operation, the switch 27e is closed to connect the addressing transistor 22 to the memory capacitor 26. The switch 27i is then open. During an initialization operation, the switch 27i is closed to connect the addressing transistor 22 to the 99/35820 15
  • the gate of the addressing transistor 22 is connected to a line making it possible to apply to the transistor a control signal denoted F mera .
  • the bus line initialization circuit 30 essentially comprises an initialization transistor 32, one channel terminal of which is connected to the bus line 2.
  • the other channel terminal of the initialization transistor 32 is connected to a first armature of a capacitor 36, called initialization, and to a voltage source denoted V rz , by means of a controlled switch 37.
  • the second armature of the capacitor 36 is connected to a line receiving a voltage signal F cr and the switch 37 is connected to a line receiving a control signal F xz .
  • the transistor - initialization 32 has a gate connected to a line for applying a control signal F a ⁇ .
  • the signal output circuit 40 includes a sample-and-hold circuit having a write transistor 42.
  • a first channel terminal, for example the source, of the write transistor 42 is 99/35820 - -
  • the second channel terminal is connected to bus line 2.
  • the second channel terminal is connected to a first armature of an output capacitor 46, to a follower stage 48, and to a voltage source denoted V eb2 by means of a switch controllable 47.
  • the switch 47 is controlled by a signal F ebz to reset the state of charge of the capacitor 46.
  • the follower stage 48 built around a field effect transistor, delivers, in the form of a voltage, a read signal from the shooting line to multiplexer means 50 and image processing means. These means are known per se and are not described in detail here.
  • the signal output circuit 40 further includes an anti-glare circuit.
  • This circuit includes an anti-glare transistor 43, one channel terminal of which is connected to the bus line 2 and the other channel terminal of which is connected to an anti-glare potential V ae .
  • the gate of transistor 43 is polarized by a signal F ae .
  • FIG. 8 is an overview of a shooting device comprising a plurality of parallel shooting lines, of the type described above.
  • Each shooting line 1 comprises a bus line 2 connected to a multiplexer circuit 50 by a signal output circuit 40.
  • the shooting elements are arranged in rows and columns of shooting elements.
  • Reference 5 designates a set of control circuits.
  • the control circuits are connected to the recording and storage elements, as well as to the initialization or signal output circuits, by electrical connections 6. These connections, shown diagrammatically, make it possible in particular to deliver the signals of control of the field effect transistors and switches mentioned above.
  • FIG. 9 schematically indicates the form of the main control signals.
  • the reference ⁇ t in FIG. 9 indicates the flight time.
  • the currents of the shooting elements are integrated, and summed for each image point.
  • the memory element in which the charges corresponding to the detection currents generated by this picture point are stored must be read and sampled.
  • the anti-dazzle function is inhibited. 99/35820 -, o
  • the shooting operating cycle is broken down into two stages: an integration time Ti of the photonic current I ph of the recording elements, and a summation and output time denoted T c .
  • an integration time Ti of the photonic current I ph of the recording elements a summation and output time denoted T c .
  • all of the control signals are at rest.
  • the summation and output time T c the shooting elements and the memory elements are addressed to transfer the charges integrated in the shooting elements to the memory elements.
  • the output circuit is also addressed to read and output a signal corresponding to the charges accumulated in a storage element associated with an image point which leaves a line of view.
  • the integration time must be much less than the flight time. This time is adjustable by controlling the gate of the impedance matching transistor 15, visible in FIG. 7, which receives the signal F inj .
  • Part A of FIG. 9 indicates the control signal F ae applied to the anti-glare transistor 43, visible in FIG. 5.
  • the signal F ae makes it possible to polarize this transistor at the limit of the conduction state so as to be able to " drain towards the potential V ae any excess charge which could be injected on the bus line 2 by" overflow "of an integration capacitor 16, following an excess of illumination, for example.
  • Part B of the FIG. 9 indicates the signal F ai applied to transistor 12 of a shooting element 10. 99/35820 19
  • Part C of FIG. 9 indicates the signal F m em applied to transistor 22 of a summation storage element 20.
  • Part D of FIG. 9 indicates the signal F ae applied to the read transistor 42 of the means 40 for reading and outputting the signal.
  • Part E of FIG. 8 indicates commands for addressing the reading or writing elements of the shooting elements 10, of the storage elements 20, of the initialization circuit 30 or of the output circuit 40.
  • Part F of FIG. 9 indicates the control of the current generator (transistor 14 of FIG. 6) or of the impedance matching transistor 15, visible in FIG. 7.
  • the shooting is carried out during the high level of the signal F ⁇ n] .
  • This cycle includes an initialization phase and a transfer phase. It is illustrated in FIG. 10 which shows in the form of a diagram the state of charge of the connection element.
  • connection element that is to say the bus line 2 in the example described, is shown diagrammatically in part A of FIG. 10.
  • the bus line is connected to a capacitor denoted C by the through a field effect transistor.
  • the capacitor C represents for example the memory capacitor of a storage element.
  • the source of the field effect transistor is connected to the bus line, and its drain to the capacitor C.
  • bus line On the time scale specific to shooting the metallic connection (bus line) is in quasi static equilibrium; it is equipotential. In the use that is made of it, the potential of the bus line is "floating", that is to say that the line is isolated from any potential reference. It constitutes a capacitor, denoted C bus . in relation to its environment. Under these conditions any charge which is injected into it varies its potential, denoted V bus .
  • V s the voltage on the source
  • V g the gate voltage
  • V g the gate voltage of the transistor.
  • the source voltage constitutes with respect to the bus line a potential barrier which is of the order of V g -V th , V th being the threshold voltage of the transistor.
  • the voltage V bus applied to the source of the MOS transistor makes it conductive and causes a current I DS to the capacitor C.
  • the current I D s is in the form of a transient pulse of duration shorter than the ⁇ s. Part D of Figure 10 corresponds to a return to balance.
  • the voltage of the bus line V bus becomes again equal to the source voltage V s .
  • the current I DS in the transistor is canceled.
  • the signal charge Q s injected on the bus line has been fully transferred into the capacitor C connected to the drain of the transistor.
  • V bus V s is important to ensure a transfer of the signal charge under good conditions.
  • any initial imbalance between the voltage of the bus line and the source voltage of the transistor penalizes the transfer of charges.
  • the imbalance is further amplified when there is a significant relationship between the electrical capacity of the bus C bus and the capacity C to which the charges are to be transferred.
  • the gate voltage signal V g is supplied by generators of voltage, piloted by a clock, which are distinct for the various elements of shooting and memory.
  • the voltage V g can vary from one shooting or memory element to another.
  • the active level of the gate voltage application signal may be affected by noise.
  • the threshold voltage V ch itself changes from one transistor to another. This disparity in values induces a so-called spatial noise, which is all the more important when the capacity of the bus line C bus is much greater than the integration capacity C to which the load is to be transferred.
  • the threshold voltage V th is also marred by a so-called temporal noise, the spectral density of which increases towards the low frequencies.
  • Electronic components, and in particular MOS transistors in fact exhibit so-called low frequency noise, which corresponds to a random temporal variation in intrinsic electrical behavior.
  • This temporal variation is all the more important as the period considered for the observation of the behavior of the component is long.
  • FIG. 11 illustrates an initialization of the bus line carried out for the subsequent transfer of a signal load to a particular storage element. Such initialization can be performed individually for each memory element addressed.
  • FIG. 11 there have been shown successive stages of the initialization of a bus line 2 to which are connected, on the one hand, a capacitor 36 and a field effect transistor 32 of an initialization circuit and, on the other hand, a memory capacitor 26 and an addressing transistor 22 of a storage element.
  • FIG. 11 is accompanied by diagrams indicating the state of charge and voltage of the capacitors and of the bus line.
  • the capacitor 36 of the initialization circuit has an armature connected to the bus line 2 via the field effect transistor 32.
  • the second armature is connected to a variable potential F cr .
  • the transistor is driven by a signal F ai .
  • an armature of the capacitor 26 of the storage element is connected to the bus line 2 by the field effect transistor 22.
  • the second armature of the capacitor 26 is connected to a variable potential F cm .
  • Part A of FIG. 11 represents the state of the line before initialization.
  • References Q 36 , Qbus and Q 26 respectively indicate the charges accumulated in the capacitor of the initialization circuit, the capacitor formed by the bus line and the capacitor of the storage element.
  • the signals F cr and F mer - are such that the transistors 32 and 22 are blocked.
  • Part B of FIG. 11 represents the state of the line during a step of preparing an initialization transfer.
  • the signals F cr and F mem applied to the gates of the transistors 32 and 22 are adapted to the transfer of the initialization charge. It can be noted, moreover, that the field effect transistor 22 is in the same state as the state in which it is used during the transfer of a signal charge, this aspect is discussed later, with reference to the figure. 12.
  • Part C of FIG. 11 indicates the start of a transfer of initialization charge Q 36 from the capacitor 36 of the initialization circuit.
  • the transfer of the initialization charge takes place by a current, denoted Ii, which passes through the addressing transistor 22 to be directed towards the potential V_.
  • the memory capacitor 26 is disconnected from the addressing transistor 22.
  • the charge Q 2 ⁇ stored in this capacitor is not affected by the transfer of the initialization charge .
  • the capacitor C bus formed by the bus line 2 absorbs a charge Qi, and makes it possible to establish the bus line at an optimal potential for the subsequent transfer of a signal charge to through the addressing transistor 22.
  • the step of transferring the initialization charge takes place while the signals F e and F_ applied to the switches 27e and 27i are such that the switch 27e connecting the addressing transistor 22 of the storage element to the memory capacitor 26 is open and the switch 27i connecting the transistor 22 to the potential V_ is closed.
  • Part D of the figure 11 illustrates the state of the bus line at the end of the transfer of the first charge Qi. It is observed that the capacitor 36 of the initialization circuit is discharged and that the potential of the bus line 2 is equal to the source potential V s of the addressing transistor.
  • Part E of FIG. 11 corresponds to a last step during which the capacitor 36 of the initialization circuit is isolated from the bus line by blocking of the transistor 32 of the initialization circuit.
  • the capacitor 36 can then be recharged with a new charge denoted Q 36 A
  • the signals F e and Fi of the switches 27e and 27i of the storage element are switched so as to isolate the addressing transistor 22 from the potential Vi and for connect it to the memory capacitor 26.
  • the switch 27e connecting the addressing transistor 22 to the memory capacitor 26 is closed and the switch 27i is open.
  • the signal F mem applied to the gate of the addressing transistor 22 of the storage element remains unchanged.
  • any charge now emitted on the bus by a shooting element is transferred directly into the memory capacitor 26 of the addressed memory element.
  • the bus voltage, and its state of charge is indeed optimized for the transfer of a signal charge to this storage element.
  • the bus line initialization can preferably be carried out on the order of a microsecond or even less before the transfer of a signal load.
  • the adaptation of the bus line can thus take into account precisely the temporal noise affecting the threshold voltage of the addressing transistor. More precisely, when the transfer of the signal charge takes place at approximately 1 ⁇ s, after the initialization cycle the noises whose correlation time is greater than this duration (noises of frequency less than a few kilohertz) are eliminated.
  • the adaptation of the bus line since the initialization is carried out each time with the addressing transistor of the storage element to which a signal load must be directed, the adaptation of the bus line also makes it possible to take spatial noise into account. fixed, due in particular to the dispersions of characteristics of all the addressing transistors.
  • FIG. 12 illustrates in chronological order the stages of a cycle of transfer of a signal charge on the bus line between a shooting element and a storage element with respect to which the potential of the bus line has been adapted during the initialization cycle described above.
  • FIG. 12 shows a bus line 2 to which are connected, on the one hand, an accumulation capacitor 16 of a shooting element, and on the other hand a memory capacitor 26 of a memory element selected.
  • the storage and storage capacitors 16 and 26 are respectively connected to the bus line 2 by means of a field effect transistor 12 and by means of an addressing transistor 22, also of the field effect type.
  • F cm F cm
  • FIG. 12 includes diagrams representing the state of charge and voltage of the accumulation capacitors 16, and of storage 26, as well as the charge of the bus line. These charges are designated by the references Q ⁇ 6 , Q bus and Q 26 . Part A of FIG. 12 corresponds to a step of addressing the storage element to which a signal charge Qi ⁇ , accumulated in the accumulation capacitor 16 of the shooting element, must be transferred.
  • the state of charge of the bus line is such that its voltage is equal to the threshold voltage of the addressing transistor of the storage element. This state of charge is obtained following an initialization cycle as described with reference to FIG. 11.
  • control signal F mem applied to the addressing transistor 22 is the same as that which is applied to this same transistor at the end of the initialization cycle (corresponding to parts B to E of FIG. 11 ).
  • Part B of FIG. 12 corresponds to a step of addressing a shooting element from which the signal charge Q 16 must be transmitted.
  • a closing control signal F ai is applied to the gate of the transistor 12 of the shooting element in order to put it in a state in which this transistor can let current flow.
  • the control level of the signal F al is however adjusted so as to leave a potential barrier between the bus line 2 and the accumulation capacitor 16, which is sufficient to prevent the flow of a current from the bus line. 2 to this capacitor.
  • Part C of FIG. 12 corresponds to the transfer of the signal charge Q ⁇ 6 , proper.
  • variable potential F C1 applied to the accumulation capacitor is increased according to a voltage ramp so that a current is established between this capacitor and the bus line.
  • the slope of the voltage ramp applied to the accumulation capacitor 16 is preferably adjusted so that the potential of the bus remains at all times in the dynamic operating range of the transistors.
  • This dynamic operating range is 0-3, 3V, or 0-5V for CMOS (Complementary Semiconductor Metal Oxide) type field effect transistors. Excessive potential of the bus line during the transient phase of the charge transfer would induce leakage currents to the substrate on which the components are made. Total load signal would not be retained during the transfer.
  • Part D of Figure 12 corresponds to the end of the transfer.
  • the control signal F mem applied to the gate of the addressing transistor is such that it causes the blocking of the addressing transistor 22 which no longer lets through current.
  • the memory capacitor 26 is then isolated from the bus line.
  • the charge stored in the memory capacitor 26 is now the sum of the charges Q 26 + Qi ⁇ .
  • the state of charge of bus line 2, Q bus . remains unchanged.
  • the control signal F al applied to the transistor 12 of the shooting element is such that it causes the blocking of this transistor.
  • the capacitors of the recording element, of the storage element and the bus line are then electrically isolated.
  • a new addressing and a new bus line reset cycle can begin.
  • new charges corresponding to a shooting signal can be accumulated in the capacitor 16 of the shooting element. Table I below summarizes the switching states of the main switches or transistors during the different phases of a shooting cycle
  • the table essentially comprises the phases corresponding to the bus line initialization cycle and to the charge transfer cycle to a storage element.
  • the table also indicates phases corresponding to the output of a charge integrated in a shooting element or of a charge memorized in a memory element.
  • FIG. 13 appended shows the form of the control signals used during the bus line initialization, charge transfer and signal output operations. More precisely, FIG. 13 indicates in order the following main signals:
  • Part J of figure 13 indicates the evolution of the charge accumulated in the memory capacitor
  • a signal F aeb makes it possible to control the conduction state of the read transistor 42 and a variable voltage F C eb. applied to the capacitor C e , allows its potential to be controlled.
  • the signal F aeD and the voltage F ceb are controlled in a manner comparable to the signals F mem and F cra , shown in FIG. 13, during a charge transfer from a shooting element to the element memorization.
  • FIG. 14 makes it possible to illustrate a charge transfer sequence in a shooting device which, for reasons of clarity, is only represented with four shooting elements, denoted Pi, P 2 , P 3 , P 4 , corresponding to a shooting line, and four storage elements denoted M l M 2 , M 3 , M 4 . It is considered that a reference picture element reaching the shooting elements moves so as to be seen successively by the shooting elements Pi, P 2 , P 3 , then P 4 . '''
  • a reference picture element I is located in front of the shooting element Pi.
  • this picture element I entering the matrix detection is associated with a given storage element Mi.
  • the address of the memory Mi associated with this picture element I remains invariant for the duration of its displacement in front of the line of sight.
  • the charges integrated in the shooting elements Pi to P 4 are respectively transferred into the memories Mi to M 4 .
  • a first signal charge corresponding to the image element I is transferred to the associated memory Mi.
  • the content of the memory M x was reset to zero before this charge transfer.
  • the content of the memory element M 4 is transferred to the signal output means 40.
  • Part B of FIG. 14 corresponds to a later time when the picture element I moved in front of the shooting element P 2 .
  • the charges integrated in the shooting elements Pi to P 4 are now transferred respectively to the memory elements M 4 , M, M 2 and M 3 .
  • a second signal charge corresponding to the image element I is added to the memory M x .
  • the content of the memory M 3 is transferred to the signal output means 40.
  • Parts C and D of FIG. 14 show the following steps in which the image element I is located successively in front of the shooting elements P 3 and P, and during which the charges corresponding to the element of image I are always added in M :.
  • part D of FIG. 14 The memory Mi is then initialized and ready to receive the signal charges corresponding to a new picture element J reaching the shooting line.
  • This element is represented on part E of figure 14. It can be observed that part E of figure 14 corresponds to part A.
  • a transfer according to an identical scheme can be carried out for a large number of picture elements.
  • the selection of the shooting elements and the assignment of an address to a picture element are carried out by management logic circuits and by address decoder circuits.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Dispositif de prise de vues comportant: une pluralité d'éléments (10) de prise de vue, au moins un élément (20) de mémorisation, au moins un circuit (40) de sortie de signal, et au moins un élément de connexion (2), de transfert de charges, à potentiel flottant, constituant un condensateur, et reliant entre eux, un ensemble d'éléments de prise de vue, au moins un élément de mémorisation et au moins un circuit de sortie de signal.

Description

DISPOSITIF DE PRISE DE VUE A TRANSFERT DE CHARGES SUR
UN ELEMENT DE CONNEXION
Domaine technique L'invention concerne un procédé de transfert de charge et un dispositif micro-électronique de prise de vue comportant des éléments de prise de vue, par exemple, sous la forme de barrettes juxtaposées ou agencés sous la forme d'une matrice, et mettant en oeuvre le procédé de transfert de charges.
L'invention concerne notamment des dispositifs de prise de vue fonctionnant selon un mode dit TDI ("Time Delay and Intégration", "retard-intégration") dans lequel lorsqu'un point d'une image passe successivement devant des éléments de prise de vue différents, les charges électriques générées lors de la détection de ce point d'image sont mémorisés et sommés dans une même mémoire.
L'invention trouve des applications pour la prise de vue dans le domaine spectral visible et dans le domaine infrarouge.
A titre d'exemple particulier, l'invention peut être mise en oeuvre dans la réalisation de systèmes de veille panoramique ou dans la réalisation de systèmes de spectroscopie infrarouge.
Etat de la technique antérieure
Les figures 1 à 4 annexées permettent de préciser le fonctionnement d'une ligne de prise de vue fonctionnant selon le mode TDI évoqué ci-dessus. On entend par ligne de prise de vue un ensemble d'éléments de prise de vue, généralement agencés en ligne, et un ensemble d'éléments de mémorisation destinés à recevoir, mémoriser et sommer les signaux produits par les éléments de prise de vue.
Sur les figures 1 à 4 est représentée, pour des raisons de simplification, une matrice de seulement trois éléments de prise de vue et trois éléments de mémorisation encore appelés "mémoires". Les éléments de prise de vue et les mémoires sont respectivement repérés par les références Pi, P2, P3, Mi, M2 et M3. Ils sont respectivement reliés par des liaisons électriques L représentées schématiquement . Une image se déplaçant devant les éléments de prise de vue à une vitesse V, dite de balayage, est représentée par quatre points, dits points images, repérés avec les références Xi, X2, X3 et X„. Sur la figure 1, correspondant à un instant initial t0, le premier point image Xi est devant le premier élément de prise de vue Pi et y génère un signal sous la forme d'une charge électrique Cx . Ce signal est mémorisé dans la mémoire Mi . On désigne par temps de vol, l'incrément de temps Δt que met un point image pour passer d'un élément de prise de vue au élément de prise de vue suivant. Le déplacement de l'image devant les éléments de prise de vue et le temps de vol Δt sont liés par la vitesse de balayage V évoquée précédemment et un cycle d'acquisition pour un élément de prise de vue est ajusté pour être synchrone au temps de vol.
Ainsi, au temps ti, tel que tι=t0+Δt le point image Xi s'est déplacé, comme le montre la figure 2, devant le deuxième élément de prise de vue P2. De même, un deuxième point image X2 est désormais en face du premier élément de prise de vue Pi- Le premier point 99/35820 _
image Xi génère dans le premier élément de prise de vue un signal sous la forme d'une charge Ci, sommée dans la mémoire Mi . Le deuxième point image X2 génère un signal correspondant à une charge notée C2 et est mémorisé dans la mémoire M2.
Au temps t2, tel que t2=t0+2Δt, comme le montre la figure 3, un troisième point image X3 est en face du premier élément de prise de vue. Les premier, deuxième et troisième points image Xi, X2, X3 respectivement devant les troisième, deuxième et premier éléments de prise de vue P3, P2/ Pi génèrent respectivement des signaux sous la forme de charges Ci, C2, C3. Ces signaux sont mémorisés et sommés respectivement dans les mémoires Mi, M2 et M3. A la fin du temps t2 le premier point image Xi sort du champ de la matrice de détection. L'ensemble des charges (3xCι) qui ont été fournies par les éléments de prise de vue, concernant ce point image, et mémorisées dans la première mémoire Mi, sont dirigées vers une sortie S de la ligne de prise de vue.
Les autres points image sont traités selon le même cycle de lecture avec un décalage dépendant du temps de vol.
La figure 4, correspond à un temps t3 tel que t3=t0+3Δt. Un quatrième point image, noté X4 entre dans le champ de la matrice de détection et se trouve devant le premier élément de prise de vue Pi. Un signal de détection sous la forme d'une charge C4 correspondant à ce point image est mémorisé dans la première mémoire Mi dont la contenu a été remis à zéro par le transfert vers la sortie S des charges correspondant au premier point image Xi . 99/35820 ,
De façon plus générale, pour une ligne comprenant un nombre n de éléments de prise de vue
(détecteurs) , les charges d générées par un point image X_ qui passe successivement devant les éléments de prise de vue sont sommés dans une même mémoire M_ prise parmi n mémoires.
Le perfectionnement des dispositifs de prise de vue a conduit à une réduction des pas des détecteurs élémentaires des matrices de détection et, partant, à une réduction du pas des moyens électroniques de lecture de chaque élément de prise de vue.
L'espace situé en-dessous de chaque élément de prise de vue est généralement utilisé pour loger les moyens électroniques d'interface. Ainsi, les moyens et de mémorisation des signaux électriques produits par les détecteurs sont déportés hors de la zone de détection et sont donc séparés de la matrice de détection.
A partir de là se pose le problème du transfert de l'information ou des signaux produits par les détecteurs élémentaires vers les moyens de mémorisation et d'exploitation de ces signaux.
On connaît différents procédés pour transférer les signaux électriques fournis par les éléments de prise de vue vers les moyens de mémorisation.
Dans des structures connues de type CCD (Charge Coupled Device, dispositif à couplage de charge) le signal électrique de l'élément de prise de vue, codé par des charges est transmis vers des zones de mémorisation par un transfert successif de charges électriques de sites dits émetteurs vers des sites dits récepteurs. 99/35820 r-
Ainsi, la transmission du signal requiert une succession de sites émetteurs et de sites récepteurs adjacents entre chaque élément de prise de vue et chaque mémoire associée. Cette exigence constitue une contrainte topologique de réalisation des circuits des dispositifs CCD.
Afin de s'affranchir de cette contrainte, des liaisons par des éléments de connexion métalliques sous la forme de pistes conductrices sont également envisagées.
Dans les dispositifs utilisant des connexions métalliques entre les éléments de prise de vue et les zones de mémorisation, le signal électrique fourni par les éléments de prise de vue, qui se présente sous la forme d'une charge électrique, est codé avant d'être transmis. Les signaux subissent une conversion charge/tension ou charge/courant pour pouvoir être transmis sur la connexion métallique vers les zones de mémorisation. Dans ce cas encore, la nécessité d'utiliser des circuits électroniques de conversion charge/tension ou charge/courant constitue une contrainte dans la réalisation de dispositifs miniaturisés.
A titre d' illustratif de dispositifs de prise de vue connus, on peut se" reporter aux documents (1), (2) et (3) dont les références sont indiquées à la fin de la présente description.
Exposé de l'invention La présente invention a pour but de proposer un dispositif de prise de vue ne présentant pas les difficultés mentionnées ci-dessus. 99/35820 ,
En particulier, l'invention a pour but de proposer un dispositif ne nécessitant pas une succession de sites émetteurs et de sites récepteurs de charges pour transférer les signaux de détection des éléments de prise de vue vers les éléments de mémorisation.
Un autre but de l'invention est de proposer un dispositif ne nécessitant pas de circuits de conversion pour le transfert des signaux de détection. Un but de l'invention est encore de proposer un dispositif de prise de vue utilisable dans les domaines visible et infrarouge, utilisant un nombre réduit de composants .
Un but est enfin de proposer un tel dispositif susceptible d'être réalisé avec une forte intégration des composants.
Pour atteindre ces buts, l'invention a plus précisément pour objet un dispositif de prise de vues comportant : - une pluralité d'éléments de prise de vue,
- au moins un élément de mémorisation, et
- au moins un circuit de sortie de signal.
Conformément à 1 ' invention, le dispositif comporte en outre au moins un élément de connexion de transfert de charges, à potentiel flottant, constituant un condensateur, et reliant entre eux, au moins un élément de prise de vue, un ensemble d'éléments de mémorisation et au moins un circuit de sortie de signal . L'élément de connexion peut être réalisé, par exemple, sous la forme d'une piste métallique ou en silicium polycristallin, formant une ligne de bus. 99/35820 -
Grâce à l'invention, les charges qui codent le signal optique détecté dans les éléments de prise de vue sont transférées vers les éléments de mémorisation grâce à un transfert direct de charges qui a lieu par l'intermédiaire des éléments de connexion métallique.
Ainsi, le dispositif de l'invention présente, tout comme les structures de type CCD, l'avantage de ne nécessiter aucune conversion des signaux.
De plus, le dispositif de l'invention est libre des contraintes topologiques propres aux structures CCD, évoquées précédemment.
Selon un aspect particulier de l'invention, les éléments de prise de vue peuvent comporter un générateur apte à délivrer un courant électrique en réponse à la réception de photons, un condensateur d'intégration dudit courant électrique et un transistor reliant ledit condensateur à l'élément de connexion.
Dans le cas d'un dispositif destiné à fonctionner dans le spectre visible, les éléments de prise de vue peuvent comporter des structures MOS à appauvrissement. Ces structures constituent alors à la fois le générateur de courant et le condensateur d'intégration. En particulier,- les armatures du condensateur sont formées par le canal et la grille de la structure MOS.
Pour des applications dans le domaine infrarouge, on peut effectuer une détection de type thermique ou de type bolométrique. Le générateur de courant photoélectrique des éléments de prise de vue peut comporter des photodiodes ou des photoconducteurs . Il peut également comporter des résistances variables avec la température ou des condensateurs générant des 99/35820 Q
charges électriques en fonction de la température, dans le cas des détecteurs pyroélectriques.
Un dispositif conforme à l'invention, destiné à fonctionner avec de nombreux éléments de prise de vue, agencés en matrice, peut comporter une pluralité d'éléments de connexion métalliques sous la forme de lignes de bus, chaque élément de connexion reliant une pluralité d'éléments de prise de vue, une pluralité d'éléments de mémorisation et un circuit de sortie de signal associé.
Les circuits de sortie de signal sont reliés par exemple à un circuit multiplexeur pour le traitement de ces signaux et la formation, par exemple, d'une image. Selon une réalisation particulière des circuits de sortie de signal, ceux-ci peuvent comporter chacun un échantillonneur-bloqueur comportant un condensateur de réception de signaux sous la forme de charges électriques, provenant de tous les éléments de mémorisation reliés à un même élément de connexion, et un étage à transistor suiveur apte à mesurer et transmettre en sortie le potentiel du condensateur de réception. Les circuits de sortie de signal peuvent également comporter un système anti-éblouissement . Selon un autre" aspect particulier de l'invention, le dispositif de l'invention peut comporter en outre pour chaque élément de connexion un circuit dit d'initialisation, relié audit élément de connexion. Le circuit d'initialisation permet de préparer l'état de charge de l'élément de connexion préalablement à chaque transfert de charge et faciliter ainsi le transfert de charge. Il comporte, par exemple, 99/35820 Q
un condensateur et un transistor, le transistor étant apte à être activé lors d'un cycle d'initialisation pour transférer une charge électrique du condensateur d'initialisation vers l'élément de connexion. L'invention concerne également un procédé de transfert d'une charge électrique d'un premier condensateur vers un deuxième condensateur, par l'intermédiaire d'un élément de connexion électrique à potentiel flottant, constituant un troisième condensateur, et relié au deuxième condensateur par un transistor à effet de champ, dans lequel :
- on applique sur l'élément de connexion électrique une charge d'initialisation pour fixer un potentiel électrique d'initialisation de l'élément de connexion à une valeur sensiblement égale à une tension de seuil du transistor à effet de champ, et supérieure à un potentiel de charge du deuxième condensateur, puis
- on connecte le premier condensateur, porté à un potentiel supérieur au potentiel d'initialisation, à l'élément de connexion pour provoquer un écoulement de charges du premier condensateur vers l'élément de connexion et de l'élément de connexion vers le deuxième condensateur.
Ce procédé peut être mis en oeuvre par un dispositif tel que décrit "ci-dessus notamment pour un transfert de charge entre les éléments de prise de vue et les éléments de mémorisation, soit entre les éléments de mémorisation et le circuit de sortie.
D'autres caractéristiques et avantages de la présente invention ressortiront mieux de la description qui va suivre, en référence aux figures des dessins annexés. Cette description est donnée à titre purement illustratif et non limitatif. 99/35820
Brève description des figures
- Les figures 1 à 4, déjà décrites, sont des représentations schématiques partielles et simplifiées illustrant un principe de fonctionnement de dispositifs connus de prise de vue.
- La figure 5 est une représentation schématique simplifiée d'une réalisation particulière d'une ligne de prise de vue d'un dispositif conforme à l'invention.
- Les figures 6 et 7 sont des représentations schématiques simplifiées illustrant des modes de réalisation particuliers des éléments de prise de vue du dispositif de l'invention. - La figure 8 est une représentation schématique d'ensemble simplifiée d'un dispositif de prise de vue conforme à l'invention.
- Les figures 9A à 9F représentent sous la forme de chronogrammes des signaux commandant le fonctionnement du dispositif de la figure 5.
- La figure 10 représente un élément de connexion conforme à l'invention et indique son fonctionnement, sous la forme de -diagrammes de charge.
- La figure 11 montre, sous la forme de diagrammes de charge, les étapes d'un cycle d'initialisation d'un l'élément de connexion conforme à 1 ' invention.
- La figure 12 représente sous la forme de diagrammes de charge les étapes d'un cycle de transfert de charge, conforme à l'invention.
- La figure 13 indique, sous forme de diagrammes, des signaux de commande du dispositif de 1 ' invention. - La figure 14 représente de façon schématique et simplifiée des séquences de transfert de charges dans un dispositif de prise de vue conforme à 1 ' invention.
Description détaillée de modes de mise en oeuyre de 1 ' invention
La figure 5 montre une ligne de prise de vue 1 d'un dispositif conforme à l'invention. La ligne de prise de vue comporte une pluralité d'éléments de prise de vue 10 capables de transformer un signal lumineux en un signal sous forme de charge électrique. Parmi ces éléments de prise de vue un seul est représenté de façon détaillée sur la figure. La ligne de prise de vue de la figure 1 comporte en outre une pluralité d'éléments de mémorisation 20, dont un seul est représenté de façon détaillée. Le nombre d'éléments de mémoire correspond de préférence au nombre de éléments de prise de vue. La ligne 1 comporte encore un circuit 30, dit d'initialisation, et un circuit 40 de sortie de signal permettant la lecture des éléments de mémorisation.
Le circuit de sortie de -signal 40 est relié à un dispositif multiplexeur de lignes 50 qui n'est pas représenté de façon détaillée sur cette figure et dont le fonctionnement en soi est connu. Le multiplexeur reçoit des signaux provenant d'un ensemble de lignes de prise de vue et permet de gérer ces signaux, par exemple, pour la formation d'une image. Les éléments de prise de vue, les éléments de mémorisation, le circuit d'initialisation et le circuit de sortie de signal évoqués ci-dessus sont reliés entre eux par un élément de connexion à potentiel flottant 9/35820 2
qui se présente, dans la réalisation décrite, sous la forme d'une ligne de bus 2.
Les éléments de prise de vue 10 comportent chacun un transistor à effet de champ 12 dont une borne de canal, par exemple la source, est reliée à la ligne de bus 2 et dont une autre borne de canal, par exemple le drain, est relié à un capteur électrooptique et à une première armature d'un condensateur d'accumulation 16. Le capteur électrooptique est schématisé par un générateur de courant 14 délivrant un courant, noté Iph, qui résulte d'une conversion des photons reçus en un courant électrique. Les charges du courant généré par le générateur de courant 14 sont dirigées et accumulées dans le condensateur d'accumulation 16.
La deuxième armature du condensateur d'accumulation 16 est connectée à une ligne de commande externe recevant un signal noté Fci qui sert au contrôle du transfert de charge. La grille du transistor 12 est adressée par une ligne de commande recevant un signal Faι qui permet de piloter la lecture du condensateur d'accumulation 16, c'est-à-dire le transfert des charges accumulées dans ce transistor vers un élément de mémorisation. Les figures 6 et 7 montrent deux réalisations particulières des éléments de prise de vue. Pour des raisons de simplification des parties de cette figure identiques ou similaires à ceux de la figure 5, portent les mêmes références. Dans les éléments de prise de vue des figures 6 et 7, les composants sont réalisés selon une technologie de type MOS (Metal-Oxyde-Semiconducteur) . 99/35820 - -
Dans le cas de la figure 6, le générateur de courant 14 et le condensateur d'accumulation sont réalisés par une structure MOS dont le silicium sous la grille est mise en régime d'appauvrissement profond. Le volume appauvri joue le rôle de générateur de courant de conversion des photons et le canal d'inversion qui se forme joue le rôle de condensateur d'accumulation 16.
Dans le cas de la figure 6, l'élément de prise de vue comporte la structure MOS décrite ci- dessus et un interrupteur formé par le transistor à effet de champ 12, également du type MOS. Ces composants peuvent être implantés dans un substrat de silicium avec un pas inférieur à 10 μm. L'élément de prise de vue de la figure 6 est particulièrement approprié à la réalisation d'un dispositif de prise de vue fonctionnant dans le spectre visible.
Pour une prise de vue dans le domaine infrarouge, une réalisation de l'élément de prise de vue selon la figure 7 peut être retenu.
Dans le cas de la figure 7, on retrouve le transistor à effet de champ 12 formant interrupteur, un condensateur d'accumulation 16 formé par une structure MOS, mais aussi un élément "de détection 14 associé à la structure MOS (par hybridation) . Un transistor d'adaptation d'impédance 15 relie l'élément de détection 14 au condensateur d'accumulation 16. Ce transistor est piloté par une ligne de commande recevant un signal noté Finj .
Accessoirement, le signal Finj et le transistor d'adaptation d'impédance 15 permettent aussi de 99/35820 14
commander le temps d'intégration du courant fourni par l'élément de détection 14.
L'élément de détection 14, constitue ici le générateur de courant capable de délivrer un courant électrique correspondant à la conversion de l'énergie lumineuse. L'élément de détection est en un matériau semi-conducteur autre que le silicium, tel que par exemple, CdHgTe ou InSb. En effet, un détecteur au silicium est incapable de détecter des photons dont l'énergie est inférieure à la bande interdite du silicium, soit une longueur d'onde de 1 μm.
Sur la figure 7 l'élément de détection 14 est schématisé par une diode. L'élément de détection 14 peut cependant être réalisé par un autre type de détecteur, tel que les photoconducteurs, par exemple.
Par retour à la figure 5, on observe que chaque élément de mémorisation 20 comporte un transistor d'adressage 22, par exemple du type à effet de champ, dont une borne de canal est reliée à la ligne de bus 2 et dont l'autre borne de canal peut être sélectivement reliée, soit à une première armature d'un condensateur de mémoire 26, soit à une source de tension de réinitialisation du bus notée Vi . La connexion sélective du transistor d'adressage 22 au condensateur de mémoire ou à la tension Vi est assurée par des interrupteurs 27e et 27i respectivement.
Les interrupteurs 27e et 27i sont pilotés par des signaux Fe et Fi. Lors d'une opération de lecture ou d'écriture l'interrupteur 27e est fermé pour relier le transistor d'adressage 22 au condensateur de mémoire 26. L'interrupteur 27i est alors ouvert. Lors d'une opération d'initialisation, l'interrupteur 27i est fermé pour relier le transistor d'adressage 22 à la 99/35820 15
tension V_ d'initialisation et l'interrupteur 27e est ouvert .
Il convient de préciser que tous les interrupteurs visibles à la figure 5 peuvent être réalisés soit par des transistors MOS (technologie MOS ou CMOS) soit par des transistors bipolaires
(technologie BICMOS) .
La grille du transistor d'adressage 22 est reliée à une ligne permettant d'appliquer au transistor un signal de commande noté Fmera.
Le circuit 30 d'initialisation de la ligne de bus comporte, pour l'essentiel, un transistor d'initialisation 32 dont une borne de canal est reliée à la ligne de bus 2. L'autre borne de canal du transistor d'initialisation 32 est reliée à une première armature d'un condensateur 36, dit d'initialisation, et à une source de tension notée Vrz, par l'intermédiaire d'un interrupteur commandé 37.
La deuxième armature du condensateur 36 est relié à une ligne recevant un signal de tension Fcr et l'interrupteur 37 est relié à une ligne recevant un signal de commande Fxz.
Enfin, le transistor - d'initialisation 32 présente une grille reliée à une ligne permettant d'y appliquer un signal de commande Faι .
Dans la présente description, pour des raisons de simplification, les lignes de commande et les signaux de commande appliqués à ces lignes sont désignés par les mêmes références. Le circuit de sortie de signal 40 comporte un circuit échantillonneur bloqueur présentant un transistor d'écriture 42. Une première borne de canal, par exemple la source, du transistor d'écriture 42 est 99/35820 - -
reliée à la ligne de bus 2. La deuxième borne de canal est reliée à une première armature d'un condensateur de sortie 46, à un étage suiveur 48, et à une source de tension notée Veb2 par l'intermédiaire d'un interrupteur commandable 47. L'interrupteur 47 est commandé par un signal Febz pour réinitialiser l'état de charge du condensateur 46.
L'étage suiveur 48, construit autour d'un transistor à effet de champ, délivre, sous forme de tension, un signal de lecture de la ligne de prise de vue vers des moyens multiplexeurs 50 et des moyens de traitement d'image. Ces moyens sont connus en soi et ne sont pas décrits de façon détaillée ici.
Le circuit et de sortie de signal 40 comporte en outre un circuit anti-éblouissement . Ce circuit comporte un transistor anti-éblouissement 43 dont une borne de canal est reliée à la ligne de bus 2 et dont l'autre borne de canal est reliée à un potentiel anti- éblouissement Vae. La grille du transistor 43 est polarisée par un signal Fae. Ainsi, lorsque la tension de la ligne de bus augmente de façon excessive, les charges en excès sont dirigées vers le potentiel Vae.
La figure 8 est une - vue d'ensemble d'un dispositif de prise de vue comportant une pluralité de lignes de prise de vue parallèles, du type décrit ci- dessus.
Chaque ligne de prise de vue 1 comporte une ligne de bus 2 reliée à un circuit multiplexeur 50 par un circuit de sortie de signal 40. On distingue une zone de prise de vue repérée avec la référence 3. Dans cette zone sont agencés les éléments de prise de vue 10 de chaque ligne. Ces éléments sont juxtaposés selon un réseau orthogonal de 99/35820 ± η
type matriciel. Dans un tel réseau les éléments de prise de vue sont agencés selon des lignes et des colonnes d'éléments de prise de vue.
Après la zone de prise de vue 3, se trouve une zone de mémoire 4 regroupant les éléments de mémorisation 20.
La référence 5 désigne un ensemble de circuits de commande. Les circuits de commande sont reliés aux éléments de prise de vue, de mémorisation, de même qu'aux circuits d'initialisation ou de sortie de signal, par des liaisons électriques 6. Ces liaisons, représentées schématiquement, permettent de délivrer notamment les signaux de commande des transistors à effet de champ et des interrupteurs mentionnés précédemment.
On peut noter que tous les signaux des éléments de prise de vue agencés selon une même colonne sont acquis simultanément.
A titre d'illustration, la figure 9 indique de façon schématique la forme des principaux signaux de commande .
La référence Δt sur la figure 9 indique le temps de vol.
Pendant chaque temps de vol, les courants des éléments de prise de vue sont intégrés, et sommés pour chaque point d'image. Lorsqu'un point d'image sort de la matrice de détection, l'élément de mémoire dans lequel sont mémorisées les charges correspondant aux courants de détection générés par ce point d'image, doit être lu et échantillonné. Pendant la phase de transfert des signaux (charges) la fonction anti- éblouissement est inhibée. 99/35820 -, o
Le cycle de fonctionnement de prise de vue est décomposé en deux temps : un temps d'intégration Ti du courant photonique Iph des éléments de prise de vue, et un temps de sommation et de sortie noté Tc. Pendant le temps d'intégration, tous les signaux de commande sont au repos. Pendant le temps de sommation et de sortie Tc a lieu l'adressage des éléments de prise de vue et des éléments de mémorisation pour transférer les charges intégrées dans les éléments de prise de vue vers les éléments de mémoire.
Pendant le temps Tc a également lieu l'adressage du circuit de sortie pour lire et émettre en sortie un signal correspondant aux charges accumulées dans un élément de mémorisation associé à un point image qui quitte une ligne de prise de vue.
Pour les dispositifs utilisables en infrarouge le temps d'intégration doit être très inférieur au temps de vol. Ce temps est réglable par la commande de la grille du transistor d'adaptation d'impédance 15, visible sur la figure 7, qui reçoit le signal Finj .
La partie A de la figure 9 indique le signal de commande Fae appliqué au transistor anti-éblouissement 43, visible à la figure 5. Le- signal Fae permet de polariser ce transistor à la limite de l'état de conduction afin de pouvoir "écouler vers le potentiel Vae tout excès de charge qui pourrait être injecté sur la ligne de bus 2 par "débordement" d'un condensateur d'intégration 16, suite à un excès d' éclairement, par exemple. La partie B de la figure 9 indique le signal Fai appliqué au transistor 12 d'un élément de prise de vue 10. 99/35820 19
La partie C de la figure 9 indique le signal Fmem appliqué au transistor 22 d'un élément de mémorisation sommation 20.
La partie D de la figure 9 indique le signal Fae appliqué au transistor de lecture 42 du moyen 40 de lecture et de sortie du signal.
La partie E de la figure 8 indique des commandes d'adressage en lecture ou en écriture des éléments de prise de vue 10, des éléments de mémorisation 20, du circuit d'initialisation 30 ou du circuit de sortie 40.
La partie F de la figure 9 indique la commande du générateur de courant (transistor 14 de la figure 6) ou du transistor d'adaptation d'impédance 15, visible à la figure 7. La prise de vue est effectuée pendant le niveau haut du signal Fιn] .
Avant d'exposer de façon plus précise l'ensemble des signaux de commande du dispositif, il convient d'examiner chacune des étapes d'un cycle de transfert d'une charge par l'intermédiaire d'un élément de connexion à potentiel flottant (ligne de bus) . Ce cycle comprend une phase d'initialisation et une phase de transfert. Il est illustré -sur la figure 10 qui montre sous la forme de diagramme l'état de charge de l'élément de connexion.
L'élément de connexion, c'est-à-dire la ligne de bus 2 dans l'exemple décrit, est représentée schématiquement dans la partie A de la figure 10. La ligne de bus est reliée à un condensateur noté C par l'intermédiaire d'un transistor à effet de champ. Le condensateur C représente par exemple le condensateur de mémoire d'un élément de mémorisation. La source du transistor à effet de champ est reliée à la ligne de bus, et son drain au condensateur C.
A l'échelle des temps propres à la prise de vue la connexion métallique (ligne de bus) est en l'équilibre quasi statique ; elle est équipotentielle. Dans l'utilisation qui est en faite, le potentiel de la ligne de bus est "flottant", c'est-à-dire que la ligne est isolée de toute référence de potentiel. Elle constitue un condensateur, noté Cbus. par rapport à son environnement. Dans ces conditions toute charge qui y est injectée fait varier son potentiel noté Vbus.
Dans un transistor MOS en régime de saturation la tension sur la source, notée Vs, est commandée par la tension de grille notée Vg, et est indépendante de la tension drain. La tension source constitue par rapport à la ligne de bus une barrière de potentiel qui est de l'ordre de Vg-Vth, Vth étant la tension de seuil du transistor. Avant le transfert d'une charge, le canal du transistor MOS isole ainsi la source et le drain.
Le transfert d'une charge électrique est illustré par les parties B, C et'D de la figure 10.
La partie A de la figure 10 correspond à un état d'équilibre. On suppose que le condensateur C présente une charge initiale nulle. On suppose par ailleurs que la ligne de bus 2 a été initialisé à une tension Vbus égale à la tension de source Vs (Vbus=Vs) . La tension de source Vs du transistor constitue une barrière de potentiel qui interdit toute circulation de courant. Le courant traversant le transistor est nul. La charge de la ligne de bus 2 est notée QbuS. La partie C de la figure 10 correspond à une injection de charge. Une charge de signal, notée Qs, en excès par rapport à l'état équilibre, est émise sur la ligne de bus et modifie la tension VbU3. La tension Vbus appliquée à la source du transistor MOS le rend conducteur et provoque un courant IDS vers le condensateur C. Le courant IDs se présente sous la forme d'une impulsion transitoire d'une durée inférieure à la μs . La partie D de la figure 10 correspond à un retour à l'équilibre. La tension de la ligne de bus Vbus redevient égale à la tension de source Vs. Le courant IDS dans le transistor s'est annulé. La charge de signal Qs injectée sur la ligne de bus a été intégralement transférée dans le condensateur C relié au drain du transistor.
Il apparaît que la condition initiale d'équilibre Vbus=Vs est importante pour assurer un transfert de la charge de signal dans de bonnes conditions.
Des défauts d'adaptation entre la ligne de bus et les éléments de prise de vue ou les éléments de mémorisation peuvent altérer le transfert de charges.
En effet, tout déséquilibre initial entre la tension de la ligne de bus et la tension de source du transistor pénalise le transfert de charges. Le déséquilibre est encore amplifié lorsqu'il existe un rapport important entre la capacité électrique du bus Cbus et la capacité C vers laquelle les charges doivent être transférées.
Les déséquilibres des tensions peuvent avoir différentes causes. En particulier, le signal de tension de grille Vg est fourni par des générateurs de tension, pilotés par une horloge, qui sont distincts pour les différents éléments de prise de vue et de mémoire. Ainsi, la tension Vg peut varier d'un élément de prise de vue ou de mémoire à l'autre. De plus, le niveau actif du signal d'application de la tension de grille peut être entaché de bruit.
Par ailleurs, la tension de seuil Vch elle-même change d'un transistor à l'autre. Cette disparité de valeurs induit un bruit, dit spatial, qui est d'autant plus important que la capacité de la ligne de bus Cbus est très supérieure à la capacité d'intégration C vers lequel la charge soit être transférée.
Enfin, la tension de seuil Vth est aussi entachée d'un bruit dit temporel, dont la densité spectrale augmente vers les basses fréquences. Les composants électroniques, et en particulier les transistors MOS, présentent en effet un bruit, dit de basse fréquence, qui correspond à une variation temporelle aléatoire du comportement électrique intrinsèque. Cette variation temporelle est d'autant plus importante que la période considérée pour l'observation du comportement du composant est longue. Pour la qualité du transfert, qui est ici définie en terme de bruit, il est avantageux d'adapter la tension initiale du bus à chaque transistor d'adressage. Cette adaptation a de préférence lieu aussi peu de temps que possible avant le transfert de charge.
Une phase d'initialisation de la ligne de bus est illustrée par la figure 11. Plus précisément, la figure 11 illustre une initialisation de la ligne de bus effectuée pour le transfert ultérieur d'une charge de signal à un élément de mémorisation particulier. Une telle initialisation peut être effectuée individuellement pour chaque élément de mémorisation adressé .
Sur la figure 11, on a représenté des étapes successives de l'initialisation d'une ligne de bus 2 à laquelle sont reliés, d'une part, un condensateur 36 et un transistor à effet de champ 32 d'un circuit d'initialisation et, d'autre part, un condensateur de mémoire 26 et un transistor d'adressage 22 d'un élément de mémorisation. La figure 11 est assortie de diagrammes indiquant l'état de charge et de tension des condensateurs et de la ligne de bus.
Le condensateur 36 du circuit d'initialisation présente une armature reliée à la ligne de bus 2 par l'intermédiaire du transistor à effet de champ 32. La deuxième armature est reliée à un potentiel variable Fcr. Le transistor est piloté par un signal Fai .
Par ailleurs, une armature du condensateur 26 de l'élément de mémorisation est relié à la ligne de bus 2 par le transistor à effet de champ 22. La deuxième armature du condensateur 26 est reliée à un potentiel variable Fcm.
La partie A de la figure 11 représente l'état de la ligne avant 1 ' initialisation . Les références Q36, Qbus et Q26 indiquent respectivement les charges accumulées dans le condensateur du circuit d'initialisation, le condensateur formé par la ligne de bus et le condensateur de l'élément de mémorisation.
Les signaux Fcr et Fmer- sont tels que les transistors 32 et 22 sont bloqués. La partie B de la figure 11 représente l'état de la ligne lors d'une étape de préparation d'un transfert d'initialisation. Les signaux Fcr et Fmem appliqués aux grilles des transistors 32 et 22 sont adaptés au transfert de la charge d'initialisation. On peut noter, en outre, que le transistor à effet de champ 22 est dans le même état que l'état dans lequel il est utilisé lors du transfert d'une charge de signal, cet aspect est abordé ultérieurement, en référence à la figure 12.
La partie C de la figure 11 indique le début d'un transfert de charge d'initialisation Q36 du condensateur 36 du circuit d'initialisation. Le transfert de la charge d'initialisation a lieu par un courant, noté Ii, qui traverse le transistor d'adressage 22 pour être dirigé vers le potentiel V_ .
Il convient de noter que, lors de ce transfert, le condensateur de mémoire 26 est déconnecté du transistor d'adressage 22. Ainsi, la charge Q2β stockée dans ce condensateur n'est pas affectée par le transfert de la charge d'initialisation. Lors du transfert de la charge d'initialisation, le condensateur Cbus formé par la ligne de bus 2 absorbe une charge Qi, et permet d'établir la ligne de bus à un potentiel optimal pour le transfert ultérieur d'une charge de signal à travers le 'transistor d'adressage 22. En se reportant à la figure 5, l'étape de transfert de la charge d'initialisation a lieu alors que les signaux Fe et F_ appliqués aux interrupteurs 27e et 27i sont tels que l'interrupteur 27e reliant le transistor d'adressage 22 de l'élément de mémorisation au condensateur de mémoire 26 est ouvert et l'interrupteur 27i reliant le transistor 22 au potentiel V_ est fermé. On peut noter à ce sujet que le potentiel de surface de l'interrupteur 27i n'influe pas sur la tension de la ligne de bus, car il en est isolé par le canal du transistor d'adressage 22. La partie D de la figure 11 illustre l'état de la ligne de bus à la fin du transfert de la première charge Qi . On observe que le condensateur 36 du circuit d'initialisation est déchargé et que le potentiel de la ligne de bus 2 est égal au potentiel de source Vs du transistor d'adressage.
La partie E de la figure 11 correspond à une dernière étape lors de laquelle le condensateur 36 du circuit d'initialisation est isolé de la ligne de bus par blocage du transistor 32 du circuit d'initialisation. Le condensateur 36 peut alors être rechargé avec une nouvelle charge notée Q36A
Par ailleurs, et en se référant encore au schéma général de la figure 5, les signaux Fe et Fi des interrupteurs 27e et 27i de l'élément de mémorisation sont commutés de façon à isoler le transistor d'adressage 22 du potentiel Vi et pour le relier au condensateur de mémoire 26.
L'interrupteur 27e reliant le transistor d'adressage 22 au condensateur de mémoire 26 est fermé et l'interrupteur 27i est ouvert.
Le signal Fmem appliqué à la grille du transistor d'adressage 22 de l'élément de mémorisation demeure inchangé .
Ainsi toute charge émise à présent sur le bus par un élément de prise de vue est transférée directement dans le condensateur de mémoire 26 de l'élément de mémorisation adressé. La tension du bus, et son état de charge est en effet optimisé pour le transfert d'une charge de signal vers cet élément de mémorisation.
L'initialisation de la ligne de bus peut être de préférence réalisée de l'ordre d'une microseconde ou même moins avant le transfert d'une charge de signal. L'adaptation de la ligne de bus peut ainsi prendre en compte précisément le bruit temporel affectant la tension de seuil du transistor d'adressage. Plus précisément, lorsque le transfert de la charge de signal a lieu à environ 1 μs, après le cycle d'initialisation les bruits dont le temps de corrélation est supérieur à cette durée (bruits de fréquence inférieure à quelques kilohertz) sont éliminés . De plus, comme l'initialisation est réalisée chaque fois avec le transistor d'adressage de l'élément de mémorisation vers lequel une charge de signal doit être dirigée, l'adaptation de la ligne de bus permet également de prendre en compte le bruit spatial fixe, dû en particulier aux dispersions de caractéristiques de tous les transistors d'adressage.
La figure 12 illustre de façon chronologique les étapes d'un cycle de transfert d'une charge de signal sur la ligne de bus entre un élément de prise de vue et un élément de mémorisation par rapport auquel le potentiel de la ligne de bus a été adapté lors du cycle d'initialisation décrit ci-dessus.
On a représenté sur la figure 12 une ligne de bus 2 à laquelle sont reliés, d'une part, un condensateur d'accumulation 16 d'un élément de prise de vue, et d'autre part un condensateur de mémoire 26 d'un élément de mémorisation sélectionné. Les condensateurs d'accumulation 16 et de mémoire 26 sont respectivement reliés à la ligne de bus 2 par l'intermédiaire d'un transistor à effet de champ 12 et par l'intermédiaire d'un transistor d'adressage 22, également du type à effet de champ. Par ailleurs, des potentiels variables (Fci et
Fcm) sont respectivement appliqués aux condensateurs d'accumulation 16 et de mémoire 26, afin d'en contrôler le courant de transfert de charge.
De plus, par analogie avec la figure 11, la figure 12 comporte des diagrammes représentant l'état de charge et de tension des condensateurs d'accumulation 16, et de mémorisation 26, ainsi que la charge de la ligne de bus. Ces charges sont désignées par les références Qι6, Qbus et Q26. La partie A de la figure 12 correspond à une étape d'adressage de l'élément de mémorisation vers lequel une charge de signal Qiβ, accumulée dans le condensateur d'accumulation 16 de l'élément de prise de vue, doit être transférée. L'état de charge de la ligne de bus est tel que sa tension est égale à la tension de seuil du transistor d'adressage de l'élément de mémorisation. Cet état de charge est obtenu suite à un cycle d'initialisation tel que décrit en référence à la figure 11.
On observe à ce sujet que le signal de commande Fmem appliqué au transistor d'adressage 22 est le même que celui qui est appliqué à ce même transistor à la fin du cycle d'initialisation (correspondant aux parties B à E de la figure 11) .
La partie B de la figure 12 correspond à une étape d'adressage d'un élément de prise de vue depuis lequel la charge de signal Q16 doit être émise. Un signal de commande Fai de fermeture est appliqué à la grille du transistor 12 de l'élément de prise de vue afin de le mettre dans un état dans lequel ce transistor peut laisser passer un courant. Le niveau de commande du signal Fal est toutefois ajusté de façon à laisser subsister une barrière de potentiel entre la ligne de bus 2 et le condensateur d'accumulation 16, qui soit suffisante pour interdire la circulation d'un courant de la ligne de bus 2 vers ce condensateur.
La partie C de la figure 12 correspond au transfert de la charge de signal Qι6, proprement dit.
Le potentiel variable FC1 appliqué sur le condensateur d'accumulation est augmenté selon une rampe de tension de telle façon qu'un courant s'établisse entre ce condensateur et la ligne de bus.
Ceci provoque un écoulement de charges du condensateur d'accumulation 16 de l'élément de prise de vue vers le condensateur de mémoire 26 de l'élément de mémorisation par l'intermédiaire de la ligne de bus 2 et des transistors à effet de champ 12 et 22.
La pente de la rampe de tension appliquée au condensateur d'accumulation 16 est ajustée de préférence de façon que le potentiel du bus reste à tout instant dans la gamme dynamique de fonctionnement des transistors. Cette gamme dynamique de fonctionnement est de 0-3, 3V, ou 0-5V pour les transistors à effet de champ de type CMOS (Métal Oxyde Semiconducteur Complémentaire) . Un potentiel excessif de la ligne de bus pendant la phase transitoire du transfert de charges induirait des courants de fuite vers le substrat sur lequel sont réalisés les composants. La charge totale du signal ne serait alors pas conservée lors du transfert .
Ainsi, en contrôlant la rampe de tension appliquée au condensateur d'accumulation, il est possible de réaliser un transfert de charge quasiment sans pertes sur la ligne de bus.
Les pertes par effet Joule sont en effet quasiment négligeables lors du transfert de charges.
La partie D de la figure 12 correspond à la fin du transfert. Lorsque la charge de signal Qι6 est transférée au condensateur de mémoire 26, le signal de commande Fmem appliqué à la grille du transistor d'adressage est tel qu'il provoque le blocage du transistor d'adressage 22 qui ne laisse plus passer de courant. Le condensateur de mémoire 26 se trouve alors isolé de la ligne de bus.
La charge mémorisée dans le condensateur de mémoire 26 est à présent la somme des charges Q26 + Qiβ. L'état de charge de la ligne de bus 2, Qbus. reste inchangé.
Lors d'une dernière étape, représentée sur la partie E de la figure 12, le signal de commande Fal appliqué au transistor 12 de l'élément de prise de vue est tel qu'il provoque le blocage de ce transistor. Les condensateurs de l'élément de prise de vue, de l'élément de mémorisation et la ligne de bus sont alors électriquement isolés. Un nouvel adressage et un nouveau cycle de réinitialisation de la ligne de bus peut commencer. De la même façon, de nouvelles charges correspondant à un signal de prise de vue peuvent être accumulées dans le condensateur 16 de l'élément de prise de vue. Le tableau I ci-après résume les états de commutation des principaux interrupteurs ou transistors lors des différentes phases d'un cycle de prise de vue
(les interrupteurs non mentionnés peuvent occuper un état indifférent) .
Le tableau comporte pour l'essentiel les phases correspondant au cycle d'initialisation de la ligne de bus et au cycle transfert des charges vers un élément de mémorisation. Le tableau indique également des phases correspondant à la sortie d'une charge intégrée dans un élément de prise de vue ou d'une charge mémorisée dans un élément de mémoire.
Pour des raisons de simplification, le tableau ne reprend que les références des composants. Ces références correspondent aux figures 5, 11 et 12.
TABLEAU I
Figure imgf000033_0001
La figure 13 annexée représente la forme des signaux de commande mis en oeuvre lors des opération d'initialisation de ligne de bus, de transfert de charge et de sortie de signal. Plus précisément, la figure 13 indique dans l'ordre les principaux signaux suivants :
- le signal Fai appliqué au transistor d'initialisation 32 (partie A) ,
- le potentiel Fcr appliqué au condensateur d'initialisation 36 (partie B) ,
- le signal Fal appliqué au transistor 12 d'un élément de prise de vue (partie C) ,
- le potentiel Fci appliqué au condensateur d'accumulation 16 (partie D) , - le signal Fmem appliqué au transistor d'adressage 22 (partie E) ,
- le signal Fi appliqué à l'interrupteur 27i (partie F),
- le signal Fe applique à l'interrupteur 27e (partie G) ,
- la tension de la ligne de bus 2 (partie H) , et
- le potentiel Fcm appliqué au condensateur de mémoire 26 (partie I) .
La partie J de la figure 13 indique l'évolution de la charge accumulée dans le condensateur de mémoire
26. Elle varie de la valeur Q26 pendant la phase d'initialisation à une valeur Q26+Qi6 après la phase de transfert.
Le transfert vers le circuit de sortie du signal des charges sommées dans un élément de mémoire
20 ou éventuellement dans le condensateur d'accumulation d'un élément de prise de vue, est réalisé selon un principe identique à celui exposé ci- dessus en référence aux figures 11, 12 et 13.
Le transfert a lieu dans ce cas du condensateur d'accumulation 16 ou du condensateur de mémoire 26 vers le condensateur de sortie 46 visible sur la figure 5. Un signal Faeb permet de contrôler l'état de conduction du transistor de lecture 42 et une tension variable FCeb. appliquée au condensateur Ce, permet d'en contrôler le potentiel. La commande du signal FaeD et de la tension Fceb est effectuée de façon comparable aux signaux Fmem et Fcra, représentés sur la figure 13, lors d'un transfert de charge d'un élément de prise de vue vers l'élément de mémorisation.
La figure 14 permet d'illustrer une séquence de transfert de charge dans un dispositif de prise de vue qui, pour des raisons de clarté, n'est représenté qu'avec quatre éléments de prise de vue, notés Pi, P2, P3, P4, correspondant à une ligne de prise de vue, et quatre éléments de mémorisation notés Ml M2, M3, M4. On considère qu'un élément d'image de référence atteignant les éléments de prise de vue se déplace de façon à être vu successivement par les éléments de prise de vue Pi, P2, P3, puis P4. '
On observe que les charges accumulées dans tous les éléments de prise de vue sont transférées successivement dans les éléments de mémoire associés.
Dans un premier temps, correspondant à la partie A de la figure 14, on considère qu'un élément d'image de référence I est situé devant l'élément de prise de vue Pi. A cet élément d'image I entrant dans la matrice de détection (formé par Pi, P2, P3 et P4) est associé un élément de mémorisation Mi donné. L'adresse de la mémoire Mi associée à cet élément d'image I reste invariante pendant toute la durée de son déplacement devant la ligne de prise de vue.
Les charges intégrées dans les éléments de prise de vue Pi à P4 sont respectivement transférées dans les mémoires Mi à M4. Ainsi, une première charge de signal correspondant à l'élément d'image I est transférée dans la mémoire Mi associée. On note que le contenu de la mémoire Mx a été remis à zéro avant ce transfert de charge. Le contenu de l'élément de mémoire M4 est transféré vers les moyens de sortie de signal 40.
La partie B de la figure 14 correspond à un temps ultérieur où l'élément d'image I s'est déplacé devant l'élément de prise de vue P2. Les charges intégrées dans les éléments de prise de vue Pi à P4 sont à présent transférées respectivement dans les éléments de mémoire M4, M, M2 et M3. Ainsi une deuxième charge de signal correspondant à l'élément d'image I est ajoutée dans la mémoire Mx .
Le contenu de la mémoire M3 est transféré vers les moyens de sortie du signal 40.
Les parties C et D de la- figure 14 montrent des étapes suivantes dans lesquelles l'élément d'image I se situe successivement devant les éléments de prise de vue P3 et P, et lors desquels les charges correspondant à l'élément d'image I sont toujours ajoutées dans M:.
Lorsque l'élément d'image quitte la ligne de prise de vue, l'ensemble des charges accumulées dans la mémoire Mi lors de son passage devant les éléments de prise de vue est transféré vers les moyens de sortie 40. Ce transfert est représenté à la partie D de la figure 14. La mémoire Mi est alors initialisée et prête pour recevoir les charges de signal correspondant à un nouvel élément d'image J atteignant la ligne de prise de vue. Cet élément est représenté sur la partie E de la figure 14. On peut observer que la partie E de la figure 14 correspond à la partie A.
Un transfert selon un schéma identique peut être effectué pour un grand nombre d'éléments d'image.
La sélection des éléments de prise de vue et l'affectation d'une adresse à un élément d'image sont réalisées par des circuits logiques de gestion et par des circuits décodeurs d'adresses.

Claims

REVENDICATIONS
1. Dispositif de prise de vues comportant :
- une pluralité d'éléments (10) de prise de vue, aptes à délivrer des signaux sous la forme de charges électriques,
- au moins un élément (20) de mémorisation apte à recevoir des signaux sous la forme de charges, et
- au moins un circuit (40) de sortie de signal, caractérisé en ce qu'il comporte en outre au moins un élément de connexion (2) , de transfert de charges, à potentiel flottant, constituant un condensateur, et reliant entre eux, un ensemble d'éléments de prise de vue, au moins un élément de mémorisation et au moins un circuit de sortie de signal.
2. Dispositif selon la revendication 1, dans lequel les éléments de prise de vue comportent un générateur (14) apte à délivrer un courant électrique en réponse à la réception de photons, un condensateur d'intégration (16) dudit courant électrique et un transistor (12) reliant ledit condensateur à l'élément de connexion (2) .
3. Dispositif selon la revendication 1, caractérisé en ce que les éléments de prise de vue (10) comportent une structure MOS à appauvrissement.
4. Dispositif selon la revendication 3, caractérisé en ce que la structure MOS est réalisée sur un substrat de silicium.
5. Dispositif selon la revendication 1, caractérisé en ce que le générateur de courant (14) des éléments de prise de vue (10) comporte une photodiode ou un photoconducteur.
6. Dispositif selon la revendication 1, comportant une pluralité d'éléments de connexion métalliques (2) sous la forme de lignes de bus, chaque élément de connexion reliant une pluralité d'éléments de prise de vue (10), une pluralité d'éléments de mémorisation (20) et un moyen de sortie de signal (40) .
7. Dispositif selon la revendication 6, dans lequel le circuit de sortie de signal (40) est relié à un circuit multiplexeur.
8. Dispositif selon la revendication 1, comportant en outre pour chaque élément de connexion un circuit (30) dit d'initialisation, relié audit élément de connexion.
9. Dispositif selon la revendication 8, dans lequel le circuit d'initialisation comporte un condensateur (36) et un transistor (32), le transistor (32) pouvant être activé pour transférer une charge électrique du condensateur d'initialisation vers l'élément de connexion.
10. Dispositif selon la revendication 1, dans lequel chaque circuit de sortie de signal comporte un échantillonneur-bloqueur comportant un condensateur
(46) de réception de signaux sous la forme de charges électriques et un étage à transistor suiveur apte à mesurer et transmettre en sortie le potentiel du condensateur de réception.
11. Dispositif selon la revendication 10, dans lequel chaque circuit de sortie de signal comporte en outre un circuit anti-éblouissement.
12. Procédé de transfert d'une charge électrique d'un premier condensateur vers un deuxième condensateur, par l'intermédiaire d'un élément de connexion électrique à potentiel flottant constituant un troisième condensateur et relié au deuxième condensateur par un transistor à effet de champ, dans lequel :
- on applique sur l'élément de connexion électrique une charge d'initialisation pour fixer un potentiel électrique d'initialisation de l'élément de connexion à une valeur sensiblement égale à une tension de seuil du transistor à effet de champ, et supérieure à un potentiel de charge du deuxième condensateur, puis
- on connecte le premier condensateur, porté à un potentiel supérieur au potentiel d'initialisation, à l'élément de connexion pour provoquer un écoulement de charges du premier condensateur vers l'élément de connexion et de l'élément de connexion vers le deuxième condensateur.
PCT/FR1999/000015 1998-01-08 1999-01-07 Dispositif de prise de vue a transfert de charges sur un element de connexion WO1999035820A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR98/00136 1998-01-08
FR9800136A FR2773430B1 (fr) 1998-01-08 1998-01-08 Dispositif de prise de vue a transfert de charges sur un element de connexion

Publications (1)

Publication Number Publication Date
WO1999035820A1 true WO1999035820A1 (fr) 1999-07-15

Family

ID=9521608

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR1999/000015 WO1999035820A1 (fr) 1998-01-08 1999-01-07 Dispositif de prise de vue a transfert de charges sur un element de connexion

Country Status (2)

Country Link
FR (1) FR2773430B1 (fr)
WO (1) WO1999035820A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2906081B1 (fr) * 2006-09-19 2008-11-28 E2V Semiconductors Soc Par Act Capteur d'image lineaire cmos a fonctionnement de type transfert de charges

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115866A (ja) * 1985-11-15 1987-05-27 Canon Inc 光電変換装置
EP0227133A1 (fr) * 1985-11-25 1987-07-01 B.V. Optische Industrie "De Oude Delft" Equipement de prise d'image pour radiographie numérique
EP0626785A2 (fr) * 1993-05-28 1994-11-30 Canon Kabushiki Kaisha Dispositif de lecture pour capteur d'images à l'état solide
EP0660600A1 (fr) * 1993-12-23 1995-06-28 Thomson-Csf Sommateur de tensions, et mosaique de sommateurs, pour appareil d'imagerie thermique

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62115866A (ja) * 1985-11-15 1987-05-27 Canon Inc 光電変換装置
EP0227133A1 (fr) * 1985-11-25 1987-07-01 B.V. Optische Industrie "De Oude Delft" Equipement de prise d'image pour radiographie numérique
EP0626785A2 (fr) * 1993-05-28 1994-11-30 Canon Kabushiki Kaisha Dispositif de lecture pour capteur d'images à l'état solide
EP0660600A1 (fr) * 1993-12-23 1995-06-28 Thomson-Csf Sommateur de tensions, et mosaique de sommateurs, pour appareil d'imagerie thermique

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 011, no. 329 (E - 552) 27 October 1987 (1987-10-27) *

Also Published As

Publication number Publication date
FR2773430A1 (fr) 1999-07-09
FR2773430B1 (fr) 2000-01-28

Similar Documents

Publication Publication Date Title
EP0237365B1 (fr) Dispositif photosensible
EP3140906B1 (fr) Dispositif haute dynamique pour l'integration d'un courant electrique
EP0367650B1 (fr) Dispositif photosensible du type à amplification du signal au niveau des points photosensibles
EP0749233B1 (fr) Dispositif et procédé de numérisation pour détecteurs photosensibles et procédé de lecture d'une matrice de détecteurs photoniques
EP1265291A1 (fr) Capteur d'image CMOS et procédé permettant d'opérer un capteur d'image CMOS avec une dynamique accrue
EP0028960A1 (fr) Matrice de détection d'un rayonnement électromagnétique et intensificateur d'images radiologiques comportant une telle matrice
EP2064868A1 (fr) Capteur d'image lineaire cmos a fonctionnement de type transfert de charges
EP0331546B1 (fr) Matrice photosensible à deux diodes par point, sans conducteur spécifique de remise à niveau
FR2549328A1 (fr) Dispositif photosensible a l'etat solide
EP0883900B1 (fr) Dispositif et procede de lecture d'une matrice de detecteurs photoniques
EP3487167B1 (fr) Capteur d'images à grande gamme dynamique
CA3089379A1 (fr) Dispositif haute dynamique pour l'integration d'un courant electrique
WO2021043456A1 (fr) Capteur infrarouge a capture instantanee
EP2327160B1 (fr) Compteur analogique et imageur incorporant un tel compteur
EP0354106B1 (fr) Circuit d'élimination du bruit, intégré dans un détecteur d'images à l'état solide
WO1999035820A1 (fr) Dispositif de prise de vue a transfert de charges sur un element de connexion
FR2634947A1 (fr) Matrice photosensible a deux diodes de meme polarite et une capacite par point photosensible
FR2558670A1 (fr) Perfectionnement aux dispositifs photosensibles a l'etat solide
FR2714501A1 (fr) Sommateur de tensions, et mosaïque de sommateurs, pour appareil d'imagerie thermique.
FR2736782A1 (fr) Dispositif et procede de lecture d'une matrice de detecteurs photoniques
FR2942074A1 (fr) Dispositif pour la detection d'un rayonnement electromagnetique, et notamment infrarouge
EP1425903A1 (fr) Procede de commande d'un dispositif photosensible
FR2787960A1 (fr) Detecteur d'image a amplificateurs d'acquisition de donnees integres
EP0021910A1 (fr) Mosaique de détecteurs de rayonnement lue par un dispositif semiconducteur, et système de prise de vues comportant une telle mosaique
EP0275740B1 (fr) Circuit de lecture d'un dispositif photosensible à transfert de ligne, dispositif photosensible à transfert de ligne comportant un tel circuit, et procédé de lecture d'un tel dispositif

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase