[go: up one dir, main page]

TWM623644U - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWM623644U
TWM623644U TW110211524U TW110211524U TWM623644U TW M623644 U TWM623644 U TW M623644U TW 110211524 U TW110211524 U TW 110211524U TW 110211524 U TW110211524 U TW 110211524U TW M623644 U TWM623644 U TW M623644U
Authority
TW
Taiwan
Prior art keywords
layer
gate structure
dielectric layer
semiconductor device
source
Prior art date
Application number
TW110211524U
Other languages
English (en)
Inventor
張哲睿
卜起經
葉順閔
Original Assignee
大陸商聚力成半導體（上海）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商聚力成半導體（上海）有限公司 filed Critical 大陸商聚力成半導體（上海）有限公司
Publication of TWM623644U publication Critical patent/TWM623644U/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

一種半導體裝置包括至少一個主動區、一第一介電層、一閘極結構以及一空氣間隙。主動區包括一III-V族化合物半導體層。第一介電層設置在主動區上。閘極結構設置在主動區上，且閘極結構的至少一部分設置在第一介電層中。空氣間隙設置在第一介電層中，且空氣間隙的至少一部分設置在閘極結構在一水平方向上的兩相對側。

Description

半導體裝置
本創作係關於一種半導體裝置，尤指一種具有空氣間隙的半導體裝置。
III-V族化合物由於其半導體特性而可應用於形成許多種類的積體電路裝置，例如高功率場效電晶體、高頻電晶體或高電子遷移率電晶體(high electron mobility transistor，HEMT)。近年來，氮化鎵(GaN)系列的材料由於擁有較寬能隙與飽和速率高的特點而適合應用於高功率與高頻率產品。氮化鎵系列的半導體裝置由材料本身的壓電效應產生二維電子氣(2DEG)，其電子速度及密度均較高，故可用以增加切換速度。然而，隨著對更高性能的相關半導體裝置的需求，結構設計或/及工藝設計必須不斷改進以改善電晶體的操作表現並滿足產品規格。
本創作之目的之一在於提供一種半導體裝置，將空氣間隙設置在位於主動區上的介電層中，並將閘極結構設置在主動區上且使閘極結構的至少一部分設置在介電層中。空氣間隙的至少一部分設置在閘極結構在水平方向上的兩相對側，藉此改善半導體裝置的操作表現。
本創作之一實施例提供一種半導體裝置。半導體裝置包括至少一個主動區、一第一介電層、一閘極結構以及一空氣間隙。主動區包括一III-V族化合物半導體層。第一介電層設置在主動區上。閘極結構設置在主動區上，且閘極結構的至少一部分設置在第一介電層中。空氣間隙設置在第一介電層中，且空氣間隙的至少一部分設置在閘極結構在一水平方向上的兩相對側。
以下本創作的詳細描述已披露足夠的細節以使本領域的技術人員能夠實踐本創作。以下闡述的實施例應被認為是說明性的而非限制性的。對於本領域的一般技術人員而言顯而易見的是，在不脫離本創作的精神和範圍的情況下，可以進行形式及細節上的各種改變與修改。
在本文中使用術語“在…上”、“在…上方”或/及“在…之上”等的含義應當以最寬方式被解讀，以使得“在…上”不僅表示“直接在”某物上而且還包括在某物上且其間有其他居間特徵或層的含義，並且“在…上方”或“在…之上”不僅表示在某物“上方”或“之上”的含義，而且還可以包括其在某物“上方”或“之上”且其間沒有其他居間特徵或層(即，直接在某物上)的含義。
此外，為了便於描述，可以在本文使用諸如“在…之下”、“在…下方”、“在…下”、“在…之上”、“在…上方”、“在…上”等的空間相對術語來描述如圖式所示的一個元件或特徵與另一個元件或特徵的關係。除了圖式中所示的取向之外，空間相對術語旨在涵蓋設備在使用或操作中的不同取向。該裝置可以以其他方式定向(旋轉90度或處於其他取向)並且同樣可以相應地解釋本文使用的空間相關描述詞。
在本文中使用術語“形成”或“設置”來描述將材料層施加到基底的行為。這些術語旨在描述任何可行的層形成技術，包括但不限於熱生長、濺射、蒸鍍、化學氣相沉積、磊晶生長、電鍍等。
說明書與請求項中所使用的序數例如“第一”、“第二”等用詞，是用以修飾請求項之元件，除非特別說明，其本身並不意含及代表該請求元件有任何之前的序數，也不代表某一請求元件與另一請求元件的順序、或是製造方法上的順序，該些序數的使用僅用來使具有某命名的一請求元件得以和另一具有相同命名的請求元件能作出清楚區分。
用語“蝕刻”在本文中通常用來描述用以圖案化材料的製程，使得在蝕刻完成後的材料的至少一部分能被留下。與此相反的是，當“移除”材料時，基本上所有的材料可在過程中被除去。然而，在一些實施例中，“移除”可被認為是一個廣義的用語而可包括蝕刻。
在本文中對“一個實施例”、“實施例”、“一些實施例”等的引用指示所描述的實施例可以包括特定的特徵、結構或特性，但是每個實施例可能不一定包括該特定的特徵、結構或特性。而且，這樣的短語不一定指相同的實施例。此外，當結合實施例描述特定特徵、結構或特性時，無論是否明確描述，結合其他實施例來實現這樣的特徵、結構或特性都會在相關領域的技術人員的知識範圍內。
請參閱第1圖。第1圖繪示了本創作第一實施例之半導體裝置101的示意圖。如第1圖所示，半導體裝置101包括至少一個主動區AA、一第一介電層(例如第1圖中所示的一介電層42)、一閘極結構GE以及一空氣間隙V。主動區AA包括一III-V族化合物半導體層14。介電層42設置在主動區AA上。閘極結構GE設置在主動區AA上，且閘極結構GE的至少一部分設置在介電層42中。空氣間隙V設置在介電層42中，且空氣間隙V的至少一部分設置在閘極結構GE在一水平方向(例如第1圖中所示的一第二方向D2，但並不以此為限)上的兩相對側。空氣間隙V可與閘極結構GE相鄰設置，用以減少自閘極結構GE或/及閘極結構GE周圍產生的被捕捉電子(trapped electron)或/及散逸電子(detrapped electron)。在半導體裝置101中的一些現象，例如閘極延遲(gate-lag)，可因此獲得改善，而半導體裝置101的操作表現或/及可靠度(reliability)可因此提升。
在一些實施例中，主動區AA可包括一臺地(mesa)結構MS設置在一基底10上，且一緩衝層12可設置在基底10與主動區AA之間，但並不以此為限。基底10可具有一上表面以及在基底10的厚度方向(例如第1圖中所示的一第一方向D1)上與上表面相反的底表面，而緩衝層12、主動區AA、閘極結構GE、介電層42以及空氣間隙V可設置在基底10的上表面的一側。與第一方向D1大體上正交的水平方向(例如第1圖中所示的第二方向D2以及一第三方向D3)可大體上與基底10的上表面或/及底表面平行，但並不以此為限。此外，在本文中所述在垂直方向(例如第一方向D1)上相對較高的位置或/及部件與基底10的上表面之間在第一方向D1上的距離可大於在第一方向D1上相對較低的位置或/及部件與基底10的上表面之間在第一方向D1上的距離，各部件的下部或底部可比此部件的上部或頂部在第一方向D1上更接近基底10的上表面，在某個部件之上的另一部件可被視為在第一方向D1上相對較遠離基底10的上表面，而在某個部件之下的另一部件可被視為在第一方向D1上相對較接近基底10的上表面，但並不以此為限。
在一些實施例中，空氣間隙V可圍繞在介電層42中的閘極結構GE的底部，且空氣間隙V可與在介電層42中的閘極結構GE直接相連。舉例來說，空氣間隙V可在水平方向(例如第二方向D2或/及第三方向D3)上圍繞閘極結構GE的底部，而設置在介電層42中的閘極結構GE的一上部可在水平方向上被介電層42圍繞且直接接觸介電層42。在一些實施例中，閘極結構GE的一部分可設置在介電層42中，閘極結構GE的另一部分可在第一方向D1上設置在介電層42上，而介電層42的一部分可因此在第一方向D1上位於閘極結構GE與空氣間隙V之間，但並不以此為限。介電層42中的空氣間隙V可用以降低位於閘極結構GE周圍的材料的等效介電常數，進而可降低自閘極結構GE或/及閘極結構GE周圍產生的被捕捉電子或/及散逸電子的密度，而半導體裝置101的一些相關問題(例如閘極延遲、電流崩潰等)可因此獲得改善。
在一些實施例中，基底10可包括矽基底、碳化矽(SiC)基底、氮化鎵(gallium nitride，GaN)基底、藍寶石(sapphire)基底或其他適合材料所形成之基底，而緩衝層12可包括用來幫助於基底10上以磊晶成長方式形成III-V族化合物半導體層14的緩衝材料，但並不以此為限。舉例來說，緩衝層12可包括氮化鎵、氮化鋁鎵(aluminum gallium nitride，AlGaN)或其他適合之緩衝材料。在一些實施例中，III-V族化合物半導體層14可當作半導體裝置101中的半導體通道層而可利用氮化鎵、氮化銦鎵(indium gallium nitride，InGaN)或/及其他適合的III-V族化合物半導體材料來形成。在一些實施例中，III-V族化合物半導體層14可為單層或多層的上述III-V族化合物材料，而主動區AA可還包括其他材料層(例如第1圖中所示的阻障層22、阻障層24、阻障層26以及蓋層28)設置在III-V族化合物半導體層14上並在第一方向D1上互相堆疊設置，但並不以此為限。在一些實施例中，阻障層22、阻障層24以及阻障層26可分別包括氮化鋁鎵、氮化鋁(AlN)、氮化鋁銦(aluminum indium nitride，AlInN)或其他適合的III-V族化合物阻障材料，而蓋層28可包括氮化鎵、氮化鋁鎵、氮化鋁或其他適合的材料。舉例來說，阻障層22與阻障層26可為氮化鋁層，而阻障層24可為夾設在此兩個氮化鋁層之間的氮化鋁鎵層，但並不以此為限。此外，可通過調整上述各阻障層的厚度來改變半導體裝置101的電性表現。舉例來說，阻障層22可比阻障層26薄，但並不以此為限。
在一些實施例中，半導體裝置101可還包括一第一源極/汲極電極SE以及一第二源極/汲極電極DE。第一源極/汲極電極SE與第二源極/汲極電極DE可分別設置在閘極結構GE的至少一部分在第二方向D2上的兩相對側。在一些實施例中，第一源極/汲極電極SE可為包括有閘極結構GE的一電晶體的源極，而第二源極/汲極電極DE可為此電晶體的汲極，但並不以此為限。換句話說，第一源極/汲極電極SE與第二源極/汲極電極DE可分別為包括有閘極結構GE的一電晶體的汲極與源極。在一些實施例中，第一源極/汲極電極SE與第二源極/汲極電極DE可在第一方向D1上貫穿主動區AA的一部分。舉例來說，第一源極/汲極電極SE與第二源極/汲極電極DE可在第一方向D1上貫穿蓋層28、阻障層26、阻障層24以及阻障層22，但並不以此為限。此外，空氣間隙V的一部分可在第二方向D2上設置在閘極結構GE與第一源極/汲極電極SE之間，且空氣間隙V的另一部分可在第二方向D2上設置在閘極結構GE與第二源極/汲極電極DE之間。
此外，半導體裝置101可還包括一介電層48、一接觸結構CT1、一接觸結構CT2以及一接觸結構CT3。介電層48可設置在介電層42上且覆蓋設置在介電層42上的閘極結構GE。接觸結構CT1可在第一方向D1上貫穿位於閘極結構GE上的介電層48，用以接觸閘極結構GE並與閘極結構GE電性連接。接觸結構CT2可在第一方向D1上貫穿介電層48以及介電層42的一部分，用以接觸第一源極/汲極電極SE並與第一源極/汲極電極SE電性連接。接觸結構CT3可在第一方向D1上貫穿介電層48以及介電層42的一部分，用以接觸第二源極/汲極電極DE並與第二源極/汲極電極DE電性連接。在一些實施例中，閘極結構GE、第一源極/汲極電極SE以及第二源極/汲極電極DE可分別包括金屬導電材料或其他適合之導電材料。上述之金屬導電材料可包括金(Au)、鎢(W)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉬(Mo)、銅(Cu)、鋁(Al)、鉭(Ta)、鈀(Pd)、鉑(Pt)、上述材料之化合物、複合層或合金，但並不以此為限。介電層42與介電層48可包括氧化矽、氮化矽、氮氧化矽或其他適合的介電材料。接觸結構CT1、接觸結構CT2以及接觸結構CT3可分別包括一導電阻障層(未繪示)以及一金屬層(未繪示)設置在導電阻障層上。上述的導電阻障層可包括鈦、氮化鈦(TiN)、鉭、氮化鉭(TaN)或其他適合的阻障材料，而上述的金屬層可包括鎢、銅、鋁、鈦鋁(TiAl)、鈷鎢磷化物(CoWP)或其他適合的金屬材料。
在一些實施例中，半導體裝置101可還包括一第二介電層(例如第1圖中所示的一圖案化材料層30P)設置在主動區AA的側壁上，且圖案化材料層30P的材料組成可不同於介電層42的材料組成，用以於形成空氣間隙V的製程中提供所需的蝕刻選擇比。舉例來說，圖案化材料層30P可為氧化物介電層而介電層42可為氮化物介電層，且圖案化材料層30P可在形成空氣間隙V的步驟中覆蓋主動區AA的側壁而被用來保護主動區AA。
請參閱第2圖至第13圖以及第1圖。第2圖至第13圖繪示了本創作第一實施例之半導體裝置的製作方法示意圖。在一些實施例中，第1圖可被視為繪示了第13圖之後的狀況示意圖，但並不以此為限。如第1圖所示，半導體裝置101的製作方法可包括下列步驟。提供至少一個主動區AA，且主動區AA包括III-V族化合物半導體層14。介電層42形成在主動區AA上。空氣間隙V形成在介電層42中。閘極結構GE形成在主動區AA上。閘極結構GE的至少一部分形成在介電層42中，且空氣間隙V的至少一部分設置在閘極結構GE在一水平方向(例如第1圖中所示的第二方向D2)上的兩相對側。
進一步說明，本實施例的半導體裝置101的製作方法可包括但並不限於下列步驟。首先，如第2圖所示，至少一個主動區AA可形成在基底10上。在一些實施例中，可在基底10上依序形成互相堆疊的緩衝層12、III-V族化合物半導體層14、阻障層22、阻障層24、阻障層26以及蓋層28。之後，可進行一圖案化製程(例如微影蝕刻製程或其他適合的圖案化方法)，用以圖案化堆疊在基底10上的材料層，而這些材料層可被圖案化而成為一個或多個主動區AA。因此，本實施例的主動區AA可被視為形成在基底10上的臺地(mesa)結構MS，但並不以此為限。在一些實施例中，可視設計需要而以其他製作方法或/及其他不同於上述狀況的材料組成來形成主動區AA。
如第3圖至第8圖所示，上述空氣間隙V的形成方法可包括但並不限於下列步驟。如第3圖所示，可在主動區AA上形成一圖案化光阻層82，且一材料層30可形成在主動區AA與圖案化光阻層82上。材料層30的一部分可在第一方向D1上形成在圖案化光阻層82上，材料層30的一部分可在水平方向上形成在圖案化光阻層82的不同區段之間，而材料層30的一部分可形成在主動區AA的側壁上。如第3圖與第4圖所示，可利用一光阻剝離(stripper)製程移除圖案化光阻層82以及在第一方向D1上形成在圖案化光阻層82上的材料層30的該部分，用以形成圖案化材料層30P。換句話說，圖案化材料層30P可通過一掀離(lift-off)製程形成，且在移除圖案化光阻層82的步驟之後保留在基底10上的材料層30可成為圖案化材料層30P。
材料層30可包括金屬材料、介電材料或可在後續用以形成空氣間隙的製程中提供所需蝕刻選擇比的其他適合材料。在一些實施例中，圖案化材料層30P可包括互相分離的一第一部分P1、一第二部分P2以及一第三部分P3。第一部分P1可在第一方向上設置在主動區AA上，第二部分P2可部分在第一方向D1上設置在主動區AA上且部分在水平方向上設置在主動區AA的側壁上，而第三部分P3可在水平方向上設置在第一部分P1與第二部分P2之間。值得說明的是，形成圖案化材料層30P的方法並不以上述步驟為限而可視設計需要以其他適合的方法形成圖案化材料層30P。此外，圖案化材料層30P的第二部分P2可在移除圖案化光阻層82的步驟中保護主動區AA，特別是當上述的阻障層或/及III-V族化合物半導體層14容易被移除圖案化光阻層82的步驟中所使用的化學用品影響時。
如第5圖所示，可在形成圖案化材料層30P的步驟之後形成介電層42，而介電層42可在第一方向D1上覆蓋主動區AA以及圖案化材料層30P的第一部分P1、第二部分P2與第三部分P3。此外，介電層42的一部分可形成在圖案化材料層30P的第一部分P1與第三部分P3之間，而介電層42的另一部分可形成在圖案化材料層30P的第二部分P2與第三部分P3之間。在介電層42形成之後，可通過移除圖案化材料層30P的第一部分P1而在介電層42中形成上述的空氣間隙。
如第5圖與第6圖所示，可在介電層42上形成一圖案化光阻層84，且可利用圖案化光阻層84當作蝕刻遮罩而進行一蝕刻製程91，用以在介電層42中形成一第一開孔OP1。第一開孔OP1可在第一方向D1上貫穿位於圖案化材料層30P的第一部分P1上的介電層42，用以在移除圖案化材料層30P的第一部分P1的步驟之前暴露出圖案化材料層30P的第一部分P1。在一些實施例中，如第6圖與第7圖所示，可在形成第一開孔OP1之後將圖案化光阻層84移除，且可在介電層42上形成一圖案化光阻層86，而圖案化光阻層86包括在第一方向D1上與第一開孔OP1以及圖案化材料層30P的第一部分P1對應的一第二開孔OP2。在形成圖案化光阻層86的步驟之後，可進行一蝕刻製程92，用以移除圖案化材料層30P的第一部分P1。換句話說，第一開孔OP1以及包括有第二開孔OP2的圖案化光阻層86可在移除圖案化材料層30P的第一部分P1的步驟之前形成。在一些實施例中，第二開孔OP2在第一方向D1上的投影面積可大於第一開孔OP1在第一方向D1上的投影面積，用以在蝕刻製程92中更容易將圖案化材料層30P的第一部分P1移除。
如第7圖與第8圖所示，圖案化材料層30P的第一部分P1可被蝕刻製程92移除而在介電層42中形成空氣間隙V。圖案化材料層30P的材料組成可不同於介電層42的材料組成，藉此在蝕刻製程92中提供所需的蝕刻選擇比，而在圖案化材料層30P的第一部分P1可被蝕刻製程92完全移除且介電層42在蝕刻製程92中的蝕刻損失可盡可能地降低的狀況下可更準確地控制空氣間隙V的形狀與體積。此外，在蝕刻製程92中以及在空氣間隙V形成之後，圖案化材料層30P的第二部分P2與第三部分P3可被介電層42覆蓋。
如第8圖至第10圖所示，在形成空氣間隙V的步驟之後，可形成閘極結構GE。在一些實施例中，閘極結構GE的形成方法可包括但並不限於下列步驟。如第9圖所示，在空氣間隙V形成之後，可形成一導電材料44。導電材料44可部分形成在圖案化光阻層86上、部分形成在介電層42上且部分形成在介電層42中。在一些實施例中，導電材料44可通過濺射製程或其他適合之具有相對較差的填隙(gap-filling)能力的成膜製程形成，藉此在形成閘極結構GE的步驟之後於介電層42中保留空氣間隙V。如第9圖與第10圖所示，可通過一光阻剝離製程將圖案化光阻層86以及位於圖案化光阻層86上的導電材料44一併移除，用以形成閘極結構GE。換句話說，閘極結構GE可通過一掀離製程形成，在移除圖案化光阻層86的步驟之後保留在基底10上的導電材料44可成為閘極結構GE，而圖案化光阻層86可被利用在形成空氣間隙V的步驟中以及形成閘極結構GE的步驟中而達到製程簡化的效果。在一些實施例中，亦可視設計需要而以其他不同於上述製作步驟的製作方法來形成閘極結構GE。
如第11圖至第13圖所示，在形成閘極結構GE的步驟之後可形成第一源極/汲極電極SE與第二源極/汲極電極DE。第一源極/汲極電極SE與第二源極/汲極電極DE的形成方法可包括但並不限於下列步驟。如第11圖所示，可在介電層42與閘極結構GE上形成一圖案化光阻層88，且可利用圖案化光阻層88當作蝕刻遮罩而進行一蝕刻製程，用以形成複數個在第一方向D1上貫穿介電層42、圖案化材料層30P的第三部分P3、蓋層28、阻障層26、阻障層24以及阻障層22的第三開孔OP3。在一些實施例中，圖案化材料層30P的第三部分P3可被形成第三開孔OP3的步驟完全移除，而圖案化材料層30P的第三部分P3可被當作在蝕刻介電層42的步驟與蝕刻蓋層28的步驟之間的蝕刻停止層，藉此達到更準確地控制第三開孔OP3的形狀或/及深度的效果，但並不以此為限。然後，如第12圖所示，在第三開孔OP3形成之後可形成一導電材料46。導電材料46可部分形成在圖案化光阻層88上且部分形成在第三開孔OP3中。如第12圖與第13圖所示，可通過一光阻剝離製程將圖案化光阻層88以及位於圖案化光阻層88上的導電材料46一併移除，用以形成第一源極/汲極電極SE與第二源極/汲極電極DE。換句話說，第一源極/汲極電極SE與第二源極/汲極電極DE可通過一掀離製程形成，而在移除圖案化光阻層88的步驟之後保留在基底10上的導電材料46可成為第一源極/汲極電極SE與第二源極/汲極電極DE。
如第13圖與第1圖所示，在形成第一源極/汲極電極SE與第二源極/汲極電極DE的步驟之後，可形成介電層48、接觸結構CT1、接觸結構CT2以及接觸結構CT3，藉此形成如第1圖中所示的半導體裝置101。在一些實施例中，接觸結構CT1、接觸結構CT2以及接觸結構CT3可通過同一製程一併形成。舉例來說，一導電材料50可分別形成在貫穿位於閘極結構GE上的介電層48的開孔中、形成在貫穿位於第一源極/汲極電極SE上的介電層48與介電層42的開孔中以及形成在貫穿位於第二源極/汲極電極DE上的介電層48與介電層42的開孔中，但並不以此為限。
下文將針對本創作的不同實施例進行說明，且為簡化說明，以下說明主要針對各實施例不同之處進行詳述，而不再對相同之處作重覆贅述。此外，本創作之各實施例中相同之元件係以相同之標號進行標示，以利於各實施例間互相對照。
請參閱第14圖。第14圖繪示了本創作第二實施例之半導體裝置102的示意圖。如第14圖所示，在半導體裝置102中，介電層42可直接覆蓋主動區AA的側壁而無上述第一實施例中的圖案化材料層的第三部分。請參閱第14圖至第16圖。第15圖與第16圖繪示了本創作第二實施例之半導體裝置102的製作方法示意圖。在一些實施例中，第14圖可被視為繪示了第16圖之後的狀況示意圖，但並不以此為限。如第15圖所示，在形成材料層30的步驟之後形成的圖案化光阻層82可覆蓋主動區AA的側壁。如第15圖與第16圖所示，可通過一光阻剝離製程將圖案化光阻層82以及在第一方向D1上形成在圖案化光阻層82上的材料層30的該部分一併移除，用以形成包括有第一部分P1的圖案化材料層30P，且不包括上述第一實施例中所述的圖案化材料層30P的第二部分與第三部分。在本實施例中，材料層30較佳可為導電金屬層，用以進一步提升在形成空氣間隙V的步驟中的蝕刻選擇比，但並不以此為限。值得說明的是，本實施例的圖案化材料層30P亦可視設計需要而應用在本創作的其他實施例中。
請參閱第17圖。第17圖繪示了本創作第三實施例之半導體裝置103的示意圖。如第17圖所示，閘極結構GE可在半導體裝置103的剖視圖中具有一I字形結構，而閘極結構GE可沒有在第一方向D1上設置在介電層42上。請參閱第6圖、第17圖以及第18圖。第18圖繪示了本創作第三實施例之半導體裝置103的製作方法示意圖。在一些實施例中，第17圖可被視為繪示了第18圖之後的狀況示意圖，而第18圖可被視為繪示了第6圖之後的狀況示意圖，但並不以此為限。如第6圖與第18圖所示，閘極結構GE的形成方法可包括下列步驟。第一開孔OP1可通過利用形成在介電層42上的圖案化光阻層84當作蝕刻遮罩的蝕刻製程91形成。之後，圖案化材料層30P的第一部分P1可被移除而形成空氣間隙V，且圖案化光阻層84可在空氣間隙V形成之後保留在介電層42上。然後，在空氣間隙V形成之後可形成導電材料44。導電材料44可部分形成在圖案化光阻層84上且部分形成在介電層42中。之後，可將圖案化光阻層84以及位於圖案化光阻層84上的導電材料44移除而形成閘極結構GE。換句話說，圖案化光阻層84可被利用在形成第一開孔OP1的步驟中、形成空氣間隙V的步驟中以及形成閘極結構GE的步驟中而達到製程簡化的效果，但並不以此為限。
請參閱第8圖、第17圖以及第18圖。在一些實施例中，第17圖可被視為繪示了第18圖之後的狀況示意圖，而第18圖可被視為繪示了第8圖之後的狀況示意圖，但並不以此為限。如第8圖與第18圖所示，在空氣間隙V形成之後可將圖案化光阻層86移除，且可在移除圖案化光阻層86之後在介電層42上形成一圖案化光阻層87。圖案化光阻層87可包括一第四開孔OP4，而第四開孔OP4可在第一方向D1上與第一開孔OP1對應設置。在圖案化光阻層87形成之後可形成導電材料44，而導電材料44可部分形成在圖案化光阻層87上且部分形成在介電層42中。然後，可將圖案化光阻層87以及位在圖案化光阻層87上的導電材料44移除而形成閘極結構GE。
請參閱第19圖。第19圖繪示了本創作第四實施例之半導體裝置104的示意圖。如第19圖所示，半導體裝置104可包括一隔離結構16在多個水平方向上圍繞主動區AA。在一些實施例中，隔離結構16可包括一介電材料且隔離結構16可被視為一介電層設置在主動區AA的側壁上，而隔離結構16的材料組成可不同於介電層42的材料組成。在一些實施例中，隔離結構16可通過對堆疊在基底10上的複數個材料層(例如堆疊在基底10上的III-V族化合物半導體層14、阻障層22、阻障層24、阻障層26以及蓋層28)的一預定區域進行植入製程而形成，且隔離結構16的上表面與主動區AA的上表面可因此大體上共平面，但並不以此為限。
請參閱第20圖與第19圖。在一些實施例中，第19圖可被視為繪示了第20圖之後的狀況示意圖，但並不以此為限。如第20圖與第19圖所示，在於基底10上形成堆疊的緩衝層12、III-V族化合物半導體層14、阻障層22、阻障層24、阻障層26以及蓋層28的步驟之後，可在蓋層28上形成一圖案化光阻層81，且可利用圖案化光阻層81當作遮罩而進行一植入製程90，用以形成隔離結構16以及被隔離結構16圍繞的主動區AA。換句話說，隔離結構16可包括堆疊在基底10上的複數個材料層以及植入製程90中使用的摻雜物，而堆疊在基底10上的複數個材料層的一部分可被摻雜植入製程90中使用的摻雜物而被轉變成一介電層。在一些實施例中，植入製程90中使用的摻雜物可包括正離子，而堆疊在基底10上的複數個材料層的一部分可被正離子轟擊而被轉變成一介電層，但並不以此為限。在形成隔離結構16之後，可將圖案化光阻層81移除並形成上述的介電層42、空氣間隙V、閘極結構GE、第一源極/汲極電極SE、第二源極/汲極電極DE、介電層48以及複數個接觸結構，藉此形成如第19圖中所示的半導體裝置104。值得說明的是，本實施例的隔離結構16或/及其製作方法可視設計需要應用在本創作的其他實施例中。然而，主動區AA可為被隔離結構16圍繞的的區域或上述的臺地結構。換句話說，主動區AA可通過植入製程90形成或者主動區AA可為通過上述第一實施例中所述的圖案化製程而形成的臺地結構，而主動區AA不能同時通過植入製程90以及上述第一實施例中所述的圖案化製程而形成。
請參閱第21圖。第21圖繪示了本創作一實施例之半導體裝置的上視示意圖。請注意，為了簡化圖式，半導體裝置中的部分組成(例如上述的各介電層與各接觸結構)並未繪示在第21圖中。如第21圖所示，在一些實施例中，第一源極/汲極電極SE的延伸方向以及第二源極/汲極電極DE的延伸方向可彼此互相平行，而閘極結構GE以及空氣間隙V可圍繞第一源極/汲極電極SE。舉例來說，第一源極/汲極電極SE與第二源極/汲極電極DE可分別沿第三方向D3延伸，而閘極結構GE以及空氣間隙V可在多個水平方向(例如第二方向D2、第三方向D3以及其他與第一方向D1正交的水平方向)上圍繞第一源極/汲極電極SE。值得說明的是，第21圖中所示的閘極結構GE、空氣間隙V、第一源極/汲極電極SE以及第二源極/汲極電極DE的設置狀況可視設計需要應用在本創作的其他實施例(例如上述的第一實施例、第二實施例、第三實施例或/及第四實施例)中。
請參閱第22圖。第22圖繪示了本創作另一實施例之半導體裝置的上視示意圖。請注意，為了簡化圖式，半導體裝置中的部分組成(例如上述的各介電層與各接觸結構)並未繪示在第22圖中。如第22圖所示，在一些實施例中，空氣間隙V的延伸方向、閘極結構GE的延伸方向、第一源極/汲極電極SE的延伸方向以及第二源極/汲極電極DE的延伸方向可彼此互相平行。舉例來說，空氣間隙V、閘極結構GE、第一源極/汲極電極SE以及第二源極/汲極電極DE可分別沿第三方向D3延伸。此外，複數個閘極結構GE以及對應的複數個空氣間隙V可設置在同一個主動區AA上，且各閘極結構GE以及其對應的空氣間隙V可部分設置在主動區AA之外，但並不以此為限。值得說明的是，第22圖中所示的閘極結構GE、空氣間隙V、第一源極/汲極電極SE以及第二源極/汲極電極DE的設置狀況可視設計需要應用在本創作的其他實施例(例如上述的第一實施例、第二實施例、第三實施例或/及第四實施例)中。
綜上所述，在本創作的半導體裝置以及其製作方法中，設置在與閘極結構相鄰的介電層中的空氣間隙可用以降低位於閘極結構周圍的材料的等效介電常數，進而可降低自閘極結構或/及閘極結構周圍產生的被捕捉電子或/及散逸電子的密度。半導體裝置的一些相關問題(例如閘極延遲、電流崩潰等)可因此獲得改善，且可因此提升半導體裝置的操作表現或/及可靠度。
10:基底 12:緩衝層 14:III-V族化合物半導體層 16:隔離結構 22:阻障層 24:阻障層 26:阻障層 28:蓋層 30:材料層 30P:圖案化材料層 42:介電層 44:導電材料 46:導電材料 48:介電層 50:導電材料 81:圖案化光阻層 82:圖案化光阻層 84:圖案化光阻層 86:圖案化光阻層 87:圖案化光阻層 88:圖案化光阻層 90:植入製程 91:蝕刻製程 92:蝕刻製程 101:半導體裝置 102:半導體裝置 103:半導體裝置 104:半導體裝置 AA:主動區 CT1:接觸結構 CT2:接觸結構 CT3:接觸結構 D1:第一方向 D2:第二方向 D3:第三方向 DE:第二源極/汲極電極 GE:閘極結構 MS:臺地結構 OP1:第一開孔 OP2:第二開孔 OP3:第三開孔 P1:第一部分 P2:第二部分 P3:第三部分 SE:第一源極/汲極電極 V:空氣間隙
第1圖繪示了本創作第一實施例之半導體裝置的示意圖。 第2圖至第13圖繪示了本創作第一實施例之半導體裝置的製作方法示意圖，其中第3圖繪示了第2圖之後的狀況示意圖；第4圖繪示了第3圖之後的狀況示意圖；第5圖繪示了第4圖之後的狀況示意圖；第6圖繪示了第5圖之後的狀況示意圖；第7圖繪示了第6圖之後的狀況示意圖；第8圖繪示了第7圖之後的狀況示意圖；第9圖繪示了第8圖之後的狀況示意圖；第10圖繪示了第9圖之後的狀況示意圖；第11圖繪示了第10圖之後的狀況示意圖；第12圖繪示了第11圖之後的狀況示意圖；第13圖繪示了第12圖之後的狀況示意圖。 第14圖繪示了本創作第二實施例之半導體裝置的示意圖。 第15圖與第16圖繪示了本創作第二實施例之半導體裝置的製作方法示意圖，其中第16圖繪示了第15圖之後的狀況示意圖。 第17圖繪示了本創作第三實施例之半導體裝置的示意圖。 第18圖繪示了本創作第三實施例之半導體裝置的製作方法示意圖。 第19圖繪示了本創作第四實施例之半導體裝置的示意圖。 第20圖繪示了本創作第四實施例之半導體裝置的製作方法示意圖。 第21圖繪示了本創作一實施例之半導體裝置的上視示意圖。 第22圖繪示了本創作另一實施例之半導體裝置的上視示意圖。
10:基底
12:緩衝層
14:III-V族化合物半導體層
22:阻障層
24:阻障層
26:阻障層
28:蓋層
30P:圖案化材料層
42:介電層
44:導電材料
46:導電材料
48:介電層
50:導電材料
101:半導體裝置
AA:主動區
CT1:接觸結構
CT2:接觸結構
CT3:接觸結構
D1:第一方向
D2:第二方向
D3:第三方向
DE:第二源極/汲極電極
GE:閘極結構
MS:臺地結構
OP1:第一開孔
P2:第二部分
SE:第一源極/汲極電極
V:空氣間隙

Claims (10)

  1. 一種半導體裝置，包括： 至少一個主動區，其中該至少一個主動區包括一III-V族化合物半導體層； 一第一介電層，設置在該至少一個主動區上； 一閘極結構，設置在該至少一個主動區上，其中該閘極結構的至少一部分設置在該第一介電層中；以及 一空氣間隙，設置在該第一介電層中，其中該空氣間隙的至少一部分設置在該閘極結構在一水平方向上的兩相對側。
  2. 如請求項1所述之半導體裝置，其中該空氣間隙與在該第一介電層中的該閘極結構直接相連。
  3. 如請求項1所述之半導體裝置，其中該空氣間隙圍繞在該第一介電層中的該閘極結構的底部。
  4. 如請求項1所述之半導體裝置，其中該閘極結構的一部分設置在該第一介電層中，且該閘極結構的另一部分在一垂直方向上設置在該第一介電層上。
  5. 如請求項4所述之半導體裝置，其中該第一介電層的一部分在該垂直方向上位於該閘極結構與該空氣間隙之間。
  6. 如請求項1所述之半導體裝置，還包括： 一第一源極/汲極電極；以及 一第二源極/汲極電極，其中該第一源極/汲極電極與該第二源極/汲極電極分別設置在該閘極結構的至少一部分在該水平方向上的兩相對側。
  7. 如請求項6所述之半導體裝置，其中該空氣間隙的一部分在該水平方向上設置在該閘極結構與該第一源極/汲極電極之間，且該空氣間隙的另一部分在該水平方向上設置在該閘極結構與該第二源極/汲極電極之間。
  8. 如請求項6所述之半導體裝置，其中該閘極結構以及該空氣間隙圍繞該第一源極/汲極電極。
  9. 如請求項6所述之半導體裝置，其中該空氣間隙的延伸方向、該閘極結構的延伸方向、該第一源極/汲極電極的延伸方向以及該第二源極/汲極電極的延伸方向彼此互相平行。
  10. 如請求項1所述之半導體裝置，還包括： 一第二介電層，設置在該至少一個主動區的一側壁上，其中該第二介電層的材料組成不同於該第一介電層的材料組成。
TW110211524U 2021-08-12 2021-09-30 半導體裝置 TWM623644U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/400,123 2021-08-12
US17/400,123 US20230053074A1 (en) 2021-08-12 2021-08-12 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
TWM623644U true TWM623644U (zh) 2022-02-21

Family

ID=80885289

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110211524U TWM623644U (zh) 2021-08-12 2021-09-30 半導體裝置

Country Status (3)

Country Link
US (1) US20230053074A1 (zh)
CN (1) CN216213472U (zh)
TW (1) TWM623644U (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629475B2 (en) * 2017-12-22 2020-04-21 Vanguard International Semiconductor Corporation Semiconductor device with two-part insulation structure within non-active region
TWI725433B (zh) * 2019-05-24 2021-04-21 大陸商聚力成半導體(重慶)有限公司 半導體裝置的製作方法
DE112021003124T5 (de) * 2020-06-04 2023-03-16 Mitsubishi Electric Corporation Halbleitereinheit
US11881506B2 (en) * 2021-07-27 2024-01-23 Globalfoundries U.S. Inc. Gate structures with air gap isolation features

Also Published As

Publication number Publication date
CN216213472U (zh) 2022-04-05
US20230053074A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
TWI735938B (zh) 半導體裝置及其製造方法
CN105938799B (zh) 半导体器件的制造方法和半导体器件
TWI608568B (zh) 半導體元件與其製作方法
US11830941B2 (en) High electron mobility transistor and method of fabricating the same
TW202103268A (zh) 高電子遷移率電晶體及其製作方法
CN103348480A (zh) 用于氮化镓晶体管的离子植入及自行对准栅极结构
CN111199883A (zh) 具有经调整的栅极-源极距离的hemt晶体管及其制造方法
TWI725433B (zh) 半導體裝置的製作方法
WO2024125095A1 (zh) 一种半导体装置及其制造方法
US20150325698A1 (en) Semiconductor device and manufacturing method
CN111312808A (zh) 半导体装置及其制造方法
US20240047451A1 (en) Nitride-based semiconductor ic chip and method for manufacturing the same
US11152364B1 (en) Semiconductor structure and methods for manufacturing the same
TWI775027B (zh) 半導體結構
TW201639180A (zh) 二極體元件及其製造方法
US20240222423A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
CN216213472U (zh) 半导体装置
TW202329461A (zh) 高電子遷移率電晶體及其製作方法
TWI692039B (zh) 半導體裝置的製作方法
CN115810663A (zh) 高电子迁移率晶体管及其制作方法
TWI849920B (zh) 高電子遷移率電晶體及其製造方法
US20240047554A1 (en) Semiconductor device and manufacturing method thereof
TWI719722B (zh) 半導體結構及其形成方法
KR101855808B1 (ko) 방향성 엔지니어링을 이용한 실리콘 소자의 집적 구조 및 그 제조 방법
TW202447962A (zh) 高電子遷移率電晶體及其製造方法