[go: up one dir, main page]

TWM542853U - 散熱片結構及具有散熱片結構之半導體封裝結構 - Google Patents

散熱片結構及具有散熱片結構之半導體封裝結構 Download PDF

Info

Publication number
TWM542853U
TWM542853U TW105217315U TW105217315U TWM542853U TW M542853 U TWM542853 U TW M542853U TW 105217315 U TW105217315 U TW 105217315U TW 105217315 U TW105217315 U TW 105217315U TW M542853 U TWM542853 U TW M542853U
Authority
TW
Taiwan
Prior art keywords
inner ring
ring portion
outer ring
heat sink
height difference
Prior art date
Application number
TW105217315U
Other languages
English (en)
Inventor
邱彬鴻
鍾玉麗
蘇淑玲
林憶慈
Original Assignee
日月光半導體製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日月光半導體製造股份有限公司 filed Critical 日月光半導體製造股份有限公司
Priority to TW105217315U priority Critical patent/TWM542853U/zh
Priority to US15/454,646 priority patent/US10074586B2/en
Publication of TWM542853U publication Critical patent/TWM542853U/zh
Priority to CN201710531555.2A priority patent/CN108074889B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

散熱片結構及具有散熱片結構之半導體封裝結構
本新型係關於一種散熱片結構及半導體封裝結構，特別是一種具有頂部注膠孔之散熱片結構及具有該散熱片結構之半導體封裝結構。
參考圖1，顯示習用BGA半導體封裝結構之剖面示意圖。該習用之BGA半導體封裝結構70包括：一基板71、一半導體晶片72、複數個第一導電元件（例如金線73）、一散熱片74、一封膠75及複數個第二導電元件（例如錫球76）。 該基板71具有一上表面711及一下表面712。該半導體晶片72係貼合黏附於該基板71之上表面711。該等金線73係用以電氣連接該基板71及該半導體晶片72。 該散熱片74包括一散熱片本體741、一支撐部742及一環狀突起743。該散熱片本體741具有一上表面7411，該環狀突起743係位於該上表面7411之外圍，以防止溢膠。該上表面7411係暴露於空氣中，以作為散熱途徑。該支撐部742係由該散熱片本體741向外向下延伸，用以支撐該散熱片本體741，且與該基板上表面711相接觸以形成一容置空間，該容置空間係用以容置該半導體晶片72及該等金線73。 該封膠75係包覆該基板上表面711、該半導體晶片72、該散熱片74及該等金線73。該等錫球76係形成於該基板之下表面712，以供該半導體晶片72藉之與外界裝置電氣連接。 該習用BGA半導體封裝結構70之製造方法如下。首先，提供該基板71。接著，附著該半導體晶片72於該基板71之上表面711。接著，利用複數條金線73電氣連接該半導體晶片72與該基板71，此即打線作業。 接著，附著該散熱片74於該基板71之上表面711，該散熱片74之支撐部742與該基板上表面711相接觸以形成一容置空間，該容置空間係用以容置該半導體晶片72及該等金線73。之後進行注膠步驟，如下所述。 參考圖2，顯示圖1習用BGA半導體封裝結構70之製造方法中注膠步驟之示意圖。首先，提供一上模具（upper metal mold）77及一下模具（lower metal mold）78，其中，該上模具77具有一模穴（cavity）771、一柱塞（plug）772及與該柱塞772相符之柱塞孔（plug hole）773。該下模具78具有一橫向膠道（lateral runner）781及一罐槽（pot）782，該橫向膠道781、模穴771及罐槽782係相連通。接著，將該基板71置於該模穴771中，其中基板71上之注膠孔（mold gate）713係正對該橫向膠道781。 接著，將一封膠錠（resin tablet）79置於該柱塞孔773底部之罐槽（pot）782，再加熱使該封膠錠79溶解成封膠75，再利用該柱塞772加壓後，使該封膠75流經橫向膠道781，而由該注膠孔713進入該模穴771中。 當該封膠75固化後，再形成複數個錫球76於該基板71之下表面712。最後，進行切割步驟，以製得該BGA半導體封裝結構70。 此種習用BGA半導體封裝結構70之製造方法之缺點在於，其封膠75係經由該橫向膠道781及該注膠口713從側邊進入該模穴771中，此種封膠75之橫向流動會對原先直立之金線73產生沖擊，該等金線73會因傾斜而與鄰近金線接觸且產生短路，甚至該等金線73會脫離其與該半導體晶片72或基板71上面之銲墊之結合且產生斷路。尤其，當該封裝結構中包含多個堆疊之半導體晶片時，該加長之金線會使該上述之短路或斷路更容易發生。 因此，有必要提供一創新且富進步性的散熱片結構及半導體封裝結構，以解決上述問題。
本新型係提供一種散熱片結構，該散熱片結構包括一本體部、 一外環側壁及複數個支撐部。該本體部具有一上表面、一下表面、一中心貫孔、一內環部、一外環部及一周邊。該中心貫孔係貫穿該本體部，該內環部及該外環部係從該上表面向上突出，該內環部係鄰近該中心貫孔，且與該中心貫孔之側壁間之間具有一距離。該外環部係鄰近該周邊。該外環側壁係由該本體部之該周邊向外向下延伸。該等支撐部係連接至該外環側壁。每一該等支撐部具有一連接部及一底部，該連接部係由該外環側壁向外延伸，且該連接部係連接該外環側壁及該底部，每一連接部具有至少一貫穿孔。 本新型係提供一種具有散熱片結構之半導體封裝結構，該半導體封裝結構包括一基板、一半導體晶片、一散熱片結構及一封裝體。該基板具有一第一表面及一第二表面。該半導體晶片係附著且電性連接於該基板之該第一表面。該散熱片結構罩蓋於該半導體晶片之上方，且包括一本體部、一外環側壁及複數個支撐部。該本體部具有一上表面、一下表面、一中心貫孔、一內環部、一外環部及一周邊，該中心貫孔係貫穿該本體部，該內環部及該外環部係從該上表面向上突出。該內環部係鄰近該中心貫孔，且與該中心貫孔之側壁之間具有一距離。該外環部係鄰近該周邊。該外環側壁係由該本體部之該周邊向外向下延伸。該等支撐部連接至該外環側壁，每一該等支撐部具有一連接部及一底部。該連接部係由該外環側壁向外延伸，且該連接部係連接該外環側壁及該底部。每一連接部具有至少一貫穿孔。該封裝體位於該基板之該第一表面，且包覆該半導體晶片及部分該散熱片結構。
參考圖3，顯示根據本新型之一實施例的半導體基板結構之俯視示意圖。參考圖4，顯示沿著圖3之線4-4之剖視示意圖。本實施例之散熱片結構1包括一本體部2、一外環側壁3及複數個支撐部4。圖3中例示地描繪出四個支撐部4，但並不以此為限。 該本體部2具有一第一部分201、一第二部分202、一上表面21、一下表面22、一中心貫孔23、一內環部24、一外環部25及一周邊26。該中心貫孔23係貫穿該本體部2。該內環部24及該外環部25係從該上表面21向上突出。該內環部24經設置為鄰近該中心貫孔23，且與該中心貫孔23之側壁231之間具有一第一距離。該內環部24係位於該第一部分201及該第二部分202之間。該外環部25係遠離該中心貫孔23且鄰近該周邊26。該外環部25係位於該第二部分202與該周邊26之間。 該外環側壁3係由該本體部2之該周邊26向外及向下延伸至該等支撐部4。該等支撐部4連接至該外環側壁3，且每一該等支撐部4具有一連接部41及一底部42。該連接部41係自該外環側壁3向外延伸，且分別連接該外環側壁3與該底部42。每一支撐部4具有至少一貫穿孔411。 該外環側壁3具有複數個平坦部31，該平坦部31係垂直該外環側壁3之一半徑，每一支撐部4係位於二個平坦部31之間，且每一支撐部4係位於二個平坦部31之延伸假想面311所相交形成之角落之內。 參考圖5，顯示圖4之散熱片結構1之局部（右半側）放大示意圖。該上表面21包含一第一上表面211（對應該第一部分201）及一第二上表面212（對應該第二部分202）。該第一上表面211係位於該內環部24與該中心貫孔23之側壁231之間。該第二上表面212係位於該內環部24與該外環部25之間。該內環部24之一頂部241與該第一上表面211之高度差H 1不等於該內環部24之該頂部241與該第二上表面212之高度差H 2。亦即，在一實施例中，該第一上表面211與該第二上表面212並未共平面；然而該第一部分201之下表面與該第二部分202之下表面係共平面（即為該下表面22）。 在一實施例中，該內環部24之該頂部241與該第一上表面211之高度差H 1係大於該內環部24之該頂部241與該第二上表面212之高度差。舉例而言，該內環部24之該頂部241與該第一上表面211之高度差H 1係為，但不限定於，約25微米（μm）至約35微米。該內環部24之該頂部241與該第二上表面212之高度差H 2係為，但不限定於，約10微米至約20微米。 在一實施例中，該中心貫孔23之直徑係為，但不限定於，約2公厘（mm）。該內環部24與該中心貫孔23之側壁231之間之第一距離D 1係為，但不限定於，約200微米至約450微米。亦即，該內環部24之內側面242與該中心貫孔23之側壁231並不共平面。該內環部24之寬度W 1係為，但不限定於，約400微米。該內環部24與該外環部25之間之第二距離D 2係為，但不限定於，約7.5公厘至約8.5公厘。該外環部25之寬度W 2係為，但不限定於，約400微米。該外環部25與該周邊26之間之第三距離D 3係為，但不限定於，約150微米至約250微米。 該第一部分201之厚度T 1係小於該第二部分202之厚度T 2。舉例而言，該厚度T 1與該厚度T 2之差係為上述高度差H 1與上述高度差H 2二者之差，例如：約15微米。在一實施例中，該第一部分201之厚度T 1係為，但不限定於，約265微米至約305微米。該第二部分202之厚度T 2係為，但不限定於，約280微米至約320微米。 該周邊26與該支撐部4之底部42之底面之間之第四距離D 4係為，但不限定於，約1.17公厘至約1.21公厘。 如圖5所示，該等支撐部4之底部42係位於一第一平面P 1上，該本體部2之下表面22與一第二平面P 2間具有一第一夾角θ 1，其中該第二平面P 2係為一假想面且與該第一平面P 1平行。在一實施例中，該第一夾角θ 1係為小於5度、小於10度、小於15度或約5度至約15度。換言之，該第二上表面212與一第三平面P 3間具有一第二夾角θ 2，其中該第三平面P 3係為一假想面且與該第一平面P 1平行。在一實施例中，該第二夾角θ 2係為小於5度、小於10度、小於15度或約5度至約15度。該第二夾角θ 2係等於該第一夾角θ 1。 該內環部24與該第二上表面212間具有至少一第一交點C 1，該外環部25與該第二上表面212間具有至少一第二交點C 2。該第一交點C 1與該第二交點C 2間之距離係為上述之第二距離D 2。該第二交點C 2係位於該第三平面P 3上，且第一交點C 1與該第三平面P 3之間具有一高度差H 3。在一實施例中，該高度差H 3係為，但不限定於，約60微米至約90微米。此外，該內環部24之該頂部241與該第二上表面212之高度差H 2不等於該外環部25之一頂部251與該第二上表面212之高度差H 4。該內環部24之該頂部241與該第二上表面212之高度差H 2係小於該外環部25之該頂部251與該第二上表面212之高度差H 4。在一實施例中，該高度差H 4係為，但不限定於，約20微米至約40微米。 如圖5所示之剖面圖觀之，該本體部2（包括該第一部分201及該第二部分202）相對於水平面（即該第一平面P 1及該第二平面P 2）係為傾斜。因此，整體觀之，該本體部2（圖4及圖5）係為一圓錐狀外觀。亦即，該本體部2之該上表面21或該下表面22之最高點係在中心貫孔23位置，而朝向該周邊26則逐漸降低，其最低點為在對應該周邊26之位置。 在圖3、圖4及圖5所示之實施例中，該內環部24及該外環部25之設計可使得在注膠步驟之前，該內環部24及該外環部25可以同時頂抵到注膠模組6之下表面61（如圖10及圖11所示），因此可在注膠過程中防止封裝體53（如圖12所示）流到該第二上表面212，而且可以增加該注膠模組6與該散熱片結構1之接觸面積，以分散開模後壓力的釋放，可防止脫層。此外，該注膠模組6壓住該散熱片結構1時，該第二上表面212係為平面（係即該第一夾角θ 1及該第二夾角θ 2係約為0度），其不會隆起成凸面。因此，在注膠後，如果要再貼附其他散熱結構（例如：鰭式散熱片）時，該其他散熱結構（例如：鰭式散熱片）較易貼附於其上，而不易脫落。此外，該內環部24之該頂部241與該第一上表面211之高度差H 1之設計可以解決內環脫層之問題，如果該高度差H 1過小（例如：小於25微米或20微米），會容易在開模後因瞬間反彈力造成脫層。換言之，該內環部24之內側面242與該第一上表面211所形成之空間必須夠大，才能使得填在此空間的封裝體53（如圖12所示）夠多，才可以抵擋開模後的瞬間反彈力，而可避免脫層。 參考圖6，顯示根據本新型之一實施例的半導體封裝結構5之剖視示意圖。參考圖7，顯示圖6之半導體封裝結構5之局部（右半側）放大示意圖。該半導體封裝結構5包括一基板51、一半導體晶片52、該散熱片結構1及一封裝體53。該基板51具有一第一表面511及一第二表面512。該半導體晶片52附著且電性連接於該基板51之該第一表面511。在本實施例中，該半導體晶片52係黏附於該基板51之該第一表面511，且利用複數條導線54（例如：金線）以電性連接於該基板51之該第一表面511。 該散熱片結構1罩蓋於該半導體晶片52之上方。該散熱片結構1係與上述圖3至圖5所述之該散熱片結構1相同。該散熱片結構1之本體部2、該外環側壁3及該等支撐部4與該基板51之該第一表面511所形成之容置空間可用以容置該半導體晶片52及該等導線54。 由於在注膠步驟之前，該內環部24及該外環部25可以同時頂抵到注膠模組6之下表面61（如圖10及圖11所示），因此在注膠後，如圖6及圖7所示，該內環部24之該頂部241與該外環部25之該頂部251係共平面（實質上位於同一水平高度），即同時位於圖7之第四平面P 4上。該第四平面P 4係為一假想面，且與該基板51之該第一表面511實質上平行。再者，該本體部2之該下表面22與該基板51之該第一表面511實質上平行，且該第二上表面212亦與該基板51之該第一表面511實質上平行。此時，該第二上表面212係為平面，其與該第四平面P 4平行，而不會隆起成凸面。此外，該等支撐部4之底部42係附著（例如：黏著）於該基板51之該第一表面511。 在另一實施例中，該本體部2之該第二上表面212係呈現一略微上凸形狀，該上凸形狀之頂端之水平高度未高於該內環部24之該頂部241之水平高度或該外環部25之該頂部251之水平高度。亦即，該上凸形狀之頂端並不會突出於該第四平面P 4。 該封裝體53（例如：封膠）位於該基板51之該第一表面511，且包覆該半導體晶片52、該等導線54及部分該散熱片結構1。部分該封裝體53位於該支撐部4之貫穿孔411中，且部分該封裝體53位於該中心貫孔23中且更覆蓋該第一上表面211及更接觸該內環部24之內側面242。亦即，部分該封裝體53位於該內環部24之內側面242與該第一上表面211所形成之空間中。因此，該封裝體53包覆該散熱片結構1之該外環側壁3、該等支撐部4、該本體部2之該下表面22及該周邊26。 要注意的是，在一實施例中，該封裝體53並不會延伸至該第二上表面212，亦即，該內環部24與該外環部25之間沒有任何封裝體53，因此，整個該第二上表面212可以顯露出，而保有良好的外觀。然而，在另一實施例中，該封裝體53所含的樹脂（Resin）可能會溢出一部分至該第二上表面212，但是該封裝體53所含的填充粒子（Fillers）則不會溢出至該第二上表面212。 參考圖8至圖12，顯示根據本新型之一實施例的具有散熱片結構之半導體封裝結構之製造方法。參考圖8，提供一基板51。該基板51具有一第一表面511及一第二表面512。接著，附著一半導體晶片52於該基板51之第一表面511。接著，電性連接該半導體晶片52至該基板51。在本實施例中，在本實施例中，該半導體晶片52係黏附於於該基板51之該第一表面511，且利用複數條導線54（例如：金線）以電性連接於該基板51之該第一表面511。 參考圖9，提供一散熱片結構1以罩蓋該半導體晶片52之上方。該散熱片結構1係與上述圖3至圖5所述之該散熱片結構1相同。該散熱片結構1之本體部2、該外環側壁3及該等支撐部4與該基板51之該第一表面511所形成之容置空間可用以容置該半導體晶片52及該等導線54。此外，該等支撐部4之底部42係附著（例如：黏著）於該基板51之該第一表面511。 參考圖10及圖11，圖11係為圖10之局部放大示意圖。提供一注膠模組6，該注膠模組6具有一下表面61、一注膠通道60、一注膠口62及一模穴64。該模穴64係由該注膠模組6之該下表面61所定義。該注膠通道60係由該注膠口62所定義，且連通該模穴64。 接著，將該注膠模組6朝向該基板51移動，使得該散熱片結構1係容納於該模穴64中。此時，該散熱片結構1之該內環部24之該頂部241及該外環部25之該頂部251頂抵該模穴64之一頂面（即該注膠模組6之該下表面61），且該注膠口62係對應該本體部2之中心貫孔23。 在本實施例中，該模穴64之該頂面係為一平坦表面，且該模穴64之該頂面與該基板51之該第一表面511實質上平行。該模穴64之該頂面先頂抵該內環部24之該頂部241後，再頂抵該外環部25之該頂部251，使該內環部24之該頂部241與該外環部25之該頂部251係實質上位於同一水平高度。 由於該內環部24及該外環部25可以同時頂抵到注膠模組6之下表面61，因此，該內環部24之該頂部241與該外環部25之該頂部251係共平面（實質上位於同一水平高度）。因此可在後續注膠過程中防止封裝體53（如圖12所示）流到該第二上表面212，而且可以增加該注膠模組6與該散熱片結構1之接觸面積，以分散開模後壓力的釋放，可防止脫層。 再者，該本體部2之該下表面22與該基板51之該第一表面511實質上平行，且該第二上表面212亦與該基板51之該第一表面511實質上平行。此時，該第二上表面212係為平面，而不會隆起成凸面。因此，在注膠後，如果要再貼附其他散熱結構（例如：鰭式散熱片）時，該其他散熱結構（例如：鰭式散熱片）較易貼附於其上，而不易脫落。 然而，在另一實施例中，該本體部2之該第二上表面212係呈現一略微上凸形狀，該上凸形狀之頂端之水平高度未高於該內環部24之該頂部241之水平高度或該外環部25之該頂部251之水平高度。 如圖11所示，該注膠口62係延伸而位於該本體部2之中心貫孔23內。該注膠口62具有一側壁621，其未接觸該內環部24之內側面242。而且該注膠口62之該側壁621與該內環部24之該內側面242間之距離係大於該內環部24與該中心貫孔23之側壁231之間之第一距離D 1。如此，除了可以避免該注膠口62因壓到該散熱片結構1而受損之外，更可在後續注膠過程中，部分該封裝體53（圖12）可以流至位於該內環部24之內側面242、該第一上表面211、該注膠口62之該側壁621及該注膠模組6之該下表面61所形成之空間中。 參考圖12，自該注膠口62之注膠通道60注入一封裝體53至該模穴64中，使得該封裝體53位於該基板51之該第一表面511，且包覆該半導體晶片52、該等導線54及部分該散熱片結構1，以形成如圖6及圖7所示之半導體封裝結構5。可以理解的是，該注膠口62係延伸而位於該本體部2之中心貫孔23內，亦即，其係為中心型（Center Gate）之上注膠型注膠方式，藉此，可有效降低該半導體晶片52上之導線54在進行注膠時所受之衝擊，進而避免該等導線54因傾倒而短路或斷路以達到提升該半導體封裝結構5良率之功效。 在本實施例中，該封裝體53被注入於該散熱片結構1內部，並通過該支撐部4之貫穿孔411，進而包覆該散熱片結構1之該外環側壁3、該等支撐部4、該本體部2之上表面21，且露出該本體部2之第二上表面212。 此時，部分該封裝體53可以流至位於該內環部24之內側面242、該第一上表面211、該注膠口62之該側壁621及該注膠模組6之該下表面61所形成之空間中。此外，在一實施例中，由於該內環部24與該外環部25之阻擋，該封裝體53並不會流至該第二上表面212，因此，整個該第二上表面212可以顯露出，而保有良好的外觀。然而，在另一實施例中，該封裝體53所含的樹脂（Resin）可能會溢出一部分至該第二上表面212，但是該封裝體53所含的填充粒子（Fillers）則不會溢出至該第二上表面212。 接著，當該封裝體53固化後，該注膠模組6向上移動遠離該基板51，以進行脫膜或開模，而形成圖6及圖7所示之半導體封裝結構5。 在本實施例中，由於該內環部24及該外環部25同時頂抵到注膠模組6之下表面，而可以增加該注膠模組6與該散熱片結構1之接觸面積，藉此，在脫膜時可以分散壓力的釋放，而可防止脫層。此外，部分該封裝體53位於該內環部24之內側面242、該第一上表面211、該注膠口62之該側壁621及該注膠模組6之該下表面61所形成之空間中，藉此，可以抵擋開模後的瞬間反彈力，而可避免脫層。換言之，該內環部24之該頂部241與該第一上表面211之高度差H 1之設計可以解決內環脫層之問題，如果該高度差H 1過小（例如：小於25微米或20微米），會容易在開模後因瞬間反彈力造成脫層。亦即，該內環部24之內側面242與該第一上表面211所形成之空間必須夠大，才能使得填在此空間的封裝體53夠多，才可以抵擋開模後的瞬間反彈力，而可避免脫層。 上述實施例僅為說明本新型之原理及其功效，並非限制本新型，因此習於此技術之人士對上述實施例進行修改及變化仍不脫本新型之精神。本新型之權利範圍應如後述之申請專利範圍所列。
H1‧‧‧高度差
H2‧‧‧高度差
H3‧‧‧高度差
H4‧‧‧高度差
C1‧‧‧第一交點
C2‧‧‧第二交點
θ1‧‧‧第一夾角
θ2‧‧‧第二夾角
D1‧‧‧第一距離
D2‧‧‧第二距離
D3‧‧‧第三距離
D4‧‧‧第四距離
P1‧‧‧第一平面
P2‧‧‧第二平面
P3‧‧‧第三平面
P4‧‧‧第四平面
W1‧‧‧寬度
W2‧‧‧寬度
T1‧‧‧厚度
T2‧‧‧厚度
1‧‧‧散熱片結構
2‧‧‧本體部
3‧‧‧外環側壁
4‧‧‧支撐部
5‧‧‧半導體封裝結構
6‧‧‧注膠模組
21‧‧‧上表面
22‧‧‧下表面
23‧‧‧中心貫孔
24‧‧‧內環部
25‧‧‧外環部
26‧‧‧周邊
31‧‧‧平坦部
41‧‧‧連接部
42‧‧‧底部
51‧‧‧基板
52‧‧‧半導體晶片
53‧‧‧封裝體
54‧‧‧導線
60‧‧‧注膠通道
61‧‧‧注膠模組之下表面
62‧‧‧注膠口
64‧‧‧模穴
70‧‧‧習用之BGA半導體封裝結構
71‧‧‧基板
72‧‧‧半導體晶片
73‧‧‧金線
74‧‧‧散熱片
75‧‧‧封膠
76‧‧‧錫球
77‧‧‧上模具
78‧‧‧下模具
79‧‧‧封膠錠
201‧‧‧第一部分
202‧‧‧第二部分
211‧‧‧第一上表面
212‧‧‧第二上表面
231‧‧‧側壁
241‧‧‧頂部
242‧‧‧該內環部之內側面
251‧‧‧頂部
311‧‧‧延伸假想面
411‧‧‧貫穿孔
511‧‧‧第一表面
512‧‧‧第二表面
711‧‧‧上表面
712‧‧‧下表面
713‧‧‧注膠孔
741‧‧‧散熱片本體
742‧‧‧支撐部
743‧‧‧環狀突起
771‧‧‧模穴
772‧‧‧柱塞
773‧‧‧柱塞孔
781‧‧‧橫向膠道
782‧‧‧罐槽
7411‧‧‧上表面
圖1顯示習用BGA半導體封裝結構之剖面示意圖。 圖2顯示圖1習用BGA半導體封裝結構之製造方法中注膠步驟之示意圖。 圖3顯示根據本新型之一實施例的半導體基板結構之俯視示意圖。 圖4顯示沿著圖3之線4-4之剖視示意圖。 圖5顯示圖4之散熱片結構之局部放大示意圖。 圖6顯示根據本新型之一實施例的半導體封裝結構之剖視示意圖。 圖7顯示圖6之半導體封裝結構之局部放大示意圖。 圖8至圖12顯示根據本新型之一實施例的具有散熱片結構之半導體封裝結構之製造方法。
1‧‧‧散熱片結構
2‧‧‧本體部
3‧‧‧外環側壁
4‧‧‧支撐部
21‧‧‧上表面
23‧‧‧中心貫孔
24‧‧‧內環部
25‧‧‧外環部
26‧‧‧周邊
31‧‧‧平坦部
41‧‧‧連接部
42‧‧‧底部
211‧‧‧第一上表面
212‧‧‧第二上表面
311‧‧‧延伸假想面
411‧‧‧貫穿孔

Claims (32)

  1. 一種散熱片結構，包括：一本體部，具有一上表面、一下表面、一中心貫孔、一內環部、一外環部及一周邊，該中心貫孔係貫穿該本體部，該內環部及該外環部係從該上表面向上突出，該內環部係鄰近該中心貫孔，且與該中心貫孔之側壁間之間具有一距離，該外環部係鄰近該周邊；一外環側壁，係由該本體部之該周邊向外向下延伸；及複數個支撐部，連接至該外環側壁，每一該等支撐部具有一連接部及一底部，該連接部係由該外環側壁向外延伸，且該連接部係連接該外環側壁及該底部，每一連接部具有至少一貫穿孔。
  2. 如申請專利範圍第1項所述之散熱片結構，其中該距離係為200微米至450微米。
  3. 如申請專利範圍第1項所述之散熱片結構，其中該上表面包含一第一上表面及一第二上表面，該第一上表面係位於該內環部與該中心貫孔之側壁之間，該第二上表面係位於該內環部與該外環部之間，該內環部之一頂部與該第一上表面之高度差不等於該內環部之該頂部與該第二上表面之高度差。
  4. 如申請專利範圍第3項所述之散熱片結構，其中該內環部之該頂部與該第一上表面之高度差係大於該內環部之該頂部與該第二上表面之高度 差。
  5. 如申請專利範圍第3項所述之散熱片結構，其中該內環部之該頂部與該第一上表面之高度差係為25微米至35微米。
  6. 如申請專利範圍第3項所述之散熱片結構，其中該內環部之該頂部與該第二上表面之高度差係為10微米至20微米。
  7. 如申請專利範圍第1項所述之散熱片結構，其中該等支撐部之底部係位於一第一平面上，該本體部之下表面與一第二平面間具有一夾角，其中該第二平面係為一假想面且與該第一平面平行。
  8. 如申請專利範圍第7項所述之散熱片結構，其中該夾角係為5度至15度。
  9. 如申請專利範圍第3項所述之散熱片結構，其中該等支撐部之底部係位於一第一平面上，該第二上表面與一第三平面間具有一夾角，其中該第三平面係為一假想面且與該第一平面平行。
  10. 如申請專利範圍第9項所述之散熱片結構，其中該夾角係為5度至15度。
  11. 如申請專利範圍第9項所述之散熱片結構，其中該內環部與該第二上表面間具有至少一第一交點，該外環部與該第二上表面間具有至少一第二交點，其中該至少一第二交點係位於該第三平面，且該至少一第一交點與該第三平面之間具有一高度差。
  12. 如申請專利範圍第11項所述之散熱片結構，其中該高度差係為60微米至90微米。
  13. 如申請專利範圍第3項所述之散熱片結構，其中該內環部之該頂部與該第二上表面之高度差不等於該外環部之一頂部與該第二上表面之高度差。
  14. 如申請專利範圍第13項所述之散熱片結構，其中該內環部之該頂部與該第二上表面之高度差係小於該外環部之該頂部與該第二上表面之高度差。
  15. 如申請專利範圍第3項所述之散熱片結構，其中該外環部之一頂部與該第二上表面之高度差係為約20微米至約40微米。
  16. 如申請專利範圍第1項所述之散熱片結構，其中該本體部係為一圓錐狀外觀。
  17. 如申請專利範圍第1項所述之散熱片結構，其中該外環側壁具有複數 個平坦部，該平坦部係垂直該外環側壁之一半徑，每一支撐部係位於二個平坦部之間，且每一支撐部係位於二個平坦部之延伸假想面所相交形成之角落之內。
  18. 一種具有散熱片結構之半導體封裝結構，包括：一基板，具有一第一表面及一第二表面；一半導體晶片，附著且電性連接於該基板之該第一表面；一散熱片結構，其罩蓋於該半導體晶片之上方，該散熱片結構包括：一本體部，具有一上表面、一下表面、一中心貫孔、一內環部、一外環部及一周邊，該中心貫孔係貫穿該本體部，該內環部及該外環部係從該上表面向上突出，該內環部係鄰近該中心貫孔，且與該中心貫孔之側壁間之間具有一距離，該外環部係鄰近該周邊；一外環側壁，係由該本體部之該周邊向外向下延伸；及複數個支撐部，連接至該外環側壁，每一該等支撐部具有一連接部及一底部，該連接部係由該外環側壁向外延伸，且該連接部係連接該外環側壁及該底部，每一連接部具有至少一貫穿孔；及一封裝體，位於該基板之該第一表面，且包覆該半導體晶片及部分該散熱片結構。
  19. 如申請專利範圍第18項所述之半導體封裝結構，其中該內環部之一頂部與該外環部之一頂部係實質上位於同一水平高度。
  20. 如申請專利範圍第18項所述之半導體封裝結構，其中該內環部之一頂部與該外環部之一頂部係位於一第四平面上，該第四平面係為一假想面且與該基板之該第一表面實質上平行。
  21. 如申請專利範圍第18項所述之半導體封裝結構，其中該上表面包含一第一上表面及一第二上表面，該第一上表面係位於該內環部與該中心貫孔之側壁之間，該第二上表面係位於該內環部與該外環部之間，該內環部之一頂部與該第一上表面之高度差不等於該內環部之該頂部與該第二上表面之高度差。
  22. 如申請專利範圍第21項所述之半導體封裝結構，其中該封裝體包覆該散熱片結構之該外環側壁、該等支撐部、該本體部之該下表面，且露出該本體部之該第二上表面。
  23. 如申請專利範圍第18項所述之半導體封裝結構，其中該距離係為200微米至450微米。
  24. 如申請專利範圍第21項所述之半導體封裝結構，其中該內環部之該頂部與該第一上表面之高度差係大於該內環部之該頂部與該第二上表面之高度差。
  25. 如申請專利範圍第21項所述之半導體封裝結構，其中該內環部之該頂 部與該第一上表面之高度差係為25微米至35微米。
  26. 如申請專利範圍第21項所述之半導體封裝結構，其中該內環部之該頂部與該第二上表面之高度差係為10微米至20微米。
  27. 如申請專利範圍第18項所述之半導體封裝結構，其中該本體部之該下表面與該基板之該第一表面實質上平行。
  28. 如申請專利範圍第21項所述之半導體封裝結構，其中該第二上表面與該基板之該第一表面實質上平行。
  29. 如申請專利範圍第21項所述之半導體封裝結構，其中該內環部之該頂部與該第二上表面之高度差不等於該外環部之一頂部與該第二上表面之高度差。
  30. 如申請專利範圍第29項所述之半導體封裝結構，其中該內環部之該頂部與該第二上表面之高度差係小於該外環部之該頂部與該第二上表面之高度差。
  31. 如申請專利範圍第29項所述之半導體封裝結構，其中該外環部之一頂部與該第二上表面之高度差係為20微米至40微米。
  32. 如申請專利範圍第21項所述之半導體封裝結構，其中該本體部之該第 二上表面係呈現一上凸形狀，該上凸形狀之頂端之水平高度未高於該內環部之該頂部之水平高度。
TW105217315U 2016-11-14 2016-11-14 散熱片結構及具有散熱片結構之半導體封裝結構 TWM542853U (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW105217315U TWM542853U (zh) 2016-11-14 2016-11-14 散熱片結構及具有散熱片結構之半導體封裝結構
US15/454,646 US10074586B2 (en) 2016-11-14 2017-03-09 Thermal dissipation device and semiconductor package device including the same
CN201710531555.2A CN108074889B (zh) 2016-11-14 2017-07-03 热耗散装置和包含其的半导体封装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105217315U TWM542853U (zh) 2016-11-14 2016-11-14 散熱片結構及具有散熱片結構之半導體封裝結構

Publications (1)

Publication Number Publication Date
TWM542853U true TWM542853U (zh) 2017-06-01

Family

ID=59690048

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105217315U TWM542853U (zh) 2016-11-14 2016-11-14 散熱片結構及具有散熱片結構之半導體封裝結構

Country Status (3)

Country Link
US (1) US10074586B2 (zh)
CN (1) CN108074889B (zh)
TW (1) TWM542853U (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW452196U (en) 2000-08-17 2001-08-21 Walsin Advanced Electronics Improved structure of heat sink having integrated circuit device of plastic ball grid array type
JP3611548B2 (ja) * 2002-02-20 2005-01-19 Ｔｄｋ株式会社 スイッチング電源とその製造方法
US20040032021A1 (en) 2002-08-16 2004-02-19 Wen-Lo Shieh Structure of a heat dissipation fin
US6775140B2 (en) * 2002-10-21 2004-08-10 St Assembly Test Services Ltd. Heat spreaders, heat spreader packages, and fabrication methods for use with flip chip semiconductor devices
US20070200225A1 (en) 2006-02-28 2007-08-30 Ruzaini Ibrahim Heat sink for semiconductor package
TWI321350B (en) * 2006-04-18 2010-03-01 Advanced Semiconductor Eng Heatsink and heatsink positioning system
CN201122590Y (zh) * 2007-11-05 2008-09-24 王忠诚 具散热件的电子装置
US8058667B2 (en) * 2009-03-10 2011-11-15 Nepes Led Corporation Leadframe package for light emitting diode device
KR101022906B1 (ko) * 2009-07-20 2011-03-16 삼성전기주식회사 전력반도체 모듈 및 그 제조방법
CN104716113B (zh) * 2013-12-13 2017-10-10 华为技术有限公司 散热器及散热系统

Also Published As

Publication number Publication date
CN108074889A (zh) 2018-05-25
CN108074889B (zh) 2020-03-20
US10074586B2 (en) 2018-09-11
US20180138105A1 (en) 2018-05-17

Similar Documents

Publication Publication Date Title
TWI667756B (zh) 具有高效率熱路徑及模製底部填充之堆置半導體晶粒組件
US6177724B1 (en) Semiconductor device
CN110828447B (zh) 半导体封装件及其制造方法
US20190067258A1 (en) Semiconductor package and method of fabricating the same
KR101548051B1 (ko) 단차를 형성하는 몰딩재를 갖는 패키지
US20150014840A1 (en) Semiconductor device and method of manufacturing the same
US20160163683A1 (en) POP Structures with Dams Encircling Air Gaps and Methods for Forming the Same
CN107112290A (zh) 用于局部化底充胶的器件和方法
US20050104195A1 (en) Heat spreader and semiconductor device package having the same
KR20200145267A (ko) 반도체 패키지
CN104979300A (zh) 芯片封装结构及其制作方法
JP2004079996A (ja) 半導体のパッケージ部材中の排熱シートのにかわ溢れを防ぐ排熱シート構造
CN203118928U (zh) 封装结构
TWM542853U (zh) 散熱片結構及具有散熱片結構之半導體封裝結構
US6737735B2 (en) Semiconductor device wiring lead frame having resin flow control plates
TW201813480A (zh) 具有擋止件的封裝基板及感測器封裝結構
CN104377181B (zh) 半导体封装件及其制造方法
CN103515333A (zh) 半导体封装结构
TWM455256U (zh) 封裝結構
US11842983B2 (en) Semiconductor structure
TWI710123B (zh) 感測裝置之封裝結構以及其製造方法
TWI719006B (zh) 半導體裝置
CN204885133U (zh) 多侧包覆的晶圆级半导体封装构造
US8039941B2 (en) Circuit board, lead frame, semiconductor device, and method for fabricating the same
CN100463132C (zh) 晶片封装结构及其制造方法