TWI872573B - 自動試驗裝置及其介面裝置 - Google Patents

Abstract

本發明提供一種能夠以高精度對高速設備進行試驗的介面裝置、及自動試驗裝置。介面裝置200設置於測試頭130與DUT 1之間。在介面裝置200中，接腳電子IC 400與DUT 1之間經由FPC電纜222而連接。

Description

自動試驗裝置及其介面裝置

本揭示是有關於一種自動試驗裝置的介面裝置。

在記憶體或中央處理單元（Central Processing Unit，CPU）等各種半導體設備的檢查中使用自動試驗裝置（Automatic Test Equipment，ATE）。ATE對作為試驗對象的半導體設備（以下，被試驗設備（Device Under Test，DUT））供給試驗訊號，測定DUT對試驗訊號的響應，對DUT的良否進行判定，或者確定不良部位。

圖1是先前的ATE 10的框圖。ATE 10包括測試器（亦稱為測試器本體）20、測試頭30、介面裝置40、處理器（handler）50。

測試器20對ATE 10統一進行控制。具體而言，測試器20執行測試程式，對測試頭30或處理器50進行控制，並收集測定結果。

測試頭30包括硬體，所述硬體產生應供給至DUT 1的試驗訊號，而且對來自DUT的訊號（稱為設備訊號）進行檢測。具體而言，測試頭30包括接腳電子（Pin Electronics，PE）32、及電源電路（未圖示）等。PE 32是包含驅動器及比較器等的特定應用積體電路（Application Specific IC，ASIC）。先前，PE 32封裝於被稱為PE板34的印刷基板上，並收容於測試頭30的內部。

介面裝置40亦被稱為接口板（HIFIX），對測試頭30與DUT 1之間的電性連接進行中繼。介面裝置40包括插座板42。在插座板42設置有多個插座44，以能夠對多個DUT 1同時進行測定。在進行晶圓級試驗的ATE的情況下，使用探針卡來代替插座板42。

藉由處理器50在多個插座44裝載多個DUT 1，將DUT 1推向插座44。試驗結束後，處理器50將DUT 1卸載，並根據需要將良品與不良品分開。

介面裝置40包括插座板42、及將測試頭30連接的多個電纜46。PE 32所產生的試驗訊號經由電纜46而傳輸至DUT 1，DUT 1所產生的設備訊號經由電纜46而傳輸至PE 32。 [現有技術文獻] [專利文獻]

[專利文獻1]日本專利特開2008-76308號公報 [專利文獻2]國際公開WO2009-034641號公報

[發明所欲解決之課題]

近年來，動態隨機存取記憶體（Dynamic Random Access Memory，DRAM）的高速化正在推進。在搭載於圖形板的圖形雙倍資料速率（Graphics Double Data Rate，GDDR）記憶體中，在GDDR6X標準下，藉由不歸零（Non Return to Zero，NRZ）方式達成21 Gbps的傳輸速度。

在下一代的GDDR7中，採用四階脈波振幅調變（Pulse Amplitude Modulation 4，PAM4），傳輸速度被提高至40 Gbps。NRZ方式亦逐年推進高速化，在下一代中，高速化至28 Gbps左右。

若傳輸速度超過20 Gbps，則難以利用沿用了先前的架構的記憶體測試器進行準確的測定。目前，並未市售可準確地對28 Gbps或40 Gbps的高速的記憶體進行測定的ATE。

本揭示是在該狀況下而成者，其例示性目的之一在於提供一種能夠以高精度對高速設備進行試驗的介面裝置、及自動試驗裝置。 [解決課題之手段]

本揭示的一形態是有關於一種設置於測試頭與被試驗設備（DUT）之間的介面裝置。在該介面裝置中，將接腳電子積體電路（Integrated Circuit，IC）與DUT之間連接的傳輸路徑包含可撓性印刷電路（Flexible printed circuits，FPC）電纜。

本揭示的另一形態為一種自動試驗裝置。自動試驗裝置包括：插座板；接腳電子積體電路（Integrated Circuit，IC）；以及可撓性印刷電路（Flexible printed circuits，FPC）電纜，設置於插座板與接腳電子IC之間，形成有用於傳輸試驗訊號及設備訊號的線路。

再者，將以上的構成元件任意地組合而成者、將構成元件或表現在方法、裝置等之間相互進行置換而成者亦有效作為本發明的形態。 [發明的效果]

藉由本揭示的一形態，能夠對高速設備批量進行試驗。

（實施方式的概要） 對本揭示的若干例示性實施方式的概要進行說明。作為後述的詳細說明的序言，該概要是以對實施方式進行基本性理解為目的而將一個或多個實施方式的若干概念簡化並進行說明者，且並不限定發明或者揭示的廣度。該概要並非想到的所有實施方式的總括性概要，既未預期到對所有實施方式的重要的要素進行確定，亦未預期到對一部分或所有形態的範圍進行劃分。為了方便，「一實施方式」有時用作指本說明書中揭示的一個實施方式（實施例或變形例）或多個實施方式（實施例或變形例）者。

為了實現能夠對超高速的記憶體設備進行試驗的ATE，需要使訊號源（驅動器）與DUT之間的傳輸距離最短化。先前，藉由使用同軸電纜的母板（mother board，MB）來負責接腳電子（PE）板與DUT間的傳輸，但同軸電纜的傳輸損失及同軸電纜與基板的連接所需的連接器的傳輸損失、進而自基板上的接腳電子IC至連接器為止的配線引出等傳輸介質的連接點、或連接部位處的模式變換所伴隨的訊號反射等訊號劣化因素多，對於準確地傳輸高速訊號而言不利。本揭示是基於該見解而成者。本揭示中提出一種藉由減少傳輸路徑中的損失來實現高速訊號的傳輸的方式。

一實施方式的介面裝置設置於測試頭與被試驗設備（DUT）之間。介面裝置中，將接腳電子積體電路（Integrated Circuit，IC）與DUT連接的傳輸路徑包含可撓性印刷電路（Flexible printed circuits，FPC）電纜。

藉由採用FPC電纜來代替先前的同軸電纜，可減少高頻區域中的損失。藉此，能夠改善波形失真，對高速的設備進行試驗。

另外，與同軸電纜相比，FPC電纜柔軟，因此給接腳電子IC的佈局帶來較大的自由度。因此，與先前相比，能夠將接腳電子IC配置於更接近DUT的位置。

在一實施方式中，接腳電子IC可設置於介面裝置的內部。先前，接腳電子IC封裝於被稱為接腳電子板的板上，並收容於測試頭內。相對於此，將接腳電子IC配置於介面裝置內，利用FPC電纜將DUT與接腳電子IC以短距離連接，藉此可大幅減小傳輸損失。

在一實施方式中，介面裝置可更包括：接腳電子印刷基板，供接腳電子IC封裝；以及第一中介層，將接腳電子印刷基板與FPC電纜連接。在先前的架構中，在欲能夠裝卸電纜的情況下，採用低插入力（Low Insertion Force，LIF）連接器或零插入力（Zero Insertion Force，ZIF）連接器，但該些連接器在高頻帶中具有無法忽略的損失。在本實施方式中，利用高頻特性優異的中介層並採取電性連接器來代替LIF連接器或ZIF連接器，因此可減少連接器的損失。

在一實施方式中，接腳電子印刷基板可包含在接腳電子IC的背面電極的位置貫通的通孔，並在通孔的位置與第一中介層的配線電性連接。在印刷基板的內部，在面內方向上將傳輸路徑不迂回地直接導入至背面，藉此可進一步減少傳輸損失。

在一實施方式中，接腳電子IC可設置於測試頭內。

在一實施方式中，介面裝置可更包括：插座板，包含插座與供插座封裝的插座印刷基板；以及第二中介層，將插座印刷基板與FPC電纜連接。在插座印刷基板與FPC電纜之間的連接中，採用中介層來代替LIF連接器或ZIF連接器，藉此可減少連接器的損失。

一實施方式的自動試驗裝置可包括測試器本體、測試頭、以及與測試頭連接的所述任一介面裝置。

一實施方式的自動試驗裝置包括：插座板；接腳電子積體電路（Integrated Circuit，IC）；以及可撓性印刷電路（Flexible printed circuits，FPC）電纜，位於插座板與接腳電子IC之間，形成有用於傳輸試驗訊號及設備訊號的線路。

（實施方式） 以下，一邊參照圖式一邊對較佳的實施方式進行說明。對各圖式所示的相同或同等的構成元件、構件、處理標註相同的符號，並適宜省略重覆的說明。另外，實施方式並非限定揭示及發明者而為示例，實施方式中敘述的所有特徵或其組合未必為揭示及發明的本質性者。

另外，為了容易理解，圖式中記載的各構件的尺寸（厚度、長度、寬度等）有時會適宜放大縮小。進而，多個構件的尺寸未必表示該些的大小關係，在圖式中，即便一構件A被描繪得較另一構件B厚，構件A亦有可能較構件B薄。

在本說明書中，所謂「構件A與構件B連接的狀態」，除構件A與構件B物理性地直接連接的情況外，亦包含構件A與構件B經由對它們的電性連接狀態不帶來實質性影響，或者不損害藉由它們的結合而起到的功能或效果的其他構件而間接連接的情況。

同樣地，所謂「構件C連接（設置）於構件A與構件B之間的狀態」，除構件A與構件C、或者構件B與構件C直接連接的情況外，亦包含經由對它們的電性連接狀態不帶來實質性影響，或者不損害藉由它們的結合而起到的功能或效果的其他構件而間接連接的情況。

圖2是表示實施方式的ATE 100的圖。ATE 100包括測試器120、測試頭130、處理器150及介面裝置200。

測試器120對ATE 100統一進行控制。具體而言，測試器120執行測試程式，對測試頭130或處理器150進行控制，並收集測定結果。

處理器150將DUT 1供給（裝載）至介面裝置200，並將試驗完畢的DUT 1自介面裝置200卸載。另外，處理器150將DUT 1分為良品與不良品。

介面裝置200包括插座板210、配線220及前端模組300。

在本實施方式中，多個接腳電子IC（PE-IC）400設置於介面裝置200而並非測試頭130內。接腳電子IC 400是產生試驗訊號的驅動器、或接收設備訊號的比較器經積體化的特定應用積體電路（Application Specific IC，ASIC）。試驗訊號及設備訊號是NRZ訊號或PAM4訊號。

更具體而言，多個接腳電子IC 400經模組化。將該模組稱為前端模組300。

在插座板210設置有多個插座212。在插座212封裝有DUT 1。前端模組300與插座212之間經由配線220而連接。

以上是ATE 100的結構。

根據該ATE 100，藉由將對多個接腳電子IC 400進行模組化而成的前端模組300內置於介面裝置200中，能夠將接腳電子IC 400配置於DUT 1的最近處。藉此，與先前相比，可將試驗訊號及設備訊號的傳輸距離大幅縮短。

例如，在先前的ATE中，接腳電子IC與插座板之間藉由長度500 mm～600 mm左右的同軸電纜而連接，但在本實施方式中，可將配線220的長度縮短至100 mm～150 mm左右。藉此，可大幅減少高頻成分的損失，從而能夠傳輸高速的試驗訊號及設備訊號。包括該介面裝置200的ATE 100能夠進行超過20 Gbps的高速記憶體的試驗。

本揭示可以圖2的框圖或電路圖的形式掌握，或者涉及自所述說明中引導出的各種裝置、方法，並不限定於特定的結構。以下，並非為了縮小本揭示的範圍，而是為了幫助理解本揭示或本發明的本質或動作，而且使該些明確化，而對更具體的結構例或實施例進行說明。

圖3是一實施例的介面裝置200A的剖面圖。圖3中僅示出與一個DUT關聯的結構。在該實施例中，介面裝置200A包括母板230、以及能夠相對於母板230裝卸的插座板210。插座板210包括插座212、插座印刷基板（插座印刷電路板（Printed Circuit Board，PCB））214、插座板側連接器216。

前端模組300A包括供多個接腳電子IC 400封裝的多個印刷基板（接腳電子PCB）310。多個接腳電子PCB 310以相對於DUT的面（表面及背面）、換言之插座板210的面S1垂直的朝向配置。在本實施方式中，插座板210與地面水平，因此多個接腳電子PCB 310以與重力方向平行的方式配置。

前端模組300A更包括板狀的冷卻裝置（以下稱為冷板）320。冷板320具有供冷媒流通的流路。

多個接腳電子PCB 310a、310b及冷板320以接腳電子IC 400與冷板320熱耦合的形態積層。

母板230包括插座板側連接器232、間隔框架234、中繼連接器236。前端模組300A固定於間隔框架234。中繼連接器236與測試頭側連接器132電性耦合及機械性耦合。

詳情如後述，配線220可使用包含可撓性基板（可撓性印刷電路（Flexible printed circuits，FPC））的電纜（亦稱為FPC電纜）來代替先前的同軸電纜。

另一方面，在接腳電子PCB 310與中繼連接器236之間的配線224中，僅傳輸對接腳電子IC 400的控制訊號，不傳輸試驗訊號或設備訊號。因此，配線224亦可利用同軸電纜。

多個接腳電子IC 400在接腳電子PCB 310上封裝於較接腳電子PCB 310的上下方向的中央更靠近DUT（靠近插座板210）處。藉此，可將接腳電子PCB 310上的試驗訊號及設備訊號的傳輸距離縮短，從而能夠實現高速的訊號傳輸。

例如，多個接腳電子IC 400較佳為配置於距接腳電子PCB 310的DUT側的一邊為50 mm以內處，若可配置於30 mm以內處，則可進一步縮短傳輸距離。

圖4是表示一實施例的前端模組300B的圖。

對一個DUT 1分配2×M個（M≧1）接腳電子IC 400。對多個DUT及接腳電子IC 400標註A～D的添標，並根據需要加以區分。在該例子中，在DUT 1具有192 I/O且接腳電子IC 400具有24 I/O的情況下，對每一個DUT分配192/24=8個（即，M=4）接腳電子IC 400。

前端模組300B是按照多個N個（N≧2）DUT 1進行分割而構成，將該分割單位稱為前端單元（Front-end Unit，FEU）。在該例子中，對應於四個DUT的區塊構成一個FEU，一個FEU包括2×M×N個=2×4×4=32個接腳電子IC 400。

圖4中示出兩個FEU，但實際上前端模組300B可包括兩個以上的FEU。例如在64個能夠同時進行測定的ATE中，設置有64/4=16個FEU，且前端模組300B整體上包括64×192 I/O=12288 I/O。

圖5是圖4的FEU的結構例的立體圖。對應於四個DUT的插座212A～插座212D配置成兩列兩行的矩陣狀。若著眼於一個DUT 1A，則分配給其的八個接腳電子IC 400A以兩個為單位分開封裝於沿X方向排列的四枚接腳電子PCB 310a～310d。供插座212封裝的插座PCB 214可按照每個DUT進行分割，亦可將對應於四個DUT的插座PCB 214一體地構成為一枚基板。

封裝於一枚接腳電子PCB 310的兩個接腳電子IC 400A沿Y方向排列配置。兩個接腳電子IC 400A配置於距DUT 1A為等距離的位置。

圖6是表示圖4的FEU的結構例的剖面圖。如圖3所示，在兩枚接腳電子PCB 310a與310b之間設置有冷板320。同樣地，在兩枚接腳電子PCB 310c、310d之間亦設置有冷板320。如上所述，接腳電子IC 400封裝於接腳電子PCB 310上的接近插座板210的部位。為了提高冷卻效率，接腳電子IC 400可設為裸晶片，接腳電子IC 400與冷板320經由熱介面材料（Thermal Interface Material，TIM）322而熱耦合。

另外，當沿著Y軸俯視FEU時，DUT的中心、即插座212A位於沿X方向積層的四枚（M枚）接腳電子PCB 310a～310d的中心位置。

以上是FEU的結構。

對該FEU的優點進行說明。著眼於標註有添標A的DUT 1A。藉由將對應於一個DUT 1A的多個（在該例中為八個）接腳電子IC 400A以兩個為單位封裝於四枚接腳電子PCB 310a～310d，可使自八個接腳電子IC 400A各者至插座212A為止的距離均勻化。藉此，可使自各接腳電子IC 400A至插座212A（DUT 1A）為止的傳輸線路的損失均勻化，從而能夠進行準確的試驗。

繼而，對接腳電子IC 400與插座212的電性連接進行說明。

圖7是表示接腳電子IC與插座（DUT 1）的連接的一例的剖面圖。供試驗訊號及設備訊號傳輸的傳輸路徑、即接腳電子PCB 310與插座板210之間的配線220使用FPC電纜222。

當使用同軸電纜作為接腳電子PCB 310與插座板210之間的配線220時，由於同軸電纜的剛性，接腳電子PCB 310與插座板210的最短距離受到限制。另外，相對於此，藉由利用FPC電纜222，由於其柔軟性，與使用同軸電纜的情況相比，可將接腳電子PCB 310與插座板210的距離h縮短，從而可將試驗訊號及設備訊號的傳輸距離縮短。

在先前的試驗裝置中，在欲能夠裝卸插座板210的情況下，一般使用低插入力（Low Insertion Force，LIF）連接器。該LIF連接器在高於14 GHz的頻帶中具有-3 dB左右的無法忽略的損失，這在28 Gbps或40 Gbps的高速傳輸中成為波形失真的原因。藉由在配線220中使用FPC電纜222而不需要LIF連接器，因此可抑制由損失（高頻帶的衰減）引起的波形失真，從而能夠進行準確的試驗。

圖8是表示FPC電纜222與插座板210的連接部分的結構例的剖面圖。圖9是FPC電纜222與插座板210的連接部分的分解立體圖。

插座板210包含插座212及插座PCB 214。插座PCB 214是包含配線層與絕緣層的多層基板。在配線層形成有使訊號路徑沿水平方向移動的配線，在絕緣層形成有使訊號路徑沿垂直方向移動的通孔VH。供試驗訊號及設備訊號傳輸的路徑較佳為被引出至插座板210的背面，而儘可能不使其沿水平方向（X方向及Y方向）移動。相反地，關於電源訊號或頻率低的控制訊號，可在插座PCB 214的內部沿水平方向迂回。

FPC電纜222與插座板210藉由插座板側連接器216而連接。插座板側連接器216包含中介層218與電纜夾219。

露出至中介層218的表面的電極與露出至插座PCB 214的背面的電極電性連接。FPC電纜222在與中介層218的背面電極接觸的狀態下被電纜夾219夾住。

圖10的（a）、圖10的（b）是對中介層的結構及連接進行說明的剖面圖。圖10的（a）表示連接前的狀態，圖10的（b）表示連接後的狀態。中介層218具有基板250、非變形電極252、變形電極254。在基板250的第一面S1設置有開口256，並在其內部埋入變形電極254。變形電極254具有導電性及彈性，在連接前的狀態下，較基板250的一面而言更突出。變形電極254可為導電性墊圈或導電性彈性體。或者，變形電極254亦可為如彈簧針般的帶彈簧的電極。

在基板250的第二面S2設置有非變形電極252。非變形電極252在基板250的內部與變形電極254電性連接。非變形電極252具有多個突起，能夠進行多點連接。

如圖10的（b）所示，當在隔著中介層218的狀態下對插座PCB 214與FPC電纜222施加壓力時，中介層218的非變形電極252與FPC電纜222的電極222e接觸。另外，變形電極254發生變形，而與插座PCB 214的背面電極214e接觸。

此種中介層218與LIF連接器或ZIF連接器相比，可將寄生電容構成得較小，因此高頻特性優異，可遍及0 GHz～40 GHz獲得平坦的通過特性（S參數的S21特性）。

圖11是表示FPC電纜222與接腳電子PCB 310的連接部分的結構例的剖面圖。圖12是FPC電纜222與接腳電子PCB 310的連接部分的分解立體圖。

參照圖11。FPC電纜222與接腳電子PCB 310藉由FPC連接器312而連接。FPC連接器312與插座板側連接器216同樣地構成，具體而言，包含中介層314與電纜夾316。

露出至中介層314的第一面S1的變形電極254與接腳電子PCB 310的背面的電極電性連接。FPC電纜222在與露出至中介層314的第二表面S2的非變形電極252電性接觸的狀態下被電纜夾316夾住。

在接腳電子PCB 310形成有通孔VH。在接腳電子PCB 310的內部，亦期望將試驗訊號及設備訊號的傳輸路徑最短化。因此，形成於接腳電子PCB 310的通孔VH可配置於與接腳電子IC 400的背面電極402重疊的位置。藉此，在接腳電子PCB 310的內部，傳輸路徑不會沿印刷基板的面內方向迂回，因此能夠實現高速的訊號傳輸。

介面裝置200具有各種形式，但本揭示亦能夠應用於任何形式。

＜插座板更換（Socket Board Change，SBC）類型＞ SBC類型是根據DUT的種類來更換插座板210的類型的介面裝置。

＜無電纜（Cable Less，CLS）類型＞ CLS類型是介面裝置200能夠分離成上部的設備特定適配器（Device Specific Adapter，DSA）與下部的母板，且根據DUT的種類來更換DSA的類型的介面裝置。在將本實施方式的介面裝置200應用於CLS類型的情況下，可考慮兩種方式。

一種是將前端模組300配置於母板側者。在該情況下，由於可在不同的DUT的試驗中共享前端模組300，因此就成本的觀點而言有利。

另一種是將前端模組300配置於DSA側者。在該情況下，由於針對每個DSA設置前端模組300，因此裝置的成本上升。另一方面，由於能夠使前端模組300接近DUT，因此就高速的試驗的觀點而言有利。

＜電纜連接（Cable Connection，CCN）類型＞ CCN類型是根據DUT的種類來更換整個介面裝置200的類型的介面裝置。當將本實施方式的介面裝置200應用於CCN類型時，能夠使前端模組300極限接近DUT，因此就高速的試驗的觀點而言有利。

＜晶圓母板＞ 介面裝置200可為用於晶圓級試驗的晶圓母板。在該情況下，介面裝置200可包括探針卡來代替插座板。

本領域技術人員可理解，所述實施方式為示例，能夠在該些各構成元件或各處理製程的組合中實現各種變形例。以下，對此種變形例進行說明。

（變形例1） 在實施方式中，對接腳電子IC 400設置於介面裝置200內的情況進行了說明，但並不限於此。例如，亦可如先前般將接腳電子IC 400配置於測試頭130內，利用FPC電纜將接腳電子IC 400與插座板之間連接。

（變形例2） 對使用中介層作為FPC電纜222與接腳電子PCB 310之間的連接介面，或者作為FPC電纜222與插座板210之間的連接介面者進行了說明，但本揭示並不限定於此。

（變形例3） 在實施方式中，對插座板210與地面平行的介面裝置200進行了說明，但本揭示並不限定於此。例如插座板210亦可與地面垂直。在該情況下，圖5、圖6等中的Y方向為重力方向。

使用具體術語對本揭示的實施方式進行了說明，但該說明僅為用於幫助理解的示例，並非限定本揭示或申請專利範圍者。本發明的範圍由申請專利範圍規定，因此，此處未說明的實施方式、實施例、變形例亦包含於本發明的範圍內。

1、1A、1B、1C、1D:DUT 10、100:ATE 20、120:測試器（測試器本體） 30、130:測試頭 32:接腳電子 34:接腳電子板 40、200、200A:介面裝置 42、210:插座板 44、212、212A、212B、212C、212D:插座 46:電纜 50、150:處理器 132:測試頭側連接器 214:插座印刷基板（插座PCB） 214e、402:背面電極 216、232:插座板側連接器 218、314:中介層 219、316:電纜夾 220、224:配線 222:FPC電纜 222e:電極 230:母板 234:間隔框架 236:中繼連接器 250:基板 252:非變形電極 254:變形電極 256:開口 300、300A、300B:前端模組 310、310a、310b、310c、310d:接腳電子PCB 312:FPC連接器 320:冷板 322:熱介面材料 400、400A、400B、400C、400D:接腳電子IC FEU:前端單元 h:距離 S1:第一面（面） S2:第二面 VH:通孔 X、Y、Z:方向

圖1是先前的ATE的框圖。 圖2是表示實施方式的ATE的圖。 圖3是一實施例的介面裝置的剖面圖。 圖4是表示一實施例的前端模組的圖。 圖5是表示圖4的FEU的結構例的立體圖。 圖6是表示圖4的FEU的結構例的剖面圖。 圖7是表示接腳電子IC與插座的連接的一例的剖面圖。 圖8是表示FPC電纜與插座板的連接部分的結構例的剖面圖。 圖9是FPC電纜與插座板的連接部分的分解立體圖。 圖10的（a）、圖10的（b）是對中介層的結構及連接進行說明的剖面圖。 圖11是表示FPC電纜與接腳電子PCB的連接部分的結構例的剖面圖。 圖12是FPC電纜與接腳電子PCB的連接部分的分解立體圖。

1:DUT

210:插座板

212:插座

214:插座印刷基板(插座PCB)

216:插座板側連接器

218:中介層

219:電纜夾

220:配線

222:FPC電纜

310:接腳電子PCB

320:冷板

322:熱介面材料

400:接腳電子IC

h:距離

Claims (7)

1. 一種介面裝置，設置於測試頭與被試驗設備(DUT)之間，所述介面裝置的特徵在於，將接腳電子積體電路(IC)與所述被試驗設備之間連接的傳輸路徑包含可撓性印刷電路(FPC)電纜，其中，所述接腳電子積體電路設置於所述介面裝置的內部，且所述介面裝置更包括：接腳電子印刷基板，供所述接腳電子積體電路封裝；以及第一中介層，將所述接腳電子印刷基板與所述可撓性印刷電路電纜連接。
2. 如請求項1所述的介面裝置，其中，所述接腳電子印刷基板包含在所述接腳電子積體電路的背面電極的位置貫通的通孔，並在所述通孔的位置與所述第一中介層的配線電性連接。
3. 如請求項1或2所述的介面裝置，更包括：插座板，包含插座與供所述插座封裝的插座印刷基板；以及第二中介層，將所述插座印刷基板與所述可撓性印刷電路電纜連接。
4. 一種介面裝置，設置於測試頭與被試驗設備(DUT)之間，所述介面裝置的特徵在於，將接腳電子積體電路(IC)與所述被試驗設備之間連接的傳輸路徑包含可撓性印刷電路(FPC)電纜，其中，所述介面裝置更包括： 插座板，包含插座與供所述插座封裝的插座印刷基板；以及中介層，將所述插座印刷基板與所述可撓性印刷電路電纜連接。
5. 如請求項4所述的介面裝置，其中，所述接腳電子積體電路設置於所述測試頭內。
6. 如請求項1、2、4中任一項所述的介面裝置，更包括探針卡。
7. 一種自動試驗裝置，其特徵在於包括：測試器本體；測試頭；以及如請求項1、2、4中任一項所述的介面裝置，與所述測試頭連接。

Images