TWI855647B - 顯示面板及其製作方法 - Google Patents

Abstract

本發明公開了一種顯示面板及其製作方法。顯示面板包含：基板、掃描線、資料線以及畫素單元。資料線與掃描線設置於基板上。畫素單元設置於基板上，其具有反射區且包含電晶體、畫素電極、屏蔽電極以及反射電極。電晶體電連接掃描線和資料線。畫素電極電連接電晶體的汲極。屏蔽電極設置於掃描線與資料線上，且在基板的垂直投影方向上覆蓋掃描線與資料線。反射電極位於反射區中，且電連接畫素電極。本發明可屏蔽掃描線和資料線對畫素電極的干擾，改善串音干擾的問題，進而提升畫素顯示的品質。

Description

顯示面板及其製作方法

本發明是有關於顯示面板領域，且特別是有關於一種穿透反射式顯示面板及其製作方法。

隨著平面顯示技術的發展，平面顯示面板廣泛應用於各種電子產品上，例如電視、手機、平板電腦、智慧型手錶、電子看板、電子標籤等。而近年來，節能減碳等環保議題逐漸受到各國的重視，市場上對電子產品的低耗電需求亦日益提升。為了因應市場上的需求，業界亦持續致力於開發耗電量更低的平面顯示面板。

依據光源的類型，平面顯示面板主要可分為背光穿透式顯示面板和反射式顯示面板，其中反射式顯示面板的光源由所在環境提供，而不需另由背光模組提供，故可進一步降低平面顯示面板的耗電量，且可減少平面顯示面板的重量及厚度等。考量到反射式顯示面板的優點，目前還發展出同時利用背光模組和環境光作為光源的穿透反射式（transflective）顯示面板。然而，在穿透反射式顯示面板的結構中，資料線和掃描線會與畫素電極在垂直投影方向上重疊，因而在使用欄反轉（column inversion）驅動畫素陣列時，會產生串音干擾（crosstalk）現象而影響影像顯示品質。

本發明的目的是在於提供一種顯示面板及其製作方法，其可屏蔽資料線和掃描線對畫素電極的干擾，改善串音干擾的問題，進而提升畫素顯示的品質。

根據上述目的，本發明提出一種顯示面板，其包含基板、掃描線、資料線以及畫素單元。所述掃描線與所述資料線設置於所述基板上。所述畫素單元設置於所述基板上，其具有反射區且包含電晶體、第一畫素電極、屏蔽電極以及反射電極。所述電晶體電連接所述掃描線和所述資料線。所述第一畫素電極電連接所述電晶體的汲極。所述屏蔽電極設置於所述掃描線與所述資料線上，且在所述基板的垂直投影方向上覆蓋所述掃描線與所述資料線。所述反射電極位於所述反射區中，且電連接所述第一畫素電極。

依據本發明的一實施例，所述畫素單元還具有穿透區且還包含第二畫素電極。所述第二畫素電極位於所述穿透區中且電連接所述反射電極。所述第二畫素電極與所述屏蔽電極屬於同一膜層。

依據本發明的又一實施例，所述反射電極具有開口。所述第二畫素電極在所述基板的垂直投影方向上重疊於所述開口。

依據本發明的又一實施例，所述畫素單元還包含鈍化層，位於所述第二畫素電極與所述反射電極之間。所述鈍化層具有一通孔。所述通孔貫穿所述鈍化層且顯露所述第二畫素電極。所述反射電極通過所述通孔電連接所述第二畫素電極。

依據本發明的又一實施例，所述畫素單元還包含第一鈍化層和第二鈍化層。所述第一鈍化層設置於所述第一畫素電極的上方。所述第二鈍化層設置於所述第一鈍化層與所述反射電極之間。所述第一鈍化層和所述第二鈍化層具有通孔，所述通孔貫穿所述第一鈍化層與所述第二鈍化層。所述第一畫素電極與所述汲極屬於同一膜層。所述通孔顯露所述第一畫素電極，且所述反射電極通過所述通孔電連接所述第一畫素電極。

依據本發明的又一實施例，所述畫素單元還包含披覆層，其設置於所述第一鈍化層與所述第二鈍化層之間。所述披覆層具有穿孔。所述穿孔貫穿所述披覆層，且所述通孔在所述基板的垂直投影方向上重疊於所述穿孔。

依據本發明的又一實施例，所述畫素單元還包含儲存電容電極。所述儲存電容電極在所述基板的垂直投影方向上重疊於所述第一畫素電極。

依據本發明的又一實施例，所述屏蔽電極還設置於所述電晶體上，且在所述基板的垂直投影方向上覆蓋所述電晶體。

根據上述目的，本發明提出一種顯示面板的製作方法，其包含：形成第一金屬層於基板上，其中所述第一金屬層包含電晶體的閘極和掃描線；形成第二金屬層於所述基板上，其中所述第二金屬層包含所述電晶體的源極和汲極、第一畫素電極與資料線；形成透明導電層於所述第二金屬層上，其中所述透明導電層包含屏蔽電極，其設置於所述掃描線和所述資料線上，且所述屏蔽電極在所述基板的垂直投影方向上覆蓋所述掃描線和所述資料線；以及形成導體層於所述透明導電層上，其中所述導體層包含反射電極。所述反射電極位於畫素單元的反射區中，且電連接所述第一畫素電極。

依據本發明的一實施例，所述透明導電層還包含第二畫素電極。所述第二畫素電極位於所述畫素單元的穿透區中，且電連接所述反射電極。

依據本發明的又一實施例，所述之製作方法還包含在所述透明導電層上形成鈍化材料層；以及圖案化所述鈍化材料層以形成鈍化層，其中所述鈍化層具有一通孔，所述通孔貫穿所述鈍化層且顯露所述第二畫素電極。在形成所述導體層後，所述反射電極通過所述通孔電連接所述第二畫素電極。

依據本發明的又一實施例，所述之製作方法還包含在所述第二金屬層上形成第一鈍化材料層；在所述透明導電層上形成第二鈍化材料層；以及圖案化所述第一鈍化材料層和所述第二鈍化材料層以分別形成第一鈍化層和第二鈍化層，其中所述第一鈍化層和所述第二鈍化層具有通孔，所述通孔貫穿所述第一鈍化層和所述第二鈍化層，且所述通孔顯露所述第一畫素電極。在形成所述導體層後，所述反射電極通過所述通孔電連接所述第一畫素電極。

依據本發明的又一實施例，所述之製作方法還包含：在所述第一鈍化材料層上形成披覆層，其中所述披覆層具有穿孔，所述穿孔貫穿所述披覆層。在形成所述通孔後，所述通孔在所述基板的垂直投影方向上重疊於所述穿孔。

依據本發明的又一實施例，所述披覆層的材料包括光感材料。形成所述披覆層包含在所述第一鈍化材料層上形成披覆材料層，以及藉由一微影製程圖案化所述披覆材料層以形成具有所述穿孔的所述披覆層。

本發明的顯示面板至少有下列有益效果：在反射電極與資料線和掃描線之間設置屏蔽電極，其可屏蔽資料線和掃描線對第二畫素電極的干擾，改善串音干擾的問題，進而提升畫素顯示的品質。此外，形成屏蔽電極的步驟可與形成第二畫素電極的步驟使用同一層光罩，從而使製作顯示面板時不需增加額外光罩的使用及製程時間。

以下仔細討論本發明的實施例。然而，可以理解的是，實施例提供許多可應用的概念，其可實施於各式各樣的特定內容中。所討論、揭示之實施例僅供說明，並非用以限定本發明之範圍。

在本文中所使用的用語僅是為了描述特定實施例，非用以限制申請專利範圍。除非另有限制，否則單數形式的「一」或「該」用語也可用來表示複數形式。

可被理解的是，雖然在本文可使用「第一」、「第二」和「第三」等用語來描述各種特徵，但此些用語不應限制此些特徵。此些用語僅用以區別一特徵與另一特徵。

空間相對性用語的使用是為了說明元件在使用或操作時的不同方位，而不只限於圖式所繪示的方向。元件也可以其他方式定向（旋轉90度或在其他方向），而在此使用的空間相對性描述也可以相同方式解讀。

為了簡化和明確說明，本文可能會在各種實施例中重複使用元件符號和/或字母，但這並不表示所討論的各種實施例及/或配置之間有因果關係。

此外，為簡化圖式起見，一些本領域的慣用結構與元件在圖式中將以簡單示意的方式繪示，或者不在圖式中出現，且本文中各元件的實際尺寸和比例不以圖式繪示的內容為限。

圖1為依據本發明一些實施例之顯示裝置100的示意圖。顯示裝置100包含顯示面板110、源極驅動電路120和閘極驅動電路130。顯示面板110可以是例如液晶顯示面板，但不限於此。源極驅動電路120電性連接至顯示面板110，其用以將圖像數據轉換為源極驅動信號，且將源極驅動信號傳輸至顯示面板110。閘極驅動電路130電性連接至顯示面板110，其用以產生閘極驅動信號，且將閘極驅動信號傳輸至顯示面板110。

顯示面板110具有主動區110A和週邊區110B，其中主動區110A具有多個資料線DL、多個掃描線SL和多個畫素單元PX，其中，此些資料線DL依序沿方向X設置，此些掃描線SL依序沿方向Y設置並與此些資料線DL共同定義出多個畫素區PA。此些畫素單元PX位於畫素區PA且共同受到源極驅動信號和閘極驅動信號的驅動而顯示圖像。週邊區110B具有多個佈線（圖未繪示），其分別耦接源極驅動電路120和閘極驅動電路130，且分別耦接主動區110A中的多個資料線DL和掃描線SL，以分別將源極驅動信號和閘極驅動信號（亦可分別稱為畫素信號與掃描信號）送至畫素單元PX的電晶體TFT（亦可稱為薄膜電晶體TFT），使得畫素單元PX經由電晶體TFT的開關控制而在特定時間顯示對應的圖像。

在本示例中，源極驅動電路120和閘極驅動電路130的製程可獨立於顯示面板110的製程，或是源極驅動電路120和閘極驅動電路130的至少一個是製作在顯示面板110中。在一些實施例中，閘極驅動電路130是製作在顯示面板110的週邊區110B中以形成陣列基板行驅動（Gate Driver on Array）。如此一來，便可使用相同製程來同時製作顯示面板110和閘極驅動電路130中的電子元件。舉例來說，閘極驅動電路130中的薄膜電晶體可與顯示面板110中位於主動區110A內的電晶體TFT使用相同製程來同時製作。又在一些實施例中，源極驅動電路120亦可製作在顯示面板110的週邊區110B中。因此，可使用相同製程來同時製作顯示面板110、源極驅動電路120和閘極驅動電路130中的電子元件和佈線。

圖2為依據本發明一些實施例之顯示面板200的畫素單元的剖視圖的一示例。顯示面板200可以是例如圖1所示之顯示面板110，且相應地圖2所示之畫素單元PX可以是對應顯示面板110中的其中一個畫素單元PX。圖3A為圖2中之主動陣列基板210的佈局示意圖。圖3B為圖3A繪示的佈局示意圖中沿A-A′切割線段的剖面視圖。具體來說，圖3B的剖面視圖相同於圖2中之主動陣列基板210的剖面視圖。圖4A為圖3A中的第一金屬層M1、半導體層215、第二金屬層M2和穿孔225的佈局示意圖，且圖4B為圖3A中的透明導電層TC、通孔226和導體層M3的佈局示意圖。特別說明的是，圖3A為主動陣列基板210的XY平面（即方向X與方向Y形成的平面）的佈局示意圖，且方向Z垂直於XY平面。此外，圖3A省略繪示圖2與圖3B中的閘極絕緣層214、鈍化層219、披覆層220以及鈍化層223。為方便說明，圖3A僅繪示出一個畫素單元PX及其附近的走線，而本領域技術人員可以直接理解，其他畫素單元PX和對應走線的結構亦可相同或相似於圖3A繪示的內容。

如圖2所示，顯示面板200包含對向設置的主動陣列基板210和對向基板230，以及位於主動陣列基板210與對向基板230之間的液晶層250。

請參考圖1、圖2至圖4B。如圖1與圖3A所示，多條掃描線SL包含第一掃描線SL1和第二掃描線SL2，多條資料線DL包含第一資料線DL1和第二資料線DL2，第一掃描線SL1和第二掃描線SL2相交第一資料線DL1和第二資料線DL2以定義出一個畫素區PA，且一個畫素單元PX位於畫素區PA中。

在主動陣列基板210中，第一金屬層M1於方向Z位於基板211（亦可稱為第一基板211）上，其包含電晶體TFT的閘極212、掃描線SL、儲存電容電極213和共同線CL（即電晶體TFT的閘極212、掃描線SL、儲存電容電極213和共同線CL屬於同一膜層），其中閘極212和掃描線SL電連接，儲存電容電極213和共同線CL電連接，掃描線SL用以提供掃描信號至電晶體TFT的閘極212，且共同線CL用以提供共同信號（即具有共同電位的信號）至儲存電容電極213。在本實施例中，方向Z垂直於基板211的表面211S。方向Z亦可稱為基板211的表面211S的法線方向或基板211的垂直投影方向，其中基板211的表面211S面向液晶層250。閘極絕緣層214和半導體層215於方向Z依序位於基板211和閘極212上。

第二金屬層M2於方向Z位於閘極絕緣層214和半導體層215上，其包含電晶體TFT的源極216和汲極217、資料線DL和畫素電極218（即電晶體TFT的源極216和汲極217、資料線DL和畫素電極218屬於同一膜層），其中源極216和資料線DL電連接，且汲極217和畫素電極218電連接。閘極212、源極216、汲極217、半導體層215和一部分的閘極絕緣層214構成電晶體TFT。電晶體TFT和畫素電極218皆位於畫素區PA。

鈍化層219於方向Z位於第一金屬層M1、閘極絕緣層214、半導體層215和第二金屬層M2上。披覆層220於方向Z位於第一金屬層M1、閘極絕緣層214、半導體層215、第二金屬層M2和鈍化層219上。披覆層220亦可稱為平坦層。披覆層220可降低鈍化層219的表面219S的不平整度，也就是披覆層220的表面220S（亦可稱為披覆層220的上表面220S）的不平整度小於鈍化層219的表面219S（亦可稱為鈍化層219的上表面219S）的不平整度（即披覆層220的表面220S較鈍化層219的表面219S平整），其中鈍化層219的表面219S面向液晶層250，且披覆層220的表面220S面向液晶層250。披覆層220於方向Z的膜厚可大於鈍化層219於方向Z的膜厚，但不以此為限。

透明導電層TC於方向Z位於披覆層220的上方，其包含屏蔽電極221和畫素電極222（即屏蔽電極221和畫素電極222屬於同一膜層）。鈍化層223於方向Z位於第二金屬層M2、鈍化層219、披覆層220和透明導電層TC上。屏蔽電極221於方向Z重疊且覆蓋資料線DL和掃描線SL，用以屏蔽資料線DL和掃描線SL對畫素電極222的干擾。此外，在本實施例中，屏蔽電極221還於方向Z重疊且覆蓋電晶體TFT以避免電晶體TFT受到接下來所述的反射電極224的電位的影響而造成漏電。在其他實施例中，屏蔽電極221也可以是非透明導電層，例如金屬層。在本文中，畫素電極218和畫素電極222可分別稱為第一畫素電極與第二畫素電極，而鈍化層219和鈍化層223可分別稱為第一鈍化層與第二鈍化層。

導體層M3於方向Z位於第二金屬層M2、鈍化層219、披覆層220、透明導電層TC和鈍化層223上，其包含反射電極224。反射電極224通過通孔226電連接透明導電層TC的畫素電極222。此外，反射電極224還通過穿孔225和通孔226電連接第二金屬層M2的畫素電極218，進而電連接電晶體TFT的汲極217。在本實施中，反射電極224於方向Z覆蓋資料線DL、掃描線SL和屏蔽電極221，且屏蔽電極221於方向Z位於反射電極224和資料線DL之間以及於方向Z位於反射電極224和掃描線SL之間，因此屏蔽電極221亦可用以屏蔽資料線DL和掃描線SL對反射電極224的干擾。在本發明中，導體層M3包含金屬層（亦可稱為第三金屬層），因此導體層M3的反射電極224可反射光線AL以形成反射光RL。在本實施例中，導體層M3可為單層結構或多層堆疊結構。在導體層M3為單層結構的實施例中，導體層M3為金屬層；而在導體層M3為多層堆疊結構的實施例中，導體層M3可為在方向Z上依序堆疊多個金屬層的多層堆疊結構、在方向Z上依序堆疊透明導電膜和金屬層的多層堆疊結構、或是在方向Z上依序堆疊透明導電膜、金屬層和透明導電膜的多層堆疊結構。舉例來說，在多層堆疊結構的實施例中，導體層M3可為氧化銦錫膜（或氧化銦鋅膜）與銀層依序堆疊的雙層堆疊結構，或是氧化銦錫膜（或氧化銦鋅膜）、銀層和氧化銦錫膜（或氧化銦鋅膜）依序堆疊的三層堆疊結構，但不以此為限。

如圖2、3A、3B與圖4A中的穿孔225所示，披覆層220具有穿孔225，且穿孔225貫穿披覆層220。如圖2、3A、3B與圖4B中的通孔226所示，鈍化層219和鈍化層223具有通孔226，且通孔226具有第一部分226a與第二部分226b，其中通孔226的第一部分226a貫穿鈍化層223和鈍化層219且顯露第二金屬層M2的畫素電極218的至少一部分，而通孔226的第二部分226b貫穿鈍化層223且顯露透明導電層TC的畫素電極222的至少一部分。此外，通孔226的第一部分226a在方向Z上重疊於穿孔225的至少一部分。具體來說，反射電極224通過通孔226的第二部分226b耦接透明導電層TC的畫素電極222，並通過穿孔225和通孔226的第一部分226a耦接第二金屬層M2的畫素電極218。

進一步地，屏蔽電極221的電位可相同於儲存電容電極213和共同線CL的電位，但不以此為限。在其他實施例中，屏蔽電極221的電位可不同於儲存電容電極213和共同線CL的電位。反射電極224、畫素電極222、畫素電極218和電晶體TFT的汲極217彼此電連接且電位相同。

此外，由於反射電極224在畫素區PA定義出開口227，因此顯示面板200為穿透反射式（transflective）顯示面板，其中反射電極224和開口227的所在位置分別定義為畫素單元PX的反射區RA和穿透區TA。舉例來說，環境光或前光模組的光線AL可經由位於反射區RA的反射電極224反射形成反射光RL，且反射光RL傳送至使用者的眼睛UR，而背光模組的光線BL可經由位於穿透區TA的透明導電層TC的畫素電極222與反射電極224的開口227傳送至使用者的眼睛UR。在本實施例中，穿透區TA位於畫素區PA的中央區域。在其他實施例中，顯示面板200可以是全反射式顯示面板，即畫素單元PX僅具有反射區RA但不具有穿透區TA。

在對向基板230中，色阻層232、覆蓋層233和共同電極層234位於基板231（亦可稱為第二基板231）的表面231S上，其中基板231的表面231S面向液晶層250。在一些實施例中，對向基板230可包含共同電極層234，但不包含色阻層232與覆蓋層233的至少一者。此外，色阻層232、覆蓋層233和共同電極層234在第二基板231的表面231S上的堆疊順序不以圖2為限。色阻層232用於使特定色彩的光通過，例如紅色光、綠色光、藍色光、黃色光、青色光、洋紅色光或其他色彩的光，其可依據顯示面板200的應用需求而對應設置。液晶層250設置於對向基板230與主動陣列基板210之間，且包含多個液晶分子LC。

如圖3A、圖3B和圖4A所示，在主動陣列基板210的平面（即方向X與方向Y形成的平面）方向上，相鄰的第二資料線DL2、第一資料線DL1和相鄰的第二掃描線SL2、第一掃描線SL1分別位於畫素單元PX的左右兩側和上下兩側，共同線CL位於相鄰的第一掃描線SL1、第二掃描線SL2之間，且相鄰的畫素單元PX的共同線CL可彼此電性連接。

如圖4A所示，電晶體TFT的閘極212與對應的第一掃描線SL1電性連接。儲存電容電極213具有開口213H，即儲存電容電極213的形狀為框型。在本實施例中，儲存電容電極213的佈局圖案概呈矩形框型（即矩形具有開口213H），但儲存電容電極213的形狀不以矩形框型為限。儲存電容電極213與共同線CL電性連接。如圖3A、圖3B和圖4A所示，半導體層215在基板211上的投影位在閘極212在基板211上的投影內。

如圖4A所示，畫素電極218具有開口218H，即畫素電極218的形狀為框型。在本實施例中，畫素電極218具有概呈矩形框型的佈局圖案（即矩形具有開口218H），但畫素電極218的形狀不以矩形框型為限。如圖2、3A和3B所示，畫素電極218在方向Z上設置在儲存電容電極213上方，且在方向Z上重疊於儲存電容電極213，因此畫素電極218、儲存電容電極213以及位於畫素電極218與儲存電容電極213之間的閘極絕緣層214可形成儲存電容Cst1。畫素電極218與儲存電容電極213可分別接收畫素信號與共同信號。在一些實施例中，畫素電極218的框型邊緣與儲存電容電極213的框型邊緣可具有間隙d（如圖3A所示），其在1.5微米（µm）至2.5微米的範圍，但不以此為限。需補充說明的是，由於儲存電容電極213和共同線CL電連接，則畫素電極218的框型邊緣下側亦與部分的共同線CL重疊，且位於共同線CL的佈局圖案內。此外，畫素電極218的框型邊緣與共同線CL的邊緣也具有在1.5微米至2.5微米範圍的間隙d，但不以此為限。

如圖4B所示，屏蔽電極221具有開口221H，即屏蔽電極221的形狀為框型。在本實施例中，屏蔽電極221的佈局圖案概呈矩形框型（即矩形具有開口221H），但屏蔽電極221的形狀不以矩形框型為限。屏蔽電極221在方向Z上重疊且覆蓋資料線DL、掃描線SL與電晶體TFT。畫素電極222位於屏蔽電極221的開口221H內但未與屏蔽電極221電性連接。具體來說，屏蔽電極221圍繞畫素電極222。如圖1、3A、3B和4B所示，本實施例將畫素電極222設置在畫素區PA的中央區域，也就是穿透區TA位於畫素區PA的中央區域，因此可將屏蔽電極221設置在畫素電極222的周圍以重疊且覆蓋資料線DL和掃描線SL，進而屏蔽資料線DL和掃描線SL的干擾。在本實施例中，畫素電極222的佈局圖案概呈矩形，但畫素電極222的形狀不以此為限。

如圖2、3A和3B所示，披覆層220的穿孔225在方向Z上重疊於畫素電極218。通孔226在方向Z上重疊於畫素電極222和穿孔225。具體來說，通孔226的第一部分226a重疊於穿孔225，而通孔226的第二部分226b重疊於畫素電極222。在本實施例中，穿孔225的一部分在方向Z重疊於通孔226，但不以此為限。在本發明中，穿孔225的至少一部分在方向Z重疊於通孔226。

反射電極224具有開口227，即反射電極224的形狀為框型。在本實施例中，反射電極224的佈局圖案概呈矩形框型（即矩形具有開口227），但反射電極224的形狀不以矩形框型為限。反射電極224於方向Z覆蓋資料線DL、掃描線SL、共同線CL、電晶體TFT、畫素電極218和屏蔽電極221。開口227於方向Z重疊於畫素電極218的開口218H、儲存電容電極213的開口213H以及通孔226，且與畫素電極222重疊。在本發明中，因為第一金屬層M1、第二金屬層M2以及導體層M3的材料包含金屬且不透光，為了使背光模組的光線BL可穿過位於穿透區TA中的透明導電層TC的畫素電極222以傳送至使用者的眼睛UR，第一金屬層M1的儲存電容電極213、第二金屬層M2的畫素電極218以及導體層M3的反射電極224分別具有開口213H、開口218H以及開口227，且開口213H、開口218H、開口227以及透明導電層TC的畫素電極222於方向Z彼此重疊，使得背光模組的光線BL可穿過位於穿透區TA中的透明導電層TC的畫素電極222以傳送至使用者的眼睛UR。如圖1、3A、3B和4B所示，本實施例的畫素電極222位於畫素區PA的中央區域，因此重疊於畫素電極222的儲存電容電極213的開口213H、畫素電極218的開口218H以及反射電極224的開口227亦位在位於畫素區PA的中央區域。此外，為了使反射電極224耦接透明導電層TC的畫素電極222，通孔226的第二部分226b顯露透明導電層TC的畫素電極222的至少一部分，使得反射電極224可通過通孔226耦接畫素電極222的一部分。如圖3A、3B和4B所示，在本實施例中，反射電極224的開口227的面積小於畫素電極222的面積，且反射電極224的開口227在基板211上的投影是位在畫素電極222在基板211上的投影內，也就是畫素電極222的一部分（亦可稱為畫素電極222的第一部分）於方向Z重疊於反射電極224的開口227，且畫素電極222的另一部分（亦可稱為畫素電極222的第二部分）於方向Z重疊於反射電極224的一部分。在本實施例中，畫素電極222的第二部分圍繞畫素電極222的第一部分，但不以此為限。因為反射電極224的開口227於方向Z重疊於畫素電極222的第一部分，使得背光模組的光線BL可在穿過透明導電層TC的畫素電極222後進一步傳送至使用者的眼睛UR，也就是畫素電極222的第一部分的區域可為穿透區TA的至少一部分；而因為反射電極224的一部分於方向Z重疊於通孔226的一部分和畫素電極222的第二部分，使得反射電極224可通過通孔226耦接畫素電極222的第二部分。在本實施例中，畫素電極222的第二部分位在畫素電極222的邊緣區域（例如圖3A中的矩形的畫素電極222的四個邊緣區域），但不以此為限。

圖5為製作圖3B之主動陣列基板210的各階段的製程表TB的示意圖。圖6A至圖6I為製作圖3B之主動陣列基板210的各階段的剖面視圖與光罩疊層圖。圖5中的製程表TB包括顯示面板200的主動陣列基板210的製作方法，此製作方法包括多個步驟，圖5中的對應至各步驟的光罩的欄位若有標示光罩名稱是指此步驟包括使用此光罩進行微影製程，對應至各步驟的微影製程的欄位若有標示「O」是表示此步驟中包括使用微影製程，而對應至各步驟的蝕刻製程的欄位若有標示「O」是表示此步驟中包括使用蝕刻製程。請參考圖4A、圖4B、圖5與圖6A至6I。圖4A和圖4B中的第一金屬層M1、半導體層215、第二金屬層M2、穿孔225、透明導電層TC、通孔226和導體層M3的佈局圖案可分別用來製作第一至第七光罩MK1-MK7。圖4A和圖4B中的符號M1(MK1)、215(MK2)、M2(MK3)、225(MK4)、TC(MK5)、226(MK6)和M3(MK7)是表示圖4A和圖4B中的第一金屬層M1、半導體層215、第二金屬層M2、穿孔225、透明導電層TC、通孔226和導體層M3的圖案分別可為第一至第七光罩MK1-MK7的圖案的一部分。此外，圖6A至圖6I中的符號MK1/MK2是指第一光罩MK1重疊於第二光罩MK2的示意圖，符號MK1/MK2/MK3是指第一至第三光罩MK1-MK3重疊的示意圖，其餘符號依此類推，於此不再贅述。

在製作顯示面板110的主動陣列基板210的方法中，首先，如圖4A中的第一光罩MK1、圖5以及圖6A所示，提供基板211，並在基板211上沉積金屬以形成第一金屬材料層。接下來使用第一光罩MK1並藉由微影和蝕刻等製程圖案化第一金屬材料層以形成第一金屬層M1，其包括第一掃描線SL1、第二掃描線SL2、共同線CL、電晶體TFT的閘極212和儲存電容電極213。基板211可以是例如包括玻璃、石英、陶瓷、上述材料的組合或其他類似絕緣材料的硬質基板，也可以是例如包括聚醯亞胺（polyimide；PI）或聚對苯二甲酸乙二酯（polyethylene terephthalate；PET）或其他類似絕緣材料的可撓式基板，但不以此為限。第一金屬層M1的材料可包括鉻、鎢、鉭、鈦、鉬、鋁、銅等金屬元素或其他類似元素，或是包括上述金屬元素的任意組合所形成的合金或化合物等，但不限於此。

接著，如圖4A中的第二光罩MK2、圖5以及圖6B所示，在第一金屬層M1和基板211上形成閘極絕緣層214，且接著形成半導體材料層。接下來使用第二光罩MK2並藉由微影和蝕刻等製程圖案化半導體材料層以在電晶體TFT的閘極212上形成半導體層215。閘極絕緣層214的材料可以是例如是氧化矽、氮化矽、氮氧化矽或其他合適的介電材料。半導體層215可包含未摻雜半導體層。此外，半導體層215可還包括位於未摻雜半導體層上的摻雜半導體層。未摻雜半導體層的材料可以是非晶矽、單晶矽、多晶矽或其他類似材料，摻雜半導體層的材料可以對應是摻雜非晶矽、摻雜單晶矽、摻雜多晶矽或其他類似材料。

之後，如圖4A中的第三光罩MK3、圖5以及圖6C所示，在閘極絕緣層214和半導體層215上沉積金屬以形成第二金屬材料層，接下來使用第三光罩MK3並藉由微影和蝕刻等製程圖案化第二金屬材料層以形成第二金屬層M2，其包括第一資料線DL1、第二資料線DL2、電晶體TFT的源極216、汲極217和畫素電極218。在半導體層215還包括位於未摻雜半導體層上的摻雜半導體層的實施例中，上述的蝕刻第二金屬材料層的製程亦可圖案化摻雜半導體層以形成歐姆接觸層。第二金屬層M2的材料類似於第一金屬層M1的材料，其可包括鉻、鎢、鉭、鈦、鉬、鋁、銅等金屬元素或其他類似元素，或是包括上述金屬元素的任意組合所形成的合金或化合物等，但不限於此。

接著，如圖6D所示，在第二金屬層M2上形成鈍化材料層219M（亦可稱為第一鈍化材料層）。鈍化材料層219M的材料可以是例如是氧化矽、氮化矽、氮氧化矽或其他合適的介電材料。

之後，如圖4A中的第四光罩MK4、圖5以及圖6E所示，在鈍化材料層219M上沉積光感（photo-sensitive）材料以形成披覆材料層。接下來使用第四光罩MK4並藉由微影製程圖案化披覆材料層以形成具有穿孔225的披覆層220。披覆層220的材料可以是有機介電材料，例如環氧樹脂、丙烯酸樹脂、聚醯亞胺或其他合適材料，但不以此為限。在本實施例，由於披覆層220的材料包括光感材料，因此在微影製程後無需再進行蝕刻製程即可圖案化披覆材料層以形成具有穿孔225的披覆層220，可節省製程步驟。

接著，如圖4B中的第五光罩MK5、圖5以及圖6F所示，在披覆層220上形成透明導電材料層。接下來使用第五光罩MK5並藉由微影和蝕刻等製程圖案化透明導電材料層以形成透明導電層TC，其包括屏蔽電極221和畫素電極222。透明導電層TC的材料可以例如是氧化銦錫和/或氧化銦鋅等透明導電材料，但不限於此。

之後，如圖5以及圖6G所示，在透明導電層TC和披覆層220上形成鈍化材料層223M（亦可稱為第二鈍化材料層），且鈍化材料層223M經由穿孔225與鈍化材料層219M接觸。

接下來，如圖4B的第六光罩MK6、圖5以及圖6H所示，使用第六光罩MK6並藉由微影和蝕刻等製程圖案化鈍化材料層223M和鈍化材料層219M以形成具有通孔226的鈍化層223和鈍化層219，其中通孔226的第一部分226a貫穿鈍化層223與鈍化層219並暴露出畫素電極218，且通孔226的第二部分226b貫穿鈍化層223並暴露出畫素電極222。鈍化層223的材料類似於鈍化層219的材料，其可以是例如是氧化矽、氮化矽、氮氧化矽或其他合適的介電材料。

在本發明中，在形成鈍化材料層219M後以及形成披覆材料層之前未先將鈍化材料層219M圖案化為具有暴露出畫素電極218的通孔的鈍化層219，而是在將披覆材料層圖案化為具有穿孔225的披覆層220以及形成鈍化材料層223M後再藉由一光罩（第六光罩MK6）與微影和蝕刻等製程在鈍化材料層219M與鈍化材料層223M中形成通孔226以形成鈍化層219與鈍化層223，因此可省略製作額外單獨用於圖案化鈍化材料層219M的光罩，以及省略單獨用於圖案化鈍化材料層219M的微影和蝕刻等製程，可節省製作成本。

接著，如圖4B中的第七光罩MK7、圖5以及圖6I所示，在鈍化層223上沉積金屬以形成導體材料層。接下來使用第七光罩MK7並藉由微影和蝕刻等製程圖案化導體材料層以形成導體層M3，其包括反射電極224。反射電極224通過通孔226的第二部分226b電性連接畫素電極222，且通過通孔226的第一部分226a與穿孔225而電性連接畫素電極218。因為反射電極224用於反射光線AL，因此導體層M3可包括金屬層，其中金屬層的材料可包括銀、鋁等具有高反射率的金屬元素或其他類似元素，或是包括上述金屬元素的任意組合所形成的合金或化合物等，但不限於此。

應注意的是，雖然圖6A至圖6I之各階段的佈局示意圖和剖面視圖均僅繪示出單一畫素單元PX及其週邊的佈局圖案，但本領域技術人員可以直接理解，在此畫素單元PX上方或下方的畫素單元PX及其週邊的佈局圖案及結構亦相同或相似於圖6A至圖6I繪示之各階段的佈局圖案和剖面視圖。

在主動陣列基板210製作完成後，可接著提供如圖2所示之對向基板230，並對組主動陣列基板210和對向基板230以形成顯示面板200，其中液晶層250位於主動陣列基板210和對向基板230之間。液晶層250可透過液晶注入製程設置於主動陣列基板210和對向基板230之間。需補充說明的是，液晶注入製程可以是傳統式虹吸法或滴入式注入法（one drop fill；ODF），但不限於此。

相似於主動陣列基板210中的基板211，基板231也可以是由玻璃、石英、陶瓷、上述材料的組合其他類似絕緣材料構成，或是例如包含聚醯亞胺材料或聚對苯二甲酸乙二酯材料的可撓式基板，但不限於此。色阻層232的材料可以例如是由顏料和光固化樹脂構成的光阻劑材料。覆蓋層233的材料可以是有機或無機介電材料。此外，共同電極層234的材料可以例如是氧化銦錫和氧化銦鋅等透明導電材料，但不限於此。

綜上所述，本發明的顯示面板至少有下列有益效果：在反射電極224與資料線DL和掃描線SL之間設置屏蔽電極221，其可屏蔽資料線DL和掃描線SL對畫素電極222的干擾，改善串音干擾的問題，進而提升畫素顯示的品質。此外，形成屏蔽電極221的步驟可與形成畫素電極222的步驟使用同一層光罩，從而使製作顯示面板時不需增加額外光罩的使用及製程時間。

雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露的精神和範圍內，當可作些許的更動與潤飾，故本揭露的保護範圍當視後附的申請專利範圍所界定者為準。

100:顯示裝置 110:顯示面板 110A:主動區 110B:週邊區 120:源極驅動電路 130:閘極驅動電路 200:顯示面板 210:主動陣列基板 211:基板 211S:表面 212:閘極 213:儲存電容電極 213H:開口 214:閘極絕緣層 215:半導體層 216:源極 217:汲極 218:畫素電極 218H:開口 219:鈍化層 219S:表面 219M:鈍化材料層 220:披覆層 220S:表面 221:屏蔽電極 221H:開口 222:畫素電極 223:鈍化層 223M:鈍化材料層 224:反射電極 225:穿孔 226:通孔 226a:第一部分 226b:第二部分 227:開口 230:對向基板 231:基板 231S:表面 232:色阻層 233:覆蓋層 234:共同電極層 250:液晶層 AL:光線 BL:光線 CL:共同線 Cst1:儲存電容 d:間隙 DL:資料線 DL1:第一資料線 DL2:第二資料線 M1:第一金屬層 M2:第二金屬層 M3:導體層 MK1:第一光罩 MK2:第二光罩 MK3:第三光罩 MK4:第四光罩 MK5:第五光罩 MK6:第六光罩 MK7:第七光罩 PA:畫素區 PX:畫素單元 RA:反射區 RL:反射光 SL:掃描線 SL1:第一掃描線 SL2:第二掃描線 TA:穿透區 TB:製程表 TC:透明導電層 TFT:電晶體 UR:眼睛 X:方向 Y:方向 Z:方向

為了更完整了解實施例及其優點，現參照結合所附圖式所做之下列描述，其中： 圖1為依據本發明一些實施例之顯示裝置的示意圖； 圖2為依據本發明一些實施例之顯示面板的畫素單元的剖視圖的一示例； 圖3A為圖2中之主動陣列基板的佈局示意圖； 圖3B為圖3A繪示的佈局示意圖中沿A-A′切割線段的剖面視圖； 圖4A為圖3A中的第一金屬層、半導體層、第二金屬層和穿孔的佈局示意圖； 圖4B為圖3A中的透明導電層、通孔和導體層的佈局示意圖； 圖5為製作圖3B之主動陣列基板的各階段的製程表的示意圖；以及 圖6A至圖6I為製作圖3B之主動陣列基板的各階段的剖面視圖與光罩疊層圖。

210:主動陣列基板

212:閘極

213:儲存電容電極

215:半導體層

216:源極

217:汲極

218:畫素電極

221:屏蔽電極

222:畫素電極

224:反射電極

225:穿孔

226:通孔

227:開口

CL:共同線

d:間隙

DL:資料線

DL1:第一資料線

DL2:第二資料線

PX:畫素單元

SL:掃描線

SL1:第一掃描線

SL2:第二掃描線

X:方向

Y:方向

Claims (12)

1. 一種顯示面板，包含：一基板；一掃描線與一資料線，設置於該基板上；以及一畫素單元，設置於該基板上，該畫素單元具有一反射區和一穿透區，且該畫素單元包含：一電晶體，電連接該掃描線和該資料線；一第一畫素電極，電連接該電晶體的一汲極；一屏蔽電極，設置於該掃描線和該資料線上，且在該基板的垂直投影方向上覆蓋該掃描線和該資料線；一第二畫素電極，位於該穿透區中，其中該第二畫素電極與該屏蔽電極屬於同一膜層；以及一反射電極，位於該反射區中，且電連接該第一畫素電極和該第二畫素電極。
2. 如請求項1所述之顯示面板，其中該反射電極具有一開口，且該第二畫素電極在該基板的垂直投影方向上重疊於該開口。
3. 如請求項1所述之顯示面板，其中該畫素單元還包含：一鈍化層，位於該第二畫素電極與該反射電極之間；其中該鈍化層具有一通孔，該通孔貫穿該鈍化層且顯露該第二畫素電極，且該反射電極通過該通孔電連接該第二 畫素電極。
4. 如請求項1所述之顯示面板，其中該畫素單元還包含：一第一鈍化層，設置於該第一畫素電極的上方；一第二鈍化層，設置於該第一鈍化層與該反射電極之間，其中該第一鈍化層和該第二鈍化層具有一通孔，該通孔貫穿該第一鈍化層與該第二鈍化層；其中該第一畫素電極與該汲極屬於同一膜層，該通孔顯露該第一畫素電極，且該反射電極通過該通孔電連接該第一畫素電極。
5. 如請求項4所述之顯示面板，其中該畫素單元還包含：一披覆層，設置於該第一鈍化層與該第二鈍化層之間；其中該披覆層具有一穿孔，該穿孔貫穿該披覆層，且該通孔在該基板的垂直投影方向上重疊於該穿孔。
6. 如請求項1所述之顯示面板，其中該畫素單元還包含：一儲存電容電極，在該基板的垂直投影方向上重疊於該第一畫素電極。
7. 如請求項1所述之顯示面板，其中該屏蔽電 極還設置於該電晶體上，且在該基板的垂直投影方向上覆蓋該電晶體。
8. 一種顯示面板的製作方法，包含下列步驟：形成一第一金屬層於一基板上，其中該第一金屬層包含一電晶體的一閘極和一掃描線；形成一第二金屬層於該基板上，其中該第二金屬層包含該電晶體的一源極和一汲極、一第一畫素電極與一資料線；形成一透明導電層於該第二金屬層上，其中該透明導電層包含一屏蔽電極和一第二畫素電極，該第二畫素電極位於一畫素單元的一穿透區中，該屏蔽電極設置於該掃描線和該資料線上，且該屏蔽電極在該基板的垂直投影方向上覆蓋該掃描線和該資料線；以及形成一導體層於該透明導電層上，其中該導體層包含一反射電極，該反射電極位於該畫素單元的一反射區中，且電連接該第一畫素電極和該第二畫素電極。
9. 如請求項8所述之製作方法，還包含：在該透明導電層上形成一鈍化材料層；以及圖案化該鈍化材料層以形成一鈍化層，其中該鈍化層具有一通孔，該通孔貫穿該鈍化層且顯露該第二畫素電極；其中在形成該導體層後，該反射電極通過該通孔電連接該第二畫素電極。
10. 如請求項8所述之製作方法，還包含：在該第二金屬層上形成一第一鈍化材料層；在該透明導電層上形成一第二鈍化材料層；以及圖案化該第一鈍化材料層和該第二鈍化材料層以分別形成一第一鈍化層和一第二鈍化層，其中該第一鈍化層和該第二鈍化層具有一通孔，該通孔貫穿該第一鈍化層和該第二鈍化層，且該通孔顯露該第一畫素電極；其中在形成該導體層後，該反射電極通過該通孔電連接該第一畫素電極。
11. 如請求項10所述之製作方法，還包含：在該第一鈍化材料層上形成一披覆層，其中該披覆層具有一穿孔，該穿孔貫穿該披覆層；其中在形成該通孔後，該通孔在該基板的垂直投影方向上重疊於該穿孔。
12. 如請求項11所述之製作方法，其中該披覆層的材料包括一光感材料；其中形成該披覆層包含在該第一鈍化材料層上形成一披覆材料層，以及藉由一微影製程圖案化該披覆材料層以形成具有該穿孔的該披覆層。

Images