[go: up one dir, main page]

TWI824847B - 記憶體分享裝置、方法、可分享記憶體以及其使用之電子設備 - Google Patents

記憶體分享裝置、方法、可分享記憶體以及其使用之電子設備 Download PDF

Info

Publication number
TWI824847B
TWI824847B TW111144963A TW111144963A TWI824847B TW I824847 B TWI824847 B TW I824847B TW 111144963 A TW111144963 A TW 111144963A TW 111144963 A TW111144963 A TW 111144963A TW I824847 B TWI824847 B TW I824847B
Authority
TW
Taiwan
Prior art keywords
address
multiplexers
memory
read data
write data
Prior art date
Application number
TW111144963A
Other languages
English (en)
Other versions
TW202422360A (zh
Inventor
王政傑
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW111144963A priority Critical patent/TWI824847B/zh
Priority to CN202310004610.8A priority patent/CN118069344A/zh
Application granted granted Critical
Publication of TWI824847B publication Critical patent/TWI824847B/zh
Publication of TW202422360A publication Critical patent/TW202422360A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284—Multiple user address space allocation, e.g. using different base addresses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Dram (AREA)

Abstract

本發明關於一種記憶體分享裝置、方法、可分享記憶體以及其使用之電子設備，此記憶體分享方法包括：提供多個記憶體區塊；將每一記憶體區塊依照需求，預先分配給多個系統；當每一系統中，至少一特定系統輸出一存取要求，包括：致能記憶體區塊中，分配給特定系統之記憶體區塊；以及將特定系統輸出之存取訊號電性連接至被致能的記憶體區塊。

Description

記憶體分享裝置、方法、可分享記憶體以及其使用之電子設 備
本發明涉及一種記憶體控制的技術，且特別是一種記憶體分享裝置、方法、可分享記憶體以及其使用之電子設備。
隨機存取記憶體(Random Access Memory，RAM)是與處理器交換資料的內部記憶體。一般情況它可以隨時被讀寫，而且速度很快，通常作為操作系統或其他正在運行中的程式的臨時資料儲存媒介。一般隨機存取記憶體在設計時，每個隨機存取記憶體界面所能存取的位址大小、資料長短等，皆為固定的設計。故當多個系統想要共用記憶體時，必須要每個系統採用相同位址寬度的存取方式。除此之外，一般記憶體僅有單一埠(Single Port)，存取皆依靠此單一埠進行，故還需要一個相當複雜的記憶體分享機制，避免存取的記憶體互相重疊，導致資料錯誤。
另外，在先前技術中，還有一種雙埠隨機存取記憶體(Dual-Ported RAM，DPRAM)。圖1繪示為先前技術之雙埠隨機存取記憶體10的電路方塊圖。請參考圖1，此種雙埠隨機存取記憶體是一種允許同時(或幾乎同時)由二 個系統101、102存取的隨機存取記憶體。雙埠隨機存取記憶體有兩組位址匯流排及兩組資料匯流排(因此稱為「雙埠」)，因此允許由二個設備存取，而一般的隨機存取記憶體的位址匯流排及資料匯流排都只有一組。一般若使用雙埠隨機存取記憶體，若在同一個位置同時(或幾乎同時)由不同設備寫入不同資料，會有競爭危害(Race Hazard)的問題，會導致資料錯誤。
本發明提供一種記憶體分享裝置、方法、可分享記憶體以及其使用之電子設備，用以提供一個彈性且低成本的方法，讓多個系統可以存取同一個記憶體設備，且每個系統可以有不同的位址寬度，可以達到簡單控制、容許多種記憶體寬度以及可避免資料錯誤。
本發明的實施例提供了一種可分享記憶體，用以將記憶體分享給一多個系統，此可分享記憶體包括多個記憶體區塊(Rank)以及本發明實施例的記憶體分享裝置，此記憶體分享裝置包括一選擇電路以及一界面選擇控制電路。選擇電路包括多個接收埠以及一輸出埠，其中，每一位址接收埠耦接對應的系統，其中，位址輸出埠耦接每一記憶體區塊。界面選擇控制電路耦接選擇電路，根據上述系統中，至少一特定系統輸出之存取要求，將選擇電路的接收埠中，對應特定系統之接收埠電性連接至選擇電路的輸出埠，並致能記憶體區塊中，分配給特定系統之記憶體區塊，以存取上述可分享記憶體。
依照本發明較佳實施例所述的記憶體分享裝置以及可分享記憶體，致能記憶體區塊中，分配給特定系統之記憶體區塊的方法更包括界面選擇控 制電路輸出一晶片選擇(Chip Selection)訊號以致能分配給特定系統之記憶體區塊。
依照本發明較佳實施例所述的記憶體分享裝置以及可分享記憶體，上述選擇電路更包括多個位址多工器以及多個讀取資料多工器。每一位址多工器包括多個位址接收埠以及一位址輸出埠，每一位址多工器的位址接收埠分別接收上述系統所輸出的位址訊號，每一位址多工器的位址輸出埠分別耦接每一記憶體區塊的位址接收埠。每一讀取資料多工器包括多個讀取資料接收埠以及一讀取資料輸入埠，每一讀取資料多工器的讀取資料接收埠分別耦接上述系統，每一讀取資料多工器的讀取資料輸入埠分別耦接每一記憶體區塊的讀取資料輸出埠。當界面選擇控制電路根據特定系統輸出之讀取要求，界面選擇控制電路控制多個位址多工器中，對應特定系統之記憶體區塊的位址接收埠電性連接至對應特定系統之記憶體區塊的位址多工器的位址輸出埠，界面選擇控制電路控制多個讀取資料多工器中，對應特定系統之記憶體區塊的讀取資料接收埠電性連接至對應特定系統之記憶體區塊的多個讀取資料多工器的讀取資料輸入埠。
依照本發明較佳實施例所述的記憶體分享裝置以及可分享記憶體，上述選擇電路更包括多個晶片選擇(chip selection)多工器，每一晶片選擇多工器包括多個晶片選擇訊號接收埠以及一晶片選擇訊號輸出埠，每一該些晶片選擇多工器的該些晶片選擇訊號接收埠分別接收該些系統對應的晶片選擇訊號，每一該些晶片選擇多工器的晶片選擇訊號輸出埠分別耦接每一記憶體區塊的晶片選擇訊號接收端。當界面選擇控制電路根據特定系統輸出之讀取要求，界面選擇控制電路控制每一該些晶片選擇多工器中，對應特定系統的位址接收埠 電性連接至每一晶片選擇多工器的位址輸出埠，以致能對應特定系統之記憶體區塊。
依照本發明較佳實施例所述的記憶體分享裝置以及可分享記憶體，上述選擇電路更包括多個寫入資料多工器。每一寫入資料多工器包括多個寫入資料接收埠以及一寫入資料輸出埠，每一寫入資料多工器的寫入資料接收埠分別耦接上述系統，每一寫入資料多工器的寫入資料輸出埠分別耦接每一記憶體區塊的寫入資料輸入埠。當界面選擇控制電路根據特定系統輸出之寫入要求，界面選擇控制電路控制多個位址多工器中，對應特定系統之記憶體區塊的位址接收埠電性連接至對應特定系統之記憶體區塊的位址多工器的位址輸出埠，界面選擇控制電路控制多個寫入資料多工器中，對應特定系統之記憶體區塊的寫入資料接收埠電性連接至對應特定系統之記憶體區塊的多個寫入資料多工器的寫入資料輸出埠。在另一較佳實施例中，當界面選擇控制電路根據特定系統輸出之寫入要求，界面選擇控制電路控制每一晶片選擇多工器中，對應特定系統的位址接收埠電性連接至每一晶片選擇多工器的位址輸出埠，以致能對應特定系統之記憶體區塊。
依照本發明較佳實施例所述的記憶體分享裝置以及可分享記憶體，上述選擇電路更包括多個位址多工器以及多個讀取資料多工器。每一位址多工器包括N個位址接收埠以及一位址輸出埠，每一該些位址多工器的位址輸出埠分別耦接每一該些記憶體區塊的位址接收埠，其中，第I個系統耦接對應第I個系統的該些記憶體區塊所耦接的該些位址多工器中，第I個位址接收埠，以分別接收第I個系統所輸出的位址訊號。每一讀取資料多工器包括多個讀取資料接收埠以及一讀取資料輸入埠，每一讀取資料多工器的讀取資料輸入埠分別耦接 每一記憶體區塊的讀取資料輸出埠，其中，對應第I個系統的記憶體區塊所耦接的讀取資料多工器的第I個讀取資料接收埠分別耦接第I個系統。當界面選擇控制電路根據特定系統輸出之讀取要求，界面選擇控制電路控制多個位址多工器中，對應特定系統之記憶體區塊的位址接收埠電性連接至對應該特定系統之記憶體區塊的位址多工器的位址輸出埠，界面選擇控制電路控制多個讀取資料多工器中，對應特定系統之記憶體區塊的讀取資料接收埠電性連接至對應特定系統之記憶體區塊的多個讀取資料多工器的讀取資料輸入埠。
依照本發明較佳實施例所述的記憶體分享裝置以及可分享記憶體，上述選擇電路更包括多個寫入資料多工器。每一寫入資料多工器包括多個寫入資料接收埠以及一寫入資料輸出埠，每一寫入資料多工器的寫入資料輸出埠分別耦接每一記憶體區塊的寫入資料輸入埠，其中，對應第I個系統的記憶體區塊所耦接的寫入資料多工器的第I個寫入資料接收埠分別耦接第I個系統。當界面選擇控制電路根據特定系統輸出之寫入要求，界面選擇控制電路控制多個位址多工器中，對應特定系統之記憶體區塊的位址接收埠電性連接至對應該特定系統之記憶體區塊的位址多工器的位址輸出埠，界面選擇控制電路控制多個寫入資料多工器中，對應特定系統之記憶體區塊的寫入資料接收埠電性連接至對應特定系統之記憶體區塊的多個寫入資料多工器的寫入資料輸出埠。
依照本發明較佳實施例所述的記憶體分享裝置以及可分享記憶體，上述界面選擇控制電路更包括一查找表，用以儲存每一系統與上述記憶體區塊的對應關係，藉以根據特定系統的存取要求，致能對應的記憶體區塊。
另外，本發明的較佳實施例提出一種電子設備，包括上述之可分享記憶體以及至少一周邊裝置，透過匯流排所述多個系統其中之一電性連接。
再者，本發明的較佳實施例提出一種記憶體分享方法，此記憶體分享方法包括下列步驟：提供多個記憶體區塊；將每一記憶體區塊依照需求，預先分配給多個系統；當每一系統中，至少一特定系統輸出一存取要求，此記憶體分享方法包括：致能記憶體區塊中，分配給特定系統之記憶體區塊；以及將特定系統輸出之存取訊號電性連接至被致能的記憶體區塊。
依照本發明較佳實施例所述的記憶體分享方法，上述記憶體分享方法更包括提供一查找表，用以儲存每一系統與該些記憶體區塊的對應關係，藉以根據特定系統的存取要求，致能對應的記憶體區塊。
依照本發明較佳實施例所述的記憶體分享方法，上述記憶體分享方法更包括：在每一個記憶體區塊與該些系統之間，耦接多個位址多工器；在每一個記憶體區塊與上述系統之間，耦接多個讀取資料多工器；當特定系統輸出之讀取要求，上述記憶體分享方法包括：控制上述多個位址多工器，使該特定系統電性連接至對應該特定系統之記憶體區塊，以提供位址給對應該特定系統之記憶體區塊；以及控制上述多個讀取資料多工器，使該特定系統電性連接至對應該特定系統之記憶體區塊，以讀取資料。
依照本發明較佳實施例所述的記憶體分享方法，其中，在每一個記憶體區塊與該些系統之間，耦接多個位址多工器，更包括：在每一該些位址多工器提供多個位址輸入埠，其中，第I個系統耦接第I個系統與對應之記憶體區塊之間之位址多工器的第I個位址輸入埠，並空接其餘位址輸入埠；其中，在每一個記憶體區塊與該些系統之間，耦接多個讀取資料多工器，更包括：在每一該些讀取資料多工器提供多個讀取資料輸出埠，其中，第I個系統耦接第I個系 統與對應之記憶體區塊之間之讀取資料多工器的第I個讀取資料輸出埠，並空接其餘讀取資料輸出埠。
依照本發明較佳實施例所述的記憶體分享方法，上述記憶體分享方法更包括：在每一個記憶體區塊與該些系統之間，耦接多個位址多工器；在每一個記憶體區塊與該些系統之間，耦接多個寫入資料多工器；當特定系統輸出之寫入要求，上述記憶體分享方法包括：控制上述多個位址多工器，使該特定系統電性連接至對應該特定系統之記憶體區塊，以提供位址給對應該特定系統之記憶體區塊；以及控制上述多個寫入資料多工器，使該特定系統電性連接至對應該特定系統之記憶體區塊，以寫入資料至對應該特定系統之記憶體區塊。
依照本發明較佳實施例所述的記憶體分享方法，其中，在每一個記憶體區塊與該些系統之間，耦接多個位址多工器，更包括：在每一該些位址多工器提供多個位址輸入埠，其中，第I個系統耦接第I個系統與對應之記憶體區塊之間之位址多工器的第I個位址輸入埠，並空接其餘位址輸入埠；其中，在每一個記憶體區塊與該些系統之間，耦接多個寫入資料多工器，更包括：在每一該些寫入資料多工器提供多個寫入資料輸入埠，其中，第I個系統耦接第I個系統與對應之記憶體區塊之間之寫入資料多工器的第I個寫入資料輸入埠，並空接其餘寫入資料料輸入埠。
綜上所述，本發明實施例的精神在於利用選擇電路耦接每一個系統，且利用界面選擇控制電路控制選擇電路與致能對應的內部的記憶體區塊，藉由選擇電路，將欲存取記憶體的系統的存取指令，傳遞給被致能的記憶體區塊，藉此，讓每個系統存取同一個可分享記憶體模組中的不同區塊。由於致能的記憶體區塊數目可依照不同系統做調整，故可以相容不同記憶體位址寬度。另外，由 於根據系統存取不同，致能不同的記憶體區塊，故不會發生資料錯誤或資料覆蓋的問題。再者，由於是採用選擇電路做記憶體分享，故記憶體模組內部走線可以完全不改變，僅須改變選擇電路與系統之間的走線。電路複雜度可以降低，也降低使用成本。
為了進一步理解本發明的技術、手段和效果，可以參考以下詳細描述和附圖，從而可以徹底和具體地理解本發明的目的、特徵和概念。然而，以下詳細描述和附圖僅用於參考和說明本發明的實現方式，其並非用於限制本發明。
10:雙埠隨機存取記憶體
101、102:系統
20:第一系統
21:第二系統
22:第三系統
23:可分享記憶體
24:周邊裝置
R0、R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11、R12、R13、R14、R15:記憶體區塊
301:選擇電路
302:界面選擇控制電路
30:記憶體模組
401查找表
ADD0、ADD1、ADD2、ADD3、ADD4、ADD5、ADD6、ADD7:位址多工器
WDAT0、WDAT1、WDAT2、WDAT3、WDAT4、WDAT5、WDAT6、WDAT7:寫入資料多工器
RDAT0、RDAT1、RDAT2、RDAT3、RDAT4、RDAT5、RDAT6、RDAT7:讀取資料多工器
C0、C1、C2、C3:晶片選擇(Chip Selection)多工器
601、602、603、604、605、606、607、608:多工電路
S901~S910:本發明一較佳實施例的一種記憶體分享方法的流程步驟
提供的附圖用以使本發明所屬技術領域具有通常知識者可以進一步理解本發明，並且被併入與構成本發明之說明書的一部分。附圖示出了本發明的示範實施例，並且用以與本發明之說明書一起用於解釋本發明的原理。
圖1繪示為先前技術之雙埠隨機存取記憶體的電路方塊圖。
圖2繪示為本發明實施例的一種電子設備之記憶體存取示意圖。
圖3繪示為本發明一較佳實施例的一種可分享記憶體的電路方塊圖。
圖4繪示為本發明一較佳實施例的一種可分享記憶體的電路方塊圖。
圖5繪示為本發明一較佳實施例的一種可分享記憶體的電路方塊圖。
圖6繪示為本發明一較佳實施例的一種可分享記憶體的電路方塊圖。
圖7A繪示為本發明一較佳實施例的一種可分享記憶體的第一系統20與記憶體區塊R0~R3的走線示意圖。
圖7B繪示為本發明一較佳實施例的一種可分享記憶體的第二系統21、第三系統22與記憶體區塊R4~R7的走線示意圖。
圖8繪示為本發明一較佳實施例的一種可分享記憶體的電路方塊圖。
圖9繪示為本發明一較佳實施例的一種記憶體分享方法的流程圖。
現在將詳細參考本發明的示範實施例，其示範實施例會在附圖中被繪示出。在可能的情況下，在附圖和說明書中使用相同的元件符號來指代相同或相似的部件。另外，示範實施例的做法僅是本發明之設計概念的實現方式之一，下述的該等示範皆非用於限定本發明。
圖2繪示為本發明一較佳實施例的一種電子設備之記憶體存取示意圖。請參考第2圖，此電子設備包括三個系統20、21、22、一可分享記憶體23以及一周邊裝置24。周邊裝置24耦接第一系統20。在此實施例中，上述可分享記憶體23被分配給上述三個系統20、21、22使用。且每一個系統20、21、22皆使用不同寬度的記憶體存取界面。在此實施例中，可分享記憶體23包含16個記憶體區塊R0~R15，每一個記憶體區塊R0~R15皆為32位元。第一系統20 的記憶體存取位址寬度是32位元，分配給第一系統20的記憶體區塊是記憶體區塊R0~R3，故每次第一系統20存取記憶體時，僅被致能一個記憶體區塊R0~R3。系統21的記憶體存取位址寬度是128位元，分配給第二系統21的記憶體區塊是記憶體區塊R4~R7、R12~R15，故每次第二系統21存取記憶體時，一次致能四個記憶體區塊R4~R7或R12~R15。系統22的記憶體存取位址寬度是64位元，分配給第三系統22的記憶體區塊是記憶體區塊R8~R11，故每次第三系統22存取記憶體時，一次致能兩個記憶體區塊R8~R11。
圖3繪示為本發明一較佳實施例的一種可分享記憶體的電路方塊圖。請參考圖3，此可分享記憶體包括記憶體模組30以及本發明較佳實施例的記憶體分享裝置31。記憶體模組30包括8個記憶體區塊R0、R1、R2、R3、R4、R5、R6、R7。記憶體分享裝置31包括選擇電路301以及界面選擇控制電路302。選擇電路301在此實施例中包括3個接收埠以及一個輸出埠。選擇電路301的位址接收埠分別耦接上述三個系統20、21、22。選擇電路301的位址輸出埠耦接每一個記憶體區塊R0、R1、R2、R3、R4、R5、R6、R7。界面選擇控制電路302耦接並用以控制選擇電路301。
舉例來說，假設記憶體區塊R0、R1、R2、R3是分配給第一系統20；記憶體區塊R4、R5是分配給第二系統21；記憶體區塊R6、R7是分配給第三系統22。當第一系統20要進行存取時，界面選擇控制電路302會將第一系統20的存取訊號經由選擇電路301的接收埠電性連接到輸出埠中對應上述記憶體區塊R0、R1、R2、R3的部份，並且致能上述記憶體區塊R0、R1、R2、R3，第一系統20便可以存取上述記憶體區塊R0、R1、R2、R3。當第二系統21要進行存取時，界面選擇控制電路302會將第二系統21的存取訊號經由選擇電路301 的接收埠電性連接到輸出埠中對應上述記憶體區塊R4、R5的部份，並且致能上述記憶體區塊R4、R5，第二系統21便可以存取上述記憶體區塊R4、R5。同樣的，當第三系統22要進行存取時，界面選擇控制電路302會將第三系統22的存取訊號經由選擇電路301的接收埠電性連接到輸出埠中對應上述記憶體區塊R6、R7的部份，並且致能上述記憶體區塊R6、R7，第三系統22便可以存取上述記憶體區塊R6、R7。上述致能記憶體區塊R0~R7的方式可以例如是界面選擇控制電路302輸出晶片致能訊號(Chip Selection Signal)來根據不同系統的存取致能不同的記憶體區塊。
由上述實施例可以看出，界面選擇控制電路302根據不同系統來切換記憶體區塊(memory rank)，搭配選擇電路301，可讓整個記憶體模組30用相同界面共用例如位址(ADDR)、讀取資料(RDATA)、寫入資料(WDATA)等訊號，以便減少在記憶體區塊內訊號線使用量，減少記憶體模組30中，過多訊號繞、走線所產生之各種各樣的干擾問題，且容易導致所存取的資料錯誤。
圖4繪示為本發明一較佳實施例的一種可分享記憶體的電路方塊圖。請參考圖4，在此實施例中，界面選擇控制電路302包括一查找表401，用以儲存每一系統與記憶體區塊的對應關係，界面選擇控制電路302藉由上述查找表401，根據不同系統的存取要求，致能對應的記憶體區塊。再者，選擇電路301在此實施例中，被分成4個位址多工器ADD0~ADD3、4個寫入資料多工器WDAT0~WDAT3、4個讀取資料多工器RDAT0~RDAT3以及4個晶片選擇(Chip Selection)多工器C0~C3。為了讓本領域具有通常知識者能理解本發明，在此實施例僅以4個記憶體區塊R0~R4做說明。所屬技術領域具有通常知識者應當知道，記憶體區塊R0~R4的數目是隨產品或不同設計而改變，本發明不以此為限。
在此實施例中，每個位址多工器ADD0~ADD3的三個位址輸入埠分別接收三個系統20~22輸出的位址，這三個位址寬度可以不一樣，故位址多工器ADD0~ADD3的三個位址輸入埠的排線寬度亦可以不同。位址多工器ADD0~ADD3的每一個輸出埠分別耦接4個記憶體區塊R0~R4。每個讀取資料多工器RDAT0~RDAT3的三個讀取資料輸出埠分別用以輸出資料到三個系統20~22。讀取資料多工器RDAT0~RDAT3的讀取資料輸入埠分別耦接4個記憶體區塊R0~R4。寫入資料多工器WDAT0~WDAT3的三個寫入資料輸入埠分別用以接收三個系統20~22所欲寫入記憶體的資料。寫入資料多工器WDAT0~WDAT3的寫入資料輸出埠分別耦接4個記憶體區塊R0~R4。
為了方便說明本發明的精神，在此實施例中，假設記憶體區塊R0與R1被分配給第一系統20，記憶體區塊R2被分配給第二系統21，記憶體區塊R3被分配給第三系統22。當界面選擇控制電路302收到第一系統20輸出之讀取要求時，界面選擇控制電路302根據查找表401，以選擇信號SEL0、SEL1控制位址多工器ADD0以及ADD1，將第一系統20對應的位址接收埠電性連接至位址多工器ADD0以及ADD1的位址輸出埠，且界面選擇控制電路302以選擇信號SEL0、SEL1控制晶片選擇多工器C0以及C1輸出對應的晶片選擇訊號，致能記憶體區塊R0與R1。在此同時，界面選擇控制電路302以選擇信號SEL0、SEL1控制讀取資料多工器RDAT0以及RDAT1的讀取輸入埠電性連接對應第一系統20的讀取資料輸出埠。故第一系統20所輸入的位址便可以傳送到記憶體區塊R0與R1，且第一系統20便可以從讀取資料多工器RDAT0以及RDAT1的讀取資料輸出埠取得對應的讀取資料。
上述實施例中，雖然是以只控制位址多工器ADD0、ADD1以及讀取資料多工器RDAT0、RDAT1的方式進行，然此種方式係屬於較佳實施例，所屬技術領域具有通常知識者應當知道，每個位址多工器ADD0~ADD3以及讀取資料多工器RDAT0~RDAT3皆被電性連接到第一系統20亦可以實施，只要記憶體區塊R0與R1被致能，就不會有存取錯誤產生。但是，這樣的電性連接方式會需要記憶體區塊R0與R1在輸出讀取資料時，具有較大的驅動能力。然本發明不以上述較佳實施例為限。
當界面選擇控制電路302收到第二系統21輸出之讀取要求時，界面選擇控制電路302根據查找表401，以選擇信號SEL2控制位址多工器ADD2，將第二系統21對應的位址接收埠電性連接至位址多工器ADD2的位址輸出埠，且界面選擇控制電路302以選擇信號SEL2控制晶片選擇多工器C2輸出對應的晶片選擇訊號，致能記憶體區塊R2。在此同時，界面選擇控制電路302以選擇信號SEL2控制讀取資料多工器RDAT2的讀取輸入埠電性連接對應第二系統21的讀取資料輸出埠。故第二系統21所輸入的位址便可以傳送到記憶體區塊R2，且第二系統21便可以從讀取資料多工器RDAT2的讀取資料輸出埠取得對應的讀取資料。
同樣的，當界面選擇控制電路302收到第三系統22輸出之讀取要求時，界面選擇控制電路302根據查找表401，以選擇信號SEL3控制位址多工器ADD3，將第三系統22對應的位址接收埠電性連接至位址多工器ADD3的位址輸出埠，且界面選擇控制電路302以選擇信號SEL3控制晶片選擇多工器C3輸出對應的晶片選擇訊號，致能記憶體區塊R3。在此同時，界面選擇控制電路302以選擇信號SEL3控制讀取資料多工器RDAT3的讀取輸入埠電性連接對 應第三系統22的讀取資料輸出埠。故第三系統22所輸入的位址便可以傳送到記憶體區塊R3，且第三系統22便可以從讀取資料多工器RDAT3的讀取資料輸出埠取得對應的讀取資料。
另外，當界面選擇控制電路302收到第一系統20輸出之寫入要求時，界面選擇控制電路302根據查找表401，以選擇信號SEL0、SEL1控制位址多工器ADD0以及ADD1，將第一系統20對應的位址接收埠電性連接至位址多工器ADD0以及ADD1的位址輸出埠，且界面選擇控制電路302以選擇信號SEL0、SEL1控制晶片選擇多工器C0以及C1輸出對應的晶片選擇訊號，致能記憶體區塊R0與R1。在此同時，界面選擇控制電路302以選擇信號SEL0、SEL1控制寫入資料多工器WDAT0以及WDAT1的寫入輸出埠電性連接對應第一系統20的寫入資料輸入埠。故第一系統20所輸入的位址便可以傳送到記憶體區塊R0與R1，且第一系統20便可以從寫入資料多工器WDAT0以及WDAT1的寫入資料輸入埠將寫入資料寫入至記憶體區塊R0與R1。
當界面選擇控制電路302收到第二系統21輸出之寫入要求時，界面選擇控制電路302根據查找表401，以選擇信號SEL2控制位址多工器ADD2，將第二系統21對應的位址接收埠電性連接至位址多工器ADD2的位址輸出埠，且界面選擇控制電路302以選擇信號SEL2控制晶片選擇多工器C2輸出對應的晶片選擇訊號，致能記憶體區塊R2。在此同時，界面選擇控制電路302以選擇信號SEL2控制寫入資料多工器WDAT2的寫入輸出埠電性連接對應第二系統21的寫入資料輸入埠。故第二系統21所輸入的位址便可以傳送到記憶體區塊R2，且第二系統21便可以從寫入資料多工器WDAT2的寫入資料輸入埠將寫入資料寫入至記憶體區塊R2。
同樣的道理，當界面選擇控制電路302收到第三系統22輸出之寫入要求時，界面選擇控制電路302根據查找表401，以選擇信號SEL3控制位址多工器ADD3，將第三系統22對應的位址接收埠電性連接至位址多工器ADD3的位址輸出埠，且界面選擇控制電路302以選擇信號SEL3控制晶片選擇多工器C3輸出對應的晶片選擇訊號，致能記憶體區塊R3。在此同時，界面選擇控制電路302以選擇信號SEL3控制寫入資料多工器WDAT3的寫入輸出埠電性連接對應第三系統22的寫入資料輸入埠。故第三系統22所輸入的位址便可以傳送到記憶體區塊R3，且第三系統22便可以從寫入資料多工器WDAT3的寫入資料輸入埠將寫入資料寫入至記憶體區塊R2。
上述實施例中，雖然都是只控制對應的位址多工器ADD0~ADD3以及對應的讀取資料多工器RDAT0~RDAT3或對應的寫入資料多工器WDAT0~WDAT3的方式進行，然此種方式係屬於較佳實施例，其好處在上述實施例中已經詳述理由，在此不予贅述。然本發明並不以上述較佳實施例為限。
圖5繪示為本發明一較佳實施例的一種可分享記憶體的電路方塊圖。請參考圖4與圖5，在此實施例中，與圖4的差異在於，界面選擇控制電路302只需要使用選擇信號SEL0，便可以讓第一系統20存取記憶體R0以及R1。故可以更加的減少走線的使用，降低印刷電路板或電路布局複雜度。由於圖5的實施例與圖4的實施例類似，故在此不予贅述。
圖6繪示為本發明一較佳實施例的一種可分享記憶體的電路方塊圖。請參考圖6，在此實施例中，此可分享記憶體的記憶體區塊R0~R3是分配給第一系統20，記憶體區塊R4~R5是分配給第二系統21，記憶體區塊R6~R7是分配給第三系統22。再者，為了簡化說明，在此實施例中，繪示了8個多工 電路601~608，這些多工電路601~608分別表示了上述位址多工器、上述讀取資料多工器、上述寫入資料多工器以及上述晶片選擇多工器。在此實施例中，第一系統20僅耦接到多工電路601~604，並未耦接到多工電路605~608。
所屬技術領域具有通常知識者參考上述圖4~圖6的實施例後，應當可以理解到，第一系統20到記憶體區塊R0~R4的耦接狀態應當如圖7A所示，圖7A繪示為本發明一較佳實施例的一種可分享記憶體的第一系統20與記憶體區塊R0~R3的走線示意圖。同樣的道理，所屬技術領域具有通常知識者參考上述圖4~圖6的實施例後，應當可以理解到，第二系統21到記憶體區塊R4~R5的耦接狀態以及第三系統22到記憶體區塊R6~R7的耦接狀態以及應當如圖7B所示，圖7B繪示為本發明一較佳實施例的一種可分享記憶體的第二系統21、第三系統22與記憶體區塊R4~R7的走線示意圖。
上述實施例中，第一系統20耦接位址多工器ADD0~ADD3的第一位址接收埠。第一系統20耦接讀取資料多工器RDAT0~RDAT3的第一讀取資料接收埠。第一系統20耦接寫入資料多工器WDAT0~WDAT3的第一寫入資料接收埠。第二系統21耦接位址多工器ADD4~ADD5的第二位址接收埠。第二系統21耦接讀取資料多工器RDAT4~RDAT5的第二讀取資料接收埠。第二系統21耦接寫入資料多工器WDAT4~WDAT5的第二寫入資料接收埠。第三系統22耦接位址多工器ADD6~ADD7的第三位址接收埠。第三系統23耦接讀取資料多工器RDAT6~RDAT7的第三讀取資料接收埠。第三系統23耦接寫入資料多工器WDAT6~WDAT7的第三寫入資料接收埠。
在上述實施例中，上述位址多工器ADD0~ADD3的第二、第三位址接收埠皆未耦接任何裝置(空接)。上述位址多工器ADD4~ADD5的第一、 第三位址接收埠皆未耦接任何裝置(空接)。上述位址多工器ADD6~ADD7的第一、第二位址接收埠皆未耦接任何裝置(空接)。上述讀取資料多工器RDAT0~RDAT3的第二、第三讀取資料接收埠皆未耦接任何裝置(空接)。上述讀取資料多工器RDAT4~RDAT5的第一、第三讀取資料接收埠皆未耦接任何裝置(空接)。上述讀取資料多工器RDAT6~RDAT7的第一、第二讀取資料接收埠皆未耦接任何裝置(空接)。上述寫入資料多工器WDAT0~RDAT3的第二、第三寫入資料接收埠皆未耦接任何裝置(空接)。上述寫入資料多工器WDAT4~WDAT5的第一、第三寫入資料接收埠皆未耦接任何裝置(空接)。上述寫入資料多工器WDAT6~WDAT7的第一、第二寫入資料接收埠皆未耦接任何裝置(空接)。
由上述圖6、圖7A與圖7B的實施例可以看出，當任何一個系統20、21、22要進行記憶體存取時，由於對應的系統只耦接到被分配的記憶體區塊的位址多工器ADD0~ADD7、讀取資料多工器RDAT0~RDAT7、寫入資料多工器WDAT0~RDAT7，故界面選擇控制電路302可以用選擇信號SEL0~SEL7控制全部的位址多工器ADD0~ADD7、讀取資料多工器RDAT0~RDAT7、寫入資料多工器WDAT0~RDAT7。舉例來說，當系統20送出讀取要求時，界面選擇控制電路302可以用選擇訊號SEL0~SEL7將位址多工器ADD0~ADD7全部都切換到第一位址接收埠，且用選擇訊號SEL0~SEL7將讀取資料多工器RDAT0~RDAT7全部都切換到第一讀取資料接收埠。由於位址多工器ADD4~ADD7的第一位址接收埠以及讀取資料多工器RDAT0~RDAT7的第一讀取資料接收埠係空接，故第一系統20只會將位址送至記憶體區塊R0~R3，且記憶體區塊R0~R3只會將對應的讀出資料透過讀取資料多工器RDAT0~RDAT3送 給第一系統20。如此，可以簡化記憶體分享裝置的控制邏輯複雜度。並且還可以減少系統與可分享記憶體之間的走線，同時也可以減少更多的訊號串音干擾(Crosstalk)。
圖8繪示為本發明一較佳實施例的一種可分享記憶體的電路方塊圖。請參考圖6以及圖8，在此實施例中，與圖6的差異在於，界面選擇控制電路302只需要使用選擇信號SEL0，便可以讓第一系統20存取記憶體R0~R3，同樣的，界面選擇控制電路302只需要使用選擇信號SEL1，便可以讓第二系統21存取記憶體R4~R5。故可以比圖6的實施例更加的減少走線的使用，降低印刷電路板或電路布局複雜度。由於圖8的實施例與圖6的實施例類似，且控制方式已經在第6、第7A以及第7B圖與對應實施例中詳述，故在此不予贅述。
根據上述實施例，本發明可以被歸納成一個記憶體分享方法，圖9繪示為本發明一較佳實施例的一種記憶體分享方法的流程圖。請參考第9圖，此記憶體分享方法包括：
步驟S901：開始。
步驟S902：提供多個記憶體區塊。如上述實施例的記憶體區塊R0~R4或R0~R8。
步驟S903：將每一記憶體區塊依照需求，預先分配給多個系統。舉例來說，以圖4的實施例來說，記憶體區塊R0~R1分配給第一系統20，記憶體區塊R2分配給第二系統21，記憶體區塊R3分配給第三系統22。又，以圖6的實施例來說，記憶體區塊R0~R3分配給第一系統20，記憶體區塊R4~R5分配給第二系統21，記憶體區塊R6~R7分配給第三系統22。而以下說明，皆以圖6的實施例作為舉例。
步驟S904：判斷存取要求的系統。在此方法實施例中，同樣以三個系統當舉例。當存取要求是由第一系統20，進行步驟S905，當存取要求是由第二系統21，進行步驟S907，當存取要求是由第三系統22，進行步驟S909。
步驟S905：致能記憶體區塊R0~R3。以圖6的實施例來說，當收到第一系統20的存取要求，則致能記憶體區塊R0~R3，致能記憶體區塊的方式可以是用晶片選擇訊號(Chip Selection Signal)。
步驟S906：將第一系統20輸出之存取訊號電性連接至被致能的記憶體區塊記憶體區塊R0~R3。例如上述的選擇電路301、上述的位址多工器ADD0~ADD3、上述的讀取資料多工器RDAT0~RDAT3、上述的寫入資料多工器WDAT0~WDAT3的運作。
步驟S907：致能記憶體區塊R4~R5。以圖6的實施例來說，當收到第二系統21的存取要求，則致能記憶體區塊R4~R5，致能記憶體區塊的方式可以是用晶片選擇訊號(Chip Selection Signal)。
步驟S908：將第二系統21輸出之存取訊號電性連接至被致能的記憶體區塊記憶體區塊R4~R5。例如上述的選擇電路301、上述的位址多工器ADD4~ADD5、上述的讀取資料多工器RDAT4~RDAT5、上述的寫入資料多工器WDAT4~WDAT5的運作。
步驟S909：致能記憶體區塊R6或R7。以圖6的實施例來說，當收到第三系統22的存取要求，則根據其存取的位址，致能記憶體區塊R6或R7。由於第三系統22的記憶體存取寬度較小，故可以根據存取的位址，選擇致能記憶體區塊R6或R7。致能記憶體區塊的方式可以是用晶片選擇訊號(Chip Selection Signal)。
步驟S910：將第三系統22輸出之存取訊號電性連接至被致能的記憶體區塊記憶體區塊R6或R7。例如上述的選擇電路301、上述的位址多工器ADD6~ADD7、上述的讀取資料多工器RDAT6~RDAT7、上述的寫入資料多工器WDAT6~WDAT7的運作。
上述實施例中，電性連接的方法可以參考圖4~圖8的實施例，在此不予贅述。
綜合以上所述，本發明實施例的精神在於利用選擇電路耦接每一個系統，且利用界面選擇控制電路控制選擇電路與致能對應的內部的記憶體區塊，藉由選擇電路，將欲存取記憶體的系統的存取指令，傳遞給被致能的記憶體區塊，藉此，讓每個系統存取同一個可分享記憶體模組中的不同區塊。由於致能的記憶體區塊數目可依照不同系統做調整，故可以相容不同記憶體位址寬度。另外，由於根據系統存取不同，致能不同的記憶體區塊，故不會發生資料錯誤或資料覆蓋的問題。再者，由於是採用選擇電路做記憶體分享，故記憶體模組內部走線可以完全不改變，僅須改變選擇電路與系統之間的走線。電路複雜度可以降低，也降低使用成本。
應當理解，本文描述的示例和實施例僅用於說明目的，並且鑑於其的各種修改或改變將被建議給本領域技術人員，並且將被包括在本申請的精神和範圍以及所附權利要求的範圍之內。
20:第一系統
21:第二系統
22:第三系統
23:可分享記憶體
24:周邊裝置
R0、R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11、R12、R13、R14、R15:記憶體區塊

Claims (12)

  1. 一種記憶體分享裝置，用以將多個記憶體區塊分別分享給多個系統，此記憶體分享裝置包括：一選擇電路，包括多個接收埠以及一輸出埠，其中，每一該些接收埠耦接對應的每一該些系統，其中，該輸出埠耦接每一該些記憶體區塊；以及一界面選擇控制電路，耦接該選擇電路，根據每一該些系統中，至少一特定系統輸出之存取要求，將該選擇電路的該些接收埠中，對應該特定系統之接收埠電性連接至該選擇電路的輸出埠，並致能該些記憶體區塊中，分配給該特定系統之記憶體區塊。
  2. 根據請求項1所述之記憶體分享裝置，致能該些記憶體區塊中，分配給該特定系統之記憶體區塊更包括：該界面選擇控制電路輸出一晶片選擇訊號以致能分配給該特定系統之記憶體區塊。
  3. 根據請求項1所述之記憶體分享裝置，其中，該選擇電路更包括：多個位址多工器，每一該些位址多工器包括多個位址接收埠以及一位址輸出埠，每一該些位址多工器的該些位址接收埠分別接收該些系統所輸出的位址訊號，每一該些位址多工器的位址輸出埠分別耦接每一該些記憶體區塊的位址接收埠；以及多個讀取資料多工器，每一該些讀取資料多工器包括多個讀取資料接收埠以及一讀取資料輸入埠，每一該些讀取資料多工器的該些讀取資料接收埠分別 耦接該些系統，每一該些讀取資料多工器的讀取資料輸入埠分別耦接每一該些記憶體區塊的讀取資料輸出埠；其中，當該界面選擇控制電路根據特定系統輸出之讀取要求，該界面選擇控制電路控制上述多個位址多工器中，對應該特定系統之記憶體區塊的位址接收埠電性連接至對應該特定系統之記憶體區塊的位址多工器的位址輸出埠，該界面選擇控制電路控制上述多個讀取資料多工器中，對應該特定系統之記憶體區塊的讀取資料接收埠電性連接至對應該特定系統之記憶體區塊的多個讀取資料多工器的讀取資料輸入埠。
  4. 根據請求項3所述之記憶體分享裝置，其中，該選擇電路更包括：多個晶片選擇(chip selection)多工器，每一該些晶片選擇多工器包括多個晶片選擇訊號接收埠以及一晶片選擇訊號輸出埠，每一該些晶片選擇多工器的該些晶片選擇訊號接收埠分別接收該些系統對應的晶片選擇訊號，每一該些晶片選擇多工器的晶片選擇訊號輸出埠分別耦接每一該些記憶體區塊的晶片選擇訊號接收端，其中，當該界面選擇控制電路根據特定系統輸出之讀取要求，該界面選擇控制電路控制每一該些晶片選擇多工器中，對應該特定系統的位址接收埠電性連接至每一該些晶片選擇多工器的位址輸出埠，以致能對應該特定系統之記憶體區塊。
  5. 根據請求項1所述之記憶體分享裝置，其中，該選擇電路更包括： 多個位址多工器，每一該些位址多工器包括多個位址接收埠以及一位址輸出埠，每一該些位址多工器的該些位址接收埠分別接收該些系統所輸出的位址訊號，每一該些位址多工器的位址輸出埠分別耦接每一該些記憶體區塊的位址接收埠；以及多個寫入資料多工器，每一該些寫入資料多工器包括多個寫入資料接收埠以及一寫入資料輸出埠，每一該些寫入資料多工器的該些寫入資料接收埠分別耦接該些系統，每一該些寫入資料多工器的寫入資料輸出埠分別耦接每一該些記憶體區塊的寫入資料輸入埠；其中，當該界面選擇控制電路根據特定系統輸出之寫入要求，該界面選擇控制電路控制上述多個位址多工器中，對應該特定系統之記憶體區塊的位址接收埠電性連接至對應該特定系統之記憶體區塊的位址多工器的位址輸出埠，該界面選擇控制電路控制上述多個寫入資料多工器中，對應該特定系統之記憶體區塊的寫入資料接收埠電性連接至對應該特定系統之記憶體區塊的多個寫入資料多工器的寫入資料輸出埠。
  6. 根據請求項5所述之記憶體分享裝置，其中，該選擇電路更包括：多個晶片選擇(chip selection)多工器，每一該些晶片選擇多工器包括多個晶片選擇訊號接收埠以及一晶片選擇訊號輸出埠，每一該些晶片選擇多工器的該些晶片選擇訊號接收埠分別接收該些系統對應的晶片選擇訊號，每一該些晶片選擇多工器的晶片選擇訊號輸出埠分別耦接每一該些記憶體區塊的晶片選擇訊號接收端， 其中，當該界面選擇控制電路根據特定系統輸出之寫入要求，該界面選擇控制電路控制每一該些晶片選擇多工器中，對應該特定系統的位址接收埠電性連接至每一該些晶片選擇多工器的位址輸出埠，以致能對應該特定系統之記憶體區塊。
  7. 根據請求項1所述之記憶體分享裝置，其中，共有N個系統分享該些記憶體區塊，且該選擇電路更包括：多個位址多工器，每一該些位址多工器包括N個位址接收埠以及一位址輸出埠，每一該些位址多工器的位址輸出埠分別耦接每一該些記憶體區塊的位址接收埠，其中，第I個系統耦接對應第I個系統的該些記憶體區塊所耦接的該些位址多工器中，第I個位址接收埠，以分別接收第I個系統所輸出的位址訊號，其中，對應第I個系統的該些記憶體區塊所耦接的該些位址多工器的其餘位址接收埠空接；以及多個讀取資料多工器，每一該些讀取資料多工器包括多個讀取資料接收埠以及一讀取資料輸入埠，每一該些讀取資料多工器的讀取資料輸入埠分別耦接每一該些記憶體區塊的讀取資料輸出埠，其中，對應第I個系統的該些記憶體區塊所耦接的該些讀取資料多工器的第I個讀取資料接收埠分別耦接第I個系統，其中，對應第I個系統的該些記憶體區塊所耦接的該些讀取資料多工器的其餘讀取資料接收埠空接；其中，當該界面選擇控制電路根據特定系統輸出之讀取要求，該界面選擇控制電路控制上述多個位址多工器中，對應該特定系統之記憶體區塊的位址接收埠電性連接至對應該特定系統之記憶體區塊的位址多工器的位址輸出埠，該界面選擇控制電路控制上述多個讀取資料多工器中，對應該特定系統之記憶體區 塊的讀取資料接收埠電性連接至對應該特定系統之記憶體區塊的多個讀取資料多工器的讀取資料輸入埠，其中，N、I為自然數，I小於等於N。
  8. 根據請求項1所述之記憶體分享裝置，其中，該選擇電路更包括：多個位址多工器，每一該些位址多工器包括多個位址接收埠以及一位址輸出埠，每一該些位址多工器的位址輸出埠分別耦接每一該些記憶體區塊的位址接收埠，其中，第I個系統耦接對應第I個系統的該些記憶體區塊所耦接的該些位址多工器中，第I個位址接收埠，以分別接收第I個系統所輸出的位址訊號，其中，對應第I個系統的該些記憶體區塊所耦接的該些位址多工器的其餘位址接收埠空接；以及多個寫入資料多工器，每一該些寫入資料多工器包括多個寫入資料接收埠以及一寫入資料輸出埠，每一該些寫入資料多工器的寫入資料輸出埠分別耦接每一該些記憶體區塊的寫入資料輸入埠，其中，對應第I個系統的該些記憶體區塊所耦接的該些寫入資料多工器的第I個寫入資料接收埠分別耦接第I個系統，其中，對應第I個系統的該些記憶體區塊所耦接的該些寫入資料多工器的其餘寫入資料接收埠空接；其中，當該界面選擇控制電路根據特定系統輸出之寫入要求，該界面選擇控制電路控制上述多個位址多工器中，對應該特定系統之記憶體區塊的位址接收埠電性連接至對應該特定系統之記憶體區塊的位址多工器的位址輸出埠，該界面選擇控制電路控制上述多個寫入資料多工器中，對應該特定系統之記憶體區 塊的寫入資料接收埠電性連接至對應該特定系統之記憶體區塊的多個寫入資料多工器的寫入資料輸出埠，其中，N、I為自然數，I小於等於N。
  9. 根據請求項1所述之記憶體分享裝置，其中，該界面選擇控制電路更包括：一查找表，用以儲存每一系統與該些記憶體區塊的對應關係，藉以根據特定系統的存取要求，致能對應的記憶體區塊。
  10. 一種可分享記憶體，用以將記憶體分享給多個系統，此可分享記憶體包括：多個記憶體區塊(Rank)；以及如請求項1~9其中一項所述之記憶體分享裝置。
  11. 一種電子設備，包括：多個系統；一可分享記憶體，包括：多個記憶體區塊(Rank)；以及如請求項1~9其中一項所述之記憶體分享裝置；以及至少一周邊裝置，透過匯流排與所述多個系統其中之一電性連接。
  12. 一種記憶體分享方法，包括：提供多個記憶體區塊；將每一該些記憶體區塊依照需求，預先分配給多個系統；當每一該些系統中，至少一特定系統輸出一存取要求，包括： 致能該些記憶體區塊中，分配給該特定系統之記憶體區塊；以及將該特定系統輸出之存取訊號電性連接至被致能的記憶體區塊。
TW111144963A 2022-11-24 2022-11-24 記憶體分享裝置、方法、可分享記憶體以及其使用之電子設備 TWI824847B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111144963A TWI824847B (zh) 2022-11-24 2022-11-24 記憶體分享裝置、方法、可分享記憶體以及其使用之電子設備
CN202310004610.8A CN118069344A (zh) 2022-11-24 2023-01-03 内存分享设备、方法、可分享内存以及其使用的电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111144963A TWI824847B (zh) 2022-11-24 2022-11-24 記憶體分享裝置、方法、可分享記憶體以及其使用之電子設備

Publications (2)

Publication Number Publication Date
TWI824847B true TWI824847B (zh) 2023-12-01
TW202422360A TW202422360A (zh) 2024-06-01

Family

ID=90053095

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111144963A TWI824847B (zh) 2022-11-24 2022-11-24 記憶體分享裝置、方法、可分享記憶體以及其使用之電子設備

Country Status (2)

Country Link
CN (1) CN118069344A (zh)
TW (1) TWI824847B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200305103A (en) * 2002-04-09 2003-10-16 Via Tech Inc Data maintenance method of DSM system
TW200707456A (en) * 2005-08-11 2007-02-16 Samsung Electronics Co Ltd Wrapper circuit and method for interfacing between non-muxed type memory controller and muxed type memory
CN101930416A (zh) * 2009-06-21 2010-12-29 先耀无线股份有限公司 硬件协助处理器间的沟通
TW201205284A (en) * 2010-07-27 2012-02-01 Mediatek Singapore Pte Ltd Method of accessing a memory and computing device
TW201342205A (zh) * 2011-12-23 2013-10-16 Intel Corp 用於選擇向量運算之元素的裝置及方法
CN110471870A (zh) * 2019-08-14 2019-11-19 Oppo广东移动通信有限公司 多系统运行的方法、装置、电子设备及存储介质

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200305103A (en) * 2002-04-09 2003-10-16 Via Tech Inc Data maintenance method of DSM system
TW200707456A (en) * 2005-08-11 2007-02-16 Samsung Electronics Co Ltd Wrapper circuit and method for interfacing between non-muxed type memory controller and muxed type memory
CN101930416A (zh) * 2009-06-21 2010-12-29 先耀无线股份有限公司 硬件协助处理器间的沟通
TW201205284A (en) * 2010-07-27 2012-02-01 Mediatek Singapore Pte Ltd Method of accessing a memory and computing device
TW201342205A (zh) * 2011-12-23 2013-10-16 Intel Corp 用於選擇向量運算之元素的裝置及方法
CN110471870A (zh) * 2019-08-14 2019-11-19 Oppo广东移动通信有限公司 多系统运行的方法、装置、电子设备及存储介质

Also Published As

Publication number Publication date
CN118069344A (zh) 2024-05-24
TW202422360A (zh) 2024-06-01

Similar Documents

Publication Publication Date Title
US12147367B2 (en) Folded memory modules
US4120048A (en) Memory with simultaneous sequential and random address modes
US7380045B2 (en) Protocol conversion and arbitration circuit, system having the same, and method for converting and arbitrating signals
CN100419901C (zh) 具有用于读写操作的不同突发顺序寻址的存储器件
KR20070059859A (ko) 칩 내부 회로 간의 데이터 전송을 위한 통신 시스템
TW200304087A (en) Method and apparatus for supplementary command bus
US7405949B2 (en) Memory system having point-to-point (PTP) and point-to-two-point (PTTP) links between devices
GB2123189A (en) Communication between computers
US10032497B2 (en) Flexible point-to-point memory topology
US7562193B2 (en) Memory with single and dual mode access
JPH01320564A (ja) 並列処理装置
TWI824847B (zh) 記憶體分享裝置、方法、可分享記憶體以及其使用之電子設備
JPH10143466A (ja) バス通信システム
JP2018198017A (ja) 半導体装置及びデータ処理システム
CN114691554B (zh) 闪存的控制方法、闪存晶粒以及闪存
JP3189816B2 (ja) 半導体記憶装置
KR100746364B1 (ko) 메모리 공유 방법 및 장치
KR100353448B1 (ko) 공유메모리 제어장치 및 방법
JPH11149406A (ja) 半導体記憶装置
KR100441996B1 (ko) 직접 메모리 액세스 제어기 및 제어 방법
TWI746331B (zh) 快閃記憶體的控制方法、快閃記憶體晶粒以及快閃記憶體
JPH02132543A (ja) 情報処理装置
KR100663384B1 (ko) 메모리 인터페이스 장치 및 방법
JP3138597B2 (ja) バースト信号送出管理用メモリを用いたダイナミックポーリング方式
JPH0160864B2 (zh)