TWI792840B

TWI792840B - Usb晶片及其操作方法

Info

Publication number: TWI792840B
Application number: TW111100849A
Authority: TW
Inventors: 康乃元
Original assignee: 瑞昱半導體股份有限公司
Priority date: 2022-01-07
Filing date: 2022-01-07
Publication date: 2023-02-11
Also published as: US20230222084A1; US12038863B2; TW202328934A

Abstract

USB晶片包含正極資料接腳、負極資料接腳、第一收發電路、第二收發電路、切換電路及控制電路。控制電路用以在高速交握階段時，控制切換電路為第二狀態，以切斷正極資料接腳及負極資料接腳分別與第一終端阻抗電路之間的連接，並致動第二收發電路，以交替地於正極資料接腳及負極資料接腳發送第二電壓訊號；及在高速傳輸階段時，控制切換電路為第一狀態，以導通正極資料接腳及負極資料接腳分別與第一終端阻抗電路之間的連接，並致動第一收發電路，以交替地於正極資料接腳及負極資料接腳發送具有大於第二電壓訊號之電壓位準的第一電壓訊號。

Description

USB晶片及其操作方法

本發明是有關於一種USB技術，尤其是一種USB晶片及其操作方法。

USB（Universal Serial Bus，通用序列匯流排）介面具有熱插拔及隨插即用優點，且也能透過USB介面來進行供電或受電。隨著技術之發展USB的版本不斷更新，到了USB 2.0版本時，已可支援低速傳輸（例如每秒1.5百萬位元（Mbps）的傳輸速率）、全速傳輸（例如每秒12 Mbps的傳輸速率）及高速傳輸（例如每秒480 Mbps的傳輸速率）。

一般支援USB 2.0版本且具有USB接頭的裝置在連接另一具有USB接頭的裝置時，進行速度識別，以判斷是以低速、全速還是高速來進行傳輸。識別全速傳輸或是高速傳輸的方式是以訊號進行交握（於此稱該訊號為交握訊號），且交握訊號的電壓位準需符合一規範。由於用於產生交握訊號的電路（於此稱為交握電路）可能會產生一些能量耗損，造成交握訊號的電壓位準無法符合規範。例如，能量耗損導致交握訊號的電壓位準小於規範的電壓。因此，通常即以提高交握電路的工作電壓來補償能量耗損。

然而，提升工作電壓後會造成具有USB接頭的裝置整體功耗增加而不省電。再者，為了提升工作電壓還需要額外設計元件（例如，線性穩壓器（Low Dropout Regulator，LDO）），且該元件會占用具有USB接頭的裝置中的電路架構設計空間。

鑑於上述，本發明提供一種USB晶片及其操作方法。依據一些實施例，本發明可以在無需提升工作電壓的情形下，使交握訊號的電壓位準符合規範的電壓。依據一些實施例，本發明可以增加電路設計的可用空間。

依據一些實施例，USB晶片包含一正極資料接腳、一負極資料接腳、一第一收發電路、一第二收發電路、一切換電路及一控制電路。第一收發電路用以在被致動時，經由正極資料接腳及負極資料接腳，交替地發送一第一電壓訊號。第二收發電路用以在被致動時，經由正極資料接腳及負極資料接腳，交替地發送一第二電壓訊號。第二電壓訊號之一第二電壓位準大於第一電壓訊號之一第一電壓位準。切換電路用以於一第一狀態下，導通正極資料接腳與一第一終端阻抗電路之間的連接，並導通負極資料接腳與第一終端阻抗電路之間的連接。切換電路於一第二狀態下，切斷正極資料接腳與第一終端阻抗電路之間的連接，並切斷負極資料接腳與第一終端阻抗電路之間的連接。控制電路用以在一高速交握階段時，控制切換電路為第二狀態；在切換電路被控制為第二狀態時，致動第二收發電路；在一高速傳輸階段時，控制切換電路為第一狀態；及在切換電路被控制為第一狀態時，致動第一收發電路。

依據一些實施例，USB晶片包含一正極資料接腳、一負極資料接腳、一第一收發電路、一第二收發電路、一切換電路及一控制電路。USB晶片之操作方法包含在一高速交握階段時，以控制電路控制切換電路為一第二狀態；在切換電路被控制為第二狀態時，致動第二收發電路；在一高速傳輸階段時，控制切換電路為一第一狀態；及在切換電路被控制為第一狀態時，致動第一收發電路。切換電路於第一狀態下，導通正極資料接腳與一第一終端阻抗電路之間的連接，並導通負極資料接腳與第一終端阻抗電路之間的連接。切換電路於第二狀態下，切斷正極資料接腳與第一終端阻抗電路之間的連接，並切斷負極資料接腳與第一終端阻抗電路之間的連接。第一收發電路在被致動時，經由正極資料接腳及負極資料接腳，交替地發送一第一電壓訊號。第二收發電路在被致動時，經由正極資料接腳及負極資料接腳，交替地發送一第二電壓訊號。第二電壓訊號之一第二電壓位準大於第一電壓訊號之一第一電壓位準。

綜上所述，依據一些實施例，藉由發出不同電壓位準的二收發電路，即可在無需提升工作電壓的情形下，使高速交握階段下的交握訊號之電壓位準符合規範電壓，並使高速傳輸階段下的訊號（於後稱為交握完成訊號）之電壓位準符合規範電壓。在一些實施例中，由於無需額外設置用於提升工作電壓的元件（例如，線性穩壓器），因而可以增加電路設計的可用空間。例如，除了可以使USB晶片的整體功率下降一半之外，還可以增加電路設計空間。

關於本文中所使用之「第一」及「第二」等術語，其係用以區別所指之元件，而非用以排序或限定所指元件之差異性，且亦非用以限制本發明之範圍。並且，所使用之「連接」等術語，其係指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸；舉例來說，若文中描述第一裝置連接於第二裝置，則代表第一裝置可直接電性連接於第二裝置，或者透過其他裝置或連接手段間接地電性連接至第二裝置。

參照圖1，係為本發明一些實施例之USB晶片10及其應用之方塊示意圖。USB晶片10包含一正極資料接腳D+_A、一負極資料接腳D-_A、一第一收發電路21、一第二收發電路23、一切換電路30及一控制電路40。正極資料接腳D+_A及負極資料接腳D-_A連接第一收發電路21及第二收發電路23。切換電路30連接正極資料接腳D+_A、負極資料接腳D-_A及一第一終端阻抗電路50。控制電路40連接第一收發電路21、第二收發電路23及切換電路30。

在一些實施例中，正極資料接腳D+_A及負極資料接腳D-_A可以以一USB接頭（於後稱為接頭60）實現。在一些實施例中，USB晶片10可以以一USB主裝置實現，且可以連接一USB從裝置100。USB主裝置可以是個人電腦、行動裝置、數位電視（如機上盒）、USB集線器（USB Hub）等具有USB母接頭（或TYPE-C接頭)的電子裝置。USB從裝置100可以是個人電腦、行動裝置、攝影器材、數位電視（如機上盒）、遊戲機等具有USB公接頭（或TYPE-C接頭)的電子裝置。

於後將以USB晶片10是USB主裝置為例來進行說明。

USB晶片10之接頭60的USB版本及USB從裝置100之接頭160的USB版本係相對應，且接頭60連接接頭160。例如，依圖1之USB版本定義（於此以USB 2.0為例），接頭60之正極資料接腳D+_A、負極資料接腳D-_A、轉換電源接腳V _Bus_A及接地接腳GND_A連接接頭160之正極資料接腳D+_B、負極資料接腳D-_B、轉換電源接腳V _Bus_B及接地接腳GND_B。轉換電源接腳V _Bus_A用以將來自USB晶片10之電力供應給USB從裝置100。例如，轉換電源接腳V _Bus_A從USB晶片10之電源管理電路70供應5伏特（V）之電壓給USB從裝置100之電源管理電路170。

USB晶片10之電源管理電路70具有電源，以供應使USB晶片10之元件（例如，第一收發電路21、第二收發電路23、切換電路30及控制電路40）運作之工作電壓。同樣地，USB從裝置100之電源管理電路170用以供電給USB從裝置100之元件，以使USB從裝置100之元件運作。在一些實施例中，USB從裝置100除了自USB晶片10獲取電力外，也可以透過其他方式獲取電力。例如，USB從裝置100內建電源或是USB從裝置100透過電源適配器來外接電源。接地接腳GND_A用以將來自USB晶片10之電源管理電路70之接地電位供應給USB從裝置100之電源管理電路170，以使USB從裝置100具有接地電位。接地接腳GND_A是自電源管理電路70之接地端取得接地電位。接地端用以提供USB晶片10接地電位。

在一些實施例中，依據USB晶片10所支援的USB版本，而具有多種不同的傳輸模式，以支援多種不同的傳輸速率。例如，若USB晶片10支援USB 2.0版本時，則具有低速傳輸模式、全速傳輸模式及高速傳輸模式，以支援低速傳輸、全速傳輸及高速傳輸。USB晶片10在連接USB從裝置100時，需判斷自己及USB從裝置100所具備的傳輸模式，從而以自己及USB從裝置100皆支援的傳輸速率進行傳輸。

舉例來說，如圖1所示，USB晶片10具有低速全速收發模組90及高速收發模組20。USB從裝置100具有低速全速收發模組190及高速收發模組120。低速全速收發模組90及低速全速收發模組190用以分別提供USB晶片10及USB從裝置100之低速傳輸模式的低速傳輸及全速傳輸模式的全速傳輸。高速收發模組20及高速收發模組120用以分別提供USB晶片10及USB從裝置100之高速傳輸模式的高速傳輸。其中，高速收發模組20可以是由第一收發電路21及第二收發電路23實現。

在一些實施例中，USB晶片10在偵測到負極資料接腳D-_A具有高電壓位準時，判斷USB從裝置100是處於低速傳輸模式，因此USB晶片10與USB從裝置100進行低速傳輸。USB晶片10在偵測到正極資料接腳D+_A具有高電壓位準時，則進一步進行交握程序（容後詳述）。透過交握程序，判斷USB晶片10及USB從裝置100是否皆具備有高速傳輸模式。若USB晶片10及USB從裝置100皆具備高速傳輸模式，則USB晶片10與USB從裝置100進行高速傳輸。若USB晶片10及USB從裝置100之其中一者或二者不具備高速傳輸模式，則USB晶片10與USB從裝置100進行全速傳輸。

具體來說，當USB從裝置100之上拉電阻R _pu是連接USB從裝置100之負極資料接腳D-_B時，表示USB從裝置100處於低速傳輸模式，且負極資料接腳D-_B及負極資料接腳D-_A被上拉至高電壓位準（例如3.3V）。當USB從裝置100之上拉電阻R _pu是連接USB從裝置100之正極資料接腳D+_B時（如圖1所示），正極資料接腳D+_B及正極資料接腳D+_A被上拉至高電壓位準（例如3.3V），且表示USB從裝置100非處於低速傳輸模式。因此，USB晶片10需進一步進行交握程序，以判斷是與USB從裝置100進行全速傳輸還是高速傳輸。

參照圖2，係為本發明一些實施例之USB晶片10之操作方法之流程示意圖。在一些實施例中，該操作方法適於由控制電路40執行。首先，在交握程序的一高速交握階段時，控制電路40控制切換電路30為一第二狀態（步驟S201）。在切換電路30被控制為第二狀態時，控制電路40致動第二收發電路23（步驟S203），以使第二收發電路23開始運作。在交握程序的一高速傳輸階段時，控制電路40控制切換電路30為一第一狀態（步驟S205）。在切換電路30被控制為第一狀態時，控制電路40致動第一收發電路21（步驟S207），以使第一收發電路21開始運作。在一些實施例中，當進入交握程序的高速傳輸階段時，表示USB晶片10及USB從裝置100皆具備高速傳輸模式，且交握成功而可以開始進行資料的高速傳輸並結束交握程序。

如圖1所示，切換電路30於第一狀態下，導通正極資料接腳D+_A與第一終端阻抗電路50之間的連接，並導通負極資料接腳D-_A與第一終端阻抗電路50之間的連接。第一收發電路21在被致動時，經由正極資料接腳D+_A及負極資料接腳D-_A，交替地發送一第一電壓訊號（即交握完成訊號）。切換電路30於第二狀態下，切斷正極資料接腳D+_A與第一終端阻抗電路50之間的連接，並切斷負極資料接腳D-_A與第一終端阻抗電路50之間的連接。第二收發電路23在被致動時，經由正極資料接腳D+_A及負極資料接腳D-_A，交替地發送一第二電壓訊號（即交握訊號）。

相較於第一電壓訊號是在第一終端阻抗電路50與正極資料接腳D+_A之間的連接被導通及第一終端阻抗電路50與負極資料接腳D-_A之間的連接被導通的情形下而產生，第二電壓訊號是在第一終端阻抗電路50與正極資料接腳D+_A之間的連接被切斷及第一終端阻抗電路50與負極資料接腳D-_A之間的連接被切斷的情形下而產生，且相較於第二收發電路23而言，第一收發電路21的頂部空間（headroom）是較不足的。因此，第二電壓訊號之第二電壓位準大於第一電壓訊號之第一電壓位準。如此，藉由發出不同電壓位準的二收發電路（即，第一收發電路21及第二收發電路23），即可在無需提升工作電壓的情形下，使高速交握階段下的交握訊號之電壓位準符合規範電壓，並使高速傳輸階段下的交握完成訊號之電壓位準符合規範電壓。其中，有關交握訊號的規範電壓為0.8V，有關交握完成訊號的規範電壓為0.4V。

在一些實施例中，在切換電路30被控制為第一狀態時，控制電路40還禁能第二收發電路23。在切換電路30被控制為第二狀態時，控制電路40還禁能第一收發電路21。也就是說，在高速交握階段下僅有第二收發電路23在運作，且在高速傳輸階段下僅有第一收發電路21在運作。如此，確保第一收發電路21及第二收發電路23不會互相干擾，且第一電壓訊號及第二電壓訊號也不會干擾彼此。

如圖1所示，在一些實施例中，切換電路30包含一第一開關31及一第二開關33。第一開關31及第二開關33可以由電子開關（例如電晶體）實現。在一些實施例中，第一終端阻抗電路50包含一第一終端阻抗R1及一第二終端阻抗R2。第一終端阻抗R1及第二終端阻抗R2可以是由被動元件（例如，電阻、電容、電感）組成。在較佳的實施例中，第一終端阻抗R1及第二終端阻抗R2是由電阻實現，例如第一終端阻抗R1及第二終端阻抗R2皆是電阻值為45歐姆（Ω）的電阻。第一開關31連接於正極資料接腳D+_A與第一終端阻抗R1之間。第二開關33連接於負極資料接腳D-_A與第二終端阻抗R2之間。在一些實施例中，在第一狀態下，第一開關31導通正極資料接腳D+_A與第一終端阻抗R1之間的連接，第二開關33導通負極資料接腳D-_A與第二終端阻抗R2之間的連接。在第二狀態下，第一開關31切斷正極資料接腳D+_A與第一終端阻抗R1之間的連接，第二開關33切斷負極資料接腳D-_A與第二終端阻抗R2之間的連接。

如圖1所示，在一些實施例中，控制電路40包含一邏輯控制器41。邏輯控制器41可以是可程式化邏輯控制器（Programmable logic controller，PLC）。切換電路30之狀態的切換是受邏輯控制器41控制，且第一收發電路21及第二收發電路23是由邏輯控制器41致動。舉例來說，在高速交握階段下，邏輯控制器41發出高位準（例如邏輯位準「1」）的切換訊號，切換電路30響應該高位準的切換訊號而從第一狀態切換為第二狀態，且邏輯控制器41發出一致能訊號至第二收發電路23，以致動第二收發電路23。在高速傳輸階段下，邏輯控制器41發出低位準（例如邏輯位準「0」）的切換訊號，切換電路30響應該低位準的切換訊號而從第二狀態切換為第一狀態，且邏輯控制器41發出一致能訊號至第一收發電路21，以致動第一收發電路21。

參照圖3，係為本發明一些實施例之交握程序的訊號時序示意圖。首先，在USB晶片10連接USB從裝置100，且正極資料接腳D+_B及正極資料接腳D+_A被上拉至高電壓位準（例如3.3V）（如圖3之時段T1）時，USB晶片10進入交握程序。在此，由於正極資料接腳D+_A連接正極資料接腳D+_B，且負極資料接腳D-_A連接負極資料接腳D-_B，因此正極資料接腳D+_A及正極資料接腳D+_B具有同一電壓位準，且負極資料接腳D-_A連接負極資料接腳D-_B具有同一電壓位準。為了方便說明，於圖3中僅繪示正極資料接腳D+_A及負極資料接腳D-_A之訊號時序。

接著，USB晶片10的控制電路40產生重置訊號，並響應重置訊號而將正極資料接腳D+_A及負極資料接腳D-_A重置為低電壓位準（例如0V或是實質0V）（如圖3之時段T2）。在一些實施例中，重置正極資料接腳D+_A及負極資料接腳D-_A為低電壓位準的持續時間（即時段T2）為不小於10毫秒（ms）。在一些實施例中，如圖1所示，控制電路40包含處理器43。處理器43用以在進入交握程序時產生重置訊號。其中，處理器43可以是中央處理器。在一些實施例中，在正極資料接腳D+_A及負極資料接腳D-_A被重置為低電壓位準時（即時段T2），切換電路30處於第一狀態。也就是說，在時段T2中，正極資料接腳D+_A與第一終端阻抗電路50之間的連接被導通，且負極資料接腳D-_A與第一終端阻抗電路50之間的連接被導通。

在正極資料接腳D+_A及負極資料接腳D-_A被重置為低電壓位準後，若USB從裝置100具備高速傳輸模式，則USB從裝置100透過內部的電流源（圖未示）向負極資料接腳D-_B及負極資料接腳D-_A輸入一電流（例如17.78毫安培（mA））。由於此時連接正極資料接腳D+_B的上拉電阻R _pu尚未被斷開，因此該電流透過第一終端阻抗電路50而於負極資料接腳D-_A產生一第三電壓訊號。也就是說，第三電壓訊號是透過USB從裝置100產生。其中，第三電壓訊號的持續時間（如圖3所示之時段T3）是1ms~7ms，第三電壓訊號的電壓位準為0.8V。在一些實施例中，第三電壓訊號是由USB從裝置100的啁啾狀態K訊號（於後稱為第一啁啾狀態K訊號）實現。第一啁啾狀態K訊號是指正極資料接腳D+_A及負極資料接腳D-_A處於狀態K，或是正極資料接腳D+_B及負極資料接腳D-_B處於狀態K。狀態K為正極資料接腳D+_A處於低電壓位準（例如0V或是實質為0V）且負極資料接腳D-_A處於高電壓位準（例如大於0V），或是正極資料接腳D+_B處於低電壓位準且負極資料接腳D-_B處於高電壓位準。在一些實施例中，在產生出第三電壓訊號時（即時段T3），切換電路30處於第一狀態。

在一些實施例中，在正極資料接腳D+_A及負極資料接腳D-_A被重置為低電壓位準（即時段T2）後，若USB從裝置100不具備高速傳輸模式，則USB從裝置100不產生第三電壓訊號。USB晶片10若未偵測到第三電壓訊號，則持續有關時段T2中的動作，直至交握程序結束，且在交握程序結束後，USB晶片10開始與USB從裝置100進行全速傳輸。相似地，在一些實施例中，若USB晶片10不具備高速傳輸模式，則USB晶片10忽略來自USB從裝置100之第三電壓訊號，並持續有關時段T2中的動作，直至交握程序結束。在交握程序結束後，USB晶片10開始與USB從裝置100進行全速傳輸。

在一些實施例中，如圖3所示，在交握程序中（例如，時段T3之後），控制電路40產生切換階段訊號HSTXVM，以判斷是操作於高速交握階段或是高速傳輸階段。

在一些實施例中，在負極資料接腳D-_A具有來自USB從裝置100之第三電壓訊號時，控制電路40產生指示高速交握階段之切換階段訊號，並操作於高速交握階段。舉例來說，如圖1及圖3所示，處理器43在偵測到第三電壓訊號且USB晶片10具備高速傳輸模式時，產生指示高速交握階段T4之切換階段訊號HSTXVM至邏輯控制器41。邏輯控制器41響應指示高速交握階段T4之切換階段訊號HSTXVM而操作於高速交握階段T4。切換階段訊號HSTXVM可以是以高位準（例如邏輯位準「1」）來指示高速交握階段T4。

在一些實施例中，在USB晶片10具備高速傳輸模式的情形下，控制電路40是在偵測到第三電壓訊號且第三電壓訊號之持續時間（即時段T3）小於一時間閾值時，產生指示高速交握階段T4之切換階段訊號HSTXVM。時間閾值可以為100微秒（μs）或是符合一USB 2.0之協議規範。時間閾值可以被預先儲存於處理器43或是被輸入於處理器43。

在一些實施例中，如圖3所示，在進入高速交握階段T4後，第二收發電路23交替地於正極資料接腳D+_A及負極資料接腳D-_A發送第二電壓訊號。在一些實施例中，第二電壓訊號的第二電壓位準為0.8V。在一些實施例中，於負極資料接腳D-_A發送的第二電壓訊號是以第二收發電路23的啁啾狀態K訊號（於後稱為第二啁啾狀態K訊號）實現，且於正極資料接腳D+_A發送的第二電壓訊號是以第二收發電路23的啁啾狀態J訊號（於後稱為第二啁啾狀態J訊號）實現。也就是說，在高速交握階段T4中，第二收發電路23是發送由第二啁啾狀態J訊號及第二啁啾狀態K訊號交替排列而形成的序列訊號，例如其排列順序為「第二啁啾狀態J訊號、第二啁啾狀態K訊號、第二啁啾狀態J訊號、第二啁啾狀態K訊號…等」。第二收發電路23之第二啁啾狀態K訊號相似於USB從裝置100的第一啁啾狀態K訊號，因而於此不再重複贅述。第二啁啾狀態J訊號是指正極資料接腳D+_A及負極資料接腳D-_A處於狀態J，或是正極資料接腳D+_B及負極資料接腳D-_B處於狀態J。狀態J為正極資料接腳D+_A處於高電壓位準（例如大於0V）且負極資料接腳D-_A處於低電壓位準（例如0V或是實質為0V），或是正極資料接腳D+_B處於高電壓位準且負極資料接腳D-_B處於低電壓位準。

在一些實施例中，在高速交握階段中，當第二電壓訊號於正極資料接腳D+_A及負極資料接腳D-_A所分別發送之一次數不小於一次數閾值時，控制電路40產生指示高速傳輸階段之切換階段訊號，並操作於高速傳輸階段。以於負極資料接腳D-_A發送的第二電壓訊號是第二啁啾狀態K訊號，且於正極資料接腳D+_A發送的第二電壓訊號是第二啁啾狀態J訊號為例進行說明。如圖1及圖3所示，在高速交握階段T4中，處理器43累計第二啁啾狀態J訊號及第二啁啾狀態K訊號所分別被發送的次數。若該次數不小於次數閾值時（例如，第二啁啾狀態J訊號被發送的次數不小於次數閾值且第二啁啾狀態K訊號被發送的次數不小於次數閾值），則處理器43產生指示高速傳輸階段T5之切換階段訊號HSTXVM至邏輯控制器41。邏輯控制器41響應指示高速傳輸階段T5之切換階段訊號HSTXVM而操作於高速傳輸階段T5。切換階段訊號HSTXVM可以是以低位準（例如邏輯位準「0」）來指示高速傳輸階段T5。在一些實施例中，次數閾值為3次或是符合一USB 2.0之協議規範。在某些的實施例中，次數閾值為8次。在一些實施例中，次數閾值可以被預先儲存於處理器43或是被輸入於處理器43。

在一些實施例中，處理器43是在累計第二啁啾狀態J訊號被發送的次數（於此稱為第一次數）與累計第二啁啾狀態K訊號被發送的次數（於此稱為第二次數）是相同的情形下（即第一次數與第二次數相同），始將第一次數或是第二次數與次數閾值進行比對，以判斷第一次數及第二次數是否皆不小於次數閾值。例如，若次數閾值為8次，則判斷第一次數及第二次數之其中一者或是二者是否不小於8次。在一些實施例中，可以是將第一次數與第二次數相加後，與次數閾值進行比對，以判斷相加後的第一次數及第二次數是否不小於次數閾值。例如，若次數閾值為8次，則先將次數閾值乘以2倍以作為比對用的次數閾值，之後判斷相加後的第一次數及第二次數是否不小於該比對用的次數閾值（即相加後的第一次數及第二次數是否不小於16次）。

在一些實施例中，如圖3所示，在進入高速傳輸階段T5後，第一收發電路21交替地於正極資料接腳D+_A及負極資料接腳D-_A發送第一電壓訊號。在一些實施例中，第一電壓訊號的第一電壓位準為0.4V。在一些實施例中，於負極資料接腳D-_A發送的第一電壓訊號是以第一收發電路21的啁啾狀態K訊號（於後稱為第三啁啾狀態K訊號）實現，且於正極資料接腳D+_A發送的第一電壓訊號是以第一收發電路21的啁啾狀態J訊號（於後稱為第三啁啾狀態J訊號）實現。也就是說，在高速傳輸階段T5中，第一收發電路21是發送由第三啁啾狀態J訊號及第三啁啾狀態K訊號交替排列而形成的序列訊號，例如其排列順序為「第三啁啾狀態J訊號、第三啁啾狀態K訊號、第三啁啾狀態J訊號、第三啁啾狀態K訊號…等」。與第二收發電路23之第二啁啾狀態K訊號之差異在於，第一收發電路21之第三啁啾狀態K訊號之電壓位準是0.4V，而第二啁啾狀態K訊號之電壓位準是0.8V。與第二收發電路23之第二啁啾狀態J訊號之差異在於，第一收發電路21之第三啁啾狀態J訊號之電壓位準是0.4V，而第二啁啾狀態J訊號之電壓位準是0.8V。

在一些實施例中，如圖1所示，USB晶片10更包含一偵測電路80。偵測電路80連接控制電路40、正極資料接腳D+_A及負極資料接腳D-_A。偵測電路80用以偵測正極資料接腳D+_A及負極資料接腳D-_A上之電壓位準。如圖3所示，在正極資料接腳D+_A及負極資料接腳D-_A被重置為低電壓位準（即時段T2）後，當正極資料接腳D+_A及負極資料接腳D-_A上之電壓位準大於一電壓閾值時，偵測電路80產生高位準（例如邏輯位準為「1」）的偵測訊號NSQ_HST，並在正極資料接腳D+_A及負極資料接腳D-_A上之電壓位準不大於電壓閾值時，偵測電路80產生低位準（例如邏輯位準為「0」）的偵測訊號NSQ_HST。控制電路40根據偵測訊號NSQ_HST之位準高低，即可判斷當前處於交握程序中的哪一階段（時段）、欲進入交握程序中的哪一階段（時段）、或是USB晶片10與USB從裝置100之間的連接是否被斷開。在一些實施例中，電壓閾值可以為0.6V。在較佳的實施例中，電壓閾值可以為0.585V。

舉例來說，如圖3所示，在高速交握階段T4中，偵測電路80偵測於正極資料接腳D+_A及負極資料接腳D-_A上之第二電壓訊號之第二電壓位準。在偵測之第二電壓位準不大於電壓閾值時，偵測電路80發送低位準的偵測訊號NSQ_HST，以表示USB從裝置100具備高速傳輸模式且交握成功，此時USB晶片10可以進入高速傳輸階段T5。控制電路40響應低位準的偵測訊號NSQ_HST，而產生指示高速傳輸階段T5之切換階段訊號HSTXVM，並操作於高速傳輸階段T5。例如，處理器43響應低位準的偵測訊號NSQ_HST而產生指示高速傳輸階段T5之切換階段訊號HSTXVM，以使邏輯控制器41操作於高速傳輸階段T5。

由於在USB 2.0之協議規範中，僅規定在高速交握階段T4中出現3組由啁啾狀態J訊號及啁啾狀態K訊號形成的序列（即出現3個啁啾狀態J訊號及3個啁啾狀態K訊號）後，要在500μs內進入高速傳輸階段T5。因此，在符合協議規範的情形下，除了透過比對第二電壓訊號於正極資料接腳D+_A及負極資料接腳D-_A所分別發送之次數是否不小於次數閾值之外，也可以是透過偵測電路80偵測第二電壓訊號之第二電壓位準，以判斷是否進入高速傳輸階段T5。

在一些實施例中，在高速交握階段中，且準備進入高速傳輸階段時，於正極資料接腳D+_A及負極資料接腳D-_A上之第二電壓訊號之第二電壓位準係被USB從裝置100之一第二終端阻抗電路150下拉而不大於電壓閾值。具體來說，如圖1所示，USB從裝置100具備高速傳輸模式且交握成功時，USB從裝置100斷開上拉電阻R _pu與正極資料接腳D+_B之間的連接，且USB從裝置100之第二終端阻抗電路150透過正極資料接腳D+_B及負極資料接腳D-_B而與USB晶片10之正極資料接腳D+_A及負極資料接腳D-_A連接。因此，正極資料接腳D+_A及負極資料接腳D-_A上之第二電壓訊號之第二電壓位準被第二終端阻抗電路150之電壓降下拉，而不大於電壓閾值。例如，第二電壓位準從0.8V被下拉至0.5V而不大於電壓閾值。

在一些實施例中，如圖1所示，相似於第一終端阻抗電路50，第二終端阻抗電路150包含分別連接正極資料接腳D+_B及負極資料接腳D-_B之第三終端阻抗R3及第四終端阻抗R4。第三終端阻抗R3及第四終端阻抗R4可以是由被動元件（例如，電阻、電容、電感）組成。在較佳的實施例中，第三終端阻抗R3及第四終端阻抗R4是由電阻實現，例如第三終端阻抗R3及第四終端阻抗R4皆是電阻值為45Ω的電阻。在一些實施例中，第一終端阻抗R1、第二終端阻抗R2、第三終端阻抗R3及第四終端阻抗R4是由電阻實現，且具有同一電阻值。

參照圖4，係為本發明一些實施例之第二收發電路23之應用示意圖。為了方便說明，圖4僅繪示正極資料接腳D+_A及其關聯電路（如第一開關31及第一終端阻抗R1），以及繪示正極資料接腳D+_B及其關聯電路（如第三終端阻抗R3）。從圖4可見，在高速交握階段中，且準備進入高速傳輸階段時，第二收發電路23連接第三終端阻抗R3，致使第二收發電路23於正極資料接腳D+_A上所發出之第二電壓位準被第三終端阻抗R3下拉而不大於電壓閾值。

參照圖5，係為本發明一些實施例之第一收發電路21之應用的示意圖。為了方便說明，圖5僅繪示正極資料接腳D+_A及其關聯電路（如第一開關31及第一終端阻抗R1），以及繪示正極資料接腳D+_B及其關聯電路（如第三終端阻抗R3）。在一些實施例中，第一收發電路21係為電流驅動型收發電路。為了說明書簡潔，於此僅對於正極資料接腳D+_A上之第一電壓訊號進行說明，如圖5所示，第一收發電路21具有電流源I ₁，並受電流源I ₁驅動。電流源I ₁之電流值可以為17.78mA。在高速傳輸階段時，第二終端阻抗電路150並聯第一終端阻抗電路50（也就是說，第三終端阻抗R3與第一終端阻抗R1並聯）。假設第三終端阻抗R3及第一終端阻抗R1皆是電阻值為45Ω的電阻，因而在高速傳輸階段時，第一收發電路21依據電流源I ₁、第一終端阻抗R1及第三終端阻抗R3，而於正極資料接腳D+_A上發出第一電壓位準為0.4V的第一電壓訊號。如此，即可符合USB 2.0協議規範對於高速傳輸階段下，正極資料接腳D+_A及負極資料接腳D-_A之規範電壓。在一些實施例中，電流源I ₁可以由內部電路實現。

復參照圖4。在一些實施例中，第二收發電路23係為電壓驅動型收發電路。為了說明書簡潔，於此僅對於正極資料接腳D+_A上之第二電壓訊號進行說明。基於某些製程因素，工作電壓V _DDL的電壓值被限制。例如，工作電壓V _DDL的電壓值被限制為0.8V。USB 2.0協議規範對於高速交握階段下，正極資料接腳D+_A及負極資料接腳D-_A之規範電壓為0.8V。由於一些電路設計可能會產生能量耗損，造成電壓下降。因此，為了在無需提升工作電壓V _DDL的情形下符合規範電壓，第二收發電路23可以被設計為不產生電壓降或是只產生些微的電壓降，致使第二收發電路23之第二電壓訊號之第二電壓位準可以符合規範電壓。例如，相較於電流驅動型收發電路而言，電壓驅動型收發電路較不會產生電壓降。

如圖4所示，第二收發電路23是受工作電壓V _DDL驅動。在一些實施例中，第二收發電路23可以是由反相器及用於輔助反相器的電晶體（於此稱為輔助電晶體）組成。由於反相器及輔助電晶體可以不產生電壓降或是只產生些微的電壓降，因此第二收發電路23可以將工作電壓V _DDL作為第二電壓訊號而輸出至正極資料接腳D+_A（因在高速交握階段時，連接正極資料接腳D+_B的上拉電阻R _pu尚未被斷開且第一終端阻抗R1與正極資料接腳D+_A的連接被斷開）。如此，即可符合USB 2.0協議規範對於高速交握階段下，正極資料接腳D+_A及負極資料接腳D-_A之規範電壓。

參照圖6，係為本發明一些實施例之USB晶片10之示意圖。在一些實施例中，如圖1所示，第一終端阻抗電路50是位於USB晶片10內部。在另一些實施例中，如圖6所示，第一終端阻抗電路50是位於USB晶片10外部。USB晶片10更包含連接端200，以供第一終端阻抗電路50連接。也就是說，連接端200及接頭60皆是一種USB晶片10之對外的輸出入埠。

綜上所述，依據一些實施例，藉由發出不同電壓位準的二收發電路，即可在無需提升工作電壓的情形下，使高速交握階段下的交握訊號之電壓位準符合規範電壓，並使高速傳輸階段下的訊號之電壓位準符合規範電壓。在一些實施例中，由於無需額外設置用於提升工作電壓的元件（例如，線性穩壓器），因而可以增加電路設計的可用空間。例如，除了可以使USB晶片的整體功率下降一半之外，還可以增加電路設計空間。

10:USB晶片 20:高速收發模組 21:第一收發電路 23:第二收發電路 30:切換電路 31:第一開關 33:第二開關 40:控制電路 41:邏輯控制器 43:處理器 50:第一終端阻抗電路 R1:第一終端阻抗 R2:第二終端阻抗 60:接頭 D+_A:正極資料接腳 D-_A:負極資料接腳 V _Bus_A:轉換電源接腳 GND_A:接地接腳 70:電源管理電路 80:偵測電路 90:低速全速收發模組 200:連接端 100:USB從裝置 120:高速收發模組 150:第二終端阻抗電路 R3:第三終端阻抗 R4:第四終端阻抗 160:接頭 D+_B:正極資料接腳 D-_B:負極資料接腳 V _Bus_B:轉換電源接腳 GND_B:接地接腳 170:電源管理電路 190:低速全速收發模組 R _pu:上拉電阻 S201~S207:步驟 T1~T3:時段 T4:高速交握階段 T5:高速傳輸階段 HSTXVM:切換階段訊號 NSQ_HST:偵測訊號 I ₁:電流源 V _DDL:工作電壓

[圖1]係為本發明一些實施例之USB晶片及其應用之方塊示意圖。 [圖2]係為本發明一些實施例之USB晶片之操作方法之流程示意圖。 [圖3]係為本發明一些實施例之交握程序的訊號時序示意圖。 [圖4]係為本發明一些實施例之第二收發電路之應用示意圖。 [圖5]係為本發明一些實施例之第一收發電路之應用的示意圖。 [圖6]係為本發明一些實施例之USB晶片之示意圖。

10:USB晶片

20:高速收發模組

21:第一收發電路

23:第二收發電路

30:切換電路

31:第一開關

33:第二開關

40:控制電路

41:邏輯控制器

43:處理器

50:第一終端阻抗電路

R1:第一終端阻抗

R2:第二終端阻抗

60:接頭

D+_A:正極資料接腳

D-_A:負極資料接腳

V_Bus_A:轉換電源接腳

GND_A:接地接腳

70:電源管理電路

80:偵測電路

90:低速全速收發模組

100:USB從裝置

120:高速收發模組

150:第二終端阻抗電路

R3:第三終端阻抗

R4:第四終端阻抗

160:接頭

D+_B:正極資料接腳

D-_B:負極資料接腳

V_Bus_B:轉換電源接腳

GND_B:接地接腳

170:電源管理電路

190:低速全速收發模組

R_pu:上拉電阻

Claims

一種USB（Universal Serial Bus）晶片，包含：一正極資料接腳；一負極資料接腳；一第一收發電路，用以在被致動時，經由該正極資料接腳及該負極資料接腳，交替地發送一第一電壓訊號；一第二收發電路，用以在被致動時，經由該正極資料接腳及該負極資料接腳，交替地發送一第二電壓訊號，其中該第二電壓訊號之一第二電壓位準大於該第一電壓訊號之一第一電壓位準；一切換電路，用以於一第一狀態下，導通該正極資料接腳與一第一終端阻抗電路之間的連接，並導通該負極資料接腳與該第一終端阻抗電路之間的連接，該切換電路於一第二狀態下，切斷該正極資料接腳與該第一終端阻抗電路之間的連接，並切斷該負極資料接腳與該第一終端阻抗電路之間的連接；及一控制電路，用以在一高速交握階段時，控制該切換電路為該第二狀態；在該切換電路被控制為該第二狀態時，致動該第二收發電路；在一高速傳輸階段時，控制該切換電路為該第一狀態；及在該切換電路被控制為該第一狀態時，致動該第一收發電路。
如請求項1所述之USB晶片，其中，該控制電路產生一切換階段訊號，以判斷是操作於該高速交握階段或該高速傳輸階段。
如請求項2所述之USB晶片，其中，在該負極資料接腳具有來自一USB從裝置之一第三電壓訊號，且該第三電壓訊號之持續時間小於一時間閾值時，該控制電路產生指示該高速交握階段之該切換階段訊號，並操作於該高速交握階段。
如請求項2所述之USB晶片，其中，在該第二電壓訊號於該正極資料接腳及該負極資料接腳所分別發送之一次數不小於一次數閾值時，該控制電路產生指示該高速傳輸階段之該切換階段訊號，並操作於該高速傳輸階段。
如請求項2所述之USB晶片，更包含一偵測電路，連接該控制電路、該正極資料接腳及該負極資料接腳，該偵測電路用以偵測於該正極資料接腳及該負極資料接腳上之該第二電壓訊號之該第二電壓位準，其中，在偵測之該第二電壓位準不大於一電壓閾值時，該控制電路產生指示該高速傳輸階段之該切換階段訊號，並操作於該高速傳輸階段，其中，於該正極資料接腳及該負極資料接腳上之該第二電壓訊號之該第二電壓位準係被一USB從裝置之一第二終端阻抗電路下拉而不大於該電壓閾值。
如請求項1所述之USB晶片，其中，該第一收發電路係為一電流驅動型收發電路，該第二收發電路係為一電壓驅動型收發電路。
如請求項1所述之USB晶片，其中，在該切換電路被控制為該第一狀態時，該控制電路還禁能該第二收發電路。
如請求項1所述之USB晶片，其中，在該切換電路被控制為該第二狀態時，該控制電路還禁能該第一收發電路。
如請求項1所述之USB晶片，其中，該第一終端阻抗電路位於該USB晶片內部。
一種USB晶片之操作方法，其中，該USB晶片包含一正極資料接腳、一負極資料接腳、一第一收發電路、一第二收發電路、一切換電路及一控制電路，該操作方法包含：在一高速交握階段時，以該控制電路控制該切換電路為一第二狀態；在該切換電路被控制為該第二狀態時，致動該第二收發電路；在一高速傳輸階段時，控制該切換電路為一第一狀態；及在該切換電路被控制為該第一狀態時，致動該第一收發電路；其中，該切換電路於該第一狀態下，導通該正極資料接腳與一第一終端阻抗電路之間的連接，並導通該負極資料接腳與該第一終端阻抗電路之間的連接，該切換電路於該第二狀態下，切斷該正極資料接腳與該第一終端阻抗電路之間的連接，並切斷該負極資料接腳與該第一終端阻抗電路之間的連接；其中，該第一收發電路在被致動時，經由該正極資料接腳及該負極資料接腳，交替地發送一第一電壓訊號；其中，該第二收發電路在被致動時，經由該正極資料接腳及該負極資料接腳，交替地發送一第二電壓訊號，該第二電壓訊號之一第二電壓位準大於該第一電壓訊號之一第一電壓位準。