[go: up one dir, main page]

TWI777565B - 伺服器 - Google Patents

伺服器 Download PDF

Info

Publication number
TWI777565B
TWI777565B TW110117949A TW110117949A TWI777565B TW I777565 B TWI777565 B TW I777565B TW 110117949 A TW110117949 A TW 110117949A TW 110117949 A TW110117949 A TW 110117949A TW I777565 B TWI777565 B TW I777565B
Authority
TW
Taiwan
Prior art keywords
mac address
server
program data
volatile memory
management controller
Prior art date
Application number
TW110117949A
Other languages
English (en)
Other versions
TW202246975A (zh
Inventor
黃靖欽
張志鵬
Original Assignee
神雲科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 神雲科技股份有限公司 filed Critical 神雲科技股份有限公司
Priority to TW110117949A priority Critical patent/TWI777565B/zh
Priority to US17/743,152 priority patent/US20220374223A1/en
Application granted granted Critical
Publication of TWI777565B publication Critical patent/TWI777565B/zh
Publication of TW202246975A publication Critical patent/TW202246975A/zh

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/60Software deployment
    • G06F8/65Updates
    • G06F8/654Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/60Software deployment
    • G06F8/65Updates
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4403Processor initialisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00Network arrangements, protocols or services for addressing or naming
    • H04L61/50Address allocation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2101/00Indexing scheme associated with group H04L61/00
    • H04L2101/60Types of network addresses
    • H04L2101/618Details of network addresses
    • H04L2101/622Layer-2 addresses, e.g. medium access control [MAC] addresses
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00Network arrangements, protocols or services for addressing or naming
    • H04L61/50Address allocation
    • H04L61/5038Address allocation for local use, e.g. in LAN or USB networks, or in a controller area network [CAN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stored Programmes (AREA)
  • Noodles (AREA)
  • Small-Scale Networks (AREA)

Abstract

本案提供一種伺服器。該伺服器包含:網路晶片組,具有一預設之第一MAC位址;第一非揮發性記憶體,儲存網路晶片組之第一MAC位址;第二非揮發性記憶體,儲存一第一BIOS程式資料;中央處理器,耦接該網路晶片組及該第二非揮發性記憶體;基板管理控制器,耦接該中央處理器、該第一非揮發性記憶體及該第二非揮發性記憶體。基板管理控制器讀取該第一非揮發性記憶體以取得該第一MAC位址,並將包含該第一MAC位址之一第二BIOS程式資料儲存至該第二非揮發性記憶體,使該第二BIOS程式資料覆寫該第一BIOS程式資料。

Description

伺服器
本案是關於一種伺服器,特別是一種可回復MAC位址設定之伺服器。
媒體存取控制(Media Access Control Address, MAC)位址總共有6個位元組,前面3個位元組是生產網路卡的廠商代碼,後面3個位元組是網路卡的編號,MAC位址主要是被用來確認網路裝置的位址。每張網路卡或主機板網路晶片在出廠時都會被分配一組預設且唯一的MAC 位址。對於獨立網路卡而言,MAC 位址一般會儲存在網路卡上的電子式可抹除程式化唯讀記憶體(Electrically Erasable Programmable Read-Only Memory, EEPROM)內。而對於主機板網路晶片,MAC位址則儲存在存放基本輸入輸出系統(Basic Input/Output System, BIOS)程式碼的快閃記憶體。前述快閃記憶體通常會被區分為Descriptor區、ME(Management Engine)區、PDR(Platform Data Region)區、DER(Device Expansion Region)區、GbE(Gigabit Ethernet)區及BIOS區,而主機板網路晶片的MAC位址會被存放在GbE區。
使用者進行BIOS的更新時,會將整個暫存BIOS的記憶體以新的BIOS映像檔刷新,導致出廠時寫入的MAC位址被清掉。當主機板網路晶片失去原有的MAC位址就無法被分配網際協定位址 (Internet Protocol Address, IP),進而喪失連網功能。對於更新BIOS而導致MAC位址被清除之問題,現行做法必須先拆開電腦查看貼附在主機板網路晶片的MAC位址資訊貼紙,再透過外部軟件將MAC位址手動寫回BIOS。
鑒於上述,本案申請人提出一種可回復MAC位址設定之伺服器。依據一些實施例,一種伺服器包含一網路晶片組、一第一非揮發性記憶體、一第二非揮發性記憶體、一中央處理器及一基板管理控制器。該網路晶片組具有一預設之第一MAC位址。該第一非揮發性記憶體儲存該第一MAC位址。該第二非揮發性記憶體儲存一第一BIOS程式資料。該中央處理器耦接該網路晶片組及該第二非揮發性記憶體。該基板管理控制器耦接該中央處理器、該第一非揮發性記憶體及該第二非揮發性記憶體,該基板管理控制器用以讀取該第一非揮發性記憶體以取得該第一MAC位址,並將包含該第一MAC位址之一第二BIOS程式資料儲存至該第二非揮發性記憶體,使該第二BIOS程式資料覆寫該第一BIOS程式資料。
依據一些實施例,該基板管理控制器於一遠端裝置接收一第三BIOS程式資料及更新該第一BIOS程式資料之一BIOS更新指令,該基板管理控制器根據該BIOS更新指令將該第一MAC位址併入該第三BIOS程式資料而產生該第二BIOS程式資料。
依據一些實施例,該基板管理控制器根據該BIOS更新指令將該第一MAC位址併入該第三BIOS程式資料而產生該第二BIOS程式資料時,該伺服器係執行一作業系統。
依據一些實施例,該第一非揮發性記憶體更儲存該伺服器之一出廠資訊。
依據一些實施例,該第一BIOS程式資料包含一第二MAC位址,該基板管理控制器將該第二BIOS程式資料儲存至該第二非揮發性記憶體之前,該基板管理控制器讀取該第一非揮發性記憶體及該第二非揮發性記憶體以比對該第一MAC位址與該第二MAC位址,當比對結果為不同時,始將包含該第一MAC位址之該第二BIOS程式資料覆寫該第一BIOS程式資料。
依據一些實施例,該基板管理控制器係於該伺服器之一開機自我檢測程序中比對該第一MAC位址與該第二MAC位址,且在該開機自我檢測程序中將包含該第一MAC位址之該第二BIOS程式資料覆寫該第一BIOS程式資料。
依據一些實施例,其中,該基板管理控制器於該開機自我檢測程序中比對該第一MAC位址與該第二MAC位址完成以前,該中央處理器處於斷電狀態。
依據一些實施例,該基板管理控制器於該開機自我檢測程序中比對該第一MAC位址與該第二MAC位址完成後,該基板管理控制器啟動該中央處理器,使該伺服器進入符合進階組態與電源介面規範之一S0狀態。
依據一些實施例,其中,該基板管理控制器於該開機自我檢測程序中比對該第一MAC位址與該第二MAC位址時,該伺服器處於符合進階組態與電源介面規範之一S5狀態,致使該中央處理器處於斷電狀態,當比對結果非為相同時,該基板管理控制器於該第二BIOS程式資料覆寫該第一BIOS程式資料後啟動該中央處理器,使該伺服器由該S5狀態切換至符合進階組態與電源介面規範之一S0狀態。
依據一些實施例,該伺服器係於上電後預設地處於該S5狀態。
圖1為本案之伺服器於第一實施例之方塊示意圖。請參照圖1,伺服器1包含基板管理控制器11、網路晶片組12、第一非揮發性記憶體13、第二非揮發性記憶體14、中央處理器15。中央處理器15耦接網路晶片組12及第二非揮發性記憶體14。基板管理控制器11耦接第一非揮發性記憶體13、第二非揮發性記憶體14及中央處理器15。依據一些實施例,基板管理控制器11可透過共用網路介面或是其專用網路介面與遠端裝置2進行數據交換。
依據一些實施例,基板管理控制器11可藉由網路晶片組12執行伺服器1之連網功能,以與遠端裝置2進行前述之數據交換。詳細而言,請參照圖1,網路晶片組12可提供連網功能,網路晶片組12在出廠時即被分配一個預設之MAC位址(為方便描述,以下稱為第一MAC位址3),第一MAC位址3可儲存在第一非揮發性記憶體13。第二非揮發性記憶體14可為BIOS記憶體,即第二非揮發性記憶體14儲存BIOS程式資料(為方便描述,以下稱為第一BIOS程式資料)且第一BIOS程式資料包含網路晶片組12之第一MAC位址3。當伺服器1運作時,中央處理器15可自第二非揮發性記憶體14讀取第一BIOS程式資料並執行第一BIOS程式資料。中央處理器15執行第一BIOS程式資料時可自第一BIOS程式資料取得第一MAC位址3,伺服器1即藉由第一MAC位址3,透過網路晶片組12執行連網功能,以與遠端裝置2進行前述之數據交換。依據一些實施例,網路晶片組12可為與主機板集成之網路控制晶片。
依據一些實施例,當BIOS程式碼經修改而發佈新版之BIOS程式資料(以下稱為第三BIOS程式資料)時,遠端裝置2可透過伺服器1之基板管理控制器11將第二非揮發性記憶體14中之第一BIOS程式資料更新。由於所發佈之第三BIOS程式資料很可能是供不同機型之伺服器1所通用,故第三BIOS程式資料並未包含特定伺服器1之網路晶片組12之第一MAC位址3。若將未包含第一MAC位址3之第三BIOS程式資料更新至第二非揮發性記憶體14,伺服器1將無法根據第三BIOS程式資料執行前述之連網功能,進而造成伺服器1之使用者即無法藉遠端裝置2控制伺服器1。
基此,請合併參照圖1及圖2,圖2係本案之伺服器於第一實施例之運作流程圖。於第一實施例中,為使網路晶片組12正常運作,預先將網路晶片組12之第一MAC位址3儲存(燒錄)在第一非揮發性記憶體13以作為備份。當使用者欲將伺服器1之第一BIOS程式資料更新時,可透過遠端裝置2將欲寫入之第三BIOS程式資料以及BIOS更新指令s1透過網路介面傳入基板管理控制器11(步驟S01)。第三BIOS程式資料不具有伺服器1網路晶片組12所預設之第一MAC位址3。當基板管理控制器11接收到BIOS更新指令s1後,基板管理控制器11讀取第一非揮發性記憶體13所預存之第一MAC位址3(步驟S02)。第一非揮發性記憶體13輸出與第一MAC位址3對應之位址資料s2,基板管理控制器11將位址資料s2與第三BIOS程式資料合併形成一個包含有第一MAC位址3的BIOS程式資料(步驟S03)(以下稱為第二BIOS程式資料s4)。其後,基板管理控制器11將第二BIOS程式資料s4儲存至第二非揮發性記憶體14(步驟S04)以覆寫第一BIOS程式資料,完成更新。當使用者重啟伺服器1(步驟S05)後,即可執行更新完成後的第二BIOS程式資料s4,並根據第一MAC位址3被分配IP位址。中央處理器15可執行第二BIOS程式資料s4並根據第二BIOS程式資料s4包含之第一MAC位址3,透過網路晶片組12執行連網功能。
依據一些實施例,第二BIOS程式資料s4可為BIOS映像檔,第二BIOS程式資料s4可包含前述BIOS程式碼經修改而發佈新版之BIOS程式碼以及網路晶片組12之第一MAC位址3。並且,第二非揮發性記憶體14可包含Descriptor區141、ME區142、PDR區143、DER區144、GbE區145及BIOS區146。在步驟S04中,基板管理控制器11可將前述新版之BIOS程式碼儲存於BIOS區146,且基板管理控制器11可將網路晶片組12之第一MAC位址3儲存於GbE區145中特定的offset位置。待第二BIOS程式資料s4寫入第二非揮發性記憶體14後,中央處理器15可根據BIOS區146儲存的新版BIOS程式碼執行伺服器1之運作,且可根據GbE區145儲存的第一MAC位址3,並透過網路晶片組12執行伺服器1之連網功能。
依據一些實施例,伺服器1可在作業系統運行狀態下執行步驟S01至步驟S04之任一步驟。即伺服器1完成開機自我檢測程序(Power On Safe Test, POST)後,伺服器1執行作業系統並在執行作業系統時執行步驟S01至步驟S04,以完成BIOS程式資料之遠端更新程序。
依據一些實施例,第一非揮發性記憶體13及第二非揮發性記憶體14可以是快閃記憶體或是唯讀記憶體,例如但不限於可抹除程式化唯讀記憶體(Erasable Programmable Read-Only Memory, EPROM)、快閃型唯讀記憶體(Flash Read-Only Memory, Flash ROM)、EEPROM或FRU(Field-Replaceable Unit, FRU) EEPROM。依據一些實施例,第一非揮發性記憶體13,可預存伺服器1之出廠資訊,例如但不限於韌體版本資訊、製造商、序號、出廠日或設備資訊等。於一實施例中,第一非揮發性記憶體13為FRU EEPROM,第二非揮發性記憶體14為快閃記憶體。設備商在出廠時將平台路徑控制器(Platform Controller Hub, PCH)的網路控制器(網路晶片組12)所預設儲存之第一MAC位址3同時備份在存有其他出廠資訊之FRU EEPROM,且第一MAC位址3也儲存在伺服器1存放BIOS的快閃記憶體。並且,FRU EEPROM及快閃記憶體可經過其他元件而間接或直接與伺服器1之基板管理控制器11進行連接,例如但不限於透過I 2C或SPI介面進行連接。當使用者欲進行BIOS之更新時,可以透過基板管理控制器11更新服務的網路介面,以遠端裝置2將BIOS更新指令s1及新的BIOS程式資料(例如前述之BIOS映像檔)傳入使用者的伺服器1。由於新的BIOS程式資料並不具有使用者PCH網路控制器的預設第一MAC位址3,因此利用基板管理控制器11讀取FRU EEPROM所備份的第一MAC位址3。在基板管理控制器11將存放BIOS的快閃記憶體刷新的過程中,當刷新到存放MAC位址的GbE區145之偏移量(Offset)時,會寫入第一MAC位址3而非寫入原本BIOS映像檔對應該Offset的內容,以完成更新。
依據一些實施例,基板管理控制器11於讀取第一非揮發性記憶體13所預存之第一MAC位址3後(步驟S02),基板管理控制器11可將第一MAC位址3透過網路介面傳送至遠端裝置2。遠端裝置2接收第一MAC位址3後,遠端裝置2可將第一MAC位址3與第三BIOS程式資料合併產生第二BIOS程式資料s4(步驟S03)。遠端裝置2將修改完成之第二BIOS程式資料s4,即BIOS映像檔傳送至使用者的伺服器1。其後,基板管理控制器11將第二BIOS程式資料s4儲存至第二非揮發性記憶體14以覆寫第一BIOS程式資料(步驟S04),完成更新。
圖3為本案之伺服器於第二實施例之方塊示意圖。同第一實施例,網路晶片組12在出廠時即被分配前述預設之第一MAC位址3;第一非揮發性記憶體13儲存第一MAC位址3;第二非揮發性記憶體14儲存第一BIOS程式資料。第二實施例與第一實施例之差異在於,第一BIOS程式資料包含一未確認是否與第一MAC位址3相同之另一MAC位址(以下稱為第二MAC位址4)。舉例而言,伺服器1的第二非揮發性記憶體14原儲存具有第一MAC位址3的BIOS程式資料。當使用者在伺服器1關機的狀態下將第二非揮發性記憶體14自行刷新或提供給維修商執行刷新,將導致刷新後的第一BIOS程式資料所具有之第二MAC位址4與原本的第一MAC位址3可能不同。於此情況,當伺服器1處於開機後而進入作業系統運行狀態,由於中央處理器15於開機過程中已存取了錯誤的MAC位址,故即使再利用基板管理控制器11將正確的第一MAC位址3重新寫回更新後的BIOS,仍然無法被分配IP。因應前述問題,使用者必須重新將伺服器1開機後才能使第一MAC位址3被中央處理器15正確存取。
鑒於前述,第二實施例應用基板管理控制器11能夠在伺服器1處於關機狀態下對系統進行維護之功能。先透過基板管理控制器11對MAC位址進行檢查與置換,當基板管理控制器11處理完成後,伺服器1再繼續執行開機作業。基板管理控制器11於伺服器1開機過程中即完成MAC位址的回復作業,故伺服器1無須再執行第二次的開機程序。
詳細而言,請合併參照圖3及圖4,圖4係本案之伺服器於第二實施例之運作流程圖。當伺服器1上電後(步驟S11),基板管理控制器11即開始運作(步驟S12)。此時,伺服器1可以被預設處在進階組態與電源介面規範(Advanced Configuration and Power Interface, ACPI)之S5狀態。接著,基板管理控制器11讀取第二非揮發性記憶體14之GbE區145所儲存之位址資料s3,位址資料s3對應第二MAC位址4。基板管理控制器11由第一非揮發性記憶體13讀取位址資料s2之第一MAC位址3(步驟S13)並從第二非揮發性記憶體14讀取第二MAC位址4(步驟S14)後,基板管理控制器11比對第一MAC位址3與第二MAC位址4是否相同(步驟S15)。當兩者不同時(判斷結果為「否」),基板管理控制器11會將第二非揮發性記憶體14儲存之第一BIOS程式資料進行更新,以第一MAC位址3替換掉原本的第二MAC位址4(步驟S16);當兩者相同時(判斷結果為「是」),表示基板管理控制器11不需執行MAC位址之更新作業。伺服器1即設置為ACPI之S0狀態(步驟S17)。前述步驟並非必須採順序方式執行。舉例而言,將兩者步驟S13及步驟S14順序對調。
依據一些實施例,伺服器1可以在POST狀態下執行步驟S11至步驟S17之任一步驟。舉例而言,以前述之第一非揮發性記憶體13為FRU EEPROM及第二非揮發性記憶體14為快閃記憶體為例:設備商在出廠時將PCH的網路控制器(網路晶片組12)所預設儲存之第一MAC位址3同時備份在FRU EEPROM,且第一MAC位址3也會儲存在伺服器1內存放BIOS的快閃記憶體。並且,FRU EEPROM及快閃記憶體可經過其他元件而間接或直接與伺服器1之基板管理控制器11進行連接,例如透過I 2C或SPI介面進行連接。當使用者或設備維修之第三方在伺服器1關機狀態下透過序列周邊介面將快閃記憶體進行刷新,預設之第一MAC位址3也會一併被更換成一可能與預設值不同之第二MAC位址4。當伺服器1開機時,伺服器1可預設為除了基板管理控制器11通電運作外,其他部分處於ACPI之S5狀態。或者給予基板管理控制器11對電源管理積體電路的控制權,使基板管理控制器11在啟動後先將中央處理器15設定為斷電狀態,以避免中央處理器15開始運作後自行讀取快閃記憶體中被刷新的BIOS而取得第二MAC位址4。基板管理控制器11開始運作後,於POST過程,基板管理控制器11讀取FRU EEPROM儲存的第一MAC位址3與快閃記憶體儲存的第二MAC位址4進行比對。當比對結果為不同時(判斷結果為「否」),基板管理控制器11必須從快閃記憶體讀取第一BIOS程式資料,將存取錯誤的第二MAC位址4更換回第一MAC位址3再寫入快閃記憶體。當更新完成或比對結果為相同時(判斷結果為「是」),基板管理控制器11不執行MAC位址之更新作業。其後,伺服器1進入一ACPI之S0狀態,中央處理器15始能接管後續的POST流程。依據一些實施例,透過先比對MAC位址而非直接替換快閃記憶體內MAC位址的方式,盡可能節省更新BIOS所需耗費的時間以及減少快閃記憶體讀寫次數以延長壽命。
圖5係本案之伺服器於第三實施例之運作流程圖,請參照圖5。依據一些實施例,伺服器1開機後(步驟S21),伺服器1不處於ACPI之S5狀態,而進入作業系統狀態(步驟S22)。之後,再由基板管理控制器11執行MAC位址的檢查與置換作業(步驟S23-S26)。當基板管理控制器11判斷第一非揮發性記憶體13所儲存之第一MAC位址3與第二非揮發性記憶體14所儲存之第二MAC位址4相同(判斷結果為「是」),則伺服器1繼續執行作業系統並允許聯網(步驟S28);反之,當基板管理控制器11判斷第一MAC位址3與第二MAC位址4不同(判斷結果為「否」),則將第二非揮發性記憶體14所儲存之第二MAC位址4更新成第一MAC位址3(步驟S26)。當置換完成後,伺服器1自動執行重新開機或當使用者將伺服器1重新開機(步驟S27),則更新後之第一MAC位址3生效,而使網路晶片組12正常執行其連網功能(步驟S28)。
綜上所述,依據一些實施例,伺服器1能將MAC位址回復設定。在設備出廠時將網路晶片組12所對應的MAC位址備份在FRU內,並由基板管理控制器11擔任檢查存放BIOS之快閃記憶體內MAC位址是否正確以及在發現錯誤時將正確MAC位址覆寫回快閃記憶體的任務。確保當使用者更新BIOS後,系統的網路服務不會有因為錯誤MAC位址而失效的問題。並且,前述FRU可儲存伺服器1之出廠資訊,亦即將MAC位址備份儲存在伺服器1的原有的FRU中,如此可減少使用額外之記憶體以儲存備份之MAC位址,進而降低伺服器1之生產成本。
1:伺服器 11:基板管理控制器 12:網路晶片組 13:第一非揮發性記憶體 14:第二非揮發性記憶體 141:Descriptor區 142:ME區 143:PDR區 144:DER區 145:GbE區 146:BIOS區 15:中央處理器 2:遠端裝置 3:第一MAC位址 4:第二MAC位址 s1:BIOS更新指令 s2:位址資料 s3:位址資料 s4:第二BIOS程式資料 S01-S05:步驟 S11-S17:步驟 S21-S28:步驟
[圖1]係本案之伺服器於第一實施例之方塊示意圖。 [圖2]係本案之伺服器於第一實施例之運作流程圖。 [圖3]係本案之伺服器於第二實施例之方塊示意圖。 [圖4]係本案之伺服器於第二實施例之運作流程圖。 [圖5]係本案之伺服器於第三實施例之運作流程圖。
1:伺服器
11:基板管理控制器
12:網路晶片組
13:第一非揮發性記憶體
14:第二非揮發性記憶體
141:Descriptor區
142:ME區
143:PDR區
144:DER區
145:GbE區
146:BIOS區
15:中央處理器
2:遠端裝置
3:第一MAC位址
s1:BIOS更新指令
s2:位址資料
s4:第二BIOS程式資料

Claims (10)

  1. 一種伺服器,包含:一網路晶片組,具有一預設之第一MAC位址;一第一非揮發性記憶體,儲存該第一MAC位址;一第二非揮發性記憶體,儲存一第一BIOS程式資料;一中央處理器,耦接該網路晶片組及該第二非揮發性記憶體;及一基板管理控制器,耦接該中央處理器、該第一非揮發性記憶體及該第二非揮發性記憶體,該基板管理控制器用以讀取該第一非揮發性記憶體以取得該第一MAC位址,並將包含該第一MAC位址之一第二BIOS程式資料儲存至該第二非揮發性記憶體,使該第二BIOS程式資料覆寫該第一BIOS程式資料;其中,該第一BIOS程式資料包含一第二MAC位址,該基板管理控制器將該第二BIOS程式資料儲存至該第二非揮發性記憶體之前,該基板管理控制器讀取該第一非揮發性記憶體及該第二非揮發性記憶體以比對該第一MAC位址與該第二MAC位址,當比對結果為不同時,始將包含該第一MAC位址之該第二BIOS程式資料覆寫該第一BIOS程式資料。
  2. 如請求項1所述之伺服器,其中,該基板管理控制器於一遠端裝置接收一第三BIOS程式資料及更新該第一BIOS程式資料之一BIOS更新指令,該基板管理控制器根據該BIOS更新指令將該第一MAC位址併入該第三BIOS程式資料而產生該第二BIOS程式資料。
  3. 如請求項2所述之伺服器,其中,該基板管理控制器根據該BIOS更新指令將該第一MAC位址併入該第三BIOS程式資料而產生該第二BIOS程式資料時,該伺服器係執行一作業系統。
  4. 如請求項1所述之伺服器,其中,該第一非揮發性記憶體更儲存該伺服器之一出廠資訊。
  5. 如請求項1所述之伺服器,其中,該第二非揮發性記憶體包含一GbE區,該基板管理控制器更用以將該第一MAC位址寫入該第二非揮發性記憶體之GbE區。
  6. 如請求項1所述之伺服器,其中,該基板管理控制器係於該伺服器之一開機自我檢測程序中比對該第一MAC位址與該第二MAC位址,且在該開機自我檢測程序中將包含該第一MAC位址之該第二BIOS程式資料覆寫該第一BIOS程式資料。
  7. 如請求項6所述之伺服器,其中,該基板管理控制器於該開機自我檢測程序中比對該第一MAC位址與該第二MAC位址完成以前,該中央處理器處於斷電狀態。
  8. 如請求項7所述之伺服器,其中,該基板管理控制器於該開機自我檢測程序中比對該第一MAC位址與該第二MAC位址完成後,該基板管理控制器啟動該中央處理器,使該伺服器進入符合進階組態與電源介面規範之一S0狀態。
  9. 如請求項6所述之伺服器,其中,該基板管理控制器於該開機自我檢測程序中比對該第一MAC位址與該第二MAC位址時,該伺服器處於符合一進階組態與電源介面規範之一S5狀態,致使該中央處 理器處於斷電狀態,當比對結果非為相同時,該基板管理控制器於該第二BIOS程式資料覆寫該第一BIOS程式資料後啟動該中央處理器,使該伺服器由該S5狀態切換至符合該進階組態與電源介面規範之一S0狀態。
  10. 如請求項9所述之伺服器,其中,該伺服器係於上電後預設地處於該S5狀態。
TW110117949A 2021-05-18 2021-05-18 伺服器 TWI777565B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110117949A TWI777565B (zh) 2021-05-18 2021-05-18 伺服器
US17/743,152 US20220374223A1 (en) 2021-05-18 2022-05-12 Server and updating method for mac address

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110117949A TWI777565B (zh) 2021-05-18 2021-05-18 伺服器

Publications (2)

Publication Number Publication Date
TWI777565B true TWI777565B (zh) 2022-09-11
TW202246975A TW202246975A (zh) 2022-12-01

Family

ID=84103671

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110117949A TWI777565B (zh) 2021-05-18 2021-05-18 伺服器

Country Status (2)

Country Link
US (1) US20220374223A1 (zh)
TW (1) TWI777565B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12135611B2 (en) * 2023-03-17 2024-11-05 Dell Products L.P. BIOS backup/recovery system
CN119383170B (zh) * 2024-12-27 2025-03-14 苏州元脑智能科技有限公司 一种地址配置方法、设备、存储介质及程序产品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200304622A (en) * 2003-05-20 2003-10-01 Via Tech Inc A method preventing to re-write MAC address of DMI's peripheral devices
US20070055968A1 (en) * 2005-09-07 2007-03-08 Rader Shawn T Reliable BIOS updates
TW200928719A (en) * 2007-12-28 2009-07-01 Asustek Comp Inc Computer, and method for error-detecting and booting of BIOS thereof
CN101615129A (zh) * 2009-07-29 2009-12-30 中兴通讯股份有限公司 应用于分布式系统中的升级方法及版本管理客户端
US20160036767A1 (en) * 2014-07-30 2016-02-04 Dell Products, L.P. Uefi and operating system driver methods for updating mac address in lan-based nic

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005079411A2 (en) * 2004-02-17 2005-09-01 Thales Avionics, Inc. A system and method utilizing internet protocol (ip) sequencing to identify components of a passenger flight information system (pfis)
US20130275661A1 (en) * 2011-09-30 2013-10-17 Vincent J. Zimmer Platform storage hierarchy with non-volatile random access memory with configurable partitions
JP5773166B2 (ja) * 2012-04-05 2015-09-02 株式会社日立製作所 計算機の制御方法、計算機及び計算機システム
US9652216B2 (en) * 2012-10-04 2017-05-16 Dell Products L.P. System and method for providing out-of-band software or firmware upgrades for a switching device
US20150082063A1 (en) * 2013-09-18 2015-03-19 Lenovo (Singapore) Pte. Ltd. Baseboard management controller state transitions
JP6648915B2 (ja) * 2015-07-21 2020-02-14 キヤノン株式会社 情報処理装置、方法およびプログラム
CN106850875A (zh) * 2017-02-15 2017-06-13 湖南长城银河科技有限公司 一种基于飞腾平台的网卡mac地址烧录方法及装置
CN107621938A (zh) * 2017-09-13 2018-01-23 郑州云海信息技术有限公司 一种phy网络适配器升级方法及系统
US20200019230A1 (en) * 2018-07-10 2020-01-16 Nutanix, Inc. Managing power consumptions of multiple computing nodes in a hyper-converged computing system
US11750450B1 (en) * 2020-11-02 2023-09-05 Veritas Technologies Llc Methods and systems for network configuration in storage environments

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200304622A (en) * 2003-05-20 2003-10-01 Via Tech Inc A method preventing to re-write MAC address of DMI's peripheral devices
US20070055968A1 (en) * 2005-09-07 2007-03-08 Rader Shawn T Reliable BIOS updates
TW200928719A (en) * 2007-12-28 2009-07-01 Asustek Comp Inc Computer, and method for error-detecting and booting of BIOS thereof
CN101615129A (zh) * 2009-07-29 2009-12-30 中兴通讯股份有限公司 应用于分布式系统中的升级方法及版本管理客户端
US20160036767A1 (en) * 2014-07-30 2016-02-04 Dell Products, L.P. Uefi and operating system driver methods for updating mac address in lan-based nic

Also Published As

Publication number Publication date
US20220374223A1 (en) 2022-11-24
TW202246975A (zh) 2022-12-01

Similar Documents

Publication Publication Date Title
TWI515660B (zh) 韌體變量更新方法
US8601255B2 (en) Approaches for updating bios
CN101739266B (zh) 固件更新方法
TWI777565B (zh) 伺服器
TW201520895A (zh) Bios自動恢復系統及方法
US11797389B2 (en) System and method for recovering an operating system after an upgrade hang using a dual-flash device
US11481278B2 (en) System and method for recovering an operating system after a runtime hang using a dual-flash device
US11550655B2 (en) System and method for monitoring and upgrading a dual-flash device
US11243780B2 (en) System and method for operating system installation using a dual-flash device
TW201512831A (zh) 電腦開機啟動偵測系統及方法
JPH10307726A (ja) 起動エラー時におけるファームウェアリカバリ方式
JP6515462B2 (ja) 情報処理装置、情報処理装置の設定方法及び設定プログラム
JP2012174061A (ja) 情報処理装置、情報処理方法、スキャナ装置、スキャナ装置の制御方法
JP6582438B2 (ja) 情報処理装置、システム設定方法、及び、コンピュータ・プログラム
CN101354654A (zh) 自动切换基本输入/输出程序的系统及其方法
TWI541724B (zh) 寫入基本輸入輸出系統程式碼的電路與寫入方法
TWI777664B (zh) 嵌入式系統的開機方法
CN115567487A (zh) 服务器
JP2010198314A (ja) 情報管理装置
US9223584B2 (en) Information processing apparatus, restoring method of BIOS setup, restoring program
JP7411471B2 (ja) 情報処理装置及び通信システム
TWI839136B (zh) 基板管理控制器的下游裝置的韌體更新方法
TWI854589B (zh) 微控制器電路和開機控制方法
CN114924897B (zh) 一种bios和bmc固件自动互相恢复方法、结构及存储介质
TWI738243B (zh) 伺服系統

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent