TWI768504B

TWI768504B - 濾波器電路與信號處理方法

Info

Publication number: TWI768504B
Application number: TW109135183A
Authority: TW
Inventors: 陸志豪
Original assignee: 瑞昱半導體股份有限公司
Priority date: 2020-10-12
Filing date: 2020-10-12
Publication date: 2022-06-21
Also published as: US20220116026A1; TW202215780A; US11881830B2

Abstract

一種濾波器電路包括複數暫存器、切換電路、複數乘法器與加總電路。各暫存器用以暫存一輸入。切換電路耦接至暫存器，用以自暫存器接收一序列暫存的輸入，並根據一計數值調整該序列暫存的輸入的資料排列順序，以產生一序列重新排序過的輸入。計數值響應於濾波器電路接收到一筆新的輸入被累加。乘法器耦接至切換電路，該序列重新排序過的輸入依序被提供至乘法器，各乘法器分別根據接收到的輸入與一係數產生一乘法結果。加總電路耦接至乘法器，用以將乘法結果加總以產生一輸出。

Description

濾波器電路與信號處理方法

本發明係關於一種濾波器電路與信號處理方法，尤指一種低功耗的濾波器電路與信號處理方法。

延時抽頭(delay tap)有限脈衝響應(Finite impulse response，FIR)濾波器為信號處理或是通訊系統領域中經常使用的電路。在通訊以及信號處理等領域中通常藉由濾波器係數的配置過濾出所需要的頻帶，並要求信號在傳輸過程中避免相位失真。然而，因為要處理連續的信號，在信號持續被輸入的情況下，濾波器便需不斷地被觸發進而產生耗電問題。特別是，當抽頭數大的時候，因輸入資料必須不斷地在暫存器之間傳遞，使耗電問題更為明顯。

本發明提出一種新穎的濾波器電路與信號處理方法，以解決上述問題。

本發明之一目的在於提供一種低功耗的濾波器電路與對應之信號處理方法。

根據本發明之一實施例，一種濾波器電路包括複數暫存器、切換電路、複數乘法器與加總電路。各暫存器用以暫存一輸入。切換電路耦接至暫存器，用以自暫存器接收一序列暫存的輸入，並根據一計數值調整該序列暫存的輸入的資料排列順序，以產生一序列重新排序過的輸入。計數值響應於濾波器電路接收到一筆新的輸入被累加。乘法器耦接至切換電路，該序列重新排序過的輸入依序被提供至乘法器，各乘法器分別根據接收到的輸入與一係數產生一乘法結果。加總電路耦接至乘法器，用以將乘法結果加總以產生一輸出。

根據本發明之另一實施例，一種濾波器電路包括複數暫存器、切換電路、複數乘法器與加總電路。各暫存器用以暫存一輸入。切換電路根據一計數值調整一序列的係數的排列順序，以產生一序列重新排序過的係數，其中計數值響應於濾波器電路接收到一筆新的輸入被累加。乘法器耦接至切換電路與暫存器，用以依序自暫存器接收輸入以及自切換電路接收該序列重新排序過的係數，並且各乘法器分別根據接收到的輸入與接收到的係數產生一乘法結果。加總電路耦接至乘法器，用以將乘法結果加總以產生一輸出。

根據本發明之另一實施例，一種信號處理方法，用以根據複數輸入與複數係數產生至少一輸出，包括：取得一序列的輸入與一序列的係數；根據一計數值調整該序列的輸入或該序列的係數的排列順序，以產生一序列重新排序過的輸入或一序列重新排序過的係數；將該序列重新排序過的輸入所包含之該等輸入與該序列的係數所包含之該等係數依序相乘或將該序列的輸入所包含之該等輸入與該序列重新排序過的係數所包含之該等係數依序相乘，以產生複數乘法結果；以及將該等乘法結果加總以產生該輸出。

第1圖係顯示根據本發明之第一實施例所述之濾波器電路示意圖。本發明實施例所述之濾波器電路可由例如，但不限於延時抽頭有限脈衝響應濾波器(delay tap FIR filter)實現。濾波器電路100可包括暫存器110-0~110-(M-1)、切換電路120、乘法器130-0~130-(M-1)、以及加總電路140，其中M為一正整數，並且可被設定為濾波器電路100的抽頭(tap)數。於此實施例中，濾波器電路100的抽頭數為8，故M=8。各暫存器用以暫存一輸入。例如，假設濾波器電路100的初始輸入資料依序為輸入Din[0]、Din[1]、Din[2]、…Din[7]，其中輸入Din[n]中的n可代表取樣時間點的索引值，n越小代表時間點越早，則輸入Din[0]、Din[1]、Din[2]、…Din[7]可分別被儲存於暫存器110-0、110-1、110-2、…110-7。乘法器130-0~130-7用以分別將接收到的一輸入Din[n]與對應之一係數(例如，C_0~C_7之一者)相乘以產生一乘法結果。加總電路140耦接至乘法器130-0~130-7，用以將該等乘法結果加總以產生一輸出Dout。

於本發明之第一實施例中，切換電路120耦接於暫存器110-0~110-7與乘法器130-0~130-7之間，用以於每次操作自暫存器110-0~110-7接收目前由暫存器所暫存之輸入資料作為一序列暫存的輸入，並根據一計數值CNT調整此序列暫存的輸入的資料排列順序，以產生一序列重新排序過的輸入。此序列重新排序過的輸入將依序被一一提供至乘法器130-0~130-7作為對應的輸入Din[n]。

根據本發明之一實施例，當濾波器電路100被啟動時，計數值CNT可被設定為一初始值(例如，0)，並且可於每筆輸入資料Din被輸入濾波器電路100時被累加(例如，每當輸入濾波器電路100接收到一筆新的資料，計數值CNT可被加1)。當計數值CNT小於抽頭數M時，切換電路120不運作。當計數值CNT不小於抽頭數M時，切換電路120響應於此數值開始運作，並且可根據計數值CNT模除(modulus)抽頭數M後所得的結果調整目前所得之一序列暫存的輸入的資料排列順序。

於本發明之實施例中，當濾波器電路100於暫存器110-0~110-7均已存有輸入資料時接收到一筆新的輸入，新的輸入會被寫入暫存器110-0~110-7之其中一者，例如，用以暫存目前複數輸入中最舊(最早)的輸入的暫存器，用以取代最舊的輸入資料。如第1圖所示之範例，假設於先前操作中，輸入Din[0]~Din[7]已分別被儲存於暫存器110-0~110-7，此時計數值CNT已累加至8，切換電路120可響應於此數值開始運作。於一最新的操作週期，輸入Din[8] 被輸入至濾波器電路100，計數值CNT被累加至9，且輸入Din[8]會被寫入暫存器110-0，用以取代目前輸入資料中最舊的輸入Din[0]。

由於濾波器電路100的運作係將由新至舊的輸入資料分別乘上係數C_(M-1)~C_0(於此實施中為C_7~C_0)以執行濾波操作，因此，切換電路120可自暫存器110-7~110-0接收目前所暫存之輸入資料作為一序列暫存的輸入，並且根據計數值CNT模除抽頭數M後所得的結果調整目前所得之該序列暫存的輸入的資料排列順序，使得輸入資料可正確地與對應的係數相乘。

於此範例中，切換電路120所接收到的一序列暫存的輸入為: { Din[7], Din[6], Din[5], Din[4], Din[3], Din[2], Din[1], Din[8] }，而因目前所得的模除結果為9 mod 8=1，切換電路120將此序列暫存的輸入以首尾循環的方式向右做1筆資料的移位(即，調整其資料排列順序)，以產生一序列重新排序過的輸入: {Din[8], Din[7], Din[6], Din[5], Din[4], Din[3], Din[2], Din[1] }。

此序列重新排序過的輸入{Din[8], Din[7], Din[6], Din[5], Din[4], Din[3], Din[2], Din[1] }將依序被一一提供至乘法器130-7~130-0作為對應的輸入，如此一來，目前最新的輸入Din[8]會與係數C_7相乘，目前最舊的輸入Din[1]會與係數C_0相乘，且其餘的輸入會與對應之係數相乘，以完成當前操作週期的濾波操作。

第2圖為一簡化的示意圖，用以例示切換電路120於次一操作週期的資料重新排序操作。同理，於次一操作週期中，輸入Din[9] 被輸入至濾波器電路100並被寫入暫存器110-1，用以取代目前輸入資料中最舊的輸入Din[1] ，且計數值CNT被累加至10。切換電路120可自暫存器110-7~110-0接收目前所暫存之輸入資料作為一序列暫存的輸入，並且根據計數值CNT調整目前所得之該序列暫存的輸入的資料排列順序。

於此範例中，切換電路120所接收到的一序列暫存的輸入為:{ Din[7], Din[6], Din[5], Din[4], Din[3], Din[2], Din[9], Din[8] }，而因目前所得的模除結果為10 mod 8=2，切換電路120將此序列暫存的輸入以首尾循環的方式向右做2筆資料的移位，以產生一序列重新排序過的輸入{Din[9] , Din[8], Din[7], Din[6], Din[5], Din[4], Din[3], Din[2] }。

此序列重新排序過的輸入{Din[9] , Din[8], Din[7], Din[6], Din[5], Din[4], Din[3], Din[2] }將依序被一一提供至乘法器130-7~130-0作為對應的輸入，如此一來，目前最新的輸入Din[9]會與係數C_7相乘，目前最舊的輸入Din[2]會與係數C_0相乘，且其餘的輸入會與對應之係數相乘，以完成當前操作週期的濾波操作。

第3圖係顯示根據本發明之第二實施例所述之濾波器電路示意圖。濾波器電路300可包括暫存器310-0~310-(M-1)、切換電路320、乘法器330-0~330-(M/2-1)、加法器350-0~350-(M/2-1)、以及加總電路340，其中M為一正偶整數，並且可被設定為濾波器電路300的抽頭數，例如，M=8。各暫存器用以暫存一輸入。例如，假設濾波器電路300的初始輸入資料依序為輸入Din[0]、Din[1]、Din[2]、…Din[7]，則輸入Din[0]、Din[1]、Din[2]、…Din[7]可分別被儲存於暫存器310-0、310-1、310-2、…310-7。

於此實施例中，濾波器電路300具有線性對稱結構，因此，預計與相同係數相乘的輸入資料可先透過加法器350-0~350-3兩兩相加後，再提供給乘法器330-0~330-3。乘法器330-0~330-3用以分別根據接收到的輸入與對應之一係數(例如，C_0~C_3之一者)產生一乘法結果。加總電路340耦接至乘法器330-0~330-3，用以將該等乘法結果加總以產生一輸出Dout。

於本發明之第二實施例中，同樣配置了切換電路320，用以於每次操作自暫存器310-0~310-7接收目前所暫存之輸入資料作為一序列暫存的輸入，並根據一計數值CNT調整此序列暫存的輸入的資料排列順序，以產生一序列重新排序過的輸入。此序列重新排序過的輸入將依序被一一提供至加法器350-0~350-3作為對應的輸入。

濾波器電路300的運作與濾波器電路100的運作雷同，差異僅在於兩個預計乘上相同係數的輸入會先透過加法器相加後再與係數相乘，以減少乘法運算，因而呈現出對稱之結構。因此，當抽頭數相同時，切換電路320的操作與切換電路120相同，故於此不再贅述。

第4圖係顯示根據本發明之第三實施例所述之濾波器電路示意圖。濾波器電路400可包括暫存器410-0~410-(M-1)、切換電路420、乘法器430-0~430-(M-1)、以及加總電路440，其中M為一正整數，並且可被設定為濾波器電路400的抽頭數，例如，M=8。各暫存器用以暫存一輸入。例如，假設濾波器電路400的初始輸入資料依序為輸入Din[0]、Din[1]、Din[2]、…Din[7]，則輸入Din[0]、Din[1]、Din[2]、…Din[7]可分別被儲存於暫存器410-0、410-1、410-2、…410-7。乘法器430-0~430-7用以分別根據接收到的一輸入Din[n]與對應之一係數(例如，C_0~C_7之一者)產生一乘法結果。加總電路440耦接至乘法器430-0~430-7，用以將該等乘法結果加總以產生一輸出Dout。

於本發明之第三實施例中，切換電路420耦接至乘法器430-0~430-7，並可接收一序列的係數。如圖所示，切換電路420接收到的一序列的係數為:{ C_7, C_6, C_5, C_4, C_3, C_2, C_1, C_0 }。於一實施例中，此序列的係數可被儲存於一記憶體裝置或一或多個暫存器(圖未示)。於另一實施例中，此序列的係數亦可由一係數提供電路(圖未示) 根據一或多個預設值產生。

由於濾波器電路400的係數係由前述既定裝置提供，並且於運作過程中係數通常維持不變，因此，切換電路420所接收到的一序列的係數具有既定的資料排列順序。於本發明之第三實施例中，切換電路420根據一計數值CNT調整此序列的係數的排列順序，以產生一序列重新排序過的係數。此序列重新排序過的係數將依序被一一提供至乘法器430-0~430-7作為對應的係數。

類似於前述之實施例，當濾波器電路400被啟動時，計數值CNT可被設定為一初始值(例如，0)，並且每當濾波器電路400接收到一筆新的資料，計數值CNT會被累加。當計數值CNT小於抽頭數M時，切換電路420不運作。當計數值CNT不小於抽頭數M時，切換電路420響應於此數值開始運作，並且可根據計數值CNT模除抽頭數M後所得的結果調整前述一序列的係數的排列順序。

於本發明之實施例中，當濾波器電路400於暫存器410-0~410-7均已存有輸入資料時接收到一筆新的輸入，新的輸入會被寫入暫存器410-0~410-7之其中一者，例如，用以暫存目前複數輸入中最舊(最早)的輸入的暫存器，用以取代最舊的輸入資料。如第4圖所示之範例，於一最新的操作週期，當輸入Din[8] 被輸入至濾波器電路400時，計數值CNT被累加至9，且輸入Din[8]會被寫入暫存器410-0，用以取代目前輸入資料中最舊的輸入Din[0]。

由於濾波器電路400的運作係將由新至舊的輸入資料分別乘上係數C_(M-1)~C_0(於此實施中為C_7~C_0)以執行濾波操作，因此，於本發明之第三實施例中，切換電路420係用以調整係數C_7~C_0的排列順序，使得輸入資料可正確地與對應的係數相乘。例如，係數C_(M-1)與目前最新的輸入相乘，C_0與目前最舊的輸入相乘，並以此類推。

於此範例中，目前由暫存器410-7~410-0所暫存的一序列的輸入為: { Din[7], Din[6], Din[5], Din[4], Din[3], Din[2], Din[1], Din[8] }。因目前所得的計數值模除結果為9 mod 8=1，切換電路420將此序列的係數以首尾循環的方式向左做1筆資料的移位(即，調整此序列的係數的數值排列順序)，以產生一序列重新排序過的係數: { C_6, C_5, C_4, C_3, C_2, C_1, C_0 ,C_7}。

此序列重新排序過的係數將依序被一一提供至乘法器430-7~430-0，如此一來，目前最新的輸入Din[8]會與係數C_7相乘，目前最舊的輸入Din[1]會與係數C_0相乘，且其餘的輸入會與對應之係數相乘，以完成當前操作週期的濾波操作。

第5圖係顯示切換電路420於另一操作週期的資料重新排序操作。同理，於次一操作週期中，輸入Din[9] 被輸入至濾波器電路400並被寫入暫存器410-1，用以取代目前輸入資料中最舊的輸入Din[1] ，且計數值CNT被累加至10。因目前所得的模除結果為10 mod 8=2，切換電路420將此序列的係數為:{ C_7, C_6, C_5, C_4, C_3, C_2, C_1, C_0 }以首尾循環的方式向左做2筆資料的移位，以產生一序列重新排序過的係數: {C_5, C_4, C_3, C_2, C_1, C_0 ,C_7, C_6}。此序列重新排序過的係數將依序被一一提供至乘法器430-7~430-0，如此一來，目前最新的輸入Din[9]會與係數C_7相乘，目前最舊的輸入Din[2]會與係數C_0相乘，且其餘的輸入會與對應之係數相乘，以完成當前操作週期的濾波操作。

於傳統的濾波器電路中，由於M筆輸入資料須由新至舊分別乘上係數C_(M-1)~C_0，因此，每當新的輸入資料抵達，除儲存最舊資料的暫存器以外，其餘暫存器都必須要把其所暫存之資料傳遞給相鄰的暫存器。例如，第0個暫存器將其所暫存之資料捨棄，第1個暫存器將其所暫存之資料傳遞給第0個暫存器，第2個暫存器將其所暫存之資料傳遞給第1個暫存器，…第(M-1)個暫存器將其所暫存之資料傳遞給第(M-2)個暫存器，而第(M-1)個暫存器用以接收最新的資料。由於在各操作週期中都需要執行如此大量的資料傳遞，因此在信號持續被輸入的情況下，傳統的濾波器電路中的暫存器便需不斷地被觸發，進而產生耗電問題。

有別於傳統的濾波器電路設計，於本發明之實施例中，藉由切換電路的配置，暫存器中所暫存的輸入不再需要響應於濾波器電路接收到新的輸入而被傳遞給相鄰的暫存器，也不會響應於濾波器電路接收到新的輸入而被傳遞於暫存器之間。如此一來，可解決傳統技術中的耗電問題。

此外，有別於傳統的濾波器電路設計，因暫存器之間不再需要資料傳遞，因此，於本發明之實施例中，暫存器之間彼此可互不相連。此外，由於本發明並非如傳統的設計固定使用相同的暫存器接收最新的資料，因此，於本發明之實施例中，於不同時間點接收到的輸入會被寫入不同的暫存器。

此外，根據本發明之一實施例，於切換電路開始運作後，可根據計數值CNT模除抽頭數M後所得的結果決定執行資料移位的量，也可以先將計數值CNT重置後根據計數值CNT決定執行資料移位的量。於後者之實作方式中，當計數值CNT等於抽頭數M時，切換電路開始運作，並且可被重置為0。計數值CNT的重置週期可被設定為等於暫存器的數量，而其通常相等於濾波器電路的抽頭數M。亦即，於後者之實作方式中，每當計數值CNT等於抽頭數M(或，暫存器的數量)時，會被重置為0。

第6圖係顯示根據本發明之一實施例所述之信號處理方法流程圖。此信號處理方法係用以根據複數輸入與複數係數產生至少一輸出，包括以下步驟:

步驟S602: 取得一序列的輸入與一序列的係數。

步驟S604: 根據一計數值調整該序列的輸入或該序列的係數的資料排列順序或數值排列順序，以產生一序列重新排序過的輸入或一序列重新排序過的係數。

步驟S606: 依序將該序列重新排序過的輸入所包含之輸入與該序列的係數所包含之係數兩兩相乘，或者依序將該序列的輸入所包含之輸入與該序列列重新排序過的係數所包含之係數兩兩相乘，以產生複數乘法結果。

步驟S608: 將乘法結果加總以產生輸出。

如上所述，於本發明之實施例中，於不同時間點會配置不同的暫存器用以接收最新的輸入，以取代目前最舊的輸入。

本發明所提出之濾波器電路亦可被彈性地應用於濾波器抽頭數與暫存器數量不等的情境，其中僅切換電路的運作方式須被調整。

第7圖~第9圖為簡化的示意圖，用以根據本發明之第四實施例例示切換電路於不同操作週期的資料重新排序操作。其中，圖中未示的濾波器電路的其他部分與其對應的操作可由第1圖相應地推導出來。

於此實施例中，暫存器數量X大於濾波器抽頭數Y，例如，X=8，Y=6。由於暫存器數量X=8，切換電路720被設計為可將8筆資料重新排序的架構。以下將說明如何在切換電路720相同的架構下，將輸入重新排序，以完成6筆輸入的濾波操作。

假設濾波器電路的初始輸入資料依序為輸入Din[0]、Din[1]、Din[2]、…Din[5] ，分別被儲存於暫存器710-0、710-1、710-2、…710-5。而其餘的暫存器710-6與710-7則暫存冗餘資料dummy0與dummy1。

計數值CNT同樣可自一初始值(例如，0)開始響應於輸入資料的接收而被累加。當計數值CNT小於抽頭數Y時，切換電路720不運作。當計數值CNT不小於抽頭數Y時，切換電路720響應於此數值開始運作，並且可根據計數值CNT加上暫存器數量X與抽頭數Y之差值後所得之一數值，模除暫存器數量X後所得的結果(例如，[CNT+(X-Y)] mod X)以調整目前所得之一序列暫存的輸入的資料排列順序。

如第7圖所示操作週期中，計數值CNT=6，由於此時[6+2] mod 8 = 0，切換電路720可不做資料的移位，直接將一序列的輸入: { dummy1, dummy0, Din[5], Din[4], Din[3], Din[2], Din[1], Din[0] }中的前6筆資料(如虛線框起的部分)提供給對應之乘法器或加法器。值得注意的是，孰悉此技藝者均可理解，藉由將切換電路720的輸出匯流排耦接至對應的乘法器或加法器，即可實作出將部分資料提供給對應之乘法器或加法器的操作。故於此不再贅述。此外，於此實施例中，由於濾波器電路的抽頭數Y=6，乘法器的數量可為6或者為3(於線性對稱結構的實施例)。

於次一週期，如第8圖所示，新的輸入Din[6]被輸入並暫存於暫存器710-6，用以取代暫存冗餘資料dummy0(其可被視為目前最舊的資料)，此時計數值CNT=7，切換電路720可將一序列暫存的輸入{ dummy1, Din[6], Din[5], Din[4], Din[3], Din[2], Din[1], Din[0]] }以首尾循環的方式向右做1筆資料的移位，以產生一序列重新排序過的輸入: {Din[0], dummy1, Din[6], Din[5], Din[4], Din[3], Din[2], Din[1] }，並將其中的前6筆資料(如虛線框起的部分)提供給對應之乘法器。

同理，於又次一週期，如第9圖所示，新的輸入Din[7]被輸入並暫存於暫存器710-7，用以取代暫存冗餘資料dummy1(其可被視為目前最舊的資料)，此時計數值CNT=8，切換電路720可以首尾循環的方式將暫存的輸入向右做2筆資料的移位，以產生一序列重新排序過的輸入: {Din[1], Din[0] , Din[7], Din[6], Din[5], Din[4], Din[3], Din[2] }，並將其中的前6筆資料(如虛線框起的部分)提供給對應之乘法器。

換言之，於本發明之實施例中，當一切換電路已被設計為用以將X筆資料重新排序的架構時，此切換電路仍可被應用於抽頭數Y小於X的濾波器電路中。於抽頭數Y小於暫存器數量X的應用中，當濾波器電路接收到一筆新的輸入時，新的輸入同樣會被寫入用以暫存目前最舊的輸入的暫存器，以取代最舊的輸入，因此暫存器所暫存之輸入不會響應於此輸入而被傳遞於暫存器之間。此外，切換電路720根據[CNT+(X-Y)]模除暫存器數量X後所得的結果決定將資料移位的量，以調整目前所得之一序列暫存的輸入的資料排列順序，並將Y筆重新排序過的輸入提供給對應之乘法器或加法器。因此，當濾波器抽頭數與暫存器數量不同時的情境，僅需要如上所述調整切換電路的運作方式，即可將已被設計好的切換電路硬體應用於此濾波器電路中。

於本發明之實施例中，切換電路可為一桶式移位器(barrel shifter)。

第10圖係顯示根據本發明之一實施例所述之切換電路示意圖。於此範例中切換電路920出可應用於抽頭數為4的濾波器電路。切換電路920可包括複數多工器，各多工器分別根據接收到的移位量SFT_CNT選擇輸入In[0]~In[3]之其中一者輸出作為對應的輸出Out[0]~ Out [3]，其中輸入In[0]~In[3]即為前述實施例中切換電路所接收到的一序列暫存的輸入或一序列的係數，輸出Out[0]~ Out [3]即為前述實施例中切換電路所產生的一序列重新排序過的輸入或一序列重新排序過的係數，而移位量SFT_CNT可以是計數值CNT或者由計數值CNT計算出的數值。孰悉此技藝者當可根據切換電路架構推導出適用於不同抽頭數的切換電路設計，於此便不再贅述。

綜上所述，於本發明之實施例中，藉由切換電路的配置，濾波器內的暫存器不再需要響應於每筆新的輸入而被觸發，可有效解決傳統技術中的耗電問題。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100, 300,400: 濾波器電路 110-0~110-7, 310-1~310-7, 410-1~410-7, 710-1~710-7: 暫存器 120, 320, 420, 720, 920: 切換電路 130-0~130-7, 330-0~330-3,430-0~430-7: 乘法器 350-0~350-3: 加法器 140, 340, 440: 加總電路 C_0~C_7: 係數 CNT: 計數值 Din[0], Din[1], Din[2], Din[3], Din[4], Din[5], Din[6], Din[7], Din[8], Din[9], In[0]~In[3]: 輸入 Dout, Out[0]~ Out [3]: 輸出 dummy0, dummy1: 冗餘資料 SFT_CNT: 移位量

第1圖係顯示根據本發明之第一實施例所述之濾波器電路示意圖。第2圖為一簡化的示意圖用以例示切換電路於另一操作週期的資料重新排序操作。第3圖係顯示根據本發明之第二實施例所述之濾波器電路示意圖。第4圖係顯示根據本發明之第三實施例所述之濾波器電路示意圖。第5圖係顯示切換電路於另一操作週期的資料重新排序操作。第6圖係顯示根據本發明之一實施例所述之信號處理方法流程圖。第7圖係顯示根據本發明之第四實施例所述之切換電路的資料重新排序操作。第8圖用以例示切換電路於另一操作週期的資料重新排序操作。第9圖用以例示切換電路於另一操作週期的資料重新排序操作。第10圖係顯示根據本發明之一實施例所述之切換電路示意圖。

100: 濾波器電路 110-0~110-7: 暫存器 120: 切換電路 130-0~130-7: 乘法器 140: 加總電路 C_0~C_7: 係數 CNT: 計數值 Din[0], Din[1], Din[2], Din[3], Din[4], Din[5], Din[6], Din[7], Din[8]: 輸入 Dout: 輸出

Claims

一種濾波器電路，包括：複數暫存器，各暫存器用以暫存一輸入；一切換電路，耦接至該等暫存器，用以自該等暫存器接收該等輸入作為一序列暫存的輸入，並根據一計數值調整該序列暫存的輸入的資料排列順序，以產生一序列重新排序過的輸入，其中該計數值響應於該濾波器電路接收到一筆新的輸入被累加；複數乘法器，耦接至該切換電路，其中該序列重新排序過的輸入依序被提供至該等乘法器，並且各乘法器分別根據接收到的該輸入與一係數產生一乘法結果；以及一加總電路，耦接至該等乘法器，用以將該等乘法結果加總以產生一輸出。
如申請專利範圍第1項所述之濾波器電路，其中當該濾波器電路接收到一筆新的輸入時，該筆新的輸入被寫入該等暫存器之一者，用以取代目前該等暫存器所暫存之該等輸入中最舊的輸入。
如申請專利範圍第1項所述之濾波器電路，其中該等暫存器所暫存之該等輸入不會響應於該濾波器電路接收到新的輸入而被傳遞於該等暫存器之間。
如申請專利範圍第1項所述之濾波器電路，其中於不同時間點接收到的輸入會被寫入不同的暫存器。
如申請專利範圍第1項所述之濾波器電路，其中該計數值的一重置週期等於該等暫存器的一數量。
一種濾波器電路，包括：複數暫存器，各暫存器用以暫存一輸入；一切換電路，用以根據一計數值調整一序列的係數的排列順序，以產生一序列重新排序過的係數，其中該計數值響應於該濾波器電路接收到一筆新的輸入被累加；複數乘法器，耦接至該切換電路與該等暫存器，用以依序自該等暫存器接收該等輸入以及自該切換電路接收該序列重新排序過的係數，並且各乘法器分別根據接收到的該輸入與接收到的該係數產生一乘法結果；以及一加總電路，耦接至該等乘法器，用以將該等乘法結果加總以產生一輸出。
如申請專利範圍第6項所述之濾波器電路，其中當該濾波器電路接收到一筆新的輸入時，該筆新的輸入被寫入該等暫存器之一者，用以取代目前該等暫存器所暫存之該等輸入中最舊的輸入。
如申請專利範圍第6項所述之濾波器電路，其中於不同時間點接收到的輸入會被寫入不同的暫存器。
如申請專利範圍第6項所述之濾波器電路，其中該計數值的一重置週期等於該等暫存器的一數量。
一種信號處理方法，用以根據複數輸入與複數係數產生至少一輸出，包括：取得一序列的輸入與一序列的係數，該序列的輸入包含該等輸入，該序列的係數包含該等係數；根據一計數值調整該序列的輸入或該序列的係數的排列順序，以產生一序列重新排序過的輸入或一序列重新排序過的係數；將該序列重新排序過的輸入所包含之該等輸入與該序列的係數所包含之該等係數依序相乘或將該序列的輸入所包含之該等輸入與該序列重新排序過的係數所包含之該等係數依序相乘，以產生複數乘法結果；以及將該等乘法結果加總以產生該輸出。