TWI736951B

TWI736951B - 降壓積體電路

Info

Publication number: TWI736951B
Application number: TW108128945A
Authority: TW
Inventors: 賀仲達
Original assignee: 飛虹高科股份有限公司
Priority date: 2019-08-14
Filing date: 2019-08-14
Publication date: 2021-08-21
Also published as: TW202107244A

Abstract

一種降壓積體電路，用以接收整流電路的直流輸出端所輸出的直流電力，降壓積體電路包括電晶體開關、電容、輸出級電路以及史密特比較器。電晶體開關包含第一端子、第二端子以及第三端子，第一端子電性連接於直流輸出端。電容的第一端電性連接於第二端子，而電容的第二端接地。輸出級電路電性連接電容的第一端以及第二端子。史密特比較器包含非反相輸入端、反相輸入端及輸出端，反向輸入端接收參考電壓，非反相輸入端與第一端子以及直流輸出端電性連接，輸出端與第三端子電性連接。

Description

降壓積體電路

本發明係關於一種積體電路，特別是一種具備降壓功能的積體電路。

隨著電子技術的發展，各式電壓轉換器已普遍地應用在電子裝置中，如交流/直流轉換器或直流轉換器等。一般來說，交流/直流轉換器中的降壓電路包含一次側線圈及二次側線圈，藉由設計一次側線圈及二次測線圈的匝數比，達到降壓的目的，以便供應給低電壓的電器。由於降壓電路必須使用線圈，導致交流/直流轉換器的面積增加以及增加生產成本。

有鑑於此，目前確實有需要一種更為精簡的交流/直流轉換器，至少可改善以上缺失。

本發明在於提供一種降壓積體電路，可擷取直流電力的低電壓部分的能量，以便供應給低耗電的電器使用。

依據本發明一實施例所揭露的降壓積體電路，降壓積體電路用於接收整流電路的直流輸出端所輸出的直流電力。降壓積體電路包括電晶體開關、電容、輸出級電路以及史密特比較器。電晶體開關包含第一端子、第二端子以及第三端子，第一端子電性連接直流輸出端。電容的第一端電性連接於第二端子，而電容的第二端接地。輸出級電路電性連接電容的第一端以及第二端子。史密特比較器包含非反相輸入端、反相輸入端及輸出端，反向輸入端接收參考電壓，非反相輸入端與第一端子以及直流輸出端電性連接，輸出端與第三端子電性連接。

依據本發明一實施例所揭露的降壓積體電路，降壓積體電路用於接收整流電路的直流輸出端所輸出的直流電力。降壓積體電路包含電晶體開關、電容、輸出級電路、第一史密特比較器、第二史密特比較器與反或閘電路。電晶體開關包含第一端子、第二端子第三端子，該第一端子連接直流輸出端。電容的第一端電性連接於第二端子，而電容的第二端接地。輸出級電路電性連接電容的第一端以及第二端子。第一史密特比較器包含第一非反相輸入端、第一反相輸入端及第一輸出端，第一反向輸入端接收第一參考電壓，第一非反相輸入端與該第一端子及直流輸出端電性連接。第二史密特比較器包含第二非反相輸入端、第二反相輸入端及第二輸出端，第二反向輸入端接收第二參考電壓，該第二非反相輸入端與第二端子、電容的第一端以及輸出級電路電性連接。反或閘電路包含第一輸出端、第二輸入端以及輸出端，第一輸入端與第一史密特比較器的第一輸出端電性連接，第二輸入端與第二史密特比較器的第二輸出端電性連接，及閘電路的輸出端與第三端子電性連接。

本發明所提供的降壓積體電路，其中第一史密特比較器決定所擷取的直流電力的電壓上限，而第二史密特比較器決定供應至輸出級電路的電壓上限。因此，降壓積體電路可從直流電力的低電壓區段取得能量，然後經由穩壓電路提供穩定的直流電壓給低耗電的電器。降壓積體電路的電路架構的優點除了可以晶片化而達到電源小型化的目標之外。相較於習知的電源供應器而言，成本較低且電路架構簡單許多。

以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。

以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。

圖1係為根據本發明第一實施例所繪示之降壓積體電路的功能方塊圖。如圖1所示，降壓積體電路1用於接收整流電路10所輸出的直流電路，而降壓積體電路1包括一電晶體開關12、一電容C、一輸出級電路14以及一比較電路16。其中，整流電路10包含一交流輸入端101及一直流輸出端102，交流輸入端101用於接收市電的交流電力，整流電路10可為半波整流器或全波整流器，以便將市電的交流電力轉換為直流電力，最後經由直流輸出端102輸出直流電力至降壓積體電路1。

該電晶體開關12為金屬氧化物半導體場效電晶體(MOS)所製成的高耐壓(Ultra high voltage)電晶體開關，且電壓上限例如為500伏特，但不以此為限。電晶體開關12具有第一端子121、第二端子122及第三端子123，在本實施例中，電晶體開關12為NMOS，所以第一端子121、第二端子122以及第三端子123分別為汲極、源極與閘極。電晶體開關12的第一端子121與整流電路10的直流輸出端102電性連接。

電容C具有第一端及第二端，其中電容C的第一端與電晶體開關12的第二端子122電性連接，而電容C的第二端接地。

該輸出級電路14包含有一輸入端input以及一輸出端output。其中輸出級電路14的輸入端input與電晶體開關12的第二端子122電性連接，而輸出級電路14的輸出端output可用於連接外部電器。

該比較電路16包含一第一比較訊號輸入端Com1、一第二比較訊號輸入端Com2、一控制訊號輸出端Con、一第一參考訊號輸入端Ref1、以及一第二參考訊號輸入端Ref2。其中第一比較訊號輸入端Com1與電晶體開關12的第一端子121以及整流電路10的直流輸出端102電性連接。第二比較訊號輸入端Com2與電晶體開關12的第二端子122以及輸出級電路14的輸入端input電性連接。控制訊號輸出端Con與電晶體開關12的第三端子123電性連接。第一參考訊號輸入端Ref1用於接收第一參考電壓。第二參考訊號輸入端Ref2用於接收第二參考電壓。其中，根據由第一比較訊號輸入端Com1與第一參考訊號輸入端Ref1所輸入的二訊號的比較結果，以及根據由第二比較訊號輸入端Com2與第二參考訊號輸入端Ref2所輸入的二訊號的比較結果，可決定控制訊號輸出端Con輸出的控制訊號的位準。

圖2係為圖1之降壓積體電路的電路圖。共同參閱圖1與圖2，輸出級電路14包含一穩壓電路141及一反相電路142，其中穩壓電路141例如為電晶體串聯式穩壓器、電晶體並聯式穩壓器或齊納二極體。穩壓電路141具有一輸入端1411以及一輸出端1412，其中穩壓電路141的輸入端1411與電容C的第一端、電晶體開關12的第二端子12以及比較電路16電性連接。反相電路142例如為CMOS反相器，而反相電路142具有輸入端1421以及輸出端1422。穩壓電路141的輸出端1412與反相電路142的輸入端1421相連接。

該比較電路16包含一第一分壓電路161、一第一史密特比較器162、一第二分壓電路163、一第二史密特比較器164與一反或閘電路165。第一分壓電路161包含一第一電阻R1及一第二電阻R2，其中第一電阻R1的兩端分別具有一第一節點N1及一第二節點N2。第一節點N1與整流電路10的直流輸出端102電性連接，而第二節點N2電性連接於第一電阻R1與第二電阻R2之間。

第一史密特比較器162包含一第一反相輸入端1621、一第一非反相輸入端1622及一第一輸出端1623。第一反相輸入端1621連接第一參考電壓Vref1，而第一非反相輸入端1622與第一分壓電路161的第二節點N2電性連接。第一史密特比較器162的功用為設定電晶體開關12的輸入電壓上限，其中電晶體開關12的輸入電壓上限為Vref1*(R1+R2)/R2。

第二分壓電路163包含一第三電阻R3及一第四電阻R4，其中第三電阻R3的兩端分別具有一第三節點N3及一第四節點N4。第三節點N3與電晶體開關12的第二端子122、電容C的第一端以及穩壓電路141的輸入端1411電性連接。第四節點N4電性連接於第三電阻R3與第四電阻R4之間。

第二史密特比較器164包含一第二反相輸入端1641、一第二非反相輸入端1642及一第二輸出端1643。第二反向輸入端1641連接第二參考電壓Vref2。第二非反相輸入端1642與第二分壓電路163的第四節點N4電性連接。第二史密特比較器164的功用為設定穩壓電路141的輸入電壓上限，其中穩壓電路141的輸入電壓上限為Vref2*(R3+R4)/R4。

反或閘電路165具有第一輸入端1651、第二輸入端1652以及輸出端1653。反或閘電路165的第一輸入端1651與第一史密特比較器162的第一輸出端1623電性連接。反或閘電路165的第二輸入端1652與第二史密特比較器164的第二輸出端1643電性連接。反或閘電路165的輸出端1653與電晶體開關12的第三端子123電性連接。

比較圖1與圖2，第一分壓電路161的第二節點N2即第一比較訊號輸入端Com1，第二分壓電路163的第四節點N4即第二比較訊號輸入端Com2，第一反相輸入端1621即第一參考訊號輸入端Ref1，第二反向輸入端1641即第二參考訊號輸入端Ref2，而反或閘電路165的輸出端1653即控制訊號輸出端Con。

在另一實施例中，電晶體開關12可為NPN型BJT，而第一端子121、第二端子122以及第三端子123分別為集極、射極與基極。第一非反相輸入端1622與第一分壓電路161的第二節點N2電性連接，第一反相輸入端1621連接第一參考電壓Vref1。第二非反相輸入端1642與第二分壓電路163的第四節點N4電性連接，而第二反相輸入端1641連接第二參考電壓Vref2。

圖3係分別繪示圖2的電晶體開關12的第二端子122、整流電路10的直流輸出端102、電晶體開關12的第三端子123、反或閘電路165的第一輸入端1651以及反或閘電路165的第二輸入端1652的訊號波形圖。如圖3所示，交流電經過整流電路10之全波整流後，輸出直流電於直流輸出端102。只有當反或閘電路165的第一輸入端1651以及第二輸入端1652的電壓都處於低位準時，反或閘電路165的輸出端1653才會輸出高位準的電壓。電晶體開關12的第三端子123連接輸出端1653，所以輸出端1653的電壓訊號與第三端子123的電壓訊號相同。當電晶體開關12的第三端子123(本實施例為閘極)的電壓處於高位準時，電晶體開關12處於導通狀態，此時直流輸出端102的直流電通過電晶體開關12。以下的電路運作，以電晶體開關12為NMOS為例。

如圖3所示，當直流輸出端102的直流電處於第一區間0~T1時，由於第一非反相輸入端1622的電壓小於第一反相輸入端1621的第一參考電壓Vref1，所以第一史密特比較器162的第一輸出端1623輸出低位準的電壓訊號至反或閘電路165的第一輸入端1651。由於第二非反相輸入端1642的電壓大於第二反相輸入端1641的第二參考電壓Vref2，所以第二史密特比較器164的第二輸出端1643輸出高位準的電壓訊號至反或閘電路165的第二輸入端1652。由於反或閘電路165的輸入訊號分別為低位準以及高位準的電壓，所以反或閘電路165的輸出端1653輸出低位準的電壓至電晶體開關12的第三端子123。此時電晶體開關12處於截止狀態且電容C處於放電狀態。

當直流輸出端102的直流電處於第二區間T1~T2時，由於第一非反相輸入端1622的電壓大於第一反相輸入端1621的第一參考電壓Vref1，所以第一史密特比較器162的第一輸出端1623輸出高位準的電壓訊號至反或閘電路165的第一輸入端1651。由於第二非反相輸入端1642的電壓大於第二反相輸入端1641的第二參考電壓Vref2，所以第二史密特比較器164的第二輸出端1643輸出高位準的電壓訊號至反或閘電路165的第二輸入端1652。由於反或閘電路165的輸入訊號均為高位準的電壓訊號，所以反或閘電路165的輸出端1653輸出低位準的電壓訊號至電晶體開關12的第三端子123。此時，電晶體開關12處於截止狀態且電容C處於放電狀態。

當直流輸出端102的直流電處於第三區間T2~T3時，由於第一非反相輸入端1622的電壓小於第一反相輸入端1621的第一參考電壓Vref1，所以第一史密特比較器162的第一輸出端1623輸出低位準的電壓訊號至反或閘電路165的第一輸入端1651。由於第二非反相輸入端1642的電壓大於第二反相輸入端1641的第二參考電壓Vref2，所以第二史密特比較器164的第二輸出端1643輸出高位準的電壓訊號至反或閘電路165的第二輸入端1652。由於反或閘電路165的輸入訊號分別為低位準以及高位準的電壓訊號，所以反或閘電路165的輸出端1653輸出低位準的電壓訊號至電晶體開關12的第三端子123。此時，電晶體開關12處於截止狀態且電容C處於放電狀態。

當直流輸出端102的直流電處於第四區間T3~T4時，由於第一非反相輸入端1622的電壓小於第一反相輸入端1621的第一參考電壓Vref1，所以第一史密特比較器162的第一輸出端1623輸出低位準的電壓訊號至反或閘電路165的第一輸入端1651。由於第二非反相輸入端1642的電壓小於第二反相輸入端1641的第二參考電壓Vref2，所以第二史密特比較器164的第二輸出端1643輸出低位準的電壓訊號至反或閘電路165的第二輸入端1652。由於反或閘電路165的輸入訊號均為低位準的電壓訊號，所以反或閘電路165的輸出端1653輸出高位準的電壓訊號至電晶體開關12的第三端子123。此時，電晶體開關12處於導通狀態且電容C處於充電狀態。

綜上所述，只有當節點N2的電壓與節點N4的電壓分別小於第一參考電壓Vref1以及第二參考電壓Vref2時，電晶體開關12才會處於導通狀態。當電晶體開關12處於導通狀態時，直流電對電容C進行充電。

綜合以上所述，雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

10:整流電路 101:交流輸入端 102:直流輸出端 1:降壓積體電路 12:電晶體開關 121:第一端子 122:第二端子 123:第三端子 14:輸出級電路 141:穩壓電路 1411:輸入端 1412:輸出端 142:反相電路 1421:輸入端 1422:輸出端 16:比較電路 161:第一分壓電路 162:第一史密特比較器 1621:第一反相輸入端 1622:第一非反相輸入端 1623:第一輸出端 163:第二分壓電路 164:第二史密特比較器 1641:第二反相輸入端 1642:第二非反相輸入端 1643:第二輸出端 165:反或閘電路 1651:第一輸入端 1652:第二輸入端 1653:輸出端 Com1:第一比較訊號輸入端 Com2:第二比較訊號輸入端 Ref1:第一參考訊號輸入端 Ref2:第二參考訊號輸入端 Con:控制訊號輸出端 input:輸入端 output:輸出端 C:電容 R1:第一電阻 R2:第二電阻 N1:第一節點 N2:第二節點 R3:第三電阻 R4:第四電阻 N3:第三節點 N4:第四節點 Vref1:第一參考電壓 Vref2:第二參考電壓

圖1係為根據本發明第一實施例所繪示之降壓積體電路的功能方塊圖。圖2係為圖1之降壓積體電路的電路圖。圖3係分別繪示圖2的電晶體開關的第二端子、整流電路的直流輸出端、電晶體開關的第三端子、反或閘電路的第一輸入端以及反或閘電路的第二輸入端的訊號波形圖。

1:降壓積體電路

10:整流電路

101:交流輸入端

102:直流輸出端

12:電晶體開關

121:第一端子

122:第二端子

123:第三端子

C:電容

14:輸出級電路

input:輸入端

output:輸出端

16:比較電路

Com1:第一比較訊號輸入端

Com2:第二比較訊號輸入端

Ref1:第一參考訊號輸入端

Ref2:第二參考訊號輸入端

Con:控制訊號輸出端

Claims

一種降壓積體電路，用於接收一整流電路的一直流輸出端所輸出的直流電力，該降壓積體電路包括：一電晶體開關，包含一第一端子、一第二端子以及一第三端子，該第一端子電性連接該直流輸出端；一電容，具有一第一端及一第二端，該電容的該第一端與該第二端子電性連接，該電容的該第二端接地；一輸出級電路，電性連接該電容的該第一端以及該第二端子；以及一史密特比較器，包含一非反相輸入端、一反相輸入端及一輸出端，該反相輸入端接收一參考電壓，該非反相輸入端與該第一端子以及該直流輸出端電性連接，該輸出端與該第三端子電性連接；該輸出級電路包含一穩壓電路以及一反相電路，該穩壓電路具有一輸入端以及一輸出端，該穩壓電路的該輸入端與該第二端子以及該電容的該第一端電性連接，該穩壓電路的該輸出端與該反相電路電性連接。
如請求項1所述之降壓積體電路，其中該電晶體開關為金屬氧化物半導體場效電晶體所製成的高耐壓電晶體開關。
如請求項1所述之降壓積體電路，更包括一第一電阻以及一第二電阻，該第一電阻的一端電性連接該直流輸出端以及該第一端子，該第一電阻的另一端電性連接該第二電阻的一端以及該反相輸入端。
一種降壓積體電路，用於接收一整流電路的一直流輸出端所輸出的直流電力，該降壓積體電路包括：一電晶體開關，包含一第一端子、一第二端子及一第三端子，該第一端子電性連接該直流輸出端；一電容，具有一第一端及一第二端，該電容的該第一端與該第二端子電性連接，該電容的該第二端接地；一輸出級電路，電性連接該電容的該第一端以及該第二端子；一第一史密特比較器，包含一第一非反相輸入端、一第一反相輸入端及一第一輸出端，該第一反相輸入端接收一第一參考電壓，該第一非反相輸入端與該第一端子及該直流輸出端電性連接；一第二史密特比較器，包含一第二非反相輸入端、一第二反相輸入端及一第二輸出端，該第二反相輸入端接收一第二參考電壓，該第二非反相輸入端與該第二端子、該電容的該第一端以及該輸出級電路相連接；以及一反或閘電路，包含一第一輸入端、一第二輸入端以及一輸出端，該第一輸入端與該第一史密特比較器的該第一輸出端電性連接，該第二輸入端與該第二史密特比較器的該第二輸出端電性連接，該反或閘電路的該輸出端與該第三端子電性連接。
如請求項4所述之降壓積體電路，其中該輸出級電路包含一穩壓電路以及一反相電路，該穩壓電路具有一輸入端以及一輸出端，該穩壓電路的該輸入端與該第二端子、該電容的該第一端以及該第二反相輸入端電性連接，該穩壓電路的該輸出端與該反相電路電性連接。
如請求項4所述之降壓積體電路，其中該電晶體開關為金屬氧化物半導體場效電晶體所製成的高耐壓電晶體開關。
如請求項4所述之降壓積體電路，更包括一第一電阻以及一第二電阻，該第一電阻的一端電性連接該直流輸出端以及該第一端子，該第一電阻的另一端電性連接該第二電阻的一端以及該第一反相輸入端。
如請求項4所述之降壓積體電路，更包括一第三電阻以及一第四電阻，該第三電阻的一端電性連接該第二端子、該電容的該第一端以及該輸出級電路，該第三電阻的另一端電性連接該第四電阻的一端以及該第二反相輸入端。