[go: up one dir, main page]

TWI713098B - 電極埋設構件 - Google Patents

電極埋設構件 Download PDF

Info

Publication number
TWI713098B
TWI713098B TW107138137A TW107138137A TWI713098B TW I713098 B TWI713098 B TW I713098B TW 107138137 A TW107138137 A TW 107138137A TW 107138137 A TW107138137 A TW 107138137A TW I713098 B TWI713098 B TW I713098B
Authority
TW
Taiwan
Prior art keywords
electrode
intermediate insulator
base material
substrate
terminal
Prior art date
Application number
TW107138137A
Other languages
English (en)
Other versions
TW201923854A (zh
Inventor
土田淳
德正典昭
Original Assignee
日商日本特殊陶業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018177024A external-priority patent/JP7284560B2/ja
Application filed by 日商日本特殊陶業股份有限公司 filed Critical 日商日本特殊陶業股份有限公司
Publication of TW201923854A publication Critical patent/TW201923854A/zh
Application granted granted Critical
Publication of TWI713098B publication Critical patent/TWI713098B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

在電極埋設構件中，使中間絕緣體與基材的密接性提升。

電極埋設構件1具備：板狀的基材2，具有表面2a及背面2b且由陶瓷構成；內部電極3，埋設於基材2；端子4，在基材2的厚度方向於與內部電極3重疊的位置，設置在比內部電極3更自基材2的表面分離的位置；中間絕緣體5，在內部電極3與端子4之間由埋設於基材2的陶瓷所構成；以及連接用電極6，沿中間絕緣體5的外面設置，連接端子4與內部電極3。沿基材2的厚度方向觀看時，於連接用電極6形成有比端子4與連接用電極6重疊的重複區域至少位於靠外側的缺口部8，該缺口部8為空隙，藉由基材2及中間絕緣體5的至少一者侵入缺口部8而使基材2與中間絕緣體5一體化。

Description

電極埋設構件
本發明係關於在陶瓷製基材中埋設有內部電極之電極埋設構件。
以往，已知有陶瓷製基材中埋設有內部電極之電極埋設構件(例如參照專利文獻1)。電極埋設構件中，於基材穿設用以使端子連接於內部電極的插入孔時，有時係以不會損傷內部電極的方式在連接內部電極與端子的部位事先配置連接構件，藉由此連接構件，可防止內部電極損傷。
先前技術文獻 專利文獻
專利文獻1 日本特許第5591627號公報
電極埋設構件中，有時在連接了連接構件與端子之連接界面的角部，因端子的熱膨脹等的關係而出現誘發內部應力之裂縫(crack)，此裂縫造成的不良影響係達到內部電極或基材表面的絕緣層。因此，若連接 構件與至電極埋設構件表面的分離距離短時，就會有良率變差之問題。
本發明係有鑑於以上的問題點，目的在提供一種可抑制因裂縫等所致之對內部電極或基材表面造成不良影響之電極埋設構件。
[1]為了達成上述目的，本發明係一種電極埋設構件(例如，實施形態的電極埋設構件1。以下相同。)，其特徵為，具備：板狀的基材(例如，實施形態的基材2。以下相同。)，具有表面(例如，實施形態的表面2a。以下相同。)及背面(例如，實施形態的背面2b。以下相同。)且由陶瓷構成；內部電極(例如，實施形態的內部電極3。以下相同。)，埋設於前述基材；端子(例如，實施形態的端子4。以下相同。)，在前述基材的厚度方向於與前述內部電極重疊的位置，設置在比前述內部電極還自前述基材的表面分離的位置；中間絕緣體(例如，實施形態的中間絕緣體5。以下相同。)，在前述內部電極與前述端子之間埋設於前述基材；以及連接用電極(例如，實施形態的連接用電極6。以下相同。)，沿前述中間絕緣體的外面設置，連接前述端子與前述內部電極， 沿前述基材的厚度方向觀看時，於前述連接用電極形成有比前述端子與前述連接用電極重疊的重複區域(例如，實施形態的連接界面7。以下相同。)位於至少靠外側的缺口部(例如，實施形態的缺口部8、狹縫15。以下相同。)，該缺口部為空隙，藉由前述基材及前述中間絕緣體的至少一者侵入前述缺口部，而使前述基材與前述中間絕緣體一體化。
根據本發明，即便中間絕緣體出現裂縫，裂縫容易僅留在中間絕緣體，可抑制裂縫對內部電極或基材表面側的絕緣層造成影響。又，可使中間絕緣體與基材的密接性提升。在此，「一體化」係包含基材的構成材料與中間絕緣體的構成材料呈燒結的狀態。
[2]又，本發明中，在沿著前述基材的表面的方向，前述中間絕緣體之前述端子側的端部的外緣係以位於比前述重複區域的外緣靠外側較佳。
根據本發明，藉由將中間絕緣體之端子側的端部設得比重複區域的外緣大，即便因端子的熱膨脹而導致裂縫從重複區域的外緣進入中間絕緣體，也可使裂縫的影響停留在中間絕緣體，可抑制裂縫的影響擴及基材或內部電極。
[3]又，本發明中，前述中間絕緣體較佳係具備隨著從前述重複區域側朝前述內部電極側，在從中心線分離的方向逐漸擴大的擴大部(例如，實施形態的擴大部10。以下相同。)，該中心線係通過前述重複區域的中心且沿著前述基材的厚度。
根據本發明，即便因端子的熱膨脹而導致裂縫從重複區域的外緣進入中間絕緣體，也可容易使裂縫的影響停留在中間絕緣體，可適當地抑制裂縫的影響進一步擴及基材或內部電極。
[4]又，在本發明中，沿著前述基材的厚度方向觀看時，前述連接用電極較佳係位於比前述重複區域靠外側且與前述內部電極連接。
根據本發明，即便因端子的熱膨脹而導致裂縫從重複區域的外緣進入中間絕緣體，也可容易使裂縫的影響停留在中間絕緣體，可適當地抑制裂縫的影響進一步擴及基材或內部電極。
[5]又，本發明中，前述連接用電極較佳係具備隨著從前述擴大部朝向前述內部電極，向接近前述中心線的方向逐漸變窄的縮小部(例如，實施形態的縮小部11。以下相同。)。在此，當連接用電極與內部電極的連接區域過廣時，會有內部電極的特性改變之虞。當連接用電極係在比重複區域靠外側處連接於內部電極時，由於連接用電極具備連接擴大部與內部電極的縮小部，故可調節內部電極的特性。
[6]又，本發明中，較佳為於前述內部電極形成有貫通孔(例如，實施形態的貫通孔12。以下相同。)，藉由前述中間絕緣體及前述基材的至少一者侵入前述貫通孔，將前述中間絕緣體與前述基材直接相連。
根據本發明，可使中間絕緣體與基材的密接性進一步提升。
[7]又，本發明中，較佳為一種電極埋設構件，其特徵為，具備：板狀的基材，具有表面及背面且由陶瓷構成；內部電極，埋設於前述基材；端子，在前述基材的厚度方向於與前述內部電極重疊的位置，設置在比前述內部電極還自前述基材的表面分離的位置；中間絕緣體，在前述內部電極與前述端子之間埋設於前述基材；及連接用電極，沿前述中間絕緣體的外面設置，連接前述端子與前述內部電極，前述連接用電極具有設置於前述中間絕緣體的外面之螺旋狀延伸片，藉由前述基材及前述中間絕緣體的至少一者侵入由前述延伸片所劃分的螺旋狀空隙，而使前述基材與前述中間絕緣體一體化。
根據本發明，即便因端子的熱膨脹而使裂縫進入中間絕緣體，也可容易使裂縫的影響停留在中間絕緣體，可適當地抑制裂縫的影響進一步擴及基材或內部電極。又，端子和內部電極係透過螺旋狀延伸片連接，可確實地進行電性導通。又，可使中間絕緣體與基材的密接性提升。
[8]又，本發明中，較佳為一種電極埋設構件，其特徵為， 具備：板狀的基材，具有表面及背面且由陶瓷構成；內部電極，埋設於前述基材；端子，在前述基材的厚度方向於與前述內部電極重疊的位置，設置在比前述內部電極還自前述基材的表面分離的位置；中間絕緣體，在前述內部電極與前述端子之間埋設於前述基材；及連接用電極，沿前述中間絕緣體的外面設置，連接前述端子與前述內部電極，前述連接用電極具有形成於前述中間絕緣體的至少前述外面之導電層，在前述中間絕緣體的外面，且在未形成有前述導電層的部分，前述基材與前述中間絕緣體係呈一體化。
根據本發明，即便因端子的熱膨脹而使裂縫進一步進入中間絕緣體，也可容易使裂縫的影響停留在中間絕緣體，可適當地抑制裂縫的影響進一步擴及基材或內部電極。又，由於在中間絕緣體的外面於未形成有導電層的部分，基材和中間絕緣體係呈一體化，故可使中間絕緣體與基材的密接性提升。
[9]又，本發明中，前述內部電極較佳係在前述基材的厚度方向於與前述端子重疊的位置具備貫通孔。
根據本發明，由於內部電極係在厚度方向於與前述端子重疊的位置具備貫通孔，故透過此貫通孔可使中間絕緣體與基材的密接性進一步提升。
1‧‧‧電極埋設構件
2‧‧‧基材
2a‧‧‧表面
2b‧‧‧背面
3‧‧‧內部電極
4‧‧‧端子
5‧‧‧中間絕緣體
6、17‧‧‧連接用電極
6a‧‧‧突片
7‧‧‧連接界面
8‧‧‧缺口部
9‧‧‧中心線
10‧‧‧擴大部
11‧‧‧縮小部
12‧‧‧貫通孔
13‧‧‧緩衝構件
14‧‧‧貫通孔
15‧‧‧狹縫
16‧‧‧連接構件
圖1係第1實施形態的電極埋設構件之圖2的I-I線之剖面圖。
圖2係表示第1實施形態的連接用電極之俯視圖。
圖3係表示在第1實施形態的內部電極中，供配置連接用電極的部分之說明圖。
圖4係表示第2實施形態的連接用電極之說明圖。
圖5係表示第3實施形態的中間絕緣體之立體圖。
圖6係表示使用圖5的中間絕緣體時之連接用電極的剖面圖。
圖7係示意地表示第4實施形態的電極埋設構件之說明圖。
圖8A係表示第4實施形態的連接用電極之展開圖；圖8B係表示第4實施形態的連接用電極之側視圖。
圖9係表示第4實施形態的中間絕緣體及連接用電極之側視圖。
圖10係示意地表示第5實施形態的電極埋設構件之說明圖。
圖11係示意地表示第6實施形態的電極埋設構件之說明圖。
圖12係示意地表示第7實施形態的電極埋設構件之說明圖。
用以實施發明之形態 [第1實施形態]
參照圖1至圖3，說明本發明的第1實施形態的電極埋設構件1。第1實施形態的電極埋設構件1係晶圓保持裝置，具備：由作為陶瓷之添加有氧化釔的氮化鋁所構成的板狀的基材2；埋設於基材2的內部電極3；端子4；由主成分與基材2相同(亦包含全部的構成成分相同的情況)的材料成形之截頭圓錐狀的中間絕緣體5；及連接用電極6。此外，基材2或中間絕緣體5亦可以其他的陶瓷例如氧化鋁(Al2O3)、碳化矽(SiC)、氮化矽(Si3N4)、二氧化鉻(ZrO2)、鈦酸鋇(BaTiO3)為主成分之構成成形。
基材2具有表面2a及背面2b。端子4係設置在比內部電極3更從表面2a分離的位置。中間絕緣體5係位在內部電極3與端子4之間而埋設於基材2。連接用電極6係沿著中間絕緣體5的外面設置，連接端子4與內部電極3。
在連接用電極6中將供端子4連接的部分設為連接界面7(亦稱為在基材2的厚度方向上端子4與連接用電極6重疊的重複區域。)，於連接用電極6形成有缺口部8，該缺口部8係沿著基材2的厚度方向觀看時，位在比供端子4和連接用電極6連接的連接界面7至少更靠外側的空隙。藉由基材2及中間絕緣體5的至少一者侵入此缺口部8，基材2與中間絕緣體5呈一體化。在此，所謂「一體化」係包含基材2的構成材料與中間絕緣體5的構成材料呈燒結的狀態。
中間絕緣體5係以其端子4側的端部的外緣位於比連接界面7的外緣還靠外側之方式構成。中間絕緣體5具備擴大部10，該擴大部10係隨著從連接界面7側朝內部電極3側，在從中心線9分離的方向逐漸擴大，該中心線9係通過連接界面7的中心且沿著基材2的厚度。
於內部電極3，形成有將中間絕緣體5和基材2直接相連的貫通孔12。
接著，說明本實施形態的電極埋設構件1之製造方法。首先，為了成形絕緣層，將含有氮化鋁粉末97質量%、氧化釔粉末3質量%的粉末混合物填充於模具以實施單軸加壓(uniaxial pressing)處理。藉此，形成直徑340mm、厚度5mm的第一層(絕緣層)。
然後，在第一層上，載置作為內部電極3之直徑290mm的鉬製篩網(mesh)構造體(線徑0.1mm，網孔50目)。在內部電極3中於與端子4重疊的部分，如圖3所示於連接部分的中央部設有十字狀的貫通孔12。藉由設置此貫通孔12，可使之後配置的中間絕緣體5牢固地配置於基材2的第一層。又，藉由設置於內部電極3的貫通孔12，可緩和因內部電極3與基材2的熱膨脹差所產生之擴及絕緣層的應力，再者，有抑制產生於絕緣層之裂縫的發生之功效。此外，即便貫通孔12省略，亦可達成本發明的裂縫抑制之作用功效。
接著，將以與絕緣層相同的材料另外成形之截頭圓錐狀的中間絕緣體5配置於連接內部電極3之 既定端子4的位置。截頭圓錐狀的中間絕緣體5，其上側的直徑為16mm，下側的直徑為30mm，厚度為2.5mm，上側的圓周外緣實施有倒角。
接著，設置由鉬製篩網所構成的連接用電極6。使線徑0.1mm、網孔50目的連接用電極6事先彎曲成中間絕緣體5的外形形狀後，將其載置於中間絕緣體5，並使內部電極3密接於連接用電極6的外周部。再者，將由直徑10mm、厚度0.5mm的鎢粒(tungsten pellet)所構成的連接構件16載置於連接用電極6上。此時，亦可將鎢糊料等的導電性糊料塗布於內部電極3之與連接用電極6連接的部分、和連接用電極6之與連接構件16連接的部分。
然後，在藉上述步驟所完成的構造體上填充陶瓷粉末而成形第二層。
接著，設置加熱器電極。為了加熱作為晶圓保持裝置的電極埋設構件1本身，配置形成既定的未圖示的圖案之發熱電阻體(由鉬篩網所構成。線徑0.1mm、網孔50目)，在供配置既定的加熱器用端子的位置，載置圓盤狀連接構件16(由鎢粒所構成。直徑10mm、厚度0.5mm)。
然後，進入將燒成前的成形體成形之步驟。如上述在設有加熱器電極的構造物上填充陶瓷粉末而成形第三層。
其次，進入燒成步驟。將上述的成形體以10MPa的壓力，於燒成溫度1800℃，以燒成時間2小時 進行熱壓(hot press)燒成，而形成會成為直徑340mm、厚度20mm的基材2之陶瓷燒結體。藉由此熱壓燒成，中間絕緣體5會變形，貫通孔12被填埋，藉由基材2及中間絕緣體5的至少一者侵入貫通孔12而使中間絕緣體5和基材2一體化而強固地被密接。
接著，進入燒成後的加工步驟。將所燒成的陶瓷燒結體全面進行研削、研磨加工，從內部電極3至表面2a之基材2的部分係形成厚度0.3mm、表面2a的粗度為Ra0.4μm之晶圓載置面(表面2a)，該從內部電極3至表面2a之基材2的部分為絕緣層。
然後，進入端子形成步驟。從陶瓷製基材2的背面2b在配置各端子的位置進行穿孔加工以到達連接構件16，形成從背面2b到達連接構件16的圓柱狀插入孔14。在劃定插入孔14的連接構件16上，透過在Au-Ni添加有作為活性金屬的Ti的硬焊材配置直徑4mm、厚度2mm的柯華合金(Kovar alloy)製緩衝構件13。接著，在緩衝構件13上，透過在Au-Ni添加有作為活性金屬的Ti之硬焊材，設置直徑5mm、長度200mm的圓柱狀鎳製端子4。然後，利用真空爐，以1050℃加熱進行硬焊焊接，而完成電極埋設構件1。此外，亦可使用除去活性金屬的硬焊材。
將以上述方式製作的電極埋設構件1重複進行30次加熱到700℃後再冷卻到100℃的熱循環。結果，可確認到在第1實施形態的電極埋設構件1中，未發生裂縫等的不良情況。
由以上可清楚得知，根據第1實施形態的電極埋設構件1，可使中間絕緣體5與基材2的密接性提升，可抑制絕緣層的裂縫等的不良情況。
又，根據本實施形態的電極埋設構件1，藉由將中間絕緣體5之端子4側的端部的外緣構成為位於比連接界面7的外緣靠外側，即便因端子4的熱膨脹而使裂縫從連接界面7的外緣進入中間絕緣體5，也可使裂縫的影響停留在中間絕緣體5，可抑制裂縫的影響擴及基材2或內部電極3。
又，在本實施形態的電極埋設構件1中，中間絕緣體5係形成為具有擴大部10的截頭圓錐形狀，該擴大部10係隨著從連接界面7側朝內部電極3側，朝向從中心線9分離的方向逐漸擴大，該中心線9係通過連接界面7的中心且沿著基材2的厚度。因此，即便因端子4的熱膨脹而使裂縫從連接界面7的外緣進入中間絕緣體5，也容易使裂縫的影響停留在中間絕緣體5，可適當地抑制裂縫的影響進一步擴及基材2或內部電極3。
又，本實施形態的電極埋設構件1中，當沿基材2的厚度方向觀看時，連接用電極6係在比連接界面7更靠基材2的徑向外側連接於內部電極3。藉由以此方式構成，即便因端子4的熱膨脹而使裂縫從連接界面7的外緣進入中間絕緣體5，也容易使裂縫的影響止於中間絕緣體5，可適當地抑制裂縫的影響進一步擴及基材2或內部電極3。
[第2實施形態]
第2實施形態的電極埋設構件1係藉由將連接用電極6如圖4所示地進行雷射加工，而設有作為缺口部的狹縫(slit)15。其他構成係與第1實施形態相同。根據第2實施形態的電極埋設構件1，與未形成有缺口部的構成相比較之下，藉由基材2及中間絕緣體5的至少一者侵入狹縫15，也可使中間絕緣體5與基材2的一體性提升，且能夠獲得與第1實施形態的構成同樣的作用功效。
[第3實施形態]
在第1實施形態及第2實施形態中，沿著基材2的厚度方向觀看時，連接用電極6係在比連接界面7靠外側處連接於內部電極3。然而，如圖5所示，以剖面呈菱形的方式形成中間絕緣體5，連接用電極6係設成覆蓋該中間絕緣體5且順沿中間絕緣體5的外面，如圖6的剖面所示亦可具備隨著從擴大部10朝著內部電極向接近中心線9的方向縮小之縮小部11(突片6a)。
在此，一旦連接用電極6與內部電極3的連接區域過廣，則會有內部電極3之作為高頻電極的特性(例如阻抗特性)改變之虞。如上所述，若在連接用電極6設置縮小部11，可調整連接用電極6與內部電極3的連接區域，而可調整內部電極3的特性。
[第4實施形態]
參照圖7至圖9，說明本發明的第4實施形態的電極埋設構件1。中間絕緣體5係圓柱狀。連接用電極6具備有：一端部6d；延伸片6b，由此一端部6d延伸；及另一端部6c，形成於此延伸片6b之與一端部6d相反側的端部。一端部6d係配置於中間絕緣體5的一端面，延伸片6b係在中間絕緣體5的外面捲成螺旋狀，另一端部6c係配置在中間絕緣體5的另一端面。
如此，藉由具有螺旋狀延伸片6b的連接用電極6，將端子4與內部電極3電性連接。又，藉由基材2及中間絕緣體5的至少一者侵入由延伸片6b所劃分的螺旋狀的空隙8，可使基材2與中間絕緣體5一體化，故可使中間絕緣體5與基材2的密接性提升。
在基材2的厚度方向，連接用電極6之形成螺旋狀的延伸片6b與空隙8係交替配置。此外，第4實施形態中，形成螺旋狀延伸片6b的螺旋在軸線方向的寬度，係設定成比螺旋狀空隙8的螺旋在軸線方向的寬度大，惟不限定於此，亦可將形成螺旋狀之延伸片6b的螺旋在軸線方向的寬度設定成比螺旋狀空隙8的螺旋在軸線方向的寬度小，又，亦可將形成螺旋狀之延伸片6b的螺旋在軸線方向的寬度設成與螺旋狀空隙8的螺旋在軸線方向的寬度相等，再者，亦可將形成螺旋狀之延伸片6b的螺旋在軸線方向的寬度、與螺旋狀空隙8的螺旋在軸線方向的寬度設成不規則。
又，第4實施形態中，係將形成螺旋之延伸片6b本身的寬度設成固定寬度，但不限定於此，延伸 片6b的寬度可設成端子4側比內部電極3側還寬，反之也可設成端子4側比內部電極3側窄，也可設成不規則，再者將延伸片6b設成線狀構成亦無妨。又，螺旋對中間絕緣體5的捲繞數，亦可為1次、2次、3次、半圈等幾次皆可。又，螺旋的捲繞方向可為朝右捲繞，也可為朝左捲繞，任一種皆可。
又，第4實施形態中，雖將中間絕緣體5設成圓柱，但不限定於此，亦可為以圖1所示之端子4側之端部的外緣位在比連接界面7的外緣靠外側之方式構成的中間絕緣體5、亦可為以成為圖5所示之剖面菱形的方式構成的中間絕緣體5。
又，第4實施形態中，雖未設置第1~3實施形態中說明的構成要素之緩衝構件13，但亦可設置第1~3實施形態中說明的構成要素的緩衝構件13。
其次，說明本實施形態的電極埋設構件1之製造方法的概略。此外，製造方法或構成等與第1實施形態共通的部分係省略說明。
本實施形態的電極埋設構件1的製造方法，係可適用例如：將在藉由CIP(等向均壓)成形獲得的成形體(生胚體)加工成既定形狀而成的複數個構件中埋設有內部電極或連接構件之狀態者透過熱壓燒成予以一體化之方法(以下，亦稱為成形體加壓法。)，將粉末原料透過熱壓燒成予以一體化之粉末加壓法、及組合有成形體加壓法與粉末加壓法的方法之任一者，惟以下係假定成形體加壓法來說明。首先，將包含氮化鋁粉末95質 量%、氧化釔粉末5質量%的粉末混合物進行CIP成形。其後，將所得到的成形體實施加工。藉此，形成第一層(絕緣層)、和第二層。在第二層進行既定的孔加工後，將由鎢粒所構成的連接構件16配置於孔底。
其次，將由鉬製篩網所構成的連接用電極6裁斷成既定形狀後，捲繞於中間絕緣體5。將此中間絕緣體5配置成與連接構件16相接，進而在中間絕緣體5上配置屬於鉬製篩網構造體的內部電極3，然後，在內部電極3上配置第一層，加以一體化後一邊在表面及背面進行單軸加壓，一邊進行熱壓燒成。
接著，燒成後實施既定的外形加工而形成第一層側的表面2a及第二層側的背面2b後，以使連接構件16從背面2b側露出的方式進行孔加工，將端子4以既定的構件硬焊焊接於連接構件16。
根據第4實施形態的電極埋設構件1，即便因端子4的熱膨脹而使中間絕緣體5出現裂縫，也容易使裂縫的影響停留在中間絕緣體5，可適當地抑制裂縫的影響進一步擴及基材2或內部電極3。
[第5實施形態]
接著，說明關於第5實施形態。此外，構成等與第1實施形態共通的部分係省略說明。如圖10所示，連接用電極17具有在中間絕緣體5的至少外面藉由含鎢之導體糊料的塗布所形成的導電層。在中間絕緣體5的外面且在未形成有導電層的部分17a，基材2與中間絕緣體5係呈一體化。
中間絕緣體5具有：第1圓柱部，其在基材2內配置在背面2b側且直徑比端子4的直徑大；和第2圓柱部，其在基材2內配置在表面2a側且與第1圓柱部形成一體，並且直徑比第1圓柱部的直徑小。第2圓柱部的高度係將連接用電極17的導電層的厚度與內部電極3的厚度相加之高度。
連接用電極17係在基材2的厚度方向於與端子4重疊的位置具備未形成有導電層的部分(空隙)17a。內部電極3係在基材2的厚度方向於與端子4重疊的位置具備貫通孔12。連接用電極17之未形成有導電層的部分17a、與內部電極3的貫通孔12為相同形狀，以將未形成有導電層的部分17a與貫通孔12插通的方式形成有第2圓柱部。連接用電極17係設置於第1圓柱部的表面，形成至與第2圓柱部相接的部分為止。
如此，由於連接用電極17之未形成有導電層的部分(空隙)17a、與內部電極3的貫通孔12係在厚度方向重疊，故基材2與中間絕緣體5可牢固地一體化。
此外，第5實施形態中，雖將連接用電極17之未形成有導電層的部分17a、與內部電極3的貫通孔12設成相同形狀，但不限定於此，亦可將連接用電極17之未形成有導電層的部分17a設成與內部電極3的貫通孔12不同的形狀。又，亦可使連接用電極17之未形成有導電層的部分17a大於內部電極3的貫通孔12，將中間絕緣體5的第2圓柱部構成於插通於連接用電極17之未形成有導電層的部分17a的段部、與插通於內部電 極3的貫通孔12的段部。再者，亦可將第2圓柱部以不同件體的形式與第1圓柱部重疊而配置。
[第6實施形態]
接著，說明關於第6實施形態。此外，構成等與第5實施形態共通的部分係省略說明。如圖11所示，中間絕緣體5係具備：直徑比端子4的直徑大且高度小於直徑的大小之薄圓柱部。連接用電極17係形成於圓柱部的兩端面與外周面的一部分。連接用電極17係在基材2的厚度方向與直角方向(側方)具備未形成有導電層的部分(空隙)17a。內部電極3未形成有通孔12。
如此，由於連接用電極17係在側方具備未形成有導電層的部分(空隙)17a，故基材2與中間絕緣體5可一體化。又，可在能夠確保電性導通的範圍，將連接用電極17的側方之未形成有導電層的部分(空隙)17a的面積設得較廣或設得較窄，藉由將未形成有導電層之部分(空隙)17a的面積設得較廣，可使基材2與中間絕緣體5更牢固地一體化。
[第7實施形態]
其次，說明關於第7實施形態。此外，構成等與第5實施形態共通的部分係省略說明。如圖12所示，中間絕緣體5係具備：直徑比端子4的直徑大且高度小於直徑的大小之薄圓柱部。連接用電極17係形成於圓柱部的兩端面與外周面的一部分。連接用電極17係在電極埋設 構件1的厚度方向與直角方向(側方)具備未形成有導電層的部分(空隙)17a。內部電極3係在厚度方向於與端子4重疊的位置具備貫通孔12。
如此，由於連接用電極17係在側方具備未形成有導電層的部分(空隙)17a，故基材2與中間絕緣體5可一體化。
又，實施形態中，以缺口部而言，關於第1實施形態，係說明了設置於鄰接的突片6a間之缺口部8、與第2實施形態的狹縫15。然而，本發明的缺口部不限於此，只要是能夠將基材2與中間絕緣體5直接相接的構造即可，也可為其他構造。例如，亦可為以貫通連接用電極的方式存有間隔而穿設有複數個的圓形貫通孔。
又，實施形態中，係說明基材2與中間絕緣體5以同一材料成形的構成。然而，本發明的基材與中間絕緣體係為陶瓷，只要是藉由加壓處理及燒成處理可達成彼此的一體化之構成即可，也可不是相同材料。例如，將基材與中間絕緣體的主成分設成相同，將添加物設成不同的構成者，也可謀求本發明之基材與中間絕緣體的一體性之提升。
又，中間絕緣體亦可為將成形體煅燒而成的煅燒體或燒結體。
又，說明了將內部電極3及連接用電極6以鉬成形，將連接構件16以鎢成形，將端子4以鎳成形者。然而，本發明的內部電極、連接用電極、連接構件、 端子的材質並不限於此。例如，亦可將內部電極以鎢或鎢合金成形，將連接用電極以鎢合金、鉬或鉬合金成形，將連接構件以鉬或鉬合金、鎢合金、柯華(Kovar)、鎳系合金成形，將端子以柯華、鎳系合金、鈦或鈦合金成形。
1‧‧‧電極埋設構件
2‧‧‧基材
2a‧‧‧表面
2b‧‧‧背面
3‧‧‧內部電極
4‧‧‧端子
5‧‧‧中間絕緣體
6‧‧‧連接用電極
7‧‧‧連接界面
8‧‧‧缺口部
9‧‧‧中心線
10‧‧‧擴大部
12‧‧‧貫通孔
13‧‧‧緩衝構件
14‧‧‧貫通孔
16‧‧‧連接構件

Claims (9)

  1. 一種電極埋設構件，具備：板狀的基材，具有表面及背面且由陶瓷構成；內部電極，埋設於前述基材；端子，在前述基材的厚度方向於與前述內部電極重疊的位置，設置在比前述內部電極更自前述基材的表面分離的位置；中間絕緣體，在前述內部電極與前述端子之間埋設於前述基材；以及連接用電極，沿前述中間絕緣體的外面設置，連接前述端子與前述內部電極，其特徵為：沿前述基材的厚度方向觀看時，於前述連接用電極形成有位於比前述端子與前述連接用電極重疊的重複區域至少靠外側的缺口部，該缺口部為空隙，藉由前述基材及前述中間絕緣體的至少一者侵入前述缺口部，而使前述基材與前述中間絕緣體一體化。
  2. 如請求項1之電極埋設構件，其中，在沿著前述基材的表面的方向，前述中間絕緣體之前述端子側的端部的外緣係位於比前述重複區域的外緣靠外側。
  3. 如請求項2之電極埋設構件，其中，前述中間絕緣體係具備隨著從前述重複區域側朝前述內部電極側，在從中心線分離的方向逐漸擴大的 擴大部，該中心線係通過前述重複區域的中心且沿著前述基材的厚度。
  4. 如請求項3之電極埋設構件，其中，沿著前述基材的厚度方向觀看時，前述連接用電極係在比前述重複區域靠外側連接於前述內部電極。
  5. 如請求項3之電極埋設構件，其中，前述連接用電極係具備隨著從前述擴大部朝向前述內部電極，向接近前述中心線的方向逐漸變窄的縮小部。
  6. 如請求項1至5中任一項之電極埋設構件，於前述內部電極形成有貫通孔，藉由前述中間絕緣體及前述基材的至少一者侵入前述貫通孔，使前述中間絕緣體與前述基材直接連接。
  7. 一種電極埋設構件，具備：板狀的基材，具有表面及背面且由陶瓷構成；內部電極，埋設於前述基材；端子，在前述基材的厚度方向於與前述內部電極重疊的位置，設置在比前述內部電極更自前述基材的表面分離的位置；中間絕緣體，在前述內部電極與前述端子之間埋設於前述基材；以及連接用電極，沿前述中間絕緣體的外面設置，連接前述端子與前述內部電極，其特徵為： 前述連接用電極具有設置於前述中間絕緣體的外面之螺旋狀延伸片，藉由前述基材及前述中間絕緣體的至少一者侵入由前述螺旋狀延伸片所劃分的螺旋狀空隙，而使前述基材與前述中間絕緣體一體化。
  8. 一種電極埋設構件，具備：板狀的基材，具有表面及背面且由陶瓷構成；內部電極，埋設於前述基材；端子，在前述基材的厚度方向於與前述內部電極重疊的位置，設置在比前述內部電極還自前述基材的表面分離的位置；中間絕緣體，在前述內部電極與前述端子之間埋設於前述基材；以及連接用電極，沿前述中間絕緣體的外面設置，連接前述端子與前述內部電極，其特徵為：前述連接用電極具有導電層，前述導電層形成於前述中間絕緣體的至少前述外面，在未形成有前述導電層之前述外面的部分，前述基材與前述中間絕緣體係呈一體化。
  9. 如請求項8之電極埋設構件，其中，前述內部電極係在前述基材的厚度方向於與前述端子重疊的位置具備貫通孔。
TW107138137A 2017-10-30 2018-10-29 電極埋設構件 TWI713098B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2017209382 2017-10-30
JP2017-209382 2017-10-30
JP2018073635 2018-04-06
JP2018-073635 2018-04-06
JP2018177024A JP7284560B2 (ja) 2017-10-30 2018-09-21 電極埋設部材
JP2018-177024 2018-09-21

Publications (2)

Publication Number Publication Date
TW201923854A TW201923854A (zh) 2019-06-16
TWI713098B true TWI713098B (zh) 2020-12-11

Family

ID=66244549

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107138137A TWI713098B (zh) 2017-10-30 2018-10-29 電極埋設構件

Country Status (3)

Country Link
US (1) US10849221B2 (zh)
KR (1) KR102356748B1 (zh)
TW (1) TWI713098B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6696567B2 (ja) 2016-05-16 2020-05-20 株式会社村田製作所 セラミック電子部品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090166074A1 (en) * 2007-12-28 2009-07-02 Tdk Corporation Electronic component
JP2017183329A (ja) * 2016-03-28 2017-10-05 日本碍子株式会社 ウエハ載置装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5838088B2 (ja) 1978-12-29 1983-08-20 東京瓦斯株式会社 管路の内張り方法
JP3954177B2 (ja) * 1997-01-29 2007-08-08 日本碍子株式会社 金属部材とセラミックス部材との接合構造およびその製造方法
JP4542485B2 (ja) * 2004-12-14 2010-09-15 日本碍子株式会社 アルミナ部材及びその製造方法
JP4421595B2 (ja) * 2006-11-16 2010-02-24 日本碍子株式会社 加熱装置
TWI450353B (zh) * 2008-01-08 2014-08-21 Ngk Insulators Ltd A bonding structure and a semiconductor manufacturing apparatus
JP5345449B2 (ja) * 2008-07-01 2013-11-20 日本碍子株式会社 接合構造体及びその製造方法
JP5591627B2 (ja) * 2010-08-24 2014-09-17 太平洋セメント株式会社 セラミックス部材及びその製造方法
CN104412381B (zh) * 2013-01-31 2018-01-09 京瓷株式会社 电子元件搭载用基板、电子装置以及摄像模块

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090166074A1 (en) * 2007-12-28 2009-07-02 Tdk Corporation Electronic component
JP2017183329A (ja) * 2016-03-28 2017-10-05 日本碍子株式会社 ウエハ載置装置

Also Published As

Publication number Publication date
US20190132949A1 (en) 2019-05-02
KR20190049519A (ko) 2019-05-09
TW201923854A (zh) 2019-06-16
KR102356748B1 (ko) 2022-01-27
US10849221B2 (en) 2020-11-24

Similar Documents

Publication Publication Date Title
US10615060B2 (en) Heating device
KR20190142384A (ko) 웨이퍼 지지대
TWI713098B (zh) 電極埋設構件
JP6618409B2 (ja) 基板保持装置及びその製造方法
JP7284560B2 (ja) 電極埋設部材
JP4545896B2 (ja) ヒータユニット及びその製造方法
JP7519168B2 (ja) セラミックス部材の製造方法
JP4703442B2 (ja) 基板加熱装置
JP7000221B2 (ja) ガスセンサおよびその製造方法
KR102386581B1 (ko) 웨이퍼 적재대 및 그 제법
JP7125299B2 (ja) 電極埋設部材及びその製造方法
JP7649087B2 (ja) セラミックス焼結体の製造方法、電極埋設部材の製造方法、および電極埋設部材
JP2010056320A (ja) サーミスタ
JP7575864B2 (ja) 電極埋設部材の製造方法
JP7109262B2 (ja) 電極埋設部材
JP7109258B2 (ja) 電極埋設部材の製造方法
TWI767080B (zh) 電極埋設構件
JP2017191910A (ja) 基板保持装置及びその製造方法
US10750611B2 (en) Electrode embedded member
US11869796B2 (en) Electrode-embedded member and method for manufacturing same, electrostatic chuck, and ceramic heater
JP2025004713A (ja) セラミックスサセプタ
JP7280059B2 (ja) 電極埋設部材の製造方法
JP6903512B2 (ja) 接合体
KR20230090271A (ko) 기판 유지 부재
JP2023149341A (ja) 電極埋設部材、および基板保持部材