[go: up one dir, main page]

TWI703633B - 電子裝置和用以製造電子裝置、用以提供無遮罩氣隙流程、及用以提供替代層間介電質流程的方法 - Google Patents

電子裝置和用以製造電子裝置、用以提供無遮罩氣隙流程、及用以提供替代層間介電質流程的方法 Download PDF

Info

Publication number
TWI703633B
TWI703633B TW105124630A TW105124630A TWI703633B TW I703633 B TWI703633 B TW I703633B TW 105124630 A TW105124630 A TW 105124630A TW 105124630 A TW105124630 A TW 105124630A TW I703633 B TWI703633 B TW I703633B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
cap layer
conductive features
dielectric
Prior art date
Application number
TW105124630A
Other languages
English (en)
Other versions
TW201721741A (zh
Inventor
傑福瑞 畢勒佛
曼尼許 錢霍克
亞莎 伊克波
約翰 布魯克斯
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW201721741A publication Critical patent/TW201721741A/zh
Application granted granted Critical
Publication of TWI703633B publication Critical patent/TWI703633B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

帽層，沉積在基板上的第一介電層上的複數導電特徵上。第二介電層，沉積在帽層的第一部分上。蝕刻停止層，沉積在帽層的第二部分上。

Description

電子裝置和用以製造電子裝置、用以提供無遮罩氣隙流程、及用以提供替代層間介電質流程的方法
此處所述的實施方式係關於電子裝置製造的領域，且特別是，關於積體電路製造。
一般而言，積體電路(IC)表示一組電子裝置，例如，形成在典型地為矽的半導體材料的小晶片上的電晶體。典型地，併入IC中的互連結構包含一或更多金屬線的階，以彼此連接IC的電子裝置及連接IC的電子裝置至外部連接。層間介電質設置於IC的金屬階之間，用於絕緣。一般而言，互連結構的效率依各金屬線的電阻及金屬線之間產生的耦合電容而定。典型地，為了減少電阻及增加IC效能，使用銅互連結構。
當IC的尺寸減少，金屬線之間的空間減少。這導致金屬線之間的耦合電容增加。金屬線之間的耦合電 容的增加對於沿金屬線的訊號傳輸具有負面影響。此外，耦合電容的增加升高積體電路的能量消耗。
降低相鄰金屬線之間的電容耦合的一傳統技術涉及以低介電常數(low k)介電材料取代分開金屬線的高介電常數(high k)介電材料。另一降低電容耦合的傳統的技術涉及形成氣隙於相鄰金屬線之間。然而，這些技術的各者需要會傷害及擠壓金屬線的製程。此外，以低介電常數介電材料取代高介電常數介電材料的傳統技術造成介電材料的不良附著。
帽層，沉積在基板上的第一介電層上的複數導電特徵上。第二介電層，沉積在帽層的第一部分上。蝕刻停止層，沉積在帽層的第二部分上。
100‧‧‧視圖
101‧‧‧基板
102‧‧‧介電層
103‧‧‧導電特徵
104‧‧‧導電特徵
105‧‧‧基層
106‧‧‧導電層
107‧‧‧溝槽
108‧‧‧底部
109‧‧‧側壁
110‧‧‧視圖
111‧‧‧側壁
112‧‧‧側壁
113‧‧‧側壁
114‧‧‧頂部分
115‧‧‧側壁
116‧‧‧側壁
117‧‧‧頂部分
118‧‧‧帽層
119‧‧‧部分
120‧‧‧視圖
121‧‧‧部分
122‧‧‧犧牲介電層
123‧‧‧幕層
125‧‧‧幕層
126‧‧‧蝕刻停止層
130‧‧‧視圖
140‧‧‧視圖
141‧‧‧深度
143‧‧‧深度
144‧‧‧溝槽
150‧‧‧視圖
160‧‧‧視圖
161‧‧‧部分
162‧‧‧部分
170‧‧‧視圖
171‧‧‧氣隙
180‧‧‧視圖
181‧‧‧次層互連層
182‧‧‧互連
183‧‧‧互連
184‧‧‧絕緣層
190‧‧‧視圖
200‧‧‧視圖
201‧‧‧基板
202‧‧‧介電層
203‧‧‧導電特徵
204‧‧‧導電特徵
205‧‧‧基層
206‧‧‧導電層
207‧‧‧溝槽
208‧‧‧底部
209‧‧‧側壁
210‧‧‧視圖
211‧‧‧側壁
212‧‧‧側壁
213‧‧‧側壁
214‧‧‧頂部分
215‧‧‧側壁
216‧‧‧側壁
217‧‧‧頂部分
218‧‧‧帽層
219‧‧‧部分
220‧‧‧視圖
221‧‧‧部分
222‧‧‧替代ILD
226‧‧‧蝕刻停止層
230‧‧‧視圖
240‧‧‧視圖
241‧‧‧互連
242‧‧‧互連
243‧‧‧次層互連層
244‧‧‧絕緣層
300‧‧‧圖
301‧‧‧部分
302‧‧‧部分
303‧‧‧銅特徵
400‧‧‧圖
401‧‧‧影像
500‧‧‧圖
501‧‧‧影像
710‧‧‧揮發性記憶體
712‧‧‧非揮發性記憶體
714‧‧‧圖形處理單元
716‧‧‧數位訊號處理器
720‧‧‧晶片組
722‧‧‧天線
724‧‧‧觸控螢幕顯示器
726‧‧‧觸控螢幕顯示器控制器
728‧‧‧電池
732‧‧‧移動共處理器或感測器
734‧‧‧喇叭
736‧‧‧相機
738‧‧‧輸入裝置
740‧‧‧大量儲存裝置
742‧‧‧密碼處理器
744‧‧‧全球定位系統
本發明的實施方式可由參照以下的用於說明本發明的實施方式的敘述及伴隨的圖式而最佳地理解。於圖式中：圖1A顯示用以整合氣隙的電子裝置的部分的側視圖，根據一實施方式。
圖1B係與圖1A相似的視圖，在介電層被凹陷以形成溝槽後，根據一實施方式。
圖1C係與圖1B相似的視圖，在帽層沉積於複數導電特徵上後，根據一實施方式。
圖1D係與圖1C相似的視圖，在犧牲介電層 沉積於帽層上後，根據一實施方式。
圖1E係與圖1D相似的視圖，在犧牲介電層被凹陷後，根據一實施方式。
圖1F係與圖1E相似的視圖，在幕層沉積於凹陷的犧牲介電層上後，根據一實施方式。
圖1G係與圖1F相似的視圖，在幕層被凹陷回去以暴露導電特徵的頂部分後，根據一實施方式。
圖1H係與圖1G相似的視圖，在犧牲介電層被移除後，根據一實施方式。
圖1I係與圖1H相似的視圖，在幕層被填塞且密封蝕刻停止層沉積於被填塞的幕層上後，根據一實施方式。
圖1J係與圖1I相似的視圖，在形成次層互連層後，根據一實施方式。
圖2A係用以整合替代層間介電質之電子裝置的部分的側視圖，根據另一實施方式。
圖2B係與圖2A相似的視圖，在帽層沉積於複數導電特徵上後，根據另一實施方式。
圖2C係與圖2B相似的視圖，在替代層間介電質(ILD)層沉積於帽層上後，根據另一實施方式。
圖2D係與圖2C相似的視圖，在蝕刻停止層沉積於替代ILD上後，根據另一實施方式。
圖2E係與圖2D相似的視圖，在形成次層互連層後，根據另一實施方式。
圖3顯示包含沉積於介電層上的銅特徵上的帽層的電子裝置結構的部分的穿透式電子顯微鏡(TEM) 影像的圖，根據一實施方式。
圖4顯示在沉積且退火在ILD層上的銅特徵上的帽層上的厚SiN層後的電子裝置結構的部分的穿透式電子顯微鏡(TEM)影像的圖，根據一實施方式。
圖5顯示在固化在銅特徵上的帽層上的氣隙上方的多孔幕層後的電子裝置結構的部分的穿透式電子顯微鏡(TEM)影像的圖，根據一實施方式。
圖6描述包含本發明的一或更多實施方式的中介物。
圖7描述根據本發明的一實施方式的電腦裝置。
敘述方法及裝置，用以提供極薄的保護「帽層」以在無遮罩氣隙整合製程及替代層間介電質ILD整合製程的期間保護導電特徵，如此處所述。於一實施方式，極薄帽層用於保護導電特徵在後續製程期間免於氧化、擠壓或兩者。對於傳統氣隙製程流程，厚密封卷繞圍繞蝕刻停止物用於金屬特徵。傳統卷繞圍繞蝕刻停止物顯著地增加在金屬特徵之間的電容。如此處所述，極薄帽層整合進入無遮罩氣隙製程中，僅作為暫時保護層且不需要與用於傳統氣隙蝕刻製程中的最後密封蝕刻停止層一樣堅固。此處所述的帽層整合進入無遮罩氣隙的製程中，為實質薄於蝕刻停止層，其與傳統氣隙製程相較降低電容衝擊。於一實施方式，帽層的厚度小於傳統蝕刻停止物的厚度的至少二分之一至四分之一，其顯著降低電容衝擊，如於下進一步詳細描述的。
對於傳統替代ILD製程，沒有蓋帽層在金屬特徵上。這造成金屬傷害、擠壓及不良ILD附著性。此處所述的整合於替代ILD製程中的帽層保護金屬特徵且提供平整介面以提升ILD附著性，如於下進一步詳細描述的。
於以下的說明書，會使用所屬技術領域中具有通常知識者一般用於傳達它們的工作的要旨予其它所屬技術領域中具有通常知識者的詞語敘述說明實施例的多樣的態樣。唯，對於所屬技術領域中具有通常知識者而言為明顯地，本發明可僅以敘述的態樣的一些部分實現。為了說明的目的，特定的數字、材料及組態被提出以提供對於說明實施例的完整理解。唯，對於所屬技術領域中具有通常知識者而言為明顯的，本發明可被實現而無該等特定的細節。於其它例子，可知的特徵被省略或簡化以不阻礙說明實施例。
會依序敘述許多操作為複數離散操作，以最有助於理解本發明的方式；然而，敘述的次序不應被解釋為意味著這些操作需要是依次序的。特別是，這些操作不需要以所示的次序進行。
雖然特定範例實施方式被敘述且被顯示於伴隨的圖式，但可以理解的是此實施方式僅係說明性的而非限制性的，且實施方式不限於所示及所述的特定的結構及配置，因為修改是所屬技術領域中具有通常知識者可思及的。
參照整個說明書，「一實施方式」、「另一實施方式」或「實施方式」意指與實施方式連結敘述的特定的特徵、結構或特性包含於至少一實施方式中。因此，於整個說明書的多處的詞語的表示，例如「一實施方式」及「實施方式」不需要全部參照於相同的實施方式。此外，特定的特徵、結構或特性可以任意適合的方式組合於一或更多實施方式中。
此外，發明態樣在少於單一揭示的實施方式的所有特徵中。因此，在說明書之後的申請專利範圍在此示意地併入此說明書中，各請求項自為獨立作為分開的實施方式。雖然範例實施方式已在此敘述，但所屬技術領域中具有通常知識者會理解這些範例實施方式可以修改或替代的方式實施，如此處所述的。說明書因而被認為是說明性而非限制性的。
於一實施方式，將帽層沉積在基板上的第一介電層上的複數導電特徵上。將第二介電層沉積在帽層的第一部分上。將蝕刻停止層沉積在帽層的第二部分上。
圖1A顯示用以整合氣隙的電子裝置的部分的側視圖100，根據一實施方式。複數導電特徵，例如導電特徵103及導電特徵104，形成於基板101上的介電層102上。於一實施方式，基板101包含半導體材料，例如，矽(Si)。於一實施方式，基板101為單晶Si基板。於另一實施方式，基板101為多晶矽基板。於另一實施方式，基板101代表先前互連層。於再另一實施方式， 基板101為非晶矽基板。於替代的實施方式，基板101包含矽、鍺(“Ge”)、矽鍺(“SiGe”)、基於III-V材料的材料例如砷化鎵(“GaAs”)、或其任意組合。於一實施方式，基板101包含用於積體電路的金屬化互連層。在至少一些實施方式，基板101包含電子裝置，例如，電晶體、記憶體、電容器、電阻器、光電裝置、開關、及任意其它由電絕緣層分開的主動及被動電子裝置，該電絕緣層例如，層間介電層、溝槽絕緣層、或對於電子裝置製造技術領域的通常知識者而言可知的任意其它絕緣層。在至少一些實施方式，基板101包含互連，例如，通孔，組態以連接金屬化層。於一實施方式，基板101為絕緣覆半導體(SOI)基板，包含塊狀較下基板、中絕緣層及頂單晶層。頂單晶層可包含上列的任意材料，例如，矽。
於多樣的實施例，基板101可為，例如，有機、陶瓷、玻璃、石英或半導體基板。於一實施例，半導體基板可為結晶基板，使用塊狀矽或絕緣覆矽子結構形成。於其它實施例，半導體基板可使用替代材料形成，其可或沒有與矽組合，其包含但不限於，鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵、砷化銦鎵、銻化鎵、或其它III-V族或IV族材料的組合。雖然基板可從此處所述的材料的一些例子形成，但可以作為於上的被動及主動電子裝置(例如，電晶體、記憶體、電容器、電感器、電阻器、開關、積體電路、放大器、光電裝置或任意其它電子裝置)的基礎的任意材料可被建構為落入本發明的精神及 範圍。
於一實施方式，介電層102為層間介電質(ILD)層。於一實施方式，介電層102為氧化物層，例如，氧化矽層。於一實施方式，介電層102為低介電常數(low-k)介電質，例如，二氧化矽、氧化矽、碳摻雜氧化物(“CDO”)、或其任意組合。於一實施方式，介電層102包含氮化物、氧化物、聚合物、磷矽酸鹽玻璃、氟矽酸鹽(“SiOF”)玻璃、有機矽酸鹽(“SiOCH”)玻璃、或其任意組合。於另一實施方式，介電層102為氮化物層，例如，氮化矽層。於替代的實施方式，介電層102為氧化鋁、氮氧化矽、其它氧化物/氮化物層、其任意組合、或其它電絕緣層，由電子裝置設計決定。
於一實施方式，介電層102的厚度由設計決定。於一實施方式，介電層102沉積至從約50奈米(nm)至約2微米(μm)的厚度。於一實施方式，介電層102沉積於基板101上，使用沉積的技術之一，例如但不限於，化學氣相沉積(“CVD”)例如電漿增強化學氣相沉積(“PECVD”)、物理氣相沉積(“PVD”)、分子束磊晶(“MBE”)、有機金屬化學氣相沉積(“MOCVD”)、原子層沉積(“ALD”)、旋塗、或對於在微電子裝置製造技術領域中具有通常知識者而言可知的其它沉積技術。
如圖1A中所示，導電特徵103及104形成於介電層102上。導電特徵103包含頂部分114及相對側壁112及113。導電特徵104包含頂部分117及相對側壁 115及116。於一實施方式，導電特徵103及104為導線。於另一實施方式，導電特徵103及104為導電通孔。於替代的實施方式，導電特徵103為線且導電特徵104為通孔，或是反過來。於一實施方式，導電特徵103及104使用對於在微電子裝置製造技術領域中具有通常知識者而言可知的鑲嵌技術之一形成。
於鑲嵌技術中，介電層102被圖案化以形成開口(例如，溝槽)，以於其上沉積一或更多導電層，例如，導電層106及基層105。過填充開口的一或更多導電層沉積於介電層102上，且化學機械研磨(CMP)用於移除延伸於介電層102的頂部之上的一或更多導電層的部分。沉積於介電層102的溝槽中的一或更多導電層的部分沒有被移除且成為圖案化的導電特徵，例如導電特徵103及104。於一實施方式，於介電層102中的開口的尺寸由於之後在製程中形成的導電特徵的尺寸決定。於一實施方式，於介電層中的開口的寬度為接近0.005微米(“μm“)至5μm的範圍。於一實施方式，於介電層中的開口的深度為接近0.005μm至10μm的範圍。
於一實施方式，介電層102中的開口使用對於在微電子裝置製造技術領域中具有通常知識者而言可知的圖案化及蝕刻技術形成。導電層，例如，導電層106填充介電層102中的開口以形成導電特徵103及104。於一實施方式，基層，例如，基層105被沉積以覆蓋介電層102中的開口的內側壁及底部，且之後導電層沉積於基層 上。於一實施方式，基層105包含沉積於導電阻障層上的導電種層。於一實施方式，種層包含銅。於一實施方式，導電阻障層包含鋁、鈦、氮化鈦、鉭、氮化鉭、類似的金屬、或其任意組合。一般而言，導電阻障層用於防止導電材料從例如銅的種層擴散進入介電層102，且用以提供對於種層的附著。於一實施方式，為了形成基層，導電阻障層沉積於在介電層102中的開口的側壁及底部以覆蓋它們，且之後種層沉積於導電阻障層上。於另一實施方式，導電基層包含種層，其直接沉積於覆蓋開口的側壁及底部的介電層102上。各導電阻障層及種層可使用對於在半導體製造技術領域中具有通常知識者而言可知的任意薄膜沉積技術沉積，例如，濺射、覆層沉積及類似。於一實施方式，各導電阻障層及種層具有於接近1nm至100nm的範圍的厚度。於一實施方式，阻障層可為薄介電質，其已被蝕刻以建立對於之下的金屬層的導電性。於一實施方式，阻障層可整個被省略且可使用適當的銅線的摻雜以製作「自形成阻障」。
於一實施方式，由電鍍製程，銅的導電層沉積於銅的種層上。於另一實施方式，使用對於在半導體製造技術領域中具有通常知識者而言可知的選擇性沉積技術之一，例如，電鍍、無電電鍍、或類似的技術，導電層沉積於種層上。於一實施方式，用於導電層106的材料的選擇決定用於種層的材料的選擇。例如，若用於導電層106的材料包含銅，則用於種層的材料亦包含銅。於一實施方 式，導電層106包含，例如，銅(Cu)、釕(Ru)、鎳(Ni)、鈷(Co)、鉻(Cr)、鐵(Fe)、錳(Mn)、鈦(Ti)、鋁(Al)、鉿(Hf)、鉭(Ta)、鎢(W)、釩(V)、鉬(Mo)、鈀(Pd)、金(Au)、銀(Ag)、鉑(Pt)、或其任意組合。
於替代的實施方式，可用於形成導電層106的導電材料的例子包含，但不限於，金屬例如，銅、鉭、鎢、釕、鈦、鉿、鋯、鋁、銀、錫、鉛、金屬合金、金屬碳化物例如、碳化鉿、碳化鋯、碳化鈦、碳化鉭、碳化鋁、其它導電材料、或其任意組合。
於一實施方式，導電特徵103及104由移除在介電層102的開口外的導電層及基層的部分形成。導電層的部分可被化學地移除例如使用蝕刻、機械地被移除例如使用研磨、或由其技術的組合移除例如使用對於在微電子裝置製造技術領域中具有通常知識者而言可知的化學機械研磨(“CMP”)技術。於一實施方式，使用上述的方法形成導電特徵於介電層102中。於另一實施方式，導電特徵由圖案化及蝕刻沉積於介電層102的頂表面上的導電層形成，使用對於在微電子裝置製造技術領域中具有通常知識者而言可知的技術之一。
圖1B係與圖1A相似的視圖110，在介電層102被凹陷以形成溝槽107後，根據一實施方式。如於圖1B中所示，介電層102被凹陷，使得相鄰於導電特徵103及104的側壁的介電層102的部分被被移除且溝槽107形 成於介電層102中。溝槽107具有底部108及相對側壁109及111。溝槽107具有深度143。於一實施方式，深度143至少部分由於之後於製程中形成的氣隙的尺寸決定。於一實施方式，深度143小於約20nm。
於一實施方式，導電特徵的厚度從約0.015μm至約1μm。於一實施方式，導電特徵的寬度從約5nm至約500nm。於一實施方式，定義溝槽107的寬度的導電特徵103及104之間的空間從約5nm至約500nm。於更特定的實施方式，導電特徵103及104之間的空間從約5nm至約50nm。於一實施方式，介電層102使用對於在微電子裝置製造技術領域中具有通常知識者而言可知的一或更多圖案化及蝕刻技術而凹陷。
圖1C係與圖1B相似的視圖120，在帽層118沉積於複數導電特徵上後，根據一實施方式。如圖1C中所示，帽層118沉積於介電層102上。帽層118具有部分，例如覆蓋導電特徵103及104的頂部分114及117的部分121。帽層118具有部分，例如覆蓋導電特徵103及104的側壁112、113、115及116且覆蓋溝槽107的側壁部分111及109及底部108的部分119。
於一實施方式，帽層118的材料及厚度的至少之一被最佳化，以在之後於製程中的製程期間中防止下伏金屬特徵免於腐蝕且免於金屬移動(遷移)。於一實施方式，帽層118在溫度大於350度C的製程期間中防止下伏金屬特徵免於腐蝕且免於金屬移動(遷移)。於一實施 方式，帽層118的材料及厚度的至少之一被最佳化，以增加與下伏金屬特徵的附著，以在之後於製程中在溫度大於350度C的製程期間防止下伏金屬特徵免於移動(遷移)。於一實施方式，帽層118無氧。於一實施方式，於帽層118中的氧含量小於約5原子百分比。於一實施方式，帽層包含矽、碳、氮、氫、或其任意組合。於一實施方式，帽層為氫氮碳化矽(SiCNH)層。於替代的實施方式，帽層為氫氮碳化矽(SiCNH)層、碳化矽(SiC)層、氮化矽(SiN)層、其任意組合。於一實施方式，帽層118的厚度小於5nm。於一實施方式，帽層的厚度從約2nm至約4nm。於一實施方式，帽層係藉由電漿增強化學氣相沉積(PECVD)技術、電漿增強原子層沉積(PEALD)技術、或其任意技術組合沉積。
圖1D係與圖1C相似的視圖130，在犧牲介電層沉積於帽層上後，根據一實施方式。如圖1D所示，犧牲介電層122沉積於帽層118上。於一實施方式，犧牲介電層122為低介電常數ILD層。一般而言，低介電常數介電質表示介電質具有低於約3.9的介電常數k。於一實施方式，犧牲介電層122為非晶碳、可填充旋塗聚合物例如聚甲基丙烯酸甲酯(PMMA)或其它可填充旋塗介電質。於一實施方式，犧牲介電層122為氮化鈦(TiN)層。於替代的實施方式，犧牲介電層122包含有機材料、無機材料或兩者。於替代的實施方式，犧牲介電層122為氧化層，例如，氧化矽層(例如，SiO2)、氧化鋁(例 如，Al2O3)、碳摻雜氧化物(例如，碳摻雜氧化矽)、或碳層。於另一實施方式，犧牲層122為聚合物層，例如，PMMA層、或其它犧牲聚合物層。
於一實施方式，犧牲介電層122的厚度由之後於製程中形成的氣隙的尺寸決定。於一實施方式，犧牲介電層122沉積為約20nm至約200nm的厚度。
於實施方式，犧牲介電層122在大於300度C的溫度被沉積。在沉積犧牲介電層的期間，帽層118保護下伏的導電特徵103及104免於氧化且防止從導電特徵103及104的金屬遷移。於實施方式，犧牲介電層122在約300度C至400度C之間的溫度被沉積。於一實施方式，犧牲介電層122使用沉積技術的之一沉積，例如但不限於，化學氣相沉積(“CVD”)例如電漿增強化學氣相沉積(“PECVD”)、物理氣相沉積(“PVD”)、分子束磊晶(“MBE”)、有機金屬化學氣相沉積(“MOCVD”)、原子層沉積(“ALD”)、或對於在微電子裝置製造技術領域中具有通常知識者而言可知的其它沉積技術。
圖1E係與圖1D相似的視圖140，在犧牲介電層被凹陷後，根據一實施方式。於一實施方式，犧牲介電層122被凹陷下去至深度141，以形成溝槽144及暴露帽層118的部分。於一實施方式，犧牲介電層122被選擇性蝕刻下至深度141，而使保護帽層118及下伏的導電特徵103及104未受損。於一實施方式，深度141由於之後在製程中沉積在凹陷的犧牲介電層上的幕層的厚度決定。 於一實施方式，犧牲介電層使用一或更多蝕刻技術凹陷，例如對於在微電子裝置製造技術領域中具有通常知識者而言可知的乾蝕刻、濕蝕刻、或其兩者的蝕刻技術。
於另一實施方式，藉由圖案化的硬遮罩(未顯示)，選擇性地沉積犧牲層122至深度141且於裝置部分上，如圖1C所示，使用沉積技術的之一，例如但不限於，化學氣相沉積(“CVD”)例如電漿增強化學氣相沉積(“PECVD”)、物理氣相沉積(“PVD”)、分子束磊晶(“MBE”)、有機金屬化學氣相沉積(“MOCVD”)、原子層沉積(“ALD”)、或對於在微電子裝置製造技術領域中具有通常知識者而言可知的其它沉積技術。於一實施方式，圖案化的硬遮罩層之後被移除，使用對於在微電子裝置製造技術領域中具有通常知識者而言可知的硬遮罩層移除技術之一。
圖1F係與圖1E相似的視圖150，在幕層123沉積於凹陷的犧牲介電層122上後，根據一實施方式。如圖1F所示，幕層123沉積於帽層118的暴露的部分上且於溝槽144中。於一實施方式，幕層123包含孔(空穴)。一般而言，多孔率表示空穴(即，「空」)空間對比材料的整體體積的量測。於一實施方式，幕層具有至少30%的多孔率。於更特定的實施方式，幕層的多孔率大於或等於50%。
於一實施方式，幕層123包含矽及碳。於一實施方式，幕層123為矽碳氧層。於一實施方式，幕層 123為矽碳氧氫層。於一實施方式，幕層123為多孔的矽碳氮氫層。於一實施方式，幕層123為極低介電常數(k)層。於一實施方式，幕層123具有小於或等於2.2的介電常數k。於另一實施方式，幕層123為高介電常數介電層，具有大於氧化矽的介電常數k的介電常數k。於一實施方式，幕層123沉積為至少與導電特徵103及104的頂部分齊平的厚度。於一實施方式，幕層123足夠厚以防止未對齊的通孔破壞進入於之後在製程中形成的氣隙中。於一實施方式，幕層的厚度為從約5nm至約20nm。
於實施方式，幕層123使用可流動沉積技術之一沉積，例如但不限於，覆層沉積、旋塗、化學氣相沉積(“CVD”)例如電漿增強化學氣相沉積(“PECVD”)、物理氣相沉積(“PVD”)、分子束磊晶(“MBE”)、有機金屬化學氣相沉積(“MOCVD”)、原子層沉積(“ALD”)、或對於在微電子裝置製造技術領域中具有通常知識者而言可知的其它沉積技術。
圖1G係與圖1F相似的視圖160，在幕層123被凹陷回去以暴露導電特徵130及140的頂部分後，根據一實施方式。如圖1G中所示，幕層123與導電特徵103及104的頂部分161及162齊平。於一實施方式，幕層被凹陷，使用對於在微電子裝置製造技術領域中具有通常知識者而言可知的CMP技術之一。
圖1H係與圖1G相似的視圖170，在犧牲介 電層122被移除後，根據一實施方式。如圖1H所示，犧牲介電層122通過幕層123的孔被移除以形成氣隙，例如，氣隙171。氣隙171相鄰於帽層的部分119。氣隙171於幕層123之下，如圖1H中所示。於一實施方式，於大於300度C的溫度，犧牲介電層122通過幕層123的孔除氣。於一實施方式，於從約350度C至約450度C的溫度，犧牲介電層122通過幕層123的孔除氣。於一實施方式，犧牲介電層122使用電漿輔助灰化製程移除。在犧牲介電層122的移除的期間，帽層118有利地保護下伏的導電特徵103及104免於氧化且防止從導電特徵103及104的金屬遷移。
圖1I係與圖1H相似的視圖180，在幕層被填塞且密封蝕刻停止層126沉積於被填塞的幕層上後，根據一實施方式。如圖1I所示，多孔的幕層123被轉化為被填塞的幕層125，且蝕刻停止層126被沉積於覆蓋導電特徵103及104的頂部分的帽層118的部分121上且於在導電特徵之間的被填塞的幕層125的部分上。於一實施方式，蝕刻停止層被沉積於密緻(被填塞的)幕層上，以增加對於次層圖案化的密封性及機械堅固性。於一實施方式，被填塞的幕層的硬度大於未被填塞的幕層的硬度。於一實施方式，幕層被填塞以增加介電常數(k)值至至少4。於一實施方式，藉由於之後在製程中被移除的圖案化硬遮罩(未顯示)，幕層被選擇性填塞。
於一實施方式，幕層的多孔材料係藉由以填 塞材料填充孔、固化多孔材料、或兩者而填塞。於一實施方式，填塞材料使用沉積技術之一(例如，旋塗或其它沉積技術)沉積於幕材料上且之後被固化以填充幕材料的孔。
於一實施方式，用以填充幕層的孔的填塞材料為聚合物(例如，PMMA或其它聚合物)、氮化鈦、氧化鋁或其它填塞材料。於一實施方式，填塞材料及幕材料為相同材料。於一實施方式，幕層材料的孔使用相同材料的第二相再填充。於一實施方式，幕層的孔在大於室溫的溫度以聚合物填塞物填充。於一實施方式，多孔幕層被固化，使用電子束固化、紫外(UV)光固化、退火、或其任意組合。於一實施方式，幕層於至少400度C的溫度被填塞。於一實施方式，在填塞幕層的期間，帽層118保護下伏的導電特徵103及104免於氧化且防止從導電特徵103及104的金屬遷移。於一實施方式，蝕刻停止層126為氮化矽層、碳化矽層、氮碳化矽層、氧碳化矽層、氫氮碳化矽層、或其組合。於一實施方式，蝕刻停止層126包含矽(Si)、碳(C)、氮(N)、氧(O)、氫(H)、或其任意組合。於一實施方式，蝕刻停止層126為SiCNOH層。於一實施方式，蝕刻停止層126為碳摻雜氮氧化矽(SiON：C)層。於一實施方式，蝕刻停止層126為高介電常數介電層，具有大於氧化矽的介電常數k的介電常數k。
於替代的實施方式，蝕刻停止層126為，氧 化物層，例如氧化矽層、碳摻雜氧化矽層、氟摻雜氧化矽層、金屬氧化物例如氧化鈦、氧化鋁、或任意其它金屬氧化物；氫倍半矽氧烷(HSQ)、氟摻雜氧化矽、氟化非晶碳、甲基倍半矽氧烷(MSQ)、氮化物層例如氮化矽、氮化鈦、氮氧化矽、碳化矽，或其它蝕刻停止層。於一實施方式，蝕刻停止層116的厚度為從約5nm至約20nm。
於實施方式，蝕刻停止層126使用沉積技術之一沉積，例如但不限於，覆層沉積、化學氣相沉積(“CVD”)例如電漿增強化學氣相沉積(“PECVD”)、物理氣相沉積(“PVD”)、分子束磊晶(“MBE”)、有機金屬化學氣相沉積(“MOCVD”)、原子層沉積(“ALD”)、或對於在微電子裝置製造技術領域中具有通常知識者而言可知的其它沉積技術。
圖1J係與圖1I相似的視圖190，在形成次層互連層181後，根據一實施方式。於一實施方式，次層互連層181包含沉積於蝕刻停止層126上的絕緣層184。於實施方式，絕緣層184為層間介電質(ILD)層。於一實施方式，絕緣層184為氧化物層，例如，氧化矽層。於另一實施方式，絕緣層184為氮化物層，例如，氮化矽層。於替代的實施方式，絕緣層184為氧化鋁層、氮氧化矽層、其它氧化物/氮化物層、其任意組合、或其它電絕緣層，由電子裝置設計決定。互連182及184分別穿過在接觸特徵104及103上的絕緣層184、蝕刻停止層126及填塞的幕層125形成。於一實施方式，互連182及183包含 導電通孔或任意其它導電互連。於一實施方式，次層導電層181使用對於在微電子裝置製造技術領域中具有通常知識者而言可知的BEOL製程形成。
對於傳統技術，當形成於較上互連層中的導電通孔相對於在較下層中的導電線及氣隙中的著陸層未對齊時，此種未對齊通孔降低短路極限且可能短路相鄰的線。不像傳統技術，此處所述的在填塞的幕層上的蝕刻停止層防止未對齊通孔免於破壞進入氣隙，使得短路電路不會被產生於相鄰的導電線之間。
圖2A係用以整合替代層間介電質之電子裝置的部分的側視圖200，根據另一實施方式。圖2A與圖1B相似。如圖2A中所示，複數導電特徵，例如導電特徵203及導電特徵204形成於基板201上的介電層202上。導電特徵203包含頂部分214及相對側壁212及213。導電特徵204包含頂部分217及相對側壁215及216。導電特徵203包含一或更多導電層，例如，在基層205上的導電層206。導電層206及基層205分別表示導電層106及基層105。介電層202表示介電層102。基板201表示基板101。導電特徵203及204分別表示導電特徵103及104。
如圖2A所示，介電層202被凹陷，使得相鄰於導電特徵203的204的側壁的介電層202的部分被移除且溝槽207形成於介電層202中。溝槽207具有底部208及相對側壁209及211。於一實施方式，溝槽207的深度 243至少部分由之後於製程中形成的替代層間介電質(ILD)層的厚度決定。於一實施方式，溝槽207的深度243小於約20nm。
圖2B係與圖2A相似的視圖210，在帽層218沉積於複數導電特徵上後，根據另一實施方式。帽層218具有部分，例如部分221，其覆蓋導電特徵203及204的頂部分214及217。帽層218具有部分，例如部分219，其覆蓋導電特徵203及204的側壁212、213、215及216且覆蓋溝槽207的側壁部分211及209及底部分208。於一實施方式，帽層218表示帽層118。
於一實施方式，帽層218的材料及厚度的至少之一被最佳化，以在之後於製程中的製程期間中防止下伏金屬特徵免於腐蝕且免於金屬移動(遷移)。於一實施方式，帽層218在溫度大於350度C的之後的製程中的製程期間中增加以防止下伏金屬特徵免於金屬移動(遷移)。於一實施方式，帽層218被沉積以增加下伏金屬特徵與在之後的製程中被沉積的替代的ILD的附著。於一實施方式，帽層218無氧。於一實施方式，於帽層218中的氧含量小於約5原子百分比。於一實施方式，帽層包含矽、碳、氮、氫、或其任意組合。於一實施方式，帽層為氫氮碳化矽(SiCNH)層。於替代的實施方式，帽層為氫氮碳化矽(SiCNH)層、碳化矽(SiC)層、氮化矽(SiN)層、或其任意組合。於一實施方式，帽層218的厚度小於5nm。於一實施方式，帽層的厚度從約2nm至 約4nm。於一實施方式，帽層係藉由電漿增強化學氣相沉積(PECVD)技術、電漿增強原子層沉積(PEALD)技術、或其任意技術組合沉積。
圖2C係與圖2B相似的視圖220，在替代ILD層沉積於帽層上後，根據另一實施方式。如於圖2C中所示，替代ILD 222沉積於帽層218上。於一實施方式，替代ILD 222為低介電常數ILD層。
於一實施方式，替代ILD 222包含孔。於一實施方式，替代ILD 222包含矽及碳。於一實施方式，替代ILD 222為氧碳化矽層。於一實施方式，替代ILD 222為氫氧碳化矽層。於一實施方式，替代ILD 222為低介電常數(k)層，具有小於或等於2.85的介電常數k。於一實施方式，替代ILD 222為極低介電常數k層，具有小於或等於2.1的介電常數k。
於替代的實施方式，替代ILD 222包含有機材料、無機材料或兩者。於替代的實施方式，替代ILD 222為氧化層，例如，氧化矽層(例如，SiO2)、氧化鋁層(例如，Al2O3)、碳摻雜氧化物(例如，碳摻雜氧化矽)、或低介電常數聚合物層。於一實施方式，替代ILD 222沉積為從約50奈米(nm)至約200nm的厚度。於一實施方式，替代ILD 222使用使用可流動沉積技術之一沉積，例如但不限於，化學氣相沉積(“CVD”)例如電漿增強化學氣相沉積(“PECVD”)、物理氣相沉積(“PVD”)、分子束磊晶(“MBE”)、有機金屬化學氣相 沉積(“MOCVD”)、原子層沉積(“ALD”)、或對於在微電子裝置製造技術領域中具有通常知識者而言可知的其它沉積技術。
於一實施方式，替代ILD被固化以增加介電常數(k)值。於實施方式，替代ILD 222被固化以增加機械堅固性。於一實施方式，替代ILD層的密度藉由固化而增加。在替代ILD的固化期間，帽層218保護下伏導電特徵203及204免於氧化且防止從導電特徵203及204的金屬遷移。於一實施方式，替代ILD在大於300度C的溫度被固化。於實施方式，替代ILD 222在約300度C至約400度C的溫度之間被固化。於替代的實施方式，替代ILD層使用電子束固化、紫外(UV)光固化、退火、或其任意組合而被固化。
圖2D係與圖2C相似的視圖230，在蝕刻停止層226沉積於替代ILD上後，根據另一實施方式。如圖2D所示，替代ILD 222被凹陷回去以與導電特徵203及204的頂部分齊平。於一實施方式，替代ILD層被凹陷，使用對於在微電子裝置製造技術領域中具有通常知識者而言可知的化學機械研磨(CMP)技術之一。蝕刻停止層226被沉積於導電特徵103及104的頂部分上及相鄰於導電特徵的凹陷的ILD層222的部分上。於一實施方式，蝕刻停止層226表示蝕刻停止層126。
圖2E係與圖2D相似的視圖240，在形成次層互連層243後，根據另一實施方式。於一實施方式，次 層互連層243包含沉積在蝕刻停止層226上的絕緣層244。於一實施方式，絕緣層244與替代ILD層222相似。於另一實施方式，絕緣層244與替代ILD層222不同。於一實施方式，絕緣層244表示絕緣層184。互連241及242形成為穿過絕緣層243及蝕刻停止層226並分別在接觸特徵204及203上。於一實施方式，互連241及242表示互連182及183。
圖3顯示包含沉積於介電層上的銅特徵上的帽層的電子裝置結構的部分的穿透式電子顯微鏡(TEM)的影像的圖300，根據一實施方式。如圖3所示，沉積於銅特徵303上的帽層的厚度被實質上最小化。沉積於銅特徵的頂部分上的帽層的部分301具有從約2.7nm至約3nm的厚度。沉積於銅特徵的側壁上的帽層的部分302具有約從2nm至約2.1nm的厚度。
圖4顯示在沉積且退火在ILD層上的銅特徵上的帽層上的厚SiN層後的電子裝置結構的部分的穿透式電子顯微鏡(TEM)影像401的圖400，根據一實施方式。於此實施方式，厚SiN層在約400度C被沉積，且之後在真空中退火約15分鐘。如圖4所示，在SiN層的沉積及退火期間，帽層保護銅特徵，使得銅不遷移進入ILD層中。
圖5顯示在固化在銅特徵上的帽層上的氣隙上方的多孔幕層後的電子裝置結構的部分的穿透式電子顯微鏡(TEM)影像501的圖500，根據一實施方式。如圖 5所示，帽層防止從銅特徵的銅的遷移。
圖6描述中介物600，其包含本發明的一或更多實施方式。中介物600係用於橋接第一基板602至第二基板604的中介基板。第一基板602可為，例如，積體電路晶粒。第二基板604可為，例如，記憶體模組、電腦主機板或其它積體電路晶粒。一般而言，中介物600的目的是擴展連接至更廣的間距或用以重路由連接至不同的連接。例如，中介物600可耦合積體電路晶粒至球柵陣列(BGA)606，其可接續耦合至第二基板604。於一些實施方式，第一及第二基板602/604附接至中介物600的相對側。於其它實施方式，第一及第二基板602/604附接至中介物600的相同側。且於進一步的實施方式，三或更多基板由中介物600的方式互連。
中介物600可由，環氧樹脂、玻璃纖維加強環氧樹脂、陶瓷材料或例如聚醯亞胺的聚合物材料形成。於進一步的實施例，中介物可由替代的剛性或撓性材料形成，其可包含與上述用於半導體基板的相同材料，例如矽、鍺及其它III-V族及IV族材料。
中介物可包含金屬互連608及通孔610，包含但不限於矽穿孔(TSV)612。中介物600可進一步包含嵌入裝置614，包含被動及主動裝置。此裝置包含，但不限於，電晶體、電容器、解耦合電容、電阻器、電感器、熔絲、二極體、變壓器、感測器及靜電放電(ESD)裝置。更複雜的裝置，例如射頻(RF)裝置、功率放大器、 電源管理裝置、天線、陣列、感測器及微機電系統(MEMS)裝置亦可形成於中介物600上。根據本發明的實施方式，此處所揭示的設備或製程可用於中介物600的製造。
圖7描述根據本發明的一實施方式的電腦裝置700。電腦裝置700可包含一些組件。於一實施方式，這些組件附接於一或更多主機板。於替代的實施方式，這些組件製造於單一系統單晶片(SoC)晶粒上而不是於主機板上。電腦裝置700中的組件，包含但不限於，積體電路晶粒702及至少一通訊晶片708。於一些實施例，通訊晶片708被製造作為積體電路晶粒702的部分。積體電路晶粒702可包含，例如中央處理單元(CPU)的處理器704，及通常用作快取記憶體的晶粒上記憶體706，其可由例如嵌入DRAM(eDRAM)或自旋轉移矩記憶體(STTM或STTM-RAM)的技術提供。
電腦裝置700可包含其它可能有或可能沒有與主機板實體及電耦合或製造於SoC晶粒中的組件。這些其它組件，包含但不限於，揮發性記憶體710(例如，DRAM)、非揮發性記憶體712(例如，ROM或快閃記憶體)、圖形處理單元714(GPU)、數位訊號處理器(DSP)716、密碼處理器742(於硬體中執行密碼演算法的特殊處理器)、晶片組720、天線722、顯示器或觸控螢幕顯示器724、觸控螢幕顯示器控制器726、電池728或其它電源、全球定位系統(GPS)裝置744、功率放大 器(PA)、羅盤、移動共處理器或感測器732(其可包含加速度計、陀螺儀及羅盤)、喇叭734、相機736、使用者輸入裝置738(例如鍵盤、滑鼠、觸控筆及觸控板)及大量儲存裝置740(例如硬碟、光碟(CD)、數位多用碟片(DVD)等)。
通訊晶片708致能用於從且至電腦裝置700的資料的傳輸的無線通訊。單詞「無線」及其所衍生的可用於敘述電路、裝置、系統、方法、技術、通訊頻道等，其經由非固態介質可藉由調變的電磁輻射的使用而通訊資料。此單詞並非暗示相關裝置沒有包含任何線，雖然於一些實施方式中可能沒有線。通訊晶片708可實現許多無線標準或協定之任意者，包含但不限於Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生物，以及任意指定用於3G、4G、5G以及更多的其它無線協定。電腦裝置700可包含複數通訊晶片708。例如，第一通訊晶片708可用於較短範圍的無線通訊，例如Wi-Fi及藍芽，且第二通訊晶片708可用於較長的範圍的無線通訊，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它。
單詞「處理器」可表示從暫存器及/或記憶體處理電子資料以將電子資料轉換成可儲存於暫存器及/或記憶體中的其它電子資料的任意裝置的裝置或裝置的部 分。一或更多組件，例如，積體電路晶粒702、通訊晶片708、GPU 714、密碼處理器742、DSP 716、晶片組720及其它組件可包含根據本發明的實施方式形成的一或更多裝置。於更多實施方式，裝載於電腦裝置700中的另一組件可含有根據本發明的實施方式形成的一或更多裝置。
於多樣的實施方式，電腦裝置700可為膝上電腦、小筆電、筆記型電腦、超極致筆電、智慧手機、平板電腦、個人數位助理(PDA)、超極移動個人電腦(PC)、行動電話、桌上電腦、伺服器、印表機、掃描器、螢幕、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器或數位影片錄影機。於進一步的實施例中，電腦裝置700可為處理資料的任意其它電子裝置。
上述的本發明的實施例的描述，包含於摘要中敘述的，無意窮盡或限制本發明於特定的揭示的精確形式。雖然本發明的特定實施例及例子於此處為了說明的目的敘述，但在本發明的範疇內的多樣的均等修改是可能的，只要可為所屬技術領域中具有通常知識者所理解。
根據上述詳細的敘述，可對本發明作出這些修改。用於之後的申請專利範圍的詞語不應被解釋為限制本發明至揭示於說明書及申請專利範圍中的特定的實施例。而是，本發明的範疇應全然由之後的申請專利範圍決定，其根據被建立的申請專利範圍解釋原則而解釋。
以下的例子關於更多實施方式：
於一實施方式，一種電子裝置的製造方法， 包含：沉積帽層在基板上的第一介電層上的複數導電特徵上；沉積第二介電層在該帽層的第一部分上；及沉積蝕刻停止層在該帽層的第二部分上。
於一實施方式，一種電子裝置的製造方法，包含：形成溝槽於基板上的第一介電層上的導電特徵的至少之二之間的第一介電層中；沉積帽層於該溝槽上且於該導電特徵的該至少之二的頂部分及相對側壁上；沉積第二介電層在該帽層的第一部分上；及沉積蝕刻停止層在該帽層的第二部分上。
於一實施方式，一種電子裝置的製造方法，包含：沉積帽層在基板上的第一介電層上的複數導電特徵上；沉積第二介電層在該帽層的第一部分上；及沉積蝕刻停止層在該帽層的第二部分上，其中該帽層的厚度小於5奈米。
於一實施方式，一種電子裝置的製造方法，包含：沉積帽層在基板上的第一介電層上的複數導電特徵上；沉積第二介電層在該帽層的第一部分上；及沉積蝕刻停止層在該帽層的第二部分上，其中該帽層係藉由電漿增強化學氣相沉積(PECVD)技術、電漿增強原子層沉積(PEALD)技術、或這些技術的任意組合沉積。
於一實施方式，一種電子裝置的製造方法，包含：沉積帽層在基板上的第一介電層上的複數導電特徵上；沉積第二介電層在該帽層的第一部分上；及沉積蝕刻停止層在該帽層的第二部分上，其中該帽層無氧。
於一實施方式，一種電子裝置的製造方法，包含：沉積帽層在基板上的第一介電層上的複數導電特徵上；沉積第二介電層在該帽層的第一部分上；及沉積蝕刻停止層在該帽層的第二部分上，其中該帽層包含矽、碳、氮及氫。
於一實施方式，一種電子裝置的製造方法，包含：沉積帽層在基板上的第一介電層上的複數導電特徵上；沉積第二介電層在該帽層的第一部分上；凹陷該第二介電層；沉積幕層在凹陷的該第二介電層上；通過該幕層移除該第二介電層以形成氣隙；填塞該幕層；及沉積蝕刻停止層在該帽層的第二部分上。
於一實施方式，一種電子裝置的製造方法，包含：沉積帽層在基板上的第一介電層上的複數導電特徵上；沉積第二介電層在該帽層的第一部分上；凹陷該第二介電層；沉積幕層在凹陷的該第二介電層上；通過該幕層移除該第二介電層以形成氣隙；填塞該幕層；移除填塞的該幕層的部分以至少暴露該帽層的該第二部分；及沉積蝕刻停止層在該帽層的第二部分上且在填塞的該幕層上。
於一實施方式，一種電子裝置的製造方法，包含：沉積帽層在基板上的第一介電層上的複數導電特徵上；沉積第二介電層在該帽層的第一部分上；固化該第二介電層；及沉積蝕刻停止層在該帽層的第二部分上。
於一實施方式，一種電子裝置的製造方法，包含：沉積帽層在基板上的第一介電層上的複數導電特徵 上；沉積第二介電層在該帽層的第一部分上；沉積蝕刻停止層在該帽層的第二部分上；及沉積互連層在該蝕刻停止層上。
於一實施方式，一種用以提供無遮罩氣隙的流程的方法，包含：蝕刻在基板上的導電特徵之間的第一介電層中的溝槽；沉積帽層在該溝槽及該導電特徵上；沉積第二介電層在該溝槽上的該帽層上；沉積幕層在該第二介電層上；及通過該幕層移除該第二介電層以形成氣隙。
於一實施方式，一種用以提供無遮罩氣隙的流程的方法，包含：蝕刻在基板上的導電特徵之間的第一介電層中的溝槽；沉積帽層在該溝槽及該導電特徵上；沉積第二介電層在該溝槽上的該帽層上；凹陷該第二介電層；沉積幕層在凹陷的該第二介電層上；及通過該幕層移除該第二介電層以形成氣隙。
於一實施方式，一種用以提供無遮罩氣隙的流程的方法，包含：蝕刻在基板上的導電特徵之間的第一介電層中的溝槽；沉積帽層在該溝槽及該導電特徵上；沉積第二介電層在該溝槽上的該帽層上；沉積幕層在該第二介電層上；通過該幕層移除該第二介電層以形成氣隙；填塞該幕層；及沉積蝕刻停止層在填塞的該幕層上。
於一實施方式，一種用以提供無遮罩氣隙的流程的方法，包含：蝕刻在基板上的導電特徵之間的第一介電層中的溝槽；沉積帽層在該溝槽及該導電特徵上；沉積第二介電層在該溝槽上的該帽層上；沉積幕層在該第二 介電層上；通過該幕層移除該第二介電層以形成氣隙；填塞該幕層；沉積蝕刻停止層在填塞的該幕層上；及沉積互連層在該蝕刻停止層上。
於一實施方式，一種用以提供無遮罩氣隙的流程的方法，包含：蝕刻在基板上的導電特徵之間的第一介電層中的溝槽；沉積帽層在該溝槽及該導電特徵上；沉積第二介電層在該溝槽上的該帽層上；沉積幕層在該第二介電層上；通過該幕層移除該第二介電層以形成氣隙；及移除該幕層的部分以暴露在該導電特徵上的該帽層的部分。
於一實施方式，一種用以提供無遮罩氣隙的流程的方法，包含：蝕刻在基板上的導電特徵之間的第一介電層中的溝槽；沉積帽層在該溝槽及該導電特徵上；沉積第二介電層在該溝槽上的該帽層上；沉積幕層在該第二介電層上；及通過該幕層移除該第二介電層以形成氣隙，其中該帽層的厚度小於5奈米。
於一實施方式，一種用以提供無遮罩氣隙的流程的方法，包含：蝕刻在基板上的導電特徵之間的第一介電層中的溝槽；沉積帽層在該溝槽及該導電特徵上；沉積第二介電層在該溝槽上的該帽層上；沉積幕層在該第二介電層上；及通過該幕層移除該第二介電層以形成氣隙，其中該帽層係藉由電漿增強化學氣相沉積(PECVD)技術、電漿增強原子層沉積(PEALD)技術、或這些技術的任意組合沉積。
於一實施方式，一種用以提供無遮罩氣隙的流程的方法，包含：蝕刻在基板上的導電特徵之間的第一介電層中的溝槽；沉積帽層在該溝槽及該導電特徵上；沉積第二介電層在該溝槽上的該帽層上；沉積幕層在該第二介電層上；及通過該幕層移除該第二介電層以形成氣隙，其中該帽層無氧。
於一實施方式，一種用以提供無遮罩氣隙的流程的方法，包含：蝕刻在基板上的導電特徵之間的第一介電層中的溝槽；沉積帽層在該溝槽及該導電特徵上；沉積第二介電層在該溝槽上的該帽層上；沉積幕層在該第二介電層上；及通過該幕層移除該第二介電層以形成氣隙，其中該帽層包含矽、碳、氮及氫。
於一實施方式，一種用以提供替代層間介電質流程的方法，包含：蝕刻在基板上的導電特徵之間的第一介電層中的溝槽；沉積帽層在該溝槽及該導電特徵上；沉積第二介電層在該帽層上；及沉積蝕刻停止層在該第二介電層上。
於一實施方式，一種用以提供替代層間介電質流程的方法，包含：蝕刻在基板上的導電特徵之間的第一介電層中的溝槽；沉積帽層在該溝槽及該導電特徵上；沉積第二介電層在該帽層上；及沉積蝕刻停止層在該第二介電層上，其中該帽層的厚度小於5奈米。
於一實施方式，一種用以提供替代層間介電質流程的方法，包含：蝕刻在基板上的導電特徵之間的第 一介電層中的溝槽；沉積帽層在該溝槽及該導電特徵上；沉積第二介電層在該帽層上；及沉積蝕刻停止層在該第二介電層上，其中該帽層係藉由電漿增強化學氣相沉積(PECVD)技術、電漿增強原子層沉積(PEALD)技術、或這些技術的任意組合沉積。
於一實施方式，一種用以提供替代層間介電質流程的方法，包含：蝕刻在基板上的導電特徵之間的第一介電層中的溝槽；沉積帽層在該溝槽及該導電特徵上；沉積第二介電層在該帽層上；及沉積蝕刻停止層在該第二介電層上，其中該帽層無氧。
於一實施方式，一種用以提供替代層間介電質流程的方法，包含：蝕刻在基板上的導電特徵之間的第一介電層中的溝槽；沉積帽層在該溝槽及該導電特徵上；沉積第二介電層在該帽層上；及沉積蝕刻停止層在該第二介電層上，其中該帽層包含矽、碳、氮及氫。
於一實施方式，一種用以提供替代層間介電質流程的方法，包含：蝕刻在基板上的導電特徵之間的第一介電層中的溝槽；沉積帽層在該溝槽及該導電特徵上；沉積第二介電層在該帽層上；固化該第二介電層；移除固化的該第二介電層的部分，以暴露該帽層的部分；及沉積該蝕刻停止層於該帽層的暴露的該部分上。
於一實施方式，一種用以提供替代層間介電質流程的方法，包含：蝕刻在基板上的導電特徵之間的第一介電層中的溝槽；沉積帽層在該溝槽及該導電特徵上； 沉積第二介電層在該帽層上；沉積蝕刻停止層在該第二介電層上；及沉積互連層在該蝕刻停止層上。
於一實施方式，一種電子裝置，包含：帽層，在基板上的第一介電層上的複數導電特徵上；第二介電層，在該導電特徵的至少之二之間的溝槽上的該帽層的第一部分上；及蝕刻停止層，在該帽層的第二部分上。
於一實施方式，一種電子裝置，包含：帽層，在基板上的第一介電層上的複數導電特徵上；第二介電層，在該導電特徵的至少之二之間的溝槽上的該帽層的第一部分上；及蝕刻停止層，在該帽層的第二部分上，其中該第二部分在該導電特徵的該至少之二的頂部分上。
於一實施方式，一種電子裝置，包含：帽層，在基板上的第一介電層上的複數導電特徵上；第二介電層，在該導電特徵的至少之二之間的溝槽上的該帽層的第一部分上；及蝕刻停止層，在該帽層的第二部分上，其中該帽層的厚度小於5奈米。
於一實施方式，一種電子裝置，包含：帽層，在基板上的第一介電層上的複數導電特徵上；第二介電層，在該導電特徵的至少之二之間的溝槽上的該帽層的第一部分上；及蝕刻停止層，在該帽層的第二部分上，其中該帽層無氧。
於一實施方式，一種電子裝置，包含：帽層，在基板上的第一介電層上的複數導電特徵上；第二介電層，在該導電特徵的至少之二之間的溝槽上的該帽層的 第一部分上；及蝕刻停止層，在該帽層的第二部分上，其中該帽層包含矽、碳、氮及氧。
於一實施方式，一種電子裝置，包含：帽層，在基板上的第一介電層上的複數導電特徵上；第二介電層，在該導電特徵的至少之二之間的溝槽上的該帽層的第一部分上；蝕刻停止層，在該帽層的第二部分上；及互連層，在該蝕刻停止層上。
於一實施方式，一種電子裝置，包含在基板上的導電特徵之間的第一介電層中的溝槽，其中該溝槽包含底部分及第一相對側壁，且其中該導電特徵的各者包含頂部分及第二相對側壁；帽層，包含第一部分及第二部分，其中該第一部分在該底部分上且在該第一相對側壁上，且其中該第二部分在該頂部分上且在該第二相對側壁上；及氣隙，相鄰該帽層的該第一部分。
於一實施方式，一種電子裝置，包含在基板上的導電特徵之間的第一介電層中的溝槽，其中該溝槽包含底部分及第一相對側壁，且其中該導電特徵的各者包含頂部分及第二相對側壁；帽層，包含第一部分及第二部分，其中該第一部分在該底部分上且在該第一相對側壁上，且其中該第二部分在該頂部分上且在該第二相對側壁上；及氣隙，相鄰該帽層的該第一部分；幕層，在該氣隙上；及蝕刻停止層，在該幕層上。
於一實施方式，一種電子裝置，包含在基板上的導電特徵之間的第一介電層中的溝槽，其中該溝槽包 含底部分及第一相對側壁，且其中該導電特徵的各者包含頂部分及第二相對側壁；帽層，包含第一部分及第二部分，其中該第一部分在該底部分上且在該第一相對側壁上，且其中該第二部分在該頂部分上且在該第二相對側壁上；及氣隙，相鄰該帽層的該第一部分，其中該帽層的厚度小於5奈米。
於一實施方式，一種電子裝置，包含在基板上的導電特徵之間的第一介電層中的溝槽，其中該溝槽包含底部分及第一相對側壁，且其中該導電特徵的各者包含頂部分及第二相對側壁；帽層，包含第一部分及第二部分，其中該第一部分在該底部分上且在該第一相對側壁上，且其中該第二部分在該頂部分上且在該第二相對側壁上；及氣隙，相鄰該帽層的該第一部分，其中該帽層無氧。
於一實施方式，一種電子裝置，包含在基板上的導電特徵之間的第一介電層中的溝槽，其中該溝槽包含底部分及第一相對側壁，且其中該導電特徵的各者包含頂部分及第二相對側壁；帽層，包含第一部分及第二部分，其中該第一部分在該底部分上且在該第一相對側壁上，且其中該第二部分在該頂部分上且在該第二相對側壁上；及氣隙，相鄰該帽層的該第一部分，其中該帽層包含矽、碳、氮及氫。
於一實施方式，一種電子裝置，包含在基板上的導電特徵之間的第一介電層中的溝槽，其中該溝槽包 含底部分及第一相對側壁，且其中該導電特徵的各者包含頂部分及第二相對側壁；帽層，包含第一部分及第二部分，其中該第一部分在該底部分上且在該第一相對側壁上，且其中該第二部分在該頂部分上且在該第二相對側壁上；氣隙，相鄰該帽層的該第一部分；及互連，在該氣隙上。
於前述的說明書，已參照說明書的特定範例實施方式敘述方法及設備。明顯地，可對它們作出多樣的修改而不離開實施方式的寬廣精神及範疇，如於下的申請專利範圍中提出的。因此，說明書及圖式被認為是描述的效用而非限制的效用。
101:基板
102:介電層
103:導電特徵
104:導電特徵
118:帽層
119:部分
125:幕層
126:蝕刻停止層
171:氣隙
181:次層互連層
182:互連
183:互連
184:絕緣層
190:視圖

Claims (20)

  1. 一種電子裝置的製造方法，包含：沉積帽層在基板上的第一介電層上的複數個導電特徵上；沉積第二介電層在該帽層的第一部分上；及沉積蝕刻停止層在該帽層的第二部分上，其中，該蝕刻停止層包含介電質材料。
  2. 如申請專利範圍第1項的方法，更包含：形成溝槽於在該等導電特徵中的至少之二之間的該第一介電層中，其中，該帽層沉積於該溝槽上且於該等導電特徵中的該至少之二的頂部分及相對側壁上。
  3. 如申請專利範圍第1項的方法，其中，該帽層係藉由電漿增強化學氣相沉積(PECVD)技術、電漿增強原子層沉積(PEALD)技術、或這些技術的任意組合沉積。
  4. 如申請專利範圍第1項的方法，更包含：凹陷該第二介電層；沉積幕層在凹陷的該第二介電層上；通過該幕層移除該第二介電層以形成氣隙；以及填塞該幕層。
  5. 如申請專利範圍第1項的方法，更包含：固化該第二介電層。
  6. 一種用以提供無遮罩氣隙流程的方法，包含：蝕刻在基板上的導電特徵之間的第一介電層中的溝槽，其中，該溝槽具有在該等導電特徵的底部之下的底 部；沉積帽層在該溝槽及該等導電特徵上，該帽層直接在該等導電特徵上；沉積第二介電層在該溝槽上的該帽層上；沉積幕層在該第二介電層上；及通過該幕層移除該第二介電層以形成氣隙。
  7. 如申請專利範圍第6項的方法，更包含：凹陷該第二介電層，其中，該幕層沉積於凹陷的該第二介電層上。
  8. 如申請專利範圍第6項的方法，更包含：填塞該幕層；及沉積蝕刻停止層在該幕層上。
  9. 如申請專利範圍第6項的方法，其中，該帽層係藉由電漿增強化學氣相沉積(PECVD)技術、電漿增強原子層沉積(PEALD)技術、或這些技術的任意組合沉積。
  10. 如申請專利範圍第6項的方法，其中，該帽層無氧。
  11. 一種用以提供替代層間介電質流程的方法，包含：蝕刻在基板上的導電特徵之間的第一介電層中的溝槽，其中，該溝槽具有在該等導電特徵的底部之下的底部；沉積帽層在該溝槽及該等導電特徵上，該帽層直接在該等導電特徵上； 沉積第二介電層在該帽層上；及沉積蝕刻停止層在該第二介電層上。
  12. 如申請專利範圍第11項的方法，其中，該帽層係藉由電漿增強化學氣相沉積(PECVD)技術、電漿增強原子層沉積(PEALD)技術、或這些技術的任意組合沉積。
  13. 如申請專利範圍第11項的方法，其中，該帽層無氧。
  14. 如申請專利範圍第11項的方法，更包含：固化該第二介電層；及移除固化的該第二介電層的部分，以暴露該帽層的部分，其中，該蝕刻停止層沉積於該帽層的該部分上。
  15. 如申請專利範圍第11項的方法，更包含：沉積互連層在該蝕刻停止層上。
  16. 一種電子裝置，包含：帽層，在基板上的第一介電層上的複數個導電特徵上；第二介電層，在該等導電特徵中的至少之二之間的溝槽上的該帽層的第一部分上；及蝕刻停止層，在該帽層的第二部分上，其中，該蝕刻停止層包含介電質材料。
  17. 如申請專利範圍第16項的電子裝置，其中，該第二部分在該等導電特徵中的該至少之二的頂部分上。
  18. 如申請專利範圍第16項的電子裝置，其中，該帽層的厚度小於5奈米。
  19. 如申請專利範圍第16項的電子裝置，其中，該帽層無氧。
  20. 如申請專利範圍第16項的電子裝置，更包含：互連層，在該蝕刻停止層上。
TW105124630A 2015-09-23 2016-08-03 電子裝置和用以製造電子裝置、用以提供無遮罩氣隙流程、及用以提供替代層間介電質流程的方法 TWI703633B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2015/051767 WO2017052540A1 (en) 2015-09-23 2015-09-23 Ultra thin helmet dielectric layer for maskless air gap and replacement ild processes
WOPCT/US15/51767 2015-09-23

Publications (2)

Publication Number Publication Date
TW201721741A TW201721741A (zh) 2017-06-16
TWI703633B true TWI703633B (zh) 2020-09-01

Family

ID=58386838

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105124630A TWI703633B (zh) 2015-09-23 2016-08-03 電子裝置和用以製造電子裝置、用以提供無遮罩氣隙流程、及用以提供替代層間介電質流程的方法

Country Status (4)

Country Link
US (1) US10483160B2 (zh)
EP (1) EP3353803A4 (zh)
TW (1) TWI703633B (zh)
WO (1) WO2017052540A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757059B (zh) * 2021-01-11 2022-03-01 南亞科技股份有限公司 晶圓對晶圓內連線結構及其製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859151B1 (en) * 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US9892961B1 (en) * 2016-08-09 2018-02-13 International Business Machines Corporation Air gap spacer formation for nano-scale semiconductor devices
US10707123B2 (en) 2017-04-28 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Etch profile control of interconnect structures
CN112997319B (zh) * 2018-10-09 2024-05-03 美光科技公司 形成装置的方法以及相关装置及电子系统
US10872826B2 (en) 2018-10-31 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method
US10832944B2 (en) 2018-11-01 2020-11-10 Globalfoundries Inc. Interconnect structure having reduced resistance variation and method of forming same
US11211287B2 (en) * 2019-07-22 2021-12-28 Nanya Technology Corporation Semiconductor device and method for fabricating the same
US11195810B2 (en) * 2019-08-23 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structure and method of forming same
US11315829B2 (en) * 2019-08-26 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Amorphous layers for reducing copper diffusion and method forming same
US11158537B2 (en) 2020-01-23 2021-10-26 International Business Machines Corporation Top vias with subtractive line formation
US11430735B2 (en) 2020-02-14 2022-08-30 International Business Machines Corporation Barrier removal for conductor in top via integration scheme
US11373947B2 (en) * 2020-02-26 2022-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming interconnect structures of semiconductor device
US11315903B2 (en) 2020-03-05 2022-04-26 Nanya Technology Corporation Semiconductor device with connecting structure and method for fabricating the same
US11355390B2 (en) * 2020-05-18 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect strucutre with protective etch-stop
US20220199516A1 (en) * 2020-12-21 2022-06-23 Intel Corporation Metal lines patterned by bottom-up fill metallization for advanced integrated circuit structure fabrication
TWI841311B (zh) * 2023-03-22 2024-05-01 致伸科技股份有限公司 觸控板模組

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140225251A1 (en) * 2013-02-13 2014-08-14 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437441B1 (en) * 1997-07-10 2002-08-20 Kawasaki Microelectronics, Inc. Wiring structure of a semiconductor integrated circuit and a method of forming the wiring structure
US20040232552A1 (en) * 2002-12-09 2004-11-25 Advanced Micro Devices, Inc. Air gap dual damascene process and structure
US7238604B2 (en) * 2003-04-24 2007-07-03 Intel Corporation Forming thin hard mask over air gap or porous dielectric
US7994046B2 (en) 2006-01-27 2011-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a dielectric layer with an air gap, and a structure including the dielectric layer with the air gap
JP2009194286A (ja) * 2008-02-18 2009-08-27 Panasonic Corp 半導体装置及びその製造方法
US8310053B2 (en) * 2008-04-23 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a device with a cavity
US7754601B2 (en) * 2008-06-03 2010-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor interconnect air gap formation process
US8575000B2 (en) 2011-07-19 2013-11-05 SanDisk Technologies, Inc. Copper interconnects separated by air gaps and method of making thereof
KR102002815B1 (ko) * 2012-09-05 2019-07-23 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US8900989B2 (en) 2013-03-06 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating an air gap using a damascene process and structure of same
US9312168B2 (en) * 2013-12-16 2016-04-12 Applied Materials, Inc. Air gap structure integration using a processing system
US9391020B2 (en) * 2014-03-31 2016-07-12 Stmicroelectronics, Inc. Interconnect structure having large self-aligned vias
US9343294B2 (en) * 2014-04-28 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure having air gap and method of forming the same
US9583380B2 (en) * 2014-07-17 2017-02-28 Globalfoundries Inc. Anisotropic material damage process for etching low-K dielectric materials

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140225251A1 (en) * 2013-02-13 2014-08-14 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757059B (zh) * 2021-01-11 2022-03-01 南亞科技股份有限公司 晶圓對晶圓內連線結構及其製造方法
US11488840B2 (en) 2021-01-11 2022-11-01 Nanya Technology Corporation Wafer-to-wafer interconnection structure and method of manufacturing the same

Also Published As

Publication number Publication date
US10483160B2 (en) 2019-11-19
WO2017052540A1 (en) 2017-03-30
EP3353803A4 (en) 2019-04-24
EP3353803A1 (en) 2018-08-01
US20180226289A1 (en) 2018-08-09
TW201721741A (zh) 2017-06-16

Similar Documents

Publication Publication Date Title
TWI703633B (zh) 電子裝置和用以製造電子裝置、用以提供無遮罩氣隙流程、及用以提供替代層間介電質流程的方法
KR101583135B1 (ko) 하이브리드 카본-금속 상호연결 구조
CN107579038B (zh) 具有罩层的气隙互连以及形成的方法
US10546772B2 (en) Self-aligned via below subtractively patterned interconnect
JP5706055B2 (ja) Ｔｓｖの歪緩和のための構造および方法
US9064872B2 (en) Semiconductor interconnect structures
US10971394B2 (en) Maskless air gap to prevent via punch through
CN107709225B (zh) 集成mems结构与互连和过孔
TWI616950B (zh) 蝕刻終止層及電容器（二）
KR20160110945A (ko) 조밀 피치 인터커넥트 구조체들을 갖는 인터커넥트 층들을 형성하기 위한 방법들
US8987859B2 (en) Techniques for enhancing dielectric breakdown performance
US20140019716A1 (en) Plateable diffusion barrier techniques
TWI720058B (zh) 用以提供有序的多孔性之方法及設備