[go: up one dir, main page]

TWI632558B - 非揮發性記憶體裝置及其操作方法 - Google Patents

非揮發性記憶體裝置及其操作方法 Download PDF

Info

Publication number
TWI632558B
TWI632558B TW106114414A TW106114414A TWI632558B TW I632558 B TWI632558 B TW I632558B TW 106114414 A TW106114414 A TW 106114414A TW 106114414 A TW106114414 A TW 106114414A TW I632558 B TWI632558 B TW I632558B
Authority
TW
Taiwan
Prior art keywords
potential
source
floating gate
gate element
drain
Prior art date
Application number
TW106114414A
Other languages
English (en)
Other versions
TW201842497A (zh
Inventor
林崇榮
金雅琴
Original Assignee
卡比科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 卡比科技有限公司 filed Critical 卡比科技有限公司
Priority to TW106114414A priority Critical patent/TWI632558B/zh
Priority to CN201810129145.XA priority patent/CN108806748A/zh
Priority to US15/925,740 priority patent/US10269437B2/en
Application granted granted Critical
Publication of TWI632558B publication Critical patent/TWI632558B/zh
Publication of TW201842497A publication Critical patent/TW201842497A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H10D30/6892—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode having at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Abstract

一種非揮發性記憶體裝置，包含：第一浮接閘極元件、第二浮接閘極元件以及選擇閘極元件。第一浮接閘極元件包含閘極，並配置以根據讀取電位、控制電位以及閘極之電性狀態產生讀取電流。第二浮接閘極元件與第一浮接閘極元件共用閘極，並配置以根據寫入電位以及控制電位決定閘極之電性狀態。選擇閘極元件電性耦接於第一浮接閘極元件以及第二浮接閘極元件，並配置以根據字元驅動電位以及源極驅動電位產生控制電位。

Description

非揮發性記憶體裝置及其操作方法
本發明是有關於記憶體技術，且特別是有關於一種非揮發性記憶體裝置及其操作方法。
近年來由於積體晶片系統的單晶片化，記憶體必須與系統整合成單一晶片。閘極氧化層厚度將隨著製程的微縮而縮小。常見的非揮發性記憶體裝置的讀取和寫入是採用單一電晶體執行。由於讀取和寫入均需要對同一元件施加電壓，容易對於較薄的閘極氧化層造成損害，因而降低元件的可靠度。
因此，如何設計一個新的非揮發性記憶體裝置及其操作方法，以解決上述的缺失，乃為此一業界亟待解決的問題。
本發明之目的在於提供一種非揮發性記憶體裝置，包含：第一浮接閘極(floating gate)元件、第二浮接閘極元件以及選擇閘極元件。第一浮接閘極元件包含閘極，並配 置以根據讀取電位、控制電位以及閘極之電性狀態產生讀取電流。第二浮接閘極元件與第一浮接閘極元件共用閘極，並配置以根據寫入電位以及控制電位決定閘極之電性狀態。選擇閘極元件電性耦接於第一浮接閘極元件以及第二浮接閘極元件，並配置以根據字元驅動電位以及源極驅動電位產生控制電位。
本發明之另一目的在於提供一種非揮發性記憶體裝置，包含：第一浮接閘極元件、第二浮接閘極元件、第一選擇閘極元件、第三浮接閘極元件、第四浮接閘極元件以及第二選擇閘極元件。第一浮接閘極元件包含第一閘極，並配置以根據第一讀取電位、第一控制電位以及第一閘極之第一電性狀態產生第一讀取電流。第二浮接閘極元件與第一浮接閘極元件共用第一閘極，並配置以根據第一寫入電位以及第一控制電位決定第一閘極之第一電性狀態。第一選擇閘極元件電性耦接於第一浮接閘極元件以及第二浮接閘極元件，並配置以根據字元驅動電位以及源極驅動電位產生控制電位。第三浮接閘極元件包含第二閘極，並配置以根據第二讀取電位、第二控制電位以及第二閘極之第二電性狀態產生第二讀取電流。第四浮接閘極元件與第三浮接閘極元件共用第二閘極，並配置以根據第二寫入電位以及第二控制電位決定第二閘極之第二電性狀態。第二選擇閘極元件電性耦接於第三浮接閘極元件以及第四浮接閘極元件，並配置以根據字元驅動電位以及源極驅動電位產生控制電位。
本發明之又一目的在於提供一種非揮發性記憶體裝置操作方法，包含：使選擇閘極元件根據字元驅動電位 以及源極驅動電位產生控制電位；使包含閘極之第一浮接閘極元件根據讀取電位、控制電位以及閘極之電性狀態產生讀取電流；使選擇閘極元件根據字元驅動電位以及源極驅動電位產生控制電位；使與第一浮接閘極元件共用閘極之第二浮接閘極元件根據寫入電位以及控制電位決定閘極之電性狀態。
應用本發明之優點在於將非揮發性記憶體裝置的讀取與寫入分別由不同的元件執行，將可減少對於氧化層的損壞，並可相應地提升元件的可靠度。
1‧‧‧非揮發性記憶體裝置
100‧‧‧浮接閘極元件
102‧‧‧浮接閘極元件
104‧‧‧選擇閘極元件
106‧‧‧抹除閘極元件
110、120‧‧‧主動區
20、22‧‧‧非揮發性記憶體裝置
200、210‧‧‧第一浮接閘極元件
202、212‧‧‧第二浮接閘極元件
204、214‧‧‧選擇閘極元件
206、216‧‧‧抹除閘極元件
300‧‧‧非揮發性記憶體裝置操作方法
301-304‧‧‧步驟
第1A圖為本發明一實施例中，一種非揮發性記憶體裝置的電路圖；第1B圖為本發明一實施例中，非揮發性記憶體裝置的佈局圖；第1C圖為本發明一實施例中，第1B圖的非揮發性記憶體裝置沿A方向視角的立體圖；第2A圖為本發明一實施例中，一種非揮發性記憶體裝置的電路圖；第2B圖為本發明一實施例中，非揮發性記憶體裝置的佈局圖；以及第3圖為本發明一實施例中，一種非揮發性記憶體裝置操作方法的流程圖。
請同時參照第1A圖、第1B圖及第1C圖。第1A圖為本發明一實施例中，一種非揮發性記憶體裝置1的電路圖。第1B圖為本發明一實施例中，非揮發性記憶體裝置1的佈局圖。第1C圖為本發明一實施例中，第1B圖的非揮發性記憶體裝置1沿A方向視角的立體圖。
非揮發性記憶體裝置1包含：浮接閘極元件100、浮接閘極元件102以及選擇閘極元件104。
浮接閘極元件100包含閘極G11、源/汲極SD11以及源/汲極SD12，並在第1B圖及第1C圖中對應於標記為100的虛線框。浮接閘極元件102包含閘極G21、源/汲極SD21以及源/汲極SD22，並在第1B圖及第1C圖中對應於標記為102的虛線框。
如第1B圖所示，非揮發性記憶體裝置1包含以點狀圖樣繪示的主動區(active region)110，浮接閘極元件100的源/汲極SD11、SD12以及浮接閘極元件102的源/汲極SD21、SD22形成於主動區110。
於本實施例中，浮接閘極元件100的閘極G11以及浮接閘極元件102的閘極G21為浮接閘極，並且實際上共用單一結構，例如但不限於第1B圖所示的多晶矽結構PO1。多晶矽結構PO1形成於主動區110上。
其中，浮接閘極元件100的源/汲極SD11、SD12位於多晶矽結構PO1兩側，且浮接閘極元件102的源/汲極SD21、SD22亦位於多晶矽結構PO1的兩側。浮接閘極元件100的源/汲極SD11電性耦接於位元線BL。浮接閘極元件102的源/汲極SD21電性耦接於寫入線PL。
選擇閘極元件104包含選擇閘極G31、源/汲極SD31以及源/汲極SD32，並在第1B圖及第1C圖中對應於標記為104的虛線框。選擇閘極G31電性耦接於字元線WL，源/汲極SD31電性耦接於浮接閘極元件100的源/汲極SD12以及浮接閘極元件102的源/汲極SD22。源/汲極SD32則電性耦接於源極線SL。
如第1B圖所示，選擇閘極元件104的源/汲極SD31、SD32亦形成於主動區110。選擇閘極元件104的選擇閘極G31可為例如，但不限於第1B圖所示的多晶矽結構PO2。多晶矽結構PO2形成於主動區110上。源/汲極SD31、SD32位於多晶矽結構PO2的兩側。
需注意的是，源/汲極SD31和源/汲極SD12實際上對應於主動區100的同一個區域。
需注意的是，在第1A圖中，並未繪示出上述訊號線的實體，僅以文字BL、PL、WL以及SL示意所對應的電路節點將電性耦接到的訊號線。而在第1B圖及第1C圖中，亦未繪示出此些訊號線的實體，而是藉由灰色圖樣的連接點(contact)上標示文字BL、PL、WL以及SL，示意佈局圖在此些連接點將會電性耦接到的訊號線。
操作上，當選擇閘極元件104的選擇閘極G31從字元線WL接收到字元驅動電位，且源/汲極SD32從源極線SL接收到源極驅動電位時，產生控制電位至源/汲極SD31。
於一實施例中，字元驅動電位是使選擇閘極元件104導通，以使源極驅動電位從源/汲極SD32傳送到源/汲極SD31輸出控制電位。並且，字元驅動電位可為例如，但不限於3.3伏特，源極驅動電位以及控制電位可為例如，但不限於0伏特。
浮接閘極元件100配置以在源/汲極SD11從位元線BL接收到讀取電位，且源/汲極SD12從源/汲極SD31接收到控制電位時，根據閘極G11的電性狀態產生讀取電流I1。於一實施例中，讀取電位可為例如，但不限於1伏特。
另一方面，浮接閘極元件102配置以在源/汲極SD21從寫入線PL接收到寫入電位，且源/汲極SD22從源/汲極SD31接收到控制電位時，根據寫入電位決定閘極G21之電性狀態。於一實施例中，寫入電位可為例如，但不限於7伏特。
需注意的是，如上所述，由於閘極G11以及閘極G21是同一個多晶矽結構PO1，因此兩者的電性狀態是相同的。
於一實施例中，當多晶矽結構PO1為未儲存電子的初始狀態，且浮接閘極元件102根據高態的寫入電位進行寫入時，將使電子儲存於多晶矽結構PO1中。而當多晶矽結構PO1為未儲存電子的初始狀態，且浮接閘極元件102根據低態的寫入電位進行寫入時，將不會使電子儲存於多晶矽結構PO1 中。因此，電子儲存的狀態以及電子未儲存的狀態其中之一可對應高態的資料，另一則對應低態的資料。
另一方面，當浮接閘極元件100根據讀取電位以及閘極G11的電性狀態產生讀取電流I1時，可由外接的電路(未繪示)根據讀取電流I1的大小判斷多晶矽結構PO1的電性狀態，而決定所儲存的資料內容。
如第1B圖所示，非揮發性記憶體裝置1更包含與主動區110間隔一距離的主動區120，並形成於N型區域130中。多晶矽結構PO1更延伸至主動區120上，以形成抹除閘極元件106。因此，抹除閘極元件106電性耦接於浮接閘極元件100的閘極G11及浮接閘極元件102的閘極G21。
抹除閘極元件106更電性耦接於抹除線EG。其中，在第1B圖及第1C圖中，未繪示出此訊號線的實體，而是以灰色圖樣的連接點標示文字EG，示意佈局圖在此連接點將會電性耦接到的訊號線。
抹除閘極元件106配置以依據抹除線EG的抹除電位而抹除第一浮動閘極元件100與第二浮動閘極元件102中的電性狀態，而回復至上述未儲存電子的初始狀態。於一實施例中，抹除電位可為例如，但不限於10伏特。
請參考表1。表1為本發明一實施例中，各訊號線在進行讀取、寫入及抹除時的電位的數值範例。其中，表1是以S及US表示對應的非揮發性記憶體裝置是被選擇執行動作及未被選擇執行動作。
表1
在部分技術中，記憶體的讀取和寫入是採用單一元件，例如但不限於電晶體執行。由於讀取和寫入均需要對同一元件施加電壓，容易對於氧化層造成損害，降低元件的可靠度。本發明的非揮發性記憶體裝置1將讀取與寫入分別由不同的元件執行，將可減少對於氧化層的損壞，並可相應地提升元件的可靠度。
進一步地，當寫入的動作造成負責寫入的第二浮接閘極元件的氧化層損害，產生氧化層缺陷(oxide trap)時，讀取的第一浮接閘極元件將由於分開進行而不會受到影響。
請參照第2A圖及第2B圖。第2A圖為本發明一實施例中，一種非揮發性記憶體裝置20及22的電路圖。第2B圖為本發明一實施例中，非揮發性記憶體裝置20及22的佈局圖。
非揮發性記憶體裝置20為差動式結構的記憶體，包含：浮接閘極元件200、202、210及212以及選擇閘極元件204及214。
其中，浮接閘極元件200、浮接閘極元件202以及選擇閘極元件204相當於第1A圖中的非揮發性記憶體裝置1。
操作上類似於非揮發性記憶體裝置1，選擇閘極元件204依據字元線WL0的字元驅動電位以及源極線SL0的源極驅動電位導通產生控制電位至浮接閘極元件200及浮接閘極元件202。
浮接閘極元件200依據位元線BL的讀取電位以及控制電位導通產生讀取電流I1。浮接閘極元件202與浮接閘極元件200共用閘極，並依據寫入線PL的寫入電位以及控制電位決定其閘極的電性狀態。
浮接閘極元件210、浮接閘極元件212以及選擇閘極元件214亦相當於第1A圖中的非揮發性記憶體裝置1。
操作上類似於非揮發性記憶體裝置1，選擇閘極元件214依據字元線WL0的字元驅動電位以及源極線SL0的源極驅動電位導通產生控制電位至浮接閘極元件210及浮接閘極元件212。
浮接閘極元件210依據位元線BLB的讀取電位以及控制電位導通產生讀取電流I2。浮接閘極元件212與浮接閘極元件210共用閘極，並依據寫入線PLB的寫入電位以及控制電位決定其閘極的電性狀態。
需注意的是，在進行寫入時，寫入線PL及寫入線PLB將給予其中一者為高態另一者為低態的相反電位。因此，浮接閘極元件200及202的共用閘極之電性狀態，將與浮接閘極元件210及212的共用閘極之電性狀態為相反。
另一方面，在進行讀取時，位元線BL及位元線BLB的讀取電位是相同的。此時浮接閘極元件200以及210所產生的讀取電流I1及I2將對應相反的電性狀態而具有不同的電流值。
進一步地，非揮發性記憶體裝置20更包含抹除閘極元件206及216。抹除閘極元件206對應於浮接閘極元件200及202，抹除閘極元件216對應於浮接閘極元件210及212。抹除閘極元件206及216均電性耦接於抹除線EG，以根據抹除電位對浮接閘極元件200、202、210及212的電性狀態進行抹除。
非揮發性記憶體裝置22的結構與非揮發性記憶體裝置20相同。並且，非揮發性記憶體裝置22亦對應於位元線BL及位元線BLB以及寫入線PL及寫入線PLB，因此不再詳細贅述。然而，與非揮發性記憶體裝置20不同的是，非揮發性記憶體裝置22是對應於字元線WL1、源極線SL1。
請參照第3圖。第3圖為本發明一實施例中，非揮發性記憶體裝置操作方法300的流程圖。非揮發性記憶體裝置操作方法300可應用於第1A圖的非揮發性記憶體裝置1中。非揮發性記憶體裝置操作方法300包含下列步驟(應瞭解到，在本實施方式中所提及的步驟，除特別敘明其順序 者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行)。
於步驟301，使選擇閘極元件104根據字元驅動電位以及源極驅動電位產生控制電位。
於步驟302，使包含閘極之第一浮接閘極元件，例如第1A圖的浮接閘極元件100，根據讀取電位、控制電位以及閘極之電性狀態產生讀取電流I1。
於步驟303，使選擇閘極元件104根據字元驅動電位以及源極驅動電位產生控制電位。
於步驟304，使與浮接閘極元件100共用閘極之第二浮接閘極元件，例如第1A圖的浮接閘極元件102根據寫入電位以及控制電位決定閘極之電性狀態。
以上所述僅為本發明的較佳實施例而已，並不用以限制本發明，凡在本發明的原則之內所作的任何修改，等同替換和改進等均應包含本發明的保護範圍之內。

Claims (9)

  1. 一種非揮發性記憶體裝置，包含：一第一浮接閘極(floating gate)元件，包含一閘極，並配置以根據一讀取電位、一控制電位以及該閘極之一電性狀態產生一讀取電流；一第二浮接閘極元件，與該第一浮接閘極元件共用該閘極，並配置以根據一寫入電位以及該控制電位決定該閘極之該電性狀態；以及一選擇閘極元件，電性耦接於該第一浮接閘極元件以及該第二浮接閘極元件，並配置以根據一字元驅動電位以及一源極驅動電位產生該控制電位，其中該第一浮接閘極元件包含一第一源/汲極以及一第二源/汲極，並配置以於該第一源/汲極接收該讀取電位以及於該第二源/汲極接收該控制電位，且根據該讀取電位、該控制電位以及該電性狀態產生該讀取電流至該第一源/汲極；以及該第二浮接閘極元件包含一第三源/汲極以及一第四源/汲極，配置以於該第三源/汲極接收該寫入電位以及於該第四源/汲極接收該控制電位以決定該閘極之該電性狀態。
  2. 如請求項1所述之非揮發性記憶體裝置，該選擇閘極元件包含電性耦接於該第二源/汲極以及該第四源/汲極之一第五源/汲極、一第六源/汲極以及一選擇閘極，該選擇閘極元件配置以於該選擇閘極接收該字元驅動 電位以及該第六源/汲極接收該源極驅動電位時產生該控制電位。
  3. 如請求項2所述之非揮發性記憶體裝置，其中該第一源/汲極電性耦接於一位元線，該第三源/汲極電性耦接於一寫入線，該選擇閘極電性耦接於一字元線，且該第六源/汲極電性耦接於一源極線。
  4. 如請求項1所述之非揮發性記憶體裝置，更包含：一抹除閘極元件，電性耦接至該第一浮接閘極元件與該第二浮接閘極元件之該閘極，配置以依據一抹除電位線之一抹除電位而抹除該第一浮動閘極元件與該第二浮動閘極元件中的該電性狀態。
  5. 一種非揮發性記憶體裝置，包含：一第一浮接閘極元件，包含一第一閘極，並配置以根據一第一讀取電位、一第一控制電位以及該第一閘極之一第一電性狀態產生一第一讀取電流；一第二浮接閘極元件，與該第一浮接閘極元件共用該第一閘極，並配置以根據一第一寫入電位以及該第一控制電位決定該第一閘極之該第一電性狀態，該第二浮接閘極元件包含一第一源/汲極以及一第二源/汲極，配置以於該 第一源/汲極接收該第一寫入電位以及於該第二源/汲極接收該第一控制電位以決定該第一閘極之該第一電性狀態；一第一選擇閘極元件，電性耦接於該第一浮接閘極元件以及該第二浮接閘極元件，並配置以根據一字元驅動電位以及一源極驅動電位產生該控制電位；一第三浮接閘極元件，包含一第二閘極，並配置以根據一第二讀取電位、一第二控制電位以及該第二閘極之一第二電性狀態產生一第二讀取電流；一第四浮接閘極元件，與該第三浮接閘極元件共用該第二閘極，並配置以根據一第二寫入電位以及該第二控制電位決定該第二閘極之該第二電性狀態，該第四浮接閘極元件包含一第三源/汲極以及一第四源/汲極，配置以於該第三源/汲極接收該第二寫入電位以及於該第四源/汲極接收該第二控制電位以決定該第二閘極之該第二電性狀態；以及一第二選擇閘極元件，電性耦接於該第三浮接閘極元件以及該第四浮接閘極元件，並配置以根據該字元驅動電位以及該源極驅動電位產生該控制電位。
  6. 如請求項5所述之非揮發性記憶體裝置，更包含：一第一抹除閘極元件，電性耦接至該第一浮接閘極元件與該第二浮接閘極元件之該第一閘極，配置以依據一抹 除電位線之一抹除電位而抹除該第一浮動閘極元件與該第二浮動閘極元件中的該第一電性狀態；以及一第二抹除閘極元件，電性耦接至該第三浮接閘極元件與該第四浮接閘極元件之該第二閘極，配置以依據該抹除電位線之該抹除電位而抹除該第三浮動閘極元件與該第四浮動閘極元件中的該第二電性狀態。
  7. 一種非揮發性記憶體裝置操作方法，包含：使一選擇閘極元件根據一字元驅動電位以及一源極驅動電位產生一控制電位；使包含一閘極之一第一浮接閘極元件根據一讀取電位、一控制電位以及該閘極之一電性狀態產生一讀取電流；使與該第一浮接閘極元件共用該閘極之一第二浮接閘極元件根據一寫入電位以及該控制電位決定該閘極之該電性狀態，其中該第一浮接閘極元件包含一第一源/汲極以及一第二源/汲極，該第二浮接閘極元件包含一第三源/汲極以及一第四源/汲極，該非揮發性記憶體裝置操作方法更包含：使第一浮接閘極元件於該第一源/汲極接收該讀取電位以及於該第二源/汲極接收該控制電位，且根據該讀取電位、該控制電位以及該電性狀態產生該讀取電流至該第一源/汲極；以及 使該第二浮接閘極元件於該第三源/汲極接收該寫入電位以及於該第四源/汲極接收該控制電位以於該閘極儲存電子。
  8. 如請求項7所述之非揮發性記憶體裝置操作方法，其中該選擇閘極元件包含電性耦接於該第二源/汲極以及該第四源/汲極之一第五源/汲極、一第六源/汲極以及一選擇閘極，該非揮發性記憶體裝置操作方法更包含：使該選擇閘極元件於該選擇閘極接收該字元驅動電位以及於該第六源/汲極接收該源極驅動電位時產生該控制電位。
  9. 如請求項7所述之非揮發性記憶體裝置操作方法，更包含：使電性耦接至該第一浮接閘極元件與該第二浮接閘極元件之該閘極的一抹除閘極元件，依據一抹除電位線之一抹除電位而抹除該第一浮動閘極元件與該第二浮動閘極元件中的電性狀態。
TW106114414A 2017-05-01 2017-05-01 非揮發性記憶體裝置及其操作方法 TWI632558B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106114414A TWI632558B (zh) 2017-05-01 2017-05-01 非揮發性記憶體裝置及其操作方法
CN201810129145.XA CN108806748A (zh) 2017-05-01 2018-02-08 非易失性存储器装置及其操作方法
US15/925,740 US10269437B2 (en) 2017-05-01 2018-03-19 Non-volatile memory device and operation method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106114414A TWI632558B (zh) 2017-05-01 2017-05-01 非揮發性記憶體裝置及其操作方法

Publications (2)

Publication Number Publication Date
TWI632558B true TWI632558B (zh) 2018-08-11
TW201842497A TW201842497A (zh) 2018-12-01

Family

ID=63917398

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106114414A TWI632558B (zh) 2017-05-01 2017-05-01 非揮發性記憶體裝置及其操作方法

Country Status (3)

Country Link
US (1) US10269437B2 (zh)
CN (1) CN108806748A (zh)
TW (1) TWI632558B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797142B2 (en) * 2018-12-03 2020-10-06 Silicon Storage Technology, Inc. FinFET-based split gate non-volatile flash memory with extended source line FinFET, and method of fabrication
JP7112971B2 (ja) * 2019-01-25 2022-08-04 ルネサスエレクトロニクス株式会社 半導体装置
US11289541B2 (en) * 2019-11-14 2022-03-29 Winbond Electronics Corp. Resistive random access memory devices and methods for forming the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060062050A1 (en) * 2004-09-21 2006-03-23 Bohumil Lojek Low voltage non-volatile memory cells using twin bit line current sensing
US20090256590A1 (en) * 2008-04-10 2009-10-15 Silicon Storage Technology, Inc. Storage element for controlling a logic circuit, and a logic device having an array of such storage elements
US20120236646A1 (en) * 2010-06-17 2012-09-20 Te-Hsun Hsu Non-volatile memory cell
US20140177338A1 (en) * 2010-06-17 2014-06-26 Ememory Technology Inc. Non-volatile memory cell
TWI450385B (zh) * 2010-09-30 2014-08-21 Ememory Technology Inc 邏輯多次寫入記憶體單元
US20150348635A1 (en) * 2014-05-28 2015-12-03 Stmicroelectronics (Rousset) Sas Method for programming a non-volatile memory cell comprising a shared select transistor gate
US20150348981A1 (en) * 2014-05-28 2015-12-03 Stmicroelectronics (Rousset) Sas Individually read-accessible twin memory cells
US20160141032A1 (en) * 2014-11-19 2016-05-19 Stmicroelectronics (Rousset) Sas Eeprom architecture wherein each bit is formed by two serially connected cells
US20160293261A1 (en) * 2015-04-01 2016-10-06 Ememory Technology Inc. Memory unit with voltage passing device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0741415A1 (en) * 1995-05-05 1996-11-06 STMicroelectronics S.r.l. Flash-EEPROM memory with contactless memory cells
TW533584B (en) * 2002-02-08 2003-05-21 Winbond Electronics Corp Self-aligned dual-floating gate memory cell and method for manufacturing the same
US6765825B1 (en) * 2003-03-12 2004-07-20 Ami Semiconductor, Inc. Differential nor memory cell having two floating gate transistors
JP2005209311A (ja) * 2004-01-26 2005-08-04 Matsushita Electric Ind Co Ltd 半導体記憶装置
TWI259585B (en) * 2005-03-21 2006-08-01 Powerchip Semiconductor Corp Split gate flash memory and manufacturing method thereof
US7508719B2 (en) * 2006-08-24 2009-03-24 Virage Logic Corporation Non-volatile memory cell circuit with programming through band-to-band tunneling and impact ionization gate current
CN101154666B (zh) * 2006-09-28 2010-06-09 中芯国际集成电路制造(上海)有限公司 半导体存储器件及其制造方法
JP2008218881A (ja) * 2007-03-07 2008-09-18 Nec Electronics Corp 半導体装置
US9406689B2 (en) * 2013-07-31 2016-08-02 Qualcomm Incorporated Logic finFET high-K/conductive gate embedded multiple time programmable flash memory
CN105261618B (zh) * 2014-05-30 2018-07-27 力旺电子股份有限公司 非挥发性存储器单元

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060062050A1 (en) * 2004-09-21 2006-03-23 Bohumil Lojek Low voltage non-volatile memory cells using twin bit line current sensing
US20090256590A1 (en) * 2008-04-10 2009-10-15 Silicon Storage Technology, Inc. Storage element for controlling a logic circuit, and a logic device having an array of such storage elements
US20120236646A1 (en) * 2010-06-17 2012-09-20 Te-Hsun Hsu Non-volatile memory cell
US20140177338A1 (en) * 2010-06-17 2014-06-26 Ememory Technology Inc. Non-volatile memory cell
TWI450385B (zh) * 2010-09-30 2014-08-21 Ememory Technology Inc 邏輯多次寫入記憶體單元
US20150348635A1 (en) * 2014-05-28 2015-12-03 Stmicroelectronics (Rousset) Sas Method for programming a non-volatile memory cell comprising a shared select transistor gate
US20150348981A1 (en) * 2014-05-28 2015-12-03 Stmicroelectronics (Rousset) Sas Individually read-accessible twin memory cells
US20160141032A1 (en) * 2014-11-19 2016-05-19 Stmicroelectronics (Rousset) Sas Eeprom architecture wherein each bit is formed by two serially connected cells
US20160293261A1 (en) * 2015-04-01 2016-10-06 Ememory Technology Inc. Memory unit with voltage passing device

Also Published As

Publication number Publication date
US20180315481A1 (en) 2018-11-01
CN108806748A (zh) 2018-11-13
US10269437B2 (en) 2019-04-23
TW201842497A (zh) 2018-12-01

Similar Documents

Publication Publication Date Title
CN107785053A (zh) 存储器单元及存储器阵列
TWI632558B (zh) 非揮發性記憶體裝置及其操作方法
CN103681682A (zh) 双晶体管非易失性存储器单元及相关的编程和读取方法
CN107430882B (zh) 存储器单元和存储装置
TWI707344B (zh) 單閘極多次寫入非揮發性記憶體陣列及其操作方法
TWI754278B (zh) 寫入輔助電路以及建立平衡負位元線電壓的方法
US9633712B1 (en) Semiconductor memory device capable of performing read operation and write operation simultaneously
TWI698003B (zh) 非揮發性記憶體裝置
CN105742286B (zh) 半导体存储装置及其制造方法
TWI630704B (zh) 半導體記憶裝置及其製造方法
JP5869057B2 (ja) 半導体記憶装置
CN107658301B (zh) 闪存单元、闪存阵列及其操作方法
JP2009104715A (ja) 可変抵抗素子の駆動方法および駆動装置
KR101766972B1 (ko) 메모리 동작용 시스템, 디바이스 및 방법
US11764255B2 (en) Memory circuit, memory device and operation method thereof
KR100682180B1 (ko) 불휘발성 강유전체 메모리 장치
CN112712844B (zh) 单闸极多次写入非挥发性内存阵列及其操作方法
US11127436B2 (en) Memory array with access line control having a shunt sense line
TWI717033B (zh) 具有電荷儲存式電晶體的記憶體單元及其操作方法
CN102800358B (zh) 一种半导体存储器件
US9805796B2 (en) Non-volatile memory device and operating method thereof
TW202101772A (zh) 非揮發性記憶體裝置及其操作方法
US10127980B2 (en) Integrated circuit including memory, and write method
KR100636925B1 (ko) 불휘발성 강유전체 메모리 장치
KR100682204B1 (ko) 불휘발성 강유전체 메모리 장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees