TWI625938B - Hot swap circuit - Google Patents

Abstract

一種熱插拔電路，包含一電源端及一接地端、一偵測模組、一延遲模組、一遲滯模組，及一開關模組。該偵測模組用以接收一相關於一熱插拔裝置是否連接的連接信號，並將該連接信號進行濾波處理以輸出一連接狀態信號。該延遲模組電連接該偵測模組，接收該連接狀態信號，並根據該連接狀態信號延遲輸出一連接穩定信號以消除信號突波。該遲滯模組電連接該延遲模組，接收該連接穩定信號，並於進行遲滯處理後，輸出一開關信號。該開關模組電連接該遲滯模組，接收該開關信號，並根據該開關信號輸出及不輸出一熱插拔電源。藉此，可以有效防止因突波、雜訊、抖動訊號而造成元件損壞，可提高使用壽命，並可提升運行的穩定性。

Description

熱插拔電路

本發明是有關於一種電子電路，特別是指一種熱插拔電路。

熱插拔(Hot swapping或Hot plugging)技術由於可以提供在電腦運作時插上或拔除硬體，使用者可以在不用關閉電源的情況下插入或拔除支援熱插拔的周邊裝置，使用上十分便利，在工業應用上，更因為可以免於拔除更換教導器就需重新啟動控制器的程序，因此可以大幅減少控制器重新啟動所花費的時間成本，而受到廣泛使用，然而，由於在工業上所應用之電壓較高，因此，如何避免突波影響並維持電路穩定則成為關注的議題。

因此，本發明之目的，即在提供一種可避免突波影響並維持電路穩定的熱插拔電路。

於是，本發明熱插拔電路，適用於提供一熱插拔電源至一熱插拔裝置，並包含一電源端及一接地端、一偵測模組、一延遲模組、一遲滯模組，及一開關模組。

該偵測模組用以接收一相關於該熱插拔裝置是否連接的連接信號，並將該連接信號進行濾波處理以輸出一連接狀態信號。

該延遲模組電連接該偵測模組，接收該連接狀態信號，並根據該連接狀態信號延遲輸出一連接穩定信號以消除信號突波。

該遲滯模組電連接該延遲模組，接收該連接穩定信號，並於進行遲滯處理後，輸出一開關信號。

該開關模組電連接該遲滯模組，接收該開關信號，並根據該開關信號輸出及不輸出該熱插拔電源。

本發明之功效在於：藉由設置該偵測模組、該延遲模組、該遲滯模組進行多層保護，可以有效防止因突波、雜訊、抖動訊號而造成元件損壞，故可提高使用壽命，並可減少干擾誤判，提升運行的穩定性。

參閱圖1，本發明熱插拔電路之一實施例，適用於提供一熱插拔電源至一熱插拔裝置(圖未示)，並包含一電源端VCC、一接地端GND、一偵測模組2、一延遲模組3、一遲滯模組4，及一開關模組5。

該偵測模組2用以接收一相關於該熱插拔裝置是否連接的連接信號，並將該連接信號進行濾波處理以輸出一連接狀態信號。

該偵測模組2包括一用以接收該連接信號的接收端21、一輸出該連接狀態信號的輸出端22、一兩端分別電連接該接收端21與該輸出端22的第一偵測電阻23、一兩端分別電連接該電源端VCC與該接收端21的第二偵測電阻24，及一兩端分別電連接該輸出端22與該接地端GND的偵測電容25。

該延遲模組3電連接該偵測模組2，接收該連接狀態信號，並根據該連接狀態信號延遲輸出一連接穩定信號以消除信號突波。

該延遲模組3包括一第一延遲電晶體31、一第二延遲電晶體32、一延遲電容33、一延遲二極體34、一第一延遲電阻35，及一第二延遲電阻36。

該第一延遲電晶體31具有一電連接該電源端VCC的第一端、一第二端，及一用以接收該連接狀態信號的控制端。於本實施例中，該第一延遲電晶體31為一P型金氧半場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor，縮寫為MOSFET），且其第一端為源極(Source)、第二端為汲極(Drain)、控制端為閘極(Gate)，但可依實際電路設計而搭配變化，並不限於此。

該第二延遲電晶體32具有一電連接該第一延遲電晶體31之第二端的第一端、一電連接該接地端GND的第二端，及一用以接收該連接狀態信號的控制端。於本實施例中，該第二延遲電晶體32為一N型金氧半場效電晶體，且其第一端為汲極(Drain)、第二端為源極(Source)、控制端為閘極(Gate)，但可依實際電路設計而搭配變化，並不限於此。

該延遲電容33具有一電連接該第一延遲電晶體31之第二端且用以輸出該連接穩定信號的第一端，及一電連接該接地端GND的第二端。

該延遲二極體34電連接於該第一延遲電晶體31之第二端與該延遲電容33之第一端間，且具有一電連接該延遲電容33的陽極端，及一電連接該第一延遲電晶體31的陰極端。

該第一延遲電阻35兩端分別電連接該延遲二極體34的該陽極端與該陰極端。

該第二延遲電阻36電連接於該第二延遲電晶體32之第二端與該接地端GND間。

該遲滯模組4電連接該延遲模組3，接收該連接穩定信號，並於進行遲滯處理後，輸出一開關信號。

該遲滯模組4包括一運算放大器41、一第一遲滯電阻42、一第二遲滯電阻43、一第三遲滯電阻44，及一第四遲滯電阻45。

該運算放大器41具有一用以接收該連接穩定信號的反向輸入端、一正向輸入端，及一用以輸出該開關信號的放大輸出端。

該第一遲滯電阻42具有一電連接該電源端VCC的第一端，及一第二端。

該第二遲滯電阻43具有一電連接該第一遲滯電阻42之第二端的第一端，及一電連接該運算放大器41之正向輸入端的第二端。

該第三遲滯電阻44具有一電連接該第二遲滯電阻43之第二端的第一端，及一電連接該運算放大器41之放大輸出端的第二端。

該第四遲滯電阻45具有一電連接該第一遲滯電阻42之第二端的第一端，及一電連接該接地端GND的第二端。

該開關模組5電連接該遲滯模組4，接收該開關信號，並根據該開關信號輸出及不輸出該熱插拔電源。

該開關模組5包括一開關電晶體51、一第一開關電阻52，及一第二開關電阻53。

該開關電晶體51具有一電連接該電源端VCC的第一端、一用以輸出該熱插拔電源的第二端，及一用以接收該開關信號的控制端。

於本實施例中，該開關電晶體51為一P型金氧半場效電晶體，且其第一端為源極(Source)、第二端為汲極(Drain)、控制端為閘極(Gate)，但可依實際電路設計而有所變化，並不限於此。

該第一開關電阻52具有一電連接該電源端VCC的第一端，及一電連接該開關電晶體51之該控制端的第二端。

該第二開關電阻53兩端分別電連接該運算放大器41之放大輸出端及該開關電晶體51之控制端，該開關電晶體51之控制端經該第二開關電阻53接收該開關信號。

參閱圖1、圖2~5，其中，波形91~94分別為該偵測模組2之輸出端22所輸出之該連接狀態信號、該延遲電容33之第一端所輸出之該連接穩定信號、該運算放大器41之放大輸出端所輸出之該開關信號、該開關電晶體之第二端所輸出之該熱插拔電源的電壓量測波形圖，且於垂直軸上，每格表示10伏特(V)。

實際使用時，以本實施例之電路架構作為說明，當該熱插拔裝置未插入連接時，該偵測電容25之第一端的電壓會經該第一偵測電阻23、該第二偵測電阻24而受該電源端VCC充電至高準位電壓，並於該輸出端22輸出為高準位電壓的該連接狀態信號。

該延遲模組3的該第一延遲電晶體31之控制端、該第二延遲電晶體32之控制端接收為高準位電壓的該連接狀態信號，而使該第一延遲電晶體31不導通、該第二延遲電晶體32導通，如此，該延遲電容33的第一端會經該延遲二極體34、該第二延遲電晶體32、該第二延遲電阻36接地，而使其電壓降至低準位電壓，並輸出為低準位電壓的該連接穩定信號。

該遲滯模組4的運算放大器41之反向輸入端接收為低準位電壓的該連接穩定信號，並於該放大輸出端輸出為高準位電壓的該開關信號，使該開關模組5的該開關電晶體51不導通，不輸出該熱插拔電源至該熱插拔裝置。

而當該熱插拔裝置插入連接時，會輸出為低準位電壓的該連接信號至該接收端21，如此，如圖2所示，該偵測電容25之第一端的電壓則會跟著降至低準位電壓，並於該輸出端22輸出為低準位電壓的該連接狀態信號。

該延遲模組3的該第一延遲電晶體31之控制端、該第二延遲電晶體32之控制端接收為低準位電壓的該連接狀態信號，而使該第一延遲電晶體31導通、該第二延遲電晶體32不導通，如此，該延遲電容33的第一端會經該第一延遲電阻35、該第一延遲電晶體31電連接該電源端VCC，並如圖3所示，藉該電源端VCC將該延遲電容33的第一端之電壓逐漸充高至高準位電壓，並輸出為該連接穩定信號。

該遲滯模組4的運算放大器41之反向輸入端接收該連接穩定信號，並如圖4所示，於該連接穩定信號拉高至大於一高閾值電壓後，於該放大輸出端輸出低準位電壓的該開關信號，使該開關模組5的該開關電晶體51導通、該電源端VCC導通至該開關電晶體51之第二端以輸出該熱插拔電源至該熱插拔裝置(如圖5所示)。

參閱圖1、圖6~9，當該熱插拔裝置拔出而中斷連接時，該偵測電容25之第一端的電壓會再次經該第一偵測電阻23、該第二偵測電阻24而受該電源端VCC充電至高準位電壓，並於該輸出端22輸出高準位電壓，使該延遲模組3的該第一延遲電晶體31不導通、該第二延遲電晶體32導通，如此，該延遲電容33的第一端之電壓會經該延遲二極體34、該第二延遲電晶體32、該第二延遲電阻36接地，而使其電壓快速放電至低準位電壓，當該延遲電容33的第一端之電壓低至小於一低閾值電壓後，該遲滯模組4的運算放大器41之放大輸出端輸出高準位電壓，以使該開關模組5的該開關電晶體51不導通，並停止輸出該熱插拔電源，於圖9中可見，於實際應用上，由於該開關電晶體51之第二端會電連接至後續電路，因此，可視為電連接至一大型等效電容，導致該開關電晶體51雖已不導通，但該開關電晶體51之第二端的電壓仍然不會立即掉到低準位電壓，而是緩慢下降。

參閱圖1、圖10~13，於該熱插拔裝置反覆插入拔除時，可由圖11中清楚看出該延遲電容33、該延遲二極體34慢充快放的功效，及由圖13中看出該開關電晶體51之第二端的電壓受大型等效電容的影響會先緩慢下降，接著，當該熱插拔裝置插入後，該熱插拔裝置上的電路會瞬間消耗大型等效電容上殘餘的電荷，因此波形快速降低至低準位電壓，並於該開關電晶體51導通後，再次輸出該熱插拔電源(高準位電壓)。

經由以上的說明，可將本實施例的優點歸納如下：

一、藉由設置該偵測模組2將該連接信號進行濾波處理，可以承受快速熱插拔及訊號彈跳而造成的不穩定連續突波，而藉由設置該延遲模組3進行延遲輸出，可以藉由慢充效果達到消除信號突波的功效，藉由設置該遲滯模組4，當該連接穩定信號高於該高閾值電壓或低於該低閾值電壓時，該遲滯模組4所輸出之開關信號才會轉態，因此，可以有效防止如抖動訊號等雜訊造成的干擾誤判，藉由上述多層保護，可以有效防止因突波、雜訊、抖動訊號而造成元件損壞，故可提高使用壽命，並可減少干擾誤判，提升運行的穩定性。

二、藉由設置該延遲電容33，並將該延遲電容33的電容值設計地較大，當該第一延遲電晶體31接收該連接狀態信號而導通時，需要一段時間才能使該延遲電容33的第一端充到高準位電壓，藉此，可以延遲一段時間才輸出該連接穩定信號，此是因為該熱插拔裝置在剛插入連接時容易有突波干擾，藉由延遲一段時間，可以等到該連接信號、該連接狀態信號穩定後才進行後續輸出，故能避免後續電路受到突波干擾而誤判甚至產生損害。

三、藉由設置該延遲二極體34，當該熱插拔裝置拔出而中斷連接時，該偵測模組2之輸出端22電壓回到高準位，該第二延遲電晶體32導通，該延遲電容33即可經由該延遲二極體34快速放電至該接地端GND，因此該延遲電容33之第一端可以快速回復到低準位電壓，並經該遲滯模組4使該開關電晶體51不導通且停止輸出該熱插拔電源，藉此，該熱插拔電路可以在該熱插拔裝置拔出後即快速中止輸出該熱插拔電源。

四、藉由設置該第二偵測電阻24、該第一開關電阻52，可以提供該第一延遲電晶體31之控制端、該第二延遲電晶體32之控制端、該開關電晶體51之控制端預設的電壓值，避免該第一延遲電晶體31之控制端、該第二延遲電晶體32之控制端、該開關電晶體51之控制端因空接而產生電壓浮動，導致異常的導通或不導通而產生誤判。

綜上所述，故確實能達成本發明的目的。

惟以上所述者，僅為本發明的實施例而已，當不能以此限定本發明實施的範圍，凡是依本發明申請專利範圍及專利說明書內容所作的簡單的等效變化與修飾，皆仍屬本發明專利涵蓋的範圍內。

<TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> 2·············· 偵測模組 21············ 接收端 22············ 輸出端 23············ 第一偵測電阻 24············ 第二偵測電阻 25············ 偵測電容 3·············· 延遲模組 31············ 第一延遲電晶體 32············ 第二延遲電晶體 33············ 延遲二極體 34············ 第一延遲電阻 35············ 第二延遲電阻 36············ 延遲電容 </td><td> 4·············· 遲滯模組 41············ 運算放大器 42············ 第一遲滯電阻 43············ 第二遲滯電阻 44············ 第三遲滯電阻 45············ 第四遲滯電阻 5·············· 開關模組 51············ 開關電晶體 52············ 第一開關電阻 53············ 第二開關電阻 91~94······ 波形 VCC········· 電源端 GND········ 接地端 </td></tr></TBODY></TABLE>

本發明的其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中： 圖1是本發明熱插拔電路的一實施例的一電路圖； 圖2~5是該實施例於一熱插拔裝置插入連接時的量測波形圖； 圖6~9是該實施例於該熱插拔裝置拔除時的量測波形圖；及 圖10~13是該實施例於該熱插拔裝置反覆插入拔除時的量測波形圖。

Claims (8)

1. 一種熱插拔電路，適用於提供一熱插拔電源至一熱插拔裝置，並包含：一電源端及一接地端；一偵測模組，用以接收一相關於該熱插拔裝置是否連接的連接信號，並將該連接信號進行濾波處理以輸出一連接狀態信號；一延遲模組，電連接該偵測模組，接收該連接狀態信號，並根據該連接狀態信號延遲輸出一連接穩定信號以消除信號突波；一遲滯模組，電連接該延遲模組，接收該連接穩定信號，並於進行遲滯處理後，輸出一開關信號；及一開關模組，電連接該遲滯模組，接收該開關信號，並根據該開關信號輸出及不輸出該熱插拔電源；其中，該延遲模組包括：一第一延遲電晶體，具有一電連接該電源端的第一端、一第二端，及一用以接收該連接狀態信號的控制端，一第二延遲電晶體，具有一電連接該第一延遲電晶體之第二端的第一端、一電連接該接地端的第二端，及一用以接收該連接狀態信號的控制端，及一延遲電容，具有一電連接該第一延遲電晶體之第二端且用以輸出該連接穩定信號的第一端，及一電連接該接地端的第二端；該延遲模組還包括： 一延遲二極體，電連接於該第一延遲電晶體之第二端與該延遲電容之第一端間，且具有一電連接該延遲電容的陽極端，及一電連接該第一延遲電晶體的陰極端，及一第一延遲電阻，兩端分別電連接該延遲二極體的該陽極端與該陰極端。
2. 如請求項1所述的熱插拔電路，其中，該偵測模組包括一用以接收該連接信號的接收端、一輸出該連接狀態信號的輸出端、一兩端分別電連接該接收端與該輸出端的第一偵測電阻，及一兩端分別電連接該輸出端與該接地端的偵測電容。
3. 如請求項2所述的熱插拔電路，其中，該偵測模組還包括一兩端分別電連接該電源端與該接收端的第二偵測電阻。
4. 如請求項1所述的熱插拔電路，其中，該延遲模組還包括一電連接於該第二延遲電晶體之第二端與該接地端間的第二延遲電阻。
5. 如請求項1所述的熱插拔電路，其中，該遲滯模組包括：一運算放大器，具有一用以接收該連接穩定信號的反向輸入端、一正向輸入端，及一用以輸出該開關信號的放大輸出端，一第一遲滯電阻，具有一電連接該電源端的第一端，及一第二端，一第二遲滯電阻，具有一電連接該第一遲滯電阻之第二端的第一端，及一電連接該運算放大器之正向輸入端的第二端， 一第三遲滯電阻，具有一電連接該第二遲滯電阻之第二端的第一端，及一電連接該運算放大器之放大輸出端的第二端，及一第四遲滯電阻，具有一電連接該第一遲滯電阻之第二端的第一端，及一電連接該接地端的第二端。
6. 如請求項1所述的熱插拔電路，其中，該開關模組包括一開關電晶體，該開關電晶體具有一電連接該電源端的第一端、一用以輸出該熱插拔電源的第二端，及一用以接收該開關信號的控制端。
7. 如請求項6所述的熱插拔電路，其中，該開關模組還包括一第一開關電阻，該第一開關電阻具有一電連接該電源端的第一端，及一電連接該開關電晶體之該控制端的第二端。
8. 如請求項7所述的熱插拔電路，其中，該開關模組還包括一兩端分別電連接該遲滯模組及該開關電晶體之控制端的第二開關電阻，該開關電晶體之控制端經該第二開關電阻接收該開關信號。