[go: up one dir, main page]

TWI622841B - 電晶體陣列選徑技術 - Google Patents

電晶體陣列選徑技術 Download PDF

Info

Publication number
TWI622841B
TWI622841B TW103134871A TW103134871A TWI622841B TW I622841 B TWI622841 B TW I622841B TW 103134871 A TW103134871 A TW 103134871A TW 103134871 A TW103134871 A TW 103134871A TW I622841 B TWI622841 B TW I622841B
Authority
TW
Taiwan
Prior art keywords
conductor
conductors
layer
array
gate
Prior art date
Application number
TW103134871A
Other languages
English (en)
Other versions
TW201518825A (zh
Inventor
史帝芬 瑞戴爾
Original Assignee
弗萊克英納寶有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 弗萊克英納寶有限公司 filed Critical 弗萊克英納寶有限公司
Publication of TW201518825A publication Critical patent/TW201518825A/zh
Application granted granted Critical
Publication of TWI622841B publication Critical patent/TWI622841B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

一種包含一電晶體陣列的裝置，其中該裝置包含：一在一第一層的第一導體層，其定義出複數個第一導體，其為該電晶體陣列提供源極或閘極之其中之一；一在一第二層的第二導體層，其定義出複數個第二導體，其為該電晶體陣列提供源極或閘極之其中另一；其中該第二導體層進一步在該第二導體間之一或多個位置處定義選徑導體，每一個選徑導體由一或多個層間導電連結連接到一對應的第一導體。

Description

電晶體陣列選徑技術
本發明係有關於一種電晶體陣列選徑技術。
一個電晶體陣列通常包含一個為該電晶體提供源極電極的源極導體陣列，一個為該電晶體提供汲極電極的汲極導體陣列，以及一個為該電晶體提供閘極電極的閘極導體陣列。
一種用於連接該源極和閘極導體至一或多個驅動晶片的相對應輸出端的技術涉及在該陣列的一邊緣終止該源極導體以及在該陣列的另一邊緣終止該閘極導體，以及(a)在該陣列各別的邊緣處提供分開的源極和閘極驅動晶片，或者在該陣列的一共同邊緣處提供源極和閘極驅動晶片和提供延伸圍繞該陣列兩邊緣至閘極或源極導體的電軌，該閘極或源極導體終止於位於該驅動晶片之處的該陣列之一不同邊緣處。
依據本發明之一實施例，係特地提出一種含有一電晶體陣列的裝置，其中該裝置包含：一在一第一層的第一導體層，該第一導體層定義出複數個第一導體，其為該電晶體陣列提供源極或閘極之其中之一；一在一第二層的 第二導體層，該第二導體層定義出複數個第二導體，其為該電晶體陣列提供源極或閘極之其中另一；其中該第二導體層進一步在該第二導體之間之一或多個位置處定義選徑導體，每一個選徑導體由一或多個層間導電連結連接到一對應的第一導體。
2a‧‧‧源極導體的陣列
2b‧‧‧源極導體的陣列
2c‧‧‧源極導體的陣列
2d‧‧‧源極導體的陣列
4‧‧‧閘極導體
6‧‧‧選徑導體
12‧‧‧著陸墊
13‧‧‧冗餘通孔
14‧‧‧層間導電連結
20‧‧‧輸出端
22‧‧‧閘極驅動塊
18‧‧‧單晶片驅動積體電路
26‧‧‧邏輯塊
MPU‧‧‧主處理單元
24‧‧‧源極驅動塊
28‧‧‧存儲塊
8‧‧‧汲極導體陣列
10‧‧‧層間導電連結
30‧‧‧基材
32‧‧‧半導體層
34‧‧‧介電層
36‧‧‧絕緣層
38‧‧‧第三導體層
40‧‧‧絕緣層
42‧‧‧第四導體層
9‧‧‧導電連結
7‧‧‧附加導體
11‧‧‧層間導電連結
以下所描述的本發明之一具體實施例僅為一非限制性的實施例，其參照圖式說明，其中：圖1為一用於TFT陣列的閘極和源極導體的一配置之實施例的平面示意圖；圖2為一用於TFT陣列的閘極和源極導體的一配置之實施例的截面示意圖；以及圖3顯示於此實施例之變化中的一個用於實現閘極導體和選徑導體交叉的技術。
本發明申請案的發明人已發現改進該源極/閘極導體至一或多個驅動晶片的選徑技術所面臨的挑戰。
特此提供一種包含一電晶體陣列的裝置，其中該裝置包含：一在一第一層的第一導體層，其定義出複數個第一導體，其為該電晶體陣列提供源極或閘極電極之其中之一；一在一第二層的第二導體層，其定義出複數個第二導體，其為該電晶體陣列提供源極或閘極電極之其中另一；其中該第二導體層進一部在該等第二導體之間之一或多個位置處定義出選徑導體，各選徑導體由一或多個層間導電 連結而連接到各別的第一導體。
根據一實施例，該第一導體為該電晶體陣列提供源極電極，且該第二導體為該電晶體陣列提供閘極電極。
根據一實施例，各第一導體相關聯於該電晶體陣列的一或多個相對列，且各第二導體相關聯於一該電晶體陣列的一或多個相對行。
根據一實施例，該第一導體為該電晶體陣列提供閘極電極，且該第二導體為該電晶體陣列提供源極電極。
根據一實施例，該第二導體和該選徑導體終止於該電晶體陣列的一共同側。
根據一實施例，該方法進一步包含一位於該電晶體陣列之共同側的驅動晶片，該驅動晶片包含源極和閘極輸出端，其中該源極和閘極輸出端具有一順序，其與位於該電晶體陣列之該共同側的該第二導體和選徑導體的順序相符。
根據一實施例，該第一層低於該第二層。
根據一實施例，該層間導電連結形成一個均勻的層間連結陣列的一部分，該均勻的層間連結陣列也包括沒有連接至任何第一導體的層間連結。
參照附隨之圖式，以下描述本發明之一具體實施例，其僅為一非限制性的實施例，其中：圖1為一TFT陣列之閘極和源極導體的一配置之實施例的平面示意圖；以及圖2為一TFT陣列之閘極和源極導體的一配置之實施例 的截面示意圖。
為簡單起見，圖1和圖2顯示一用一小的4×4陣列的薄膜電晶體(TFTs)的閘極和源極導體的一配置之實施例；但相同類型的配置可應用於更大的電晶體陣列，例如包含超過一百萬個電晶體的電晶體陣列。圖式中所顯示的裝置可以在本發明的範圍內進行修改，其修改方式的其他實施例也探討於本描述的尾端。
提供一第一圖案化的導體層於一支撐基材30上。舉例而言，該支撐基材30可能包含一塑膠膜以及一形成於該塑膠膜和該第一導體層之間的平坦化層，以及一或多個額外的功能層(例如，導體及/或絕緣層)，其是位於該塑膠膜和該平坦化層之間，及/或位於該平坦化層和該第一圖案化的導體層之間，及/或位於該塑膠膜相對於該平坦化層的相反側。
圖案化該第一圖案化的導體層以定義(i)一源極導體陣列2a、2b、2c、2d，其中在此實施例中，其每一個為一對應之電晶體列提供該源極；以及一汲極導體陣列8，其每一個為一對應的電晶體提供該汲極。圖案化該第一圖案化的導電層可能，例如，透過光刻技術來實現。
在定義出該源極和汲極導體2和8的該圖案化第一導體層上形成一半導體層32，其為每一個電晶體提供一對應的半導體通道。例如，該半導體層32可能是一藉由一液體處理技術(如旋轉塗佈或柔版印刷)而沉積的有機聚合物半導體。
在該半導體層32上形成一介電層34，其為每一個電晶體提供一對應的閘極介電體。例如，該介電層可能包含一或多種有機聚合物介電層。
接著圖案化該半導體層32和介電層34以定義出一或多個往下延伸至每一個源極導體2的通孔。例如，此圖案化可能藉由雷射剝蝕來實施。此圖案化製程也可能涉及在所有其他對應的位置(即使是在底下沒有源極導體2(著陸墊12)之處)中形成冗餘通孔，其中冗餘通孔13也有用導電材料填充(在沉積第二導體層以形成閘極導體4和選徑導體6的過程時)以形成冗餘層間連結。在使用該TFT陣列以控制作為一顯示裝置之一部分的光學介質之實施例當中，這些冗餘層間連結不會連接至任何源極導體2，但從提供一跨越整個TFT陣列區域之具有均勻特徵的顯示器的角度來看，跨越整個TFT陣列區域之層間連結13、14的一均勻陣列的提供是有利的。
在該圖案化介電層34和圖案化半導體層32上沉積一導體材料，其填充每一個由上述圖案化步驟所形成的通孔，且其形成一延伸於介電層34上的第二導體層。
接著圖案化該第二導體層以定義(i)一閘極導體4的陣列，其每一個為一對應之電晶體列提供該閘極，以及(ii)一選徑導體6的陣列，其在與該閘極導體6平行的方向延伸且每一個皆位於一雙對應的閘極導體4之間。圖案化該第二導體層也在該汲極導體8的中心位子上的該閘極導體4中定義出複數通孔。如下所述，這些通孔允許層間導電 連結10形成在該汲極導體8和各別對應的頂部畫素導體42之間。選徑導體6是形成於在該第二導體層定義層間導電連結往下至該源極導體2的地方。例如，每一個選徑導體6是由該第二導體層所定義出的一雙對應的層間導電連結14而連接至一對應的源極導體。該閘極導體4和選徑導體6都在電晶體陣列的同一邊共同終止。
每個由該第一圖案化的導體層所定義出的該源極導體2係被設計以定義一個在與該選徑導體6實質上平行的方向上具有一相對大的寬度的對應著陸墊12。這些著陸墊12促進從該選徑導體6往下至該源極導體2之層間導電連結14的形成。
圖2是一沿著其中一個源極導體2之中心線的部分裝置截面圖。為了更清楚解釋本發明的目的，圖2的截面圖顯示一層間導電連結14，其向下延伸至位於其源極導體2中心線上之該對應源極導體的部位。
在該第二圖案化的導體層上形成一絕緣層36，且在該絕緣層36上形成一第三導體層38。圖案化該第三導體層38以定義一實質上連續的導體層，其導體層有通孔刺穿，以允許層間導電連結10形成於該汲極導體8之間，並通過該第二和第三導體層並向上至該對應的頂部畫素導體42。該第三導體層的功能是遮擋頂部畫素導體42免受所有底下導體(包括該閘極導體4以及該選徑導體6)的電位影響。
進一步形成一絕緣層40於該第三導體層上。例如，該絕緣層36、40可能是有機聚合物絕緣層。接著圖案化該 絕緣層36、40，介電層34以及半導體層32以定義複數通孔，其透過定義於該第三導體層的通孔和定義於該閘極導體4中的通孔往下延伸至每一個汲極導體8。為了避免任何層間導電連結10和第三導體層38及/或閘極導體4之間發生短路，這些通孔的直徑比定義於該閘極導體4和該第三導體層中的通孔還小。
沉積一導體材料於該頂部絕緣層40上。該導體材料填充於該定義於絕緣層36、40，介電層34以及半導體層32中的通孔之中，並且於該頂部絕緣層40上形成一第四導體層42。接著圖案化該第四導體層以形成一畫素導體42的陣列，其中每一個畫素導體與一對應的汲極導體8相關。例如，該畫素導體42可能用於控制一提供於該第四導體層上的光學介質(圖未示)。
用於該第一、第二、第三及第四導體層的材料之例子包含金屬和金屬合金。
於該電晶體陣列的一個邊緣處(該閘極導體4和該選徑導體6終止處)將一閘極/源極驅動晶片18接合於該基材30上。每一個閘極和選徑導體都連接至該驅動晶片的一對應之輸出端20。於此實施例中，該驅動晶片18是被設計成使得該輸出端20的順序配合於該閘極和選徑導體4、6的順序。如此避免了任何該閘極和選徑導體4、6需互相交叉的需求，並且促使該驅動晶片18更靠近於該電晶體陣列。
該單晶片驅動積體電路(IC)18包含一閘極驅動 塊22，一源極驅動塊24，一邏輯塊26以及一存儲塊28。該邏輯塊26的功能包括：作為該驅動積體電路18和一主處理單元(MPU)之間的介面；從存儲塊28傳送和接受數據；將由該閘極和源極驅動塊至提供該閘極和選徑(源極)導體4、6的訊號配對；以及控制輸出數據至該源極驅動塊24之傳送。該驅動積體電路18可能包括其他單元塊。
該驅動晶片18的作用是(i)由施加適當的電壓至該對應之閘極導體4而依序地使該電晶體於導通或關閉狀態之間切換，以及(ii)藉由選徑導體6同時施加對應的數據電壓至所有的源極導體2，以在導通狀態下於相關連於該電晶體行的每個像素導體處達到所需的個別電位。
於上述的實施例中，在對應的一對閘極導體之間提供一源極選徑導體6。其他實施例的變化包括：(a)為多於一個的源極導體2/位於一對閘極導體4之間的電晶體列提供該源極選徑導體6，或是為多於一個位於一對源極選徑導體6之間的電晶體行提供該閘極導體4。一般而言，該閘極導體4相對該選徑導體6的比值可以大於或小於1。根據一特定實施例，於每一對應的一對閘極導體4之間提供一對應一組兩列的電晶體的源極選徑導體6，以使一TFT陣列具有比電晶體行更多的電晶體列，同時有助於該源極導體和該閘極導體的驅動晶片配置於該TFT陣列的一相同且較短的邊緣。
於上述描述的實施例中係使用一單一組合的閘極/源極驅動晶片，其具有相配於位在該TFT陣列之邊緣的 該閘極和選徑導體的順序的源極和閘極之輸出端。一實施例的變化包括：使用一個或多個驅動晶片，其中該源極輸出端是個別分組至該閘極輸出端。圖3概要顯示於此實施例之變化中的一個用於實現閘極導體和選徑導體交叉的技術。圖3是有關一個對應一組兩個源極導體2/一對閘極導體4之間的電晶體列的選徑導體6的實施例，但相同的技術也適用於任何其它源極選徑導體6(電晶體列)和閘極導體4(電晶體行)的比值。定義該源極導體2(未示於圖3)的該第一導體層進一步定義從該TFT陣列的邊緣引導向外的附加導體7，以及位於下方且從該TFT陣列的同一個邊緣引導向外之稍晚形成的閘極導體4部分。該介電層34(其延伸超過該TFT陣列的邊緣)防止附加導體7和閘極導體4之間的電性短路。形成層間連結14的通孔之製程涉及在位於每一個附加導體7的上方位置處形成附加通孔；且沉積該第二導體層之製程時也會填充這些附加通孔以於每個選徑導體6和對應的附加導體7之間形成導電連結9。圖3中的元件符號11表示進一步的層間導電連結，其連接每一個附加導體7和閘極導體6至一或多個驅動晶片之位於的層。
上面的描述有關於一頂部閘極電晶體陣列的實施例。同種類的技術也適用於底部閘極電晶體陣列，在這種情況下該第一圖案化導體層，半導體層32，介電層34和第二圖案化導體層的沉積順序會是相反的，且不需要在該閘極導體4中定義通孔。
上面的描述有關於一環形半導體通道設計的實 施例，其中每一個電晶體的汲極電極是由該電晶體的源極電極包圍在該源極-汲極導體層內。上述的技術同樣地適用於其它半導體通道的設計，包括非環形的半導體通道設計和其它種類的環形半導體通道設計。例如，每一個電晶體的源極和汲極可能包含指叉型結構。
上面的描述有關於為該閘極和源極導體兩者提供一單驅動晶片的實施例，但該上述之技術也適用於，例如，其他裝置，其提供不同的驅動晶片以用於驅動該源極和閘極導體。
上面的描述有關於在與該閘極導體4同層處的閘極導體4之間提供源極選徑導體6的實施例；但另一實施例涉及在與該源極導體同層的源極導體之間提供閘極選徑導體，以及在每一個閘極選徑導體和該對應的閘極導體之間提供一或多個層間導電連結。
上面描述之技術避免下列兩者之一的需求：(a)在該電晶體陣列不同的邊緣處具有分開的源極和閘極驅動晶片，或者(b)沿著該電晶體陣列之兩個邊緣的源極導體或閘極導體的選徑；從而促進減少該電晶體陣列之外側所需要的基材面積。另外，在使用一組合的源極/驅動晶片(其之該源極和閘極輸出端具有一順序，其配合於在該電晶體陣列邊緣的源極和閘極導體的順序)的實施例中，另外還有可以讓所以在該電晶體陣列外側的導體被定義於同一階層中(亦即在一個單一導體層中)的額外優點。
除了上述特別提到的變化以外，熟於此技者將能 理解各種實施例的其他變化可能都涵蓋於本發明的範圍內。
申請人據此獨立地揭露本文所描述的各個個別特徵以及二或更多個如是特徵的任何組合，只要如是特徵或組合能夠整體鑑於熟悉該技藝者的常見一般知識以本說明書為基礎被實行即可，而無關乎如是特徵或特徵的組合是否解決本文所揭露的任何問題，且不限於申請專利範圍的範疇。申請人係表明本發明的範圍可由任何如是個別特徵或特徵的組合所組成。

Claims (16)

  1. 一種含有一電晶體陣列的裝置，其中該裝置包含：一在一第一層的第一導體層，該第一導體層定義出複數個第一導體，其在該第一層為該電晶體陣列提供源極或閘極之其中之一；一在一第二層的第二導體層，該第二導體層定義出複數個第二導體，其在該第二層為該電晶體陣列提供源極或閘極之其中另一；其中該第二導體層進一步在該等第二導體間之一或多個的位置處定義選徑導體，每一個選徑導體由一或多個層間導電連結連接到一個別的第一導體；其中該層間導電連結形成一均勻的層間導體陣列之一部分，以及該均勻的層間導體陣列另外包括層間導體，其在該等選徑導體和該等第一導體之間沒有提供導電連結。
  2. 如請求項1之裝置，其中該第一導體為該電晶體陣列提供源極電極，且該第二導體為該電晶體陣列提供閘極電極。
  3. 如請求項2之裝置，其中每一個第一導體相關連於對應的一或多個該電晶體陣列的列，且每一個第二導體相關連於對應的一或多個電晶體陣列的行。
  4. 如請求項1之裝置，其中該第一導體為該電晶體陣列提供閘極電極，且該第二導體為該電晶體陣列提供源極電極。
  5. 如請求項1之裝置，其中該第二導體和該等選徑導體在 該電晶體陣列的一共同邊終止。
  6. 如請求項5之裝置，進一步包含一在該電晶體陣列之該共同邊的驅動晶片，該驅動晶片包含源極和閘極輸出端，其中該源極和該等閘極輸出端具有一個順序，該順序係與在電晶體陣列之共同邊的該等第二導體和該等選徑導體的順序相配。
  7. 如請求項1之裝置，其中該第一層是在該第二層下方。
  8. 如請求項1之裝置，其中該層間導電連結形成一均勻的層間導體陣列的一部分，以及該均勻的層間導體陣列從該等選徑導體至該第一層上沒有該第一導體之位置處，另外包括層間導體。
  9. 如請求項1或8之裝置，其中該等層間導電連結延伸穿過包含一半導體層和一介電層之一或更多層，該半導體層為該電晶體陣列提供半導體通道，以及該介電層為該電晶體陣列提供一閘極介電體。
  10. 如請求項1之裝置，其中形成該層間導電連結之該等層間導體、及在該等選徑導體和該等第一導體之間沒有提供導電連結之該等層間導體，都形成自相同的導體材料。
  11. 如請求項8之裝置，其中形成該層間導電連結之該等層間導體、及從該等選徑導體至該第一層上沒有該第一導體之位置處之該等層間導體，都形成自相同的導體材料。
  12. 一種含有一電晶體陣列的裝置，其中該裝置包含：一在 一第一層的第一導體層，該第一導體層定義出複數個第一導體，其為該電晶體陣列提供源極或閘極之其中之一；一在一第二層的第二導體層，該第二導體層定義出複數個第二導體，其為該電晶體陣列提供源極或閘極之其中另一；其中該第二導體層進一步在該等第二導體間之一或多個的位置處定義選徑導體，每一個選徑導體由一或多個第一層間導電連結連接到一個別的第一導體，其中該等第二導體或該等選徑導體之其中之一與該等第二導體和該等選徑導體之其中另一，在從該電晶體陣列之一邊緣向外之一區域內於不同層交叉。
  13. 如請求項12之裝置，其中該等第二導體或該等選徑導體之其中之一係藉由數個第二層間導電連結，在該電晶體陣列之該邊緣處自該第二層選徑至不同於該第二層之另一層。
  14. 如請求項13之裝置，其中該另一層為該第一層。
  15. 如請求項12之裝置，其中為該電晶體陣列提供一閘極介電體之一介電層坐落在至少該交叉的區域內之該等第二導體和該等選徑導體之間。
  16. 如請求項13之裝置，其包含第三層間導電連結，其將藉由該第二層間導電連結被選徑至該另一層之該等第二導體或該等選徑導體之該其中之一者，從該另一層選徑至一或多個驅動器晶片所位處之一層。
TW103134871A 2013-10-08 2014-10-07 電晶體陣列選徑技術 TWI622841B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??1317765.4 2013-10-08
GB1317765.4A GB2519085B (en) 2013-10-08 2013-10-08 Transistor array routing

Publications (2)

Publication Number Publication Date
TW201518825A TW201518825A (zh) 2015-05-16
TWI622841B true TWI622841B (zh) 2018-05-01

Family

ID=49630347

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103134871A TWI622841B (zh) 2013-10-08 2014-10-07 電晶體陣列選徑技術

Country Status (7)

Country Link
US (1) US9876034B2 (zh)
CN (1) CN105659384B (zh)
DE (1) DE112014004642T5 (zh)
GB (1) GB2519085B (zh)
RU (1) RU2660318C2 (zh)
TW (1) TWI622841B (zh)
WO (1) WO2015052187A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2526316B (en) * 2014-05-20 2018-10-31 Flexenable Ltd Production of transistor arrays
CN106708341B (zh) * 2016-12-21 2024-07-02 厦门天马微电子有限公司 阵列基板、触控显示面板和触控显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100066967A1 (en) * 2008-09-18 2010-03-18 Toshiba Mobile Display Co., Ltd. Liquid crystal display device
TW201042313A (en) * 2009-05-21 2010-12-01 Au Optronics Corp Display device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02187787A (ja) 1989-01-13 1990-07-23 Tokyo Electric Co Ltd 表示パネル装置
JPH11305681A (ja) * 1998-04-17 1999-11-05 Casio Comput Co Ltd 表示装置
US6441401B1 (en) * 1999-03-19 2002-08-27 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for repairing the same
JP4789369B2 (ja) * 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 表示装置及び電子機器
AU2003232018A1 (en) * 2002-04-24 2003-11-10 E Ink Corporation Electronic displays
JP2004342979A (ja) * 2003-05-19 2004-12-02 Toshiba Microelectronics Corp 半導体装置及びその製造方法
GB0412782D0 (en) * 2004-06-09 2004-07-14 Koninkl Philips Electronics Nv Non-rectangular display device
CN101563644A (zh) * 2006-12-11 2009-10-21 夏普株式会社 液晶显示装置
TWI430441B (zh) * 2009-04-07 2014-03-11 Innolux Corp 影像顯示系統及其製造方法
WO2011136071A1 (ja) * 2010-04-27 2011-11-03 シャープ株式会社 半導体装置及びその製造方法
TW201208063A (en) * 2010-07-09 2012-02-16 Casio Computer Co Ltd Transistor structure and light emitting apparatus
GB2485828B (en) * 2010-11-26 2015-05-13 Plastic Logic Ltd Electronic devices
US20130300968A1 (en) * 2011-01-27 2013-11-14 Sharp Kabushiki Kaisha Substrate for liquid crystal display panel and liquid crystal display device
GB2489939A (en) * 2011-04-11 2012-10-17 Plastic Logic Ltd Control of capacitive coupling in pixel circuitry
KR101910340B1 (ko) * 2011-10-12 2018-10-23 삼성디스플레이 주식회사 내로우 베젤을 갖는 액정표시장치
JP2013125826A (ja) * 2011-12-14 2013-06-24 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100066967A1 (en) * 2008-09-18 2010-03-18 Toshiba Mobile Display Co., Ltd. Liquid crystal display device
TW201042313A (en) * 2009-05-21 2010-12-01 Au Optronics Corp Display device

Also Published As

Publication number Publication date
CN105659384B (zh) 2019-04-05
US9876034B2 (en) 2018-01-23
US20160233237A1 (en) 2016-08-11
RU2016115864A (ru) 2017-11-15
GB2519085A (en) 2015-04-15
CN105659384A (zh) 2016-06-08
DE112014004642T5 (de) 2016-07-14
GB2519085B (en) 2018-09-26
TW201518825A (zh) 2015-05-16
GB201317765D0 (en) 2013-11-20
RU2660318C2 (ru) 2018-07-05
WO2015052187A1 (en) 2015-04-16

Similar Documents

Publication Publication Date Title
JP2020052404A (ja) マイクロドライバ及びマイクロｌｅｄのためのバックプレーン構造及びプロセス
TWI474438B (zh) 積體電路及其製造方法
TWI622841B (zh) 電晶體陣列選徑技術
TWI639877B (zh) 電晶體定址技術
TWI676275B (zh) 用於降低電晶體陣列中之寄生漏電之技術
CN112313806A (zh) 显示背板及制作方法、显示面板及制作方法、显示装置
CN105705990B (zh) 包含有机材料的电子装置
US10109682B2 (en) Production of transistor arrays
CN101136402B (zh) 半导体装置及其制造方法
KR101676810B1 (ko) 반도체 소자, 이를 포함하는 디스플레이 드라이버 집적 회로 및 디스플레이 장치
US9748278B2 (en) Suppressing leakage currents in a multi-TFT device
CN104885006B (zh) 在光学正面的公共电极和相反的背面的电接触部分之间形成导电连接
JP2008263060A (ja) ヒューズ素子構造および半導体装置
KR100940632B1 (ko) 액정표시장치의 구동장치 및 그 제조방법
KR101575175B1 (ko) 박막 트랜지스터 기판
KR102680402B1 (ko) 칩-온-필름 타입의 구동 회로, 회로 필름 및 이를 포함하는 표시장치
KR20170074554A (ko) 액정표시장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees