[go: up one dir, main page]

TWI621174B - 電漿處理方法及電漿處理裝置 - Google Patents

電漿處理方法及電漿處理裝置 Download PDF

Info

Publication number
TWI621174B
TWI621174B TW103112358A TW103112358A TWI621174B TW I621174 B TWI621174 B TW I621174B TW 103112358 A TW103112358 A TW 103112358A TW 103112358 A TW103112358 A TW 103112358A TW I621174 B TWI621174 B TW I621174B
Authority
TW
Taiwan
Prior art keywords
film
plasma
gas
processing chamber
removal step
Prior art date
Application number
TW103112358A
Other languages
English (en)
Other versions
TW201515088A (zh
Inventor
味上俊一
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201515088A publication Critical patent/TW201515088A/zh
Application granted granted Critical
Publication of TWI621174B publication Critical patent/TWI621174B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Epidemiology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本發明之目的在於防止因為附著於處理室內部的含Ti膜導致蝕刻特性經過長時間而劣化。本發明之電漿處理方法包含：蝕刻步驟、改質步驟、第1除去步驟、第2除去步驟。蝕刻步驟，將配置於處理室內部之被處理體上所形成的具有既定圖案的TiN膜當作遮罩並利用第1含氟氣體的電漿對絶緣膜進行蝕刻。改質步驟，在絶緣膜受到蝕刻之後，將附著於處理室內部構件的含碳膜以及含Ti膜之中的含碳膜利用含氧氣體的電漿除去，同時將含Ti膜的表面利用含氧氣體的電漿進行改質。第1除去步驟，將含Ti膜的表面改質所得到的TiO膜利用第2含氟氣體的電漿除去。第2除去步驟，將TiO膜除去所露出之含Ti膜的殘留膜利用含氯氣體的電漿從構件除去。

Description

電漿處理方法及電漿處理裝置
本發明的各種型態以及實施態樣係關於一種電漿處理方法以及電漿處理裝置。
在半導體的製造程序中，實行以薄膜的堆積或蝕刻等為目的的電漿處理的電漿處理裝置受到廣泛運用。電漿處理裝置，例如實行薄膜的堆積處理的電漿CVD（Chemical Vapor Deposition，化學氣相沉積）裝置，或實行蝕刻處理的電漿蝕刻裝置等。
電漿處理裝置，例如，具備用來對被處理體進行電漿處理的處理室，用來將處理室的內部減壓的排氣部，以及用來對處理室的內部供給處理氣體的氣體供給部等。另外，電漿處理裝置具備：為了使處理室內的處理氣體電漿化，而供給微波、RF波等的電磁能量的電漿生成機構，以及施加偏壓電壓，使電漿中的離子向處理室內部所配置之被處理體加速用的偏壓電壓施加機構等。
另外，在電漿處理裝置中，在對形成了雙重鑲嵌配線用的絶緣膜的被處理體進行蝕刻時，在絶緣膜的表面上形成具有電漿抵抗性的遮罩，以於絶緣膜形成蝕刻圖案的技術，已為人所習知。關於此點，例如在專利文獻1中揭示了在被處理體的絶緣膜的表面上形成具有既定圖案的含Ti膜（例如TiN膜），將TiN膜當作遮罩，對被處理體上的絶緣膜進行蝕刻的技術內容。 【先前技術文獻】 【專利文獻】
【專利文獻1】 日本特開2006－216964號公報
【發明所欲解決的問題】
然而，習知技術存在可能會因為附著於處理室內部的含Ti膜導致蝕刻特性經過長時間而劣化這樣的問題。亦即，習知技術，在將TiN膜當作遮罩並對被處理體上的絶緣膜進行蝕刻時，TiN膜本身也會與絶緣膜同時受到蝕刻。因此，習知技術，存在從受到蝕刻的TiN膜產生的含Ti膜附著累積於處理室內部的各種構件而使處理室內部的電漿密度發生變動，結果導致被處理體的蝕刻特性經過長時間而劣化的可能性。尤其，當對複數批次的被處理體進行處理時，該經過長時間而劣化的程度更為顯著。 【解決問題的手段】
本發明其中一態樣的電漿處理方法包含：蝕刻步驟、改質步驟、第1除去步驟、第2除去步驟。蝕刻步驟，將配置於處理室內部之被處理體上所形成的具有既定圖案的TiN膜當作遮罩並利用第1含氟氣體的電漿對絶緣膜進行蝕刻。改質步驟，在該絶緣膜受到蝕刻之後，將附著於該處理室內部構件的含碳膜以及含Ti膜之中的該含碳膜利用含氧氣體的電漿除去，同時將該含Ti膜的表面利用該含氧氣體的電漿進行改質。第1除去步驟，將該含Ti膜的表面改質所得到的TiO膜利用第2含氟氣體的電漿除去。第2除去步驟，將該TiO膜除去所露出之該含Ti膜的殘留膜利用含氯氣體的電漿從該構件除去。 【發明的功效】
根據本發明之各種型態以及實施態樣，便可實現一種可防止因為附著於處理室內部的含Ti膜導致蝕刻特性經過長時間而劣化的電漿處理方法以及電漿處理裝置。
以下，參照圖式詳細説明各種實施態樣。另外，在各圖式中對相同或相當的部分會附上相同的符號。
本實施態樣之電漿處理方法，在其中一個實施態樣中，包含：蝕刻步驟，其將處理室內部所配置之被處理體上所形成的具有既定圖案的TiN膜當作遮罩並利用第1含氟氣體的電漿對絶緣膜進行蝕刻；改質步驟，其在絶緣膜受到蝕刻之後，將附著於處理室內部構件的含碳膜以及含Ti膜之中的含碳膜利用含氧氣體的電漿除去，同時將含Ti膜的表面利用含氧氣體的電漿進行改質；第1除去步驟，其將含Ti膜的表面改質所得到之TiO膜利用第2含氟氣體的電漿從該含Ti膜的表面除去；以及第2除去步驟，其將TiO膜除去所露出之含Ti膜的殘留膜利用含氯氣體的電漿從構件除去。
另外，本實施態樣之電漿處理方法，在其中一個實施態樣中，第2含氟氣體包含CF4 或SF6 。
另外，本實施態樣之電漿處理方法，在其中一個實施態樣中，第2含氟氣體更含有O2 。
另外，本實施態樣之電漿處理方法，在其中一個實施態樣中，含氯氣體包含Cl2 、BCl3 以及SiCl4 其中至少任一種。
另外，本實施態樣之電漿處理方法，在其中一個實施態樣中，改質步驟、第1除去步驟以及第2除去步驟，在處理室內部並未配置被處理體的狀態下實行。
另外，本實施態樣之電漿處理方法，在其中一個實施態樣中，更包含：在蝕刻步驟之前，於TiN膜形成既定圖案的圖案成形步驟。
另外，本實施態樣之電漿處理方法，在其中一個實施態樣中，第2除去步驟係在比第1除去步驟更低的壓力下實行。
本實施態樣之電漿處理裝置，在其中一個實施態樣中，包含：處理室，其用以對被處理體進行電漿處理；排氣部，其用以將處理室內部減壓；氣體供給部，其用以對處理室內部供給處理氣體；以及控制部，其實行以下的處理：將處理室內部所配置之被處理體上所形成的具有既定圖案的TiN膜當作遮罩並利用第1含氟氣體的電漿對絶緣膜進行蝕刻，在絶緣膜受到蝕刻之後，將附著於處理室內部構件的含碳膜以及含Ti膜之中的含碳膜利用含氧氣體的電漿除去，同時將含Ti膜的表面利用含氧氣體的電漿進行改質，將含Ti膜的表面改質所得到的TiO膜利用第2含氟氣體的電漿除去，將TiO膜除去所露出的含Ti膜的殘留膜利用含氯氣體的電漿從構件除去。
圖1係表示本實施態樣之電漿處理裝置的概略構造的縱剖面圖。如圖1所示的，電漿處理裝置1具有區劃出用來進行電漿處理的電漿處理空間S的大略圓筒狀的處理室11。處理室11利用接地線12電連接接地。
在處理室11內設置了保持作為被處理體的晶圓W的晶圓夾頭10。晶圓夾頭10，其底面被作為下部電極的基座13所支持。基座13，例如由鋁等金屬形成大略圓盤狀。在處理室11的底部，隔著絶緣板14設置了支持台15，基座13被該支持台15的頂面所支持。在晶圓夾頭10的內部設置了電極（圖中未顯示），可利用對該電極施加直流電壓所產生的靜電力吸附保持晶圓W。
在基座13的頂面且晶圓夾頭10的外周圍部位，設置了使電漿處理的均一性提高的例如由矽所構成的導電性的聚焦環20。基座13、支持台15以及聚焦環20，例如被由石英所構成的圓筒構件21覆蓋其外側面。
在支持台15的內部，冷媒可流動的冷媒流路15a例如設置成圓環狀，藉由控制該冷媒流路15a的供給冷媒的溫度，便可控制晶圓夾頭10所保持之晶圓W的溫度。另外，對晶圓夾頭10與該晶圓夾頭10所保持的晶圓W之間供給作為導熱氣體（例如氦氣）的導熱氣體管22，例如以貫通基座13、支持台15以及絶緣板14的方式設置。
上部電極42的電極支持體52，與用來對該電極支持體52供給高頻電力以產生電漿的第1高頻電源30，透過第1整合器31電連接。第1高頻電源30，輸出例如27～100MHz的頻率，在本實施態樣中係輸出例如40MHz的高頻電力。第1整合器31，係使第1高頻電源30的內部阻抗與負載阻抗匹配的構件，在處理室11內產生電漿時發揮作用，使第1高頻電源30的內部阻抗與負荷阻抗對外為一致。
另外，基座13與用來對該基座13供給高頻電力以對晶圓W施加偏壓而藉此將離子吸向晶圓W的第2高頻電源40透過第2整合器41電連接。第2高頻電源40，輸出比第1高頻電源30所輸出之高頻電力的頻率更低的頻率，例如400kHz～13.56MHz的頻率，在本實施態樣中係輸出例如13.56MHz的高頻電力。第2整合器41，與第1整合器31同樣，係使第2高頻電源40的內部阻抗與負載阻抗匹配的構件。另外，在以下內容中，將第1高頻電源30所輸出的高頻電力以及第2高頻電源40所輸出的高頻電力分別稱為「高頻電力HF」以及「高頻電力LF」。
在作為下部電極的基座13的上方，上部電極42與基座13對向平行設置。上部電極42，透過絶緣性的支持構件50在處理室11的上部受到支持。因此上部電極42與處理室11同樣為接地電位。
上部電極42係由與晶圓夾頭10所保持之晶圓W形成對向面的電極板51以及從上方支持該電極板51的電極支持體52所構成。於電極板51，對處理室11的內部供給處理氣體的複數個氣體供給口53以貫通電極板51的方式形成。電極板51，例如係由焦耳熱較少的低電阻導電體或半導體所構成，在本實施態樣中例如使用矽。
電極支持體52係由導電體所構成，在本實施態樣中例如使用鋁。在電極支持體52內部的中央部位，設置了形成大略圓盤狀的氣體擴散室54。另外，在電極支持體52的下部，形成了複數個從氣體擴散室54向下方延伸的氣體孔55，氣體供給口53透過該氣體孔55與氣體擴散室54連接。
氣體擴散室54與氣體供給管71連接。氣體供給管71，如圖1所示的與處理氣體供給源72連接，處理氣體供給源72所供給的處理氣體，經由氣體供給管71供給到氣體擴散室54。供給到氣體擴散室54的處理氣體，通過氣體孔55與氣體供給口53導入處理室11內。亦即，上部電極42，具有對處理室11內供給處理氣體的噴淋頭的功能。
本實施態樣之處理氣體供給源72，包含氣體供給部72a、氣體供給部72b、氣體供給部72c、氣體供給部72d。氣體供給部72a，將作為蝕刻處理用氣體的第1含氟氣體供給到電漿處理空間S。第1含氟氣體例如為CF4 ／C4 F8 ／C5 F6 ／Ar。
氣體供給部72b，將作為蝕刻處理後附著物除去處理用氣體的含氧氣體供給到電漿處理空間S。含氧氣體例如為O2 。
氣體供給部72c，將作為蝕刻處理後附著物除去處理用氣體的第2含氟氣體供給到電漿處理空間S。第2含氟氣體例如包含CF4 或SF6 。第2含氟氣體亦可更含有O2 。
另外，氣體供給部72d，將作為蝕刻處理後附著物除去處理用氣體的含氯氣體供給到電漿處理空間S。含氯氣體，例如含有Cl2 、BCl3 以及SiCl4 其中至少任一種。
另外，處理氣體供給源72，除了氣體供給部72a～72d之外，更可具備將其他各種氣體供給到電漿處理空間S的氣體供給部。
另外，處理氣體供給源72，具備分別設置在各氣體供給部72a、72b、72c、72d與氣體擴散室54之間的閥門73a、73b、73c、73d以及流量調整機構74a、74b、74c、74d。供給到氣體擴散室54的氣體流量，由流量調整機構74a、74b、74c、74d控制。
在處理室11的底部，形成了具有利用處理室11的內壁與圓筒構件21的外側面將處理室11內的氣體環境排出到該處理室11的外部去的流路功能的排氣流路80。在處理室11的底面設置了排氣口90。在排氣口90的下方形成了排氣室91，該排氣室91透過排氣管92與排氣裝置93連接。因此，藉由驅動排氣裝置93，便可透過排氣流路80以及排氣口90將處理室11內的氣體環境排出，而將處理容器內部減壓到既定的真空度。
另外，在處理室11的內壁，以可隨意裝卸的方式設置了用來防止蝕刻副產物（沉積物）附著於處理室11的沉積罩（圖中未顯示）。另外，在以下的內容中，有時會將處理室11的內壁與沉積罩一併稱為「處理室11的內壁」。
上述電漿處理裝置1，由控制部150統括控制其動作。該控制部150設置了具備CPU並控制電漿蝕刻裝置各部的程序控制器151、使用者介面152以及記憶部153。
使用者介面152，係由製程管理者為了管理電漿處理裝置1而進行指令的輸入操作的鍵盤，以及以可見方式顯示出電漿處理裝置1的運作狀況的顯示器等構件所構成。
記憶部153儲存著記錄了在程序控制器151的控制之下實現以電漿處理裝置1實行各種處理用的控制程式（軟體）或處理條件資料等的處理配方。然後，因應需要，根據來自使用者介面152的指示等，將任意處理配方從記憶部153讀出，令程序控制器151實行，藉此在程序控制器151的控制之下，以電漿處理裝置1進行吾人所期望的處理。另外，控制程式或處理條件資料等的處理配方，亦可使用儲存於電腦可讀取的電腦記錄媒體（例如硬碟、CD、軟碟、半導體記憶體等）的型態者，或是從其他裝置經由例如專用線路即時傳送而在線上使用者。
例如，控制部150控制電漿處理裝置1的各部以實行後述的電漿處理方法。試舉詳細的一個實施例，控制部150，將處理室11的內部所配置之被處理體上所形成的具有既定圖案的TiN膜當作遮罩並利用第1含氟氣體的電漿對絶緣膜進行蝕刻。然後，控制部150，在絶緣膜受到蝕刻之後，將附著於處理室11內部構件的含碳膜以及含Ti膜之中的含碳膜利用含氧氣體的電漿除去，同時將含Ti膜的表面利用含氧氣體的電漿進行改質。然後，控制部150，將含Ti膜的表面改質所得到的TiO膜利用第2含氟氣體的電漿除去。然後，控制部150，將TiO膜除去所露出之含Ti膜的殘留膜利用含氯氣體的電漿從處理室11的內部構件除去。
在此，所謂處理室11的內部構件，例如，相當於處理室11的內壁、聚焦環20、圓筒構件21、支持構件50以及電極板51等。另外，所謂被處理體，例如，相當於絶緣膜與具有既定圖案的TiN膜依序堆疊的晶圓W。所謂絶緣膜，例如，雙重鑲嵌配線用的層間絶緣膜，包含SiOCH等介電常數在既定値（例如4.2）以下的低介電常數物質。
接著，説明本實施態樣之電漿處理裝置1的電漿處理方法的處理流程。圖2係表示本實施態樣之電漿處理裝置的電漿處理方法的處理流程的流程圖。圖3係説明本實施態樣之電漿處理裝置的電漿處理方法的處理流程的説明圖。另外，圖3係説明電漿處理裝置1實行除去附著於處理室11的內部構件（例如處理室11的內壁11a）的含碳物以及含Ti物的一連串電漿處理的實施例。
如圖2所示的，電漿處理裝置1的控制部150實行將處理室11的內部所配置之被處理體上所形成的具有既定圖案的TiN膜當作遮罩並利用第1含氟氣體的電漿對絶緣膜進行蝕刻的蝕刻步驟（步驟S101）。具體而言，控制部150，從處理氣體供給源72將第1含氟氣體供給到處理室11內，並將具有既定圖案的TiN膜當作遮罩，然後利用第1含氟氣體的電漿對絶緣膜進行蝕刻。此時，除了絶緣膜之外作為遮罩的TiN膜也會受到蝕刻。結果，如圖3（A）所示的，從絶緣膜產生的含碳膜201以及從TiN膜產生的含Ti膜202附著於處理室11的內壁11a。在此，含碳膜201，例如，包含CF系沉積物，含Ti膜202，例如，包含TiF、TiO以及TiOF。另外，第1含氟氣體，例如，為CF4 ／C4 F8 ／C5 F6 ／Ar。
試舉更詳細的一例進行説明。控制部150將被處理體配置在晶圓夾頭10之上。之後，控制部150，從作為噴淋頭的上部電極42將第1含氟氣體導入處理室11內部，並從第1高頻電源30對處理室11內部施加電漿生成用的高頻電力，使第1含氟氣體的電漿產生。另外，控制部150，從第2高頻電源40對晶圓夾頭10施加吸引離子用的高頻電力，藉此將電漿中的離子吸向被處理體。另外，控制部150，在被處理體的絶緣膜受到蝕刻之後，從既定的搬入搬出口將被處理體搬出到處理室11的外部去。亦即，蝕刻步驟以後的步驟：後述的改質步驟、第1除去步驟以及第2除去步驟，係在處理室11的內部並未配置被處理體的狀態下實行。
接著，控制部150，實行將附著於處理室11的內壁11a的含碳膜201利用含氧氣體的電漿除去，同時將含Ti膜202的表面利用含氧氣體的電漿進行改質的改質步驟（步驟S102）。結果，如圖3（B）所示的，附著於處理室11的內壁11a的含碳膜201被除去，同時含Ti膜202的表面被改質而得到TiO膜202b，且含Ti膜202的殘留膜202a在內壁11a上殘存。在此，含氧氣體例如為O2 。
試舉更詳細的一例進行説明。控制部150，在處理室11的內部並未配置被處理體的狀態下，從作為噴淋頭的上部電極42將含氧氣體導入處理室11內部，並從第1高頻電源30對處理室11內部施加電漿生成用的高頻電力，使含氧氣體的電漿產生。另外，控制部150並未從第2高頻電源40施加吸引離子用的高頻電力。另外，控制部150，持續進行處理，直到附著於處理室11的內壁11a的含碳膜201被除去，同時含Ti膜202的表面被改質而得到TiO膜202b為止。
接著，控制部150進行將所得到的TiO膜202b利用第2含氟氣體的電漿從含Ti膜202的殘留膜202a除去的第1除去步驟（步驟S103）。結果，如圖3（C）所示的，含Ti膜202的殘留膜202a露出。在此，第2含氟氣體包含CF4 或SF6 。第2含氟氣體宜更含有O2 。
試舉更詳細的一例進行説明。控制部150，從作為噴淋頭的上部電極42將第2含氟氣體導入處理室11內部，並從第1高頻電源30對處理室11內部施加電漿生成用的高頻電力，使第2含氟氣體的電漿產生。另外，控制部150並未從第2高頻電源40施加吸引離子用的高頻電力。另外，控制部150持續進行處理，直到TiO膜202b完全被除去而含Ti膜202的殘留膜202a露出為止。
接著，控制部150，進行將所露出之含Ti膜202的殘留膜202a利用含氯氣體的電漿從處理室11的內壁11a除去的第2除去步驟（步驟S104）。另外，第2除去步驟在比第1除去步驟更低的壓力下實行。結果，如圖3（D）所示的，含Ti膜202的殘留膜202a被除去，處理室11的內壁11a露出。亦即，由於作為含Ti膜202的主成分的TiF與含氯氣體之間的反應性比較大，故藉由含Ti膜202的殘留膜202a與含氯氣體的電漿的反應，含Ti膜202的殘留膜202a變成錯合物氣體TiCl而有效率地被除去。亦即，錯合物氣體TiCl從處理室11作為氣體被排出。在此，含氯氣體包含Cl2 、BCl3 以及SiCl4 其中至少任一種。
試舉更詳細的一例進行説明。控制部150，從作為噴淋頭的上部電極42將含氯氣體導入處理室11內部，並從第1高頻電源30對處理室11內部施加電漿生成用的高頻電力，使含氯氣體的電漿產生。另外，控制部150持續進行處理，直到含Ti膜202的殘留膜202a完全被除去而處理室11的內壁11a露出為止。
像這樣，本實施態樣之電漿處理裝置1實行在將TiN膜當作遮罩對絶緣膜進行蝕刻之後，將附著於處理室11的內部構件的含碳膜201以及含Ti膜202之中的含碳膜201利用含氧氣體的電漿除去，同時將含Ti膜202的表面利用含氧氣體的電漿進行改質的改質步驟。然後，電漿處理裝置1進行將含Ti膜202的表面被改質所得到的TiO膜202b利用第2含氟氣體的電漿從含Ti膜202的殘留膜202a除去的第1除去步驟。然後，電漿處理裝置1進行將TiO膜202b被除去所露出之含Ti膜202的殘留膜202a利用含氯氣體的電漿從處理室11的內部構件除去的第2除去步驟。因此，根據本實施態樣，即使在從TiN膜產生的含Ti膜202附著於處理室11的內部各種構件的情況下，也能夠從各種構件將含Ti膜202除去，並防止處理室11的內部的電漿密度發生變動。結果，根據本實施態樣，便可防止因為附著於處理室11的內部的含Ti膜202導致蝕刻特性經過長時間而劣化。
接著，更詳細地説明本實施態樣之改質步驟以及第1除去步驟。圖4A以及圖4B，係説明在進行過本實施態樣之改質步驟之後進行第1除去步驟的意義的説明圖（其1）。圖4A以及圖4B，係表示各條件與附著於處理室11的內壁11a的含Ti膜的除去量的關係。圖4A，係表示將模擬含Ti膜的測試片（以下簡稱「測試片」）配置在處理室11的內壁11a的既定位置A，並測量測試片的除去量ΔT作為含Ti膜的除去量的測量結果。圖4B，係表示將測試片配置在處理室11的內壁11a的比既定位置A更下方的既定位置B，並測量測試片的除去量ΔT作為含Ti膜的除去量的測量結果。另外，測試片係將TiN膜與TiO膜依序堆疊作為含Ti膜的薄片。測試片的初期厚度為250Å。
另外，在圖4A以及圖4B中，縱軸係表示測試片的除去量ΔT（Å），横軸係表示沿著測試片的延伸方向的位置的座標（mm）。另外，在圖4A以及圖4B中，「CF4 ＝100」係表示不進行改質步驟並使用CF4 ＝100sccm作為第2含氟氣體進行第1除去步驟時所得到的結果。「CF4 ／O2 ＝95／5」係表示不進行改質步驟並使用CF4 ／O2 ＝95／5sccm作為第2含氟氣體進行第1除去步驟時所得到的結果。「Pre－ Ash＋CF4 ／O2 」係表示在進行過改質步驟之後使用CF4 ／O2 ＝95／5sccm作為第2含氟氣體進行第1除去步驟時所得到的結果。另外，改質步驟的條件為處理時間：30秒，處理氣體：O2 ＝350sccm，壓力：13Pa（100mT），高頻電力HF／高頻電力LF：600／0W。第1除去步驟的條件為處理時間：30秒，壓力：2.7Pa（20mT），高頻電力HF／高頻電力LF：600／0W。
如圖4A以及圖4B所示的，當在進行過改質步驟之後進行第1除去步驟時，比起不進行改質步驟而進行第1除去步驟的情況而言，測試片的除去量ΔT較大。換言之，藉由在進行第1除去步驟之前進行改質步驟，比起不進行改質步驟的情況而言，可使附著於處理室11的內壁11a的含Ti膜的除去量增大。吾人認為這是因為含Ti膜作為含Ti膜的表面被改質所得到的TiO膜與第1除去步驟所使用的第2含氟氣體發生反應的反應物而被除去的關係。
圖5係說明在進行過本實施態樣之改質步驟後進行第1除去步驟的意義的説明圖（其2）。圖5係表示附著於處理室11的內部各構件的含Ti膜的除去量。圖5係表示將測試片配置在處理室11的內部各構件上並測量測試片的除去量ΔT作為含Ti膜的除去量的測量結果。另外，在圖5中，「0點」係表示測試片表面的基準方向，「3點」係表示從基準方向旋轉90°的方向，「6點」係表示從基準方向旋轉180°的方向。
如圖5所示的，當在進行過改質步驟之後進行第1除去步驟時，配置在處理室11的內壁11a以外的其他構件（亦即聚焦環20、圓筒構件21、支持構件50以及電極板51）的測試片的除去量ΔT也會變得比較大。
圖6A以及圖6B係表示在本實施態樣之第1除去步驟中所使用的第2含氟氣體的種類與含Ti膜的除去量的關係圖。圖6A係表示將測試片配置在處理室11的內壁11a的既定位置A並測量測試片的除去量ΔT作為含Ti膜的除去量的測量結果。圖6B係表示將測試片配置在處理室11的內壁11a的比既定位置A更下方的既定位置B並測量測試片的除去量ΔT作為含Ti膜的除去量的測量結果。
另外，圖6A以及圖6B，顯示出在第1除去步驟中，使用CF4 ＝100sccm作為第2含氟氣體時所得到的結果。另外，亦顯示出在第1除去步驟中，使用CF4 ＝200sccm作為第2含氟氣體時所得到的結果。另外，亦顯示出在第1除去步驟中，使用CF4 ＝300sccm作為第2含氟氣體時所得到的結果。另外，亦顯示出在第1除去步驟中，使用CF4 ／Ar＝100／200sccm作為第2含氟氣體時所得到的結果。另外，亦顯示出在第1除去步驟中，使用CF4 ／Ar＝200／100sccm時所得到的結果。另外，亦顯示出在第1除去步驟中，使用CF4 ／CH4 ＝95／5sccm時所得到的結果。另外，亦顯示出在第1除去步驟中，使用CF4 ／CH4 ＝90／10sccm時所得到的結果。另外，亦顯示出在第1除去步驟中，使用CF4 ／O2 ＝95／5sccm時所得到的結果。另外，亦顯示出在第1除去步驟中，使用CF4 ／O2 ＝90／10sccm時所得到的結果。
如圖6A以及圖6B所示的，使用CF4 、CF4 ／O2 ，比起CF4 ／Ar、CF4 ／CH4 而言，更可使測試片的除去量ΔT增大。而且，使用CF4 ／O2 ，比起CF4 而言，更可使測試片的除去量ΔT增大。
像這樣，在第1除去步驟中選擇CF4 、CF4 ／O2 作為第2含氟氣體，比起CF4 ／Ar、CF4 ／CH4 而言，更可使測試片的除去量ΔT增大。換言之，在第1除去步驟中選擇CF4 、CF4 ／O2 作為第2含氟氣體，比起CF4 ／Ar、CF4 ／CH4 而言，更可使附著於處理室11的內壁11a的含Ti膜的除去量增大。吾人認為這是因為，含Ti膜作為含Ti膜的表面改質所得到的TiO膜與第1除去步驟所使用的第2含氟氣體發生反應的反應物而被除去的關係。
接著，更詳細説明本實施態樣之第1除去步驟以及第2除去步驟。圖7A以及圖7B係説明在進行過本實施態樣之第1除去步驟後進行第2除去步驟的意義的説明圖。圖7A以及圖7B係表示各條件與附著於處理室11的內壁11a的含Ti膜的除去量的關係。圖7A，係表示將模擬含Ti膜的測試片（以下簡稱「測試片」）配置在處理室11的內壁11a的既定位置A，並測量測試片的除去量ΔT作為含Ti膜的除去量的測量結果。圖7B，係表示將測試片配置在比處理室11的內壁11a的既定位置A更下方的既定位置B，並測量測試片的除去量ΔT作為含Ti膜的除去量的測量結果。另外，測試片係TiN膜與TiO膜依序堆疊作為含Ti膜的薄片。測試片的初期厚度為250Å。
另外，在圖7A以及圖7B中，縱軸係表示測試片的除去量ΔT（Å），横軸係表示沿著測試片的延伸方向的位置的座標（mm）。另外，在圖7A以及圖7B中，「ME2－ Only」係表示不進行改質步驟以及第1除去步驟，使用Cl2 ＝150sccm作為含氯氣體進行第2除去步驟時所得到的結果。「Pre－ Ash＋ME1＋ME2」係表示依序進行改質步驟與第1除去步驟之後，使用Cl2 ＝150sccm作為含氯氣體進行第2除去步驟時所得到的結果。另外，改質步驟的條件為，處理時間：30秒，處理氣體：O2 ＝350sccm，壓力：13Pa（100mT），高頻電力HF／高頻電力LF：600／0W。第1除去步驟的條件為，處理時間：15秒，處理氣體：CF4 ／O2 ＝95／5sccm，壓力：2.7Pa（20mT），高頻電力HF／高頻電力LF：600／0W。第2除去步驟的條件為，處理時間：2秒，壓力：1.3Pa（10mT），高頻電力HF／高頻電力LF：300／0W。
如圖7A以及圖7B所示的，當在依序進行改質步驟與第1除去步驟之後進行第2除去步驟時，比起不進行改質步驟以及第1除去步驟便進行第2除去步驟的情況而言，測試片的除去量ΔT變得更大。換言之，在進行第2除去步驟之前，進行改質步驟以及第1除去步驟，比起不進行改質步驟以及第1除去步驟的情況而言，更可使附著於處理室11的內壁11a的含Ti膜的除去量增大。吾人認為這是因為，對含氯氣體具有抵抗性的TiO膜，藉由該TiO膜與第2含氟氣體的反應，從含Ti膜的表層事前除去之後，含Ti膜的殘留膜，作為含Ti膜的殘留膜與第2除去步驟所使用的含氯氣體的電漿發生反應的錯合物氣體而被除去的關係。
圖8A以及圖8B係表示在本實施態樣之第2除去步驟中所使用的含氯氣體的種類與含Ti膜的除去量的關係圖。圖8A係表示將測試片配置在處理室11的內壁11a的既定位置A，並測量測試片的除去量ΔT作為含Ti膜的除去量的測量結果。圖8B係表示將測試片配置在比處理室11的內壁11a的既定位置A更下方的既定位置B，並測量測試片的除去量ΔT作為含Ti膜的除去量的測量結果。
另外，圖8A以及圖8B，顯示出在第2除去步驟中，使用Cl2 ＝60sccm作為含氯氣體時所得到的結果。另外，亦顯示出在第2除去步驟中，使用Cl2 ＝150sccm作為含氯氣體時所得到的結果。另外，亦顯示出在第2除去步驟中，使用Cl2 ＝240sccm作為含氯氣體時所得到的結果。另外，亦顯示出在第2除去步驟中，使用Cl2 ／CH4 ＝135／15sccm作為含氯氣體時所得到的結果。另外，亦顯示出在第2除去步驟中，使用Cl2 ／Ar＝150／150sccm作為含氯氣體時所得到的結果。另外，亦顯示出在第2除去步驟中，使用Cl2 ／O2 ＝145／5sccm作為含氯氣體時所得到的結果。
另外，在圖8A以及圖8B中，「Post ME1（With Pre－ Ash）」係表示依序進行改質步驟與第1除去步驟時所得到的結果。「ME2」係表示在依序進行改質步驟與第1除去步驟之後進行第2除去步驟時所得到的結果。另外，改質步驟的條件為，處理時間：30秒，處理氣體：O2 ＝350sccm，壓力：13Pa（100mT），高頻電力HF／高頻電力LF：600／0W。第1除去步驟的條件為，處理時間：15秒，壓力：2.7Pa（20mT），高頻電力HF／高頻電力LF：600／0W。第2除去步驟的條件為，處理時間：2秒，壓力：1.3Pa（10mT），高頻電力HF／高頻電力LF：300／0W。
如圖8A以及圖8B所示的，使用Cl2 ＝150sccm，比起Cl2 ＝60sccm、Cl2 ＝240sccm而言，更可使測試片的除去量ΔT增大。而且，使用Cl2 ＝150sccm，比起Cl2 ／CH4 ＝135／15sccm、Cl2 ／Ar＝150／150sccm、Cl2 ／O2 ＝145／5sccm而言，更可使測試片的除去量ΔT增大。
像這樣，在第2除去步驟中選擇Cl2 作為含氯氣體，比起Cl2 ／CH4 、Cl2 ／Ar、Cl2 ／O2 而言，更可使測試片的除去量ΔT增大。換言之，在第2除去步驟中選擇Cl2 作為含氯氣體，比起Cl2 ／CH4 、Cl2 ／Ar、Cl2 ／O2 而言，更可使附著於處理室11的內壁11a的含Ti膜的除去量增大。吾人認為這是因為，在第1除去步驟之後所得到的含Ti膜的殘留膜與含氯氣體的電漿發生反應，含Ti膜的殘留膜變成錯合物氣體（亦即TiCl）被除去的關係。
圖9A以及圖9B係表示在本實施態樣之第2除去步驟中所使用的壓力與含Ti膜的除去量的關係圖。圖9A，係表示將測試片配置在處理室11的內壁11a的既定位置A，並測量測試片的除去量ΔT作為含Ti膜的除去量的測量結果。圖9B，係表示將測試片配置在比處理室11的內壁11a的既定位置A更下方的既定位置B，並測量測試片的除去量ΔT作為含Ti膜的除去量的測量結果。
另外，圖9A以及圖9B，顯示出在第2除去步驟中，壓力使用1.3Pa（10mT）時所得到的結果。另外，亦顯示出在第2除去步驟中，壓力使用6.7Pa（50mT）時所得到的結果。另外，亦顯示出在第2除去步驟中，壓力使用13Pa（100mT）時所得到的結果。
另外，在圖9A以及圖9B中，「Post ME1（With Pre－ Ash）」係表示依序進行改質步驟與第1除去步驟時所得到的結果。「ME2」係表示在依序進行改質步驟與第1除去步驟之後進行第2除去步驟時所得到的結果。另外，改質步驟的條件為，處理時間：30秒，處理氣體：O2 ＝350sccm，壓力：13Pa（100mT），高頻電力HF／高頻電力LF：600／0W。第1除去步驟的條件為，處理時間：15秒，壓力：2.7Pa（20mT），高頻電力HF／高頻電力LF：600／0W。第2除去步驟的條件為，處理時間：2秒，高頻電力HF／高頻電力LF：300／0W。
如圖9A以及圖9B所示的，使用比第1除去步驟更低的壓力1.3Pa（mT），比起使用比第1除去步驟更高的壓力6.7Pa（50mT）、13Pa（100mT）的情況而言，更可使測試片的除去量ΔT增大。
像這樣，使用比第1除去步驟更低的壓力進行第2除去步驟，可使測試片的除去量ΔT更進一步增大。換言之，使用比第1除去步驟更低的壓力進行第2除去步驟，可使附著於處理室11的內壁11a的含Ti膜的除去量增大。
如上所述的，根據本實施態樣，實行：改質步驟，其在將TiN膜當作遮罩對絶緣膜進行蝕刻之後，將附著於處理室11的內部構件的含碳膜以及含Ti膜之中的含碳膜201利用含氧氣體的電漿除去，同時將含Ti膜202的表面利用含氧氣體的電漿進行改質；第1除去步驟，其將含Ti膜的表面改質所得到的TiO膜202b利用第2含氟氣體的電漿從含Ti膜的殘留膜202a除去；以及第2除去步驟，其將TiO膜除去所露出之含Ti膜的殘留膜202a利用含氯氣體的電漿從處理室11的內部構件除去。因此，根據本實施態樣，即使在從TiN膜產生的含Ti膜附著於處理室11的內部各種構件的情況下，也能夠從各種構件將含Ti膜除去，故可防止處理室11的內部的電漿密度發生變動。結果，根據本實施態樣，便可防止因為附著於處理室11的內部的含Ti膜導致蝕刻特性經過長時間而劣化。
另外，根據本實施態樣，第2含氟氣體包含CF4 或SF6 。如是，便可將附著於處理室11的內部構件的含Ti膜202的表面改質所得到的TiO膜202b從含Ti膜的殘留膜202a有效率地除去。
另外，根據本實施態樣，第2含氟氣體更含有O2 。如是，便可將附著於處理室11的內部構件的含Ti膜202的表面改質所得到的TiO膜202b從含Ti膜的殘留膜202a更有效率地除去。
另外，根據本實施態樣，含氯氣體包含Cl2 、BCl3 以及SiCl4 其中至少任一種。如是，含Ti膜202的殘留膜202a與含氯氣體的電漿發生反應，含Ti膜202的殘留膜202a變成錯合物氣體（亦即TiCl）有效率地被除去。
另外，根據本實施態樣，改質步驟、第1除去步驟以及第2除去步驟，在處理室11的內部並未配置被處理體的狀態下實行。結果，便可不受被處理體的釋出物的影響，而將附著於處理室11的內部各種構件的含Ti膜有效率地除去。
另外，根據本實施態樣，第2除去步驟係在比第1除去步驟更低的壓力下實行。如是，便可促進含Ti膜202的殘留膜202a與含氯氣體的電漿發生反應使含Ti膜202的殘留膜202a變成錯合物氣體（亦即TiCl）的生成反應。藉此，便可使含Ti膜202的殘留膜202a變成錯合物氣體（亦即TiCl）而更有效率地將其除去。
（其他實施態樣） 以上，係說明本實施態樣之電漿處理方法以及電漿處理裝置，惟並非僅限於此。以下，說明其他的實施態樣。
例如，亦可在將TiN膜當作遮罩對絶緣膜進行蝕刻之前，更進行於TiN膜形成既定圖案的圖案成形步驟。此時，蝕刻步驟、改質步驟、第1除去步驟以及第2除去步驟，在圖案成形步驟實行之後進行。例如，圖案成形步驟，對絶緣膜上所形成之TiN膜進行Cl2 ／CF4 ／CH4 ／Ar電漿的電漿處理，於TiN膜形成既定圖案。之後，進行蝕刻步驟、改質步驟、第1除去步驟以及第2除去步驟。結果，即使在形成了圖案的TiN膜以及受到蝕刻的TiN膜所產生的含Ti膜附著於處理室11的內部各種構件的情況下，也能夠從各種構件將含Ti膜除去。
另外，上述實施態樣，係說明改質步驟、第1除去步驟以及第2除去步驟在處理室11的內部並未配置被處理體的狀態下實行的實施例，惟並非僅限於此。例如，改質步驟、第1除去步驟以及第2除去步驟亦可在處理室11的內部配置了模擬試驗晶圓等的狀態下實行。
10‧‧‧晶圓夾頭
11a‧‧‧內壁
11‧‧‧處理室
12‧‧‧接地線
13‧‧‧基座
14‧‧‧絶緣板
150‧‧‧控制部
151‧‧‧程序控制器
152‧‧‧使用者介面
153‧‧‧記憶部
15a‧‧‧冷媒流路
15‧‧‧支持台
1‧‧‧電漿處理裝置
201‧‧‧含碳膜
202a‧‧‧殘留膜
202b‧‧‧TiO膜
202‧‧‧含Ti膜
20‧‧‧聚焦環
21‧‧‧圓筒構件
22‧‧‧導熱氣體管
30‧‧‧第1高頻電源
31‧‧‧第1整合器
40‧‧‧第2高頻電源
41‧‧‧第2整合器
42‧‧‧上部電極
50‧‧‧支持構件
51‧‧‧電極板
52‧‧‧電極支持體
53‧‧‧氣體供給口
54‧‧‧氣體擴散室
55‧‧‧氣體孔
71‧‧‧氣體供給管
72a‧‧‧氣體供給部
72b‧‧‧氣體供給部
72c‧‧‧氣體供給部
72d‧‧‧氣體供給部
72‧‧‧處理氣體供給源
73a‧‧‧閥門
73b‧‧‧閥門
73c‧‧‧閥門
73d‧‧‧閥門
74a‧‧‧流量調整機構
74b‧‧‧流量調整機構
74c‧‧‧流量調整機構
74d‧‧‧流量調整機構
80‧‧‧排氣流路
90‧‧‧排氣口
91‧‧‧排氣室
92‧‧‧排氣管
93‧‧‧排氣裝置
S‧‧‧電漿處理空間
S101‧‧‧步驟
S102‧‧‧步驟
S103‧‧‧步驟
S104‧‧‧步驟
W‧‧‧晶圓
【圖1】係表示本實施態樣之電漿處理裝置的概略構造的縱剖面圖。 【圖2】係表示本實施態樣之電漿處理裝置的電漿處理方法的處理流程的流程圖。 【圖3】(A)~(D)係説明本實施態樣之電漿處理裝置的電漿處理方法的處理流程的説明圖。 【圖4A】係説明在進行過本實施態樣之改質步驟之後進行第1除去步驟的意義的説明圖（其1）。 【圖4B】係説明在進行過本實施態樣之改質步驟之後進行第1除去步驟的意義的説明圖（其1）。 【圖5】係説明在進行過本實施態樣之改質步驟之後進行第1除去步驟的意義的説明圖（其2）。 【圖6A】係表示在本實施態樣之第1除去步驟中所使用的第2含氟氣體的種類與含Ti膜的除去量的關係圖。 【圖6B】係表示在本實施態樣之第1除去步驟中所使用的第2含氟氣體的種類與含Ti膜的除去量的關係圖。 【圖7A】係説明在進行過本實施態樣之第1除去步驟之後進行第2除去步驟的意義的説明圖。 【圖7B】係説明在進行過本實施態樣之第1除去步驟之後進行第2除去步驟的意義的説明圖。 【圖8A】係表示在本實施態樣之第2除去步驟中所使用的含氯氣體的種類與含Ti膜的除去量的關係圖。 【圖8B】係表示在本實施態樣之第2除去步驟中所使用的含氯氣體的種類與含Ti膜的除去量的關係圖。 【圖9A】係表示在本實施態樣之第2除去步驟中所使用的壓力與含Ti膜的除去量的關係圖。 【圖9B】係表示在本實施態樣之第2除去步驟中所使用的壓力與含Ti膜的除去量的關係圖。

Claims (6)

  1. 一種電漿處理方法，包含：蝕刻步驟，其將配置於處理室內部之被處理體上所形成的具有既定圖案的TiN膜當作遮罩，利用第1含氟氣體的電漿對絶緣膜進行蝕刻；改質步驟，其在該絶緣膜受到蝕刻之後，將附著於該處理室內部構件的含碳膜以及含Ti膜之中的該含碳膜利用含氧氣體的電漿除去，同時將該含Ti膜的表面利用該含氧氣體的電漿進行改質；第1除去步驟，其將該含Ti膜的表面改質所得到的TiO膜利用第2含氟氣體的電漿除去；以及第2除去步驟，其將該TiO膜除去所露出之該含Ti膜的殘留膜利用含氯氣體的電漿從該構件除去；其中該改質步驟、該第1除去步驟以及該第2除去步驟，係在該處理室內部並未配置該被處理體的狀態下實行。
  2. 如申請專利範圍第1項之電漿處理方法，其中，該第2含氟氣體包含CF4或SF6。
  3. 如申請專利範圍第2項之電漿處理方法，其中，該第2含氟氣體更含有O2。
  4. 如申請專利範圍第1至3項中任一項之電漿處理方法，其中，該含氯氣體包含Cl2、BCl3以及SiCl4其中至少任一種。
  5. 如申請專利範圍第1至3項中任一項之電漿處理方法，其中更包含：圖案成形步驟，其在該蝕刻步驟之前，於該TiN膜形成該既定圖案。
  6. 如申請專利範圍第1至3項中任一項之電漿處理方法，其中，該第2除去步驟係在比該第1除去步驟更低的壓力下實行。
TW103112358A 2013-04-05 2014-04-02 電漿處理方法及電漿處理裝置 TWI621174B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013079677A JP6049527B2 (ja) 2013-04-05 2013-04-05 プラズマ処理方法及びプラズマ処理装置
JP2013-079677 2013-04-05

Publications (2)

Publication Number Publication Date
TW201515088A TW201515088A (zh) 2015-04-16
TWI621174B true TWI621174B (zh) 2018-04-11

Family

ID=51653738

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103112358A TWI621174B (zh) 2013-04-05 2014-04-02 電漿處理方法及電漿處理裝置

Country Status (5)

Country Link
US (1) US9147556B2 (zh)
JP (1) JP6049527B2 (zh)
KR (1) KR102152088B1 (zh)
CN (1) CN104103580B (zh)
TW (1) TWI621174B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9972504B2 (en) * 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
JP2017045849A (ja) * 2015-08-26 2017-03-02 東京エレクトロン株式会社 シーズニング方法およびエッチング方法
JP6920309B2 (ja) * 2016-01-13 2021-08-18 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ エッチングハードウェアに対する水素プラズマベース洗浄処理
JP7190938B2 (ja) 2019-02-27 2022-12-16 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP7241627B2 (ja) 2019-07-05 2023-03-17 東京エレクトロン株式会社 クリーニング方法及びプラズマ処理装置
JP7300945B2 (ja) * 2019-09-13 2023-06-30 東京エレクトロン株式会社 クリーニング方法およびクリーニングプログラムを記録する記録媒体
JP7524333B2 (ja) * 2020-09-16 2024-07-29 株式会社Kokusai Electric 半導体装置の製造方法、プログラム、基板処理装置及び基板処理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6692903B2 (en) * 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
US20060191555A1 (en) * 2005-02-28 2006-08-31 Atsushi Yoshida Method of cleaning etching apparatus
US20080190893A1 (en) * 2007-02-13 2008-08-14 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
TW201306079A (zh) * 2011-03-31 2013-02-01 Tokyo Electron Ltd 電漿處理裝置、電漿處理方法及記憶媒體

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330063A (ja) * 1998-05-20 1999-11-30 Tokyo Electron Ltd プラズマ処理装置のクリ−ニング方法
AT409731B (de) * 1998-10-16 2002-10-25 Fronius Schweissmasch Prod Regelvorrichtung für ein schweissgerät
US6905800B1 (en) * 2000-11-21 2005-06-14 Stephen Yuen Etching a substrate in a process zone
JP2003297745A (ja) * 2002-04-03 2003-10-17 Japan Radio Co Ltd 半導体集積回路の製造方法
JP5047504B2 (ja) * 2005-02-05 2012-10-10 三星電子株式会社 ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
KR100690881B1 (ko) * 2005-02-05 2007-03-09 삼성전자주식회사 미세 전자 소자의 듀얼 다마신 배선의 제조 방법 및 이에의해 제조된 듀얼 다마신 배선을 구비하는 미세 전자 소자
US20110130007A1 (en) 2009-10-26 2011-06-02 Applied Materials, Inc. In-situ clean to reduce metal residues after etching titanium nitride
US20110162674A1 (en) * 2009-10-26 2011-07-07 Applied Materials, Inc. In-situ process chamber clean to remove titanium nitride etch by-products
JP2012243958A (ja) * 2011-05-19 2012-12-10 Hitachi High-Technologies Corp プラズマ処理方法
US20130084707A1 (en) * 2011-09-30 2013-04-04 Tokyo Electron Limited Dry cleaning method for recovering etch process condition
JP5982223B2 (ja) * 2012-08-27 2016-08-31 東京エレクトロン株式会社 プラズマ処理方法、及びプラズマ処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6692903B2 (en) * 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
US20060191555A1 (en) * 2005-02-28 2006-08-31 Atsushi Yoshida Method of cleaning etching apparatus
US20080190893A1 (en) * 2007-02-13 2008-08-14 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
TW201306079A (zh) * 2011-03-31 2013-02-01 Tokyo Electron Ltd 電漿處理裝置、電漿處理方法及記憶媒體

Also Published As

Publication number Publication date
CN104103580B (zh) 2018-01-26
TW201515088A (zh) 2015-04-16
KR102152088B1 (ko) 2020-09-04
US20140299576A1 (en) 2014-10-09
KR20140121357A (ko) 2014-10-15
US9147556B2 (en) 2015-09-29
JP6049527B2 (ja) 2016-12-21
CN104103580A (zh) 2014-10-15
JP2014204001A (ja) 2014-10-27

Similar Documents

Publication Publication Date Title
TWI621174B (zh) 電漿處理方法及電漿處理裝置
TWI760555B (zh) 蝕刻方法
TWI661461B (zh) Plasma processing method and plasma processing device
KR102441116B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP5956933B2 (ja) プラズマ処理方法及びプラズマ処理装置
KR102340222B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP5982223B2 (ja) プラズマ処理方法、及びプラズマ処理装置
TW201546899A (zh) 電漿處理裝置之清潔方法
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
TWI660394B (zh) 電漿處理方法及電漿處理裝置
TW201909272A (zh) 電漿處理裝置之洗淨方法
JP2015079793A (ja) プラズマ処理方法
JP2017059750A (ja) 被処理体を処理する方法
TW201618156A (zh) 電漿處理裝置及電漿處理方法
JPWO2019117130A1 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP2022021226A (ja) プラズマ処理方法及びプラズマ処理装置
JP2021077709A (ja) プラズマ処理方法及びプラズマ処理装置
TW202213517A (zh) 基板處理方法及電漿處理裝置
JP2007059666A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP2021064677A (ja) 基板処理方法、基板、基板製造方法、及び基板支持器
JP2003031554A (ja) ドライエッチング装置