[go: up one dir, main page]

TWI572257B - 柱狀結構及其製作方法 - Google Patents

柱狀結構及其製作方法 Download PDF

Info

Publication number
TWI572257B
TWI572257B TW104134172A TW104134172A TWI572257B TW I572257 B TWI572257 B TW I572257B TW 104134172 A TW104134172 A TW 104134172A TW 104134172 A TW104134172 A TW 104134172A TW I572257 B TWI572257 B TW I572257B
Authority
TW
Taiwan
Prior art keywords
metal
pad
substrate
wire
bump
Prior art date
Application number
TW104134172A
Other languages
English (en)
Other versions
TW201715922A (zh
Inventor
張成瑞
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW104134172A priority Critical patent/TWI572257B/zh
Priority to US14/953,020 priority patent/US10121757B2/en
Application granted granted Critical
Publication of TWI572257B publication Critical patent/TWI572257B/zh
Publication of TW201715922A publication Critical patent/TW201715922A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1355—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4502—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Description

柱狀結構及其製作方法
本發明是有關於一種柱狀結構及其製作方法，且特別是有關於一種以金屬作為材質的柱狀結構及其製作方法。
現今的線路板製程中，銅柱的製作都是透過以純電鍍銅的方式來一次形成多個銅柱。目前所需的銅柱高度約為150微米，於電鍍時這些銅柱的高度均勻度因為製程變異的關係，不容易控制，因此要製作均勻度較佳的銅柱製作難度較高。此外，以純電鍍銅所形成的銅柱，其所需的時間也較長，量產難度及成本也較高。
本發明提供一種柱狀結構及其製作方法，其具有製作快速且較容易控制柱狀結構高度等優勢。
本發明的柱狀結構，其配置於一基板上。柱狀結構包括一接墊、一金屬線凸塊、一金屬線以及一金屬鍍層。接墊配置於基板上。金屬線凸塊配置於接墊上。金屬線連接金屬線凸塊且與金屬線凸塊為一體成型，其中金屬線的一第一延伸方向垂直於基板的一第二延伸方向。金屬鍍層覆蓋接墊且完全包覆金屬線凸塊與金屬線。
在本發明的一實施例中，上述的金屬線凸塊於基板上的正投影完全重疊於接墊於基板上的正投影，且金屬線凸塊於基板上的正投影面積小於接墊於基板上的正投影面積。
在本發明的一實施例中，上述的金屬線的長度為金屬鍍層的4/5高度。
在本發明的一實施例中，上述的金屬線的線徑介於15微米至200微米之間。
在本發明的一實施例中，上述的金屬鍍層覆蓋接墊的一上表面，且包覆接墊連接上表面的一側表面。
在本發明的一實施例中，上述的金屬鍍層的一邊緣切齊於接墊的一側表面。
本發明的柱狀結構的製作方法，其包括以下步驟。形成一接墊於一基板上。進行一打線程序，以形成一金屬線凸塊以及一金屬線於接墊上，其中金屬線凸塊位於接墊上，而金屬線連接金屬線凸塊，且金屬線的一第一延伸方向垂直於基板的一第二延伸方向。進行一電鍍程序，以接墊、金屬線凸塊以及金屬線為電鍍種子層，電鍍形成一金屬鍍層，以覆蓋接墊且完全包覆金屬線凸塊與金屬線。
在本發明的一實施例中，上述的金屬鍍層覆蓋接墊的一上表面，且包覆接墊連接上表面的一側表面。
在本發明的一實施例中，上述的柱狀結構的製作方法，更包括：進行打線程序之前，形成一圖案化光阻層於基板上，其中圖案化光阻層暴露出接墊；以及於進行電鍍程序之後，移除圖案化光阻層，以暴露出金屬鍍層的邊緣，其中金屬鍍層的一邊緣切齊於接墊的一側表面。
在本發明的一實施例中，上述的金屬線凸塊於基板上的正投影完全重疊於接墊於基板上的正投影，且金屬線凸塊於基板上的正投影面積小於接墊於基板上的正投影面積。
在本發明的一實施例中，上述的金屬線的長度為金屬鍍層的4/5高度。
在本發明的一實施例中，上述的金屬線的線徑介於15微米至200微米之間。
基於上述，由於本發明先於接墊上透過打線程序形成金屬線凸塊與金屬線，而後再以接墊、金屬線凸塊以及金屬線為電鍍種子層，透過電鍍的方式來形成金屬鍍層，而完成柱狀結構的製作。本發明的柱狀結構的製作方法，不但可以快速形成金屬的柱狀結構，且可透過金屬線的長度來控制柱狀結構的高度。因此，透過本發明的柱狀結構的製作方法所形成的柱狀結構，其高度均勻性較佳，生產難度及成本也較低。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1C繪示為本發明的一實施例的一種柱狀結構的製作方法的剖面示意圖。請先參考圖1A，關於本實施例的柱狀結構的製作方法，首先，形成一接墊110於一基板10上，其中接墊110的材質例如是銅、金、銀、鋁、鎳、錫或上述金屬的合金，而基板10例如是線路板或封裝基板，於此並不加以限制。
接著，請參考圖1B，進行一打線程序，以形成一金屬線凸塊120以及一金屬線130於接墊110上，其中金屬線凸塊120是以高壓放電技術而形成於接墊110上，而金屬線130連接金屬線凸塊120，且金屬線130的一第一延伸方向L1垂直於基板的一第二延伸方向L2。此處，金屬線130與金屬線凸塊120具體化為一體成型，且金屬線凸塊120連接於金屬線130與接墊110之間。如圖1B所示，本實施例的金屬線凸塊120於基板10上的正投影完全重疊於接墊110於基板10上的正投影，且金屬線凸塊120於基板10上的正投影面積小於接墊110於基板10上的正投影面積。在本實施例中，透過打線機（未繪示）所形成的金屬線凸塊120與金屬線130，其材質實質上是相同的，其中金屬線凸塊120與金屬線130的材質例如是銅、金、銀、鋁、鎳、錫或上述金屬的合金。金屬線130的線徑D具體化小於金屬凸塊120的寬度，其中金屬線130的線徑D例如是介於15微米至200微米之間。
之後，請參考圖1C，進行一電鍍程序，以接墊110、金屬線凸塊120以及金屬線130為電鍍種子層，電鍍形成一金屬鍍層140a，以覆蓋接墊110且完全包覆金屬線凸塊120與金屬線130。如圖1C所示，本實施例的金屬鍍層140a具體化是覆蓋接墊110的一上表面112，且包覆接墊110連接上表面112的一側表面114、金屬線凸塊120與金屬線130。也就是說，本實施例的金屬鍍層140a實質上是沿著接墊110、金屬線凸塊120以及金屬線130的外部輪廓來形成。特別是，本實施例的金屬線130的長度L具體化為金屬鍍層140a的4/5高度H，而金屬鍍層140a的材質例如是銅、金、銀、鋁、鎳、錫或上述金屬的合金。至此，以完成柱狀結構100a的製作。
需說明的是，上述圖1A至圖1C是為了方便說明起見，而僅示意地繪示一個接墊110、一個金屬線凸塊120、一個金屬線130以及一個金屬鍍層140a。此外，於其他未繪示的實施例中，本領域的技術人員當可參照前述實施例的說明，依據實際需求，形成多個接墊110、多個金屬線凸塊120、多個金屬線130以及多個金屬鍍層140a，以同時製作多個柱狀結構100a，此仍屬於本發明所欲保護之範圍。
在結構上，請再參考圖1C，柱狀結構100a配置於基板10上。柱狀結構100a包括接墊110、金屬線凸塊120、金屬線130以及金屬鍍層140a。接墊110配置於基板10上，而金屬線凸塊120配置於接墊110上，且金屬線130與金屬線凸塊120為一體成型。金屬線凸塊120於基板10上的正投影完全重疊於接墊110於基板10上的正投影，且金屬線凸塊120於基板10上的正投影面積小於接墊110於基板10上的正投影面積。金屬線130連接金屬線凸塊120，其中金屬線130的第一延伸方向L1垂直於基板10的第二延伸方向L2。金屬線130的線徑D例如是介於15微米至200微米之間。金屬鍍層140a覆蓋接墊110的上表面112且完全包覆接墊110的側表面114、金屬線凸塊120與金屬線130。此處，金屬線130的長度L為金屬鍍層140a的4/5高度H。
由於本實施例是先於接墊110上透過打線程序形成金屬線凸塊120與金屬線130，而後再以接墊110、金屬線凸塊120以及金屬線130為電鍍種子層，透過電鍍的方式來形成金屬鍍層140a，而完成柱狀結構100a的製作。因此，本實施例的柱狀結構的製作方法，不但可以快速形成金屬材質的柱狀結構100a，且可透過金屬線130的長度L來控制柱狀結構100a的高度（即金屬鍍層140a的高度H）。因此，透過本實施例的柱狀結構的製作方法所形成的柱狀結構100a，其高度均勻性較佳。另一方面，亦可視所需的柱狀結構100a的高度而調整金屬線130的長度L，於此並不加以限制。
圖2A至圖2D繪示為本發明的另一實施例的一種柱狀結構的製作方法的局部步驟的剖面示意圖。本實施例的柱狀結構的製作法與圖1A至圖1C中的柱狀結構的製作方法相似，惟二者主要差異之處在於：於圖1A的步驟之後，即形成接墊110於基板10上之後，請參考圖2A，形成一圖案化光阻層20於基板10上，其中圖案化光阻層20僅暴露出接墊110的上表面112。
接著，請參考圖2B，進行一打線程序，以形成一金屬線凸塊120以及一金屬線130於接墊110上，其中金屬線凸塊120位於接墊110上，而金屬線130連接金屬線凸塊120，且金屬線130的一第一延伸方向L1垂直於基板的一第二延伸方向L2。如圖2B所示，本實施例的金屬線凸塊120於基板10上的正投影完全重疊於接墊110於基板10上的正投影，且金屬線凸塊120於基板10上的正投影面積小於接墊110於基板10上的正投影面積。
在本實施例中，透過打線機（未繪示）所形成的金屬線凸塊120與金屬線130，其材質實質上是相同的，其中金屬線凸塊120與金屬線130的材質例如是銅、金、銀、鋁、鎳、錫或上述金屬的合金。金屬線130的線徑D具體化小於金屬線凸塊120的寬度，其中金屬線130的線徑D例如是介於15微米至200微米之間。
接著，請參考圖2C，進行一電鍍程序，以接墊110、金屬線凸塊120以及金屬線130為電鍍種子層，而以圖案化光阻層20做為電鍍罩幕，電鍍形成一金屬鍍層140b，以覆蓋接墊110且完全包覆金屬線凸塊120與金屬線130。如圖2C所示，本實施例的金屬鍍層140b具體化是覆蓋接墊110的上表面112，且包覆金屬線凸塊120與金屬線130。也就是說，本實施例的金屬鍍層140b並未包覆接墊110的側表面114。特別是，本實施例的金屬線130的長度L具體化為金屬鍍層140b的4/5高度H’，而金屬鍍層140b的材質例如是銅、金、銀、鋁、鎳、錫或上述金屬的合金。
之後，請參考圖2D，移除圖案化光阻層20，以暴露出金屬鍍層140的邊緣142，其中金屬鍍層140的邊緣142切齊於接墊110的側表面114。至此，已完成柱狀結構100b的製作。
需說明的是，上述圖2A至圖2D是為了方便說明起見，而僅示意地繪示一個接墊110、一個金屬線凸塊120、一個金屬線130以及一個金屬鍍層140b。此外，於其他未繪示的實施例中，本領域的技術人員當可參照前述實施例的說明，依據實際需求，形成多個接墊110、多個金屬線凸塊120、多個金屬線130以及多個金屬鍍層140b，以同時製作多個柱狀結構100b，此仍屬於本發明所欲保護之範圍。
在結構上，請再參考圖2D，柱狀結構100b配置於基板10上。柱狀結構100a包括接墊110、金屬線凸塊120、金屬線130以及金屬鍍層140b。接墊110配置於基板10上，而金屬線凸塊120配置於接墊110上。金屬線凸塊120於基板10上的正投影完全重疊於接墊110於基板10上的正投影，且金屬線凸塊120於基板10上的正投影面積小於接墊110於基板10上的正投影面積。金屬線130連接金屬線凸塊120，其中金屬線130的第一延伸方向L1垂直於基板10的第二延伸方向L2。金屬線130的線徑D例如是介於15微米至200微米之間。金屬鍍層140b覆蓋接墊110的上表面112且完全包覆金屬線凸塊120與金屬線130，其中金屬鍍層140的邊緣142切齊於接墊110的側表面114。此處，金屬線130的長度L為金屬鍍層140a的4/5高度H’。
由於本實施例是先於基板10上形成暴露出接墊110的上表面112的圖案化光阻層20，接著，於接墊110上透過打線程序形成金屬線凸塊120與金屬線130，而後再以接墊110、金屬線凸塊120以及金屬線130為電鍍種子層，透過電鍍的方式來形成金屬鍍層140b，而完成柱狀結構100b的製作。因此，本實施例的柱狀結構的製作方法，不但可以快速形成金屬材質的柱狀結構100b，且可透過金屬線130的長度L以及圖案化光阻層20來控制柱狀結構100a的高度（即金屬鍍層140a的高度H）以及寬度。因此，透過本實施例的柱狀結構的製作方法所形成的柱狀結構100b，其高度均勻性較佳，且具有相同地外形輪廓。
綜上所述，由於本發明先於接墊上透過打線程序形成金屬線凸塊與金屬線，而後再以接墊、金屬線凸塊以及金屬線為電鍍種子層，透過電鍍的方式來形成金屬鍍層，而完成柱狀結構的製作。本發明的柱狀結構的製作方法，不但可以快速形成金屬的柱狀結構，且可透過金屬線的長度來控制柱狀結構的高度。因此，透過本發明的柱狀結構的製作方法所形成的柱狀結構，其高度均勻性較佳，生產難度及成本也較低。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧基板
20‧‧‧圖案化光阻層
100a、100b‧‧‧柱狀結構
110‧‧‧接墊
112‧‧‧上表面
114‧‧‧側表面
120‧‧‧金屬線凸塊
130‧‧‧金屬線
140a、140b‧‧‧金屬鍍層
142‧‧‧邊緣
D‧‧‧線徑
L1‧‧‧第一延伸方向
L2‧‧‧第二延伸方向
H、H’‧‧‧高度
圖1A至圖1C繪示為本發明的一實施例的一種柱狀結構的製作方法的剖面示意圖。 圖2A至圖2D繪示為本發明的另一實施例的一種柱狀結構的製作方法的局部步驟的剖面示意圖。
10‧‧‧基板
100a‧‧‧柱狀結構
110‧‧‧接墊
112‧‧‧上表面
114‧‧‧側表面
120‧‧‧金屬線凸塊
130‧‧‧金屬線
140a‧‧‧金屬鍍層
L‧‧‧長度
H‧‧‧高度

Claims (12)

  1. 一種柱狀結構，配置於一基板上，該柱狀結構包括：一接墊，配置於該基板上；一金屬線凸塊，配置於該接墊上；一金屬線，連接該金屬線凸塊，且與該金屬線凸塊為一體成型，其中該金屬線的一第一延伸方向垂直於該基板的一第二延伸方向；以及一金屬鍍層，覆蓋且接觸於該接墊，且完全包覆該金屬線凸塊與該金屬線。
  2. 如申請專利範圍第1項所述的柱狀結構，其中該金屬線凸塊於該基板上的正投影完全重疊於該接墊於該基板上的正投影，且該金屬線凸塊於該基板上的正投影面積小於該接墊於該基板上的正投影面積，且該金屬線於該基板上的正投影面積小於該金屬線凸塊於該基板上的正投影面積。
  3. 如申請專利範圍第1項所述的柱狀結構，其中該金屬線的長度為該金屬鍍層的4/5高度。
  4. 如申請專利範圍第1項所述的柱狀結構，其中該金屬線的線徑介於15微米至200微米之間。
  5. 如申請專利範圍第1項所述的柱狀結構，其中該金屬鍍層覆蓋該接墊的一上表面，且包覆該接墊連接該上表面的一側表面。
  6. 如申請專利範圍第1項所述的柱狀結構，其中該金屬鍍層的一邊緣切齊於該接墊的一側表面。
  7. 一種柱狀結構的製作方法，包括：形成一接墊於一基板上；進行一打線程序，以形成一金屬線凸塊以及一金屬線於該接墊上，其中該金屬線凸塊位於該接墊上，而該金屬線連接該金屬線凸塊，且該金屬線與該金屬凸塊一體成型且該金屬線的一第一延伸方向垂直於該基板的一第二延伸方向；以及進行一電鍍程序，以該接墊、該金屬線凸塊以及該金屬線為電鍍種子層，電鍍形成一金屬鍍層，以覆蓋且接觸於該接墊，且完全包覆該金屬線凸塊與該金屬線。
  8. 如申請專利範圍第7項所述的柱狀結構的製作方法，其中該金屬鍍層覆蓋該接墊的一上表面，且包覆該接墊連接該上表面的一側表面。
  9. 如申請專利範圍第7項所述的柱狀結構的製作方法，更包括：進行該打線程序之前，形成一圖案化光阻層於該基板上，其中該圖案化光阻層暴露出該接墊；以及於進行該電鍍程序之後，移除該圖案化光阻層，以暴露出該金屬鍍層的邊緣，其中該金屬鍍層的一邊緣切齊於該接墊的一側表面。
  10. 如申請專利範圍第7項所述的柱狀結構的製作方法，其中該金屬線凸塊於該基板上的正投影完全重疊於該接墊於該基板上的正投影，且該金屬線凸塊於該基板上的正投影面積小於該接墊於該基板上的正投影面積，且該金屬線於該基板上的正投影面積小於該金屬線凸塊於該基板上的正投影面積。
  11. 如申請專利範圍第7項所述的柱狀結構的製作方法，其中該金屬線的長度為該金屬鍍層的4/5高度。
  12. 如申請專利範圍第7項所述的柱狀結構的製作方法，其中該金屬線的線徑介於15微米至200微米之間。
TW104134172A 2015-10-19 2015-10-19 柱狀結構及其製作方法 TWI572257B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104134172A TWI572257B (zh) 2015-10-19 2015-10-19 柱狀結構及其製作方法
US14/953,020 US10121757B2 (en) 2015-10-19 2015-11-27 Pillar structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104134172A TWI572257B (zh) 2015-10-19 2015-10-19 柱狀結構及其製作方法

Publications (2)

Publication Number Publication Date
TWI572257B true TWI572257B (zh) 2017-02-21
TW201715922A TW201715922A (zh) 2017-05-01

Family

ID=58524255

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104134172A TWI572257B (zh) 2015-10-19 2015-10-19 柱狀結構及其製作方法

Country Status (2)

Country Link
US (1) US10121757B2 (zh)
TW (1) TWI572257B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101778542B (zh) * 2010-01-22 2012-03-21 深圳市牧泰莱电路技术有限公司 一种带铜柱的pcb板件的制造方法
CN102456651A (zh) * 2010-10-18 2012-05-16 台湾积体电路制造股份有限公司 具有含钴的侧壁保护层的铜柱
CN102593044A (zh) * 2011-01-11 2012-07-18 台湾积体电路制造股份有限公司 形成金属柱的方法
CN102673053A (zh) * 2012-06-05 2012-09-19 深圳市五株科技股份有限公司 覆铜板、印刷电路板及其制造方法
TW201526186A (zh) * 2013-12-26 2015-07-01 Globalfoundries Sg Pte Ltd 包含銅柱結構之積體電路及其製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW488052B (en) * 2001-05-16 2002-05-21 Ind Tech Res Inst Manufacture process of bumps of double layers or more
US6413851B1 (en) * 2001-06-12 2002-07-02 Advanced Interconnect Technology, Ltd. Method of fabrication of barrier cap for under bump metal
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
TWI230989B (en) * 2004-05-05 2005-04-11 Megic Corp Chip bonding method
TWI302426B (en) * 2005-04-28 2008-10-21 Phoenix Prec Technology Corp Conducting bump structure of circuit board and method for fabricating the same
US8269345B2 (en) * 2007-10-11 2012-09-18 Maxim Integrated Products, Inc. Bump I/O contact for semiconductor device
TWI345433B (en) 2008-02-27 2011-07-11 Unimicron Technology Corp Circuit board having conductive bumps and fabrication method thereof
TWI362096B (en) 2008-05-27 2012-04-11 Unimicron Technology Corp Method for fabricating pakage substrate
EP2449582A4 (en) * 2009-07-02 2013-06-12 Flipchip Internat L L C METHODS AND STRUCTURES FOR VERTICAL COLUMN INTERCONNECTION
US8232193B2 (en) * 2010-07-08 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming Cu pillar capped by barrier layer
US9117811B2 (en) * 2011-06-13 2015-08-25 Tessera, Inc. Flip chip assembly and process with sintering material on metal bumps
US8980694B2 (en) * 2011-09-21 2015-03-17 Powertech Technology, Inc. Fabricating method of MPS-C2 package utilized form a flip-chip carrier
US8884443B2 (en) * 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
US9406632B2 (en) * 2012-08-14 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including a substrate with a stepped sidewall structure
US9589815B2 (en) * 2012-11-08 2017-03-07 Nantong Fujitsu Microelectronics Co., Ltd. Semiconductor IC packaging methods and structures
CN102915986B (zh) * 2012-11-08 2015-04-01 南通富士通微电子股份有限公司 芯片封装结构
KR101546572B1 (ko) * 2013-07-16 2015-08-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US9704781B2 (en) * 2013-11-19 2017-07-11 Micron Technology, Inc. Under-bump metal structures for interconnecting semiconductor dies or packages and associated systems and methods
JP6261354B2 (ja) * 2014-01-27 2018-01-17 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ チップ実装構造体およびその製造方法
KR101676916B1 (ko) * 2014-08-20 2016-11-16 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
CN105633046A (zh) * 2014-11-20 2016-06-01 三星电子株式会社 半导体装置和包括该半导体装置的半导体封装

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101778542B (zh) * 2010-01-22 2012-03-21 深圳市牧泰莱电路技术有限公司 一种带铜柱的pcb板件的制造方法
CN102456651A (zh) * 2010-10-18 2012-05-16 台湾积体电路制造股份有限公司 具有含钴的侧壁保护层的铜柱
CN102593044A (zh) * 2011-01-11 2012-07-18 台湾积体电路制造股份有限公司 形成金属柱的方法
CN102673053A (zh) * 2012-06-05 2012-09-19 深圳市五株科技股份有限公司 覆铜板、印刷电路板及其制造方法
TW201526186A (zh) * 2013-12-26 2015-07-01 Globalfoundries Sg Pte Ltd 包含銅柱結構之積體電路及其製造方法

Also Published As

Publication number Publication date
US20170110431A1 (en) 2017-04-20
TW201715922A (zh) 2017-05-01
US10121757B2 (en) 2018-11-06

Similar Documents

Publication Publication Date Title
TWI609467B (zh) 封裝結構及成形封裝結構之方法
JP2014090183A (ja) 接合層を用いて基板に接続された金属ポストを有する超小型電子基板
JP2004039929A (ja) 半導体装置および半導体チップのバンプ製造方法
TWI600146B (zh) 晶片封裝體及其製作方法
TW201135858A (en) Structure and method of forming pillar bumps with controllable shape and size
JP2017522741A (ja) フリップチップ基板に小間隔で高いはんだボールバンプを形成する製作方法
CN103123915A (zh) 调节封装组件的连接器的尺寸
TWI578471B (zh) 半導體元件及其製造方法
JP6261354B2 (ja) チップ実装構造体およびその製造方法
JPH0513418A (ja) 半導体装置およびその製造方法
CN107146780B (zh) 半导体芯片及半导体装置
TWI483362B (zh) 導電結構及其形成方法
TWI419284B (zh) 晶片之凸塊結構及凸塊結構之製造方法
TWI572257B (zh) 柱狀結構及其製作方法
JP6340204B2 (ja) 樹脂封止型半導体装置およびその製造方法
US9408313B2 (en) Packaging substrate and method of fabricating the same
TWI455216B (zh) 四邊扁平無接腳封裝方法及其製成之結構
TWI542729B (zh) 線路板及其製作方法
TWI550767B (zh) 形成跡線上凸塊(bot)組件的方法 以及跡線上凸塊內連線
TW201505492A (zh) 印刷電路板及其製造方法
TWI655727B (zh) 封裝基板及包含該封裝基板的覆晶封裝電路
CN110299337A (zh) 焊接凸块、覆晶结构及其制备方法
TWI590407B (zh) 半導體封裝結構及其製作方法
TWI723343B (zh) 具立體電感之半導體結構及其製造方法
CN102789995B (zh) 制作金属凸块与熔接金属的制程方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees