TWI531064B - 橫向擴散金屬氧化物半導體電晶體結構 - Google Patents
橫向擴散金屬氧化物半導體電晶體結構 Download PDFInfo
- Publication number
- TWI531064B TWI531064B TW101129427A TW101129427A TWI531064B TW I531064 B TWI531064 B TW I531064B TW 101129427 A TW101129427 A TW 101129427A TW 101129427 A TW101129427 A TW 101129427A TW I531064 B TWI531064 B TW I531064B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- type
- electrical
- region
- metal oxide
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 125
- 229910044991 metal oxide Inorganic materials 0.000 title claims description 53
- 150000004706 metal oxides Chemical class 0.000 title claims description 53
- 238000009792 diffusion process Methods 0.000 title claims description 7
- 238000002955 isolation Methods 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 25
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 18
- 229910052698 phosphorus Inorganic materials 0.000 claims description 18
- 239000011574 phosphorus Substances 0.000 claims description 18
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 229910052732 germanium Inorganic materials 0.000 claims description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 148
- 230000015556 catabolic process Effects 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 10
- 239000002019 doping agent Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- 108091006146 Channels Proteins 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本發明是有關於一種半導體元件，且特別是有關於一種橫向擴散金屬氧化物半導體(Lateral Diffusion Metal Oxide Semiconductor，LDMOS)電晶體結構。
橫向擴散金屬氧化物半導體元件，具有低阻抗及高崩潰電壓(breakdown voltage)的特性，因此已被廣泛應用於，例如顯示面板、電信系統、馬達控制器、開關鎖電源供應器或變頻器，等需要高壓操作的產品之中。
典型的橫向擴散金屬氧化物半導體電晶體元件，基本上是一種建構於基材內之磊晶(或植入)層中的非對稱性功率金屬-氧化物-半導體場效應電晶體(MOSFET)。其具有閘極以及被通道區域所區隔開來，且彼此共平面的汲極及源極區域。其中，汲極形成在藉由輕摻雜汲極(Lightly Doped Drain，LDD)製程所形成的漂移區(drift region)之中，並藉由飄移區使汲極與通道區分隔。閘極和汲極之間，則藉由場氧化層(Field Oxide，FOX)，橫向地加以隔離。當元件在高壓操作時，可以利用具有較長橫向空乏區的漂移區以及厚場氧化層，來降低汲極附近的電場強度，增加崩潰電壓，藉以達到耐壓的效果。
然而，隨著元件關鍵尺寸的縮小，易因寄生雙極作用，而發生寄生電晶體擊穿的問題。因此有需要提供一種先進的橫向擴散金屬氧化物半導體電晶體結構，解決習知技術所面臨的問
題，提高半導體元件效能。
本發明一方面是在提供一種橫向擴散金屬氧化物半導體電晶體結構，包括：埋藏層、第二電性半導體層、源極、第一汲極以及隔離環。埋藏層，具有第一電性，且位於基材之中。第二電性半導體層位於埋藏層上方。源極，具有形成於第二電性半導體層之中的第一電性區和第二電性區。第一汲極，形成於第二電性半導體層中，且具有第二電性飄移區。隔離環具有第一電性，由第二電性半導體層的上表面向下延伸，而與埋藏層接觸，並環繞源極和第一汲極，且與源極電性接觸。
在本發明的一實施例之中，第一電性為N型，且第二電性為P型。
在本發明的一實施例之中，埋藏層包括一磷/銻/磷(P/Sb/P)三層摻雜結構。
在本發明的一實施例之中，第一電性區和第二電性區位於一N井中，此N井位於第二電性半導體層之中，且和埋藏層接觸。
在本發明的一實施例之中，此N井包含一N型主體及一高壓N型井區；第一電性區和第二電性區位於N型主體中；且N型主體位於高壓N型井區之中。
在本發明的一實施例之中，第二電性飄移區的摻雜濃度，實質高於第二電性半導體層的摻雜濃度。
在本發明的一實施例之中，橫向擴散金屬氧化物半導體電晶體結構，更包括位於第二電性半導體層上方的第一閘極。其
中，第一閘極部份地跨置於第一場氧化層之上，並且藉由第一場氧化層(Field Oxide，FOX)與第一汲極分離。
在本發明的一實施例之中，橫向擴散金屬氧化物半導體電晶體結構，更包括形成於第二電性半導體層中的第二汲極，以及位於第二電性半導體層上方的第二閘極。其中，第二閘極部份地跨置於第二場氧化層之上，並且藉由第二場氧化層與第二汲極分離。
在本發明的一實施例之中，源極係第一汲極和第二汲極的共同源極，且第一汲極與第二汲極互為對稱結構。
在本發明的一實施例之中，第一電性區將第二電性區一分為二。
在本發明的一實施例之中，隔離環具有由第二電性半導體層的上表面往埋藏層，遞減的摻雜濃度。
在本發明的一實施例之中，隔離環係藉由內連線或打線，與源極電性接觸。
在本發明的一實施例之中，第一電性為P型，且第二電性為N型。在本發明的一實施例之中，埋藏層包括一個硼/銦/硼(B/In/B)三層摻雜結構。
根據上述實施例，本發明的是提供一種橫向擴散金屬氧化物半導體電晶體結構，其係在半導體基材中，形成環繞源極和汲極的隔離環，並且使隔離環與形成在基材中的埋藏層接觸。其中，隔離環與埋藏層具有相同電性，且與源極電性接觸。可藉由隔離環與埋藏層，形成與源極等電位的隔離結構，來環繞橫向擴散金屬氧化物半導體電晶體，以防止元件中的寄生雙極電晶體，與其他積體電路元件產生閉鎖(latch up)現象。解決習知技術，因關鍵尺寸縮小，而易發生寄生電晶體擊穿的問題。
並同時增進橫向擴散金屬氧化物半導體電晶體結構的崩潰電壓，降低其導通電阻(Ron)，提高半導體元件的效能。
本發明是在提供一種橫向擴散金屬氧化物半導體電晶體結構，解決習知技術因關鍵尺寸縮小，而易發生寄生電晶體擊穿的問題。為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉數種橫向擴散金屬氧化物半導體電晶體結構，作為較佳實施例，並配合所附圖式及比較例，作詳細說明如下。
請參照圖1，圖1係根據本發明的一實施例，所繪示之橫向擴散金屬氧化物半導體電晶體結構100的結構剖面圖。橫向擴散金屬氧化物半導體電晶體結構100，包括：基材101、埋藏層102、P型半導體層103、閘極104、源極105、汲極106、場氧化層107、隔離環108以及閘介電層109。
基材101為一半導體基材，較佳係一矽基材。埋藏層102，係形成於基材101之中的一N型摻雜層。在本發明的一些實施例之中，埋藏層102由基材101表面101a向下延伸進入基材101之中，且埋藏層102至少包括磷和銻兩種摻質。在本實施例之中，埋藏層102係由磷/銻/磷三層摻雜結構所構成。其中銻摻雜層102a的摻雜濃度，實質高於另外兩個磷摻雜層102b和102c的摻雜濃度。
在本發明的一些實施例之中，埋藏層102的厚度，實質約為3μm，且磷/銻/磷三層摻雜結構，係藉由至少三次獨立的摻質植入製程，依序將磷/銻/磷摻質植入基材101之中。但在另
外一些實施例之中，是先在基材101之中形成一磷摻雜層，之後再將銻摻質植入磷摻雜層之中，以形成銻摻雜層102a，將此一磷摻雜層一分為二(即區分為磷摻雜層102b和102c)。
P型半導體層103，係形成於基材101上方的一磊晶層。此磊晶層位於埋藏層102上方，並且與埋藏層102接觸。在本發明的一實施例之中，P型半導體層103摻雜有P型摻質，例如硼(B+)摻雜離子，且厚度實質約為7μm。
源極105具有一P型區105a和一N型區105b，位於P型半導體層103中的一N型井110中。在本發明的一些實施例之中，N型井110包含一N型主體區110a(以N-Body表示)及一高壓N型井區110b(以HVDNW表示)。N型主體110a位於高壓N型井區110b之中；且P型區105a和N型區105b位於N型主體110a之中。在本實施例中，N型區105b為一N型高摻雜區(以N+表示)，P型區105a為一P型高摻雜區(以P+表示)；N型區105b具有實質高於N型主體110a的摻雜濃度；且N型主體110a具有實質高於高壓N型井區110b的摻雜濃度。
汲極106亦形成P型半導體層103中，且具有一個P型高摻雜區106a(以P+表示)以及一個P型飄移區106b(以P-Drift表示)。其中，P型高摻雜區106a位於P型飄移區106b之中。此外，P型高摻雜區106a的摻雜濃度，實質高於P型飄移區106b的摻雜濃度；且P型飄移區106b的摻雜濃度，實質高於P型半導體層103的摻雜濃度。
閘介電層109覆蓋於源極105和一部份P型半導體層103上方。場氧化層107，形成於P型半導體層103之中，且部份地突出於P型半導體層103的表面103a。閘極104位於閘介
電層109之上，且部份地跨置於場氧化層107之上，並藉由場氧化層107與汲極106分離。
隔離環108係一具有N型電性的摻雜區，由P型半導體層103表面103a，向下延伸進入P型半導體層103中，而與埋藏層102接觸，並環繞源極105和汲極106，且透過，例如內連線、打線111或或其他導電結構，與源極106電性接觸。在本發明的一些實施例之中，隔離環108包含一N型高摻雜區108a(以N+表示)、一N型井區108b(以NW表示)、一N型漂移區108c(以N-Drift表示)以及一高壓N型井區108d(以HVDNW表示)。
其中，N型高摻雜區108a由P型半導體層103的表面103a向下延伸進入N型井區108b；N型井區108b位於N型漂移區108c之中；N型漂移區108c位於高壓N型井區108d之中。N型高摻雜區108a的摻雜濃度，大於N型井區108b的摻雜濃度；N型井區108b的摻雜濃度，大於N型漂移區108c的摻雜濃度；且N型漂移區108c的摻雜濃度，大於高壓N型井區108d的摻雜濃度。也就是說，隔離環108，具有由P型半導體層103的表面103a，往埋藏層102遞減的摻雜濃度。
由於，隔離環108與埋藏層102皆具有相同的N型電性，且與源極的N型區105b電性接觸。故而，藉由隔離環108與埋藏層102，可在P型半導體層103之中，形成與源極105等電位的隔離結構，用來防止P型半導體層103中的寄生雙極電晶體，與其他積體電路元件(未繪示)產生閉鎖現象。更可增進橫向擴散金屬氧化物半導體電晶體結構100的崩潰電壓，並同時降低其導通電阻，提高半導體元件的效能。
請參照圖2，圖2據本發明的另一實施例，所繪示之橫向
擴散金屬氧化物半導體電晶體結構200的結構剖面圖。其中，橫向擴散金屬氧化物半導體電晶體結構200的結構，大致與橫向擴散金屬氧化物半導體電晶體結構100相似。差別在於，橫向擴散金屬氧化物半導體電晶體結構200還包括另一個閘極204及汲極206。為了方便說明起見，圖2中與圖1相似的元件，將使用相同的元件符號來進行繪示。
在本實施例之中，汲極106與汲極206共用源極205，且汲極106與汲極206互為對稱結構。源極205包含兩個P型區205a和205c以及一個N型區205b，三者皆位於P型半導體層103中的N型井110中；且N型區205b將兩個P型區205a和205c分隔開來。N型區205b為一N型高摻雜區(以N+表示)，P型區205a和205c為P型高摻雜區(以P+表示)；且N型區205b具有實質高於N型主體110a的摻雜濃度。
汲極206形成於P型半導體層103中，具有一個P型高摻雜區206a(以P+表示)以及一個P型飄移區206b(以P-Drift表示)，且P型高摻雜區206a位於P型飄移區206b之中。此外，汲極206之P型高摻雜區206a的摻雜濃度，實質高於P型飄移區206b的摻雜濃度；且P型飄移區206b的摻雜濃度，實質高於P型半導體層103的摻雜濃度。閘極204位於閘介電層109上方，且部份地跨置於場氧化層107之上，並藉由場氧化層107與汲極206分離。
相同地，由於隔離環108與埋藏層102皆具有相同的N型電性，且與源極205的N型區205b電性接觸，可藉由隔離環108與埋藏層102，在P型半導體層103之中，形成與源極205等電位的隔離結構，用來防止P型半導體層103中的寄生雙極電晶體發生閉鎖現象，可增進橫向擴散金屬氧化物半導體電晶體結構200的崩潰電壓，並同時降低其導通電阻，提高半
導體元件的效能。
值得注意的是，上述實施例僅係以數個具有P型通道的橫向擴散金屬氧化物半導體電晶體結構，來說明本發明的技術特徵。但本發明的應用範圍並不以此為限。本發明的技術特徵，亦可應用於具有N型通道的橫向擴散金屬氧化物半導體電晶體結構之中。
例如，請參照圖3，圖3據本發明的又一實施例，所繪示之橫向擴散金屬氧化物半導體電晶體結構300的結構剖面圖。其中，橫向擴散金屬氧化物半導體電晶體結構300的結構，大致與橫向擴散金屬氧化物半導體電晶體結構200相似。差別在於，橫向擴散金屬氧化物半導體電晶體結構300具有N型通道。
橫向擴散金屬氧化物半導體電晶體結構300包括基材301、電性為P型的埋藏層302、N型半導體層303、閘極304和314、源極305、汲極306和316、場氧化層307、隔離環308以及閘介電層309。
埋藏層302係一P型摻雜層，位於基材301之中。其中，埋藏層302至少包括硼和銦(In)兩種摻質。雖然在本實施例之中，埋藏層302係繪示成一單層結構，但在本發明的一些實施例之中，埋藏層302可以是由硼/銦/硼三層摻雜結構所構成。其中銦摻雜層(未繪示)的摻雜濃度，實質高於另外兩個硼摻雜層(未繪示)的摻雜濃度。
N型半導體層303係形成於基材301上方的一磊晶層。此磊晶層位於埋藏層302上方，並且與埋藏層302接觸。
源極305包含兩個N型區305a和305c以及一個P型區305b，位於N型半導體層303中的P型井310中。P型井310，包含一P型
主體310a(以P-Body表示)及一高壓P型井區310b(以HVDPW表示)。P型主體310a，位於高壓P型井區310b之中；N型區305a和305c以及P型區305b，皆位於P型主體310a之中；且P型區305b，將兩個N型區305a和305c分隔開來。P型區305b，為一P型高摻雜區(以P+表示)，N型區305a和305，為N型高摻雜區(分別以N+表示)；P型區305b具有實質高於P型主體310a的摻雜濃度；且主體310a的摻雜濃度，實質高於高壓P型井區310b的摻雜濃度。
汲極306形成於N型半導體層303中，且具有一個N型高摻雜區306a(以N+表示)以及一個N型飄移區306b(以N-Drift表示)。其中，N型高摻雜區306a，位於N型飄移區306b之中。N型高摻雜區306a的摻雜濃度，實質高於N型飄移區306b的摻雜濃度；且N型飄移區306b的摻雜濃度，實質高於N型半導體層303的摻雜濃度。
汲極316形成於N型半導體層303中，且具有一個N型高摻雜區(以N+表示)316a以及一個N型飄移區316b(以N-Drift表示)。其中，N型高摻雜區316a位於N型飄移區316b之中。N型高摻雜區316a的摻雜濃度，實質高於N型飄移區316b的摻雜濃度；且N型飄移區316b的摻雜濃度，實質高於N型半導體層303的摻雜濃度。
閘介電層309覆蓋於源極305和一部份的N型半導體層303上方。場氧化層307，形成於N型半導體層303之中，且部份地突出於N型半導體層303表面303a。閘極304和314分別位於閘介電層309之上，且分別部份地跨置於場氧化層307之上，並藉由場氧化層307，分別與汲極306和316分離。
隔離環308係一具有P型電性的摻雜區，由N型半導體
層303表面303a，向下延伸進入N型半導體層303中，而與埋藏層302接觸，並環繞源極305和汲極306，且透過，例如內連線、打線或其他導電結構311，與源極306電性接觸。在本發明的一些實施例之中，隔離環308包含一P型高摻雜區308a(以P+表示)、一P型井區308b(以PW表示)、一P型漂移區308c(以P-Drift表示)以及一高壓P型井區308d(以HVDPW表示)。
其中，P型高摻雜區308a由N型半導體層303表面303a，向下延伸進入P型井區308b；P型井區308b位於P型漂移區308c之中；P型漂移區308c位於高壓P型井區308d之中。P型高摻雜區308a的摻雜濃度，大於P型井區308b的摻雜濃度；P型井區308b的摻雜濃度，大於P型漂移區308c的摻雜濃度；且P型漂移區308c的摻雜濃度，大於高壓P型井區308d的摻雜濃度。
由於，隔離環308與埋藏層302皆具有相同的P型電性，且與源極的P型區305b電性接觸，可藉由隔離環308與埋藏層302在N型半導體層303之中，形成與源極305等電位的隔離結構，用來防止N型半導體層303中的寄生雙極電晶體產生閉鎖，可增進橫向擴散金屬氧化物半導體電晶體結構300的崩潰電壓，並同時降低其導通電阻，提高半導體元件的效能。
根據上述實施例，本發明的是提供一種橫向擴散金屬氧化物半導體電晶體結構，其係在半導體基材中，形成環繞源極和汲極的隔離環，並且使隔離環與形成在基材中的埋藏層接觸。其中，隔離環與埋藏層具有相同電性，且與源極電性接觸。可藉由隔離環與埋藏層，形成與源極等電位的隔離結構，來環繞橫向擴散金屬氧化物半導體電晶體，以防止元件中的寄生雙極
電晶體，與其他積體電路元件產生閉鎖(latch up)現象。解決習知技術，因關鍵尺寸縮小，而易發生寄生電晶體擊穿的問題。並同時增進橫向擴散金屬氧化物半導體電晶體結構，的崩潰電壓，降低其導通電阻(Ron)，提高半導體元件的效能。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。例如，形成化合物半導體磊晶結構的材料，並不限於矽鍺磊晶材料；而合物半導體磊晶結構的應用範圍，也不以金屬氧化物半導體場效應電晶體元件為限。任何該領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧橫向擴散金屬氧化物半導體電晶體結構
101‧‧‧基材
101a‧‧‧基材表面
102‧‧‧埋藏層
102a‧‧‧銻摻雜層
102b‧‧‧磷摻雜層
102c‧‧‧磷摻雜層
103‧‧‧P型半導體層
103a‧‧‧P型半導體層的表面
104‧‧‧閘極
105‧‧‧源極
105a‧‧‧P型區
105b‧‧‧N型區
106‧‧‧汲極
106a‧‧‧P型高摻雜區
106b‧‧‧P型飄移區
107‧‧‧場氧化層
108‧‧‧隔離環
108a‧‧‧N型高摻雜區
108b‧‧‧N型井區
108c‧‧‧N型漂移區
108d‧‧‧高壓N型井區
109‧‧‧閘介電層
110‧‧‧N型井
110a‧‧‧N型主體
110b‧‧‧高壓N型井區
111‧‧‧打線
200‧‧‧橫向擴散金屬氧化物半導體電晶體結構
204‧‧‧閘極
205‧‧‧源極
205a‧‧‧P型區
205b‧‧‧N型區
205c‧‧‧P型區
206‧‧‧汲極
206a‧‧‧P型高摻雜區
206b‧‧‧P型飄移區
300‧‧‧橫向擴散金屬氧化物半導體電晶體結構
301‧‧‧基材
302‧‧‧埋藏層
303‧‧‧N型半導體層
303a‧‧‧N型半導體層表面
304‧‧‧閘極
305‧‧‧源極
305a‧‧‧N型區
305b‧‧‧P型區
305c‧‧‧N型區
306‧‧‧汲極
306a‧‧‧N型高摻雜區
306b‧‧‧N型飄移區
307‧‧‧場氧化層
308‧‧‧隔離環
308a‧‧‧P型高摻雜區
308b‧‧‧P型井區
308c‧‧‧P型漂移區
308d‧‧‧高壓P型井區
309‧‧‧閘介電層
310‧‧‧P型井
310a‧‧‧P型主體
310b‧‧‧高壓P型井區
311‧‧‧導電結構
314‧‧‧閘極
316‧‧‧汲極
316a‧‧‧N型高摻雜區
316b‧‧‧N型飄移區
圖1係根據本發明的一實施例，所繪示之橫向擴散金屬氧化物半導體電晶體結構的結構剖面圖。
圖2據本發明的另一實施例，所繪示之橫向擴散金屬氧化物半導體電晶體結構的結構剖面圖。
圖3據本發明的又一實施例，所繪示之橫向擴散金屬氧化物半導體電晶體結構的結構剖面圖。
100‧‧‧橫向擴散金屬氧化物半導體電晶體結構
101‧‧‧基材
101a‧‧‧基材表面
102‧‧‧埋藏層
102a‧‧‧銻摻雜層
102b‧‧‧磷摻雜層
102c‧‧‧磷摻雜層
103‧‧‧P型半導體層
103a‧‧‧P型半導體層的表面
104‧‧‧閘極
105‧‧‧源極
105a‧‧‧P型區
105b‧‧‧N型區
106‧‧‧汲極
106a‧‧‧P型高摻雜區
106b‧‧‧P型飄移區
107‧‧‧場氧化層
108‧‧‧隔離環
108a‧‧‧N型高摻雜區
108b‧‧‧N型井區
108c‧‧‧N型漂移區
108d‧‧‧高壓N型井區
109‧‧‧閘介電層
110‧‧‧N型井
110a‧‧‧N型主體
110b‧‧‧高壓N型井區
111‧‧‧導電結構
Claims (14)
- 一種橫向擴散金屬氧化物半導體(Lateral Diffusion Metal Oxide Semiconductor，LDMOS)電晶體結構，包括：一埋藏層，具有一第一電性，位於一基材之中，其中該埋藏層係為三層摻雜結構所構成，且該三層摻雜結構係由兩層第一摻雜層及一層第二摻雜層所組成，該第二摻雜層位於該兩層第一摻雜層中間，該第二摻雜層的摻雜濃度大於該第一摻雜層的摻雜濃度；一第二電性半導體層，位於該埋藏層上方；一源極，具有一第一電性區和一第二電性區，形成於該第二電性半導體層之中；一第一汲極，形成於該第二電性半導體層中，且具有一第二電性飄移區；以及一隔離環，具有第一電性，由該第二電性半導體層的一上表面向下延伸，而與該埋藏層接觸，並環繞該源極和該第一汲極，且與該源極電性接觸。
- 如申請專利範圍第1項所述之橫向擴散金屬氧化物半導體電晶體結構，其中該第一電性為N型，且該第二電性為P型。
- 如申請專利範圍第2項所述之橫向擴散金屬氧化物半導體電晶體結構，其中該埋藏層，包括一磷/銻/磷(P/Sb/P)三層摻雜結構。
- 如申請專利範圍第2項所述之橫向擴散金屬氧化物半 導體電晶體結構，其中該第一電性區和該第二電性區位於一N井中；該N井位於該第二電性半導體層之中，且和該埋藏層接觸。
- 如申請專利範圍第4項所述之橫向擴散金屬氧化物半導體電晶體結構，其中該N井包含一N型主體及一高壓N型井區；該第一電性區和該第二電性區，位於該N型主體中；且該N型主體位於該高壓N型井區之中。
- 如申請專利範圍第1項所述之橫向擴散金屬氧化物半導體電晶體結構，其中該第二電性飄移區的摻雜濃度，實質高於該第二電性半導體層的摻雜濃度。
- 如申請專利範圍第1項所述之橫向擴散金屬氧化物半導體電晶體結構，更包括一第一閘極，位於該第二電性半導體層上，並部份地跨置於一第一場氧化層(Field Oxide，FOX)之上，且藉由該第一場氧化層與該第一汲極分離。
- 如申請專利範圍第7項所述之橫向擴散金屬氧化物半導體電晶體結構，更包括：一第二汲極，形成於該第二電性半導體層中；以及一第二閘極，位於該第二電性半導體層上，並部份地跨置於一第二場氧化層之上，且藉由該第二場氧化層與該第二汲極分離。
- 如申請專利範圍第8項所述之橫向擴散金屬氧化物半 導體電晶體結構，其中該源極係該第一汲極和該第二汲極的一共同源極，且該第一汲極與該第二汲極互為對稱結構。
- 如申請專利範圍第9項所述之橫向擴散金屬氧化物半導體電晶體結構，其中該第一電性區，將該第二電性區一分為二。
- 如申請專利範圍第1項所述之橫向擴散金屬氧化物半導體電晶體結構，其中該隔離環，具有由該第二電性半導體層的該上表面，往該埋藏層遞減的一摻雜濃度。
- 如申請專利範圍第1項所述之橫向擴散金屬氧化物半導體電晶體結構，其中該隔離環，係藉由一內連線或一打線，與該源極電性接觸。
- 如申請專利範圍第1項所述之橫向擴散金屬氧化物半導體電晶體結構，其中該第一電性為P型，且該第二電性為N型。
- 如申請專利範圍第13項所述之橫向擴散金屬氧化物半導體電晶體結構，其中該埋藏層包括一硼/銦/硼(B/In/B)三層摻雜結構。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101129427A TWI531064B (zh) | 2012-08-14 | 2012-08-14 | 橫向擴散金屬氧化物半導體電晶體結構 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101129427A TWI531064B (zh) | 2012-08-14 | 2012-08-14 | 橫向擴散金屬氧化物半導體電晶體結構 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201407779A TW201407779A (zh) | 2014-02-16 |
| TWI531064B true TWI531064B (zh) | 2016-04-21 |
Family
ID=50550584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101129427A TWI531064B (zh) | 2012-08-14 | 2012-08-14 | 橫向擴散金屬氧化物半導體電晶體結構 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI531064B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI641107B (zh) * | 2017-12-25 | 2018-11-11 | 新唐科技股份有限公司 | 橫向擴散金屬氧化物半導體場效電晶體 |
| TWI646653B (zh) * | 2017-12-28 | 2019-01-01 | 新唐科技股份有限公司 | 橫向擴散金屬氧化物半導體場效電晶體 |
-
2012
- 2012-08-14 TW TW101129427A patent/TWI531064B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW201407779A (zh) | 2014-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9660074B2 (en) | Methods and apparatus for LDMOS devices with cascaded RESURF implants and double buffers | |
| US8541862B2 (en) | Semiconductor device with self-biased isolation | |
| JP5641131B2 (ja) | 半導体装置およびその製造方法 | |
| EP2860762B1 (en) | High voltage junction field effect transistor | |
| US7511319B2 (en) | Methods and apparatus for a stepped-drift MOSFET | |
| US20200295150A1 (en) | Semiconductor device | |
| CN102856386A (zh) | 半导体器件及其制造方法 | |
| CN1641886A (zh) | 具有一分开井结构的隔离的高电压ldmos晶体管 | |
| WO2016152058A1 (ja) | 半導体装置 | |
| CN109935633B (zh) | Ldmos器件 | |
| US11069804B2 (en) | Integration of HVLDMOS with shared isolation region | |
| TWI587402B (zh) | 高壓半導體裝置及其製造方法 | |
| TW202114220A (zh) | 高壓半導體裝置以及其製作方法 | |
| TWI531064B (zh) | 橫向擴散金屬氧化物半導體電晶體結構 | |
| CN107146814B (zh) | 高压半导体装置及其制造方法 | |
| US8471334B2 (en) | Lateral power MOSFET device having a liner layer formed along the current path to reduce electric resistance and method for manufacturing the same | |
| US8643104B1 (en) | Lateral diffusion metal oxide semiconductor transistor structure | |
| CN107871782A (zh) | 双扩散金属氧化物半导体元件及其制造方法 | |
| US9356100B2 (en) | Semiconductor device | |
| TWI436483B (zh) | 半導體裝置 | |
| TW201714305A (zh) | 高壓半導體裝置及其製造方法 | |
| CN102694020A (zh) | 一种半导体装置 | |
| KR102088548B1 (ko) | 고전압 반도체 소자 | |
| TWI557878B (zh) | 半導體元件及其製造方法 | |
| US9196680B1 (en) | Metal oxide semiconductor field effect transistor with reduced surface field folding |